JP2015158826A - 伝送装置 - Google Patents
伝送装置 Download PDFInfo
- Publication number
- JP2015158826A JP2015158826A JP2014033650A JP2014033650A JP2015158826A JP 2015158826 A JP2015158826 A JP 2015158826A JP 2014033650 A JP2014033650 A JP 2014033650A JP 2014033650 A JP2014033650 A JP 2014033650A JP 2015158826 A JP2015158826 A JP 2015158826A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- peripheral circuit
- frequency
- peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 32
- 230000002093 peripheral effect Effects 0.000 claims abstract description 103
- 238000010586 diagram Methods 0.000 description 7
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Information Transfer Systems (AREA)
Abstract
【課題】伝送装置において、周辺回路へ供給するクロックの周波数を周辺回路へのアクセス状況によって、速やかに切り替えさせることが難しく、伝送装置全体の消費電力を低減することができなかった。【解決手段】基準となる周波数のクロックを生成し、中央処理装置および周辺回路に供給して所定のタイミングで動作させる伝送装置において、生成した基準の周波数のクロックを分周して周波数を低下させる分周回路と、基準の周波数のクロックおよび分周回路によるクロックを切り替えて周辺回路に供給する切替え回路とを有する制御回路を備え、周辺回路への非アクセス時には分周回路による低い周波数のクロックを周辺回路に供給させるように構成している。【選択図】図1
Description
この発明は、装置全体の消費電力を低減する伝送装置に関するものである。
近年、あらゆる装置の消費電力を低減する試みがなされている。一般的に中央処理装置(以下、CPUと称す)を搭載した機器においては、CPUの省電力モード機能等を使用して消費電力の低減を実現していることが多い。しかし、装置に搭載するOS(オペレーティングシステム)の種類によっては、CPUの省電力モードをサポートしていない場合がある。このような場合、省電力モードを実現するためには、周辺回路の動作を停止させる必要があるが、周辺回路を完全に停止させた場合、省電力モードから復帰する際に、起動に時間を要してしまうことになる。したがって、省電力モードを実現するためには、周辺回路を停止させずに、周辺回路のクロック周波数を低下させることが望ましい。
このようなクロック周波数を制御することによって、省電力モードを実現する例として、特開2004−242217号公報(特許文献1)に記載されたものがある。この特許文献1においては、所定の時間の経過や外部からの入力信号により、PLL(phase locked loop)を用いて省電力モードに切り替える「クロック切り替え制御」を行っている。
しかしながら、PLLを用いてクロック周波数を切り替える場合、時間を必要とするものであり、特許文献1のような複写機などに適用する省電力制御としては、クロック周波数の切り替わりに多少の時間を要しても問題はないが、常時データの授受を行っている伝送装置の場合、クロック周波数の切り替えは数ミリ秒で行わなければならない。したがって、伝送装置においては、PLLを周辺回路のクロック周波数を制御する手段として使用することができないものであった。
この発明は、上記のような従来の課題を解消するためなされたものであり、クロック周波数の切り替えを速やかに行わせるようにしたものである。
この発明は、上記のような従来の課題を解消するためなされたものであり、クロック周波数の切り替えを速やかに行わせるようにしたものである。
この発明に係る伝送装置は、予め設定されたプログラムにしたがって各種動作を行なわせる中央処理装置と、この中央処理装置の出力によって動作する周辺回路と、基準となる周波数のクロックを生成し、前記中央処理装置および前記周辺回路に供給して所定のタイミングで動作させる制御回路とを備え、前記制御回路は、生成した基準の周波数のクロックを分周して周波数を低下させる分周回路と、前記基準の周波数のクロックおよび前記分周回路の出力クロックを切り替えて前記周辺回路に供給する切替え回路とを有し、前記周辺回路へのアクセス時には、基準の周波数のクロックを、非アクセス時には、前記分周回路による低い周波数のクロックを前記周辺回路に供給するように構成したものである。
この発明によれば、周辺回路のアクセス時にのみ高速に動作させ、他の期間は分周回路を通した低周波数のクロックを周辺回路に供給することによって低速動作させ、結果として伝送装置全体の消費電力を低減することが可能となる。
実施の形態1
以下、この発明を実施例である図に基づいて詳細に説明する。
図1は、この発明の実施の形態1に係る伝送装置の構成を示すブロック図である。
図において、CPU1は、周辺回路2とFPGA(Field-Programmable Gate Array)などの制御回路(以下、FPGAと称す)3を介して接続され、予め設定されたプログラムにしたがって周辺回路2の各種動作を行なわせている。また、FPGA3は、基準となる周波数のクロックを生成し、CPU1および周辺回路2に供給するクロック生成部31と、クロック生成部31の出力であるクロックの周波数を低下させる可変クロック生成部32と、CPU1および周辺回路2とデータを送受信するCPUインタフェース33および周辺回路インタフェース34とから構成されている。さらに、可変クロック生成部32は、クロック生成部31の出力を分周してクロックの周波数を低下させる分周回路32aと、クロック生成部31の出力およびこれを分周した分周回路32aの出力を切り替えて出力する切替え回路32bとを備え、CPU1の制御信号に基づいて切替え回路32bを制御し、クロック生成部31からの基準の周波数のクロックまたは分周回路32aによる低い周波数のクロックを切り替えて周辺回路インタフェース34を通して周辺回路2に供給するように構成されている。なお、CPU1には、クロック生成部31から基準の周波数のクロックが供給され、常に高速度で動作するように構成されている。
以下、この発明を実施例である図に基づいて詳細に説明する。
図1は、この発明の実施の形態1に係る伝送装置の構成を示すブロック図である。
図において、CPU1は、周辺回路2とFPGA(Field-Programmable Gate Array)などの制御回路(以下、FPGAと称す)3を介して接続され、予め設定されたプログラムにしたがって周辺回路2の各種動作を行なわせている。また、FPGA3は、基準となる周波数のクロックを生成し、CPU1および周辺回路2に供給するクロック生成部31と、クロック生成部31の出力であるクロックの周波数を低下させる可変クロック生成部32と、CPU1および周辺回路2とデータを送受信するCPUインタフェース33および周辺回路インタフェース34とから構成されている。さらに、可変クロック生成部32は、クロック生成部31の出力を分周してクロックの周波数を低下させる分周回路32aと、クロック生成部31の出力およびこれを分周した分周回路32aの出力を切り替えて出力する切替え回路32bとを備え、CPU1の制御信号に基づいて切替え回路32bを制御し、クロック生成部31からの基準の周波数のクロックまたは分周回路32aによる低い周波数のクロックを切り替えて周辺回路インタフェース34を通して周辺回路2に供給するように構成されている。なお、CPU1には、クロック生成部31から基準の周波数のクロックが供給され、常に高速度で動作するように構成されている。
次に、このように構成された実施の形態1における動作を説明する。
CPU1は、設定された処理プログラムに従ってFPGA3のCPUインタフェース33および周辺回路インタフェース34を介して周辺回路2へ信号を送り、周辺回路2を動作させるが、この周辺回路2への駆動信号に基づき、可変クロック生成部32に制御信号を送り、クロック周波数を切り替えさせる。
すなわち、CPU1から周辺回路2にアクセスする場合には、クロック生成部31から入力された基準の周波数のクロックを周辺回路インタフェース34を通して周辺回路2に供給し、基準の周波数のクロックにより周辺回路2を高速度で動作させる。
一方、CPU1から周辺回路2にアクセスしない非アクセス時には、切替え回路32bを分周回路32a側に切り替え、基準の周波数のクロックを分周回路32aにより分周して形成した周波数の低いクロックを周辺回路2に供給して周辺回路2を低速度で動作させることになる。
CPU1は、設定された処理プログラムに従ってFPGA3のCPUインタフェース33および周辺回路インタフェース34を介して周辺回路2へ信号を送り、周辺回路2を動作させるが、この周辺回路2への駆動信号に基づき、可変クロック生成部32に制御信号を送り、クロック周波数を切り替えさせる。
すなわち、CPU1から周辺回路2にアクセスする場合には、クロック生成部31から入力された基準の周波数のクロックを周辺回路インタフェース34を通して周辺回路2に供給し、基準の周波数のクロックにより周辺回路2を高速度で動作させる。
一方、CPU1から周辺回路2にアクセスしない非アクセス時には、切替え回路32bを分周回路32a側に切り替え、基準の周波数のクロックを分周回路32aにより分周して形成した周波数の低いクロックを周辺回路2に供給して周辺回路2を低速度で動作させることになる。
このようにクロックの周波数を低下させることによって、周辺回路2の高速動作を回避させることができ、結果として伝送装置全体の消費電力を低減することが可能となる。
実施の形態2
次に、この発明の実施の形態2に係る伝送装置について説明する。
図2は、実施の形態2に係る伝送装置を示すブロック図で、実施の形態1に対しFPGA3内にアクセス制御部35を追加したものである。このアクセス制御部35は、CPU1から周辺回路2へのアクセスを検知し、切替え回路32bを切り替え制御するように構成されている。
すなわち、アクセス制御部35は、CPU1から周辺回路2へのアクセスがあることを検知した場合、基準の周波数のクロックを周辺回路インタフェース34を通して周辺回路2に供給し、一方、アクセスがない場合には、切替え回路32bを分周回路32a側に切り替え、分周回路32aを通して低下させた周波数のクロックを周辺回路2に供給することになる。
次に、この発明の実施の形態2に係る伝送装置について説明する。
図2は、実施の形態2に係る伝送装置を示すブロック図で、実施の形態1に対しFPGA3内にアクセス制御部35を追加したものである。このアクセス制御部35は、CPU1から周辺回路2へのアクセスを検知し、切替え回路32bを切り替え制御するように構成されている。
すなわち、アクセス制御部35は、CPU1から周辺回路2へのアクセスがあることを検知した場合、基準の周波数のクロックを周辺回路インタフェース34を通して周辺回路2に供給し、一方、アクセスがない場合には、切替え回路32bを分周回路32a側に切り替え、分周回路32aを通して低下させた周波数のクロックを周辺回路2に供給することになる。
このようにFPGA3に周辺回路2へのアクセスを検知するアクセス制御部35を設けることによって、周辺回路2に供給するクロックの切り替え制御をCPU1が行なう必要がなくなり、CPU1の負荷を軽減することができる。
なお、上述の実施の形態1、2においては、周辺回路2を1つのブロックで示しているが、複数の周辺回路2を有する場合も同様に適用することができる。
なお、上述の実施の形態1、2においては、周辺回路2を1つのブロックで示しているが、複数の周辺回路2を有する場合も同様に適用することができる。
実施の形態3
次に、この発明の実施の形態3に係る伝送装置について、図3を用いて説明する。
図3は、複数の周辺回路2,4,5を備えた伝送装置の例を示し、複数の周辺回路2,4,5にそれぞれ可変クロック生成部32,36,37および周辺回路インタフェース34,38,39を通して、設定された周波数のクロックが供給されるように構成されている。ここで、可変クロック生成部36,37は、可変クロック生成部32と同様に構成されており、内部に有する分周回路の分周比を異ならせ、周辺回路2,4,5の動作に合せた周波数のクロックを出力するように構成されている。
すなわち、アクセス制御部35によって、周辺回路2、周辺回路4、周辺回路5のそれぞれの動作モードを検知し、それぞれ可変クロック生成部32,36,37に制御信号を出力して可変クロック生成部32,36,37の動作を切り替える。このとき、アクセス中である周辺回路2,4,5に対しては、クロック生成部31からの基準の周波数を有するクロックを供給し、アクセス中にない周辺回路2,4,5に対しては、分周回路を通して周波数を低下させたクロックを供給することになる。
次に、この発明の実施の形態3に係る伝送装置について、図3を用いて説明する。
図3は、複数の周辺回路2,4,5を備えた伝送装置の例を示し、複数の周辺回路2,4,5にそれぞれ可変クロック生成部32,36,37および周辺回路インタフェース34,38,39を通して、設定された周波数のクロックが供給されるように構成されている。ここで、可変クロック生成部36,37は、可変クロック生成部32と同様に構成されており、内部に有する分周回路の分周比を異ならせ、周辺回路2,4,5の動作に合せた周波数のクロックを出力するように構成されている。
すなわち、アクセス制御部35によって、周辺回路2、周辺回路4、周辺回路5のそれぞれの動作モードを検知し、それぞれ可変クロック生成部32,36,37に制御信号を出力して可変クロック生成部32,36,37の動作を切り替える。このとき、アクセス中である周辺回路2,4,5に対しては、クロック生成部31からの基準の周波数を有するクロックを供給し、アクセス中にない周辺回路2,4,5に対しては、分周回路を通して周波数を低下させたクロックを供給することになる。
このように構成することによって、周辺回路毎に選択してクロックの周波数を低下させることが可能となるため、動作していない周辺回路をそれぞれ個別に省電力モードとすることができ、消費電力の低減を一層効果的に行わせることが可能である。
実施の形態4
次に、この発明の実施の形態4に係る伝送装置について、図4、図5を用いて説明する。
図4は、アクセス制御部35内にタイマー機能部35aを設けた伝送装置の例を示しており、このタイマー機能部35aは、設定された基準の周波数のクロックを各周辺回路2,4,5に供給する時間を計測する機能と、クロックを供給することが可能な時間および各周辺回路2,4,5を動作させる順番を設定する機能とを有している。
すなわち、図5に示すように、まず、T1時間において、周辺回路2を基準の周波数のクロックで、周辺回路4,5を低い周波数のクロックで動作させる。また、タイマー機能部35aは、周辺回路2の動作時間を計測し、設定動作時間が経過すると、周辺回路2のクロックを低い周波数に切り替える。
次に、T2時間においては、周辺回路4を基準の周波数のクロックで、周辺回路2,5を低い周波数のクロックで動作させ、さらに、T3時間においては、周辺回路5を基準の周波数のクロックで、周辺回路2,4を低い周波数のクロックで動作させ、タイマー機能部35aによって基準の周波数のクロックで動作する周辺回路を周辺回路2,4,5のいずれかに設定している。
次に、この発明の実施の形態4に係る伝送装置について、図4、図5を用いて説明する。
図4は、アクセス制御部35内にタイマー機能部35aを設けた伝送装置の例を示しており、このタイマー機能部35aは、設定された基準の周波数のクロックを各周辺回路2,4,5に供給する時間を計測する機能と、クロックを供給することが可能な時間および各周辺回路2,4,5を動作させる順番を設定する機能とを有している。
すなわち、図5に示すように、まず、T1時間において、周辺回路2を基準の周波数のクロックで、周辺回路4,5を低い周波数のクロックで動作させる。また、タイマー機能部35aは、周辺回路2の動作時間を計測し、設定動作時間が経過すると、周辺回路2のクロックを低い周波数に切り替える。
次に、T2時間においては、周辺回路4を基準の周波数のクロックで、周辺回路2,5を低い周波数のクロックで動作させ、さらに、T3時間においては、周辺回路5を基準の周波数のクロックで、周辺回路2,4を低い周波数のクロックで動作させ、タイマー機能部35aによって基準の周波数のクロックで動作する周辺回路を周辺回路2,4,5のいずれかに設定している。
このように、基準の周波数のクロックで動作する周辺回路をいずれかの周辺回路のみに設定することによって、複数の周辺回路を同時に基準の周波数のクロックで動作させることがないため、伝送装置全体の消費電力を低減させることができる。
実施の形態5
次に、この発明の実施の形態5に係る伝送装置について、図6、図7を用いて説明する。
上記の実施の形態4では、通常の動作モードと省電力の動作モードの切り替えをタイマー機能部の設定時間によって行うように構成したが、実施の形態5では、図6に示すように周辺回路2,4,5における処理完了信号a,b,cをアクセス制御部35に取り込み、この信号に基づいて可変クロック生成部32,36,37を制御するように構成している。
すなわち、図7に示すように周辺回路2,4,5における各処理完了信号a,b,cをアクセス制御部35が受信すると、予め設定された順番に、周辺回路2,4,5に供給するクロックを切り替えて低速動作とするとともに、同時に次に動作させる周辺回路2,4,5のクロックを基準の周波数に切り替えて高速動作とし、高い周波数のクロックで動作させる周辺回路2,4,5が重複しないように制御している。
次に、この発明の実施の形態5に係る伝送装置について、図6、図7を用いて説明する。
上記の実施の形態4では、通常の動作モードと省電力の動作モードの切り替えをタイマー機能部の設定時間によって行うように構成したが、実施の形態5では、図6に示すように周辺回路2,4,5における処理完了信号a,b,cをアクセス制御部35に取り込み、この信号に基づいて可変クロック生成部32,36,37を制御するように構成している。
すなわち、図7に示すように周辺回路2,4,5における各処理完了信号a,b,cをアクセス制御部35が受信すると、予め設定された順番に、周辺回路2,4,5に供給するクロックを切り替えて低速動作とするとともに、同時に次に動作させる周辺回路2,4,5のクロックを基準の周波数に切り替えて高速動作とし、高い周波数のクロックで動作させる周辺回路2,4,5が重複しないように制御している。
このように周辺回路の処理完了信号によって周辺回路の動作を低速の周波数のクロックに切り替えることにより、処理完了後すぐに次の周辺回路の処理に移行できるため、実施の形態4に比較して、処理時間を短縮することができる。
なお、本発明は、その発明の範囲内において、各実施の形態を組み合せたり、各実施の形態を適宜、変形、省略することが可能である。
1:CPU(中央処理装置) 2,4,5:周辺回路 3:FPGA(制御回路)
31:クロック生成部 32,36,37:可変クロック生成部
32a:分周回路 32b:切替え回路
33:CPUインタフェース 34,38,39:周辺回路インタフェース
35:アクセス制御部 35b:タイマー機能部
31:クロック生成部 32,36,37:可変クロック生成部
32a:分周回路 32b:切替え回路
33:CPUインタフェース 34,38,39:周辺回路インタフェース
35:アクセス制御部 35b:タイマー機能部
Claims (5)
- 予め設定されたプログラムにしたがって各種動作を行なわせる中央処理装置と、この中央処理装置の出力によって動作する周辺回路と、基準となる周波数のクロックを生成し、前記中央処理装置および前記周辺回路に供給して所定のタイミングで動作させる制御回路とを備え、前記制御回路は、生成した基準の周波数のクロックを分周して周波数を低下させる分周回路と、前記基準の周波数のクロックおよび前記分周回路の出力クロックを切り替えて前記周辺回路に供給する切替え回路とを有し、前記周辺回路へのアクセス時には、基準の周波数のクロックを、非アクセス時には、前記分周回路による低い周波数のクロックを前記周辺回路に供給するように構成したことを特徴とする伝送装置。
- 請求項1に記載の伝送装置において、前記中央処理装置から前記周辺回路へのアクセス信号を検出し、前記切替え回路を制御するアクセス制御部を前記制御回路に設け、前記アクセス制御部が前記中央処理装置から前記周辺回路へのアクセスを検出した場合に、前記周辺回路へ供給するクロックを基準の周波数とし、アクセス完了を検出した場合に前記分周回路による低い周波数としたことを特徴とする伝送装置。
- 請求項1に記載の伝送装置において、前記周辺回路を複数設けるとともに、異なる分周比のクロックを発生させる複数のクロック可変部を前記制御回路に設け、特定の前記周辺回路にアクセス中である場合に他の前記周辺回路に対して低い周波数のクロックを供給するように構成したことを特徴とする伝送装置。
- 請求項3に記載の伝送装置において、前記制御回路に、前記複数の周辺回路が動作する順番および時間を予め設定しておき、設定した時間ごとに、特定の前記周辺回路を基準の周波数のクロックで動作させるとともに、他の前記周辺回路を低い周波数のクロックで動作させるように構成したことを特徴とする伝送装置。
- 請求項3に記載の伝送装置において、前記制御回路に、前記複数の周辺回路が動作する順番を予め設定しておくとともに、前記周辺回路の処理完了の信号を検知する手段を設け、前記周辺回路の処理完了の信号を検知したとき、動作中の前記周辺回路を低い周波数のクロックに切り替えるとともに、次に動作させる前記周辺回路を基準の周波数のクロックに切り替えて供給するように構成したことを特徴とする伝送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014033650A JP2015158826A (ja) | 2014-02-25 | 2014-02-25 | 伝送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014033650A JP2015158826A (ja) | 2014-02-25 | 2014-02-25 | 伝送装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015158826A true JP2015158826A (ja) | 2015-09-03 |
Family
ID=54182763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014033650A Pending JP2015158826A (ja) | 2014-02-25 | 2014-02-25 | 伝送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015158826A (ja) |
-
2014
- 2014-02-25 JP JP2014033650A patent/JP2015158826A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100306532B1 (ko) | 클록제어형정보처리장치 | |
JP6530134B2 (ja) | 配電網(pdn)ドループ/オーバーシュート緩和 | |
JP6309641B2 (ja) | 低レイテンシスイッチングを用いた動的クロックおよび電圧スケーリング | |
US8558600B2 (en) | Clock signal generation circuit | |
JP2017506458A5 (ja) | ||
KR102340679B1 (ko) | 전압 드룹을 위한 클록 조정 | |
US10296066B2 (en) | Semiconductor device, semiconductor system, and method of operating the semiconductor device | |
US8729947B2 (en) | Wide-range glitch-free asynchronous clock switch | |
JP4566180B2 (ja) | 演算処理装置およびクロック制御方法 | |
KR20190113809A (ko) | 클럭 디바이더 디바이스 및 그 방법 | |
KR101090330B1 (ko) | 반도체 메모리장치 및 이를 포함하는 메모리 시스템, 내부 클럭과 커맨드 간의 타이밍 조절 방법 | |
JP6438429B2 (ja) | 発振器をベースとする周波数ロックループ | |
US10587265B2 (en) | Semiconductor device and semiconductor system | |
US9537477B2 (en) | Semiconductor apparatus capable of converting a frequency of an input clock | |
JP2019028651A (ja) | 同期リセット回路とその制御方法 | |
JP2015158826A (ja) | 伝送装置 | |
JP2015176214A (ja) | 通信装置 | |
JP5977308B2 (ja) | スリープモードを有する電子回路 | |
KR102474620B1 (ko) | 반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법 | |
JP7069036B2 (ja) | 動的クロックゲーティング周波数スケーリング | |
KR100557607B1 (ko) | 클럭 발생 장치 | |
JP2004078642A (ja) | 割込み制御回路 | |
JP2014197750A5 (ja) | ||
EP4381495A1 (en) | Always-on display signal generator | |
JP2013008133A (ja) | マイコンのクロック制御回路 |