JP2015153829A - Semiconductor light emitting device, mounting substrate and semiconductor light emitting device manufacturing method - Google Patents

Semiconductor light emitting device, mounting substrate and semiconductor light emitting device manufacturing method Download PDF

Info

Publication number
JP2015153829A
JP2015153829A JP2014024653A JP2014024653A JP2015153829A JP 2015153829 A JP2015153829 A JP 2015153829A JP 2014024653 A JP2014024653 A JP 2014024653A JP 2014024653 A JP2014024653 A JP 2014024653A JP 2015153829 A JP2015153829 A JP 2015153829A
Authority
JP
Japan
Prior art keywords
substrate
electrode
light emitting
type semiconductor
substrate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014024653A
Other languages
Japanese (ja)
Other versions
JP6363846B2 (en
Inventor
竜舞 斎藤
Tatsuma Saito
竜舞 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2014024653A priority Critical patent/JP6363846B2/en
Publication of JP2015153829A publication Critical patent/JP2015153829A/en
Application granted granted Critical
Publication of JP6363846B2 publication Critical patent/JP6363846B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor light emitting device having a novel constitution.SOLUTION: A semiconductor light emitting device comprises: a mounting substrate which includes a support substrate, a first substrate electrode which is formed on the support substrate and includes a ferromagnetic material, and a second substrate electrode formed on the support substrate so as to surround at least a part of the first substrate electrode and at a distance from the first substrate electrode; an optical semiconductor laminate which is arranged above the first substrate electrode and the second substrate electrode and luminescent; a central electrode which is formed at the center of an undersurface of the optical semiconductor laminate so as to contact the first substrate electrode and includes a ferromagnetic material; and a peripheral electrode formed on a circumference of the undersurface of the optical semiconductor laminate so as to contact the second substrate electrode and at a distance from the central electrode.

Description

本発明は、主に、実装基板上に横給電型の半導体発光素子が実装された半導体発光装置、および、当該半導体発光装置の製造方法に関する。   The present invention mainly relates to a semiconductor light emitting device in which a laterally fed semiconductor light emitting element is mounted on a mounting substrate, and a method for manufacturing the semiconductor light emitting device.

発光ダイオード(LED)は、一般に、n型半導体層、発光性を有する活性層、および、p型半導体層が順次積層する光半導体積層と、当該光半導体積層に電流を注入するための一対の電極と、を有する構成である。一方の電極からn型半導体層に注入される電子と、他方の電極からp型半導体層に注入される正孔とが、活性層において再結合し、この再結合にかかるエネルギが光(および熱)として放出される。光半導体積層にGaN(窒化ガリウム)等の窒化物半導体を用いた場合、そのLEDは、紫外光ないし青色光を発光し、また、蛍光体を利用することにより白色光を発光することができる。   A light-emitting diode (LED) generally includes an n-type semiconductor layer, a light-emitting active layer, and a p-type semiconductor layer sequentially laminated, and a pair of electrodes for injecting current into the photo-semiconductor laminate. It is the composition which has. Electrons injected from one electrode into the n-type semiconductor layer and holes injected from the other electrode into the p-type semiconductor layer recombine in the active layer, and the energy required for this recombination is light (and heat). ). When a nitride semiconductor such as GaN (gallium nitride) is used for the optical semiconductor stack, the LED emits ultraviolet light or blue light, and can emit white light by using a phosphor.

このようなLEDは、電極の構成により、縦給電型と横給電型とに分類することができる。縦給電型のLEDは、光半導体積層の両面、つまりn型半導体層側の面とp側半導体層側の面とに電極が形成される構成である。また、横給電型のLEDは、光半導体積層の一方の面、つまりn型半導体層側の面またはp側半導体層側の面のどちらか一方の面に電極が形成される構成である。具体的には、たとえば、p型半導体層側の面の一部に、p型半導体層および活性層が除去されてn型半導体層が表出する領域が形成され、p型半導体層側の面において、p型半導体層の表面と、n型半導体層が表出する領域と、に電極が形成される構成である。   Such LEDs can be classified into a vertical feed type and a lateral feed type depending on the configuration of the electrodes. The vertically fed LED has a configuration in which electrodes are formed on both sides of the optical semiconductor stack, that is, the surface on the n-type semiconductor layer side and the surface on the p-side semiconductor layer side. The laterally fed LED has a structure in which an electrode is formed on one surface of the optical semiconductor stack, that is, one of the surface on the n-type semiconductor layer side and the surface on the p-side semiconductor layer side. Specifically, for example, a region where the p-type semiconductor layer and the active layer are removed to expose the n-type semiconductor layer is formed on a part of the surface on the p-type semiconductor layer side, and the surface on the p-type semiconductor layer side is formed. The electrode is formed on the surface of the p-type semiconductor layer and the region where the n-type semiconductor layer is exposed.

特許文献1には、縦給電型のLEDを、電場等を利用して、効率的に基板に実装する方法が開示されている。特許文献1によれば、一辺数十μm程度の微細LEDを複数散在させた溶媒中に実装基板を浸漬し、実装基板の実装すべき位置に対応して電場勾配を形成することにより、複数の微細LEDを1回のプロセスで同時に実装することができる、とされている。   Patent Document 1 discloses a method of efficiently mounting a vertically fed LED on a substrate using an electric field or the like. According to Patent Document 1, a mounting substrate is immersed in a solvent in which a plurality of fine LEDs each having a side of several tens of μm are scattered, and an electric field gradient is formed corresponding to a position where the mounting substrate is to be mounted. It is said that fine LEDs can be simultaneously mounted in a single process.

特開2001−257218号公報JP 2001-257218 A

本発明の主な目的は、新規な構成を有する半導体発光装置を提供することにある。また、本発明の他の目的は、横給電型のLEDを実装基板上の所望の位置に精確に実装する方法を提供することにある。   A main object of the present invention is to provide a semiconductor light emitting device having a novel structure. Another object of the present invention is to provide a method for accurately mounting a laterally fed LED at a desired position on a mounting board.

本発明の第1の観点によれば、実装基板と、該実装基板上に実装される半導体発光素子と、を含む半導体発光装置であって、前記実装基板は、支持基板と、前記支持基板上に形成され、強磁性体材料を含む第1基板電極と、前記支持基板上に、前記第1基板電極と間隙を空けて、該第1基板電極の少なくとも一部を囲うように形成される第2基板電極と、を備え、前記半導体発光素子は、前記第1基板電極および前記第2基板電極の上方に配置され、発光性を有する光半導体積層と、前記光半導体積層の下面中央に、前記第1基板電極と接触するように形成され、強磁性体材料を含む中央電極と、前記光半導体積層の下面周縁に、前記中央電極と間隙を空けて、前記第2基板電極と接触するように形成される周縁電極と、を備える、半導体発光装置、が提供される。   According to a first aspect of the present invention, there is provided a semiconductor light emitting device including a mounting substrate and a semiconductor light emitting element mounted on the mounting substrate, wherein the mounting substrate includes a support substrate and the support substrate. A first substrate electrode including a ferromagnetic material, and a first substrate electrode formed on the support substrate so as to surround at least a part of the first substrate electrode with a gap between the first substrate electrode and the first substrate electrode. 2 substrate electrodes, the semiconductor light emitting element is disposed above the first substrate electrode and the second substrate electrode, and has a light emitting optical semiconductor stack, and a center of the lower surface of the optical semiconductor stack, A central electrode formed to be in contact with the first substrate electrode and including a ferromagnetic material, and in contact with the second substrate electrode with a gap between the central electrode and a lower peripheral edge of the optical semiconductor stack. And a peripheral electrode to be formed. Device, is provided.

本発明の第2の観点によれば、支持基板と、前記支持基板表面に形成され、自発磁化した強磁性体材料を含む第1基板電極と、前記支持基板表面に、前記第1基板電極と間隙を空けて形成され、反磁性体材料または常磁性体材料を含む第2基板電極と、前記支持基板表面に、前記第1基板電極と連続して形成され、反磁性体材料または常磁性体材料を含む第1配線部材と、前記支持基板表面に、前記第2基板電極と連続して形成され、反磁性体材料または常磁性体材料を含む第2配線部材と、を備える実装基板、が提供される。   According to a second aspect of the present invention, a support substrate, a first substrate electrode formed on the surface of the support substrate and including a ferromagnetic material that is spontaneously magnetized, and on the surface of the support substrate, the first substrate electrode and A second substrate electrode formed with a gap and containing a diamagnetic material or a paramagnetic material, and formed on the surface of the support substrate continuously with the first substrate electrode. A mounting board comprising: a first wiring member including a material; and a second wiring member formed on the surface of the support substrate continuously with the second substrate electrode and including a diamagnetic material or a paramagnetic material. Provided.

本発明の第3の観点によれば、工程a)支持基板と、前記支持基板上に形成され、自発磁化した強磁性体材料を含む第1基板電極と、前記支持基板上に、前記第1基板電極と間隙を空けて、該第1基板電極の少なくとも一部を囲うように形成される第2基板電極と、を備える実装基板を準備する工程と、工程b)発光性を有する光半導体積層と、前記光半導体積層表面の中央領域に形成され、強磁性体材料を含む中央電極と、前記光半導体積層表面の周縁領域に、前記中央電極と間隙を空けて形成される周縁電極と、を備える半導体発光素子が、溶媒中に分散する素子分散溶媒を準備する工程と、工程c)前記素子分散溶媒を前記実装基板に供給する工程であって、前記半導体発光素子の中央電極が前記第1基板電極に引き寄せられることにより、該中央電極が該第1基板電極と接触し、前記周縁電極が前記第2基板電極と接触する工程と、を有する半導体発光装置の製造方法、が提供される。   According to a third aspect of the present invention, the step a) a support substrate, a first substrate electrode formed on the support substrate and including a spontaneously magnetized ferromagnetic material, and the first substrate electrode on the support substrate. A step of preparing a mounting substrate comprising a second substrate electrode formed so as to surround at least a part of the first substrate electrode with a gap from the substrate electrode; and step b) a photo-semiconductor laminate having luminescence A central electrode formed in a central region of the surface of the optical semiconductor stack and including a ferromagnetic material, and a peripheral electrode formed in the peripheral region of the surface of the optical semiconductor multilayer with a gap from the central electrode. A step of preparing an element dispersion solvent in which the semiconductor light emitting element comprises a solvent dispersed in a solvent; and a step c) supplying the element dispersion solvent to the mounting substrate, wherein the central electrode of the semiconductor light emitting element is the first electrode. Being drawn to the substrate electrode Ri, the central electrode is in contact with the first substrate electrode, a method of manufacturing a semiconductor light-emitting device having a step of the peripheral electrode is in contact with the second substrate electrode, is provided.

新規な構成を有する半導体発光装置が得られる。また、横給電型のLEDを実装基板上の所望の位置に精確に実装することができる。   A semiconductor light emitting device having a novel configuration can be obtained. Further, the laterally fed LED can be accurately mounted at a desired position on the mounting substrate.

図1Aおよび図1Bは、実装基板を作製する様子を示す断面図および平面図である。1A and 1B are a cross-sectional view and a plan view showing how a mounting substrate is manufactured. 図2Aおよび図2Bは、実装基板を作製する様子を示す断面図および平面図である。2A and 2B are a cross-sectional view and a plan view showing how a mounting board is manufactured. 図3Aおよび図3Bは、実装基板を作製する様子を示す断面図および平面図である。3A and 3B are a cross-sectional view and a plan view showing how a mounting substrate is manufactured. , および、and, 図4A〜図4Hは、実施例1によるLEDアレイを作製する様子を示す断面図および平面図である。4A to 4H are a cross-sectional view and a plan view showing how the LED array according to Example 1 is manufactured. 図5Aおよび図5Bは、実施例1によるLEDアレイを個々のLED素子に分割し、当該LED素子を実装基板に定着させる様子を全体的に示す断面図である。FIGS. 5A and 5B are cross-sectional views generally showing a state in which the LED array according to Example 1 is divided into individual LED elements and the LED elements are fixed to a mounting substrate. および、and, 図6A〜図6Cは、実施例1によるLED装置を示す平面図および断面図である。6A to 6C are a plan view and a cross-sectional view showing the LED device according to the first embodiment. 図7A〜図7Cは、実施例2によるLED装置を作製する様子の一部を示す断面図である。7A to 7C are cross-sectional views illustrating a part of the LED device according to the second embodiment. 図8Aおよび図8Bは、実施例2によるLED装置を示す平面図および断面図である。8A and 8B are a plan view and a cross-sectional view showing the LED device according to the second embodiment.

図1〜図6を参照して、実施例1による半導体発光装置(LED装置)101について説明する。LED装置101は、実装基板110上に実施例1による半導体発光素子(LED素子)122が実装された構成を有する。また、LED装置101の製造方法は、実装基板110を作製する工程(図1〜図3)と、LED素子122(発光構造体121)が多数連なったLEDアレイ120を作製する工程(図4)と、LEDアレイ120を個々のLED素子122に分割した後、そのLED素子122を実装基板110に実装する工程と(図5)、を有する。   With reference to FIGS. 1-6, the semiconductor light-emitting device (LED apparatus) 101 by Example 1 is demonstrated. The LED device 101 has a configuration in which a semiconductor light emitting element (LED element) 122 according to the first embodiment is mounted on a mounting substrate 110. Moreover, the manufacturing method of the LED device 101 includes a process of manufacturing the mounting substrate 110 (FIGS. 1 to 3) and a process of manufacturing the LED array 120 in which a large number of LED elements 122 (light emitting structures 121) are connected (FIG. 4). And, after dividing the LED array 120 into individual LED elements 122, mounting the LED elements 122 on the mounting substrate 110 (FIG. 5).

図1〜図3を参照して、実装基板110の作製方法について説明する。実装基板110は、支持基板11上に、基板電極23,24が形成された構成を有する。   A method for manufacturing the mounting substrate 110 will be described with reference to FIGS. The mounting substrate 110 has a configuration in which substrate electrodes 23 and 24 are formed on the support substrate 11.

図1Aおよび図1Bは、支持基板11上に、第1および第2の配線パターン21,22を形成する様子を示す断面図、および、第1および第2の配線パターン21,21の形状を示す平面図である。なお、図1BにおけるIA−IA断面が、図1Aに示す断面図に対応する。   1A and 1B are cross-sectional views showing how the first and second wiring patterns 21 and 22 are formed on the support substrate 11, and the shapes of the first and second wiring patterns 21 and 21. It is a top view. Note that the IA-IA cross section in FIG. 1B corresponds to the cross sectional view shown in FIG. 1A.

図1Aに示すように、まず、PET(ポリエチレンテレフタレート)樹脂等から構成される支持基板11表面に、電気メッキ法などにより、CuやAlなどを含む導電膜20を成膜する。導電膜20の膜厚は、25μm程度である。なお、導電膜20には、強磁性体材料を除く材料、つまり反磁性体材料または常磁性体材料を用いることが好ましい。   As shown in FIG. 1A, first, a conductive film 20 containing Cu, Al, or the like is formed on the surface of a support substrate 11 made of PET (polyethylene terephthalate) resin or the like by electroplating or the like. The film thickness of the conductive film 20 is about 25 μm. The conductive film 20 is preferably made of a material excluding a ferromagnetic material, that is, a diamagnetic material or a paramagnetic material.

その後、レジストマスクを用いたウェットエッチング法により、導電膜20の一部をエッチングして、第1および第2の配線パターン21,22を形成する。なお、第1および第2の配線パターン21,22の間隙には、溝部20dが画定される。   Thereafter, a part of the conductive film 20 is etched by wet etching using a resist mask to form first and second wiring patterns 21 and 22. A groove 20d is defined in the gap between the first and second wiring patterns 21 and 22.

図1Bに示すように、第1の配線パターン21は、支持基板11平面において、一方向に延在する形状を有している。第2の配線パターン22は、第1の配線パターン21の終端部21tを取り囲む第1の部分22aと、その第1の部分22aと連続して一方向に延在する第2の部分22bと、を含む形状を有している。第1の部分22aは、たとえば、円環形状において第1の配線パターン21に対応する領域を一部切欠いた形状を有している。なお、溝部20dも、円環形状において第1の配線パターン21に対応する領域を一部切欠いた形状を有している。   As shown in FIG. 1B, the first wiring pattern 21 has a shape extending in one direction on the plane of the support substrate 11. The second wiring pattern 22 includes a first portion 22a surrounding the terminal portion 21t of the first wiring pattern 21, a second portion 22b extending in one direction continuously to the first portion 22a, It has the shape containing. The first portion 22a has, for example, an annular shape in which a region corresponding to the first wiring pattern 21 is partially cut out. The groove portion 20d also has a shape in which an area corresponding to the first wiring pattern 21 is partially cut out in an annular shape.

図2Aおよび図2Bは、第1の配線パターン21上に第1電極層23aを形成する様子を示す断面図、および、第1電極層23aの形状を示す平面図である。なお、図2BにおけるIIA−IIA断面が、図2Aに示す断面図に対応する。   2A and 2B are a cross-sectional view showing a state in which the first electrode layer 23a is formed on the first wiring pattern 21, and a plan view showing the shape of the first electrode layer 23a. Note that the IIA-IIA cross section in FIG. 2B corresponds to the cross sectional view shown in FIG. 2A.

図2Aおよび図2Bに示すように、第1の配線パターン21の終端部21tに、リフトオフ法により、強磁性体材料およびはんだ部材を含む、円形状の第1電極層23aを形成する。具体的には、まず、支持基板11上の、第1の配線パターン21の終端部21tを除く領域に、フォトレジストパターンを形成する。続いて、電子ビーム蒸着法などにより、第1の配線パターン21の終端部21tおよびフォトレジストパターン上に、FeやNi等を含む強磁性体膜を成膜する。その後、フォトレジストパターンとともに、その上に成膜された強磁性体膜を除去(リフトオフ)する。これにより、第1の配線パターン21の終端部21tに強磁性体膜が残存し、パターニングされた強磁性体膜、つまり第1電極層23aを得る。第1電極層23aの層厚は、5μm程度である。   As shown in FIGS. 2A and 2B, a circular first electrode layer 23a including a ferromagnetic material and a solder member is formed on the terminal portion 21t of the first wiring pattern 21 by a lift-off method. Specifically, first, a photoresist pattern is formed on the support substrate 11 in a region excluding the terminal portion 21 t of the first wiring pattern 21. Subsequently, a ferromagnetic film containing Fe, Ni, or the like is formed on the termination portion 21t of the first wiring pattern 21 and the photoresist pattern by an electron beam evaporation method or the like. Thereafter, together with the photoresist pattern, the ferromagnetic film formed thereon is removed (lifted off). As a result, the ferromagnetic film remains at the terminal end 21t of the first wiring pattern 21, and a patterned ferromagnetic film, that is, the first electrode layer 23a is obtained. The layer thickness of the first electrode layer 23a is about 5 μm.

ここで、第1電極層23aおよび第1の配線パターン21の終端部21tを含む構成を、第1基板電極23と呼ぶこととする。また、第1の配線パターン21の終端部21tを除く領域を、第1配線部材21wと呼ぶこととする。   Here, a configuration including the first electrode layer 23 a and the terminal portion 21 t of the first wiring pattern 21 is referred to as a first substrate electrode 23. The region excluding the terminal end 21t of the first wiring pattern 21 is referred to as a first wiring member 21w.

図3Aおよび図3Bは、第2の配線パターン22上に第2電極層24aを形成した後、第1基板電極23を磁化させる様子を示す断面図、および、第2基板電極24の形状を示す平面図である。なお、図3BにおけるIIIA−IIIA断面が、図3Aに示す断面図に対応する。   3A and 3B are cross-sectional views showing a state in which the first substrate electrode 23 is magnetized after the second electrode layer 24a is formed on the second wiring pattern 22, and the shape of the second substrate electrode 24 is shown. It is a top view. Note that the IIIA-IIIA cross section in FIG. 3B corresponds to the cross sectional view shown in FIG. 3A.

図3Aおよび図3Bに示すように、第2の配線パターン22の第1の部分22aに、リフトオフ法により、CuやAlなどの反磁性体材料または常磁性体材料、および、はんだ部材を含む第2電極層24aを形成する。支持基板11表面から第2電極層24a表面までの高さは、第1基板電極23の高さと一致している。なお、第2電極層24aは、第2の配線パターン22の第2の部分22bに形成してもかまわない。   As shown in FIGS. 3A and 3B, the first portion 22a of the second wiring pattern 22 includes a diamagnetic material such as Cu or Al or a paramagnetic material, and a solder member by a lift-off method. A two-electrode layer 24a is formed. The height from the surface of the support substrate 11 to the surface of the second electrode layer 24 a matches the height of the first substrate electrode 23. Note that the second electrode layer 24 a may be formed on the second portion 22 b of the second wiring pattern 22.

ここで、第2電極層24aおよび第2の配線パターン22の第1の部分22aを含む構成を、第2基板電極24と呼ぶこととする。また、第2の配線パターン22の第2の部分22bを、第2配線部材22wと呼ぶこととする。   Here, the configuration including the second electrode layer 24 a and the first portion 22 a of the second wiring pattern 22 is referred to as a second substrate electrode 24. Further, the second portion 22b of the second wiring pattern 22 is referred to as a second wiring member 22w.

その後、強磁性体材料を含む第1基板電極23に磁場を印加し、第1基板電極23(特に第1電極層23a)を飽和磁化(自発磁化)させる。これにより、第1基板電極23は、自発的に磁場を発生させる。なお、第2基板電極24、第1配線部材21wおよび第2配線部材22wは、反磁性体材料または常磁性体材料により構成されている、つまり強磁性体材料により構成されていないため、自発磁化されることはない。   Thereafter, a magnetic field is applied to the first substrate electrode 23 containing a ferromagnetic material, and the first substrate electrode 23 (particularly the first electrode layer 23a) is saturated (spontaneous magnetization). Thereby, the first substrate electrode 23 spontaneously generates a magnetic field. The second substrate electrode 24, the first wiring member 21w, and the second wiring member 22w are made of a diamagnetic material or a paramagnetic material, that is, not made of a ferromagnetic material. It will never be done.

以上により、実装基板110が完成する。なお、第1基板電極23および第1配線部材21w、ならびに、第2基板電極24および第2配線部材22wは、支持基板11上に複数形成されているものとする。   As described above, the mounting substrate 110 is completed. It is assumed that a plurality of the first substrate electrode 23 and the first wiring member 21w, and the second substrate electrode 24 and the second wiring member 22w are formed on the support substrate 11.

図4を参照して、LEDアレイ120の作製方法について説明する。図4A〜図4Gは、LEDアレイ120を形成する様子を示す断面図である。   With reference to FIG. 4, the manufacturing method of LED array 120 is demonstrated. 4A to 4G are cross-sectional views showing how the LED array 120 is formed.

最初に、成長基板12として、C面サファイア基板を準備する。なお、成長基板12には、サファイア基板のほかに、スピネル基板やZnO(酸化亜鉛)基板などを用いることができる。その後、成長基板12をサーマルクリーニングする。具体的には、水素雰囲気中において、成長基板12を、1000℃で10分間加熱する。   First, a C-plane sapphire substrate is prepared as the growth substrate 12. In addition to the sapphire substrate, a spinel substrate, a ZnO (zinc oxide) substrate, or the like can be used as the growth substrate 12. Thereafter, the growth substrate 12 is thermally cleaned. Specifically, the growth substrate 12 is heated at 1000 ° C. for 10 minutes in a hydrogen atmosphere.

次に、図4Aに示すように、MOCVD(有機金属化学気相成長)法などにより、成長基板12上に、AlInGa1−x−yN(0≦x≦1,0≦y≦1)で表現される窒化物半導体層(光半導体積層30)を形成する。 Next, as shown in FIG. 4A, Al x In y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y) is formed on the growth substrate 12 by MOCVD (metal organic chemical vapor deposition) or the like. A nitride semiconductor layer (optical semiconductor stack 30) represented by ≦ 1) is formed.

具体的には、まず、基板温度を500℃にし、10.4μmol/minの流量でTMG(トリメチルガリウム)を、3.3SLMの流量でNHを、3分間供給する。これにより、成長基板12上にGaNからなるバッファ層が成長する。続いて、基板温度を1000℃にして、バッファ層を結晶化させる。 Specifically, first, the substrate temperature is set to 500 ° C., TMG (trimethylgallium) is supplied at a flow rate of 10.4 μmol / min, and NH 3 is supplied at a flow rate of 3.3 SLM for 3 minutes. As a result, a buffer layer made of GaN grows on the growth substrate 12. Subsequently, the substrate temperature is set to 1000 ° C. to crystallize the buffer layer.

その後、基板温度を保持したまま、45μmol/minの流量でTMGを、4.4SLMの流量でNHを、20分間供給する。これにより、バッファ層上にGaNからなる下地層が成長する。バッファ層および下地層は、下地バッファ層31を構成する。 Thereafter, while maintaining the substrate temperature, TMG is supplied at a flow rate of 45 μmol / min and NH 3 is supplied at a flow rate of 4.4 SLM for 20 minutes. Thereby, an underlayer made of GaN grows on the buffer layer. The buffer layer and the base layer constitute the base buffer layer 31.

その後、基板温度を保持したまま、45μmol/minの流量でTMGを、4.4SLMの流量でNHを、2.7×10−9μmol/minの流量でSiHを、120分間供給する。これにより、下地バッファ層31上に、層厚が7μm程度であるSiドープGaN層(n型GaN層)が成長する。n型GaN層は、n型半導体層32を構成する。 Thereafter, while maintaining the substrate temperature, TMG is supplied at a flow rate of 45 μmol / min, NH 3 is supplied at a flow rate of 4.4 SLM, and SiH 4 is supplied at a flow rate of 2.7 × 10 −9 μmol / min for 120 minutes. As a result, a Si-doped GaN layer (n-type GaN layer) having a thickness of about 7 μm is grown on the underlying buffer layer 31. The n-type GaN layer constitutes the n-type semiconductor layer 32.

その後、基板温度を700℃にし、3.6μmol/minの流量でTMGを、10μmol/minの流量でTMI(トリメチルインジウム)を、4.4SLMの流量でNHを、33秒間供給し、InGaNからなる井戸層(層厚2.2nm程度)を成長させる。続いて、TMIの供給を停止して、TMGおよびNHを320秒間供給し、GaNからなる障壁層(層厚15nm程度)を成長させる。そして、井戸層および障壁層の成長を交互に(たとえば5周期分)繰り返して、n型半導体層32上に、多重量子井戸構造を有する活性層33を形成する。 Thereafter, the substrate temperature is set to 700 ° C., TMG is supplied at a flow rate of 3.6 μmol / min, TMI (trimethylindium) is supplied at a flow rate of 10 μmol / min, and NH 3 is supplied at a flow rate of 4.4 SLM for 33 seconds. A well layer (with a thickness of about 2.2 nm) is grown. Subsequently, the supply of TMI is stopped, TMG and NH 3 are supplied for 320 seconds, and a barrier layer (layer thickness of about 15 nm) made of GaN is grown. Then, the growth of the well layer and the barrier layer is repeated alternately (for example, for five periods) to form the active layer 33 having a multiple quantum well structure on the n-type semiconductor layer 32.

その後、基板温度を870℃にし、8.1μmol/minの流量でTMGを、7.5μmol/minの流量でTMA(トリメチルアルミニウム)を、4.4SLMの流量でNHを、2.9×10−7μmol/minの流量でCP2Mg(ビスシクロペンタディエニルマグネシウム)を、5分間供給する。これにより、活性層33上に、層厚が40nm程度であるMgドープAlGaN層(p型AlGaN層)が成長する。続いて、TMAの供給を停止して、18μmol/minの流量でTMGを、4.4SLMの流量でNHを、2.9×10−7μmol/minの流量でCP2Mgを、7分間供給する。これにより、p型AlGaN層上に、層厚が150nm程度であるMgドープGaN層(p型GaN層)が成長する。p型AlGaN層およびp型GaN層は、p型半導体層34を構成する。 Thereafter, the substrate temperature is set to 870 ° C., TMG is supplied at a flow rate of 8.1 μmol / min, TMA (trimethylaluminum) is supplied at a flow rate of 7.5 μmol / min, NH 3 is supplied at a flow rate of 4.4 SLM, and 2.9 × 10. CP2Mg (biscyclopentadienylmagnesium) is supplied for 5 minutes at a flow rate of −7 μmol / min. Thereby, an Mg-doped AlGaN layer (p-type AlGaN layer) having a thickness of about 40 nm is grown on the active layer 33. Subsequently, the supply of TMA is stopped, and TMG is supplied at a flow rate of 18 μmol / min, NH 3 is supplied at a flow rate of 4.4 SLM, and CP2Mg is supplied at a flow rate of 2.9 × 10 −7 μmol / min for 7 minutes. . Thereby, an Mg-doped GaN layer (p-type GaN layer) having a thickness of about 150 nm is grown on the p-type AlGaN layer. The p-type AlGaN layer and the p-type GaN layer constitute a p-type semiconductor layer 34.

以上により、成長基板12上に、下地バッファ層31を介して、n型半導体層32、活性層33、および、p型半導体層34、が順次積層する光半導体積層30が形成される。   As described above, the optical semiconductor stack 30 in which the n-type semiconductor layer 32, the active layer 33, and the p-type semiconductor layer 34 are sequentially stacked is formed on the growth substrate 12 via the base buffer layer 31.

次に、レジストマスクを用いた塩素ガスによるドライエッチング法により、光半導体積層30の一部分をエッチングして、光半導体積層30に穴部(ビア)30hを形成する。ビア30hは、少なくともp型半導体層34および活性層33を貫通し、ビア30hの底面にはn型半導体層32が表出する。   Next, a part of the optical semiconductor stack 30 is etched by a dry etching method using chlorine gas using a resist mask to form a hole (via) 30 h in the optical semiconductor stack 30. The via 30h penetrates at least the p-type semiconductor layer 34 and the active layer 33, and the n-type semiconductor layer 32 is exposed on the bottom surface of the via 30h.

次に、図4Bに示すように、ビア30h内を覆う絶縁層41を形成する。まず、スパッタ法などにより、ビア30hを含む光半導体積層30の全面にSiO膜を成膜する。続いて、レジストマスクを用いたCF/Ar混合ガスによるドライエッチング法により、ビア30h内および光半導体積層30表面のビア30h周辺を除く領域に成膜されたSiO膜をエッチングする。これにより、パターニングされたSiO膜、つまり絶縁層41が形成される。なお、絶縁層41としては、SiOのほかに、SiNなどを用いることができる。 Next, as shown in FIG. 4B, an insulating layer 41 covering the inside of the via 30h is formed. First, a SiO 2 film is formed on the entire surface of the optical semiconductor stack 30 including the via 30 h by sputtering or the like. Subsequently, the SiO 2 film formed in the region other than the via 30 h and the periphery of the via 30 h on the surface of the optical semiconductor stack 30 is etched by a dry etching method using a CF 4 / Ar mixed gas using a resist mask. Thereby, a patterned SiO 2 film, that is, the insulating layer 41 is formed. As the insulating layer 41, SiN or the like can be used in addition to SiO 2 .

次に、図4Cに示すように、リフトオフ法により、光半導体積層30(p型半導体層34)上の絶縁層41周辺に、p側電極50を形成する。p側電極50は、たとえばITO(インジウム錫酸化物)膜/Ag膜/TiW膜/Ti膜/Pt膜/Au膜/Ti膜の導電性多層膜からなる。p側電極50には、強磁性体材料を除く材料、つまり反磁性体材料または常磁性体材料を用いることが好ましい。   Next, as shown in FIG. 4C, the p-side electrode 50 is formed around the insulating layer 41 on the optical semiconductor stack 30 (p-type semiconductor layer 34) by a lift-off method. The p-side electrode 50 is made of, for example, a conductive multilayer film of ITO (indium tin oxide) film / Ag film / TiW film / Ti film / Pt film / Au film / Ti film. The p-side electrode 50 is preferably made of a material excluding a ferromagnetic material, that is, a diamagnetic material or a paramagnetic material.

p側電極50は、p型半導体層34表面において、p型半導体層34と電気的に接続している。p側電極50の高さ(p型半導体層34表面からp側電極50表面までの高さ)は、大よそ1μm程度である。   The p-side electrode 50 is electrically connected to the p-type semiconductor layer 34 on the surface of the p-type semiconductor layer 34. The height of the p-side electrode 50 (height from the surface of the p-type semiconductor layer 34 to the surface of the p-side electrode 50) is about 1 μm.

次に、図4Dに示すように、ビア30h底面の絶縁層31を除去した後、ビア30h内を覆うn側電極42を形成する。まず、レジストマスクを用いたCF/Ar混合ガスによるドライエッチング法により、ビア30h底面に位置する絶縁層41の一部をエッチングする。これにより、ビア30h底面に、n型半導体層32が露出する。その後、リフトオフ法により、ビア30h内および絶縁膜41上にn側電極42を形成する。n側電極42は、たとえばTi膜/Ag膜/Pt膜/Ti膜/Ni膜/Au膜の金属多層膜からなる。なお、n側電極42は、強磁性体材料であるNiを含有している。強磁性体材料としては、Niのほかに、FeやCoなどを用いることができる。 Next, as shown in FIG. 4D, after the insulating layer 31 on the bottom surface of the via 30h is removed, an n-side electrode 42 covering the inside of the via 30h is formed. First, a part of the insulating layer 41 located on the bottom surface of the via 30h is etched by a dry etching method using a CF 4 / Ar mixed gas using a resist mask. As a result, the n-type semiconductor layer 32 is exposed on the bottom surface of the via 30h. Thereafter, an n-side electrode 42 is formed in the via 30 h and on the insulating film 41 by a lift-off method. The n-side electrode 42 is made of, for example, a metal multilayer film of Ti film / Ag film / Pt film / Ti film / Ni film / Au film. The n-side electrode 42 contains Ni that is a ferromagnetic material. As the ferromagnetic material, in addition to Ni, Fe, Co, or the like can be used.

n側電極42は、ビア30h内を通って、n型半導体層32と電気的に接続し、p側電極50と間隙を空けて設けられる。n側電極42の高さ(光半導体積層30表面からn側電極42表面までの高さ)は、概ねp側電極50の高さと同等(1μm程度)である。   The n-side electrode 42 passes through the via 30 h and is electrically connected to the n-type semiconductor layer 32 and provided with a gap from the p-side electrode 50. The height of the n-side electrode 42 (height from the surface of the optical semiconductor laminate 30 to the surface of the n-side electrode 42) is substantially the same as the height of the p-side electrode 50 (about 1 μm).

次に、図4Eに示すように、レジストマスクを用いた塩素ガスによるドライエッチング法により、p側電極50の外側に位置する光半導体積層30を1μm程度の深さでエッチングし、分離溝30dを形成する。光半導体積層30における分離溝30dの内側の領域を、素子領域122Aと呼ぶこととする。分離溝30dは、LED素子122の外縁を画定する。   Next, as shown in FIG. 4E, the optical semiconductor stack 30 positioned outside the p-side electrode 50 is etched to a depth of about 1 μm by a dry etching method using chlorine gas using a resist mask, and the separation groove 30d is formed. Form. A region inside the separation groove 30d in the optical semiconductor stack 30 is referred to as an element region 122A. The separation groove 30 d defines the outer edge of the LED element 122.

その後、レジストマスクを用いたスパッタリング法により、分離溝30d内を覆い、SiOからなる保護絶縁膜71(膜厚100〜600nm程度)を形成する。 Thereafter, the inside of the separation groove 30d is covered by a sputtering method using a resist mask, and a protective insulating film 71 (film thickness of about 100 to 600 nm) made of SiO 2 is formed.

以上により、成長基板12上に、発光構造体121が形成される。   Thus, the light emitting structure 121 is formed on the growth substrate 12.

次に、図4Fに示すように、発光構造体121表面に、仮支持体として、厚膜なカプトンテープ73を貼付する。その後、レーザリフトオフ法により、成長基板12と発光構造体121(光半導体積層30)とを分離する。   Next, as shown in FIG. 4F, a thick Kapton tape 73 is attached to the surface of the light emitting structure 121 as a temporary support. Thereafter, the growth substrate 12 and the light emitting structure 121 (the optical semiconductor stack 30) are separated by a laser lift-off method.

具体的には、成長基板12(サファイア基板)側からKrFエキシマレーザ光(波長248nm,照射エネルギ密度800〜900mJ/cm)を照射する。そのレーザ光は、成長基板12を透過して、下地バッファ層31(GaN層)に吸収される。下地バッファ層31は、その光吸収に伴う発熱により分解される。これにより、成長基板12と光半導体積層30とが分離され、n型半導体層32が露出する。 Specifically, KrF excimer laser light (wavelength 248 nm, irradiation energy density 800 to 900 mJ / cm 2 ) is irradiated from the growth substrate 12 (sapphire substrate) side. The laser light passes through the growth substrate 12 and is absorbed by the underlying buffer layer 31 (GaN layer). The underlying buffer layer 31 is decomposed by heat generated by the light absorption. As a result, the growth substrate 12 and the optical semiconductor stack 30 are separated, and the n-type semiconductor layer 32 is exposed.

次に、図4Gに示すように、成長基板12と分離された発光構造体121(光半導体積層30)を、65℃〜75℃のアルカリ溶液に5分程度浸漬する。これにより、露出したn型半導体層32表面に、微細な凸状構造物(いわゆるマイクロコーン)を多数含む微細凹凸層32mが形成される。微細凹凸層32mの形成は、LED素子の光取出し効率(n型半導体層表面から出射される光量/活性層において放出される光量)の向上に寄与する。その後、アセトンなどを用いて、カプトンテープ73を剥離する。   Next, as shown in FIG. 4G, the light emitting structure 121 (the optical semiconductor stack 30) separated from the growth substrate 12 is immersed in an alkaline solution at 65 ° C. to 75 ° C. for about 5 minutes. Thereby, the fine uneven | corrugated layer 32m containing many fine convex-shaped structures (what is called microcone) is formed in the exposed n-type semiconductor layer 32 surface. The formation of the fine concavo-convex layer 32m contributes to the improvement of the light extraction efficiency (the amount of light emitted from the surface of the n-type semiconductor layer / the amount of light emitted from the active layer) of the LED element. Thereafter, the Kapton tape 73 is peeled off using acetone or the like.

以上により、LEDアレイ120が完成する。なお、成長基板12と発光構造体121とを分離した後、露出したn型半導体層32に分離溝30dに対応する切り込み溝を形成してもよい。   Thus, the LED array 120 is completed. In addition, after separating the growth substrate 12 and the light emitting structure 121, a cut groove corresponding to the separation groove 30 d may be formed in the exposed n-type semiconductor layer 32.

図4Hは、素子領域122A内のLEDアレイ120を示す平面図である。なお、IVG−IVG断面が、図4Gに示す断面図に対応する。   FIG. 4H is a plan view showing the LED array 120 in the element region 122A. The IVG-IVG cross section corresponds to the cross section shown in FIG. 4G.

素子領域122Aは、たとえば一辺50μmの正方形状である。素子領域122Aの中央領域には、たとえば素子領域122Aと中心を一致させて、円形状のn側電極42が配置されている。素子領域122Aの周縁領域には、n側電極42と間隙を空けて、また、n側電極42を取り囲むようにp側電極50が配置されている。n側電極42およびp側電極50の間隙は、たとえば円環形状を有している。   The element region 122A has, for example, a square shape with a side of 50 μm. In the central region of the element region 122A, for example, a circular n-side electrode 42 is arranged so that the center coincides with the element region 122A. In the peripheral region of the element region 122 </ b> A, a p-side electrode 50 is disposed so as to leave a gap with the n-side electrode 42 and surround the n-side electrode 42. The gap between the n-side electrode 42 and the p-side electrode 50 has, for example, an annular shape.

図5を参照して、LED装置101の製造方法について説明する。   With reference to FIG. 5, the manufacturing method of the LED device 101 is demonstrated.

図5Aおよび図5Bは、LEDアレイ120を個々のLED素子122に分割し、そのLED素子122を実装基板110上に定着させる様子を全体的に示す断面図である。まず、イソプロピルアルコール等の有機溶媒151が充填された容器152を準備し、その容器152の底部に実装基板110を載置する。   5A and 5B are cross-sectional views generally showing how the LED array 120 is divided into individual LED elements 122 and the LED elements 122 are fixed on the mounting substrate 110. First, a container 152 filled with an organic solvent 151 such as isopropyl alcohol is prepared, and the mounting substrate 110 is placed on the bottom of the container 152.

図5Aに示すように、有機溶媒151にLEDアレイ120を浸漬して、超音波を印加する。超音波の振動により、LEDアレイ120は、個々のLED素子122に分割される。具体的には、発光構造体121(光半導体積層30)が分離溝30dに沿って分割され、素子領域122Aにおける発光構造体121に対応するLED素子122を得る(図4Eないし図4G参照)。   As shown in FIG. 5A, the LED array 120 is immersed in an organic solvent 151 and ultrasonic waves are applied. The LED array 120 is divided into individual LED elements 122 by ultrasonic vibration. Specifically, the light emitting structure 121 (the optical semiconductor stack 30) is divided along the separation groove 30d to obtain the LED element 122 corresponding to the light emitting structure 121 in the element region 122A (see FIGS. 4E to 4G).

個々のLED素子122は、超音波の振動により、有機溶媒151中に広く分散するとともに、重力により、実装基板110が載置された容器152の底部に向かって沈殿する。このとき、実装基板110の第1基板電極23は磁化されており(図3A参照)、また、LED素子122のn側電極42は強磁性体材料を含有している(図4D参照)ため、LED素子122は、磁力により、第1基板電極23に向って引き寄せられる。   The individual LED elements 122 are widely dispersed in the organic solvent 151 by ultrasonic vibration, and are precipitated toward the bottom of the container 152 on which the mounting substrate 110 is placed by gravity. At this time, the first substrate electrode 23 of the mounting substrate 110 is magnetized (see FIG. 3A), and the n-side electrode 42 of the LED element 122 contains a ferromagnetic material (see FIG. 4D). The LED element 122 is attracted toward the first substrate electrode 23 by a magnetic force.

図5Bに示すように、LED素子122が誘導されて、n側電極42が第1基板電極23と接触すると、n側電極42および第1基板電極23の磁気的な結合により、LED素子122は実装基板110上に定着する。実装基板110上に定着せずに沈殿したLED素子122(未定着素子と呼ぶ)があるときは、超音波を印加するなどして、再度、未定着素子を有機溶媒151中に分散させ、未定着素子の実装基板110への定着を試行する。なお、このときにも、実装基板110上に定着しているLED素子122は、n側電極42および第1基板電極23の磁気的な結合により、有機溶媒151中に再分散されることはない。   As shown in FIG. 5B, when the LED element 122 is guided and the n-side electrode 42 comes into contact with the first substrate electrode 23, the LED element 122 is formed by magnetic coupling between the n-side electrode 42 and the first substrate electrode 23. Fixing is performed on the mounting substrate 110. When there is an LED element 122 (referred to as an unfixed element) that has settled without being fixed on the mounting substrate 110, the unfixed element is dispersed again in the organic solvent 151 by applying an ultrasonic wave or the like, and is yet to be determined. Attempt to fix the landing element to the mounting substrate 110. Even at this time, the LED element 122 fixed on the mounting substrate 110 is not redispersed in the organic solvent 151 due to the magnetic coupling between the n-side electrode 42 and the first substrate electrode 23. .

このように、第1基板電極23を自発磁化した強磁性体材料で構成し、n側電極42を強磁性体材料で構成することにより、LED素子122を、実装基板110上の所望の位置に精確に定着させることができる。なお、LED素子を実装基板上に定着させる工程においては、予め、有機溶媒中にLED素子が分散した素子分散溶媒を準備しておき、当該素子分散溶媒を、実装基板表面に滴下・供給する工程としてもよい。また、第1基板電極23を自発磁化させた構成ではなく、n側電極42を自発磁化させた構成にしてもよいであろう。   In this way, the first substrate electrode 23 is made of a spontaneously magnetized ferromagnetic material, and the n-side electrode 42 is made of a ferromagnetic material, so that the LED element 122 can be placed at a desired position on the mounting substrate 110. It can be fixed accurately. In the step of fixing the LED element on the mounting substrate, a step of preparing an element dispersion solvent in which the LED element is dispersed in an organic solvent in advance, and dropping and supplying the element dispersion solvent to the surface of the mounting substrate. It is good. In addition, the first substrate electrode 23 may be configured to be spontaneously magnetized, and the n-side electrode 42 may be configured to spontaneously magnetize.

図6A〜図6Cは、実装基板110上に定着したLED素子122を示す平面図および断面図である。図6AにおけるVIB−VIB断面およびVIC−VIC断面が、それぞれ図6Bおよび図6Cに示す断面図に対応する。   6A to 6C are a plan view and a cross-sectional view showing the LED element 122 fixed on the mounting substrate 110. The VIB-VIB cross section and VIC-VIC cross section in FIG. 6A correspond to the cross sectional views shown in FIGS. 6B and 6C, respectively.

図6Aおよび図6Bに示すように、LED素子122は、第1基板電極23および第2基板電極24の上方に配置される。n側電極42は、LED素子122の中央領域において、第1基板電極23(図6Aにおいて破線で示されている)と重なるように(図6A)、また、第1基板電極23と接触して(図6B)配置される。p側電極50は、LED素子122の周縁領域において、第2基板電極24(図6Aにおいて破線でて示されている)と重なって(図6A)、また、第2基板電極24と接触して(図6B)配置される。   As shown in FIGS. 6A and 6B, the LED element 122 is disposed above the first substrate electrode 23 and the second substrate electrode 24. The n-side electrode 42 overlaps the first substrate electrode 23 (shown by a broken line in FIG. 6A) in the central region of the LED element 122 (FIG. 6A), and is in contact with the first substrate electrode 23. (FIG. 6B) Arranged. The p-side electrode 50 overlaps the second substrate electrode 24 (shown by a broken line in FIG. 6A) in the peripheral region of the LED element 122 (FIG. 6A), and is in contact with the second substrate electrode 24. (FIG. 6B) Arranged.

LED素子122を実装基板110上に定着させた後、実装基板110を、定着したLED素子122とともに、有機溶媒151(図5B参照)から取り出して乾燥させる。その後、実装基板110を加熱して、第1基板電極23および第2基板電極24に含有されるはんだ部材を溶融し、第1基板電極23とn側電極42とを、また、第2基板電極24とp側電極50とを、それぞれ融着する。   After fixing the LED element 122 on the mounting substrate 110, the mounting substrate 110 is taken out of the organic solvent 151 (see FIG. 5B) together with the fixed LED element 122 and dried. Thereafter, the mounting substrate 110 is heated to melt the solder members contained in the first substrate electrode 23 and the second substrate electrode 24, and the first substrate electrode 23 and the n-side electrode 42 are also replaced with the second substrate electrode. 24 and the p-side electrode 50 are fused.

これにより、n側電極42を介して、第1基板電極23および第1配線部材21w(図6Aにおいて破線で示されている)とn型半導体層32とが電気的に接続する。また、p側電極50を介して、第2基板電極24および第2配線部材22w(図6Aにおいて破線で示されている)とp型半導体層34とが電気的に接続する。第1配線部材21wおよび第2配線部材22wを介して、光半導体積層30に電力が供給されることにより、光半導体積層30(特に活性層33)から光が放出される。   As a result, the first substrate electrode 23 and the first wiring member 21w (shown by broken lines in FIG. 6A) and the n-type semiconductor layer 32 are electrically connected via the n-side electrode 42. Further, the second substrate electrode 24 and the second wiring member 22w (shown by broken lines in FIG. 6A) and the p-type semiconductor layer 34 are electrically connected via the p-side electrode 50. When power is supplied to the optical semiconductor stack 30 through the first wiring member 21w and the second wiring member 22w, light is emitted from the optical semiconductor stack 30 (particularly the active layer 33).

以上により、実装基板110上にLED素子122が実装されたLED装置101が完成する。   Thus, the LED device 101 in which the LED element 122 is mounted on the mounting substrate 110 is completed.

なお、図6Aにおいて、p側電極50は、第1配線部材21wと重なるように配置されているが、p側電極50と第1配線部材21wとは電気的に接続していない。図6Cに示すように、第1配線部材21wは、第2基板電極24(および第1基板電極23)よりも低く形成されているため、p側電極50とは接触していない。また、LED素子122が第1基板電極23(ないしn側電極42)を中心に平面方向に回転して配置されても、第1配線部材21wがp側電極50と接触することはない。   In FIG. 6A, the p-side electrode 50 is disposed so as to overlap the first wiring member 21w, but the p-side electrode 50 and the first wiring member 21w are not electrically connected. As shown in FIG. 6C, the first wiring member 21 w is formed lower than the second substrate electrode 24 (and the first substrate electrode 23), and thus is not in contact with the p-side electrode 50. Further, even if the LED element 122 is disposed so as to rotate in the plane direction around the first substrate electrode 23 (or the n-side electrode 42), the first wiring member 21w does not contact the p-side electrode 50.

図7および図8を参照して、実施例2によるLED装置102について説明する。LED装置102は、実装基板110上に実施例2によるLED素子132が実装された構成を有する。LED素子132は、実施例1によるLED素子122において、n側電極42の位置とp側電極50の位置とが入れ替わったような構成を有する。   With reference to FIG. 7 and FIG. 8, the LED apparatus 102 by Example 2 is demonstrated. The LED device 102 has a configuration in which the LED element 132 according to the second embodiment is mounted on the mounting substrate 110. The LED element 132 has a configuration in which the position of the n-side electrode 42 and the position of the p-side electrode 50 are interchanged in the LED element 122 according to the first embodiment.

図7A〜図7Cは、LED装置102を製造する様子の一部を示す断面図である。以下、実施例1によるLED装置101の製造方法との違いについて主に説明する。   FIG. 7A to FIG. 7C are cross-sectional views showing a part of how the LED device 102 is manufactured. Hereinafter, differences from the manufacturing method of the LED device 101 according to the first embodiment will be mainly described.

まず、図7Aに示すように、MOCVD法などにより、成長基板12上に、光半導体積層30を形成する。光半導体積層30の構成および作製方法は、実施例1と同様である。   First, as shown in FIG. 7A, an optical semiconductor stack 30 is formed on the growth substrate 12 by MOCVD or the like. The configuration and manufacturing method of the optical semiconductor stack 30 are the same as those in the first embodiment.

次に、レジストマスクを用いた塩素ガスによるドライエッチング法により、光半導体積層30をエッチングして、任意の領域を画定する第1分離溝30daを形成する。第1分離溝30daは、たとえば、p型半導体層34および活性層33を貫通して、n型半導体層32内に到達するように形成される。その後、レジストマスクを用いたスパッタリング法により、第1分離溝30da内を覆い、SiOからなる絶縁膜45を形成する。 Next, the optical semiconductor stack 30 is etched by a dry etching method using chlorine gas using a resist mask to form a first separation groove 30da that defines an arbitrary region. The first separation groove 30da is formed so as to penetrate the p-type semiconductor layer 34 and the active layer 33 and reach the n-type semiconductor layer 32, for example. Thereafter, an insulating film 45 made of SiO 2 is formed so as to cover the inside of the first separation groove 30da by a sputtering method using a resist mask.

次に、リフトオフ法により、光半導体積層30上の、第1分離溝30daが画定する領域の中央付近に、強磁性体材料を含むp側電極55を形成する。p側電極55は、たとえばTi膜/Ag膜/Pt膜/Ti膜/Ni膜/Au膜の金属多層膜からなる。なお、p側電極55は、p型半導体層34表面において、p型半導体層34と電気的に接続している。   Next, a p-side electrode 55 containing a ferromagnetic material is formed in the vicinity of the center of the region defined by the first separation groove 30da on the optical semiconductor stack 30 by a lift-off method. The p-side electrode 55 is made of, for example, a metal multilayer film of Ti film / Ag film / Pt film / Ti film / Ni film / Au film. The p-side electrode 55 is electrically connected to the p-type semiconductor layer 34 on the surface of the p-type semiconductor layer 34.

次に、図7Bに示すように、レジストマスクを用いたCF/Ar混合ガスによるドライエッチング法により、第1分離溝30da底面に位置する絶縁膜45およびn型半導体層32の一部をエッチングする。これにより、第1分離溝30da底面にn型半導体層32が露出するとともに、第1分離溝30da内に第2分離溝30dbが形成される。第2分離溝30dbは、素子領域132Aを画定する。 Next, as shown in FIG. 7B, the insulating film 45 and a part of the n-type semiconductor layer 32 located on the bottom surface of the first separation groove 30da are etched by a dry etching method using a CF 4 / Ar mixed gas using a resist mask. To do. As a result, the n-type semiconductor layer 32 is exposed on the bottom surface of the first separation groove 30da, and the second separation groove 30db is formed in the first separation groove 30da. The second separation groove 30db defines the element region 132A.

次に、図7Cに示すように、リフトオフ法により、第1分離溝30daおよび第2分離溝30dbの内側、ならびに、絶縁膜45上にn側電極46を形成する。n側電極46は、第1分離溝30daおよび第2分離溝30db内を通って、つまりp型半導体層34および活性層33の側面を通ってn型半導体層32と電気的に接続している。n型電極46は、たとえばITO膜/Ag膜/TiW膜/Ti膜/Pt膜/Au膜/Ti膜の導電性多層膜からなる。n側電極46には、強磁性体材料を除く材料、つまり反磁性体材料または常磁性体材料を用いることが好ましい。   Next, as shown in FIG. 7C, an n-side electrode 46 is formed on the inner side of the first separation groove 30da and the second separation groove 30db and on the insulating film 45 by a lift-off method. The n-side electrode 46 is electrically connected to the n-type semiconductor layer 32 through the first separation groove 30da and the second separation groove 30db, that is, through the side surfaces of the p-type semiconductor layer 34 and the active layer 33. . The n-type electrode 46 is made of, for example, a conductive multilayer film of ITO film / Ag film / TiW film / Ti film / Pt film / Au film / Ti film. The n-side electrode 46 is preferably made of a material excluding a ferromagnetic material, that is, a diamagnetic material or a paramagnetic material.

以上により、成長基板12上に、発光構造体131が形成される。その後、実施例1と同様に、レーザリフトオフ法により、発光構造体131から成長基板12を分離してLEDアレイを作製し、有機溶媒中において当該LEDアレイを個々のLED素子132に分割して、当該LED素子132を実装基板110上に実装する。これにより、実施例2によるLED装置102が完成する。   Thus, the light emitting structure 131 is formed on the growth substrate 12. Thereafter, as in Example 1, the growth substrate 12 is separated from the light emitting structure 131 by a laser lift-off method to produce an LED array, and the LED array is divided into individual LED elements 132 in an organic solvent. The LED element 132 is mounted on the mounting substrate 110. Thereby, the LED device 102 according to the second embodiment is completed.

図8Aおよび図8Bは、実装基板110上に実装したLED素子132を示す平面図および断面図である。図8AにおけるVIIIB−VIIIB断面が、図8Bに示す断面図に対応する。   8A and 8B are a plan view and a cross-sectional view showing the LED element 132 mounted on the mounting substrate 110. FIG. The VIIIB-VIIIB cross section in FIG. 8A corresponds to the cross sectional view shown in FIG. 8B.

LED素子132は、第1基板電極23および第2基板電極24の上方に配置される。p側電極55は、LED素子132の中央領域において、第1基板電極23と重なるように(図8A)、また、第1基板電極23と接触して(図8B)配置される。n側電極46は、LED素子132の周縁領域において、第2基板電極24と重なるように(図8A)、また、第2基板電極24と接触して(図8B)配置される。   The LED element 132 is disposed above the first substrate electrode 23 and the second substrate electrode 24. The p-side electrode 55 is disposed in the central region of the LED element 132 so as to overlap the first substrate electrode 23 (FIG. 8A) and in contact with the first substrate electrode 23 (FIG. 8B). The n-side electrode 46 is disposed in the peripheral region of the LED element 132 so as to overlap the second substrate electrode 24 (FIG. 8A) and in contact with the second substrate electrode 24 (FIG. 8B).

これにより、p側電極55を介して、第1基板電極23および第1配線部材21wとp型半導体層34とが電気的に接続する。また、n側電極46を介して、第2基板電極24および第2配線部材22wとn型半導体層32とが電気的に接続する。第1配線部材21wおよび第2配線部材22wを介して、光半導体積層30に電力が供給されることにより、光半導体積層30(特に活性層33)から光が放出される。   As a result, the first substrate electrode 23 and the first wiring member 21 w are electrically connected to the p-type semiconductor layer 34 via the p-side electrode 55. Further, the second substrate electrode 24 and the second wiring member 22 w and the n-type semiconductor layer 32 are electrically connected through the n-side electrode 46. When power is supplied to the optical semiconductor stack 30 through the first wiring member 21w and the second wiring member 22w, light is emitted from the optical semiconductor stack 30 (particularly the active layer 33).

以上、本発明を実施するための形態について説明したが、本発明はこれらに制限されるものではない。たとえば、第1配線部材は、支持基板の表面ではなく裏面に形成されていてもかまわない。第1配線部材が裏面に形成された実装基板は、一般的な貫通ビア配線基板の製造技術を用いることにより作製することができるであろう。その他、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。   As mentioned above, although the form for implementing this invention was demonstrated, this invention is not restrict | limited to these. For example, the first wiring member may be formed on the back surface instead of the front surface of the support substrate. The mounting substrate on which the first wiring member is formed on the back surface could be manufactured by using a general through via wiring substrate manufacturing technique. It will be apparent to those skilled in the art that other various modifications, improvements, combinations, and the like can be made.

11…支持基板、12…成長基板、20…導電膜、21…第1配線パターン、22…第2配線パターン、23…第1基板電極、24…第2基板電極、30…光半導体積層、31…下地バッファ層、32…n型半導体層、33…活性層、34…p側半導体層、41…絶縁膜、42…n側電極(実施例1の中央電極)、45…絶縁膜、46…n側電極(実施例2の周縁電極)、50…p側電極(実施例1の周縁電極)、55…p側電極(実施例2の中央電極)、71…保護絶縁膜、73…仮支持体、101…LED装置(実施例1)、102…LED装置(実施例2)、110…実装基板、120…LEDアレイ(実施例1)、121…発光構造体(実施例1)、122…LED素子、130…LEDアレイ(実施例2)、131…発光構造体(実施例2)、132…LED素子(実施例2)。 DESCRIPTION OF SYMBOLS 11 ... Support substrate, 12 ... Growth substrate, 20 ... Conductive film, 21 ... First wiring pattern, 22 ... Second wiring pattern, 23 ... First substrate electrode, 24 ... Second substrate electrode, 30 ... Optical semiconductor lamination, 31 ... base buffer layer, 32 ... n-type semiconductor layer, 33 ... active layer, 34 ... p-side semiconductor layer, 41 ... insulating film, 42 ... n-side electrode (center electrode in Example 1), 45 ... insulating film, 46 ... n-side electrode (peripheral electrode of Example 2), 50... p-side electrode (peripheral electrode of Example 1), 55... p-side electrode (center electrode of Example 2), 71. , 101 ... LED device (Example 1), 102 ... LED device (Example 2), 110 ... Mounting substrate, 120 ... LED array (Example 1), 121 ... Light emitting structure (Example 1), 122 ... LED element, 130 ... LED array (Example 2), 131 ... Light emitting structure (施例 2), 132 ... LED element (Example 2).

Claims (7)

実装基板と、該実装基板上に実装される半導体発光素子と、を含む半導体発光装置であって、
前記実装基板は、
支持基板と、
前記支持基板上に形成され、強磁性体材料を含む第1基板電極と、
前記支持基板上に、前記第1基板電極と間隙を空けて、該第1基板電極の少なくとも一部を囲うように形成される第2基板電極と、
を備え、
前記半導体発光素子は、
前記第1基板電極および前記第2基板電極の上方に配置され、発光性を有する光半導体積層と、
前記光半導体積層の下面中央に、前記第1基板電極と接触するように形成され、強磁性体材料を含む中央電極と、
前記光半導体積層の下面周縁に、前記中央電極と間隙を空けて、前記第2基板電極と接触するように形成される周縁電極と、
を備える、
半導体発光装置。
A semiconductor light emitting device including a mounting substrate and a semiconductor light emitting element mounted on the mounting substrate,
The mounting substrate is
A support substrate;
A first substrate electrode formed on the support substrate and including a ferromagnetic material;
A second substrate electrode formed on the support substrate so as to surround at least a part of the first substrate electrode with a gap from the first substrate electrode;
With
The semiconductor light emitting element is
An optical semiconductor laminate disposed above the first substrate electrode and the second substrate electrode and having a light emitting property;
A central electrode formed in contact with the first substrate electrode at the center of the lower surface of the optical semiconductor stack and including a ferromagnetic material;
A peripheral electrode formed on the lower surface periphery of the optical semiconductor stack, in contact with the second substrate electrode, with a gap from the central electrode;
Comprising
Semiconductor light emitting device.
前記光半導体積層は、前記実装基板側から、p型半導体層、発光性を有する活性層、および、n型半導体層、が積層する構成を有し、さらに、該p型半導体層側表面の中央領域において、該p型半導体層および該活性層が除去され、該n型半導体層が表出する穴部を備え、
前記中央電極は、前記穴部を通って、前記n型半導体層と電気的に接続し、
前記周縁電極は、前記p型半導体層の表面において該p型半導体層と電気的に接続する、
請求項1記載の半導体発光装置。
The optical semiconductor stack has a configuration in which a p-type semiconductor layer, a light-emitting active layer, and an n-type semiconductor layer are stacked from the mounting substrate side, and the center of the surface of the p-type semiconductor layer side. In the region, the p-type semiconductor layer and the active layer are removed, and the n-type semiconductor layer is provided with a hole portion,
The center electrode is electrically connected to the n-type semiconductor layer through the hole,
The peripheral electrode is electrically connected to the p-type semiconductor layer on the surface of the p-type semiconductor layer;
The semiconductor light emitting device according to claim 1.
前記光半導体積層は、前記実装基板側から、p型半導体層、発光性を有する活性層、および、n型半導体層、が積層する構成を有し、
前記中央電極は、前記p型半導体層の表面において該p型半導体層と電気的に接続し、
前記周縁電極は、前記p型半導体層および前記活性層の側面を通って、前記n型半導体層と電気的に接続する、
請求項1記載の半導体発光装置。
The optical semiconductor stack has a configuration in which a p-type semiconductor layer, a light-emitting active layer, and an n-type semiconductor layer are stacked from the mounting substrate side,
The central electrode is electrically connected to the p-type semiconductor layer on the surface of the p-type semiconductor layer,
The peripheral electrode passes through the side surfaces of the p-type semiconductor layer and the active layer and is electrically connected to the n-type semiconductor layer;
The semiconductor light emitting device according to claim 1.
前記第1基板電極は、自発磁化している請求項1〜3いずれか1項記載の半導体発光装置。   The semiconductor light-emitting device according to claim 1, wherein the first substrate electrode is spontaneously magnetized. 前記第2基板電極および前記周縁電極は、反磁性体材料または常磁性体材料を含み、
前記実装基板は、さらに、
前記第1基板電極と接続して形成され、反磁性体材料または常磁性体材料を含む第1配線部材と、
前記第2基板電極と接続して形成され、反磁性体材料または常磁性体材料を含む第2配線部材と、
を備える請求項1〜4いずれか1項記載の半導体発光装置。
The second substrate electrode and the peripheral electrode include a diamagnetic material or a paramagnetic material,
The mounting substrate further includes:
A first wiring member formed in connection with the first substrate electrode and including a diamagnetic material or a paramagnetic material;
A second wiring member formed in connection with the second substrate electrode and including a diamagnetic material or a paramagnetic material;
The semiconductor light-emitting device of any one of Claims 1-4 provided with these.
支持基板と、
前記支持基板表面に形成され、自発磁化した強磁性体材料を含む第1基板電極と、
前記支持基板表面に、前記第1基板電極と間隙を空けて形成され、反磁性体材料または常磁性体材料を含む第2基板電極と、
前記支持基板表面に、前記第1基板電極と連続して形成され、反磁性体材料または常磁性体材料を含む第1配線部材と、
前記支持基板表面に、前記第2基板電極と連続して形成され、反磁性体材料または常磁性体材料を含む第2配線部材と、
を備える実装基板。
A support substrate;
A first substrate electrode formed on the support substrate surface and including a spontaneously magnetized ferromagnetic material;
A second substrate electrode formed on the surface of the support substrate with a gap from the first substrate electrode and including a diamagnetic material or a paramagnetic material;
A first wiring member formed on the support substrate surface continuously with the first substrate electrode and including a diamagnetic material or a paramagnetic material;
A second wiring member formed continuously on the support substrate surface with the second substrate electrode and including a diamagnetic material or a paramagnetic material;
A mounting board comprising:
工程a)支持基板と、前記支持基板上に形成され、自発磁化した強磁性体材料を含む第1基板電極と、前記支持基板上に、前記第1基板電極と間隙を空けて、該第1基板電極の少なくとも一部を囲うように形成される第2基板電極と、を備える実装基板を準備する工程と、
工程b)発光性を有する光半導体積層と、前記光半導体積層表面の中央領域に形成され、強磁性体材料を含む中央電極と、前記光半導体積層表面の周縁領域に、前記中央電極と間隙を空けて形成される周縁電極と、を備える半導体発光素子が、溶媒中に分散する素子分散溶媒を準備する工程と、
工程c)前記素子分散溶媒を前記実装基板に供給する工程であって、前記半導体発光素子の中央電極が前記第1基板電極に引き寄せられることにより、該中央電極が該第1基板電極と接触し、前記周縁電極が前記第2基板電極と接触する工程と、
を有する半導体発光装置の製造方法。
Step a) A first substrate electrode formed on the support substrate and including a spontaneously magnetized ferromagnetic material, and a first substrate electrode on the support substrate with a gap between the first substrate electrode and the first substrate electrode. Preparing a mounting substrate comprising: a second substrate electrode formed so as to surround at least a part of the substrate electrode;
Step b) An optical semiconductor stack having light emission properties, a central electrode formed in a central region of the surface of the optical semiconductor stack and including a ferromagnetic material, and a gap between the central electrode and a gap in a peripheral region of the surface of the optical semiconductor stack. A step of preparing an element dispersion solvent in which a semiconductor light emitting element comprising a peripheral electrode formed by being dispersed is dispersed in a solvent;
Step c) A step of supplying the element dispersion solvent to the mounting substrate, wherein the central electrode of the semiconductor light emitting device is drawn to the first substrate electrode, so that the central electrode comes into contact with the first substrate electrode. The peripheral electrode is in contact with the second substrate electrode;
A method of manufacturing a semiconductor light emitting device having
JP2014024653A 2014-02-12 2014-02-12 Semiconductor light emitting device, mounting substrate, and method of manufacturing semiconductor light emitting device Active JP6363846B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014024653A JP6363846B2 (en) 2014-02-12 2014-02-12 Semiconductor light emitting device, mounting substrate, and method of manufacturing semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014024653A JP6363846B2 (en) 2014-02-12 2014-02-12 Semiconductor light emitting device, mounting substrate, and method of manufacturing semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JP2015153829A true JP2015153829A (en) 2015-08-24
JP6363846B2 JP6363846B2 (en) 2018-07-25

Family

ID=53895812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014024653A Active JP6363846B2 (en) 2014-02-12 2014-02-12 Semiconductor light emitting device, mounting substrate, and method of manufacturing semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP6363846B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015153931A (en) * 2014-02-17 2015-08-24 スタンレー電気株式会社 Semiconductor light emitting device, semiconductor light emitting element and semiconductor light emitting device manufacturing method

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5633891A (en) * 1979-08-29 1981-04-04 Hitachi Ltd Light emitting semiconductor device
JPH06112270A (en) * 1992-09-30 1994-04-22 Kyocera Corp Mounting method for semiconductor element
JPH10112477A (en) * 1996-10-04 1998-04-28 Fuji Xerox Co Ltd Manufacture of semiconductor device, and semiconductor device
JP2001257218A (en) * 2000-03-10 2001-09-21 Sony Corp Method for mounting fine chip
JP2003216052A (en) * 2002-01-17 2003-07-30 Sony Corp Method for arraying element, method for manufacturing display device and display device
JP2006128202A (en) * 2004-10-26 2006-05-18 Kyocera Corp Light-emitting device and illuminator using the same
JP2007123613A (en) * 2005-10-28 2007-05-17 Nichia Chem Ind Ltd Light-emitting device
US20080277677A1 (en) * 2007-05-09 2008-11-13 Foxsemicon Integrated Technology, Inc. Light emitting diode assembly and light emitting diode display device
JP2010123717A (en) * 2008-11-19 2010-06-03 Stanley Electric Co Ltd Semiconductor light emitting element and method for manufacturing it
JP2011187958A (en) * 2010-03-08 2011-09-22 Lg Innotek Co Ltd Light emitting element
WO2012008253A1 (en) * 2010-07-14 2012-01-19 シャープ株式会社 Method for disposing fine objects, apparatus for arranging fine objects, illuminating apparatus and display apparatus
US20120068622A1 (en) * 2010-09-22 2012-03-22 Ward Calvin B Flexible Distributed LED-Based Light Source and Method for Making the Same

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5633891A (en) * 1979-08-29 1981-04-04 Hitachi Ltd Light emitting semiconductor device
JPH06112270A (en) * 1992-09-30 1994-04-22 Kyocera Corp Mounting method for semiconductor element
JPH10112477A (en) * 1996-10-04 1998-04-28 Fuji Xerox Co Ltd Manufacture of semiconductor device, and semiconductor device
JP2001257218A (en) * 2000-03-10 2001-09-21 Sony Corp Method for mounting fine chip
JP2003216052A (en) * 2002-01-17 2003-07-30 Sony Corp Method for arraying element, method for manufacturing display device and display device
JP2006128202A (en) * 2004-10-26 2006-05-18 Kyocera Corp Light-emitting device and illuminator using the same
JP2007123613A (en) * 2005-10-28 2007-05-17 Nichia Chem Ind Ltd Light-emitting device
US20080277677A1 (en) * 2007-05-09 2008-11-13 Foxsemicon Integrated Technology, Inc. Light emitting diode assembly and light emitting diode display device
JP2010123717A (en) * 2008-11-19 2010-06-03 Stanley Electric Co Ltd Semiconductor light emitting element and method for manufacturing it
JP2011187958A (en) * 2010-03-08 2011-09-22 Lg Innotek Co Ltd Light emitting element
WO2012008253A1 (en) * 2010-07-14 2012-01-19 シャープ株式会社 Method for disposing fine objects, apparatus for arranging fine objects, illuminating apparatus and display apparatus
US20120068622A1 (en) * 2010-09-22 2012-03-22 Ward Calvin B Flexible Distributed LED-Based Light Source and Method for Making the Same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015153931A (en) * 2014-02-17 2015-08-24 スタンレー電気株式会社 Semiconductor light emitting device, semiconductor light emitting element and semiconductor light emitting device manufacturing method

Also Published As

Publication number Publication date
JP6363846B2 (en) 2018-07-25

Similar Documents

Publication Publication Date Title
US8269238B2 (en) Photonic crystal light emitting device using photon-recycling
JP5709778B2 (en) Light emitting element
JP2016025205A (en) Method of manufacturing semiconductor optical device
US7781242B1 (en) Method of forming vertical structure light emitting diode with heat exhaustion structure
JP2006303429A (en) Manufacturing method for nitride semiconductor light-emitting element of vertical structure
JP2010141188A (en) Semiconductor light-emitting device and method of manufacturing the same
US20110084306A1 (en) Semiconductor light emitting device
JP6072541B2 (en) Method of manufacturing nitride semiconductor device
JP6334945B2 (en) Semiconductor light emitting device, semiconductor light emitting element, and method for manufacturing semiconductor light emitting device
JP2016134501A (en) Semiconductor light emitting device
US9680063B2 (en) Semiconductor light-emitting device and semiconductor light-emitting device array
US10535797B2 (en) Light emitting diode apparatus and method of manufacturing the same
JP6265776B2 (en) Semiconductor light emitting device
JP6363846B2 (en) Semiconductor light emitting device, mounting substrate, and method of manufacturing semiconductor light emitting device
JP2016018966A (en) Semiconductor optical element and element dispersion solution
JP6265799B2 (en) Semiconductor light emitting device
JP6153351B2 (en) Semiconductor light emitting device
KR100675268B1 (en) Flip chip Light-emitting device having arrayed cells and Method of manufacturing the same
US8742395B2 (en) Semiconductor light emitting device
US10333029B2 (en) Light-emitting element
US20140084327A1 (en) Light-emitting device
JP2012060165A (en) Semiconductor light emitting element, manufacturing method for semiconductor light emitting element, and semiconductor light emitting device
JP4997672B2 (en) Semiconductor light emitting device, method for manufacturing semiconductor light emitting device, and semiconductor light emitting device
KR20120085027A (en) Semiconductor light emitting device and manufacturing method thereof
JP6290608B2 (en) Semiconductor light emitting device array manufacturing method and wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180629

R150 Certificate of patent or registration of utility model

Ref document number: 6363846

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250