JP2015143697A - 電極アセンブリ - Google Patents

Abstract

【課題】電極の性能を向上させ得る電極アセンブリ及びその製造方法を提供する。
【解決手段】第１の絶縁キャップ層４と、第１の絶縁キャップ層４によって頂部を覆われた第１の導電層１であり、当該第１の導電層１の電気コンタクトリップ用の縁部のみが露出されるように、少なくとも第１の絶縁キャップ層４によって実質的に挟み込まれた第１の導電層１と、少なくとも第１の絶縁キャップ層４及び第１の導電層１を貫通して延在するエッチングされた空隙のアレイ６であり、各空隙が部分的に、内部サブミクロン電極７として作用する第１の導電層１の表面によって境界付けられた、空隙のアレイ６と、を含む積層構造を有する電極アセンブリである。
【選択図】図１（ａ）

Description

本発明は電極アセンブリに関する。

マイクロスケール及びナノスケールの電気化学的な電極の利点が以前から認識されている。特に、それらの小さいサイズは、巨視的な電極（マクロ電極）の平面的な拡散特性と比較して効率的な半球状の拡散により、物質輸送の促進及び一層高い電流密度をもたらす。その結果、これらのシステム（系）は、電極の領域内の電気活性種の有意な枯渇に悩まされることがなく、故に、典型的にマクロ電極の性能を制限してしまう物質輸送効果に晒されない。これにより、物質輸送制御下にあるときに、強制対流の必要なく、再現可能で定量的な定常電流が与えられる。例えば、特許文献１は、微視的寸法の多数の井戸又はスルーホールを備えた積層構造を有する調合・分析化学用の微小電極（ミクロ電極）系を開示している。

マイクロスケール及びナノスケールの電極には数多くの欠点が存在する：
１）それらは非常に小さい電気信号（典型的に、ピコアンペアのレベル）を提供し、高性能機器と、実験的な設定の注意深いスクリーニングとを使用する必要があるため、測定を困難にする；
２）それらの小さいサイズにより、伝統的な技術を用いて製造されたそのような電極は、典型的に、堅牢でなく、機械的応力の下に置かれると故障しやすい；
３）それらは、既存の方法を用いて製造することが困難である傾向にあり、特に、再現性よく製造することが困難である；
４）多くの場合、極めて薄い層は均一でなく、構造内の“グレイン群”を介した接続に、隣接するグレインと完全に接触しない断絶が生じやすい。この影響は、例えば異種構造の表面又は異なる熱膨張を有する表面の上の薄層において頻繁に見受けられる機械的応力などの外部要因による接続の局所的な断絶によって、時間の経過につれて深刻化する。

ナノスケール電極は典型的に、製造を非常に高コストにする非常に高い分解能を（本質的に）必要とする何らかの形態のフォトリソグラフィによってパターニングされる。電極サイズに関する限界は、リソグラフィシステムの分解能によって定められる。単一の微小電極を作り出すために典型的に使用される方法は、テイラー（Taylor）ワイヤプロセスを含む。このプロセスにおいては、加熱されたガラス（誘電体）キャピラリを通して例えば金などの金属が供給され、ガラスに包まれたミクロンスケール電極を作り出すようにキャピラリが引っ張られる。テイラーワイヤ電極は、上述の欠点の全てを有する。

マイクロスケール及びナノスケールの電極の限界は、それらの疑いようもなく優れた電気化学的性能にもかかわらず、それらが有意な商業的なインパクトを及ぼしていないことを照明している。

特許文献２は、内部電極として作用することが可能な少なくとも１つの導電層と、１から１０００μｍの範囲内の厚さの少なくとも1つの誘電体層と、レーザー切断（アブレーション）によって積層構造内に形成された、直径３５μｍの開口部と、少なくとも１つの導電層との電気接触を可能にするコンタクト手段と、を備えた積層構造を有する微小電極系を開示している。

特許文献３は、互いにアライメントされて結合された複数の円板状の基板から個々のイオン選択電極が構築されたマクロ電極系を教示している。各イオン選択電極は、小径のスルーホールを有する絶縁基板と、該スルーホールの内周面及び基板の主面の上の１つのボディ内に形成された金属層と、内周面の該金属層上に形成されたイオン選択層とを含んでいる。

国際公開第９９／６０３９２号パンフレット 独国実用新案第２９７１７８０９号明細書 欧州特許出願公開第１０２０４２号明細書

本発明は、制御された寸法を有する導電層の、積層構造内への正確且つ再現可能な配設と、積層構造内のエッチングされたアレイ状の空隙（ボイド）内への内部サブミクロン電極の正確且つ再現可能な導入とにより、電極の性能を向上させようとするものである。

一態様によれば、本発明は、
第１の絶縁キャップ層；
第１の絶縁キャップ層によって頂部を覆われた第１の導電層であり、当該第１の導電層の電気コンタクト用の縁部（コンタクトリップ）のみが露出されるように、少なくとも第１の絶縁キャップ層によって実質的に挟み込まれた第１の導電層；及び
少なくとも第１の絶縁キャップ層及び第１の導電層を貫通して延在するエッチングされた空隙のアレイであり、各空隙が部分的に、内部サブミクロン電極として作用する第１の導電層の表面によって境界付けられた、空隙のアレイ；
を有する、積層構造を有する電極アセンブリを提供する。

各内部サブミクロン電極が存在する比較的大きい２次元導電層を仮定すると、本発明は、各内部サブミクロン電極に、ほぼ無限の数の導電路を提供する。これは、各サブミクロン電極と、電気コンタクトリップに接続される外部回路との間で実質的な相互接続ＩＲドロップ（これは、例えば、導電トラックによって供される従来電極によって経験され得る）を生じさせることなく、極めて薄い導電層を使用することを可能にする。この電極アセンブリは、（例えばテイラーの微細ワイヤ電極と異なり）容易に損傷されることがなく且つ高度に効率的で素早い物質輸送特性を有する、極めて明確に画成され且つ再現可能な幾何学形状の複数の内部サブミクロン電極をアドレス（アドレス指定）する極めて堅牢な手段を表す。

その他の利点は以下である：
１）適切な内部サブミクロン電極の寸法及び空隙間隔により、内部サブミクロン電極のアレイは、マクロの寸法を有するようになり得るが、平面マクロ電極の物質輸送限界に悩まされることはない（すなわち、各空隙への輸送はマイクロスケール又はナノスケールである）。本発明に係る電極アセンブリは、かなりの電流を通すことができ、それにより、高感度且つ高価な試験・測定機器の要求、及び／又は低電流を監視するために必要とされる複雑な実験手順が回避される；
２）アレイは、非常に薄い層であっても、熱的且つ機械的に極めて堅牢であり、各内部サブミクロン電極への導電路に高い度合いの相互接続冗長性を有する；
３）アレイは、その他全ての内部サブミクロン電極が機能し続けることになるので、（例えば、パッシベーション又は妨害物に起因する）個々の内部サブミクロン電極の不具合に関して堅牢性を提供する。

好ましくは、電極アセンブリは、マイクロメートル又はナノメートルのスケールの寸法を少なくとも１つ又は２つ有する。好ましくは、電極アセンブリはマイクロ電極アセンブリ又はナノ電極アセンブリである。

本発明に係る電極アセンブリは、調合化学又は分析化学での使用に適したものとなり得る。エッチングされた空隙内に例えば電解液などの物質が通されることで、内部サブミクロン電極のみが電解液に晒されて、合成、分析又はシークエンシングが行われ得る。

積層構造のレイヤ群は、標準的な技術に従って順次に製造（例えば、流し込み、スピン塗布、スパッタリング、成長、あるいは堆積）され得る。

好ましくは、電極アセンブリは、第１の導電層を含む複数の導電層（同じであってもよいし、異なっていてもよい）と、第１の絶縁キャップ層を含む複数の絶縁キャップ層とを有し、前記複数の導電層及び前記複数の絶縁キャップ層は、積層構造内で交互にされ、各導電層が、電気コンタクト用の縁部のみが露出されるように挟み込まれ、エッチングされた空隙のアレイは、前記複数の絶縁キャップ層及び前記複数の導電層を貫通して延在し、各空隙が部分的に、内部サブミクロン電極として作用する前記複数の導電層の各々の表面によって境界付けられる。

各空隙内の内部サブミクロン電極の数が、３つ、４つ若しくは５つ（又はそれより多く）になり得る。このような実施形態は、複数の導電層及び複数の絶縁キャップ層の順次の積層（例えば、堆積又は成長）によって形成され得る。内部サブミクロン電極の各々の、寸法、空隙内での絶対的な空間位置、及び相対的な空間位置は、複数の電気活性種の生成及び／又は検出の独立した最適化を可能にするように正確に定められ得る。

好ましくは、電極アセンブリは更に第２の導電層を有し、第１の導電層は、第１の電気コンタクト用の縁部のみが露出されるように挟み込まれ、第２の導電層は、第２の電気コンタクト用の縁部のみが露出されるように挟み込まれ、エッチングされた空隙のアレイは、第１の導電層、第１の絶縁キャップ層及び第２の導電層を貫通して延在し、各空隙が部分的に、内部サブミクロン電極として作用する第１の導電層の表面によって、且つ／或いは内部サブミクロン電極として作用する第２の導電層の表面によって境界付けられる。第１の導電層及び第２の導電層は、（例えば、横方向に離間されて）実質的に同一平面内にあってもよい。第１の導電層及び第２の導電層は、（例えば、軸方向に離間されて、好ましくは実質的に同軸に離間されて）同一平面内でなくてもよい。これは、多層の金属相互接続を必要とし得る。

好ましくは、電極アセンブリは、第２の導電層及び第２の絶縁キャップ層を有し、第１の導電層は、第１の電気コンタクト用の縁部のみが露出されるように挟み込まれ、第２の導電層は、第２の電気コンタクト用の縁部のみが露出されるように挟み込まれ、エッチングされた空隙のアレイは、第１の導電層、第１の絶縁キャップ層、第２の導電層及び第２の絶縁キャップ層を貫通して延在し、各空隙が部分的に、内部サブミクロン電極として作用する第１の導電層の表面によって、且つ／或いは内部サブミクロン電極として作用する第２の導電層の表面によって境界付けられる。第１の導電層及び第２の導電層は、（例えば、横方向に離間されて）実質的に同一平面内にあってもよい。第１の導電層及び第２の導電層は、（例えば、軸方向に離間されて、好ましくは実質的に同軸に離間されて）同一平面内でなくてもよい。これは、多層の金属相互接続を必要とし得る。

好ましくは、エッチングされた空隙のアレイは、複数の別個の、エッチングされた空隙のサブアレイである。アレイ（又は各サブアレイ）は、直線パターン又はジグザグパターン（例えば、杉綾（ヘリンボーン）模様）とし得る。アレイ（又は各サブアレイ）は立方体パターンであってもよい。アレイ（又は各サブアレイ）は多次元（例えば、２次元）アレイであってもよい。

空隙のアレイは、所望の用途に従って機械的あるいは化学的にエッチングされ得る。各空隙は、開口（アパーチャ）、スルーホール、井戸（ウェル）、チューブ、キャピラリ、ポア、ボア又はトラフ（溝）とし得る。好ましくは、各エッチングされた空隙は井戸である。井戸は、絶縁キャップ層又は絶縁基板層内で終端し得る。井戸は、井戸の底面で内部サブミクロン電極を提供する導電層内で終端してもよい。

本発明によれば、極めて堅牢な相互接続を有する制御された寸法及びピッチのエッチングされた空隙のアレイは、既知の個別マクロ電極と比較して高い電流が測定されることを可能にする。アレイ内のエッチングされた空隙の最も有利な数は、導電層の面積、空隙のサイズ、アレイ内での空隙の配置、及び所望の出力信号応答の大きさに依存する。

好ましくは、導電層（又は各導電層）は、実質的に平面状の導電層である。導電層（又は各導電層）は、空隙から離れるにつれて厚さを増してもよい。これはＩＲドロップを低減するよう作用し得る。

各導電層は、多様な導電材料から有利に製造されることができ、それにより、特定の電気化学的反応が実行されることが可能になる。例えば、第１の内部サブミクロン電極上で特定の電気化学的生成を最適化し、第２の内部サブミクロン電極上で特定の電気化学的生成物の検出を最適化することが可能になり得る。この場合、各内部サブミクロン電極は、典型的に、積層構造内で異なる深さにある。導電層ごとに個別の、外部回路への接続用の電気コンタクトリップの露出により、単純な多層接続及び独立した内部サブミクロン電極制御が達成可能である。斯くして、アレイ内の内部サブミクロン電極のうちの２つ以上を相互に効率的に接続し得る。

導電層（又は各導電層）は金属を含むものとし得る。導電層は、例えば金又は銀などの貴金属からなっていてもよい。好ましくは金属窒化物（例えば、窒化チタン）である。導電層（又は各導電層）はイオン交換ポリマーとしてもよい。導電層（又は各導電層）は、機能性（例えば、化学的あるいは生物学的に官能化された）金属としてもよい。

絶縁キャップ層（又は各絶縁キャップ層）は重合によるもの（例えば、イオン交換樹脂）としてもよい。例えば、絶縁キャップ層（又は各絶縁キャップ層）は、ポリ（エチレンテトラフタレート）からなっていてもよい。絶縁キャップ層（各絶縁キャップ層）は、特定の用途に適するように試薬を混ぜられたり官能化されたりしてもよい。

電気コンタクトリップは、例えば導電層の正方形のコンタクトエッジなど、周囲のコンタクト端部とし得る。電気コンタクトリップは、広い領域の電気コンタクトリップとしてもよい（例えば、電気コンタクトリップは、電極の周囲の実質的に全長にわたって延在し得る）。電気コンタクトリップは、実質的にＴ字形状にしてもよい。電気コンタクトリップは、例えばポテンショスタットなどの外部回路といった外部機器への、各内部サブミクロン電極の単純で信頼性のある接続を可能にする。

サブミクロン電極（又は各サブミクロン電極）は典型的に、部分的あるいは全体的に環状である。

導電層（又は各導電層）は、実質的にＴ字状、蛇行、又は指状としてもよい。蛇行した、あるいは指状の導電層は、通常、同一階層の内部サブミクロン電極の様々な組み合わせを有する空隙のアレイを提供する。

第１の好適な実施形態において、第１の導電層は、当該第１の導電層の電気コンタクトリップのみが露出されるように、第１の絶縁キャップ層のみによって実質的に挟み込まれ、エッチングされた空隙のアレイは、第１の絶縁キャップ層及び第１の導電層のみを貫通して延在する。

第２の好適な実施形態において、電極は更に：
絶縁基板層を有し、
第１の導電層は、絶縁基板層上に形成され、且つ、当該第１の導電層の電気コンタクトリップのみが露出されるように、第１の絶縁キャップ層及び絶縁基板層によって実質的に挟み込まれる。

第３の好適な実施形態において、電極は更に
絶縁基板層；及び
絶縁基板層上に形成された第２の絶縁キャップ層；
を有し、
第１の導電層は、第２の絶縁キャップ層上に形成され、且つ、当該第１の導電層の電気コンタクトリップのみが露出されるように、第１の絶縁キャップ層及び第２の絶縁キャップ層によって実質的に挟み込まれる。

第４の好適な実施形態において、電極は更に：
絶縁基板層；
第２の絶縁キャップ層；及び
第２の導電層；
を有し、
第１の導電層は、第２の絶縁キャップ層上に形成され、且つ、当該第１の導電層の電気コンタクトリップのみが露出されるように、第１の絶縁キャップ層及び第２の絶縁キャップ層によって実質的に挟み込まれ、
第２の導電層は、絶縁基板層上に形成され、且つ、当該第２の導電層の電気コンタクトリップのみが露出されるように、第２の絶縁キャップ層及び絶縁基板層によって実質的に挟み込まれ、
エッチングされた空隙のアレイは、少なくとも第１の絶縁キャップ層、第１の導電層及び第２の絶縁キャップ層を貫通して延在し、各空隙が部分的に、内部サブミクロン電極として作用する第１の導電層の表面によって境界付けられる。

特に好ましくは、エッチングされた空隙のアレイは、第１の絶縁キャップ層、第１の導電層及び第２の絶縁キャップ層のみを貫通して延在する。

特に好ましくは、エッチングされた空隙のアレイは、第１の絶縁キャップ層、第１の導電層、第２の絶縁キャップ層及び第２の導電層を貫通して延在し、各空隙が部分的に、第１の内部サブミクロン電極として作用する第１の導電層の表面によって、且つ第２の内部サブミクロン電極として作用する第２の導電層の表面によって境界付けられる。

第５の好適な実施形態において、電極は更に：
絶縁基板層；及び
第２の導電層；
を有し、
第１の導電層は指状にされ、第２の導電層は指状にされ、第１の導電層及び第２の導電層は、互いに噛み合わされるように絶縁基板層上に形成され、且つ当該第１の導電層の電気コンタクトリップ及び当該第２の導電層の電気コンタクトリップのみが露出されるように、第１の絶縁キャップ層及び絶縁基板層によって実質的に挟み込まれ、
エッチングされた空隙のアレイは、第１の絶縁キャップ層、第１の導電層及び第２の導電層を貫通して延在し、各空隙が、第１の内部サブミクロン電極として作用する第１の導電層の表面によって部分的に境界付けられ、且つ第２の内部サブミクロン電極として作用する第２の導電層の表面によって部分的に境界付けられる。

第６の好適な実施形態において、電極は更に：
絶縁基板層；及び
第２の導電層；
を有し、
第２の導電層は実質的に第１の導電層と同一平面内にあり、第１の導電層及び第２の導電層の各々は、第１の絶縁キャップ層によって頂部を覆われ、且つそれぞれ当該第１の導電層の電気コンタクトリップ及び当該第２の導電層の電気コンタクトリップのみが露出されるように、少なくとも第１の絶縁キャップ層によって実質的に挟み込まれ、
１つ以上の第１のエッチングされた空隙が、第１の絶縁キャップ層及び第１の導電層を貫通して延在し、１つ以上の第２のエッチングされた空隙が、第１の絶縁キャップ層及び第２の導電層を貫通して延在し、各第１のエッチングされた空隙が、内部サブミクロン電極として作用する第１の導電層の表面によって部分的に境界付けられ、且つ各第２のエッチングされた空隙が、内部サブミクロン電極として作用する第２の導電層の表面によって部分的に境界付けられる。

特に好ましくは、第１の導電層及び第２の導電層の各々は、それぞれ当該第１の導電層の電気コンタクトリップ及び当該第２の導電層の電気コンタクトリップのみが露出されるように、第１の絶縁キャップ層のみによって実質的に挟み込まれる。

絶縁基板層は典型的に、シリコン、酸化シリコン又は重合材料からなる。

各内部サブミクロン電極の近傍での試薬及び生成物の最適化された半球状の拡散は、電気化学的な生成及び検出に関して最適な信号対雑音比を生み出す。これは、本発明に従った４つの独立した寸法の正確な制御を必要とする。これらの寸法（以下にて詳細に議論する）は、空隙の底面からの距離（エッチング深さによって制御）、空隙のエッジからの距離（レイヤ群の厚さによって制御）、及び内部サブミクロン電極同士の間の距離（絶縁キャップ層の厚さによって制御）を含む。これらの寸法は、例えば内部サブミクロン電極の収集効率を最大化するよう、独立して正確に変化されることができる。このことは、内部サブミクロン電極の高い定常電流及び信号対雑音比と組み合わさって、本発明に係るアセンブリを、電気化学的な生成及び検出に理想的に適したものにする。

寸法１
ｎ番目の導電層の厚さ（ｗ_ｎ）は、原子スケールの分解能での製造によって決定され得る（原子スケールとは、少なくとも１原子又はそれより多くの厚さを意味する）。これは、従来からの如何なる堆積又は成長の製造工程によって達成されてもよい。この導電層（又は各導電層）の厚さ（ｗ_ｎ）（同じであってもよいし、異なっていてもよい）は、１原子厚さから０．９９μｍまで、好ましくは０．０５−０．９０μｍ、特に好ましくは０．０５−０．７５μｍ、より好ましくは０．０５−０．４９μｍ、最も好ましくは０．１０−０．４５μｍ（例えば、約０．２３μｍ）、の範囲内とし得る。

寸法２
空隙の横方向寸法（ｄ_ｗ）及び形状は、内部サブミクロン電極の反対側の面の間の距離を決定する。これは、例えば、内部サブミクロン電極の異なる部分の物質輸送場が重なり合う時間、及び／又は内部サブミクロン電極上への金属電着により空隙を充填する時間に影響を及ぼす。例えば、ｄ_ｗがｎ番目の内部サブミクロン電極の深さ（ｄ_ｎ）と比較して大きい場合、これらの時間は、拡散層が空隙から溶液まで突き抜ける時間より遙かに大きくなる。

空隙の断面形状は規則的なものとし得る。典型的に、空隙の断面形状は実質的に円形であり、横方向寸法は直径である。

各空隙の横方向寸法ｄ_ｗ（例えば、幅又は直径）（各空隙で同じであってもよいし、異なっていてもよい）は、典型的に０．５−１０００μｍ、好ましくは１．０−５００μｍ、より好ましくは１０−１００μｍである。

ｄ_ｗがマイクロスケール又はナノスケールの寸法であるとき、空隙内へ半球状の拡散が促進され、それにより、内部サブミクロン電極の周囲全体からほぼ定常的な応答が生成される。この構成はまた、内部サブミクロン電極への導電路における本質的な相互接続冗長性という利点を有する（すなわち、不連続で、電気的に接続されていない如何なる導電層領域も、固有の冗長性を提供する複数の代替接続経路を有する）。本発明に係る電極アセンブリにおいて、各内部サブミクロン電極は、導電層を通る複数の並列経路を介して電気化学回路に接続される。これが意味することは、導電層内での如何なる局所的な破断又は欠陥も、全体的な接続性に影響を及ぼさないということである。換言すれば、全ての内部サブミクロン電極が、２次元の導電層を介して電気コンタクトリップに接続される。

寸法３
空隙の深さはエッチング深さ（ｄ_ｄ）である。空隙内の特定の深さ（ｄ_ｎ）にあるｎ番目の内部サブミクロン電極の位置（すなわち、アパーチャ開口からｎ番目の電極の最も近いエッジまでの距離）は、絶縁キャップ層（群）の幅によって決定される。内部サブミクロン電極の厚さ（ｗ_ｎ）及び空隙内でのその位置（ｄ_ｎ、ｄ_ｄ及びｗ_ｎによって定められる）は、輸送（サイズの縮小につれて増大）を促進することによって電気活性種の電気化学的検出の信号対雑音比を増大させるように（改善１）、ミクロンスケール（又はそれより小さいスケール）で独立して制御されることが可能である。位置決めの精度及び再現性は、深さ方向での、内部サブミクロン電極への再現可能且つ定量的な拡散を可能にする。この方向での内部サブミクロン電極のエッジから空隙のエッジまでの正確な最小距離（ｄ_ｎ）は、空隙内への種の輸送を制御するように絶縁キャップ層（群）の深さを制御することによって制御可能である。

絶縁キャップ層（又は各絶縁キャップ層）の厚さ（同じであってもよいし、異なっていてもよい）は、典型的に０．０５−１０μｍの範囲内、好ましくは０．０５−５μｍ、特に好ましくは０．１０−２．０μｍ、より好ましくは０．２０−１．２μｍ、最も好ましくは０．２５−０．９９μｍである。

第１の内部サブミクロン電極（すなわち、孔（ホール）のエッジに最も近い内部サブミクロン電極）の深さ（ｄ_１）は、典型的に０．０５−１０００μｍ、好ましくは０．０５−１００μｍ、特に好ましくは０．０５−１０μｍ、より好ましくは０．１０−１μｍ、最も好ましくは０．１５−０．５μｍである。

各空隙のエッチング深さ（ｄ_ｄ）（同じであってもよいし、異なっていてもよい）は、典型的に０．０５−１００００μｍ、好ましくは０．０５−１０００μｍ、特に好ましくは０．０５−１００μｍ、より好ましくは０．１０−１０μｍである。

思慮深く選択されたｄ_ｎの値は、空隙の周囲の内部サブミクロン電極の位置付けと組み合わさって、空隙内への物質の輸送を促進し、それにより、空隙の外部からの電気活性種の電気化学的検出の信号対雑音比を増大させる。この改善（改善２）は改善１に対して付加的なものであり、これら２つの効果の独立した最適化によって最大の改善が達成される。

寸法４
複数の空隙は、例えば標準的なフォトリソグラフィ技術を用いてパターニング及びエッチングを行うことで、正確に定められた間隔又はピッチ（ｘ及びｙ）でアレイ状に配列されることができる。これは、例えば、異なる空隙の物質輸送枯渇領域の重なりのための時間の制御を可能にする。

ピッチ（ｘ及びｙ）は、典型的に０．５−１００００μｍ、好ましくは１．０−５０００μｍ、より好ましくは１０−１０００μｍである。

好ましくは、ｘ及びｙはｄ_ｗより遙かに大きい。例えば、ｘ＝２ｄ_ｗである。例えば、ｙ＝３ｄ_ｗである。こうすることは、長時間であっても空隙同士の間での物質輸送を介した相互作用を最小化するとともに、全ての空隙からのほぼ定常的な応答を生成し、それにより、全ての空隙の近傍において電気活性種の電気化学的検出の信号対雑音比を増大させる。こうすることはまた、各空隙内の内部サブミクロン電極による、空隙の外側の電気活性種の電気化学的検出を促進させることになる（改善３）。全体信号は空隙の数によって左右される。故に、如何なる所与のアレイサイズに対しても、最大の信号及び信号対雑音比の双方を与える最適な空隙間隔が存在する。この改善（改善３）は、改善１及び２に対して付加的なものである。高い定常電流ひいては優れた信号対雑音比を可能にするこれら３つの改善の独立した最適化によって、最大の改善が達成される。

電極アセンブリは更に、内部サブミクロン電極の面から、電気コンタクトリップへの接続を完成させる‘バックプレーン’内部サブミクロン電極までの効率的な導電路、を提供するビアを有していてもよい。

本発明は、実験的測定の適用可能性を増大させ得る更なる使用に適している（例えば、電気化学的及び光学的なシミュレーション及び／又は実験を組み合わせることによる）。これは、例えばＤＮＡマイクロアレイ実験に使用される蛍光励起・検出方法など、光学的にシミュレートされ且つ／或いは取り調べられることが可能な被試験溶液の場合に適用可能である。一例において、複数の絶縁キャップ層のうちの１つ以上が、井戸に光を導き入れる、あるいはそこから導き出す光導波路にされ得る。隣接し合う層の屈折率が、（光ファイバのように）効率的な光の内部反射が起こるようなものにされ、これらの層が変形されたときに効率的な光の生成及び収集が可能にされ得る。これは、積層構造のマスクレイアウトへのインテグレーションが可能な光インタコネクト系の設計を必要とする。また、とりわけ例えば酸化シリコン及び窒化シリコンなどの標準的な製造材料といった、数多くの好適な誘電体層が導波路材料として用いられ得る。光の導入及び収集は、アレイの周囲で外部的に行われることができ、光監視の使用により、実験結果の組に感度及び／又は特異性が付加され得る。広範囲での照射及び収集は、複数の孔の同時刺激及び調査を可能にし、それにより応答の振幅を増大させる。検出は、入射光に対して平行（例えば、吸収測定の場合）、あるいは入射光に対して垂直（例えば、（入射放射線と異なる波長での）高感度発光、又は（入射放射線と同一の波長での）散乱検出の場合）に行われ得る。この取り組みにおいて、光学的手法は、電気活性種を生成し、光プローブを刺激し、あるいは（吸収又は屈折率変換の何れかに関して）光学的変化を測定するため、あるいはこれらの技術全ての組み合わせのために使用され得る。これらの技術は、電極系に関する電気化学的方法と組み合わせて行われてもよいし、別個に行われてもよい。光学的調査は、透過光又は反射光を適宜監視することによって実現され得る。光学的調査はまた、複数の電極構成に対して、縦方向で異なる絶縁キャップ層を介して異なる波長の光を使用することにより、多重化されてもよい。

更なる一態様において、本発明は、電極の優れた限界を妥協することなく、マイクロスケール及びナノスケールの電極を製造する既知の技術の実質的な限界に対処する。

更なる一態様によれば、本発明は、
所定の厚さの導電層上に所定の厚さの絶縁キャップ層を形成し、それにより前記導電層の電気コンタクト用の縁部のみを露出させる工程、及び
前記導電層及び前記絶縁キャップ層内に、各空隙が所定の横方向寸法、所定の深さ及び所定の形状を有する空隙のアレイをエッチングする工程、
を有する、積層構造を有する電極アセンブリの製造方法を提供する。

本発明に係る方法の上述の所定のパラメータ群を予め決定することにより、微小電極を準備する既知の方法の特定の限界を解決することが可能である。

好ましくは、この方法は更に、工程（ａ）又は（ｂ）に先立って、前記導電層を絶縁基板層上に形成する工程を有する。

以下、実施例と以下の図を含む添付図面とを参照して、本発明を非限定的な意味で説明する。
シングル内部サブミクロン電極を備えた本発明の第１実施形態を示す側面図、及び平面図である。 シングル内部サブミクロン電極を備えた本発明の第２実施形態を示す側面図、側断面図及び平面図である。 デュアル内部サブミクロン電極を備えた本発明の第３実施形態を示す側面図、側断面図及び平面図である。 ターミナル内部サブミクロン電極を備えた本発明の第４実施形態を示す側面図、側断面図及び平面図である。 シングル内部サブミクロン電極を備えるが基板層を備えない本発明の第５実施形態を示す側面図、側断面図及び平面図である。 インターディジット型内部サブミクロン電極を備えた本発明の第６実施形態を示す側面図、側断面図及び平面図である。 インターディジット型内部サブミクロン電極を備えた本発明の第７実施形態を示す側面図、側断面図及び平面図である。 独立アドレス可能なコンタクトリップを有する複数の内部サブミクロン電極を備えた本発明の第８実施形態を示す側面図及び平面図である。 異なる内部サブミクロン電極アレイサイズを用いた、ＴｉＮのアレイ状の正方形マイクロホール内部サブミクロン電極上での銀の堆積及び剥離（２ＭのＫＳＣＮ内の１０ｍＭのＡｇＮＯ_３から。１０ｍＶｓ^−１）に関するサイクリックボルタモグラム（ＣＶ）である。２つの従来の０．２５ｍｍ^２の正方形ＴｉＮマクロ内部サブミクロン電極と比較して示している。ホール間の離隔距離は、ｘ方向でｄ_Ｗであり、ｙ方向で２ｄ_Ｗである。矢印はＣＶ掃引の方向を示している。 内部サブミクロン電極の総面積から計算された電流密度（ｊ）で電流を置き換えた、図７からのＣＶデータである。 ピーク還元電流（Ｉ_ｍｉｎ）に対して電流を正規化した、図７からのＣＶデータである。 確立されためっきプロトコルでの−１．１０Ｖの定電位を用いたＺｎめっき後の、５０μｍのマイクロホール内部サブミクロン電極の典型的なＳＥＭ写真（上面図）である。 ビアを備えた本発明の第９実施形態を示す側面図、側断面図及び平面図である。 非流体力学的（非撹拌）条件下での典型的な拡散律速応答を示す図である。 ０．０５μｍ厚の白金ＣＡＶＩＡＲ電極の３つのスキャンを示すＳ字状のサイクリックボルタモグラムである。 総電流を１０μＡに制限し、掃引速度を１００ｍＶｓ^−１としたときの、１．８Ｖと−０．８Ｖとの間での、０．０５μｍ厚の白金ＣＡＶＩＡＲＥ電極のサイクリックボルタモグラムである。

図１ａは、絶縁性の基板層３上に導電層１を有する本発明に係る積層内部サブミクロン電極アセンブリの第１実施形態を示している。絶縁性のキャップ層４が、端部電気コンタクト５のみを露出させるように導電層１を覆っている。絶縁キャップ層４及び導電層１の内部に井戸（ウェル）８のアレイ６がエッチングされている。各井戸８内に、単一の内部サブミクロン電極（シングル内部サブミクロン電極）７が画成されている。

例１
図１ｂは、以下のようにして製造されたシングル内部サブミクロン電極を備えた本発明に係る積層内部サブミクロン電極の第２実施形態を示している。シリコンウェハ基板３上に熱成長された酸化シリコン（厚さ＝０．５μｍ）の絶縁キャップ層２の上に、窒化チタン（厚さｗ_１＝０．２３μｍ）の導電層１を堆積した。導電層１の、ポテンショスタットへの直接且つ単純な接続のための端部電気コンタクト５として作用するように露出されたままにされる一つのエッジ部を除く範囲上に、パリレン（登録商標）（厚さ１．０μｍ）からなる絶縁キャップ層４を堆積した。

層１及び４を堆積した後、絶縁キャップ層４上にフォトレジスト膜をスピン塗布した。或る範囲内の６通りの孔サイズを有するアレイ状の多数の孔（ホール）（図１（ｂ）の示した円形とは異なり正方形であり、１０から１００μｍまでの孔の辺の長さｄ_ｗを有する）を備えたマスクを用いて、以下のような、シングル内部サブミクロン電極７を各々が含む異なるサイズ及び間隔の多数の井戸８のアレイ６を画成した：
（１）１１９ホール（１７×７）＠ｄｗ＝１００μｍ；
（２）１９８ホール（２２×９）＠ｄｗ＝７５μｍ；
（３）４４２ホール（３４×１３）＠ｄｗ＝５０μｍ；
（４）８４０ホール（５６×１４）＠ｄｗ＝３０μｍ；
（５）１４４５ホール（８５×１７）＠ｄｗ＝２０μｍ；
（６）４２５０ホール（１７０×２５）＠ｄｗ＝１０μｍ。

孔の中心間のピッチは、ｘ方向に２ｄ_ｗ、ｙ方向に３ｄ_ｗであり、孔がアレイ６の総面積の１／６を占有する。井戸８を、酸素プラズマを用いて、パリレン（登録商標）の絶縁キャップ層４を貫通するようにエッチングし、導電層１と酸化シリコンの絶縁基板層３の浅い深さまでとを、塩素ベースの反応性イオンエッチングを用いてエッチングした。最終製造工程にて、フォトレジスト層を除去した。

この製造プロセスは、単一の絶縁基板層３上で、井戸８の様々なアレイ６内のシングル内部サブミクロン電極７を試験することを可能にした。試験されるべきでないアレイ６については、アセトン可溶性ポリマーの塗布によってパッシベートした。これは、必要時には、アセトンの塗布によって単純に逆にした。内部サブミクロン電極７を従来からの電気化学装置に直接的に接続した。

図７に、アレイ１乃至６に対する銀の堆積及び剥離に関するサイクリックボルタモグラム（ＣＶ）を、２つの従来の０．２５ｍｍ^２正方形マクロ電極と比較して示す。直ちに見て取れるように、アレイ１乃至６で得られる電流は、マクロ電極で得られるものより大きい。これは、本発明に係る電極アセンブリが、マクロ電極に匹敵する（実際には、それより大きい）電流を生成することを例証している。これは、総電極面積（アレイ１乃至６のそれぞれで０．０１１、０．０１４、０．０２１、０．０２３、０．０２７、０．０３９ｍｍ^２）がマクロ電極の面積より遙かに小さいことにかかわらずである。このことは、電流を総電極面積で割ることにより得られる各電極系の電流密度をプロットすることによって更に明らかになる（図８参照）。微小電極アレイで得られる電流密度は、この電流密度スケールでは有意でない応答を有するマクロ電極で得られる電流密度より遙かに大きい（アレイ１で５００倍程度）。電極ノイズ（例えば、電極二重層充電に起因）の大きさは典型的に電極面積によって支配されるので、この電流密度の増大は典型的に、対応する信号対雑音比の増大ひいては検出感度の増大をもたらすはずである。このような増大はマイクロ／ナノ電極系（強化された半球状の物質輸送を有する）の特徴であるが、これらのアレイに関して図７が示すように、これはまた、マクロ電極の場合より大きい総電流をも生じさせる。

図９は、ピーク還元電流に対して正規化されたボルタモグラムを示している。明らかなように、全ての電極が、ＳＣＥに対して−０．３７Ｖ付近（ＴｉＮ上でのＡｇ堆積の特徴（H.Cesiulis及びM.Ziomek-Moroz、「Electrocrystallisation and internal submicron electrodeposition of silver on titanium nitride」、J.Appl.Electrochem.、2000年、第30巻、pp.1261-1268を参照））でのＡｇ堆積の開始による当初の電流低減と、典型的に０．２７Ｖ以下（この濃度でのＡｇ^＋の電解還元及びＡｇ表面へのＡｇの堆積の特徴）の電位で起こる逆方向スキャンにおける堆積と、を伴う核形成を示している。マクロ電極は各々、非常に低いＡｇ核形成及び成長と、堆積されたＡｇの多くがＡｇ^＋として酸化剥離されることができることを指し示す比較的大きい酸化剥離ピークと、に一致する大きい核形成ループを示している。対照的に、本発明に係る電極アセンブリは、高められたＡｇ核形成及び堆積速度に一致する遙かに小さい核形成ループ及びほぼ定常的な電流を示している。これは、バルクＡｇの堆積に相応する。これらのアレイでＡｇ剥離に関して見られる比較的小さい酸化ピークは、このバルクＡｇがＡｇの酸化及び剥離に対して一層安定であることを示唆している。

同様の応答が、−１．１０Ｖの定堆積電位でＺｎ^２＋溶液（E.Ferapontova、J.G.Terry、A.J.Walton、C.P.Mountford、J.Crain、A.H.Buck、P.Dickinson、C.J.Campbell、J.S.Beattie、P.Ghazal、A.R.Mount、Electrochem.Comms.、2007年、第9巻、pp.303-309にまとめられたプロトコルに従ったもの）からＺｎを電気めっきするときに見受けられた。堆積された金属の走査型電子顕微鏡（ＳＥＭ）写真（図１０）は、効率的な内部サブミクロン電着と一致した、基本的に空隙の周囲全体での堆積を示している。ｄ_ｗは堆積されるＺｎのサイズと比較して非常に大きいので、この構成を用いてバルクＺｎの長時間の成長は明らかに可能である。

以下は、本発明が電極アセンブリにもたらす並外れた改善を例証するものである。上述の電極構造を有する２５μｍの正方形の孔（ホール）を例に採ると、電極面積は２．３×１０^−５ｍｍ^２であり、井戸アレイの性能は０．２５ｍｍ^２の従来電極と比較され得る。同一の電極面積を実現するためには、１０８６９個の孔を画成する必要があることになる。しかしながら、これらの電極が５００倍効率的であることを考えると、等価な電流を実現するのに２２個のこのような空隙が必要とされるのみである。空隙がｘ方向及びｙ方向の双方で空隙間に更なる２５μｍの間隙を設けて等間隔にされ得ると仮定すると、５×５の孔のアレイは、０．２５×０．２５ｍｍ（すなわち、平面電極の面積の１／４）の占有面積（フットプリント）を必要とする従来の平面電極と比較して優れた信号対雑音比性能をもたらす。故に、この手法は、並外れた物質輸送特性を用いて高い信号対雑音比を簡単な構成で達成するのみでなく、従来のマクロ電極と同等の電流を通す一層小型の電気化学デバイス（すなわち、ナノ又はマイクロ電極アレイ）が構築されることをも可能にする。

更なる一実施形態において、空隙はスロット又はトレンチとしてもよい。例えば、１０μｍおきに繰り返された０．５ｍｍ長さ且つ１０μｍ幅のトレンチは、（０．５ｍｍ^２のフットプリントを占有するとき）トータルで２５の繰り返しを提供する。電気化学的な効率性の結果として、この電極は、微小電極の全ての利点を有するだけでなく、同等の従来電極より１桁大きい信号対雑音比を有する。スロット、トレンチ、蛇行模様などの何れの設計を用いて、所望の電気化学性能及びフットプリントを達成してもよい。

まとめると、これは、この手法が、従来装置を用い且つ応答における優れた信号対雑音比を得ながら、有意なＩＲドロップ又は湿潤（ウェッティング）問題を被ることなく、極めて薄い導電層（この場合、０．２３μｍ）とともに使用され得ることを例証している。

例２
図２は、デュアル内部サブミクロン電極を備えた本発明に係る電極アセンブリの第３実施形態を示している。このアセンブリは、各井戸８が異なる深さ位置に導電層１ａ及び１ｂ内にそれぞれ形成された２つの（デュアル）内部サブミクロン電極７ａ及び７ｂを含む井戸８のアレイ６を有している。内部サブミクロン電極７ａ及び７ｂは反対側の端部電気コネクタ（エッジコネクタ）５ａ及び５ｂを介してアドレスされる。これらは、必要に応じて、同一の端部に配置されてもよく、あるいは所与の用途に最も適するように配置されてもよい。各井戸のサイズはｄ_ｗによって制御される。井戸８の間隔はｘ及びｙによって制御される。内部サブミクロン電極７ａ、７ｂの幾何学的な（あるいはその他の）間隔、及び電気化学種の収集及び／又は生成、並びにそれらの動力学は、上述のように、（ｄ_ｗに加えて）ｄ_１、ｄ_２及びｄ_ｄによって制御される。内部サブミクロン電極７ｂのサイズはｗ_１及びｄ_ｗによって制御され、内部サブミクロン電極７ａのサイズはｗ_２及びｄ_ｗによって制御される。

例３
図３は、ターミナル内部サブミクロン電極を備えた本発明に係る電極アセンブリの第４実施形態を示している。このアセンブリは、各井戸８が導電層１ｂ内に形成された内部サブミクロン電極７ｂを含む井戸８のアレイ６を有している。導電層１ａはエッチングされておらず、各井戸８内のターミナル内部サブミクロン電極７ａを形成している。内部サブミクロン電極７ａ及び７ｂは、反対側の端部電気コネクタ５ａ及び５ｂを介してアドレスされる。ターミナル内部サブミクロン電極７ａは、対（カウンタ）内部サブミクロン電極又は参照（リファレンス）内部サブミクロン電極として活用され得る。

３つ（又は、それより多く）の内部サブミクロン電極系は、各内部サブミクロン電極に電気的にアクセスするために必要なコンタクトを露出されるために追加のリソグラフィ・エッチング工程が必要とされることを除いて、上述の構成の単純な拡張である。

例４
図４は、基板を有しない本発明に係る内部サブミクロン電極アセンブリの第５実施形態を示している。このアセンブリは、各井戸８が導電層１内に形成された内部サブミクロン電極７を含む井戸８のアレイ６を有している。内部サブミクロン電極７は端部電気コネクタ５を介してアドレスされる。

例５
図５ａは、インターディジット型内部サブミクロン電極を備えた本発明に係る電極アセンブリの第６実施形態を示している。指状の導電層１ａと指状の導電層１ｂとが、絶縁基板層３上で互いに噛み合わされている。このアセンブリは、各井戸８が指状の導電層１ｂ内に形成された内部サブミクロン電極７ｂと指状の導電層１ａ内に形成された内部サブミクロン電極７ａとを含む井戸８のアレイ６を有している。内部サブミクロン電極７ａ及び７ｂは、反対側の端部電気コネクタ５ａ及び５ｂを介してアドレスされる。内部サブミクロン電極７ａ及び７ｂは、井戸８の全周には掛かっておらず、井戸８内の同一面内で互いに向き合っている。

図５ｂは、インターディジット型導電層を備えた本発明に係る積層内部サブミクロン電極アセンブリの第７実施形態を示している。この実施形態は、図５ａに示した第６実施形態と同様であるが、井戸８が、より面積効率に優れた、交互にジグザグにずらされ、密に詰められたアレイ状に配列され、指状の導電層１ａ及び１ｂの隣接する指（フィンガー）に接触している。

例６
図６は、単一の基板３上で共平面配置された４つの横方向に離隔された内部サブミクロン電極（図６には７ａ及び７ｂのみが示されている）を備えた本発明に係る電極アセンブリの第８実施形態を示している。内部サブミクロン電極７ａ、７ｂの各々は、端部電気コネクタ５ａ、５ｂ（図では見えない内部サブミクロン電極７ｃ及び７ｄに対してはそれぞれ５ｃ及び５ｄ）を介して独立してアドレス可能である。

この実施形態は、単一の基板上に複数のデバイスを構成し、あるいは単一のデバイス（例えば、複数の電極アレイからなるアレイ）上に複数の個々にアドレス可能な電極アレイを構成する。

例７
導電配線が長く且つ薄い、あるいは導電層が極めて薄い、の何れかであるとき、内部サブミクロン電極と端部コンタクトとの間の抵抗に関する問題が生じることがある。これが発生する正確な条件は、電極の寸法、電極材料の導電特性、及び使用される材料の機械的強度に依存する。高い抵抗率を有する導電配線は、電極の面から‘バックプレーン’電極までの効率的な導電路を提供するビアの使用によって最小限に維持され得る。バックプレーン電極が、端部電気コネクタへの接続を完成させる。この手法は、ＩＲドロップ問題を軽減する（図１に示す例において、電極の長手方向に沿った全ての点で一定の電極電圧を保証する）。この手法は、必要に応じて、上述の何れの実施形態とも、ともに使用され得る。別の一手法は、内部サブミクロン電極より小さい寸法を有する導電配線／プレーンを埋め込む（例えば、ダマシン）ものである。そして、全ての内部サブミクロン電極への低抵抗相互接続を提供するように、頂部に直接、導電層が堆積される。他の一手法は、導電層の頂部に直接、同様の導電パターンを構築するものである。

例８
拡散律速特性は、フェリシアン化カリウム（１０ｍＭ）を含有するバックグラウンド電解液を有する水溶性ＫＣｌ（０．１Ｍ）内で従来からの白金ディスクマクロ電極（面積０．３７８ｃｍ^２）を用いて、スキャン速度５ｍＶ／ｓでのサイクリックボルタンメモリーにて明瞭に観測される（図１２参照）。最大値及び最小値は、典型的な拡散律速の特徴である。非効率な電極プロセスは、電位掃引（スイープ）の何れかの極値におけるヒステリシスによって裏付けられ、順方向掃引と逆方向掃引との間の大きい隔たりは、望ましくない帯電現象の特徴である。

本発明の一実施形態に従ったマイクロスケール又はナノスケールの電極の決定的な観点は、拡散律速の不存在であり、これは、ピークを有するサイクリックボルタモグラムではなくＳ字状のサイクリックボルタモグラムによって裏付けられる。ＫＣｌ（０．１Ｍ）バックグラウンド電解液を有するフェリシアノ鉄酸塩（１０ｍＭ）内の０．０５μｍ厚さの電極（５０μｍ幅及び５０μｍ間隔）の、５ｍＶｓ^−１における０．３５Ｖと０．００Ｖとの間でのサイクリックボルタモグラムを図１３に示す。見て取れるように、拡散律速の兆候は存在しない（最大値又は最小値が存在しない）。このスキャン速度は、アレイ内の隣接する素子間の如何なる重なり合い（ひいては、線形拡散の戻り）をも明らかにするのに十分な低さである。換言すれば、低いスキャン速度でのナノ電極挙動が保持されている。強調されるべきことには、アレイによって流される全体電流が、標準的な電気化学測定及び制御装置の使用を可能にするマクロ電極（図１２参照）と同等の３０μＡより大きくありながらもナノ電極特性を有し、また、マクロ電極より約１００００倍小さい２．０×１０^−５ｃｍ^２の総電極面積を有することである。これは、信号対雑音比の実質的な優位性を提供する。電位掃引の極値におけるヒステリシスの兆候が殆ど存在せず、このことは、効率的な電極プロセスが起こっていることを示唆する。順方向掃引と逆方向掃引とが広く分離しておらず、このことは、帯電の寄与が遙かに低減されることを示唆する。

例９
白金の洗浄サイクルにより、本発明の好適な一実施形態が、典型的な水素及び酸素の吸着ピークを見せる真の白金電極であることが例証されている（図１４参照）。

水溶性ＫＣｌ（０．１Ｍ）内で、０．０５μｍ厚の白金電極（２０μｍの孔（ホール）寸法、及び２０μｍの孔間隔）のサイクリックボルタモグラムを、総電流を１０μＡに制限し、掃引速度を１００ｍＶｓ^−１とし、１．８Ｖと−０．８Ｖとの間で取得した。白金上での水素ガス生成及び酸化に関する特徴的なピーク（−０．５Ｖ付近）を見て取ることができ、また、核形成ループ及びそれに付随する白金上での酸化物形成及び還元に関するピークを、＋１．２Ｖ付近にはっきりと見て取ることができる（特に、スキャン５上で）。全体電流の増加が、電極洗浄に由来する循環上で観測されており、循環上で電極幾何学面積の増大が予期される。

Claims (24)

1. 積層構造を有する電極アセンブリであって：
   第１の絶縁キャップ層；
   前記第１の絶縁キャップ層によって頂部を覆われた第１の導電層であり、当該第１の導電層の電気コンタクト用の縁部のみが露出されるように、少なくとも前記第１の絶縁キャップ層によって実質的に挟み込まれた第１の導電層；及び
   少なくとも前記第１の絶縁キャップ層及び前記第１の導電層を貫通して延在するエッチングされた空隙のアレイであり、各空隙が部分的に、内部サブミクロン電極として作用する前記第１の導電層の表面によって境界付けられた、空隙のアレイ；
   を有し、
   前記第１の導電層の厚さは１原子厚さから０．９９μｍまでの範囲内であり、前記内部サブミクロン電極の深さは０．０５−１０μｍであり、各空隙のエッチング深さは０．０５−１００μｍであり、各空隙の横方向の寸法は１０−１００μｍであり、且つ前記アレイは１０−２００μｍの範囲内のピッチを有する、
   電極アセンブリ。
2. 前記第１の導電層を含む複数の導電層と、前記第１の絶縁キャップ層を含む複数の絶縁キャップ層とを有し、前記複数の導電層及び前記複数の絶縁キャップ層は、前記積層構造内で交互にされ、各導電層が、電気コンタクト用の縁部のみが露出されるように挟み込まれ、前記エッチングされた空隙のアレイは、前記複数の絶縁キャップ層及び前記複数の導電層を貫通して延在し、各空隙が部分的に、内部サブミクロン電極として作用する前記複数の導電層の各々の表面によって境界付けられる、請求項１に記載の電極アセンブリ。
3. 第２の導電層を更に有し、前記第１の導電層は、第１の電気コンタクト用の縁部のみが露出されるように挟み込まれ、前記第２の導電層は、第２の電気コンタクト用の縁部のみが露出されるように挟み込まれ、前記エッチングされた空隙のアレイは、前記第１の導電層、前記第１の絶縁キャップ層及び前記第２の導電層を貫通して延在し、各空隙が部分的に、内部サブミクロン電極として作用する前記第１の導電層の表面によって、且つ／或いは内部サブミクロン電極として作用する前記第２の導電層の表面によって境界付けられる、請求項１に記載の電極アセンブリ。
4. 第２の導電層及び第２の絶縁キャップ層を更に有し、前記第１の導電層は、第１の電気コンタクト用の縁部のみが露出されるように挟み込まれ、前記第２の導電層は、第２の電気コンタクト用の縁部のみが露出されるように挟み込まれ、前記エッチングされた空隙のアレイは、前記第１の導電層、前記第１の絶縁キャップ層、前記第２の導電層及び前記第２の絶縁キャップ層を貫通して延在し、各空隙が部分的に、内部サブミクロン電極として作用する前記第１の導電層の表面によって、且つ／或いは内部サブミクロン電極として作用する前記第２の導電層の表面によって境界付けられる、請求項１に記載の電極アセンブリ。
5. 前記第１の導電層及び前記第２の導電層は実質的に同一平面内にある、請求項３又は４に記載の電極アセンブリ。
6. 前記第１の導電層及び前記第２の導電層は軸方向に離間されている、請求項３又は４に記載の電極アセンブリ。
7. 前記アレイは直線パターン又はジグザグパターンにある、請求項１乃至６の何れかに記載の電極アセンブリ。
8. 前記第１の導電層は、当該第１の導電層の電気コンタクト用の縁部のみが露出されるように、前記第１の絶縁キャップ層のみによって実質的に挟み込まれ、前記エッチングされた空隙のアレイは、前記第１の絶縁キャップ層及び前記第１の導電層のみを貫通して延在している、請求項１に記載の電極アセンブリ。
9. 絶縁基板層を更に有し、
   前記第１の導電層は、前記絶縁基板層上に形成され、且つ、当該第１の導電層の電気コンタクト用の縁部のみが露出されるように、前記第１の絶縁キャップ層及び前記絶縁基板層によって実質的に挟み込まれている、
   請求項１に記載の電極アセンブリ。
10. 絶縁基板層；及び
    前記絶縁基板層上に形成された第２の絶縁キャップ層；
    を更に有し、
    前記第１の導電層は、前記第２の絶縁キャップ層上に形成され、且つ、当該第１の導電層の電気コンタクト用の縁部のみが露出されるように、前記第１の絶縁キャップ層及び前記第２の絶縁キャップ層によって実質的に挟み込まれている、
    請求項１に記載の電極アセンブリ。
11. 絶縁基板層；
    第２の絶縁キャップ層；及び
    第２の導電層；
    を更に有し、
    前記第１の導電層は、前記第２の絶縁キャップ層上に形成され、且つ、当該第１の導電層の電気コンタクト用の縁部のみが露出されるように、前記第１の絶縁キャップ層及び前記第２の絶縁キャップ層によって実質的に挟み込まれ、
    前記第２の導電層は、前記絶縁基板層上に形成され、且つ、当該第２の導電層の電気コンタクト用の縁部のみが露出されるように、前記第２の絶縁キャップ層及び前記絶縁基板層によって実質的に挟み込まれ、
    前記エッチングされた空隙のアレイは、少なくとも前記第１の絶縁キャップ層、前記第１の導電層及び前記第２の絶縁キャップ層を貫通して延在し、各空隙が部分的に、内部サブミクロン電極として作用する前記第１の導電層の表面によって境界付けられる、
    請求項１に記載の電極アセンブリ。
12. 前記エッチングされた空隙のアレイは、前記第１の絶縁キャップ層、前記第１の導電層及び前記第２の絶縁キャップ層のみを貫通して延在している、請求項１１に記載の電極アセンブリ。
13. 前記エッチングされた空隙のアレイは、前記第１の絶縁キャップ層、前記第１の導電層、前記第２の絶縁キャップ層及び前記第２の導電層を貫通して延在し、各空隙が部分的に、第１の内部サブミクロン電極として作用する前記第１の導電層の表面によって、且つ第２の内部サブミクロン電極として作用する前記第２の導電層の表面によって境界付けられる、請求項１１に記載の電極アセンブリ。
14. 絶縁基板層；及び
    第２の導電層；
    を更に有し、
    前記第１の導電層は指状にされ、前記第２の導電層は指状にされ、前記第１の導電層及び前記第２の導電層は、互いに噛み合わされるように前記絶縁基板層上に形成され、且つ当該第１の導電層の電気コンタクト用の縁部及び当該第２の導電層の電気コンタクト用の縁部のみが露出されるように、前記第１の絶縁キャップ層及び前記絶縁基板層によって実質的に挟み込まれ、
    前記エッチングされた空隙のアレイは、前記第１の絶縁キャップ層、前記第１の導電層及び前記第２の導電層を貫通して延在し、各空隙が、第１の内部サブミクロン電極として作用する前記第１の導電層の表面によって部分的に境界付けられ、且つ第２の内部サブミクロン電極として作用する前記第２の導電層の表面によって部分的に境界付けられる、
    請求項１に記載の電極アセンブリ。
15. 絶縁基板層；及び
    第２の導電層；
    を更に有し、
    前記第２の導電層は実質的に前記第１の導電層と同一平面内にあり、前記第１の導電層及び前記第２の導電層の各々は、前記第１の絶縁キャップ層によって頂部を覆われ、且つそれぞれ当該第１の導電層の電気コンタクト用の縁部及び当該第２の導電層の電気コンタクト用の縁部のみが露出されるように、少なくとも前記第１の絶縁キャップ層によって実質的に挟み込まれ、
    １つ以上の第１のエッチングされた空隙が、前記第１の絶縁キャップ層及び前記第１の導電層を貫通して延在し、１つ以上の第２のエッチングされた空隙が、前記第１の絶縁キャップ層及び前記第２の導電層を貫通して延在し、各第１のエッチングされた空隙が、内部サブミクロン電極として作用する前記第１の導電層の表面によって部分的に境界付けられ、且つ各第２のエッチングされた空隙が、内部サブミクロン電極として作用する前記第２の導電層の表面によって部分的に境界付けられる、
    請求項１に記載の電極アセンブリ。
16. 前記第１の導電層及び前記第２の導電層の各々は、それぞれ当該第１の導電層の電気コンタクト用の縁部及び当該第２の導電層の電気コンタクト用の縁部のみが露出されるように、前記第１の絶縁キャップ層のみによって実質的に挟み込まれている、請求項１５に記載の電極アセンブリ。
17. 各導電層の厚さは０．０５−０．９０μｍの範囲内である、請求項１乃至１６の何れかに記載の電極アセンブリ。
18. 各導電層の厚さは０．０５−０．７５μｍの範囲内である、請求項１乃至１７の何れかに記載の電極アセンブリ。
19. 各導電層の厚さは０．０５−０．４９μｍの範囲内である、請求項１乃至１８の何れかに記載の電極アセンブリ。
20. 各導電層の厚さは０．１０−０．４５μｍの範囲内である、請求項１乃至１９の何れかに記載の電極アセンブリ。
21. 前記内部サブミクロン電極の深さは０．１０−１μｍである、請求項１乃至２０の何れかに記載の電極アセンブリ。
22. 前記内部サブミクロン電極の深さは０．１５−０．５μｍである、請求項１乃至２１の何れかに記載の電極アセンブリ。
23. 各空隙のエッチング深さは０．１０−１０μｍである、請求項１乃至２２の何れかに記載の電極アセンブリ。
24. 積層構造を有する電極アセンブリを製造する方法であって：
    所定の厚さの導電層上に所定の厚さの絶縁キャップ層を形成し、それにより前記導電層の電気コンタクト用の縁部のみを露出させる工程、及び
    前記導電層及び前記絶縁キャップ層内に、各空隙が所定の横方向寸法、所定の深さ及び所定の形状を有する空隙のアレイをエッチングする工程、
    を有し、
    前記導電層の前記所定の厚さは１原子厚さから０．９９μｍまでの範囲内であり、各空隙の前記所定の深さは０．０５−１００μｍであり、各空隙の前記横方向寸法は１０−１００μｍであり、且つ前記アレイは１０−２００μｍの範囲内のピッチを有する、
    方法。