JP5957557B2 - 電極アセンブリ - Google Patents
電極アセンブリ Download PDFInfo
- Publication number
- JP5957557B2 JP5957557B2 JP2015046683A JP2015046683A JP5957557B2 JP 5957557 B2 JP5957557 B2 JP 5957557B2 JP 2015046683 A JP2015046683 A JP 2015046683A JP 2015046683 A JP2015046683 A JP 2015046683A JP 5957557 B2 JP5957557 B2 JP 5957557B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- layer
- insulating cap
- electrode
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
- G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
- G01N27/28—Electrolytic cell components
- G01N27/30—Electrodes, e.g. test electrodes; Half-cells
- G01N27/307—Disposable laminated or multilayered electrodes
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25B—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES FOR THE PRODUCTION OF COMPOUNDS OR NON-METALS; APPARATUS THEREFOR
- C25B11/00—Electrodes; Manufacture thereof not otherwise provided for
- C25B11/02—Electrodes; Manufacture thereof not otherwise provided for characterised by shape or form
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/04—Electrodes
Landscapes
- Chemical & Material Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Health & Medical Sciences (AREA)
- Electrochemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Physics & Mathematics (AREA)
- Pathology (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Immunology (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Micromachines (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Investigating Or Analysing Materials By The Use Of Chemical Reactions (AREA)
Description
1)それらは非常に小さい電気信号(典型的に、ピコアンペアのレベル)を提供し、高性能機器と、実験的な設定の注意深いスクリーニングとを使用する必要があるため、測定を困難にする;
2)それらの小さいサイズにより、伝統的な技術を用いて製造されたそのような電極は、典型的に、堅牢でなく、機械的応力の下に置かれると故障しやすい;
3)それらは、既存の方法を用いて製造することが困難である傾向にあり、特に、再現性よく製造することが困難である;
4)多くの場合、極めて薄い層は均一でなく、構造内の“グレイン群”を介した接続に、隣接するグレインと完全に接触しない断絶が生じやすい。この影響は、例えば異種構造の表面又は異なる熱膨張を有する表面の上の薄層において頻繁に見受けられる機械的応力などの外部要因による接続の局所的な断絶によって、時間の経過につれて深刻化する。
第1の絶縁キャップ層;
第1の絶縁キャップ層によって頂部を覆われた第1の導電層であり、当該第1の導電層の電気コンタクト用の縁部(コンタクトリップ)のみが露出されるように、少なくとも第1の絶縁キャップ層によって実質的に挟み込まれた第1の導電層;及び
少なくとも第1の絶縁キャップ層及び第1の導電層を貫通して延在するエッチングされた空隙のアレイであり、各空隙が部分的に、内部サブミクロン電極として作用する第1の導電層の表面によって境界付けられた、空隙のアレイ;
を有する、積層構造を有する電極アセンブリを提供する。
1)適切な内部サブミクロン電極の寸法及び空隙間隔により、内部サブミクロン電極のアレイは、マクロの寸法を有するようになり得るが、平面マクロ電極の物質輸送限界に悩まされることはない(すなわち、各空隙への輸送はマイクロスケール又はナノスケールである)。本発明に係る電極アセンブリは、かなりの電流を通すことができ、それにより、高感度且つ高価な試験・測定機器の要求、及び/又は低電流を監視するために必要とされる複雑な実験手順が回避される;
2)アレイは、非常に薄い層であっても、熱的且つ機械的に極めて堅牢であり、各内部サブミクロン電極への導電路に高い度合いの相互接続冗長性を有する;
3)アレイは、その他全ての内部サブミクロン電極が機能し続けることになるので、(例えば、パッシベーション又は妨害物に起因する)個々の内部サブミクロン電極の不具合に関して堅牢性を提供する。
絶縁基板層を有し、
第1の導電層は、絶縁基板層上に形成され、且つ、当該第1の導電層の電気コンタクトリップのみが露出されるように、第1の絶縁キャップ層及び絶縁基板層によって実質的に挟み込まれる。
絶縁基板層;及び
絶縁基板層上に形成された第2の絶縁キャップ層;
を有し、
第1の導電層は、第2の絶縁キャップ層上に形成され、且つ、当該第1の導電層の電気コンタクトリップのみが露出されるように、第1の絶縁キャップ層及び第2の絶縁キャップ層によって実質的に挟み込まれる。
絶縁基板層;
第2の絶縁キャップ層;及び
第2の導電層;
を有し、
第1の導電層は、第2の絶縁キャップ層上に形成され、且つ、当該第1の導電層の電気コンタクトリップのみが露出されるように、第1の絶縁キャップ層及び第2の絶縁キャップ層によって実質的に挟み込まれ、
第2の導電層は、絶縁基板層上に形成され、且つ、当該第2の導電層の電気コンタクトリップのみが露出されるように、第2の絶縁キャップ層及び絶縁基板層によって実質的に挟み込まれ、
エッチングされた空隙のアレイは、少なくとも第1の絶縁キャップ層、第1の導電層及び第2の絶縁キャップ層を貫通して延在し、各空隙が部分的に、内部サブミクロン電極として作用する第1の導電層の表面によって境界付けられる。
絶縁基板層;及び
第2の導電層;
を有し、
第1の導電層は指状にされ、第2の導電層は指状にされ、第1の導電層及び第2の導電層は、互いに噛み合わされるように絶縁基板層上に形成され、且つ当該第1の導電層の電気コンタクトリップ及び当該第2の導電層の電気コンタクトリップのみが露出されるように、第1の絶縁キャップ層及び絶縁基板層によって実質的に挟み込まれ、
エッチングされた空隙のアレイは、第1の絶縁キャップ層、第1の導電層及び第2の導電層を貫通して延在し、各空隙が、第1の内部サブミクロン電極として作用する第1の導電層の表面によって部分的に境界付けられ、且つ第2の内部サブミクロン電極として作用する第2の導電層の表面によって部分的に境界付けられる。
絶縁基板層;及び
第2の導電層;
を有し、
第2の導電層は実質的に第1の導電層と同一平面内にあり、第1の導電層及び第2の導電層の各々は、第1の絶縁キャップ層によって頂部を覆われ、且つそれぞれ当該第1の導電層の電気コンタクトリップ及び当該第2の導電層の電気コンタクトリップのみが露出されるように、少なくとも第1の絶縁キャップ層によって実質的に挟み込まれ、
1つ以上の第1のエッチングされた空隙が、第1の絶縁キャップ層及び第1の導電層を貫通して延在し、1つ以上の第2のエッチングされた空隙が、第1の絶縁キャップ層及び第2の導電層を貫通して延在し、各第1のエッチングされた空隙が、内部サブミクロン電極として作用する第1の導電層の表面によって部分的に境界付けられ、且つ各第2のエッチングされた空隙が、内部サブミクロン電極として作用する第2の導電層の表面によって部分的に境界付けられる。
n番目の導電層の厚さ(wn)は、原子スケールの分解能での製造によって決定され得る(原子スケールとは、少なくとも1原子又はそれより多くの厚さを意味する)。これは、従来からの如何なる堆積又は成長の製造工程によって達成されてもよい。この導電層(又は各導電層)の厚さ(wn)(同じであってもよいし、異なっていてもよい)は、1原子厚さから0.99μmまで、好ましくは0.05−0.90μm、特に好ましくは0.05−0.75μm、より好ましくは0.05−0.49μm、最も好ましくは0.10−0.45μm(例えば、約0.23μm)、の範囲内とし得る。
空隙の横方向寸法(dw)及び形状は、内部サブミクロン電極の反対側の面の間の距離を決定する。これは、例えば、内部サブミクロン電極の異なる部分の物質輸送場が重なり合う時間、及び/又は内部サブミクロン電極上への金属電着により空隙を充填する時間に影響を及ぼす。例えば、dwがn番目の内部サブミクロン電極の深さ(dn)と比較して大きい場合、これらの時間は、拡散層が空隙から溶液まで突き抜ける時間より遙かに大きくなる。
空隙の深さはエッチング深さ(dd)である。空隙内の特定の深さ(dn)にあるn番目の内部サブミクロン電極の位置(すなわち、アパーチャ開口からn番目の電極の最も近いエッジまでの距離)は、絶縁キャップ層(群)の幅によって決定される。内部サブミクロン電極の厚さ(wn)及び空隙内でのその位置(dn、dd及びwnによって定められる)は、輸送(サイズの縮小につれて増大)を促進することによって電気活性種の電気化学的検出の信号対雑音比を増大させるように(改善1)、ミクロンスケール(又はそれより小さいスケール)で独立して制御されることが可能である。位置決めの精度及び再現性は、深さ方向での、内部サブミクロン電極への再現可能且つ定量的な拡散を可能にする。この方向での内部サブミクロン電極のエッジから空隙のエッジまでの正確な最小距離(dn)は、空隙内への種の輸送を制御するように絶縁キャップ層(群)の深さを制御することによって制御可能である。
複数の空隙は、例えば標準的なフォトリソグラフィ技術を用いてパターニング及びエッチングを行うことで、正確に定められた間隔又はピッチ(x及びy)でアレイ状に配列されることができる。これは、例えば、異なる空隙の物質輸送枯渇領域の重なりのための時間の制御を可能にする。
所定の厚さの導電層上に所定の厚さの絶縁キャップ層を形成し、それにより前記導電層の電気コンタクト用の縁部のみを露出させる工程、及び
前記導電層及び前記絶縁キャップ層内に、各空隙が所定の横方向寸法、所定の深さ及び所定の形状を有する空隙のアレイをエッチングする工程、
を有する、積層構造を有する電極アセンブリの製造方法を提供する。
図1bは、以下のようにして製造されたシングル内部サブミクロン電極を備えた本発明に係る積層内部サブミクロン電極の第2実施形態を示している。シリコンウェハ基板3上に熱成長された酸化シリコン(厚さ=0.5μm)の絶縁キャップ層2の上に、窒化チタン(厚さw1=0.23μm)の導電層1を堆積した。導電層1の、ポテンショスタットへの直接且つ単純な接続のための端部電気コンタクト5として作用するように露出されたままにされる一つのエッジ部を除く範囲上に、パリレン(登録商標)(厚さ1.0μm)からなる絶縁キャップ層4を堆積した。
(1)119ホール(17×7)@dw=100μm;
(2)198ホール(22×9)@dw=75μm;
(3)442ホール(34×13)@dw=50μm;
(4)840ホール(56×14)@dw=30μm;
(5)1445ホール(85×17)@dw=20μm;
(6)4250ホール(170×25)@dw=10μm。
図2は、デュアル内部サブミクロン電極を備えた本発明に係る電極アセンブリの第3実施形態を示している。このアセンブリは、各井戸8が異なる深さ位置に導電層1a及び1b内にそれぞれ形成された2つの(デュアル)内部サブミクロン電極7a及び7bを含む井戸8のアレイ6を有している。内部サブミクロン電極7a及び7bは反対側の端部電気コネクタ(エッジコネクタ)5a及び5bを介してアドレスされる。これらは、必要に応じて、同一の端部に配置されてもよく、あるいは所与の用途に最も適するように配置されてもよい。各井戸のサイズはdwによって制御される。井戸8の間隔はx及びyによって制御される。内部サブミクロン電極7a、7bの幾何学的な(あるいはその他の)間隔、及び電気化学種の収集及び/又は生成、並びにそれらの動力学は、上述のように、(dwに加えて)d1、d2及びddによって制御される。内部サブミクロン電極7bのサイズはw1及びdwによって制御され、内部サブミクロン電極7aのサイズはw2及びdwによって制御される。
図3は、ターミナル内部サブミクロン電極を備えた本発明に係る電極アセンブリの第4実施形態を示している。このアセンブリは、各井戸8が導電層1b内に形成された内部サブミクロン電極7bを含む井戸8のアレイ6を有している。導電層1aはエッチングされておらず、各井戸8内のターミナル内部サブミクロン電極7aを形成している。内部サブミクロン電極7a及び7bは、反対側の端部電気コネクタ5a及び5bを介してアドレスされる。ターミナル内部サブミクロン電極7aは、対(カウンタ)内部サブミクロン電極又は参照(リファレンス)内部サブミクロン電極として活用され得る。
図4は、基板を有しない本発明に係る内部サブミクロン電極アセンブリの第5実施形態を示している。このアセンブリは、各井戸8が導電層1内に形成された内部サブミクロン電極7を含む井戸8のアレイ6を有している。内部サブミクロン電極7は端部電気コネクタ5を介してアドレスされる。
図5aは、インターディジット型内部サブミクロン電極を備えた本発明に係る電極アセンブリの第6実施形態を示している。指状の導電層1aと指状の導電層1bとが、絶縁基板層3上で互いに噛み合わされている。このアセンブリは、各井戸8が指状の導電層1b内に形成された内部サブミクロン電極7bと指状の導電層1a内に形成された内部サブミクロン電極7aとを含む井戸8のアレイ6を有している。内部サブミクロン電極7a及び7bは、反対側の端部電気コネクタ5a及び5bを介してアドレスされる。内部サブミクロン電極7a及び7bは、井戸8の全周には掛かっておらず、井戸8内の同一面内で互いに向き合っている。
図6は、単一の基板3上で共平面配置された4つの横方向に離隔された内部サブミクロン電極(図6には7a及び7bのみが示されている)を備えた本発明に係る電極アセンブリの第8実施形態を示している。内部サブミクロン電極7a、7bの各々は、端部電気コネクタ5a、5b(図では見えない内部サブミクロン電極7c及び7dに対してはそれぞれ5c及び5d)を介して独立してアドレス可能である。
導電配線が長く且つ薄い、あるいは導電層が極めて薄い、の何れかであるとき、内部サブミクロン電極と端部コンタクトとの間の抵抗に関する問題が生じることがある。これが発生する正確な条件は、電極の寸法、電極材料の導電特性、及び使用される材料の機械的強度に依存する。高い抵抗率を有する導電配線は、電極の面から‘バックプレーン’電極までの効率的な導電路を提供するビアの使用によって最小限に維持され得る。バックプレーン電極が、端部電気コネクタへの接続を完成させる。この手法は、IRドロップ問題を軽減する(図1に示す例において、電極の長手方向に沿った全ての点で一定の電極電圧を保証する)。この手法は、必要に応じて、上述の何れの実施形態とも、ともに使用され得る。別の一手法は、内部サブミクロン電極より小さい寸法を有する導電配線/プレーンを埋め込む(例えば、ダマシン)ものである。そして、全ての内部サブミクロン電極への低抵抗相互接続を提供するように、頂部に直接、導電層が堆積される。他の一手法は、導電層の頂部に直接、同様の導電パターンを構築するものである。
拡散律速特性は、フェリシアン化カリウム(10mM)を含有するバックグラウンド電解液を有する水溶性KCl(0.1M)内で従来からの白金ディスクマクロ電極(面積0.378cm2)を用いて、スキャン速度5mV/sでのサイクリックボルタンメモリーにて明瞭に観測される(図12参照)。最大値及び最小値は、典型的な拡散律速の特徴である。非効率な電極プロセスは、電位掃引(スイープ)の何れかの極値におけるヒステリシスによって裏付けられ、順方向掃引と逆方向掃引との間の大きい隔たりは、望ましくない帯電現象の特徴である。
白金の洗浄サイクルにより、本発明の好適な一実施形態が、典型的な水素及び酸素の吸着ピークを見せる真の白金電極であることが例証されている(図14参照)。
Claims (19)
- 積層構造を有する電極アセンブリであって:
第1の絶縁キャップ層;
絶縁基板層;
前記絶縁基板層の上に形成され、前記第1の絶縁キャップ層によって頂部を覆われた第1の導電層であり、当該第1の導電層の電気コンタクト用の縁部のみが露出されるように、前記第1の絶縁キャップ層及び前記絶縁基板層によって実質的に挟み込まれた第1の導電層;及び
少なくとも前記第1の絶縁キャップ層及び前記第1の導電層を貫通して延在するエッチングされた空隙のアレイであり、各空隙が部分的に、内部サブミクロン電極として作用する前記第1の導電層の表面によって境界付けられた、空隙のアレイ;
を有し、
前記第1の導電層の厚さは1原子厚さから0.99μmまでの範囲内であり、前記内部サブミクロン電極の深さは0.05−10μmであり、各空隙のエッチング深さは0.05−100μmであり、各空隙の横方向の寸法は10−100μmであり、且つ前記アレイは10−200μmの範囲内のピッチを有する、
電極アセンブリ。 - 前記第1の導電層を含む複数の導電層と、前記第1の絶縁キャップ層を含む複数の絶縁キャップ層とを有し、前記複数の導電層及び前記複数の絶縁キャップ層は、前記積層構造内で交互にされ、各導電層が、電気コンタクト用の縁部のみが露出されるように挟み込まれ、前記エッチングされた空隙のアレイは、前記複数の絶縁キャップ層及び前記複数の導電層を貫通して延在し、各空隙が部分的に、内部サブミクロン電極として作用する前記複数の導電層の各々の表面によって境界付けられる、請求項1に記載の電極アセンブリ。
- 前記第1の導電層と実質的に同一平面内にある第2の導電層を更に有し、前記第1の導電層は、第1の電気コンタクト用の縁部のみが露出されるように挟み込まれ、前記第2の導電層は、第2の電気コンタクト用の縁部のみが露出されるように挟み込まれ、前記エッチングされた空隙のアレイは、前記第1の導電層、前記第1の絶縁キャップ層及び前記第2の導電層を貫通して延在し、各空隙が部分的に、内部サブミクロン電極として作用する前記第1の導電層の表面によって、且つ/或いは内部サブミクロン電極として作用する前記第2の導電層の表面によって境界付けられる、請求項1に記載の電極アセンブリ。
- 第2の導電層及び第2の絶縁キャップ層を更に有し、前記第1の導電層は、第1の電気コンタクト用の縁部のみが露出されるように挟み込まれ、前記第2の導電層は、第2の電気コンタクト用の縁部のみが露出されるように挟み込まれ、前記エッチングされた空隙のアレイは、前記第1の導電層、前記第1の絶縁キャップ層、前記第2の導電層及び前記第2の絶縁キャップ層を貫通して延在し、各空隙が部分的に、内部サブミクロン電極として作用する前記第1の導電層の表面によって、且つ/或いは内部サブミクロン電極として作用する前記第2の導電層の表面によって境界付けられる、請求項1に記載の電極アセンブリ。
- 前記第1の導電層及び前記第2の導電層は軸方向に離間されている、請求項4に記載の電極アセンブリ。
- 前記アレイは直線パターン又はジグザグパターンにある、請求項1乃至5の何れかに記載の電極アセンブリ。
- 積層構造を有する電極アセンブリであって:
第1の絶縁キャップ層;
第1の導電層;
絶縁基板層;及び
前記絶縁基板層上に形成された第2の絶縁キャップ層;
を有し、
前記第1の導電層は、前記第2の絶縁キャップ層上に形成され、且つ、当該第1の導電層の電気コンタクト用の縁部のみが露出されるように、前記第1の絶縁キャップ層及び前記第2の絶縁キャップ層によって実質的に挟み込まれ、
当該電極アセンブリは更に、少なくとも前記第1の絶縁キャップ層及び前記第1の導電層を貫通して延在するエッチングされた空隙のアレイを有し、各空隙が部分的に、内部サブミクロン電極として作用する前記第1の導電層の表面によって境界付けられ、
前記第1の導電層の厚さは1原子厚さから0.99μmまでの範囲内であり、前記内部サブミクロン電極の深さは0.05−10μmであり、各空隙のエッチング深さは0.05−100μmであり、各空隙の横方向の寸法は10−100μmであり、且つ前記アレイは10−200μmの範囲内のピッチを有する、
電極アセンブリ。 - 積層構造を有する電極アセンブリであって:
第1の絶縁キャップ層;
第1の導電層;
絶縁基板層;
第2の絶縁キャップ層;及び
第2の導電層;
を有し、
前記第1の導電層は、前記第2の絶縁キャップ層上に形成され、且つ、当該第1の導電層の電気コンタクト用の縁部のみが露出されるように、前記第1の絶縁キャップ層及び前記第2の絶縁キャップ層によって実質的に挟み込まれ、
前記第2の導電層は、前記絶縁基板層上に形成され、且つ、当該第2の導電層の電気コンタクト用の縁部のみが露出されるように、前記第2の絶縁キャップ層及び前記絶縁基板層によって実質的に挟み込まれ、
当該電極アセンブリは更に、少なくとも前記第1の絶縁キャップ層、前記第1の導電層及び前記第2の絶縁キャップ層を貫通して延在するエッチングされた空隙のアレイを有し、各空隙が部分的に、内部サブミクロン電極として作用する前記第1の導電層の表面によって境界付けられ、
前記第1の導電層の厚さは1原子厚さから0.99μmまでの範囲内であり、前記内部サブミクロン電極の深さは0.05−10μmであり、各空隙のエッチング深さは0.05−100μmであり、各空隙の横方向の寸法は10−100μmであり、且つ前記アレイは10−200μmの範囲内のピッチを有する、
電極アセンブリ。 - 前記エッチングされた空隙のアレイは、前記第1の絶縁キャップ層、前記第1の導電層及び前記第2の絶縁キャップ層のみを貫通して延在している、請求項8に記載の電極アセンブリ。
- 前記エッチングされた空隙のアレイは、前記第1の絶縁キャップ層、前記第1の導電層、前記第2の絶縁キャップ層及び前記第2の導電層を貫通して延在し、各空隙が部分的に、第1の内部サブミクロン電極として作用する前記第1の導電層の表面によって、且つ第2の内部サブミクロン電極として作用する前記第2の導電層の表面によって境界付けられる、請求項8に記載の電極アセンブリ。
- 積層構造を有する電極アセンブリであって:
第1の絶縁キャップ層;
第1の導電層;
絶縁基板層;及び
第2の導電層;及び
エッチングされた空隙のアレイ;
を有し、
前記第1の導電層は指状にされ、前記第2の導電層は指状にされ、前記第1の導電層及び前記第2の導電層は、互いに噛み合わされるように前記絶縁基板層上に形成され、且つ当該第1の導電層の電気コンタクト用の縁部及び当該第2の導電層の電気コンタクト用の縁部のみが露出されるように、前記第1の絶縁キャップ層及び前記絶縁基板層によって実質的に挟み込まれ、
前記エッチングされた空隙のアレイは、前記第1の絶縁キャップ層、前記第1の導電層及び前記第2の導電層を貫通して延在し、各空隙が、第1の内部サブミクロン電極として作用する前記第1の導電層の表面によって部分的に境界付けられ、且つ第2の内部サブミクロン電極として作用する前記第2の導電層の表面によって部分的に境界付けられ、
前記第1の導電層の厚さは1原子厚さから0.99μmまでの範囲内であり、前記内部サブミクロン電極の深さは0.05−10μmであり、各空隙のエッチング深さは0.05−100μmであり、各空隙の横方向の寸法は10−100μmであり、且つ前記アレイは10−200μmの範囲内のピッチを有する、
電極アセンブリ。 - 積層構造を有する電極アセンブリであって:
第1の絶縁キャップ層;
前記第1の絶縁キャップ層によって頂部を覆われた第1の導電層であり、当該第1の導電層の電気コンタクト用の縁部のみが露出されるように、少なくとも前記第1の絶縁キャップ層によって実質的に挟み込まれた第1の導電層;及び
少なくとも前記第1の絶縁キャップ層及び前記第1の導電層を貫通して延在するエッチングされた空隙のアレイであり、各空隙が部分的に、内部サブミクロン電極として作用する前記第1の導電層の表面によって境界付けられた、空隙のアレイ;
を有し、
前記第1の導電層の厚さは1原子厚さから0.99μmまでの範囲内であり、前記内部サブミクロン電極の深さは0.05−10μmであり、各空隙のエッチング深さは0.05−100μmであり、各空隙の横方向の寸法は10−100μmであり、且つ前記アレイは10−200μmの範囲内のピッチを有し、
当該電極アセンブリは、
絶縁基板層;及び
第2の導電層;
を更に有し、
前記第2の導電層は実質的に前記第1の導電層と同一平面内にあり、前記第1の導電層及び前記第2の導電層の各々は、前記第1の絶縁キャップ層によって頂部を覆われ、且つそれぞれ当該第1の導電層の電気コンタクト用の縁部及び当該第2の導電層の電気コンタクト用の縁部のみが露出されるように、少なくとも前記第1の絶縁キャップ層によって実質的に挟み込まれ、
1つ以上の第1のエッチングされた空隙が、前記第1の絶縁キャップ層及び前記第1の導電層を貫通して延在し、1つ以上の第2のエッチングされた空隙が、前記第1の絶縁キャップ層及び前記第2の導電層を貫通して延在し、各第1のエッチングされた空隙が、内部サブミクロン電極として作用する前記第1の導電層の表面によって部分的に境界付けられ、且つ各第2のエッチングされた空隙が、内部サブミクロン電極として作用する前記第2の導電層の表面によって部分的に境界付けられ、
前記第1の導電層及び前記第2の導電層の各々は、それぞれ当該第1の導電層の電気コンタクト用の縁部及び当該第2の導電層の電気コンタクト用の縁部のみが露出されるように、前記第1の絶縁キャップ層のみによって実質的に挟み込まれている、
電極アセンブリ。 - 各導電層の厚さは0.05−0.90μmの範囲内である、請求項1乃至12の何れかに記載の電極アセンブリ。
- 各導電層の厚さは0.05−0.75μmの範囲内である、請求項1乃至13の何れかに記載の電極アセンブリ。
- 各導電層の厚さは0.05−0.49μmの範囲内である、請求項1乃至14の何れかに記載の電極アセンブリ。
- 各導電層の厚さは0.10−0.45μmの範囲内である、請求項1乃至15の何れかに記載の電極アセンブリ。
- 前記内部サブミクロン電極の深さは0.10−1μmである、請求項1乃至16の何れかに記載の電極アセンブリ。
- 前記内部サブミクロン電極の深さは0.15−0.5μmである、請求項1乃至17の何れかに記載の電極アセンブリ。
- 各空隙のエッチング深さは0.10−10μmである、請求項1乃至18の何れかに記載の電極アセンブリ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0821810.9 | 2008-11-28 | ||
GBGB0821810.9A GB0821810D0 (en) | 2008-11-28 | 2008-11-28 | Electrode assembly |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011538057A Division JP2012510615A (ja) | 2008-11-28 | 2009-11-30 | 電極アセンブリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015143697A JP2015143697A (ja) | 2015-08-06 |
JP5957557B2 true JP5957557B2 (ja) | 2016-07-27 |
Family
ID=40262377
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011538057A Pending JP2012510615A (ja) | 2008-11-28 | 2009-11-30 | 電極アセンブリ |
JP2015046683A Expired - Fee Related JP5957557B2 (ja) | 2008-11-28 | 2015-03-10 | 電極アセンブリ |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011538057A Pending JP2012510615A (ja) | 2008-11-28 | 2009-11-30 | 電極アセンブリ |
Country Status (5)
Country | Link |
---|---|
US (1) | US9097654B2 (ja) |
EP (1) | EP2356437B1 (ja) |
JP (2) | JP2012510615A (ja) |
GB (1) | GB0821810D0 (ja) |
WO (1) | WO2010061229A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2394155A1 (en) * | 2009-02-04 | 2011-12-14 | Ostendum Holding B.V. | System for analysis of a fluid |
WO2014053855A1 (en) * | 2012-10-05 | 2014-04-10 | The University Court Of The University Of Edinburgh | Microelectrode for molten salts |
ITMI20121909A1 (it) * | 2012-11-09 | 2014-05-10 | Industrie De Nora Spa | Cella elettrolitica dotata di microelettrodi |
GB201420477D0 (en) * | 2014-11-18 | 2014-12-31 | Nanoflex Ltd | Electrode Assembly |
GB202218073D0 (en) | 2022-12-01 | 2023-01-18 | Freeman Neville | Electrochemical electrode assembly |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AT403528B (de) * | 1989-04-04 | 1998-03-25 | Urban Gerald | Mikro-mehrelektrodenstruktur für elektrochemische anwendungen und verfahren zu ihrer herstellung |
DE4318519C2 (de) * | 1993-06-03 | 1996-11-28 | Fraunhofer Ges Forschung | Elektrochemischer Sensor |
GB9810568D0 (en) * | 1998-05-18 | 1998-07-15 | Imco 1097 Limited | Electrode system |
EP1251955A2 (en) * | 1999-12-15 | 2002-10-30 | Motorola, Inc. | Column and row addressable high density biochip array |
ATE479089T1 (de) * | 2001-11-16 | 2010-09-15 | Stefan Ufer | Flexibler sensor und herstellungsverfahren |
US8105469B2 (en) * | 2006-03-17 | 2012-01-31 | Andrew John Whitehead | Microelectrode array |
-
2008
- 2008-11-28 GB GBGB0821810.9A patent/GB0821810D0/en not_active Ceased
-
2009
- 2009-11-30 US US13/130,878 patent/US9097654B2/en active Active
- 2009-11-30 EP EP09771761.5A patent/EP2356437B1/en not_active Not-in-force
- 2009-11-30 WO PCT/GB2009/051619 patent/WO2010061229A1/en active Application Filing
- 2009-11-30 JP JP2011538057A patent/JP2012510615A/ja active Pending
-
2015
- 2015-03-10 JP JP2015046683A patent/JP5957557B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
GB0821810D0 (en) | 2009-01-07 |
US9097654B2 (en) | 2015-08-04 |
JP2015143697A (ja) | 2015-08-06 |
EP2356437B1 (en) | 2018-07-25 |
US20120024571A1 (en) | 2012-02-02 |
EP2356437A1 (en) | 2011-08-17 |
WO2010061229A1 (en) | 2010-06-03 |
JP2012510615A (ja) | 2012-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5957557B2 (ja) | 電極アセンブリ | |
US8491765B2 (en) | Diamond microelectrodes | |
JP6486997B2 (ja) | アレイおよびその製造方法 | |
JP7045722B2 (ja) | 分子感知デバイスのための多電極構造およびそれの作成方法 | |
US6428749B1 (en) | Advanced thermal gradient DNA chip (ATGC), the substrate for ATGC, method for manufacturing for ATGC, method and apparatus for biochemical reaction, and storage medium | |
US7144287B2 (en) | Individually electrically addressable carbon nanofibers on insulating substrates | |
Tang et al. | Fabrication of immunosensor microwell arrays from gold compact discs for detection of cancer biomarker proteins | |
US20030194709A1 (en) | Hydrophobic zone device | |
US20100006451A1 (en) | Biosensing device and method for detecting target biomolecules in a solution | |
CN109804241A (zh) | 电化学传感器以及形成电化学传感器的方法 | |
Mao et al. | Micro/nanoelectrodes and their use in electrocrystallization: Historical perspective and current trends | |
US20210395670A1 (en) | 3d printed, high-throughput microelectrode array | |
WO2016145539A1 (en) | Electrochemical flow cell and ultramicroelectrode | |
CN215947295U (zh) | 生物芯片 | |
CN110207737B (zh) | 线阵列结构的微带天线传感器系统、传感器、检测及制备方法 | |
JP2007139510A (ja) | 微細構造を有する試料支持体およびその製造方法 | |
US20200303236A1 (en) | Implantable all diamond microelectrode and fabrication method | |
JP2005527799A (ja) | 垂直インピーダンスセンサ構造および垂直インピーダンスセンサ構造の製造方法 | |
CN117907396A (zh) | 三维微柱阵列的微电极系统、电化学传感器及制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160620 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5957557 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |