JP2015141816A - Organic electroluminescent device, method of manufacturing the same, and electronic apparatus - Google Patents

Organic electroluminescent device, method of manufacturing the same, and electronic apparatus Download PDF

Info

Publication number
JP2015141816A
JP2015141816A JP2014014082A JP2014014082A JP2015141816A JP 2015141816 A JP2015141816 A JP 2015141816A JP 2014014082 A JP2014014082 A JP 2014014082A JP 2014014082 A JP2014014082 A JP 2014014082A JP 2015141816 A JP2015141816 A JP 2015141816A
Authority
JP
Japan
Prior art keywords
insulating film
electrode
contact hole
capacitor
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014014082A
Other languages
Japanese (ja)
Inventor
坂本 佳史
Yoshifumi Sakamoto
佳史 坂本
人嗣 太田
Hitoshi Ota
人嗣 太田
久克 佐藤
Hisakatsu Sato
久克 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2014014082A priority Critical patent/JP2015141816A/en
Publication of JP2015141816A publication Critical patent/JP2015141816A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress an optical leakage current of a transistor, and to enhance an image quality.SOLUTION: An organic electroluminescent device includes a transistor 124, a capacitance 24, and an organic EL element 30 sequentially arranged in a Z(+) direction. The capacitance 24 has an electrode 24a, an insulating film 17, and an electrode 24b. The organic EL element 30 has a pixel electrode 31, a light-emitting function layer 32, and a counter electrode 33. A third interlayer insulating film 18 covering the electrode 24b and a power line 6 are laminated. The power line 6 has an opening 6CT. A contact hole 18CT2 arranged inside the opening 6CT, and a contact hole 18CT1 arranged at a part covered with the power line 6 are provided. The contact hole 18CT2 and the contact hole 18CT1 are filled with a conductive material. The contact hole 18CT1 is arranged so as to surround at least a part of the contact hole 18CT2.

Description

本発明は、有機エレクトロルミネッセンス装置、当該有機エレクトロルミネッセンス装置の製造方法、及び当該有機エレクトロルミネッセンス装置が搭載された電子機器に関する。   The present invention relates to an organic electroluminescence device, a method for manufacturing the organic electroluminescence device, and an electronic device on which the organic electroluminescence device is mounted.

例えば、有機エレクトロルミネッセンス(以降、有機ELと称す)素子を有する画素がマトリックス状に配置された有機EL装置が提案されている(特許文献1)。特許文献1に記載の有機EL装置は、トランジスターを有し、光を発する画素がマトリックス状に配置されたアクティブマトリックス型の発光装置である。   For example, an organic EL device in which pixels having organic electroluminescence (hereinafter referred to as organic EL) elements are arranged in a matrix has been proposed (Patent Document 1). The organic EL device described in Patent Document 1 is an active matrix light-emitting device that includes a transistor and in which pixels that emit light are arranged in a matrix.

画素の発光領域には、反射層と光学調整層と陽極と発光層と陰極とが順に積層され、発光層で発した光が反射層と陰極との間を往復し、反射層と陰極との間の光学的な距離に応じた共振波長の光が選択的に増幅される。
トランジスターは、反射層を挟んで、発光機能層と反対側に配置されている。反射層は開口を有し、当該開口は光を透過する。当該開口の内側には、トランジスターと陽極とを電気的に接続する画素コンタクトが形成されている。画素コンタクトには、反射層と同じ工程で形成された中継電極と、コンタクト電極と、陽極とが順に積層されている。また、中継電極とコンタクト電極との間には光学調整層が配置され、光学調整層に形成されたコンタクトホールを介して中継電極とコンタクト電極とが電気的に接続されている。
In the light emitting region of the pixel, a reflective layer, an optical adjustment layer, an anode, a light emitting layer, and a cathode are sequentially stacked, and light emitted from the light emitting layer reciprocates between the reflective layer and the cathode, The light having the resonance wavelength corresponding to the optical distance between them is selectively amplified.
The transistor is disposed on the opposite side of the light emitting functional layer with the reflective layer interposed therebetween. The reflective layer has an opening, and the opening transmits light. A pixel contact for electrically connecting the transistor and the anode is formed inside the opening. In the pixel contact, a relay electrode formed in the same process as the reflective layer, a contact electrode, and an anode are sequentially stacked. An optical adjustment layer is disposed between the relay electrode and the contact electrode, and the relay electrode and the contact electrode are electrically connected through a contact hole formed in the optical adjustment layer.

例えば、発光機能層で発した光が反射層の開口を通過してトランジスターの側に入射すると、トランジスターのリーク電流が増加し、画質の劣化を招く恐れがある。このため、特許文献1に記載の有機EL装置では、反射層の開口よりも広いコンタクト電極を形成し、反射層の開口をコンタクト電極で覆うことによって、トランジスターの側に入射する光を抑制している。   For example, when light emitted from the light emitting functional layer passes through the opening of the reflective layer and is incident on the transistor side, the leakage current of the transistor increases, which may cause deterioration in image quality. For this reason, in the organic EL device described in Patent Document 1, a contact electrode wider than the opening of the reflective layer is formed and the opening of the reflective layer is covered with the contact electrode, thereby suppressing light incident on the transistor side. Yes.

特開2013−238725号公報JP2013-238725A

中継電極とコンタクト電極との間には光学調整層が配置されているので、光学調整層に光が入射すると、中継電極とコンタクト電極との間で反射され反射層の開口の側に向かい、反射層の開口を通過し、トランジスターの側に進行する。すなわち、特許文献1に記載の有機EL装置では、中継電極とコンタクト電極との間に配置された光学調整層に入射した光が、トランジスターの側に進行し、トランジスターのリーク電流が増加するという課題があった。   Since the optical adjustment layer is arranged between the relay electrode and the contact electrode, when light enters the optical adjustment layer, the light is reflected between the relay electrode and the contact electrode, and is reflected toward the opening of the reflection layer. Pass through the opening in the layer and proceed to the transistor side. That is, in the organic EL device described in Patent Document 1, the light incident on the optical adjustment layer disposed between the relay electrode and the contact electrode travels toward the transistor, and the leakage current of the transistor increases. was there.

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。   SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or application examples.

[適用例1]本適用例に係る有機EL装置は、第1の方向に順に配置されたトランジスターと、容量素子と、発光素子と、を含み、前記容量素子は、前記第1の方向に順に積層された第1の容量電極と、容量絶縁膜と、第2の容量電極と、を有し、前記発光素子は、前記第1の方向に順に積層された画素電極と、発光機能層と、対向電極と、を有し、前記容量素子と前記発光素子との間には、前記第2の容量電極を覆う第1の絶縁膜と、反射層とが積層され、前記反射層は、前記第1の絶縁膜を露出する第1の開口を有し、前記第1の開口で露出された部分の前記第1の絶縁膜を貫き前記第1の容量電極に至る第1のコンタクトホールと、前記反射層で覆われた部分の前記第1の絶縁膜を貫き前記第2の容量電極に至る第2のコンタクトホールと、を有し、前記第1の容量電極及び前記画素電極は、前記第1のコンタクトホールに充填された第1の導電材料を介して電気的に接続され、前記第2の容量電極及び前記反射層は、前記第2のコンタクトホールに充填された第2の導電材料を介して電気的に接続され、前記第2のコンタクトホールは、前記第1のコンタクトホールの少なくとも一部を囲むように配置されていることを特徴とする。   Application Example 1 An organic EL device according to this application example includes a transistor, a capacitive element, and a light emitting element that are sequentially arranged in a first direction, and the capacitive element is sequentially arranged in the first direction. A first capacitor electrode, a capacitor insulating film, and a second capacitor electrode, wherein the light emitting element includes a pixel electrode sequentially stacked in the first direction, a light emitting functional layer, A first insulating film that covers the second capacitor electrode and a reflective layer are laminated between the capacitive element and the light emitting element, and the reflective layer includes the first electrode A first contact hole having a first opening exposing one insulating film, penetrating through the first insulating film in a portion exposed by the first opening and reaching the first capacitor electrode; A second contact hole that penetrates the first insulating film in the portion covered with the reflective layer and reaches the second capacitor electrode And the first capacitor electrode and the pixel electrode are electrically connected via a first conductive material filled in the first contact hole, and the second capacitor electrode and the pixel electrode The reflective layer is electrically connected via a second conductive material filled in the second contact hole, and the second contact hole surrounds at least a part of the first contact hole. It is arranged.

上方向、つまり第1の方向には、第1の容量電極と、容量絶縁膜と、第2の容量電極と、第1の絶縁膜と、反射層と、画素電極と、発光機能層と、対向電極とが順に配置されている。反射層は第1の開口を有し、第1の開口は光を透過する。第1の開口の内側には、第1のコンタクトホールが配置されている。第1のコンタクトホールには第1の導電材料(遮光材料)が充填されているので、第1のコンタクトホールが形成された領域は光の入射を遮る。よって、第1の開口と第1のコンタクトホールとの間が、光の透過領域となる。発光機能層で発した光の一部は、光の透過領域を通過して、トランジスターの側に進行(入射)する。   In the upward direction, that is, in the first direction, a first capacitor electrode, a capacitor insulating film, a second capacitor electrode, a first insulating film, a reflective layer, a pixel electrode, a light emitting functional layer, The counter electrode is arranged in order. The reflective layer has a first opening, and the first opening transmits light. A first contact hole is disposed inside the first opening. Since the first contact hole is filled with the first conductive material (light-shielding material), the region where the first contact hole is formed blocks the incidence of light. Therefore, a light transmission region is formed between the first opening and the first contact hole. Part of the light emitted from the light emitting functional layer passes through the light transmission region and proceeds (incides) to the transistor side.

下方向、つまり第1の方向と反対方向には、第1の容量電極や第2の容量電極が配置されている。よって、光の透過領域を通過して下方向に進行する光は、第1の容量電極や第2の容量電極で遮られ、トランジスターの側に進行しにくい。   In the downward direction, that is, in the direction opposite to the first direction, the first capacitor electrode and the second capacitor electrode are arranged. Therefore, light that travels downward through the light transmission region is blocked by the first capacitor electrode and the second capacitor electrode, and does not easily travel to the transistor side.

横方向、つまり第1の方向と反対方向と交差する方向には、第1のコンタクトホールの少なくとも一部を囲む第2のコンタクトホールが配置されている。第2のコンタクトホールには第2の導電材料(遮光材料)が充填されているので、第2のコンタクトホールが形成された領域は光の入射を遮る。よって、光の透過領域を通過して横方向に進行する光は、第2のコンタクトホールが形成された領域で遮られ、トランジスターの側に進行しにくい。   A second contact hole surrounding at least a part of the first contact hole is disposed in the lateral direction, that is, in a direction crossing the direction opposite to the first direction. Since the second contact hole is filled with the second conductive material (light shielding material), the region where the second contact hole is formed blocks the incidence of light. Therefore, light that travels in the lateral direction through the light transmission region is blocked by the region where the second contact hole is formed, and does not easily travel to the transistor side.

このように、本適用例では、反射層とトランジスターとの間に、第1の容量電極、第2の容量電極、及び第2の導電材料が充填された第2のコンタクトホールなどの遮光部が設けられているので、第1の開口と第1のコンタクトホールとの間の光の透過領域を通過した光は、当該遮光部によって遮られて、トランジスターの側に進行しにくい。つまり、本適用例は、反射層とトランジスターとの間に配置された遮光部によって遮光性を高める構成を有している。   As described above, in this application example, a light shielding portion such as the second contact hole filled with the first capacitor electrode, the second capacitor electrode, and the second conductive material is provided between the reflective layer and the transistor. Since it is provided, the light that has passed through the light transmission region between the first opening and the first contact hole is blocked by the light-shielding portion and hardly travels to the transistor side. That is, this application example has a configuration in which the light shielding property is improved by the light shielding portion disposed between the reflective layer and the transistor.

よって、公知技術(特開2013−238725号公報)の課題である反射層の開口を通過してトランジスターの側に向かう光は、反射層とトランジスターとの間に設けられた遮光部によって遮られ、トランジスターの側に進行しにくくなる。従って、本適用の有機EL装置は、公知技術の有機EL装置と比べて遮光性が高められ、トランジスターの特性変化や画質の劣化などの光の悪影響が抑制され、高画質の表示を提供することができる。   Therefore, the light that passes through the opening of the reflective layer, which is a problem of the publicly known technology (Japanese Patent Laid-Open No. 2013-238725), and travels toward the transistor is blocked by a light shielding portion provided between the reflective layer and the transistor. It becomes difficult to advance to the transistor side. Therefore, the organic EL device of the present application has higher light shielding properties than known organic EL devices, suppresses adverse effects of light such as transistor characteristic changes and image quality degradation, and provides high-quality display. Can do.

[適用例2]本適用例に係る有機EL装置は、第1の方向に順に配置されたトランジスターと、容量素子と、発光素子と、を含み、前記容量素子は、前記第1の方向に順に積層された第1の容量電極と、容量絶縁膜と、第2の容量電極と、を有し、前記発光素子は、前記第1の方向に順に積層された画素電極と、発光機能層と、対向電極と、を有し、前記容量素子と前記発光素子との間には、前記第2の容量電極を覆う第1の絶縁膜と、反射層と、第2の絶縁膜とが順に積層され、前記第2の絶縁膜及び前記反射層を貫き前記第1の絶縁膜を露出する第1の開口を有し、前記第1の開口で露出された部分の前記第1の絶縁膜は、第3の絶縁膜で覆われ、前記第3の絶縁膜、及び前記第1の開口で露出された部分の前記第1の絶縁膜を貫き前記第1の容量電極に至る第1のコンタクトホールと、前記反射層で覆われた部分の前記第1の絶縁膜を貫き前記第2の容量電極に至る第2のコンタクトホールと、を有し、前記第1の容量電極及び前記画素電極は、前記第1のコンタクトホールに充填された第1の導電材料を介して電気的に接続され、前記第2の容量電極及び前記反射層は、前記第2のコンタクトホールに充填された第2の導電材料を介して電気的に接続され、前記第2のコンタクトホールは、前記第1のコンタクトホールの少なくとも一部を囲むように配置されていることを特徴とする。   Application Example 2 An organic EL device according to this application example includes a transistor, a capacitive element, and a light emitting element that are sequentially arranged in a first direction, and the capacitive element is sequentially arranged in the first direction. A first capacitor electrode, a capacitor insulating film, and a second capacitor electrode, wherein the light emitting element includes a pixel electrode sequentially stacked in the first direction, a light emitting functional layer, A first insulating film covering the second capacitive electrode, a reflective layer, and a second insulating film are sequentially stacked between the capacitive element and the light emitting element. , Having a first opening that penetrates the second insulating film and the reflective layer and exposes the first insulating film, and the portion of the first insulating film exposed by the first opening is 3, the third insulating film, and the portion of the first insulating film exposed through the first opening through the first insulating film. A first contact hole that reaches one capacitor electrode, and a second contact hole that passes through the first insulating film in a portion covered with the reflective layer and reaches the second capacitor electrode, The first capacitor electrode and the pixel electrode are electrically connected via a first conductive material filled in the first contact hole, and the second capacitor electrode and the reflective layer are connected to the second electrode. And the second contact hole is disposed so as to surround at least a part of the first contact hole. And

上方向、つまり第1の方向には、第1の容量電極と、容量絶縁膜と、第2の容量電極と、第1の絶縁膜と、反射層と、第2の絶縁膜と、画素電極と、発光機能層と、対向電極とが順に配置されている。第2の絶縁膜と反射層とを貫き第1の絶縁膜を露出する第1の開口を有し、第1の開口の内側に第3の絶縁膜と第1の絶縁膜とを貫く第1のコンタクトホールが配置されている。第1のコンタクトホールには第1の導電材料(遮光材料)が充填されているので、第1のコンタクトホールが形成された領域は光の入射を遮る。よって、第1の開口と第1のコンタクトホールとの間が、光の透過領域となる。発光機能層で発した光の一部は、光の透過領域を通過して、トランジスターの側に進行(入射)する。   In the upward direction, that is, in the first direction, the first capacitor electrode, the capacitor insulating film, the second capacitor electrode, the first insulating film, the reflective layer, the second insulating film, and the pixel electrode The light emitting functional layer and the counter electrode are arranged in this order. A first opening that penetrates through the second insulating film and the reflective layer and exposes the first insulating film, and that penetrates the third insulating film and the first insulating film inside the first opening. Contact holes are arranged. Since the first contact hole is filled with the first conductive material (light-shielding material), the region where the first contact hole is formed blocks the incidence of light. Therefore, a light transmission region is formed between the first opening and the first contact hole. Part of the light emitted from the light emitting functional layer passes through the light transmission region and proceeds (incides) to the transistor side.

下方向、つまり第1の方向と反対方向には、第1の容量電極や第2の容量電極が配置されている。よって、光の透過領域を通過して下方向に進行する光は、第1の容量電極や第2の容量電極で遮られ、トランジスターの側に進行しにくい。   In the downward direction, that is, in the direction opposite to the first direction, the first capacitor electrode and the second capacitor electrode are arranged. Therefore, light that travels downward through the light transmission region is blocked by the first capacitor electrode and the second capacitor electrode, and does not easily travel to the transistor side.

横方向、つまり第1の方向と反対方向と交差する方向には、第1のコンタクトホールの少なくとも一部を囲む第2のコンタクトホールが配置されている。第2のコンタクトホールには第2の導電材料(遮光材料)が充填されているので、第2のコンタクトホールが形成された領域は光の入射を遮る。よって、光の透過領域を通過して横方向に進行する光は、第2のコンタクトホールが形成された領域で遮られ、トランジスターの側に進行しにくい。   A second contact hole surrounding at least a part of the first contact hole is disposed in the lateral direction, that is, in a direction crossing the direction opposite to the first direction. Since the second contact hole is filled with the second conductive material (light shielding material), the region where the second contact hole is formed blocks the incidence of light. Therefore, light that travels in the lateral direction through the light transmission region is blocked by the region where the second contact hole is formed, and does not easily travel to the transistor side.

このように、本適用例では、反射層とトランジスターとの間に、第1の容量電極、第2の容量電極、及び第2の導電材料が充填された第2のコンタクトホールなど遮光部が設けられているので、第1の開口と第1のコンタクトホールとの間の光の透過領域を通過した光は、当該遮光部によって遮られて、トランジスターの側に進行しにくい。つまり、本適用例は、反射層とトランジスターとの間に配置された遮光部によって遮光性を高める構成を有している。   As described above, in this application example, a light-shielding portion such as the first capacitor electrode, the second capacitor electrode, and the second contact hole filled with the second conductive material is provided between the reflective layer and the transistor. Therefore, the light that has passed through the light transmission region between the first opening and the first contact hole is blocked by the light-shielding portion and hardly travels to the transistor side. That is, this application example has a configuration in which the light shielding property is improved by the light shielding portion disposed between the reflective layer and the transistor.

よって、公知技術(特開2013−238725号公報)の課題である反射層の開口を通過してトランジスターの側に向かう光は、反射層とトランジスターとの間に設けられた遮光部によって遮られ、トランジスターの側に進行しにくくなる。従って、本適用の有機EL装置は、公知技術の有機EL装置と比べて遮光性が高められ、トランジスターの特性変化や画質の劣化などの光の悪影響が抑制され、高画質の表示を提供することができる。   Therefore, the light that passes through the opening of the reflective layer, which is a problem of the publicly known technology (Japanese Patent Laid-Open No. 2013-238725), and travels toward the transistor is blocked by a light shielding portion provided between the reflective layer and the transistor. It becomes difficult to advance to the transistor side. Therefore, the organic EL device of the present application has higher light shielding properties than known organic EL devices, suppresses adverse effects of light such as transistor characteristic changes and image quality degradation, and provides high-quality display. Can do.

[適用例3]上記適用例に係る有機EL装置において、前記第2の容量電極は、前記容量絶縁膜を露出する第2の開口を有し、前記第2の開口の少なくとも一部は、平面視で前記第1の開口と重なり、前記第1のコンタクトホールは、前記第1の開口及び前記第2の開口の内側に配置され、前記第1の絶縁膜及び前記容量絶縁膜を貫いて前記第1の容量電極に至るように形成されていることが好ましい。   Application Example 3 In the organic EL device according to the application example, the second capacitor electrode has a second opening exposing the capacitor insulating film, and at least a part of the second opening is a flat surface. The first contact hole is disposed inside the first opening and the second opening, and overlaps with the first opening as viewed, and passes through the first insulating film and the capacitive insulating film. It is preferable that the first capacitor electrode is formed.

第1のコンタクトホールは、画素電極と第1の容量電極とを電気的に接続するために形成されている。つまり、第1のコンタクトホールは、画素電極と第1の容量電極とが平面的に重なった領域に形成される。第2のコンタクトホールは、反射層と第2の容量電極とを電気的に接続するために形成されている。つまり、第2のコンタクトホールは、反射層と第2の容量電極とが平面的に重なった領域に形成される。
第2の容量電極に第1の容量電極を露出する第2の開口を設け、第2の開口の内側に第1のコンタクトホールを設けることで、第1のコンタクトホールを囲むように第2のコンタクトホールを形成することができる。
The first contact hole is formed to electrically connect the pixel electrode and the first capacitor electrode. That is, the first contact hole is formed in a region where the pixel electrode and the first capacitor electrode overlap in a plane. The second contact hole is formed to electrically connect the reflective layer and the second capacitor electrode. That is, the second contact hole is formed in a region where the reflective layer and the second capacitor electrode overlap in a plane.
A second opening exposing the first capacitor electrode is provided in the second capacitor electrode, and the first contact hole is provided inside the second opening, so that the second contact hole is surrounded by the second contact hole. Contact holes can be formed.

[適用例4]上記適用例に係る有機EL装置において、前記第1の導電材料及び前記第2の導電材料は、前記第1の絶縁膜の側に配置されたバリアメタルと、前記バリアメタルの前記第1の絶縁膜と反対側に配置されたタングステンとで構成され、前記バリアメタルは、窒化チタンを含むことが好ましい。   Application Example 4 In the organic EL device according to the application example described above, the first conductive material and the second conductive material include a barrier metal disposed on the first insulating film side, and a barrier metal Preferably, the barrier metal is composed of tungsten disposed on the opposite side of the first insulating film, and the barrier metal includes titanium nitride.

タングステンは、加工性、耐熱性、遮光性などに優れ、第1のコンタクトホール及び第2のコンタクトホールの内側にタングステンを充填することで、第1のコンタクトホールが形成された領域及び第2のコンタクトホールが形成された領域は、優れた遮光性を有するようになる。   Tungsten is excellent in workability, heat resistance, light shielding properties, and the like. By filling tungsten inside the first contact hole and the second contact hole, the region where the first contact hole is formed and the second contact hole are formed. The region where the contact hole is formed has an excellent light shielding property.

窒化チタンは、第1の絶縁膜(例えば、酸化シリコン)やタングステンとの密着性や加工性に優れているので、第1の絶縁膜とタングステンとの間に配置するバリアメタルの構成材料として好ましい。さらに、窒化チタンは、タングステンと比べて遮光性に劣るが、光の一部を吸収する性質を有しているので、第1の絶縁膜とタングステンとの間に窒化チタンを含むバリアメタルを配置することで、第1のコンタクトホールや第2のコンタクトホールに充填された導電材料による光の反射を抑制することができる。   Titanium nitride is preferable as a constituent material of a barrier metal disposed between the first insulating film and tungsten because it has excellent adhesion and workability with the first insulating film (for example, silicon oxide) and tungsten. . In addition, titanium nitride is inferior in light-shielding properties compared to tungsten, but has a property of absorbing part of light, so a barrier metal containing titanium nitride is disposed between the first insulating film and tungsten. By doing so, reflection of light by the conductive material filled in the first contact hole or the second contact hole can be suppressed.

[適用例5]上記適用例に係る有機EL装置において、前記第1の容量電極及び前記画素電極は、前記トランジスターのソースまたはドレインの一方に電気的に接続され、前記第2の容量電極及び前記反射層には、第1の電位が供給され、前記対向電極には、前記第1の電位よりも低電位の第2の電位が供給されていることが好ましい。   Application Example 5 In the organic EL device according to the application example, the first capacitor electrode and the pixel electrode are electrically connected to one of a source and a drain of the transistor, and the second capacitor electrode and the pixel electrode It is preferable that a first potential is supplied to the reflective layer, and a second potential that is lower than the first potential is supplied to the counter electrode.

発光素子では、画素電極と発光機能層と対向電極とが積層され、画素電極と対向電極との間に第1の容量が形成される。第1の容量電極と容量絶縁膜と第2の容量電極とが積層され、第1の容量電極と第2の容量電極との間に第2の容量(容量素子)が形成される。   In the light-emitting element, a pixel electrode, a light-emitting functional layer, and a counter electrode are stacked, and a first capacitor is formed between the pixel electrode and the counter electrode. The first capacitor electrode, the capacitor insulating film, and the second capacitor electrode are stacked, and a second capacitor (capacitor element) is formed between the first capacitor electrode and the second capacitor electrode.

第1の容量電極及び画素電極は電気的に接続され、第2の容量電極には第1の電位が供給され、対向電極には第1の電位よりも低電位の第2の電位が供給されている。第1の電位及び第2の電位が一定である場合には、画素電極の電位変化に対して、第1の容量と第2の容量とが並列接続されたことになる。つまり、本適用例は、画素電極と対向電極との間に第1の容量及び第2の容量が並列接続された構成を有する。   The first capacitor electrode and the pixel electrode are electrically connected, a first potential is supplied to the second capacitor electrode, and a second potential lower than the first potential is supplied to the counter electrode. ing. When the first potential and the second potential are constant, the first capacitor and the second capacitor are connected in parallel to the potential change of the pixel electrode. That is, this application example has a configuration in which the first capacitor and the second capacitor are connected in parallel between the pixel electrode and the counter electrode.

発光機能層が非発光である黒表示において、トランジスターのリーク電流(光リーク電流)が発光素子の側に流れ、画素電極と対向電極との間の容量に電荷が蓄積されると、当該電荷によって画素電極と対向電極との間の電圧が大きくなる。本適用例は、第2の容量が形成されていない従来構成と比べて、画素電極と対向電極との間に形成される容量の容量値が大きいので、当該電荷による画素電極と対向電極との間の電圧変化が小さくなる。   In black display in which the light emitting functional layer does not emit light, when a leakage current (light leakage current) of the transistor flows to the light emitting element side and charges are accumulated in the capacitor between the pixel electrode and the counter electrode, The voltage between the pixel electrode and the counter electrode increases. In this application example, the capacitance value of the capacitor formed between the pixel electrode and the counter electrode is larger than that in the conventional configuration in which the second capacitor is not formed. The voltage change between them becomes small.

例えば、従来構成では、トランジスターのリーク電流によって画素電極と対向電極との間の電圧が大きくなりすぎると、非発光(黒表示)であるべき発光機能層が発光し画質が劣化する恐れがあった。本適用例は、従来構成と比べて、トランジスターのリーク電流による画素電極と対向電極との間の電圧変化を小さくできるので、非発光であるべき発光機能層が発光し画質が劣化するという現象を抑制することができる。   For example, in the conventional configuration, if the voltage between the pixel electrode and the counter electrode becomes too large due to the leakage current of the transistor, the light emitting functional layer that should not emit light (black display) may emit light and the image quality may deteriorate. . In this application example, the voltage change between the pixel electrode and the counter electrode due to the leakage current of the transistor can be reduced as compared with the conventional configuration, so that the light emitting functional layer that should not emit light emits light and the image quality deteriorates. Can be suppressed.

[適用例6]本適用例に係る電子機器は、上記適用例に記載の有機EL装置を備えていることを特徴とする。   Application Example 6 An electronic apparatus according to this application example includes the organic EL device described in the application example.

上記適用例に記載の有機EL装置は、遮光性が高められ、トランジスターの特性変化や画質の劣化などの光の悪影響が抑制され、高画質の表示を提供することができる。従って、上記適用例に記載の有機EL装置を備えた電子機器は、高画質の表示を提供することができる。例えば、ヘッドマウントディスプレイ、ヘッドアップディスプレイ、デジタルカメラの電子ビューファインダー、携帯型情報端末、ナビゲーターなどの表示部を有する電子機器に、上記適用例に記載の有機EL装置を適用し、高画質の表示を提供することができる。   The organic EL device described in the above application example has improved light shielding properties, suppresses adverse effects of light such as transistor characteristic changes and image quality degradation, and can provide a high-quality display. Therefore, an electronic device including the organic EL device described in the application example can provide a high-quality display. For example, the organic EL device described in the above application example is applied to an electronic device having a display unit such as a head mounted display, a head-up display, an electronic viewfinder of a digital camera, a portable information terminal, a navigator, and the like. Can be provided.

[適用例7]本適用例に係る有機EL装置の製造方法は、第3の絶縁膜と、第1の方向に順に積層された第1の容量電極、容量絶縁膜、第2の容量電極、第1の絶縁膜、反射層、及び第2の絶縁膜と、を含み、前記第3の絶縁膜及び前記第1の絶縁膜を貫き前記第1の容量電極に至る第1のコンタクトホールと、前記第1のコンタクトホールに充填された第1の導電材料と、を有する有機EL装置の製造方法であって、前記第1の絶縁膜の上に前記反射層と前記第2の絶縁膜とを堆積する工程と、前記第2の絶縁膜と前記反射層とに、前記第2の絶縁膜から前記第1の容量電極に向かう第2の方向の異方性エッチングを施し、前記第2の方向に沿った壁面で囲まれ前記第1の絶縁膜を露出する第1の開口を形成する工程と、前記壁面を覆う部分と、前記壁面を覆う部分の内側に配置され前記第1の絶縁膜の表面を覆う部分と、を有する第3の絶縁膜を形成する工程と、前記第3の絶縁膜及び前記第1の絶縁膜に前記第2の方向の異方性エッチングを施し、前記壁面を覆う部分の内側に、前記第1の絶縁膜の表面を覆う部分の前記第3の絶縁膜と前記第1の絶縁膜とを貫き、前記第1の容量電極に至る第1のコンタクトホールを形成する工程と、前記第1のコンタクトホールに前記第1の導電材料を充填する工程と、を有することを特徴とする。   Application Example 7 A method for manufacturing an organic EL device according to this application example includes a third insulating film, a first capacitor electrode, a capacitor insulating film, a second capacitor electrode, which are sequentially stacked in a first direction, A first contact hole including a first insulating film, a reflective layer, and a second insulating film, and penetrating through the third insulating film and the first insulating film to reach the first capacitor electrode; And a first conductive material filled in the first contact hole, wherein the reflective layer and the second insulating film are formed on the first insulating film. And performing an anisotropic etching in a second direction from the second insulating film toward the first capacitor electrode on the second insulating film and the reflective layer, and the second direction. Forming a first opening that is surrounded by a wall surface along the surface to expose the first insulating film, and a portion that covers the wall surface Forming a third insulating film having a portion disposed inside the portion covering the wall surface and covering the surface of the first insulating film, and the third insulating film and the first insulation. The film is subjected to anisotropic etching in the second direction, and the portion of the third insulating film and the first insulating film in the portion covering the surface of the first insulating film are disposed inside the portion covering the wall surface. And forming a first contact hole reaching the first capacitor electrode and filling the first contact hole with the first conductive material.

第2の絶縁膜と反射層とを貫き、第1の絶縁膜を露出し、第2の方向に沿った壁面で囲まれた第1の開口を形成する。次に、第1の開口の壁面と、第1の開口の壁面の内側の第1の絶縁膜の表面とを覆う第3の絶縁膜を形成する。このとき、第3の絶縁膜は、壁面を覆う部分と、第1の絶縁膜の表面を覆う部分とで、第2の方向の寸法が異なる。詳しくは、壁面を覆う部分の第3の絶縁膜の第2の方向の寸法は、第1の絶縁膜の表面を覆う部分の第3の絶縁膜の第2の方向の寸法よりも大きくなる(厚くなる)。   A first opening surrounded by the wall surface along the second direction is formed through the second insulating film and the reflective layer, exposing the first insulating film. Next, a third insulating film that covers the wall surface of the first opening and the surface of the first insulating film inside the wall surface of the first opening is formed. At this time, the third insulating film has different dimensions in the second direction between a portion covering the wall surface and a portion covering the surface of the first insulating film. Specifically, the dimension in the second direction of the third insulating film covering the wall surface is larger than the dimension in the second direction of the third insulating film covering the surface of the first insulating film ( Thicken).

壁面を覆う部分の第3の絶縁膜の第2の方向と交差する方向の寸法は、堆積時の第3の絶縁膜の膜厚に依存する。例えば、段差被覆性に優れた成膜法で第3の絶縁膜を堆積すると、壁面を覆う部分の第3の絶縁膜の第2の方向と交差する方向の寸法は、第1の絶縁膜の表面を覆う部分の第3の絶縁膜の第2の方向の寸法と等しくなる。   The dimension in the direction intersecting the second direction of the third insulating film in the portion covering the wall surface depends on the film thickness of the third insulating film at the time of deposition. For example, when the third insulating film is deposited by a film formation method having excellent step coverage, the dimension in the direction intersecting the second direction of the third insulating film covering the wall surface is the same as that of the first insulating film. It becomes equal to the dimension of the 3rd insulating film of the part which covers the surface in the 2nd direction.

かかる構成で、第3の絶縁膜に第2の方向の異方性エッチングを施すと、壁面を覆う部分の第3の絶縁膜をエッチングマスクとして、第1の絶縁膜の表面を覆う部分の第3の絶縁膜及び第1の絶縁膜を第2の方向にエッチングすることができる。第2の方向の異方性エッチングでは、壁面を覆う部分の第3の絶縁膜は第2の方向と交差する方向にエッチングされにくいので、第1の絶縁膜の表面を覆う部分の第3の絶縁膜及び第1の絶縁膜を第2の方向にエッチングしても、壁面を覆う部分の第3の絶縁膜は残存する。   With this configuration, when anisotropic etching in the second direction is performed on the third insulating film, the third insulating film that covers the wall surface is used as an etching mask, and the first insulating film that covers the surface of the first insulating film is used. 3 insulating film and the first insulating film can be etched in the second direction. In the anisotropic etching in the second direction, the portion of the third insulating film covering the wall surface is difficult to be etched in the direction intersecting the second direction, so the third portion of the portion covering the surface of the first insulating film Even when the insulating film and the first insulating film are etched in the second direction, the portion of the third insulating film covering the wall surface remains.

従って、壁面を覆う部分の第3の絶縁膜をエッチングマスクとして、壁面を覆う部分の第3の絶縁膜の内側に、第1の絶縁膜の表面を覆う部分の第3の絶縁膜と第1の絶縁膜とを貫き、第1の容量電極に至る第1のコンタクトホールを形成することができる。つまり、フォトリソプロセスを経ずに、壁面を覆う部分の第3の絶縁膜をエッチングマスクとして、第1の開口の内側に第1のコンタクトホールを自己整合的に形成することができる。
第1のコンタクトホールには、第1の導電材料が充填されているので、第1のコンタクトホールが形成された領域は、光の遮光領域となる。第1の開口と第1のコンタクトホールとの間の領域は、光の透過領域となる。
Accordingly, the third insulating film covering the wall surface is used as an etching mask, and the third insulating film and the first insulating film covering the surface of the first insulating film are formed inside the third insulating film covering the wall surface. A first contact hole that penetrates through the insulating film and reaches the first capacitor electrode can be formed. That is, the first contact hole can be formed in a self-aligned manner inside the first opening by using the third insulating film covering the wall surface as an etching mask without passing through the photolithography process.
Since the first contact hole is filled with the first conductive material, the region where the first contact hole is formed becomes a light shielding region. A region between the first opening and the first contact hole becomes a light transmission region.

本適用例の製造方法は、フォトリソプロセスを経て第1の開口の内側に第1のコンタクトホールを形成する従来プロセスと比べて、アライメント誤差の影響がなくなるので、第1の開口と第1のコンタクトホールとの間の寸法をより小さく、より均一に形成することができる。従って、本適用例の製造方法は、従来プロセスと比べて、光の透過領域をより小さくし、遮光性を高めることができる。   The manufacturing method of this application example is less affected by the alignment error as compared with the conventional process in which the first contact hole is formed inside the first opening through the photolithography process. Therefore, the first opening and the first contact are eliminated. The dimension between the holes can be made smaller and more uniform. Therefore, the manufacturing method of this application example can make the light transmission region smaller and improve the light shielding property than the conventional process.

[適用例8]上記適用例に係る有機EL装置の製造方法において、前記第1の絶縁膜は、酸化シリコンであり、前記第3の絶縁膜は、窒化シリコンであることが好ましい。   Application Example 8 In the method for manufacturing an organic EL device according to the application example, it is preferable that the first insulating film is silicon oxide and the third insulating film is silicon nitride.

フッ素系ガスを用いたドライエッチング法によって、第2の方向の異方性エッチングを施すと、酸化シリコンは、窒化シリコンよりも早くエッチングされる。よって、第1の絶縁膜を酸化シリコンで構成し、第3の絶縁膜を窒化シリコンで形成すると、第2の方向の異方性エッチングにおいて、第1の絶縁膜は、第3の絶縁膜よりも早くエッチングされる。よって、壁面を覆う部分の第3の絶縁膜をエッチングマスクとして、壁面を覆う部分の第3の絶縁膜の内側に、第1の絶縁膜の表面を覆う部分の第3の絶縁膜と第1の絶縁膜とを貫く第1のコンタクトホールが形成しやすくなる。   When anisotropic etching in the second direction is performed by a dry etching method using a fluorine-based gas, silicon oxide is etched faster than silicon nitride. Therefore, when the first insulating film is formed of silicon oxide and the third insulating film is formed of silicon nitride, the first insulating film is more than the third insulating film in anisotropic etching in the second direction. It is etched as soon as possible. Therefore, using the third insulating film covering the wall surface as an etching mask, the third insulating film covering the surface of the first insulating film and the first insulating film inside the third insulating film covering the wall surface It is easy to form a first contact hole that penetrates the insulating film.

実施形態1に係る有機EL装置の概要を示す概略平面図。1 is a schematic plan view showing an outline of an organic EL device according to Embodiment 1. FIG. 実施形態1に係る有機EL装置の電気的な構成を示す図。1 is a diagram illustrating an electrical configuration of an organic EL device according to Embodiment 1. FIG. 画素の電気的な構成を示す図。The figure which shows the electrical structure of a pixel. 1フレームにおける発光期間の初期からの経過時間と画素電極の電位との関係を示す図。The figure which shows the relationship between the elapsed time from the beginning of the light emission period in 1 frame, and the electric potential of a pixel electrode. 発光画素の概要を示す概略平面図。The schematic plan view which shows the outline | summary of a luminescent pixel. 図5のA─A’における有機EL装置の概略断面図。FIG. 6 is a schematic cross-sectional view of the organic EL device taken along line A-A ′ in FIG. 5. 画素コンタクト領域の概略断面図。FIG. 3 is a schematic cross-sectional view of a pixel contact region. Z(+)方向から見た画素コンタクト領域の概略平面図。FIG. 3 is a schematic plan view of a pixel contact region viewed from the Z (+) direction. 実施形態2に係る有機EL装置の画素コンタクト領域の概略断面図。FIG. 5 is a schematic cross-sectional view of a pixel contact region of an organic EL device according to Embodiment 2. 画素コンタクト領域の概略平面図。The schematic plan view of a pixel contact area. 画素コンタクト領域の製造方法を示す工程フロー。The process flow which shows the manufacturing method of a pixel contact area | region. 各工程を経た後の画素コンタクト領域の状態を示す概略断面図。The schematic sectional drawing which shows the state of the pixel contact area | region after passing through each process. 各工程を経た後の画素コンタクト領域の状態を示す概略断面図。The schematic sectional drawing which shows the state of the pixel contact area | region after passing through each process. 実施形態3に係るヘッドマウントディスプレイの概略図。FIG. 5 is a schematic diagram of a head mounted display according to a third embodiment. 変形例2に係る有機EL装置の画素コンタクト領域の概略平面図。FIG. 10 is a schematic plan view of a pixel contact region of an organic EL device according to Modification 2. 変形例3に係る有機EL装置の画素コンタクト領域の概略平面図。FIG. 10 is a schematic plan view of a pixel contact region of an organic EL device according to Modification 3.

以下、図面を参照して、本発明の実施形態について説明する。かかる実施形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の各図においては、各層や各部位を図面上で認識可能な程度の大きさとするため、各層や各部位の縮尺を実際とは異ならせしめてある。   Embodiments of the present invention will be described below with reference to the drawings. Such an embodiment shows one aspect of the present invention and does not limit the present invention, and can be arbitrarily changed within the scope of the technical idea of the present invention. In each of the following drawings, the scale of each layer or each part is made different from the actual scale so that each layer or each part can be recognized on the drawing.

(実施形態1)
「有機EL装置の概要」
実施形態1に係る有機EL装置100は、発光画素20がマトリックス状に配列された自発光型の表示装置である。
図1は、実施形態1に係る有機EL装置の概要を示す概略平面図である。まず、図1を参照して、本実施形態に係る有機EL装置100の概要について説明する。
(Embodiment 1)
"Outline of organic EL device"
The organic EL device 100 according to Embodiment 1 is a self-luminous display device in which the light emitting pixels 20 are arranged in a matrix.
FIG. 1 is a schematic plan view showing an outline of the organic EL device according to the first embodiment. First, an outline of the organic EL device 100 according to the present embodiment will be described with reference to FIG.

図1に示すように、本実施形態に係る有機EL装置100は、素子基板10と、封止基板70とを有している。両基板は、後述する樹脂層71(図6参照)によって接着されている。   As shown in FIG. 1, the organic EL device 100 according to this embodiment includes an element substrate 10 and a sealing substrate 70. Both substrates are bonded by a resin layer 71 (see FIG. 6) described later.

素子基板10は、青色(B)の発光が得られる発光画素20B、緑色(G)の発光が得られる発光画素20G、及び赤色(R)の発光が得られる発光画素20Rがマトリックス状に配列された表示領域Eを有している。有機EL装置100では、発光画素20Bと発光画素20Gと発光画素20Rとが表示単位となって、フルカラーの表示が提供される。
以降の説明では、発光画素20B、発光画素20G、及び発光画素20Rを、発光画素20と称する場合がある。
The element substrate 10 includes a light emitting pixel 20B that can emit blue (B) light, a light emitting pixel 20G that can emit green (G) light, and a light emitting pixel 20R that can emit red (R) light in a matrix. Display area E. In the organic EL device 100, the light emitting pixel 20B, the light emitting pixel 20G, and the light emitting pixel 20R serve as a display unit, and a full color display is provided.
In the following description, the light emitting pixel 20B, the light emitting pixel 20G, and the light emitting pixel 20R may be referred to as the light emitting pixel 20.

表示領域Eには、光学的距離調整層28が設けられている。光学的距離調整層28の膜厚は、発光画素20Bに設けられた光学的距離調整層28B、発光画素20Gに設けられた光学的距離調整層28G、発光画素20Rに設けられた光学的距離調整層28Rの順に、大きくなっている。   In the display area E, an optical distance adjustment layer 28 is provided. The film thickness of the optical distance adjustment layer 28 is such that the optical distance adjustment layer 28B provided in the light emitting pixel 20B, the optical distance adjustment layer 28G provided in the light emission pixel 20G, and the optical distance adjustment provided in the light emission pixel 20R. The layer 28R increases in order.

素子基板10の第1辺に沿って、複数の外部接続用端子103が配列されている。複数の外部接続用端子103と表示領域Eとの間には、データ線駆動回路101が設けられている。該第1辺と直交し互いに対向する他の第2辺、第3辺と表示領域Eとの間には、走査線駆動回路102が設けられている。   A plurality of external connection terminals 103 are arranged along the first side of the element substrate 10. A data line drive circuit 101 is provided between the plurality of external connection terminals 103 and the display area E. A scanning line driving circuit 102 is provided between the second and third sides that are orthogonal to the first side and face each other, and the display area E.

封止基板70は、素子基板10よりも小さく、外部接続用端子103が露出されるように配置されている。封止基板70は、透光性の絶縁基板であり、石英基板やガラス基板などを使用することができる。封止基板70は、表示領域Eに配置された後述する有機EL素子30(図6参照)が傷つかないように保護する役割を有し、表示領域Eよりも広く設けられている。   The sealing substrate 70 is smaller than the element substrate 10 and is disposed so that the external connection terminals 103 are exposed. The sealing substrate 70 is a light-transmitting insulating substrate, and a quartz substrate, a glass substrate, or the like can be used. The sealing substrate 70 has a role of protecting the later-described organic EL element 30 (see FIG. 6) disposed in the display area E from being damaged, and is provided wider than the display area E.

以降、当該第1辺に沿った方向をX方向とする。当該第1辺と直交し互いに対向する他の2辺(第2辺、第3辺)に沿った方向をY方向とする。素子基板10から封止基板70に向かう方向をZ(+)方向とする。
なお、Z(+)方向は、本発明における「第1の方向」の一例である。
Hereinafter, the direction along the first side is defined as the X direction. A direction along the other two sides (second side and third side) orthogonal to the first side and facing each other is defined as a Y direction. A direction from the element substrate 10 toward the sealing substrate 70 is defined as a Z (+) direction.
The Z (+) direction is an example of the “first direction” in the present invention.

図2は、有機EL装置の電気的な構成を示す図である。図3は、発光画素の電気的な構成を示す図である。   FIG. 2 is a diagram illustrating an electrical configuration of the organic EL device. FIG. 3 is a diagram illustrating an electrical configuration of the light emitting pixel.

図2に示すように、素子基板10には、m行の走査線12がX方向に延在して設けられ、n列のデータ線14がY方向に延在して設けられている。m行の走査線12とn列のデータ線14との交差部に対応して、画素回路110が設けられている。画素回路110は、発光画素20の一部をなす。表示領域Eには、m行×n列の画素回路110が、マトリックス状に配列されている。   As shown in FIG. 2, the element substrate 10 is provided with m rows of scanning lines 12 extending in the X direction and n columns of data lines 14 extending in the Y direction. A pixel circuit 110 is provided corresponding to the intersection of the m rows of scanning lines 12 and the n columns of data lines 14. The pixel circuit 110 forms part of the light emitting pixel 20. In the display area E, m row × n column pixel circuits 110 are arranged in a matrix.

電源線19は、データ線14に沿って列毎に設けられている。電源線19には、初期化用のリセット電位Vorstが供給(給電)されている。さらに、図示を省略するが、制御信号Gcmp,Gel,Gorstを供給する三本の制御線が、走査線12に並行して設けられている。
走査線12は、走査線駆動回路102に電気的に接続されている。データ線14は、データ線駆動回路101に電気的に接続されている。走査線駆動回路102には、走査線駆動回路102を制御するための制御信号Ctr1が供給されている。データ線駆動回路101には、データ線駆動回路101を制御するための制御信号Ctr2が供給されている。
The power line 19 is provided for each column along the data line 14. A reset potential Vorst for initialization is supplied (powered) to the power line 19. Further, although not shown, three control lines for supplying control signals Gcmp, Gel, and Gorst are provided in parallel with the scanning lines 12.
The scanning line 12 is electrically connected to the scanning line driving circuit 102. The data line 14 is electrically connected to the data line driving circuit 101. The scanning line driving circuit 102 is supplied with a control signal Ctr1 for controlling the scanning line driving circuit 102. The data line driving circuit 101 is supplied with a control signal Ctr2 for controlling the data line driving circuit 101.

走査線駆動回路102は、フレームの期間にわたって走査線12を1行毎に順番に走査するための走査信号Gwr(1)、Gwr(2)、Gwr(3)、…、Gwr(m−1)、Gwr(m)を、制御信号Ctr1に従って生成する。さらに、走査線駆動回路102は、走査信号Gwrの他に、制御信号Gcmp,Gel,Gorstを制御線に供給する。
なお、フレームの期間とは、有機EL装置100で1カット(コマ)分の画像が表示される期間であり、例えば同期信号に含まれる垂直同期信号の周波数が120Hzであれば、1フレームの期間は約8.3ミリ秒となる。
The scanning line driving circuit 102 scans the scanning lines 12 in order for each row over the period of the frame, scanning signals Gwr (1), Gwr (2), Gwr (3), ..., Gwr (m-1). , Gwr (m) is generated according to the control signal Ctr1. Further, the scanning line driving circuit 102 supplies control signals Gcmp, Gel, and Gorst to the control lines in addition to the scanning signal Gwr.
The frame period is a period in which an image for one cut (frame) is displayed on the organic EL device 100. For example, if the frequency of the vertical synchronization signal included in the synchronization signal is 120 Hz, the period of one frame Is about 8.3 milliseconds.

データ線駆動回路101は、走査線駆動回路102によって選択された行に位置する画素回路110に対し、当該画素回路110の諧調データに応じた電位のデータ信号Vd(1)、Vd(2)、…、Vd(n)を、1、2、…、n列目のデータ線14に供給する。   The data line driving circuit 101 applies the data signals Vd (1), Vd (2), Vd (2), the potentials corresponding to the gradation data of the pixel circuit 110 to the pixel circuit 110 located in the row selected by the scanning line driving circuit 102. .., Vd (n) is supplied to the data lines 14 in the first, second,.

図3に示されるように、画素回路110は、PチャネルMOS型のトランジスター121,122,123,124、125と、有機EL素子30と、容量21と、容量24とを有している。画素回路110には、走査信号Gwrや制御信号Gcmp,Gel,Gorstなどが供給されている。
なお、有機EL素子30は、本発明における「発光素子」の一例である。容量24は、本発明における「容量素子」の一例である。トランジスター124は、本発明における「トランジスター」の一例である。
As shown in FIG. 3, the pixel circuit 110 includes P-channel MOS transistors 121, 122, 123, 124, 125, an organic EL element 30, a capacitor 21, and a capacitor 24. The pixel circuit 110 is supplied with a scanning signal Gwr, control signals Gcmp, Gel, Gorst, and the like.
The organic EL element 30 is an example of the “light emitting element” in the present invention. The capacitor 24 is an example of the “capacitor element” in the present invention. The transistor 124 is an example of the “transistor” in the present invention.

トランジスター121は、ソースが電源線6に電気的に接続され、ドレインがトランジスター123のソースまたはドレインの他方と、トランジスター124のソースとにそれぞれ電気的に接続されている。また、電源線6には、画素回路110において電源の高位側となる電位Velが供給されている。トランジスター121は、トランジスター121のゲート及びソース間の電圧に応じた電流を流す駆動トランジスターとして機能する。
なお、電源線6は、表示領域Eの略全面に設けられ(図5参照)、本発明における「反射層」の一例である。電源線6に供給される電位Velは、本発明における「第1の電位」の一例である。
The source of the transistor 121 is electrically connected to the power supply line 6, and the drain is electrically connected to the source of the transistor 123 or the other of the drain and the source of the transistor 124. The power supply line 6 is supplied with a potential Vel which is the higher power supply side in the pixel circuit 110. The transistor 121 functions as a driving transistor that passes a current according to the voltage between the gate and the source of the transistor 121.
The power supply line 6 is provided on substantially the entire display area E (see FIG. 5), and is an example of the “reflection layer” in the present invention. The potential Vel supplied to the power supply line 6 is an example of the “first potential” in the present invention.

トランジスター122は、ゲートが走査線12に電気的に接続され、ソースまたはドレインの一方がデータ線14に電気的に接続されている。また、トランジスター122は、ソースまたはドレインの他方が、トランジスター121のゲートと、容量21の一端と、トランジスター123のソースまたはドレインの一方とに、それぞれ電気的に接続されている。トランジスター122は、トランジスター121のゲートとデータ線14との間に電気的に接続され、トランジスター121のゲートとデータ線14との間の電気的な接続を制御する書込トランジスターとして機能する。
なお、トランジスター121のゲートと、トランジスター122のソースまたはドレインの他方と、トランジスター123のソースまたはドレインの一方と、容量21の一端とを電気的に接続する配線を、ゲートノードgと称す。
The transistor 122 has a gate electrically connected to the scanning line 12 and one of a source and a drain electrically connected to the data line 14. The other of the source and the drain of the transistor 122 is electrically connected to the gate of the transistor 121, one end of the capacitor 21, and one of the source and the drain of the transistor 123. The transistor 122 is electrically connected between the gate of the transistor 121 and the data line 14, and functions as a writing transistor that controls the electrical connection between the gate of the transistor 121 and the data line 14.
Note that a wiring that electrically connects the gate of the transistor 121, the other of the source and the drain of the transistor 122, one of the source and the drain of the transistor 123, and one end of the capacitor 21 is referred to as a gate node g.

トランジスター123は、ゲートが制御線に電気的に接続され、制御信号Gcmpが供給される。トランジスター123は、トランジスター121のゲート及びドレインの間の電気的な接続を制御する、閾値補償トランジスターとして機能する。   The transistor 123 has a gate electrically connected to a control line and is supplied with a control signal Gcmp. The transistor 123 functions as a threshold compensation transistor that controls electrical connection between the gate and drain of the transistor 121.

トランジスター124は、ゲートが制御線に電気的に接続され、制御信号Gelが供給される。トランジスター124は、ドレインがトランジスター125のソースと有機EL素子30の画素電極31とにそれぞれ電気的に接続されている。トランジスター124は、トランジスター121のドレインと、有機EL素子30の画素電極31との間の電気的な接続を制御する、発光制御トランジスターとして機能する。
なお、画素電極31に電気的に接続されているトランジスター124のドレインは、本発明における「トランジスターのソースまたはドレインの一方」の一例である。
The gate of the transistor 124 is electrically connected to the control line, and the control signal Gel is supplied. The drain of the transistor 124 is electrically connected to the source of the transistor 125 and the pixel electrode 31 of the organic EL element 30. The transistor 124 functions as a light emission control transistor that controls electrical connection between the drain of the transistor 121 and the pixel electrode 31 of the organic EL element 30.
Note that the drain of the transistor 124 electrically connected to the pixel electrode 31 is an example of “one of the source and the drain of the transistor” in the present invention.

トランジスター125は、ゲートが制御線に電気的に接続され、制御信号Gorstが供給される。また、トランジスター125のドレインは、電源線19に電気的に接続され、リセット電位Vorstが供給されている。トランジスター125は、電源線19と、有機EL素子30の画素電極31との間の電気的な接続を制御する初期化トランジスターとして機能する。
なお、トランジスター124のドレインと、トランジスター125のソースと、有機EL素子30の画素電極31とを電気的に接続する配線を、中継ノードNと称する。
The gate of the transistor 125 is electrically connected to the control line, and the control signal Gorst is supplied. The drain of the transistor 125 is electrically connected to the power supply line 19 and is supplied with a reset potential Vorst. The transistor 125 functions as an initialization transistor that controls electrical connection between the power supply line 19 and the pixel electrode 31 of the organic EL element 30.
Note that a wiring that electrically connects the drain of the transistor 124, the source of the transistor 125, and the pixel electrode 31 of the organic EL element 30 is referred to as a relay node N.

有機EL素子30は、互いに対向する画素電極31と対向電極33とで発光機能層32を挟持した構造を有している。有機EL素子30では、互いに対向する画素電極31と対向電極33との間に容量35が形成されている。つまり、容量35の一端は、画素電極31であり、中継ノードNに電気的に接続されている。容量35の他端は、対向電極33であり、電源線8に接続されている。また、容量35の容量値はCelである。   The organic EL element 30 has a structure in which a light emitting functional layer 32 is sandwiched between a pixel electrode 31 and a counter electrode 33 facing each other. In the organic EL element 30, a capacitor 35 is formed between the pixel electrode 31 and the counter electrode 33 facing each other. That is, one end of the capacitor 35 is the pixel electrode 31 and is electrically connected to the relay node N. The other end of the capacitor 35 is a counter electrode 33 and is connected to the power supply line 8. The capacitance value of the capacitor 35 is Cel.

画素電極31は、トランジスター124のドレイン及びトランジスター125のソースに電気的に接続されている。対向電極33は、複数の発光画素20に跨って設けられた共通電極であり、電源線8に電気的に接続されている。電源線8には、画素回路110において電源の低位側となる電位Vctが供給されている。つまり、対向電極33(容量35の他端)には、電源線8を介して電位Vctが供給されている。
なお、電位Vctは、本発明における「第2の電位」の一例である。
The pixel electrode 31 is electrically connected to the drain of the transistor 124 and the source of the transistor 125. The counter electrode 33 is a common electrode provided across the plurality of light emitting pixels 20 and is electrically connected to the power supply line 8. The power supply line 8 is supplied with a potential Vct which is the lower side of the power supply in the pixel circuit 110. That is, the potential Vct is supplied to the counter electrode 33 (the other end of the capacitor 35) through the power supply line 8.
The potential Vct is an example of the “second potential” in the present invention.

画素電極31は、発光機能層32に正孔を供給するアノードである。対向電極33は、発光機能層32に電子を供給するカソードである。画素電極31から供給される正孔と、対向電極33から供給される電子とが、発光機能層32の中で結合することによって発光する。発光機能層32は、発光する閾値電位Vthを有し、対向電極33の電位(電位Vct)に対する画素電極31の電位V1が、閾値電位Vthよりも高くなると発光する。
以降、対向電極33の電位に対する画素電極31の電位V1を、画素電極31の電位V1と称す。
The pixel electrode 31 is an anode that supplies holes to the light emitting functional layer 32. The counter electrode 33 is a cathode that supplies electrons to the light emitting functional layer 32. The holes supplied from the pixel electrode 31 and the electrons supplied from the counter electrode 33 emit light by being combined in the light emitting functional layer 32. The light emitting functional layer 32 has a threshold potential Vth that emits light, and emits light when the potential V1 of the pixel electrode 31 with respect to the potential (potential Vct) of the counter electrode 33 becomes higher than the threshold potential Vth.
Hereinafter, the potential V1 of the pixel electrode 31 with respect to the potential of the counter electrode 33 is referred to as the potential V1 of the pixel electrode 31.

容量21の一端は、トランジスター121のゲートに電気的に接続されている。容量21の他端は、電源線6に電気的に接続されている。容量21は、トランジスター121のゲート・ソース間の電圧を保持する保持容量として機能する。   One end of the capacitor 21 is electrically connected to the gate of the transistor 121. The other end of the capacitor 21 is electrically connected to the power line 6. The capacitor 21 functions as a storage capacitor that holds the voltage between the gate and the source of the transistor 121.

容量24の一端は、電源線6に電気的に接続され、電位Velが供給されている。容量24の他端は、中継ノードNを介して画素電極31(容量35の他端)に電気的に接続されている。電源線6に電気的に接続された容量24の一端は、後述する容量24の電極24b(図6参照)であり、画素電極31に電気的に接続された容量24の他端は、後述する容量24の電極24a(図6参照)である。また、容量24の容量値はCaである。
なお、容量24の他端(電極24a)は、本発明における「第1の容量電極」の一例ある。容量24の一端(電極24b)は、本発明における「第2の容量電極」の一例である。
One end of the capacitor 24 is electrically connected to the power supply line 6 and supplied with the potential Vel. The other end of the capacitor 24 is electrically connected to the pixel electrode 31 (the other end of the capacitor 35) via the relay node N. One end of the capacitor 24 electrically connected to the power line 6 is an electrode 24b (see FIG. 6) of the capacitor 24 described later, and the other end of the capacitor 24 electrically connected to the pixel electrode 31 is described later. This is the electrode 24a of the capacitor 24 (see FIG. 6). The capacitance value of the capacitor 24 is Ca.
The other end (electrode 24a) of the capacitor 24 is an example of the “first capacitor electrode” in the present invention. One end (electrode 24b) of the capacitor 24 is an example of the “second capacitor electrode” in the present invention.

このように、容量24の一端(電極24b)は、電源線6に電気的に接続され、電源の高位側となる電位Velが供給されている。容量35の他端(対向電極33)は、電源線8に電気的に接続され、電源の低位側となる電位Vctが供給されている。容量24の他端(電極24a)及び容量35の一端(画素電極31)は、中継ノードNを介して電気的に接続されている。容量24の一端(電極24b)に供給されている電位Vel、及び容量35の他端(対向電極33)に供給されている電位Vctは一定であるので、画素電極31の電位変化に対して、容量24と容量35とが電気的に並列接続されたことになる。   In this manner, one end (electrode 24b) of the capacitor 24 is electrically connected to the power supply line 6, and is supplied with the potential Vel that is on the higher side of the power supply. The other end (counter electrode 33) of the capacitor 35 is electrically connected to the power supply line 8, and is supplied with a potential Vct that is on the lower side of the power supply. The other end (electrode 24a) of the capacitor 24 and one end (pixel electrode 31) of the capacitor 35 are electrically connected via the relay node N. Since the potential Vel supplied to one end (electrode 24b) of the capacitor 24 and the potential Vct supplied to the other end (counter electrode 33) of the capacitor 35 are constant, The capacitor 24 and the capacitor 35 are electrically connected in parallel.

「有機EL装置の動作」
有機EL装置100では、1フレームの期間において1〜m行目の走査線12が1水平走査期間毎に順番に走査される。走査期間を大別すると、初期化期間と、補償期間と、書込期間と、発光期間とに分けられる。1フレームの期間経過後に、再び次の走査期間に至る。このため、(発光期間)→初期化期間→補償期間→書込期間→(発光期間)というサイクルが繰り返される。
"Operation of organic EL device"
In the organic EL device 100, the scanning lines 12 in the 1st to m-th rows are sequentially scanned every horizontal scanning period in one frame period. The scanning period is roughly divided into an initialization period, a compensation period, a writing period, and a light emission period. After the elapse of one frame period, the next scanning period is reached again. For this reason, a cycle of (light emission period) → initialization period → compensation period → writing period → (light emission period) is repeated.

初期化期間では、トランジスター125がオンし、トランジスター122,123,124がオフする、これによって、有機EL素子30に供給される電流の経路が遮断されるとともに、有機EL素子30の画素電極31の電位は、リセット電位Vorstにリセットされる。
例えば、高輝度の表示状態から低輝度の表示状態に転じるときに、画素電極31の電位をリセットしない構成であると、輝度が高い(大電流が流れた)ときの高電圧の状態が保持されてしまうので、次に小電流を流そうとしても、過剰な電流が流れてしまって、低輝度の表示状態にすることが難しくなる。本実施形態では、画素電極31の電位はリセットされるので、低輝度側の再現性が高められる。
In the initialization period, the transistor 125 is turned on and the transistors 122, 123, and 124 are turned off. As a result, the path of the current supplied to the organic EL element 30 is cut off, and the pixel electrode 31 of the organic EL element 30 is blocked. The potential is reset to the reset potential Vorst.
For example, when the display state changes from a high luminance display state to a low luminance display state, a high voltage state when the luminance is high (a large current flows) is maintained when the potential of the pixel electrode 31 is not reset. Therefore, even if a small current is tried to flow next, an excessive current flows and it becomes difficult to achieve a low luminance display state. In this embodiment, since the potential of the pixel electrode 31 is reset, the reproducibility on the low luminance side is improved.

なお、電位Vctに対するリセット電位Vorstは、発光機能層32が発光する閾値電位Vthを下回るように設定される。初期化期間、補償期間、及び書込期間では、トランジスター125がオンし、画素電極31の電位はリセット電位Vorstの状態(発光機能層32が発光しない電位の状態)を維持する。   Note that the reset potential Vrst with respect to the potential Vct is set to be lower than the threshold potential Vth at which the light emitting functional layer 32 emits light. In the initialization period, the compensation period, and the writing period, the transistor 125 is turned on, and the potential of the pixel electrode 31 is maintained at the reset potential Vorst (the state in which the light emitting functional layer 32 does not emit light).

補償期間では、トランジスター122,123,125がオンし、トランジスター124がオフする。トランジスター123がオンするので、トランジスター121はダイオード接続となる。補償期間の終了時において、ゲートノードgの電位は、トランジスター121の閾値電圧のばらつきを補償した電位に定められる。これにより、画素回路110毎のトランジスター121の閾値電圧のばらつきを補償し、表示の一様性を担保した高品位の表示が可能となる。   In the compensation period, the transistors 122, 123, and 125 are turned on, and the transistor 124 is turned off. Since the transistor 123 is turned on, the transistor 121 is diode-connected. At the end of the compensation period, the potential of the gate node g is set to a potential that compensates for variations in the threshold voltage of the transistor 121. As a result, it is possible to compensate for variations in the threshold voltage of the transistor 121 for each pixel circuit 110 and to achieve high-quality display that ensures display uniformity.

書込期間では、トランジスター122,125がオンし、トランジスター123,124がオフする。トランジスター123がオフするので、トランジスター121のダイオード接続が解除される。書込期間の終了時において、ゲートノードgの電位は、有機EL素子30の輝度を規定するデータ信号Vdに基づく電位に定められる。   In the writing period, the transistors 122 and 125 are turned on, and the transistors 123 and 124 are turned off. Since the transistor 123 is turned off, the diode connection of the transistor 121 is released. At the end of the writing period, the potential of the gate node g is set to a potential based on the data signal Vd that defines the luminance of the organic EL element 30.

発光期間では、トランジスター124がオンし、トランジスター122,123,125がオフする。従って、トランジスター121は、ゲート・ソース間の電圧に応じた電流を有機EL素子30に供給する。上述した補償期間及び書込期間を経ることによって、有機EL素子30には、階調レベルに応じた電流がトランジスター121の閾値電圧を補償した状態で供給される。発光機能層32は、画素電極31から対向電極33に向かって流れる電流に応じた輝度にて発光する。   In the light emission period, the transistor 124 is turned on and the transistors 122, 123, and 125 are turned off. Therefore, the transistor 121 supplies a current corresponding to the voltage between the gate and the source to the organic EL element 30. Through the above-described compensation period and writing period, a current corresponding to the gradation level is supplied to the organic EL element 30 in a state where the threshold voltage of the transistor 121 is compensated. The light emitting functional layer 32 emits light with luminance according to the current flowing from the pixel electrode 31 toward the counter electrode 33.

「黒表示における画素電極の電位の状態」
次に、黒表示における画素電極の電位の状態について説明する。
上述したように、発光期間において、トランジスター121は、ゲート・ソース間の電圧に応じた電流を有機EL素子30に供給する。黒表示では、トランジスター121は実質的にオフ状態となり、有機EL素子30の側に電流が供給されず、発光機能層32は発光しない。
"State of potential of pixel electrode in black display"
Next, the state of the potential of the pixel electrode in black display will be described.
As described above, in the light emission period, the transistor 121 supplies a current corresponding to the voltage between the gate and the source to the organic EL element 30. In black display, the transistor 121 is substantially turned off, no current is supplied to the organic EL element 30 side, and the light emitting functional layer 32 does not emit light.

つまり、黒表示の発光期間では、トランジスター121,122,123,125がオフ状態となる。トランジスター121,122,123,125がオフ状態である場合において、トランジスター121,122,123,125にオフ電流が流れており、これらオフ電流が、有機EL素子30の側に流れる。
詳しくは、トランジスター121に流れるオフ電流をIoff1、トランジスター122及びトランジスター123に流れるオフ電流をIoff2、トランジスター125に流れるオフ電流をIoff3とすると、黒表示の発光期間において、これらオフ電流はトランジスター124を経由して有機EL素子30の側に流れ、有機EL素子30の側に形成された容量に電荷Qとして蓄積される。
That is, in the light emission period of black display, the transistors 121, 122, 123, and 125 are turned off. When the transistors 121, 122, 123, and 125 are in an off state, off currents flow through the transistors 121, 122, 123, and 125, and these off currents flow toward the organic EL element 30.
Specifically, if the off-current flowing through the transistor 121 is Ioff1, the off-current flowing through the transistor 122 and the transistor 123 is Ioff2, and the off-current flowing through the transistor 125 is Ioff3, these off-currents pass through the transistor 124 during the light emission period of black display. Then, it flows to the organic EL element 30 side and is stored as a charge Q in a capacitor formed on the organic EL element 30 side.

発光期間の初期からの経過時間をTfとし、有機EL素子30の側に形成された容量に蓄積される電荷Qは、以下の式(1)で示される。   The elapsed time from the beginning of the light emission period is Tf, and the charge Q accumulated in the capacitor formed on the organic EL element 30 side is expressed by the following formula (1).

Figure 2015141816
Figure 2015141816

本実施形態は、容量35と容量24とが並列接続された容量が有機EL素子30の側に形成された構成を有しているので、電荷Qは容量35及び容量24に蓄積される。従って、経過時間Tfにおける画素電極31の電位V1は、以下の式(2)で示される。   In the present embodiment, since the capacitor 35 and the capacitor 24 are connected in parallel, the capacitor is formed on the organic EL element 30 side, so that the charge Q is accumulated in the capacitor 35 and the capacitor 24. Accordingly, the potential V1 of the pixel electrode 31 at the elapsed time Tf is expressed by the following equation (2).

Figure 2015141816
Figure 2015141816

容量24が形成されていない従来構成、すなわち容量35が有機EL素子30の側に形成された従来構成では、電荷Qは容量35に蓄積される。従って、経過時間Tfにおける画素電極31の電位V1は、以下の式(3)で示される。   In the conventional configuration in which the capacitor 24 is not formed, that is, in the conventional configuration in which the capacitor 35 is formed on the organic EL element 30 side, the charge Q is accumulated in the capacitor 35. Accordingly, the potential V1 of the pixel electrode 31 at the elapsed time Tf is expressed by the following formula (3).

Figure 2015141816
Figure 2015141816

図4は、1フレームにおける発光期間の初期からの経過時間と、画素電極の電位との関係を示す図である。同図において、横軸は経過時間Tfであり、縦軸は画素電極の電位V1である。本実施形態(式(2))は、条件1に対応し、実線で示されている。従来構成(式(3))は、条件2に対応し、破線で示されている。
上述したように、1フレームの初期化期間、補償期間、及び書込期間期間では、画素電極31の電位V1にはリセット電位Vrostの電位が供給されているので、発光期間の初期における画素電極31の電位V1は、Vrostである。
FIG. 4 is a diagram showing the relationship between the elapsed time from the initial light emission period in one frame and the potential of the pixel electrode. In the figure, the horizontal axis represents the elapsed time Tf, and the vertical axis represents the potential V1 of the pixel electrode. This embodiment (Formula (2)) corresponds to Condition 1 and is indicated by a solid line. The conventional configuration (formula (3)) corresponds to condition 2 and is indicated by a broken line.
As described above, in the initialization period, the compensation period, and the writing period of one frame, the potential V1 of the pixel electrode 31 is supplied with the reset potential Vrosst, so that the pixel electrode 31 in the initial period of the light emission period is supplied. The potential V1 is Vrost.

図4に示すように、発光期間における画素電極31の電位V1は、トランジスター121,122,123,125に流れるオフ電流Ioff1,Ioff2,Ioff3によって、条件1(本実施形態)及び条件2(従来構成)共に、経過時間Tfが大きくなると、つまり有機EL素子30の側に形成された容量に電荷Qが蓄積されると、画素電極31の電位V1が高くなる。有機EL素子30の側に形成された容量の容量値は、条件2(従来構成)と比べて条件1(本実施形態)のほうが大きいので、画素電極31の電位V1の変化は、条件2(従来構成)と比べて条件1(本実施形態)のほうが小さくなる。   As shown in FIG. 4, the potential V1 of the pixel electrode 31 during the light emission period depends on condition 1 (this embodiment) and condition 2 (conventional configuration) according to off currents Ioff1, Ioff2, and Ioff3 flowing through the transistors 121, 122, 123, and 125. In both cases, when the elapsed time Tf increases, that is, when the charge Q is accumulated in the capacitor formed on the organic EL element 30 side, the potential V1 of the pixel electrode 31 increases. Since the capacitance value of the capacitor formed on the organic EL element 30 side is larger in the condition 1 (the present embodiment) than in the condition 2 (conventional configuration), the change in the potential V1 of the pixel electrode 31 is the condition 2 ( Condition 1 (this embodiment) is smaller than the conventional configuration.

条件2(従来構成)において、例えば光の侵入などによってトランジスター121,122,123,125に流れるオフ電流Ioff1,Ioff2,Ioff3が大きくなると、画素電極31の電位V1の変化が大きくなりすぎる場合がある。画素電極31の電位V1の変化が大きくなりすぎると、例えば図中の二点鎖線で囲まれた領域F、つまり画素電極31の電位V1が閾値電位Vthより高くなった領域が発生する恐れがある。領域Fでは、画素電極31の電位V1が閾値電位Vthより高いので、発光機能層32が発光する。つまり、黒表示であるべき発光画素20が発光するので、コントラストの低下や表示ムラという不具合となり、画質が劣化する。   Under the condition 2 (conventional configuration), for example, if the off-currents Ioff1, Ioff2, and Ioff3 flowing through the transistors 121, 122, 123, and 125 are increased due to intrusion of light, the change in the potential V1 of the pixel electrode 31 may be too large. . If the change in the potential V1 of the pixel electrode 31 becomes too large, for example, a region F surrounded by a two-dot chain line in the drawing, that is, a region where the potential V1 of the pixel electrode 31 is higher than the threshold potential Vth may occur. . In the region F, since the potential V1 of the pixel electrode 31 is higher than the threshold potential Vth, the light emitting functional layer 32 emits light. That is, since the light emitting pixels 20 that should be displayed in black emit light, a problem such as a decrease in contrast and display unevenness occurs, and image quality deteriorates.

条件1(本実施形態)は、条件2(従来構成)と比べて画素電極31の電位V1の電位の変化が小さい。このため、条件2(従来構成)において画素電極31の電位V1が閾値電位Vthより高くなった場合であっても、条件1(本実施形態)では、画素電極31の電位V1が閾値電位Vthよりも低い状態が維持され、黒表示であるべき発光画素20が発光するという不具合が抑制される。   Condition 1 (this embodiment) has a smaller change in the potential V1 of the pixel electrode 31 than condition 2 (conventional configuration). For this reason, even if the potential V1 of the pixel electrode 31 is higher than the threshold potential Vth in the condition 2 (conventional configuration), the potential V1 of the pixel electrode 31 is higher than the threshold potential Vth in the condition 1 (this embodiment). In other words, the low state is maintained, and the problem that the light-emitting pixel 20 that should display black emits light is suppressed.

このように、本実施形態は、画素回路110に容量24を有しているので、トランジスター121,122,123,125に流れるオフ電流Ioff1,Ioff2,Ioff3の悪影響(画質の劣化)を抑制することができる。
さらに、本実施形態は、トランジスター121,122,123,125に流れるオフ電流Ioff1,Ioff2,Ioff3を小さくする優れた構成を有している。以下に、その詳細を説明する。
As described above, since the pixel circuit 110 has the capacitor 24 in this embodiment, the adverse effects (deterioration of image quality) of the off-currents Ioff1, Ioff2, and Ioff3 flowing through the transistors 121, 122, 123, and 125 are suppressed. Can do.
Furthermore, the present embodiment has an excellent configuration in which off currents Ioff1, Ioff2, and Ioff3 flowing through the transistors 121, 122, 123, and 125 are reduced. The details will be described below.

「発光画素の概要」   "Outline of light-emitting pixels"

図5は、発光画素の概要を示す概略平面図である。同図には、発光画素20の構成要素のうち、電源線6、画素電極31、及び絶縁膜29が図示され、他の構成要素の図示は省略されている。また、図中の二点鎖線は、発光画素20の輪郭を示している。
まず、図5を参照して発光画素20の概要について説明する。
FIG. 5 is a schematic plan view showing an outline of the light emitting pixel. In the figure, among the constituent elements of the light emitting pixel 20, the power supply line 6, the pixel electrode 31, and the insulating film 29 are shown, and the other constituent elements are not shown. In addition, a two-dot chain line in the drawing indicates an outline of the light emitting pixel 20.
First, an outline of the light emitting pixel 20 will be described with reference to FIG.

図5に示すように、発光画素20B,20G,20Rのそれぞれは、平面視で矩形状となっており、長手方向がY方向に沿って配置されている。発光画素20は、電源線6、画素電極31、及び絶縁膜29を有している。なお、電源線6、画素電極31、及び絶縁膜29は、Z方向に配置されている(図6参照)。   As shown in FIG. 5, each of the light emitting pixels 20B, 20G, and 20R has a rectangular shape in plan view, and the longitudinal direction is arranged along the Y direction. The light emitting pixel 20 includes a power supply line 6, a pixel electrode 31, and an insulating film 29. The power supply line 6, the pixel electrode 31, and the insulating film 29 are arranged in the Z direction (see FIG. 6).

電源線6は、表示領域Eの略全面に設けられ、発光画素20毎に開口6CTを有している。開口6CTの内側に、電源線6と同じ工程で形成された中継電極6−1が設けられている。電源線6は、光反射性の導電材料で構成され、光反射膜としての機能を有する。   The power supply line 6 is provided on substantially the entire display area E, and has an opening 6CT for each light emitting pixel 20. A relay electrode 6-1 formed in the same process as the power supply line 6 is provided inside the opening 6CT. The power line 6 is made of a light reflective conductive material and has a function as a light reflective film.

さらに、電源線6及び中継電極6−1は、遮光膜としての機能を有する。つまり、発光画素20において、開口6CT(電源線6)と中継電極6−1との間の領域が、光の透過領域となる。
なお、開口16CTは、本発明における「第1の開口」の一例である。
Furthermore, the power supply line 6 and the relay electrode 6-1 have a function as a light shielding film. That is, in the light emitting pixel 20, a region between the opening 6CT (power supply line 6) and the relay electrode 6-1 is a light transmission region.
The opening 16CT is an example of the “first opening” in the present invention.

画素電極31は、例えばITO(Indium Tin Oxide)などの光透過性材料で形成され、Y方向に長くなった矩形状を有し、発光画素20B,20G,20Rのそれぞれに設けられている。   The pixel electrode 31 is formed of a light transmissive material such as ITO (Indium Tin Oxide), for example, has a rectangular shape elongated in the Y direction, and is provided in each of the light emitting pixels 20B, 20G, and 20R.

絶縁膜29は、透光性の絶縁膜で構成され、画素電極31を覆うように設けられている。絶縁膜29は、画素電極31の一部を露出させる開口29CTを有している。開口29CTも、画素電極31と同じく、Y方向に長くなった矩形状を有している。   The insulating film 29 is made of a light-transmitting insulating film and is provided so as to cover the pixel electrode 31. The insulating film 29 has an opening 29CT that exposes a part of the pixel electrode 31. Similarly to the pixel electrode 31, the opening 29CT has a rectangular shape that is elongated in the Y direction.

絶縁膜29で覆われていない部分の画素電極31、つまり開口29CTで露出された画素電極31は、発光機能層32に接し、発光機能層32に電流を供給し、発光機能層32を発光させる。このため、絶縁膜29に設けられた開口29CTが、発光画素20の発光領域となる。絶縁膜29は、発光画素20の発光領域を規定し、隣り合う画素電極31同士を電気的に絶縁する役割を有している。   The part of the pixel electrode 31 that is not covered with the insulating film 29, that is, the pixel electrode 31 exposed through the opening 29CT is in contact with the light emitting functional layer 32, supplies current to the light emitting functional layer 32, and causes the light emitting functional layer 32 to emit light. . Therefore, the opening 29CT provided in the insulating film 29 becomes a light emitting region of the light emitting pixel 20. The insulating film 29 defines a light emitting region of the light emitting pixel 20 and has a role of electrically insulating adjacent pixel electrodes 31 from each other.

「有機EL装置の断面構造」
図6は、図5のA─A’における有機EL装置の概略断面図である。つまり、図6は、発光画素20Gにおける有機EL装置100の概略断面図である。
図6には、画素回路110のうちトランジスター121,124が図示され、トランジスター122,123,125の図示は省略されている。なお、トランジスター122,123,125は、トランジスター121,124と同じ構成を有している。
以下、図6を参照して、有機EL装置100の断面構造を説明する。
"Cross-sectional structure of organic EL device"
6 is a schematic cross-sectional view of the organic EL device taken along line AA ′ of FIG. That is, FIG. 6 is a schematic cross-sectional view of the organic EL device 100 in the light emitting pixel 20G.
In FIG. 6, the transistors 121 and 124 of the pixel circuit 110 are illustrated, and the transistors 122, 123, and 125 are not illustrated. Note that the transistors 122, 123, and 125 have the same configuration as the transistors 121 and 124.
Hereinafter, the cross-sectional structure of the organic EL device 100 will be described with reference to FIG.

図6に示すように、有機EL装置100は、素子基板10、封止基板70、及び素子基板10と封止基板70とで挟持された樹脂層71などを有している。
樹脂層71は、素子基板10と封止基板70とを接着する役割を有し、例えばエポキシ樹脂やアクリル樹脂などを使用することができる。
As shown in FIG. 6, the organic EL device 100 includes an element substrate 10, a sealing substrate 70, and a resin layer 71 sandwiched between the element substrate 10 and the sealing substrate 70.
The resin layer 71 has a role of bonding the element substrate 10 and the sealing substrate 70, and for example, an epoxy resin or an acrylic resin can be used.

素子基板10には、画素回路110、封止層40、及びカラーフィルター50などが設けられている。また、画素回路110には、トランジスター121,124や、有機EL素子30などが設けられている。   The element substrate 10 is provided with a pixel circuit 110, a sealing layer 40, a color filter 50, and the like. Further, the pixel circuit 110 is provided with transistors 121 and 124, an organic EL element 30, and the like.

有機EL素子30で発せられた光は、素子基板10のカラーフィルター50を透過して封止基板70の側から表示光として射出される。つまり、有機EL装置100は、トップエミッション構造を有している。
有機EL装置100がトップエミッション構造であることから、素子基板10の基材10sには、透明な石英基板やガラス基板などに加えて、不透明なセラミック基板や半導体基板などを用いることができる。本実施形態では、基材10sには、シリコン基板(半導体基板)を使用している。
The light emitted from the organic EL element 30 passes through the color filter 50 of the element substrate 10 and is emitted as display light from the sealing substrate 70 side. That is, the organic EL device 100 has a top emission structure.
Since the organic EL device 100 has a top emission structure, an opaque ceramic substrate or semiconductor substrate can be used as the base material 10s of the element substrate 10 in addition to a transparent quartz substrate or glass substrate. In the present embodiment, a silicon substrate (semiconductor substrate) is used as the base material 10s.

基材10sには、半導体基板にイオンを注入することによって形成されたウェル部10a、ウェル部10aと異なる種類のイオンをウェル部10aに注入することにより形成されたイオン注入部10b、ウェル部10aを分離するSTI(Shallow Trench Isolation)としてのシリコン酸化膜10cなどが形成されている。ウェル部10aは、発光画素20におけるトランジスター121,124のチャネルとして機能する。イオン注入部10bは、トランジスター121,124のソース・ドレインや配線の一部として機能する。   In the base material 10s, a well portion 10a formed by implanting ions into a semiconductor substrate, an ion implant portion 10b formed by implanting ions of a different type from the well portion 10a into the well portion 10a, and a well portion 10a. A silicon oxide film 10c or the like as STI (Shallow Trench Isolation) is formed. The well portion 10 a functions as a channel for the transistors 121 and 124 in the light emitting pixel 20. The ion implantation part 10b functions as a part of the source / drain and wiring of the transistors 121 and 124.

ウェル部10aやイオン注入部10bが形成された領域に、トランジスター121及びトランジスター124が形成される。また、トランジスター121及びトランジスター124は、シリコン酸化膜10cによって素子分離されている。   A transistor 121 and a transistor 124 are formed in a region where the well portion 10a and the ion implantation portion 10b are formed. The transistors 121 and 124 are isolated from each other by the silicon oxide film 10c.

基材10sの表面を覆うように、絶縁膜10dが設けられている。絶縁膜10dは、トランジスター121,124のゲート絶縁膜として機能する。絶縁膜10dの上には、例えばポリシリコンなどの導電膜からなるゲート電極22gが設けられている。ゲート電極22gは、トランジスター121,124のチャネルとして機能するウェル部10aに対向するように配置されている。   An insulating film 10d is provided so as to cover the surface of the substrate 10s. The insulating film 10d functions as a gate insulating film of the transistors 121 and 124. A gate electrode 22g made of a conductive film such as polysilicon is provided on the insulating film 10d. The gate electrode 22g is disposed so as to face the well portion 10a functioning as a channel of the transistors 121 and 124.

ゲート電極22gを覆うように、第1層間絶縁膜15が形成されている。第1層間絶縁膜15には、例えばトランジスター121のゲート、ソース及びドレインに至るコンタクトホールや、トランジスター124のソース及びドレインに至るコンタクトホールが形成されている。これらコンタクトホールには、導電材料が充填されている。   A first interlayer insulating film 15 is formed so as to cover the gate electrode 22g. In the first interlayer insulating film 15, for example, contact holes reaching the gate, source and drain of the transistor 121 and contact holes reaching the source and drain of the transistor 124 are formed. These contact holes are filled with a conductive material.

第1層間絶縁膜15の上には、第1配線層15−1が形成されている。第1配線層15−1によって、トランジスター121のゲートと電気的に接続される中継電極、トランジスター121のソース及びドレインと電気的に接続される中継電極、トランジスター124のソースに電気的に接続される中継電極、及びトランジスター124のドレインに電気的に接続される中継電極15−1aなどが形成される。また、第1配線層15−1で形成された中継電極によって、トランジスター121のドレインと、トランジスター124のソースとが電気的に接続されている。   A first wiring layer 15-1 is formed on the first interlayer insulating film 15. The first wiring layer 15-1 is electrically connected to the relay electrode electrically connected to the gate of the transistor 121, the relay electrode electrically connected to the source and drain of the transistor 121, and the source of the transistor 124. A relay electrode, a relay electrode 15-1a electrically connected to the drain of the transistor 124, and the like are formed. In addition, the drain of the transistor 121 and the source of the transistor 124 are electrically connected by the relay electrode formed by the first wiring layer 15-1.

第1配線層15−1を覆うように、第2層間絶縁膜16が形成されている。第2層間絶縁膜16には、中継電極15−1aに至るコンタクトホールが形成されている。このコンタクトホールには、導電材料が充填されている。   A second interlayer insulating film 16 is formed so as to cover the first wiring layer 15-1. In the second interlayer insulating film 16, a contact hole reaching the relay electrode 15-1a is formed. This contact hole is filled with a conductive material.

第2層間絶縁膜16の上には、第2配線層16−1が形成されている。第2配線層16−1によって、容量21の一方の電極21a、及び容量24の一方の電極24aが形成されている。容量21の一方の電極21aは、第1層間絶縁膜15の上に形成された中継電極を介して、トランジスター121のゲートに電気的に接続されている。容量24の一方の電極24aは、第1層間絶縁膜15の上に形成された中継電極15−1aを介して、トランジスター124のドレインに電気的に接続されている。   A second wiring layer 16-1 is formed on the second interlayer insulating film 16. One electrode 21a of the capacitor 21 and one electrode 24a of the capacitor 24 are formed by the second wiring layer 16-1. One electrode 21 a of the capacitor 21 is electrically connected to the gate of the transistor 121 through a relay electrode formed on the first interlayer insulating film 15. One electrode 24 a of the capacitor 24 is electrically connected to the drain of the transistor 124 via a relay electrode 15-1 a formed on the first interlayer insulating film 15.

容量21の一方の電極21a及び容量24の一方の電極24aは、例えばチタンとアルミニウムとチタンとの三層膜で構成され、優れた遮光性を有している。   One electrode 21a of the capacitor 21 and one electrode 24a of the capacitor 24 are composed of, for example, a three-layer film of titanium, aluminum, and titanium, and have excellent light shielding properties.

第2配線層16−1を覆うように、絶縁膜17が形成されている。絶縁膜17は、例えば窒化シリコンで構成され、概略30〜60nmの膜厚を有している。絶縁膜17は、容量21や容量24を形成するための容量絶縁膜となる。
なお、絶縁膜17は、本発明における「容量絶縁膜」の一例である。
An insulating film 17 is formed so as to cover the second wiring layer 16-1. The insulating film 17 is made of, for example, silicon nitride and has a thickness of approximately 30 to 60 nm. The insulating film 17 becomes a capacitive insulating film for forming the capacitor 21 and the capacitor 24.
The insulating film 17 is an example of the “capacitive insulating film” in the present invention.

絶縁膜17の上には、第3配線層17−1が形成されている。第3配線層17−1によって、容量21の他方の電極21b及び容量24の他方の電極24bが形成されている。その結果、一方の電極21aと絶縁膜17と他方の電極21bとで、容量21が形成される。一方の電極24aと絶縁膜17と他方の電極24bとで、容量24が形成される。   A third wiring layer 17-1 is formed on the insulating film 17. The third wiring layer 17-1 forms the other electrode 21 b of the capacitor 21 and the other electrode 24 b of the capacitor 24. As a result, the capacitor 21 is formed by the one electrode 21a, the insulating film 17, and the other electrode 21b. One electrode 24a, the insulating film 17, and the other electrode 24b form a capacitor 24.

また、容量24の他方の電極24bは、開口24bCTを有している。開口24bCTは、平面視で電源線6の開口6CTに重なるように形成されている。容量21の他方の電極21b及び容量24の他方の電極24bは、例えばチタンとアルミニウムとチタンとの三層膜で構成され、優れた遮光性を有している。
なお、開口24bCTは、本発明における「第2の開口」の一例である。
The other electrode 24b of the capacitor 24 has an opening 24bCT. The opening 24bCT is formed so as to overlap the opening 6CT of the power supply line 6 in plan view. The other electrode 21b of the capacitor 21 and the other electrode 24b of the capacitor 24 are composed of, for example, a three-layer film of titanium, aluminum, and titanium, and have excellent light shielding properties.
The opening 24bCT is an example of the “second opening” in the present invention.

第3配線層17−1を覆うように、第3層間絶縁膜18が形成されている。第3層間絶縁膜18は、例えば酸化シリコンで形成されている。第3層間絶縁膜18には、容量21の他方の電極21bに至るコンタクトホールや、容量24の他方の電極24bに至るコンタクトホール18CT1などが形成されている。
さらに、第3層間絶縁膜18には、容量24の一方の電極24aに至るコンタクトホール18CT2が形成されている。詳しくは、コンタクトホール18CT2は、開口24bCT及び開口6CTの内側に配置され、第3層間絶縁膜18及び絶縁膜17を貫いて容量24の一方の電極24aに至るように形成されている。
なお、第3層間絶縁膜18は、本発明における「第1の絶縁膜」の一例である。コンタクトホール18CT1は、本発明における「第2のコンタクトホール」の一例である。コンタクトホール18CT2は、本発明における「第1の開口で露出された部分の第1の絶縁膜を貫き第1の容量電極に至る第1のコンタクトホール」の一例である。
A third interlayer insulating film 18 is formed so as to cover the third wiring layer 17-1. The third interlayer insulating film 18 is made of, for example, silicon oxide. In the third interlayer insulating film 18, a contact hole reaching the other electrode 21b of the capacitor 21, a contact hole 18CT1 reaching the other electrode 24b of the capacitor 24, and the like are formed.
Further, a contact hole 18CT2 reaching one electrode 24a of the capacitor 24 is formed in the third interlayer insulating film 18. Specifically, the contact hole 18CT2 is disposed inside the opening 24bCT and the opening 6CT, and is formed so as to penetrate the third interlayer insulating film 18 and the insulating film 17 to reach one electrode 24a of the capacitor 24.
The third interlayer insulating film 18 is an example of the “first insulating film” in the present invention. The contact hole 18CT1 is an example of the “second contact hole” in the present invention. The contact hole 18CT2 is an example of the “first contact hole that penetrates through the first insulating film in the portion exposed at the first opening and reaches the first capacitor electrode” in the present invention.

第3層間絶縁膜18の上には、第4配線層18−1が形成されている。第4配線層18−1は、光反射性の導電材料、例えばアルミニウムやアルミニウム合金などで構成されている。第4配線層18−1によって、電源線6及び中継電極6−1が形成される。電源線6及び中継電極6−1は、光反射性と遮光性とを有している。
上述したように、開口6CTと中継電極6−1との間の領域は、光を透過する透過領域となる。例えば、発光機能層32で発した光(迷光L(図7参照))は、開口6CTと中継電極6−1との間の領域を通過して、トランジスター121,122,123,124,125の側に入射する。
以降、開口6CTと中継電極6−1との間の領域を、光の透過領域と称す。
A fourth wiring layer 18-1 is formed on the third interlayer insulating film 18. The fourth wiring layer 18-1 is made of a light-reflective conductive material, such as aluminum or an aluminum alloy. The power line 6 and the relay electrode 6-1 are formed by the fourth wiring layer 18-1. The power supply line 6 and the relay electrode 6-1 have light reflectivity and light shielding properties.
As described above, the region between the opening 6CT and the relay electrode 6-1 is a transmission region that transmits light. For example, light (stray light L (see FIG. 7)) emitted from the light emitting functional layer 32 passes through a region between the opening 6CT and the relay electrode 6-1, and is transmitted through the transistors 121, 122, 123, 124, and 125. Incident to the side.
Hereinafter, a region between the opening 6CT and the relay electrode 6-1 is referred to as a light transmission region.

なお、電源線6(開口6CT)及び中継電極6−1は同じ工程、つまり成膜工程やフォトリソ工程やエッチング工程などを経て形成されている。トランジスター121,122,123,124,125の側への光の入射を抑制するために、開口6CTと中継電極6−1との間の間隔は小さい方が好ましい。本実施形態では、成膜工程やフォトリソ工程やエッチング工程などの加工精度(例えば、0.1〜0.2μm)を考慮して、開口6CTと中継電極6−1との間の間隔を、概略0.2〜0.3μmとしている。   The power supply line 6 (opening 6CT) and the relay electrode 6-1 are formed through the same process, that is, a film forming process, a photolithography process, an etching process, and the like. In order to suppress the incidence of light to the transistors 121, 122, 123, 124, and 125, it is preferable that the distance between the opening 6CT and the relay electrode 6-1 is small. In the present embodiment, in consideration of processing accuracy (for example, 0.1 to 0.2 μm) such as a film forming process, a photolithography process, and an etching process, an interval between the opening 6CT and the relay electrode 6-1 is roughly set. It is set to 0.2 to 0.3 μm.

電源線6の開口6CTは、容量24の他方の電極24bの開口24bCTと、平面的に重なるように形成されている。中継電極6−1は、平面視でコンタクトホール18CT2よりも広く形成されている。   The opening 6CT of the power supply line 6 is formed to overlap the opening 24bCT of the other electrode 24b of the capacitor 24 in a plan view. The relay electrode 6-1 is formed wider than the contact hole 18CT2 in plan view.

コンタクトホール18CT2は、電源線6の開口6CTで露出された部分の第3層間絶縁膜18、及び容量24の他方の電極24bの開口24bCTで露出した部分の絶縁膜17を貫き、容量24の一方の電極24aに至るように形成されている。つまり、コンタクトホール18CT2は、開口6CT及び開口24bCTの内側に配置される。一方、コンタクトホール18CT1は、電源線6で覆われた部分の第3層間絶縁膜18を貫き、容量24の他方の電極24bに至るように形成されている。   The contact hole 18CT2 penetrates the portion of the third interlayer insulating film 18 exposed at the opening 6CT of the power supply line 6 and the portion of the insulating film 17 exposed at the opening 24bCT of the other electrode 24b of the capacitor 24. It is formed to reach the electrode 24a. That is, the contact hole 18CT2 is disposed inside the opening 6CT and the opening 24bCT. On the other hand, the contact hole 18CT1 is formed so as to penetrate the portion of the third interlayer insulating film 18 covered with the power supply line 6 and reach the other electrode 24b of the capacitor 24.

コンタクトホール18CT1及びコンタクトホール18CT2には、導電材料が充填されている。第3層間絶縁膜18の容量21の他方の電極21bに至るコンタクトホールにも、導電材料が充填されている。   The contact hole 18CT1 and the contact hole 18CT2 are filled with a conductive material. The contact hole reaching the other electrode 21b of the capacitor 21 of the third interlayer insulating film 18 is also filled with a conductive material.

その結果、中継電極6−1は、コンタクトホール18CT2に充填された導電材料を介して、容量24の一方の電極24aに電気的に接続されている。電源線6は、コンタクトホール18CT1に充填された導電材料を介して、容量24の他方の電極24bに電気的に接続されている。さらに、電源線6は、コンタクトホールに充填された導電材料を介して、容量21の他方の電極21bに電気的に接続されている。   As a result, the relay electrode 6-1 is electrically connected to one electrode 24a of the capacitor 24 through a conductive material filled in the contact hole 18CT2. The power supply line 6 is electrically connected to the other electrode 24b of the capacitor 24 through a conductive material filled in the contact hole 18CT1. Further, the power supply line 6 is electrically connected to the other electrode 21b of the capacitor 21 through a conductive material filled in the contact hole.

第4配線層18−1を覆うように、第1絶縁膜1が形成されている。第1絶縁膜1は、例えば窒化シリコンで構成されている。第1絶縁膜1は、電源線6を覆い、表示領域Eの略全面に亘って形成されている。第1絶縁膜1には、中継電極6−1に至るコンタクトホール1CTが形成されている。   The first insulating film 1 is formed so as to cover the fourth wiring layer 18-1. The first insulating film 1 is made of, for example, silicon nitride. The first insulating film 1 covers the power supply line 6 and is formed over substantially the entire display area E. A contact hole 1CT reaching the relay electrode 6-1 is formed in the first insulating film 1.

第1絶縁膜1の上には、中継電極7が形成されている。中継電極7は、平面視で開口6CTを覆うように開口6CTよりも広く形成されている。中継電極7は、コンタクトホール1CTの内側にも充填され、中継電極6−1と電気的に接続されている。
中継電極7は、例えば窒化チタンで構成されている。窒化チタンは、加工性に優れているが、遮光性が不十分であり、光を完全に遮光することが難しい。
A relay electrode 7 is formed on the first insulating film 1. The relay electrode 7 is formed wider than the opening 6CT so as to cover the opening 6CT in plan view. The relay electrode 7 is also filled inside the contact hole 1CT and is electrically connected to the relay electrode 6-1.
The relay electrode 7 is made of, for example, titanium nitride. Titanium nitride is excellent in workability, but has insufficient light shielding properties, and it is difficult to completely block light.

中継電極7を覆うように、第2絶縁膜2が形成されている。第2絶縁膜2は、例えば酸化シリコンで構成されている。第2絶縁膜2には、中継電極7に至るコンタクトホールが形成されている。   A second insulating film 2 is formed so as to cover the relay electrode 7. The second insulating film 2 is made of, for example, silicon oxide. A contact hole reaching the relay electrode 7 is formed in the second insulating film 2.

第2絶縁膜2の上には、画素電極31が形成されている。画素電極31は、第2絶縁膜2の中継電極7に至るコンタクトホールの内側にも充填され、中継電極7と電気的に接続されている。つまり、画素電極31は、中継電極7、中継電極6−1、容量24の一方の電極24a、及び中継電極15−1aなどを介して、トランジスター124のドレインに電気的に接続されている。   A pixel electrode 31 is formed on the second insulating film 2. The pixel electrode 31 is also filled inside the contact hole reaching the relay electrode 7 of the second insulating film 2 and is electrically connected to the relay electrode 7. That is, the pixel electrode 31 is electrically connected to the drain of the transistor 124 through the relay electrode 7, the relay electrode 6-1, the one electrode 24a of the capacitor 24, the relay electrode 15-1a, and the like.

画素電極31を覆うように、絶縁膜29が形成されている。絶縁膜29は、画素電極31の一部を露出させる開口29CTを有している。上述したように、開口29CTが発光画素20の発光領域となる。   An insulating film 29 is formed so as to cover the pixel electrode 31. The insulating film 29 has an opening 29CT that exposes a part of the pixel electrode 31. As described above, the opening 29CT is a light emitting region of the light emitting pixel 20.

発光領域(開口29CT)において、電源線6と画素電極31との間には、第1絶縁膜1と第2絶縁膜2とがZ方向に順に積層されている。第1絶縁膜1と第2絶縁膜2とで、発光画素20Gにおける光学的距離調整層28Gが形成される。   In the light emitting region (opening 29CT), the first insulating film 1 and the second insulating film 2 are sequentially stacked in the Z direction between the power supply line 6 and the pixel electrode 31. The first insulating film 1 and the second insulating film 2 form an optical distance adjustment layer 28G in the light emitting pixel 20G.

青色(B)の光を発する発光画素20Bの光学的距離調整層28Bは、第1絶縁膜1で構成されている。赤色(R)の光を発する発光画素20Rの光学的距離調整層28Rは、第1絶縁膜1と第2絶縁膜2と第3絶縁膜(図示省略)で構成されている。その結果、光学的距離調整層28の膜厚は、発光画素20Bの光学的距離調整層28B、発光画素20Gの光学的距離調整層28G、発光画素20Rの光学的距離調整層28Rの順に、大きくなっている。   The optical distance adjustment layer 28 </ b> B of the light emitting pixel 20 </ b> B that emits blue (B) light is configured by the first insulating film 1. The optical distance adjustment layer 28R of the light emitting pixel 20R that emits red (R) light includes the first insulating film 1, the second insulating film 2, and the third insulating film (not shown). As a result, the film thickness of the optical distance adjustment layer 28 increases in the order of the optical distance adjustment layer 28B of the light emitting pixel 20B, the optical distance adjustment layer 28G of the light emission pixel 20G, and the optical distance adjustment layer 28R of the light emission pixel 20R. It has become.

有機EL素子30は、発光領域(開口29CT)において順に積層された、画素電極31と、発光機能層32と、対向電極33とで構成される。   The organic EL element 30 includes a pixel electrode 31, a light emitting functional layer 32, and a counter electrode 33, which are sequentially stacked in the light emitting region (opening 29CT).

発光機能層32は、画素電極31の側から順に積層された正孔注入層、正孔輸送層、有機発光層、及び電子輸送層などを有している。有機発光層は、赤色、緑色、及び青色の光成分を有する光を発する。有機発光層は、単層で構成してもよいし、複数の層(例えば、青色で発光する青色発光層と、赤色及び緑色を含む光を発する黄色発光層)で構成してもよい。   The light emitting functional layer 32 includes a hole injection layer, a hole transport layer, an organic light emitting layer, an electron transport layer, and the like, which are sequentially stacked from the pixel electrode 31 side. The organic light emitting layer emits light having red, green, and blue light components. The organic light emitting layer may be composed of a single layer or a plurality of layers (for example, a blue light emitting layer that emits blue light and a yellow light emitting layer that emits light including red and green).

対向電極33は、発光機能層32に電子を供給するためのカソードである。対向電極33は、例えばMgとAgとの合金などで構成され、光透過性と光反射性とを有している。   The counter electrode 33 is a cathode for supplying electrons to the light emitting functional layer 32. The counter electrode 33 is made of, for example, an alloy of Mg and Ag and has light transmittance and light reflectivity.

対向電極33の上には、封止層40が配置されている。封止層40は、水分や酸素などによる発光機能層32や対向電極33の劣化を抑制するパッシベーション膜であり、発光機能層32や対向電極33への水分や酸素の侵入を抑制している。   A sealing layer 40 is disposed on the counter electrode 33. The sealing layer 40 is a passivation film that suppresses deterioration of the light emitting functional layer 32 and the counter electrode 33 due to moisture, oxygen, and the like, and suppresses intrusion of water and oxygen into the light emitting functional layer 32 and the counter electrode 33.

封止層40は、対向電極33の側から順に積層された第1封止層41と、平坦化層42と、第2封止層43とで構成され、有機EL素子30を覆い、素子基板10の略全面に設けられている。なお、封止層40には、外部接続用端子103(図1参照)を露出させる開口(図示省略)が設けられている。   The sealing layer 40 includes a first sealing layer 41, a planarization layer 42, and a second sealing layer 43 that are sequentially stacked from the counter electrode 33 side, covers the organic EL element 30, and covers the element substrate. 10 are provided on substantially the entire surface. The sealing layer 40 is provided with an opening (not shown) for exposing the external connection terminal 103 (see FIG. 1).

第1封止層41及び第2封止層43は、例えば公知技術のプラズマCVD(Chemical Vapor Deposition)法などを用いて形成されたシリコン酸窒化物で構成され、水分や酸素に対して高いバリア性を有している。   The first sealing layer 41 and the second sealing layer 43 are made of silicon oxynitride formed using, for example, a known technique such as plasma CVD (Chemical Vapor Deposition), and have a high barrier against moisture and oxygen. It has sex.

平坦化層42は、熱安定性に優れた例えばエポキシ系樹脂や塗布型の無機材料(シリコン酸化物など)などで構成されている。平坦化層42は、第1封止層41の欠陥(ピンホール、クラック)や異物などを被覆し、平坦な面を形成する。   The planarization layer 42 is made of, for example, an epoxy resin or a coating-type inorganic material (silicon oxide or the like) that is excellent in thermal stability. The planarization layer 42 covers defects (pinholes, cracks), foreign matters, and the like of the first sealing layer 41 to form a flat surface.

封止層40の上には、緑色の着色層50Gが形成されている。なお、発光画素20Bには青色の着色層が形成され、発光画素20Rには赤色の着色層が形成されている。これら緑色の着色層50Gと、青色の着色層と、赤色の着色層とで、カラーフィルター50が形成されている。   On the sealing layer 40, a green colored layer 50G is formed. The light emitting pixel 20B is formed with a blue colored layer, and the light emitting pixel 20R is formed with a red colored layer. A color filter 50 is formed by the green colored layer 50G, the blue colored layer, and the red colored layer.

このように、有機EL装置100では、トランジスター121,122,123,124,125と、容量21,24と、有機EL素子30とが、Z(+)方向に順に積層されている。容量24では、一方の電極24aと絶縁膜17と他方の電極24bとが、Z(+)方向に順に積層されている。有機EL素子30では、画素電極31と発光機能層32と対向電極33とが、Z(+)方向に順に積層されている。   As described above, in the organic EL device 100, the transistors 121, 122, 123, 124, and 125, the capacitors 21 and 24, and the organic EL element 30 are sequentially stacked in the Z (+) direction. In the capacitor 24, one electrode 24a, the insulating film 17, and the other electrode 24b are sequentially stacked in the Z (+) direction. In the organic EL element 30, the pixel electrode 31, the light emitting functional layer 32, and the counter electrode 33 are sequentially stacked in the Z (+) direction.

さらに、容量24と有機EL素子30との間には、容量24の他方の電極24bを覆う第3層間絶縁膜18と電源線6とが積層され、電源線6は、第3層間絶縁膜18を露出する開口6CTを有している。開口6CTで露出された部分の第3層間絶縁膜18及び絶縁膜17を貫き一方の電極24aに至るコンタクトホール18CT2と、電源線6で覆われた部分の第3層間絶縁膜18を貫き他方の電極24bに至るコンタクトホール18CT1とが、形成されている。容量24の一方の電極24a及び画素電極31は、コンタクトホール18CT2に充填された導電材料や、中継電極61を介して、電気的に接続されている。容量24の他方の電極24b及び電源線6は、コンタクトホール18CT1に充填された導電材料を介して電気的に接続されている。   Further, a third interlayer insulating film 18 and a power supply line 6 that cover the other electrode 24 b of the capacitor 24 are stacked between the capacitor 24 and the organic EL element 30, and the power supply line 6 is connected to the third interlayer insulating film 18. The opening 6CT is exposed. The contact hole 18CT2 that penetrates through the third interlayer insulating film 18 and the insulating film 17 in the portion exposed through the opening 6CT to one electrode 24a and the third interlayer insulating film 18 in the portion covered with the power line 6 A contact hole 18CT1 reaching the electrode 24b is formed. One electrode 24a of the capacitor 24 and the pixel electrode 31 are electrically connected via a conductive material filled in the contact hole 18CT2 and the relay electrode 61. The other electrode 24b of the capacitor 24 and the power supply line 6 are electrically connected via a conductive material filled in the contact hole 18CT1.

「光共振構造」
発光領域(開口29CT)では、光反射層としての電源線6と、光学的距離調整層28と、画素電極31と、発光機能層32と、光反射性と光透過性とを有する対向電極33とが、Z(+)方向に沿って順に積層されている。かかる構成によって、発光機能層32で発した光を電源線6と対向電極33との間で往復させ(反射させ)、特定波長の光を共振(増幅)させる。特定波長の光は、封止基板70から表示光としてZ(+)方向に射出される。このように、有機EL装置100は、特定波長の光を選択的に増幅させる光共振構造を有している。
"Optical resonance structure"
In the light emitting region (opening 29CT), the power supply line 6 as the light reflecting layer, the optical distance adjusting layer 28, the pixel electrode 31, the light emitting functional layer 32, and the counter electrode 33 having light reflectivity and light transmittance. Are sequentially stacked along the Z (+) direction. With this configuration, light emitted from the light emitting functional layer 32 is reciprocated (reflected) between the power supply line 6 and the counter electrode 33, and light of a specific wavelength is resonated (amplified). Light of a specific wavelength is emitted from the sealing substrate 70 as display light in the Z (+) direction. Thus, the organic EL device 100 has an optical resonance structure that selectively amplifies light of a specific wavelength.

発光画素20Bでは、共振波長(輝度が最大となるピーク波長)が470nmとなるように、光学的距離調整層28Bの膜厚が設定されている。発光画素20Gでは、共振波長が540nmとなるように、光学的距離調整層28Gの膜厚が設定されている。発光画素20Rでは、共振波長が610nmとなるように、光学的距離調整層28Rの膜厚が設定されている。   In the light emitting pixel 20B, the film thickness of the optical distance adjustment layer 28B is set so that the resonance wavelength (peak wavelength at which the luminance becomes maximum) is 470 nm. In the light emitting pixel 20G, the film thickness of the optical distance adjustment layer 28G is set so that the resonance wavelength is 540 nm. In the light emitting pixel 20R, the film thickness of the optical distance adjustment layer 28R is set so that the resonance wavelength is 610 nm.

その結果、発光画素20Rから610nmをピーク波長とする赤色(R)の光が発せられ、発光画素20Gから540nmをピーク波長とする緑色(G)の光が発せられ、発光画素20Bから470nmをピーク波長とする青色(B)の光が発せられる。このように、本実施形態に係る有機EL装置100は、光共振構造を有し、発光画素20から発する光の色純度を高めている。   As a result, red (R) light having a peak wavelength of 610 nm is emitted from the light emitting pixel 20R, green (G) light having a peak wavelength of 540 nm is emitted from the light emitting pixel 20G, and peak is 470 nm from the light emitting pixel 20B. Blue (B) light having a wavelength is emitted. As described above, the organic EL device 100 according to the present embodiment has an optical resonance structure and increases the color purity of light emitted from the light emitting pixels 20.

「画素コンタクト領域」
図7は、図6の破線で囲まれた領域Bの拡大図である。つまり、図7は、画素電極31と中継電極7と中継電極6−1と容量24の一方の電極24aとが電気的に接続された領域、つまり画素コンタクト領域の概略断面図である。同図における破線の矢印は、中継電極7を透過した迷光Lの状態を、模式的に示している。
図7において、斜線の網掛けが施された部分は、光を遮光する領域である。丸ドットの網掛けが施された部分は、遮光性が不十分な領域である。網掛けが施されていない部分(背景が白の部分)は、光を透過する透過領域である。
"Pixel contact area"
FIG. 7 is an enlarged view of a region B surrounded by a broken line in FIG. That is, FIG. 7 is a schematic cross-sectional view of a region where the pixel electrode 31, the relay electrode 7, the relay electrode 6-1 and one electrode 24a of the capacitor 24 are electrically connected, that is, a pixel contact region. The broken line arrow in the figure schematically shows the state of the stray light L that has passed through the relay electrode 7.
In FIG. 7, the shaded area is a light shielding area. A portion where the round dot is shaded is an area where the light shielding property is insufficient. A portion not shaded (a portion with a white background) is a transmission region that transmits light.

図8は、Z(+)方向から見た画素コンタクト領域の概略平面図である。図8には、コンタクトホール18CT1、コンタクトホール18CT2、中継電極6−1の輪郭、及び開口24bCT及び開口6CTの輪郭が図示され、他の構成要素の図示は省略されている。
図8において、コンタクトホール18CT1及びコンタクトホール18CT2が形成された領域には、網掛けが施されている。中継電極6−1の輪郭は実線で示され、開口24bCT及び開口6CTの輪郭は破線で示されている。
以降、図7及び図8を参照して、画素コンタクト領域の状態を説明する。
FIG. 8 is a schematic plan view of the pixel contact region viewed from the Z (+) direction. FIG. 8 shows the outlines of the contact hole 18CT1, the contact hole 18CT2, and the relay electrode 6-1, and the outlines of the opening 24bCT and the opening 6CT, and other components are not shown.
In FIG. 8, the region where the contact hole 18CT1 and the contact hole 18CT2 are formed is shaded. The outline of the relay electrode 6-1 is indicated by a solid line, and the outlines of the opening 24bCT and the opening 6CT are indicated by a broken line.
Hereinafter, the state of the pixel contact region will be described with reference to FIGS.

図7に示すように、容量24の一方の電極24a及び他方の電極24bと、第1の導電材料4と、第2の導電材料5と、電源線6と、中継電極6−1とは、優れた遮光性を有しているので、これら構成要素が設けられた領域は、遮光領域となる。中継電極7は、窒化チタンで構成され遮光性に劣るので、中継電極7が形成された領域は、光の一部を透過する。絶縁膜17と、第3層間絶縁膜18と、第1絶縁膜1と、第2絶縁膜2と、画素電極31と、絶縁膜29とは透光性材料で構成されているので、これら構成要素が設けられた領域は、光を透過する透過領域となる。   As shown in FIG. 7, one electrode 24 a and the other electrode 24 b of the capacitor 24, the first conductive material 4, the second conductive material 5, the power supply line 6, and the relay electrode 6-1 are Since the light-shielding property is excellent, the region provided with these components is a light-shielding region. Since the relay electrode 7 is made of titanium nitride and has poor light shielding properties, the region where the relay electrode 7 is formed transmits part of the light. Since the insulating film 17, the third interlayer insulating film 18, the first insulating film 1, the second insulating film 2, the pixel electrode 31, and the insulating film 29 are made of a translucent material, these configurations are used. The region in which the element is provided becomes a transmission region that transmits light.

コンタクトホール18CT2には、第1の導電材料4が充填されている。第1の導電材料4は、第3層間絶縁膜18の側に配置されたバリアメタル4bと、バリアメタル4bの第3層間絶縁膜18と反対側に配置されたタングステン4aとで構成される。コンタクトホール18CT1には、第2の導電材料5が充填されている。第2の導電材料5は、第3層間絶縁膜18の側に配置されたバリアメタル5bと、バリアメタル5bの第3層間絶縁膜18と反対側に配置されたタングステン5aとで構成される。   The contact hole 18CT2 is filled with the first conductive material 4. The first conductive material 4 includes a barrier metal 4b disposed on the third interlayer insulating film 18 side and tungsten 4a disposed on the opposite side of the barrier metal 4b from the third interlayer insulating film 18. The contact hole 18CT1 is filled with the second conductive material 5. The second conductive material 5 includes a barrier metal 5b disposed on the third interlayer insulating film 18 side and tungsten 5a disposed on the opposite side of the barrier metal 5b from the third interlayer insulating film 18.

第1の導電材料4と第2の導電材料5とは、同じ工程で形成されている。バリアメタル4b及びバリアメタル5bは、窒化チタンを含んでいる。例えば、バリアメタル4b及びバリアメタル5bは、窒化チタン、またはチタンと窒化チタンとを積層した2層膜などで構成される。   The first conductive material 4 and the second conductive material 5 are formed in the same process. The barrier metal 4b and the barrier metal 5b contain titanium nitride. For example, the barrier metal 4b and the barrier metal 5b are composed of titanium nitride or a two-layer film in which titanium and titanium nitride are stacked.

タングステン4a,5aは、遮光性や加工性(成膜やエッチングのし易さ)に優れているので、コンタクトホール18CT1やコンタクトホール18CT2の内側に充填する導電材料として好ましい。   Tungsten 4a, 5a is preferable as a conductive material filled inside the contact hole 18CT1 or the contact hole 18CT2 because it has excellent light shielding properties and workability (easiness of film formation and etching).

窒化チタンは、加工性(成膜やエッチングのし易さ)や密着性に優れている。さらに、窒化チタンは、光を吸収する性質を有しているので、タングステン4a,5aの表面を窒化チタンで覆うことによって、光の反射を低減することができる。よって、タングステン4a,5aと第3層間絶縁膜18の間(タングステン4a,5aの表面)に、窒化チタンを含むバリアメタル4b,5bを配置することが好ましい。
第1の導電材料4が充填されたコンタクトホール18CT2が形成された領域、及び第2の導電材料5が充填されたコンタクトホール18CT1が形成された領域は、遮光領域となり、さらに光の反射も低減されている。
Titanium nitride is excellent in processability (ease of film formation and etching) and adhesion. Furthermore, since titanium nitride has the property of absorbing light, the reflection of light can be reduced by covering the surfaces of the tungsten 4a and 5a with titanium nitride. Therefore, it is preferable to dispose the barrier metals 4b and 5b containing titanium nitride between the tungsten 4a and 5a and the third interlayer insulating film 18 (surfaces of the tungsten 4a and 5a).
The region where the contact hole 18CT2 filled with the first conductive material 4 and the region where the contact hole 18CT1 filled with the second conductive material 5 are formed are light-shielding regions, and the reflection of light is also reduced. Has been.

図8に示すように、Z(+)方向から見た場合に、開口24bCT,6CTの輪郭、中継電極6−1の輪郭、コンタクトホール18CT1の輪郭、コンタクトホール18CT2の輪郭は正方形である。
なお、これら輪郭は、正方形に限定されず、長方形、円形、楕円形、直線と曲線とを有する形であってもよい。
As shown in FIG. 8, when viewed from the Z (+) direction, the outlines of the openings 24bCT and 6CT, the outline of the relay electrode 6-1, the outline of the contact hole 18CT1, and the outline of the contact hole 18CT2 are square.
Note that these contours are not limited to squares, but may be rectangles, circles, ellipses, or shapes having straight lines and curves.

コンタクトホール18CT2は、開口24bCT及び開口6CTの内側に配置される。ここで、コンタクトホール18CT2の一辺の長さはD1であり、開口24bCT,6CTとコンタクトホール18CT2との間の間隔はD12である。開口6CTの一辺の長さは、D2である。以降、開口6CTの一辺の長さD2を、開口寸法D2と称す。
コンタクトホール18CT1は、コンタクトホール18CT2及び開口24bCT,6CTを囲むように配置されている。
The contact hole 18CT2 is disposed inside the opening 24bCT and the opening 6CT. Here, the length of one side of the contact hole 18CT2 is D1, and the distance between the openings 24bCT and 6CT and the contact hole 18CT2 is D12. The length of one side of the opening 6CT is D2. Hereinafter, the length D2 of one side of the opening 6CT is referred to as an opening dimension D2.
The contact hole 18CT1 is disposed so as to surround the contact hole 18CT2 and the openings 24bCT and 6CT.

上述したように、電源線6の開口6CT(開口6CTの輪郭)と中継電極6−1(中継電極6−1の輪郭)との間の領域は、光の透過領域である。光の透過領域の寸法(開口6CTと中継電極6−1との間の間隔)はW1である。上述したように、光の透過領域の寸法W1は、加工精度(例えば、概略0.1〜0.2μm)を考慮して、概略0.2〜0.3μmとなっている。   As described above, the region between the opening 6CT of the power supply line 6 (the contour of the opening 6CT) and the relay electrode 6-1 (the contour of the relay electrode 6-1) is a light transmission region. The dimension of the light transmission region (the interval between the opening 6CT and the relay electrode 6-1) is W1. As described above, the dimension W1 of the light transmission region is approximately 0.2 to 0.3 μm in consideration of processing accuracy (for example, approximately 0.1 to 0.2 μm).

図7に示すように、迷光Lの一部は、中継電極7を透過して開口6CTと中継電極6−1との間の透過領域の側に向かう。さらに、図示を省略するが、迷光Lの一部は、第1絶縁膜1の中を通過し、電源線6及び中継電極7との間で反射され、開口6CTと中継電極6−1との間の透過領域の側に向かう。これら迷光Lの一部は、開口6CTと中継電極6−1との間の透過領域を透過し、トランジスター121,122,123,124,125の側に進行する。   As shown in FIG. 7, part of the stray light L passes through the relay electrode 7 and travels toward the transmission region between the opening 6CT and the relay electrode 6-1. Furthermore, although illustration is omitted, a part of the stray light L passes through the first insulating film 1 and is reflected between the power supply line 6 and the relay electrode 7, and is formed between the opening 6CT and the relay electrode 6-1. Go to the side of the transmissive area in between. A part of the stray light L passes through the transmission region between the opening 6CT and the relay electrode 6-1, and travels toward the transistors 121, 122, 123, 124, and 125.

例えば、黒表示の発光画素20では、隣り合う発光画素20で発した光の一部が迷光Lとなって、当該黒表示の発光画素20に影響を及ぼす。つまり、複数配列されたうちの一の発光画素20が発した光だけでなく、他の発光画素20が発した光も、当該一の発光画素20に影響を及ぼす迷光Lとなる。   For example, in the black light emitting pixel 20, a part of the light emitted from the adjacent light emitting pixels 20 becomes stray light L, which affects the black light emitting pixel 20. That is, not only the light emitted from one of the plurality of light emitting pixels 20 but also the light emitted from the other light emitting pixels 20 becomes stray light L that affects the one light emitting pixel 20.

光の透過領域を通過し、Z(−)方向に進行する光は、容量24の一方の電極24a及び他方の電極24bで遮光され、トランジスター121,122,123,124,125の側に進行しにくくなる。   Light that passes through the light transmission region and travels in the Z (−) direction is shielded by one electrode 24a and the other electrode 24b of the capacitor 24, and travels toward the transistors 121, 122, 123, 124, and 125. It becomes difficult.

光の透過領域を通過し、Z(−)方向と交差する方向に進行する光は、第2の導電材料5が充填されたコンタクトホール18CT1によって遮光され、トランジスター121,122,123,124,125の側に進行しにくくなる。   The light that passes through the light transmission region and travels in the direction intersecting the Z (−) direction is shielded by the contact hole 18CT1 filled with the second conductive material 5, and the transistors 121, 122, 123, 124, and 125 are blocked. It becomes difficult to advance to the side.

すなわち、光の透過領域に対してZ(−)方向に遮光性に優れた容量24の一方の電極24a及び他方の電極24bを設け、且つ光の透過領域を囲むように第2の導電材料5が充填されたコンタクトホール18CT1(遮光領域)を設けることによって、迷光Lをトランジスター121,122,123,124,125の側に進行しにくくすることができる。従って、迷光Lによるトランジスター121,122,123,124,125のリーク電流(光リーク電流)の増加を小さくすることができる。   That is, the second conductive material 5 is provided so that one electrode 24a and the other electrode 24b of the capacitor 24 having excellent light shielding properties are provided in the Z (−) direction with respect to the light transmission region and surround the light transmission region. By providing the contact hole 18CT1 (light-shielding region) filled with, stray light L can be made difficult to travel to the transistors 121, 122, 123, 124, and 125 side. Therefore, an increase in leakage current (light leakage current) of the transistors 121, 122, 123, 124, and 125 due to stray light L can be reduced.

以上述べたように、本実施形態に係る有機EL装置100では、画素回路110に容量24が形成されているので、トランジスター121,122,123,124,125のリーク電流が大きくなっても、画素電極31の電位V1の変化が小さくなり、例えば本来黒表示であるべき発光画素20が発光するという画質の劣化が抑制されるという効果を得ることができる。   As described above, in the organic EL device 100 according to the present embodiment, since the capacitor 24 is formed in the pixel circuit 110, the pixel even if the leakage current of the transistors 121, 122, 123, 124, 125 increases. The change in the potential V1 of the electrode 31 becomes small, and for example, it is possible to obtain an effect of suppressing deterioration in image quality that the light emitting pixel 20 that should originally display black light emits light.

さらに、本実施形態に係る有機EL装置100では、容量24の一方の電極24a、他方の電極24b、第2の導電材料5が充填されたコンタクトホール18CT1などの遮光部を、光の透過領域の周囲に設けることによって、トランジスター121,122,123,124,125の側に迷光Lが進行しにくくなり、迷光Lによるトランジスター121,122,123,124,125のリーク電流(光リーク電流)を小さくすることができるという効果を得ることができる。   Furthermore, in the organic EL device 100 according to the present embodiment, the light-shielding portion such as the one electrode 24a of the capacitor 24, the other electrode 24b, the contact hole 18CT1 filled with the second conductive material 5 is provided in the light transmission region. By providing it around, the stray light L is less likely to travel toward the transistors 121, 122, 123, 124, and 125, and the leakage current (light leakage current) of the transistors 121, 122, 123, 124, and 125 due to the stray light L is reduced. The effect that it can be done can be obtained.

従って、本実施形態に係る有機EL装置100では、トランジスター121,122,123,124,125のリーク電流の増加(特性の変化)による画質の劣化が抑制され、高画質の表示を提供することができる。   Therefore, in the organic EL device 100 according to this embodiment, image quality deterioration due to an increase in leakage current (change in characteristics) of the transistors 121, 122, 123, 124, and 125 is suppressed, and a high-quality display can be provided. it can.

(実施形態2)
「有機EL装置の概要」
図9は、図7に対応し、実施形態2に係る有機EL装置の画素コンタクト領域の概略断面図である。図10は、図8に対応し、画素コンタクト領域の概略平面図である。図11は、画素コンタクト領域の製造方法を示す工程フローである。図12及び図13は、図7に対応し、図10に示す各工程を経た後の画素コンタクト領域の状態を示す概略断面図である。
(Embodiment 2)
"Outline of organic EL device"
FIG. 9 corresponds to FIG. 7 and is a schematic cross-sectional view of the pixel contact region of the organic EL device according to the second embodiment. FIG. 10 corresponds to FIG. 8 and is a schematic plan view of the pixel contact region. FIG. 11 is a process flow showing a method for manufacturing a pixel contact region. 12 and 13 correspond to FIG. 7 and are schematic cross-sectional views showing the state of the pixel contact region after the respective steps shown in FIG.

本実施形態は、実施形態1と比べて光の透過領域が小さくなっている。この点が、本実施形態と実施形態1との主な相違点である。さらに、本実施形態は、実施形態1と比べて小さな光の透過領域を形成することができる製造方法を有している。
以下、図9乃至図13を参照して、本実施形態に係る有機EL装置200及び有機EL装置200の製造方法の概要を、実施形態1との相違点を中心に説明する。なお、実施形態1と同一の構成部位については、同一の符号を附し、重複する説明を省略する。
In the present embodiment, the light transmission region is smaller than that in the first embodiment. This is the main difference between the present embodiment and the first embodiment. Furthermore, this embodiment has a manufacturing method capable of forming a light transmission region smaller than that of the first embodiment.
Hereinafter, an overview of the organic EL device 200 and the method for manufacturing the organic EL device 200 according to the present embodiment will be described with a focus on differences from the first embodiment with reference to FIGS. 9 to 13. In addition, about the component same as Embodiment 1, the same code | symbol is attached | subjected and the overlapping description is abbreviate | omitted.

図9に示すように、第3層間絶縁膜18には、第3層間絶縁膜18を貫き、容量24の他方の電極24bに至るコンタクトホール18CT1が形成されている。コンタクトホール18CT1には、第2の導電材料5が充填されている。   As shown in FIG. 9, the third interlayer insulating film 18 is formed with a contact hole 18CT1 that penetrates the third interlayer insulating film 18 and reaches the other electrode 24b of the capacitor 24. The contact hole 18CT1 is filled with the second conductive material 5.

第3層間絶縁膜18の上には、第4配線層18−1によって電源線6が形成されている。電源線6は第1絶縁膜1で覆われ、第1絶縁膜1及び電源線6を貫き第3層間絶縁膜18を露出する開口6CTaが、発光画素20毎に形成されている。
なお、第1絶縁膜1は、本発明における「第2の絶縁膜」の一例である。第1絶縁膜1及び電源線6を貫く開口6CTaが形成されている点や、開口6CTaの内側に中継電極が形成されていない点も、実施形態1と異なる。
On the third interlayer insulating film 18, the power supply line 6 is formed by the fourth wiring layer 18-1. The power supply line 6 is covered with the first insulating film 1, and an opening 6 CTa that penetrates the first insulating film 1 and the power supply line 6 and exposes the third interlayer insulating film 18 is formed for each light emitting pixel 20.
The first insulating film 1 is an example of the “second insulating film” in the present invention. The difference from the first embodiment is that an opening 6CTa penetrating the first insulating film 1 and the power supply line 6 is formed and a relay electrode is not formed inside the opening 6CTa.

開口6CTaで露出された第3層間絶縁膜18は、側壁絶縁膜3で覆われている。
なお、側壁絶縁膜3は、本発明における「第3の絶縁膜」の一例である。側壁絶縁膜3が形成されている点も、実施形態1と異なる。
The third interlayer insulating film 18 exposed through the opening 6CTa is covered with the sidewall insulating film 3.
The sidewall insulating film 3 is an example of the “third insulating film” in the present invention. The side wall insulating film 3 is also different from the first embodiment.

開口6CTaで露出された部分では、側壁絶縁膜3と第3層間絶縁膜18と絶縁膜17とを貫き容量24の一方の電極24aに至るコンタクトホール18CT2aが形成されている。
なお、コンタクトホール18CT2aは、本発明における「第3の絶縁膜、及び第1の開口で露出された部分の第1の絶縁膜を貫き第1の容量電極に至る第1のコンタクトホール」の一例である。側壁絶縁膜3と第3層間絶縁膜18と絶縁膜17とを貫くコンタクトホール18CT2aが形成されている点も、実施形態1と異なる。
In the portion exposed through the opening 6CTa, a contact hole 18CT2a that penetrates the sidewall insulating film 3, the third interlayer insulating film 18, and the insulating film 17 and reaches one electrode 24a of the capacitor 24 is formed.
The contact hole 18CT2a is an example of the “first contact hole that penetrates through the third insulating film and the first insulating film exposed at the first opening to the first capacitor electrode” in the present invention. It is. The difference from the first embodiment is that a contact hole 18CT2a penetrating the sidewall insulating film 3, the third interlayer insulating film 18, and the insulating film 17 is formed.

コンタクトホール18CT2a及び開口6CTaを覆うように、中継電極7が形成されている。本実施形態に係る中継電極7は、コンタクトホール18CT2aの内側にも充填されており、この点も実施形態1と異なる。
なお、中継電極7は、本発明における「第2の導電材料」の一例である。
A relay electrode 7 is formed so as to cover the contact hole 18CT2a and the opening 6CTa. The relay electrode 7 according to the present embodiment is also filled inside the contact hole 18CT2a, which is also different from the first embodiment.
The relay electrode 7 is an example of the “second conductive material” in the present invention.

中継電極7は、バリアメタル7bとタングステン7aとで構成される。バリアメタル7bは、窒化チタンで構成され、コンタクトホール18CT2aの内側(第3の絶縁膜の側)と、第1絶縁膜1及び側壁絶縁膜3の表面とに配置されている。つまり、バリアメタル7bは、平面視で開口6CTaよりも広く形成されている。   The relay electrode 7 is composed of a barrier metal 7b and tungsten 7a. The barrier metal 7b is made of titanium nitride, and is disposed inside the contact hole 18CT2a (on the side of the third insulating film) and on the surfaces of the first insulating film 1 and the sidewall insulating film 3. That is, the barrier metal 7b is formed wider than the opening 6CTa in plan view.

バリアメタル7bには、コンタクトホール18CT2aの形状を反映した凹部が形成される。タングステン7aは、当該凹部の中に充填されている。   A recess that reflects the shape of the contact hole 18CT2a is formed in the barrier metal 7b. Tungsten 7a is filled in the recess.

タングステン7aが充填された部分の中継電極7は、優れた遮光性を有している。タングステン7aが充填されていない部分の中継電極7(バリアメタル7b)は、遮光性に劣り、有機EL素子30の発光機能層32で発せられた迷光Lの一部を透過する。
よって、コンタクトホール18CT2aが形成された領域が、遮光領域となる。そして、開口6CTaとコンタクトホール18CT2aとの間の領域が、光が透過する透過領域になる。つまり、本実施形態における開口6CTaとコンタクトホール18CT2aとの間の領域は、実施形態1における開口6CTと中継電極6−1との間の領域に対応し、迷光Lが透過する透過領域になる。
以降、開口6CTaとコンタクトホール18CT2aとの間の領域を、光の透過領域と称す。
なお、開口6CTと中継電極6−1との間には、側壁絶縁膜3が配置されている。
The portion of the relay electrode 7 filled with the tungsten 7a has excellent light shielding properties. The portion of the relay electrode 7 (barrier metal 7 b) that is not filled with the tungsten 7 a is inferior in light-shielding property and transmits part of the stray light L emitted from the light emitting functional layer 32 of the organic EL element 30.
Therefore, the region where the contact hole 18CT2a is formed becomes a light shielding region. A region between the opening 6CTa and the contact hole 18CT2a becomes a transmission region through which light is transmitted. That is, the region between the opening 6CTa and the contact hole 18CT2a in the present embodiment corresponds to the region between the opening 6CT and the relay electrode 6-1 in the first embodiment, and becomes a transmission region through which the stray light L is transmitted.
Hereinafter, a region between the opening 6CTa and the contact hole 18CT2a is referred to as a light transmission region.
Note that the sidewall insulating film 3 is disposed between the opening 6CT and the relay electrode 6-1.

中継電極7を覆うように、第2絶縁膜2が形成されている。第2絶縁膜2には、中継電極7に至るコンタクトホールが形成されている。第2絶縁膜2の上には、画素電極31が形成されている。画素電極31は、中継電極7に至るコンタクトホールの内側にも充填され、中継電極7に電気的に接続されている。つまり、画素電極31は、中継電極7、容量24の一方の電極24a、及び中継電極15−1aなどを介して、トランジスター124のドレインに電気的に接続されている。   A second insulating film 2 is formed so as to cover the relay electrode 7. A contact hole reaching the relay electrode 7 is formed in the second insulating film 2. A pixel electrode 31 is formed on the second insulating film 2. The pixel electrode 31 is also filled inside the contact hole reaching the relay electrode 7 and is electrically connected to the relay electrode 7. That is, the pixel electrode 31 is electrically connected to the drain of the transistor 124 via the relay electrode 7, the one electrode 24a of the capacitor 24, the relay electrode 15-1a, and the like.

このように、有機EL装置200では、トランジスター121,122,123,124,125と、容量21,24と、有機EL素子30とが、Z(+)方向に順に積層されている。容量24では、一方の電極24aと絶縁膜17と他方の電極24bとが、Z(+)方向に順に積層されている。有機EL素子30では、画素電極31と発光機能層32と対向電極33とが、Z(+)方向に順に積層されている。   As described above, in the organic EL device 200, the transistors 121, 122, 123, 124, and 125, the capacitors 21 and 24, and the organic EL element 30 are sequentially stacked in the Z (+) direction. In the capacitor 24, one electrode 24a, the insulating film 17, and the other electrode 24b are sequentially stacked in the Z (+) direction. In the organic EL element 30, the pixel electrode 31, the light emitting functional layer 32, and the counter electrode 33 are sequentially stacked in the Z (+) direction.

容量24と有機EL素子30との間には、容量24の他方の電極24bを覆う第3層間絶縁膜18と電源線6と第1絶縁膜1とが順に積層されている。第1絶縁膜1及び電源線6を貫き、第3層間絶縁膜18を露出する開口6CTaが形成され、開口6CTaで露出された第3層間絶縁膜18は側壁絶縁膜3で覆われている。   Between the capacitor 24 and the organic EL element 30, the third interlayer insulating film 18, the power supply line 6, and the first insulating film 1 covering the other electrode 24b of the capacitor 24 are laminated in order. An opening 6CTa that penetrates the first insulating film 1 and the power supply line 6 and exposes the third interlayer insulating film 18 is formed, and the third interlayer insulating film 18 exposed through the opening 6CTa is covered with the sidewall insulating film 3.

側壁絶縁膜3と、開口6CTaで露出された第3層間絶縁膜18と、絶縁膜17とを貫き、容量24の一方の電極24aに至るコンタクトホール18CT2aが形成されている。電源線6で覆われた部分の第3層間絶縁膜18を貫き、容量24の他方の電極24bに至るコンタクトホール18CT1が形成されている。   A contact hole 18CT2a that penetrates through the sidewall insulating film 3, the third interlayer insulating film 18 exposed through the opening 6CTa, and the insulating film 17 and reaches one electrode 24a of the capacitor 24 is formed. A contact hole 18CT1 that penetrates through the third interlayer insulating film 18 covered with the power line 6 and reaches the other electrode 24b of the capacitor 24 is formed.

容量24の一方の電極24a及び画素電極31は、コンタクトホール18CT2aに充填された中継電極7を介して電気的に接続されている。容量24の他方の電極24b及び電源線6は、コンタクトホール18CT1に充填された第2の導電材料5を介して電気的に接続されている。   One electrode 24a of the capacitor 24 and the pixel electrode 31 are electrically connected via the relay electrode 7 filled in the contact hole 18CT2a. The other electrode 24b of the capacitor 24 and the power supply line 6 are electrically connected via the second conductive material 5 filled in the contact hole 18CT1.

図10に示すように、コンタクトホール18CT2aは、開口6CTaの内側に配置される。ここで、コンタクトホール18CT2aの一辺の長さはD1であり、実施形態1のコンタクトホール18CT2と同じ長さである。光の透過領域の寸法(開口6CTaとコンタクトホール18CT2aとの間の間隔)は、D13である。開口6CTaの開口寸法は、D3である。
コンタクトホール18CT1は、コンタクトホール18CT2a及び開口24bCTを囲むように配置されている。
As shown in FIG. 10, the contact hole 18CT2a is arranged inside the opening 6CTa. Here, the length of one side of the contact hole 18CT2a is D1, which is the same length as the contact hole 18CT2 of the first embodiment. The dimension of the light transmission region (the distance between the opening 6CTa and the contact hole 18CT2a) is D13. The opening size of the opening 6CTa is D3.
The contact hole 18CT1 is disposed so as to surround the contact hole 18CT2a and the opening 24bCT.

詳細は後述するが、開口6CTaの開口寸法D3は、実施形態1の開口寸法D2と比べて小さくなっている。さらに、光の透過領域の寸法D13は、実施形態1の光の透過領域の寸法W1と比べて小さくなっている。
本実施形態は、実施形態1の光の透過領域の寸法W1と比べて、小さな寸法D13の光の透過領域を安定して形成することができる製造方法を有している。次に、本実施形態に係る製造方法の概要を説明する。
Although details will be described later, the opening dimension D3 of the opening 6CTa is smaller than the opening dimension D2 of the first embodiment. Further, the dimension D13 of the light transmission region is smaller than the dimension W1 of the light transmission region of the first embodiment.
This embodiment has a manufacturing method that can stably form a light transmission region having a small dimension D13 as compared with the light transmission region dimension W1 of the first embodiment. Next, an outline of the manufacturing method according to the present embodiment will be described.

「製造方法の概要」
図11に示すように、画素コンタクト領域を形成する工程は、電源線6及び第1絶縁膜1を形成する工程(ステップS1)と、開口6CTaを形成する工程(ステップS2)と、側壁絶縁膜3を形成する工程(ステップS3)と、コンタクトホール18CT2aを形成する工程(ステップS4)と、バリアメタル7bを形成する工程(ステップS5)と、タングステン7aを充填する工程(ステップS6)と、を含んでいる。
"Outline of manufacturing method"
As shown in FIG. 11, the step of forming the pixel contact region includes the step of forming the power supply line 6 and the first insulating film 1 (step S1), the step of forming the opening 6CTa (step S2), and the sidewall insulating film. 3 (step S3), a contact hole 18CT2a formation step (step S4), a barrier metal 7b formation step (step S5), and a tungsten 7a filling step (step S6). Contains.

ステップS1では、図12(a)に示すように、酸化シリコンで構成された第3層間絶縁膜18の上に、例えばスパッタ法を用いて概略100nmの膜厚のアルミニウムを堆積し、電源線6を形成する。次に、例えばプラズマCVD法を用いて概略200nmの窒化シリコンを堆積し、第1絶縁膜1を形成する。つまり、ステップS1では、Z(−)方向の寸法(膜厚)が概略100nmである電源線6と、第1絶縁膜1のZ(−)方向の寸法が概略200nmである第1絶縁膜1とを形成する。
なお、第3層間絶縁膜18には、あらかじめ第2の導電材料5が充填されたコンタクトホール18CT1が形成されている。
Z(−)方向は、本発明における「第2の方向」の一例である。
In step S1, as shown in FIG. 12A, aluminum having a thickness of about 100 nm is deposited on the third interlayer insulating film 18 made of silicon oxide by using, for example, a sputtering method, and the power source line 6 Form. Next, approximately 200 nm of silicon nitride is deposited using, for example, a plasma CVD method, and the first insulating film 1 is formed. That is, in step S1, the power supply line 6 whose dimension (film thickness) in the Z (−) direction is approximately 100 nm and the first insulating film 1 whose dimension in the Z (−) direction of the first insulating film 1 is approximately 200 nm. And form.
In the third interlayer insulating film 18, a contact hole 18CT1 previously filled with the second conductive material 5 is formed.
The Z (−) direction is an example of the “second direction” in the present invention.

ステップS2では、図12(b)に示すように、例えばRIE(Reactive Ionic Etching)装置などの容量結合型ドライエッチング装置を用いたドライエッチング法によって、第1絶縁膜1及び電源線6にZ(−)方向の異方性エッチングを施し、Z(−)方向に沿った壁面で囲まれた開口6CTaを形成する。詳しくは、フッ素系ガスを用いたドライエッチング法によって第1絶縁膜1(窒化シリコン)をZ(−)方向にエッチングした後に、塩素系ガスを用いたドライエッチング法によって電源線6(アルミニウム)をZ(−)方向にエッチングして、第1絶縁膜1及び電源線6を貫き第3層間絶縁膜18を露出する開口6CTaを形成する。   In step S2, as shown in FIG. 12 (b), the first insulating film 1 and the power supply line 6 are filled with Z () by a dry etching method using a capacitively coupled dry etching apparatus such as an RIE (Reactive Ionic Etching) apparatus. An anisotropic etching in the-) direction is performed to form an opening 6CTa surrounded by a wall surface along the Z (-) direction. Specifically, after the first insulating film 1 (silicon nitride) is etched in the Z (−) direction by a dry etching method using a fluorine-based gas, the power line 6 (aluminum) is connected by a dry etching method using a chlorine-based gas. Etching in the Z (−) direction is performed to form an opening 6CTa that penetrates the first insulating film 1 and the power supply line 6 and exposes the third interlayer insulating film 18.

開口6CTaのZ(−)方向と交差する方向の寸法(開口寸法)は、D3である。ステップS2では、実施形態1の開口6CTの開口寸法D2よりも小さな開口寸法D3の開口6CTaを、第1絶縁膜1及び電源線6をZ(−)方向に貫いて形成する。開口6CTaの深さ(Z(−)方向の長さ)Hは、電源線6の膜厚(概略100nm)と第1絶縁膜1の膜厚(概略200nm)とを足した寸法(概略300nm)になる。   The dimension (opening dimension) in the direction intersecting the Z (−) direction of the opening 6CTa is D3. In step S2, an opening 6CTa having an opening dimension D3 smaller than the opening dimension D2 of the opening 6CT of the first embodiment is formed so as to penetrate the first insulating film 1 and the power supply line 6 in the Z (−) direction. The depth (length in the Z (−) direction) H of the opening 6CTa is a dimension (approximately 300 nm) obtained by adding the film thickness (approximately 100 nm) of the power supply line 6 and the film thickness (approximately 200 nm) of the first insulating film 1. become.

ステップS3では、図12(c)に示すように、例えばプラズマCVD法を用いて膜厚が概略100nmの窒化シリコンを成膜して、側壁絶縁膜3を形成する。   In step S3, as shown in FIG. 12C, the sidewall insulating film 3 is formed by depositing silicon nitride having a thickness of approximately 100 nm by using, for example, a plasma CVD method.

側壁絶縁膜3は、第3層間絶縁膜18の表面を覆う第1の部分3−1と、開口6CTaの壁面を覆う第2の部分3−2と、第1絶縁膜1の表面を覆う第3の部分3−3とで構成される。プラズマCVD法を用いた窒化シリコンは段差被覆性に優れているので、第1の部分3−1の側壁絶縁膜3のZ(−)方向の寸法、第2の部分3−2の側壁絶縁膜3のZ(−)方向と交差する方向の寸法、及び第3の部分3−3の側壁絶縁膜3のZ(−)方向の寸法はD13であり、概略100nmである。
なお、寸法D13は、ステップS3において形成する窒化シリコンの成膜条件によって調整することができる。
The sidewall insulating film 3 includes a first portion 3-1 that covers the surface of the third interlayer insulating film 18, a second portion 3-2 that covers the wall surface of the opening 6 CTa, and a first portion that covers the surface of the first insulating film 1. 3 part 3-3. Since silicon nitride using the plasma CVD method has excellent step coverage, the dimension in the Z (−) direction of the sidewall insulating film 3 of the first portion 3-1, the sidewall insulating film of the second portion 3-2. 3 in the direction crossing the Z (−) direction, and the dimension in the Z (−) direction of the sidewall insulating film 3 of the third portion 3-3 is D13, which is approximately 100 nm.
The dimension D13 can be adjusted according to the film formation conditions of the silicon nitride formed in step S3.

また、第2の部分3−2の側壁絶縁膜3のZ(−)方向の寸法は、寸法D13(概略100nm)と深さH(概略300nm)とを足した長さ(概略400nm)となる。つまり、第2の部分3−2の側壁絶縁膜3では、Z(−)方向の寸法(概略400nm)と、Z(−)方向と交差する方向の寸法(概略100nm)とが異なる。
このように、ステップS3によって、Z(−)方向の寸法が概略100nmである第1の部分3−1と、Z(−)方向の寸法が概略400nmでありZ(−)方向と交差する方向の寸法が概略100nm(D13)である第2の部分3−2と、を形成する。
Further, the dimension in the Z (−) direction of the sidewall insulating film 3 of the second portion 3-2 is a length (approximately 400 nm) obtained by adding the dimension D13 (approximately 100 nm) and the depth H (approximately 300 nm). . That is, in the sidewall insulating film 3 of the second portion 3-2, the dimension in the Z (−) direction (approximately 400 nm) is different from the dimension in the direction intersecting with the Z (−) direction (approximately 100 nm).
In this way, in step S3, the first portion 3-1 whose dimension in the Z (−) direction is approximately 100 nm and the dimension whose dimension in the Z (−) direction is approximately 400 nm and intersects the Z (−) direction. And a second portion 3-2 having a size of approximately 100 nm (D13).

ステップS4では、図13(a)に示すように、例えばRIE装置などの容量結合型ドライエッチング装置とフッ素系ガスとを用いたドライエッチング法によって、側壁絶縁膜3と第3層間絶縁膜18と絶縁膜17とにZ(−)方向の異方性エッチングを施して、コンタクトホール18CT2aを形成する。   In step S4, as shown in FIG. 13A, for example, the sidewall insulating film 3 and the third interlayer insulating film 18 are formed by dry etching using a capacitively coupled dry etching apparatus such as an RIE apparatus and a fluorine-based gas. The insulating film 17 is subjected to anisotropic etching in the Z (−) direction to form a contact hole 18CT2a.

側壁絶縁膜3や絶縁膜17は窒化シリコンで構成され、第3層間絶縁膜18は酸化シリコンで構成されている。フッ素ガスを用いたドライエッチング(異方性エッチング)では、例えば窒化シリコンのエッチングレートを1とすると、酸化シリコンのエッチングレートは10以上であり、高いエッチングの選択性が実現される。つまり、Z(−)方向の異方性エッチングでは、第3層間絶縁膜18を、側壁絶縁膜3や絶縁膜17と比べて、早くエッチングすることができる。   The sidewall insulating film 3 and the insulating film 17 are made of silicon nitride, and the third interlayer insulating film 18 is made of silicon oxide. In dry etching (anisotropic etching) using fluorine gas, for example, if the etching rate of silicon nitride is 1, the etching rate of silicon oxide is 10 or more, and high etching selectivity is realized. That is, in the anisotropic etching in the Z (−) direction, the third interlayer insulating film 18 can be etched faster than the sidewall insulating film 3 and the insulating film 17.

最初に、側壁絶縁膜3(概略100nmの窒化シリコン)に、第1のZ(−)方向の異方性エッチングを施す。第1の部分3−1では、側壁絶縁膜3が除去され第3層間絶縁膜18が露出する。つまり、第2の部分3−2の側壁絶縁膜3(窒化シリコン)をエッチングマスクとして、第1の部分3−1の側壁絶縁膜3を貫き第3層間絶縁膜18を露出させるコンタクトホールを形成する。第2の部分3−2において、側壁絶縁膜3はZ(−)方向に概略100nmエッチングされるので、側壁絶縁膜3のZ(−)方向の寸法は概略400nmから概略300nmに変化する(減少する)。   First, anisotropic etching in the first Z (−) direction is performed on the sidewall insulating film 3 (approximately 100 nm of silicon nitride). In the first portion 3-1, the sidewall insulating film 3 is removed and the third interlayer insulating film 18 is exposed. That is, using the sidewall insulating film 3 (silicon nitride) of the second portion 3-2 as an etching mask, a contact hole that penetrates the sidewall insulating film 3 of the first portion 3-1 and exposes the third interlayer insulating film 18 is formed. To do. In the second portion 3-2, the sidewall insulating film 3 is etched approximately 100 nm in the Z (−) direction, so the dimension of the sidewall insulating film 3 in the Z (−) direction changes from approximately 400 nm to approximately 300 nm (decreases). To do).

次に、第3層間絶縁膜18(酸化シリコン)に、第2のZ(−)方向の異方性エッチングを施す。上述したように、第3層間絶縁膜18(酸化シリコン)のエッチングレートは、側壁絶縁膜3(窒化シリコン)のエッチングレートと比べて大きいので、実質的に第3層間絶縁膜18(酸化シリコン)が選択的にエッチングされ、絶縁膜17が露出する。つまり、第2の部分3−2の側壁絶縁膜3(窒化シリコン)をエッチングマスクとして、第1の部分3−1の第3層間絶縁膜18を貫き絶縁膜17を露出させるコンタクトホールを形成する。   Next, the second Z (−) direction anisotropic etching is performed on the third interlayer insulating film 18 (silicon oxide). As described above, since the etching rate of the third interlayer insulating film 18 (silicon oxide) is larger than the etching rate of the sidewall insulating film 3 (silicon nitride), the third interlayer insulating film 18 (silicon oxide) is substantially increased. Are selectively etched, and the insulating film 17 is exposed. That is, using the sidewall insulating film 3 (silicon nitride) of the second portion 3-2 as an etching mask, a contact hole that penetrates the third interlayer insulating film 18 of the first portion 3-1 and exposes the insulating film 17 is formed. .

次に、絶縁膜17に、第3のZ(−)方向の異方性エッチングを施す。つまり、第3のZ(−)方向の異方性エッチングでは、第2の部分3−2の側壁絶縁膜3(窒化シリコン)をエッチングマスクとして、絶縁膜17を貫き容量24の一方の電極24aを露出させるコンタクトホールを形成する。絶縁膜17の膜厚(Z(−)方向の寸法)は概略30〜60nmであるので、第2の部分3−2の側壁絶縁膜3(窒化シリコン)は、Z(−)方向に概略30〜60nmエッチングされる。つまり、第2の部分3−2の側壁絶縁膜3(窒化シリコン)は、概略240〜270nmとなる。   Next, anisotropic etching in the third Z (−) direction is performed on the insulating film 17. That is, in the third anisotropic etching in the Z (−) direction, the side wall insulating film 3 (silicon nitride) of the second portion 3-2 is used as an etching mask to penetrate the insulating film 17 and one electrode 24a of the capacitor 24. A contact hole that exposes is formed. Since the film thickness (dimension in the Z (−) direction) of the insulating film 17 is approximately 30 to 60 nm, the sidewall insulating film 3 (silicon nitride) of the second portion 3-2 is approximately 30 in the Z (−) direction. Etched by ~ 60 nm. That is, the sidewall insulating film 3 (silicon nitride) of the second portion 3-2 is approximately 240 to 270 nm.

第1のZ(−)方向の異方性エッチング、第2のZ(−)方向の異方性エッチング、及び第3のZ(−)方向の異方性エッチングは、同じ条件で連続的に処理されている。つまり、第1のZ(−)方向の異方性エッチング、第2のZ(−)方向の異方性エッチング、及び第3のZ(−)方向の異方性エッチングによって、開口6CTaの壁面を覆う第2の部分3−2の側壁絶縁膜3の内側に、側壁絶縁膜3と第3層間絶縁膜18と絶縁膜17とを貫き、容量24の一方の電極24aに至るコンタクホール18CT2aを形成する。コンタクホール18CT2aの開口寸法は、D1である。   The anisotropic etching in the first Z (−) direction, the anisotropic etching in the second Z (−) direction, and the anisotropic etching in the third Z (−) direction are continuously performed under the same conditions. Has been processed. That is, the wall surface of the opening 6CTa is obtained by anisotropic etching in the first Z (−) direction, anisotropic etching in the second Z (−) direction, and anisotropic etching in the third Z (−) direction. A contact hole 18CT2a penetrating the sidewall insulating film 3, the third interlayer insulating film 18 and the insulating film 17 and reaching one electrode 24a of the capacitor 24 is formed inside the sidewall insulating film 3 of the second portion 3-2 covering the first portion 3-2. Form. The opening size of the contact hole 18CT2a is D1.

開口6CTaとコンタクホール18CT2aとの間には、側壁絶縁膜3が配置される。第1のZ(−)方向の異方性エッチング、第2のZ(−)方向の異方性エッチング、及び第3のZ(−)方向の異方性エッチングでは、Z(−)方向と交差する方向のエッチングが抑制されているので、第2の部分3−2の側壁絶縁膜3のZ(−)方向と交差する方向の寸法は、D13(概略100nm)の状態を維持する。よって、開口6CTaとコンタクホール18CT2aとの間の寸法は、寸法D13(概略100nm)となる。   A sidewall insulating film 3 is disposed between the opening 6CTa and the contact hole 18CT2a. In the first Z (−) direction anisotropic etching, the second Z (−) direction anisotropic etching, and the third Z (−) direction anisotropic etching, the Z (−) direction Since the etching in the intersecting direction is suppressed, the dimension in the direction intersecting the Z (−) direction of the sidewall insulating film 3 of the second portion 3-2 maintains the state of D13 (approximately 100 nm). Therefore, the dimension between the opening 6CTa and the contact hole 18CT2a is the dimension D13 (approximately 100 nm).

なお、上述したステップS2では、当該ステップで形成する開口6CTaの開口寸法D3が、開口寸法D1に寸法D13(概略100nm)の2倍の寸法(概略200nm)を足した寸法となるように調整されている。   In step S2 described above, the opening dimension D3 of the opening 6CTa formed in the step is adjusted to be a dimension obtained by adding a dimension (approximately 200 nm) twice the dimension D13 (approximately 100 nm) to the opening dimension D1. ing.

このように、ステップS4では、第2の部分3−2の側壁絶縁膜3をエッチングマスクとして、第2の部分3−2の側壁絶縁膜3の内側に、側壁絶縁膜3と第3層間絶縁膜18と絶縁膜17とを貫き、容量24の一方の電極24aに至るコンタクホール18CT2aを形成する。つまり、ステップS4では、フォトリソプロセスを経て形成されたエッチングマスクを使用せず、既存パターン(第2の部分3−2の側壁絶縁膜3)をエッチングマスクに使用して、自己整合的にコンタクホール18CT2aを形成する。   Thus, in step S4, the sidewall insulating film 3 and the third interlayer insulation are formed inside the sidewall insulating film 3 of the second portion 3-2 using the sidewall insulating film 3 of the second portion 3-2 as an etching mask. A contact hole 18CT2a that penetrates the film 18 and the insulating film 17 and reaches one electrode 24a of the capacitor 24 is formed. That is, in step S4, an etching mask formed through a photolithography process is not used, but an existing pattern (side wall insulating film 3 of the second portion 3-2) is used as an etching mask to perform contact holes in a self-aligning manner. 18CT2a is formed.

ステップS5では、図13(b)に示すように、例えばスパッタ法で概略50nmの窒化チタンを成膜し、第1絶縁膜1の表面、側壁絶縁膜3の表面と壁面、及びコンタクトホール18CT2aの内側を覆うバリアメタル7bを形成する。このとき、バリアメタル7bには、コンタクトホール18CT2aの凹形状を反映した凹部が、コンタクトホール18CT2aの内側に形成される。   In step S5, as shown in FIG. 13B, a titanium nitride film having a thickness of about 50 nm is formed by sputtering, for example, and the surface of the first insulating film 1, the surface and wall surfaces of the side wall insulating film 3, and the contact hole 18CT2a are formed. A barrier metal 7b covering the inside is formed. At this time, a concave portion reflecting the concave shape of the contact hole 18CT2a is formed in the barrier metal 7b inside the contact hole 18CT2a.

ステップS6では、図13(c)に示すように、CVD法によってタングステンを成膜し、上述したバリアメタル7bの凹部にタングステンを充填する。タングステンは、バリbアメタル7bの平坦部(表面)など、バリアメタル7bの凹部以外にも形成されるので、公知技術(例えば、フッ素系ガスを用いたドライエッチング法)で不要なタングステンを除去して、コンタクトホール18CT2aの内側にタングステン7aを充填する。   In step S6, as shown in FIG. 13C, a tungsten film is formed by the CVD method, and the concave portion of the barrier metal 7b is filled with tungsten. Tungsten is formed other than the concave portion of the barrier metal 7b, such as the flat portion (surface) of the b-bar metal 7b, so that unnecessary tungsten is removed by a known technique (for example, a dry etching method using a fluorine-based gas). Then, the inside of the contact hole 18CT2a is filled with tungsten 7a.

ステップS5及びステップS6を経て、中継電極7が形成される。コンタクホール18CT2aの中には、バリアメタル7b及びタングステン7aが充填され、タングステン7aは優れた遮光性を有しているので、コンタクホール18CT2a形成された領域が遮光領域となる。そして、開口6CTaとコンタクホール18CT2aと間が、光の透過領域となる。光の透過領域のZ(−)方向と交差する方向の寸法、つまり開口6CTaとコンタクホール18CT2aと間隔は、寸法D13(概略100nm)である。
このように、ステップS1〜ステップS6経て、開口6CTaとコンタクホール18CT2aと間に、寸法がD13(概略100nm)の光の透過領域が形成される。
Through step S5 and step S6, the relay electrode 7 is formed. The contact hole 18CT2a is filled with the barrier metal 7b and the tungsten 7a, and the tungsten 7a has an excellent light shielding property. Therefore, the region where the contact hole 18CT2a is formed becomes a light shielding region. A space between the opening 6CTa and the contact hole 18CT2a is a light transmission region. The dimension in the direction intersecting the Z (−) direction of the light transmission region, that is, the distance between the opening 6CTa and the contact hole 18CT2a is the dimension D13 (approximately 100 nm).
In this way, a light transmission region having a dimension of D13 (approximately 100 nm) is formed between the opening 6CTa and the contact hole 18CT2a through steps S1 to S6.

上述したように、実施形態1では、成膜工程やフォトリソ工程やエッチング工程を経て、寸法W1の光の透過領域が形成されている。また、光の透過領域の寸法W1は、これら工程の加工精度(例えば、概略0.1〜0.2μm)を考慮して、概略0.2〜0.3μmとなっている。   As described above, in the first embodiment, the light transmission region of the dimension W1 is formed through the film forming process, the photolithography process, and the etching process. The dimension W1 of the light transmission region is approximately 0.2 to 0.3 μm in consideration of the processing accuracy (for example, approximately 0.1 to 0.2 μm) of these steps.

一方、本実施形態の光の透過領域の寸法D13は、主に成膜工程(ステップS3における側壁絶縁膜3の成膜)に依存し、概略100nm(概略0.1μm)となっている。つまり、本実施形態の光の透過領域の寸法D13は、主に成膜工程に依存して形成されるので、成膜工程やフォトリソ工程やエッチング工程を経て形成される実施形態1の光の透過領域の寸法W1と比べて、小さくすることができる。   On the other hand, the dimension D13 of the light transmission region of the present embodiment is approximately 100 nm (approximately 0.1 μm) depending mainly on the film formation process (deposition of the sidewall insulating film 3 in step S3). That is, since the dimension D13 of the light transmission region of the present embodiment is mainly formed depending on the film forming process, the light transmission of the first embodiment formed through the film forming process, the photolithography process, and the etching process. It can be made smaller than the size W1 of the region.

本実施形態の製造方法によれば、実施形態1の光の透過領域と比べて、小さな光の透過領域を形成することができるので、トランジスター121,122,123,124,125の側に迷光Lがさらに入射しにくくなり、迷光Lによるトランジスター121,122,123,124,125のリーク電流(光リーク電流)をさらに小さくすることができる。   According to the manufacturing method of the present embodiment, a small light transmission region can be formed as compared with the light transmission region of the first embodiment. Therefore, stray light L is formed on the transistor 121, 122, 123, 124, 125 side. Is more difficult to enter, and the leakage current (light leakage current) of the transistors 121, 122, 123, 124, and 125 due to the stray light L can be further reduced.

さらに、本実施形態の製造方法では、フォトリソプロセスを経ずに自己整合的に、開口6CTaの内側にコンタクホール18CT2aを形成しているので、アライメント誤差の影響がなくなり、開口6CTaの内側にコンタクホール18CT2aを、安定して高精度に形成することができる。例えば、工程限界に相当する小さな開口6CTaを形成した場合、小さな開口6CTaの内側に小さなコンタクホール18CT2aを、安定して高精度に形成することができる。   Furthermore, in the manufacturing method of the present embodiment, the contact hole 18CT2a is formed inside the opening 6CTa in a self-aligned manner without passing through a photolithography process, so that the influence of the alignment error is eliminated, and the contact hole is formed inside the opening 6CTa. 18CT2a can be formed stably and with high accuracy. For example, when the small opening 6CTa corresponding to the process limit is formed, the small contact hole 18CT2a can be stably and highly accurately formed inside the small opening 6CTa.

開口6CTaを形成する領域は、画素電極31とトランジスター124のドレインとを電気的に接続するためのコンタクトを形成する領域である。つまり、本実施形態の製造方法によって画素電極31とトランジスター124のドレインとを電気的に接続するコンタクトの領域を小さくすることができる。さらに、画素電極31は、トランジスター124のドレインとを電気的に接続されるコンタクトの領域の他に、発光機能層32を発行させる発光領域(絶縁膜29の開口29CT)を有しており、コンタクトの領域を小さくすることで、発光領域を大きくすることができる。   The region where the opening 6CTa is formed is a region where a contact for electrically connecting the pixel electrode 31 and the drain of the transistor 124 is formed. That is, the contact region for electrically connecting the pixel electrode 31 and the drain of the transistor 124 can be reduced by the manufacturing method of the present embodiment. Further, the pixel electrode 31 has a light emitting region (opening 29CT of the insulating film 29) for issuing the light emitting functional layer 32 in addition to a contact region electrically connected to the drain of the transistor 124. By reducing the area, the light emitting area can be increased.

従って、本実施形態の製造方法によれば、画素電極31に形成するトランジスター124のドレインとが電気的に接続するコンタクトの領域を小さくし、発光機能層32が発光する発光領域を大きくし、表示の輝度を高めるという効果も得ることができる。   Therefore, according to the manufacturing method of the present embodiment, the contact region that is electrically connected to the drain of the transistor 124 formed in the pixel electrode 31 is reduced, the light emitting region where the light emitting functional layer 32 emits light is increased, and the display is performed. It is also possible to obtain the effect of increasing the brightness of the screen.

(実施形態3)
「電子機器」
図14は、電子機器の一例としてのヘッドマウントディスプレイの概略図である。
図14に示すように、ヘッドマウントディスプレイ1000は、左右の目に対応して設けられた2つの表示部1001を有している。観察者Mはヘッドマウントディスプレイ1000を眼鏡のように頭部に装着することにより、表示部1001に表示された文字や画像などを見ることができる。例えば、左右の表示部1001に視差を考慮した画像を表示すれば、立体的な映像を見て楽しむこともできる。
(Embodiment 3)
"Electronics"
FIG. 14 is a schematic diagram of a head mounted display as an example of an electronic apparatus.
As shown in FIG. 14, the head mounted display 1000 has two display units 1001 provided corresponding to the left and right eyes. The observer M can see characters and images displayed on the display unit 1001 by wearing the head mounted display 1000 on the head like glasses. For example, if an image in consideration of parallax is displayed on the left and right display units 1001, a stereoscopic video can be viewed and enjoyed.

表示部1001には、上記実施形態に係る有機EL装置100,200のいずれかが搭載されている。有機EL装置100,200では、有機EL素子30の発光機能層32で発した迷光Lがトランジスター121,122,123,124,125の側に入射にくく、トランジスター121,122,123,124,125のリーク電流(光リーク電流)の増加が抑制され、例えば黒表示であるべき発光画素20が発光してコントラストの低下や表示ムラという画質の劣化が抑制され、高画質の表示が提供される。従って、表示部1001に当該有機EL装置100,200のいずれかを搭載することで、高画質の表示のヘッドマウントディスプレイ1000を提供することができる。   One of the organic EL devices 100 and 200 according to the above embodiment is mounted on the display unit 1001. In the organic EL devices 100 and 200, the stray light L emitted from the light emitting functional layer 32 of the organic EL element 30 is difficult to enter the transistors 121, 122, 123, 124, and 125, and the transistors 121, 122, 123, 124, and 125 An increase in leakage current (light leakage current) is suppressed, and for example, the light emitting pixels 20 that should be displayed in black emit light to suppress deterioration in image quality such as a decrease in contrast and display unevenness, thereby providing a high-quality display. Therefore, by mounting any one of the organic EL devices 100 and 200 on the display unit 1001, the head mounted display 1000 with a high image quality display can be provided.

なお、当該有機EL装置が搭載される電子機器は、ヘッドマウントディスプレイ1000に限定されない。例えば、ヘッドアップディスプレイや、デジタルカメラの電子ビューファインダー、携帯型情報端末、ナビゲーターなどの表示部を有する電子機器に搭載してもよい。   Note that the electronic device on which the organic EL device is mounted is not limited to the head mounted display 1000. For example, it may be mounted on an electronic device having a display unit such as a head-up display, an electronic viewfinder of a digital camera, a portable information terminal, or a navigator.

本発明は、上記実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う有機EL装置及び該有機EL装置が搭載された電子機器もまた本発明の技術的範囲に含まれる。
上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。
The present invention is not limited to the above-described embodiment, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification. An electronic device in which the organic EL device is mounted is also included in the technical scope of the present invention.
Various modifications other than the above embodiment are conceivable. Hereinafter, a modification will be described.

(変形例1)
図15は、図8に対応し、変形例2に係る有機EL装置の画素コンタクト領域の概略平面図である。なお、同図には、コンタクトホール18CT1とコンタクトホール18CT2とが図示され、他の構成要素の図示が省略されている。
本変形例は、コンタクトホール18CT2の形状が実施形態1と異なり、他の構成は実施形態1と同じである。
(Modification 1)
FIG. 15 corresponds to FIG. 8 and is a schematic plan view of a pixel contact region of an organic EL device according to Modification 2. In the figure, a contact hole 18CT1 and a contact hole 18CT2 are shown, and other components are not shown.
In the present modification, the shape of the contact hole 18CT2 is different from that of the first embodiment, and other configurations are the same as those of the first embodiment.

図15(a)に示すように、コンタクトホール18CT1は、コンタクトホール18CT1の全体を囲むように形成されていなく、コンタクトホール18CT2の一部を囲むように配置されている。つまり、コンタクトホール18CT1の一方の端部と、コンタクトホール18CT1の他方の端部との間に、コンタクトホール18CT1が形成されていない部分(第3層間絶縁膜18がエッチングされていない部分)Gを有する。   As shown in FIG. 15A, the contact hole 18CT1 is not formed so as to surround the entire contact hole 18CT1, but is disposed so as to surround a part of the contact hole 18CT2. That is, a portion where the contact hole 18CT1 is not formed (a portion where the third interlayer insulating film 18 is not etched) G is formed between one end of the contact hole 18CT1 and the other end of the contact hole 18CT1. Have.

図15(b)に示すように、コンタクトホール18CT1は、L字形状を有し、コンタクトホール18CT2の一部を囲むように配置されている。   As shown in FIG. 15B, the contact hole 18CT1 has an L shape and is disposed so as to surround a part of the contact hole 18CT2.

かかる構成によっても、Z(−)方向と交差する方向に進行する迷光L(トランジスター121,122,123,124,125の側に向かう迷光L)を遮光することができる。すなわち、コンタクトホール18CT1は、コンタクトホール18CT2の少なくとも一部を囲むように配置されていればよい。   Also with this configuration, stray light L (stray light L traveling toward the transistors 121, 122, 123, 124, and 125) traveling in the direction crossing the Z (−) direction can be shielded. That is, the contact hole 18CT1 may be disposed so as to surround at least a part of the contact hole 18CT2.

(変形例2)
図16は、図8に対応し、変形例3に係る有機EL装置の画素コンタクト領域の概略平面図である。なお、同図には、コンタクトホール18CT1とコンタクトホール18CT2とが図示され、他の構成要素の図示が省略されている。
本変形例は、コンタクトホール18CT2の形状が実施形態1と異なり、他の構成は実施形態1と同じである。
(Modification 2)
FIG. 16 corresponds to FIG. 8 and is a schematic plan view of a pixel contact region of an organic EL device according to Modification 3. In the figure, a contact hole 18CT1 and a contact hole 18CT2 are shown, and other components are not shown.
In the present modification, the shape of the contact hole 18CT2 is different from that of the first embodiment, and other configurations are the same as those of the first embodiment.

図16(a)に示すように、コンタクトホール18CT1は、第1コンタクトホール18CT1−1と第2コンタクトホール18CT1−2とで構成される。また、第1コンタクトホール18CT1−1は、図15(a)に示す変形例2のコンタクトホール18CT1と同じ形状を有している。第1コンタクトホール18CT1−1及び第2コンタクトホール18CT1−2は、コンタクトホール18CT2を囲むように配置されている。   As shown in FIG. 16A, the contact hole 18CT1 is composed of a first contact hole 18CT1-1 and a second contact hole 18CT1-2. Further, the first contact hole 18CT1-1 has the same shape as the contact hole 18CT1 of Modification 2 shown in FIG. The first contact hole 18CT1-1 and the second contact hole 18CT1-2 are arranged so as to surround the contact hole 18CT2.

図16(b)に示すように、コンタクトホール18CT1は、第1コンタクトホール18CT1−1と、第2コンタクトホール18CT1−2と、第3コンタクトホール18CT1−3と、第4コンタクトホール18CT1−4とで構成される。第1コンタクトホール18CT1−1、第2コンタクトホール18CT1−2、第3コンタクトホール18CT1−3、及び第4コンタクトホール18CT1−4は、コンタクトホール18CT2を囲むように配置されている。   As shown in FIG. 16B, the contact hole 18CT1 includes a first contact hole 18CT1-1, a second contact hole 18CT1-2, a third contact hole 18CT1-3, and a fourth contact hole 18CT1-4. Consists of. The first contact hole 18CT1-1, the second contact hole 18CT1-2, the third contact hole 18CT1-3, and the fourth contact hole 18CT1-4 are arranged so as to surround the contact hole 18CT2.

かかる構成によっても、Z(−)方向と交差する方向に進行する迷光L(トランジスター121,122,123,124,125の側に向かう迷光L)を遮光することができる。すなわち、コンタクトホール18CT1を複数のコンタクトホールで構成し、これら複数のコンタクトホールによって、コンタクトホール18CT2の少なくとも一部を囲むように配置する構成であってもよい。   Also with this configuration, stray light L (stray light L traveling toward the transistors 121, 122, 123, 124, and 125) traveling in the direction crossing the Z (−) direction can be shielded. That is, the contact hole 18CT1 may be composed of a plurality of contact holes, and the plurality of contact holes may be arranged so as to surround at least a part of the contact hole 18CT2.

(変形例3)
実施形態1に係る画素コンタクト領域の構成によって、開口6CT(開口6CTの輪郭)と中継電極6−1(中継電極6−1の輪郭)との間の光の透過領域から、トランジスターの側に入射する光を強く遮ることができる。従って、遮光性を高め、トランジスターの光リーク電流を抑制することができる。
(Modification 3)
Depending on the configuration of the pixel contact region according to the first embodiment, light is incident on the transistor side from the light transmission region between the opening 6CT (the contour of the opening 6CT) and the relay electrode 6-1 (the contour of the relay electrode 6-1). Can strongly block the light to be. Therefore, the light shielding property can be improved and the light leakage current of the transistor can be suppressed.

実施形態2に係る製造方法では、開口6CTaの内側にコンタクホール18CT2aを、フォトリソプロセスを経ずに自己整合的に形成しているので、アライメント誤差の影響がなくなり、小さな開口6CTaの内側により小さなコンタクホール18CT2aを、安定して高精度に形成することができる。従って、フォトリソプロセスを使用して形成する場合と比べて、より小さな画素コンタクトを形成することができる。
実施形態1に係る画素コンタクト領域の構成や、実施形態2に係る製造方法は、有機EL装置への適用に限定されず、他の電気光学装置、例えば液晶装置に適用させることができる。
In the manufacturing method according to the second embodiment, the contact hole 18CT2a is formed in a self-aligned manner inside the opening 6CTa without undergoing a photolithography process. The hole 18CT2a can be stably formed with high accuracy. Therefore, a smaller pixel contact can be formed as compared with the case of forming using a photolithography process.
The configuration of the pixel contact region according to the first embodiment and the manufacturing method according to the second embodiment are not limited to application to an organic EL device, and can be applied to other electro-optical devices, for example, liquid crystal devices.

1…第1絶縁膜、2…第2絶縁膜、3…側壁絶縁膜、4…第1の導電材料、5…第2の導電材料、6…電源線、6−1…中継電極、6CT…開口、7…中継電極、8…電源線、10…素子基板、10a…ウェル部、10b…イオン注入部、10c…シリコン酸化膜、10d…絶縁膜、10s…基材、12…走査線、14…データ線、15…第1層間絶縁膜、15−1…第1配線層、16…第2層間絶縁膜、16−1…第2配線層、17…絶縁膜、17−1第3配線層、18…第3層間絶縁膜、18CT1…コンタクトホール、18CT2…コンタクトホール、18−1…第4配線層、19…初期化用の電源線、20,20B,20G,20R…発光画素、21…容量、21a…一方の電極、21b…他方の電極、24…容量、24a…一方の電極、24b…他方の電極、24bCT…開口、28,28G…光学的距離調整層、29…絶縁膜、29CT…開口、30…有機EL素子、31…画素電極、32…発光機能層、33…対向電極、40…封止層、41…第1封止層、42…平坦化層、43…第2封止層、50…カラーフィルター、50G…着色層、71…樹脂層、70…封止基板、100…有機EL装置、110…画素回路、121,122,123,124,125…トランジスター。   DESCRIPTION OF SYMBOLS 1 ... 1st insulating film, 2 ... 2nd insulating film, 3 ... Side wall insulating film, 4 ... 1st electrically-conductive material, 5 ... 2nd electrically-conductive material, 6 ... Power supply line, 6-1 ... Relay electrode, 6CT ... Opening, 7 ... Relay electrode, 8 ... Power supply line, 10 ... Element substrate, 10a ... Well part, 10b ... Ion implantation part, 10c ... Silicon oxide film, 10d ... Insulating film, 10s ... Base material, 12 ... Scanning line, 14 ... Data line, 15 ... first interlayer insulating film, 15-1 ... first wiring layer, 16 ... second interlayer insulating film, 16-1 ... second wiring layer, 17 ... insulating film, 17-1 third wiring layer , 18 ... third interlayer insulating film, 18CT1 ... contact hole, 18CT2 ... contact hole, 18-1 ... fourth wiring layer, 19 ... power line for initialization, 20, 20B, 20G, 20R ... light emitting pixel, 21 ... Capacitance, 21a ... one electrode, 21b ... the other electrode, 24 ... capacitance, 24a ... one Electrode, 24b ... the other electrode, 24bCT ... opening, 28, 28G ... optical distance adjustment layer, 29 ... insulating film, 29CT ... opening, 30 ... organic EL element, 31 ... pixel electrode, 32 ... light emitting functional layer, 33 ... Counter electrode 40 ... sealing layer 41 ... first sealing layer 42 ... flattening layer 43 ... second sealing layer 50 ... color filter 50G ... colored layer 71 ... resin layer 70 ... sealing Substrate, 100 ... organic EL device, 110 ... pixel circuit, 121, 122, 123, 124, 125 ... transistor.

Claims (8)

第1の方向に順に配置されたトランジスターと、容量素子と、発光素子と、を含み、
前記容量素子は、前記第1の方向に順に積層された第1の容量電極と、容量絶縁膜と、第2の容量電極と、を有し、
前記発光素子は、前記第1の方向に順に積層された画素電極と、発光機能層と、対向電極と、を有し、
前記容量素子と前記発光素子との間には、前記第2の容量電極を覆う第1の絶縁膜と、反射層とが積層され、
前記反射層は、前記第1の絶縁膜を露出する第1の開口を有し、
前記第1の開口で露出された部分の前記第1の絶縁膜を貫き前記第1の容量電極に至る第1のコンタクトホールと、前記反射層で覆われた部分の前記第1の絶縁膜を貫き前記第2の容量電極に至る第2のコンタクトホールと、を有し、
前記第1の容量電極及び前記画素電極は、前記第1のコンタクトホールに充填された第1の導電材料を介して電気的に接続され、
前記第2の容量電極及び前記反射層は、前記第2のコンタクトホールに充填された第2の導電材料を介して電気的に接続され、
前記第2のコンタクトホールは、前記第1のコンタクトホールの少なくとも一部を囲むように配置されていることを特徴とする有機エレクトロルミネッセンス装置。
Including a transistor arranged in order in the first direction, a capacitive element, and a light emitting element,
The capacitive element includes a first capacitive electrode, a capacitive insulating film, and a second capacitive electrode that are sequentially stacked in the first direction,
The light emitting element includes a pixel electrode, a light emitting functional layer, and a counter electrode, which are sequentially stacked in the first direction,
Between the capacitive element and the light emitting element, a first insulating film covering the second capacitive electrode and a reflective layer are laminated,
The reflective layer has a first opening exposing the first insulating film;
A first contact hole penetrating through the first insulating film in a portion exposed by the first opening and reaching the first capacitor electrode; and a portion of the first insulating film covered by the reflective layer. A second contact hole penetrating to the second capacitor electrode,
The first capacitor electrode and the pixel electrode are electrically connected via a first conductive material filled in the first contact hole,
The second capacitor electrode and the reflective layer are electrically connected via a second conductive material filled in the second contact hole,
The organic electroluminescence device according to claim 1, wherein the second contact hole is disposed so as to surround at least a part of the first contact hole.
第1の方向に順に配置されたトランジスターと、容量素子と、発光素子と、を含み、
前記容量素子は、前記第1の方向に順に積層された第1の容量電極と、容量絶縁膜と、第2の容量電極と、を有し、
前記発光素子は、前記第1の方向に順に積層された画素電極と、発光機能層と、対向電極と、を有し、
前記容量素子と前記発光素子との間には、前記第2の容量電極を覆う第1の絶縁膜と、反射層と、第2の絶縁膜とが順に積層され、
前記第2の絶縁膜及び前記反射層を貫き前記第1の絶縁膜を露出する第1の開口を有し、
前記第1の開口で露出された部分の前記第1の絶縁膜は、第3の絶縁膜で覆われ、
前記第3の絶縁膜、及び前記第1の開口で露出された部分の前記第1の絶縁膜を貫き前記第1の容量電極に至る第1のコンタクトホールと、前記反射層で覆われた部分の前記第1の絶縁膜を貫き前記第2の容量電極に至る第2のコンタクトホールと、を有し、
前記第1の容量電極及び前記画素電極は、前記第1のコンタクトホールに充填された第1の導電材料を介して電気的に接続され、
前記第2の容量電極及び前記反射層は、前記第2のコンタクトホールに充填された第2の導電材料を介して電気的に接続され、
前記第2のコンタクトホールは、前記第1のコンタクトホールの少なくとも一部を囲むように配置されていることを特徴とする有機エレクトロルミネッセンス装置。
Including a transistor arranged in order in the first direction, a capacitive element, and a light emitting element,
The capacitive element includes a first capacitive electrode, a capacitive insulating film, and a second capacitive electrode that are sequentially stacked in the first direction,
The light emitting element includes a pixel electrode, a light emitting functional layer, and a counter electrode, which are sequentially stacked in the first direction,
Between the capacitive element and the light emitting element, a first insulating film that covers the second capacitive electrode, a reflective layer, and a second insulating film are sequentially laminated,
A first opening that penetrates the second insulating film and the reflective layer and exposes the first insulating film;
The portion of the first insulating film exposed at the first opening is covered with a third insulating film,
A portion covered with the reflective layer and a first contact hole that penetrates the first insulating film and reaches the first capacitor electrode in the portion exposed by the first insulating film and the first opening. A second contact hole that passes through the first insulating film and reaches the second capacitor electrode,
The first capacitor electrode and the pixel electrode are electrically connected via a first conductive material filled in the first contact hole,
The second capacitor electrode and the reflective layer are electrically connected via a second conductive material filled in the second contact hole,
The organic electroluminescence device according to claim 1, wherein the second contact hole is disposed so as to surround at least a part of the first contact hole.
前記第2の容量電極は、前記容量絶縁膜を露出する第2の開口を有し、
前記第2の開口の少なくとも一部は、平面視で前記第1の開口と重なり、
前記第1のコンタクトホールは、前記第1の開口及び前記第2の開口の内側に配置され、前記第1の絶縁膜及び前記容量絶縁膜を貫いて前記第1の容量電極に至るように形成されていることを特徴とする請求項1または2に記載の有機エレクトロルミネッセンス装置。
The second capacitor electrode has a second opening exposing the capacitor insulating film,
At least a portion of the second opening overlaps the first opening in plan view;
The first contact hole is disposed inside the first opening and the second opening, and is formed so as to penetrate the first insulating film and the capacitor insulating film to reach the first capacitor electrode. The organic electroluminescence device according to claim 1, wherein the organic electroluminescence device is provided.
前記第1の導電材料及び前記第2の導電材料は、前記第1の絶縁膜の側に配置されたバリアメタルと、前記バリアメタルの前記第1の絶縁膜と反対側に配置されたタングステンとで構成され、
前記バリアメタルは、窒化チタンを含むことを特徴とする請求項1乃至3のいずれか1項に記載の有機エレクトロルミネッセンス装置。
The first conductive material and the second conductive material include a barrier metal disposed on the first insulating film side, and tungsten disposed on the opposite side of the barrier metal from the first insulating film. Consists of
The organic electroluminescence device according to claim 1, wherein the barrier metal includes titanium nitride.
前記第1の容量電極及び前記画素電極は、前記トランジスターのソースまたはドレインの一方に電気的に接続され、
前記第2の容量電極及び前記反射層には、第1の電位が供給され、
前記対向電極には、前記第1の電位よりも低電位の第2の電位が供給されていることを特徴とする請求項1乃至4のいずれか1項に記載の有機エレクトロルミネッセンス装置。
The first capacitor electrode and the pixel electrode are electrically connected to one of a source or a drain of the transistor,
A first potential is supplied to the second capacitor electrode and the reflective layer,
5. The organic electroluminescence device according to claim 1, wherein the counter electrode is supplied with a second potential lower than the first potential. 6.
請求項1乃至5のいずれか1項に記載の有機エレクトロルミネッセンス装置を備えていることを特徴とする電子機器。   An electronic apparatus comprising the organic electroluminescence device according to claim 1. 第3の絶縁膜と、第1の方向に順に積層された第1の容量電極、容量絶縁膜、第2の容量電極、第1の絶縁膜、反射層、及び第2の絶縁膜と、を含み、
前記第3の絶縁膜及び前記第1の絶縁膜を貫き前記第1の容量電極に至る第1のコンタクトホールと、前記第1のコンタクトホールに充填された第1の導電材料と、を有する有機エレクトロルミネッセンス装置の製造方法であって、
前記第1の絶縁膜の上に前記反射層と前記第2の絶縁膜とを堆積する工程と、
前記第2の絶縁膜と前記反射層とに、前記第2の絶縁膜から前記第1の容量電極に向かう第2の方向の異方性エッチングを施し、前記第2の方向に沿った壁面で囲まれ前記第1の絶縁膜を露出する第1の開口を形成する工程と、
前記壁面を覆う部分と、前記壁面を覆う部分の内側に配置され前記第1の絶縁膜の表面を覆う部分と、を有する第3の絶縁膜を形成する工程と、
前記第3の絶縁膜及び前記第1の絶縁膜に前記第2の方向の異方性エッチングを施し、前記壁面を覆う部分の内側に、前記第1の絶縁膜の表面を覆う部分の前記第3の絶縁膜と前記第1の絶縁膜とを貫き、前記第1の容量電極に至る第1のコンタクトホールを形成する工程と、
前記第1のコンタクトホールに前記第1の導電材料を充填する工程と、
を有することを特徴とする有機エレクトロルミネッセンス装置の製造方法。
A third insulating film, and a first capacitor electrode, a capacitor insulating film, a second capacitor electrode, a first insulating film, a reflective layer, and a second insulating film, which are sequentially stacked in the first direction. Including
A first contact hole penetrating the third insulating film and the first insulating film and reaching the first capacitor electrode; and a first conductive material filled in the first contact hole. A method for manufacturing an electroluminescent device, comprising:
Depositing the reflective layer and the second insulating film on the first insulating film;
The second insulating film and the reflective layer are subjected to anisotropic etching in a second direction from the second insulating film toward the first capacitor electrode, and a wall surface along the second direction is formed. Forming a first opening surrounded by and exposing the first insulating film;
Forming a third insulating film having a portion covering the wall surface, and a portion disposed inside the portion covering the wall surface and covering the surface of the first insulating film;
The anisotropic etching in the second direction is performed on the third insulating film and the first insulating film, and the portion of the portion covering the surface of the first insulating film is inside the portion covering the wall surface. Forming a first contact hole penetrating through the insulating film 3 and the first insulating film to reach the first capacitor electrode;
Filling the first contact hole with the first conductive material;
The manufacturing method of the organic electroluminescent apparatus characterized by having.
前記第1の絶縁膜は、酸化シリコンであり、
前記第3の絶縁膜は、窒化シリコンであることを特徴とする請求項7に記載の有機エレクトロルミネッセンス装置の製造方法。
The first insulating film is silicon oxide;
8. The method of manufacturing an organic electroluminescence device according to claim 7, wherein the third insulating film is silicon nitride.
JP2014014082A 2014-01-29 2014-01-29 Organic electroluminescent device, method of manufacturing the same, and electronic apparatus Pending JP2015141816A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014014082A JP2015141816A (en) 2014-01-29 2014-01-29 Organic electroluminescent device, method of manufacturing the same, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014014082A JP2015141816A (en) 2014-01-29 2014-01-29 Organic electroluminescent device, method of manufacturing the same, and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2015141816A true JP2015141816A (en) 2015-08-03

Family

ID=53772053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014014082A Pending JP2015141816A (en) 2014-01-29 2014-01-29 Organic electroluminescent device, method of manufacturing the same, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2015141816A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016122614A (en) * 2014-12-25 2016-07-07 セイコーエプソン株式会社 Electrooptic device and electronic equipment
CN106611770A (en) * 2015-10-23 2017-05-03 三星显示有限公司 Method of manufacturing organic light-emitting display apparatus and organic light-emitting display apparatus
CN107086237A (en) * 2016-02-15 2017-08-22 精工爱普生株式会社 Electro-optical device and electronic equipment
KR20190063501A (en) * 2017-11-29 2019-06-10 삼성디스플레이 주식회사 Organic light emitting diode display
CN110021238A (en) * 2018-01-10 2019-07-16 佳能株式会社 Show equipment and picture pick-up device
JP2022516590A (en) * 2019-01-10 2022-03-01 京東方科技集團股▲ふん▼有限公司 Flexible substrate, its manufacturing method, display device
US11864435B2 (en) 2019-11-15 2024-01-02 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate and display device

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016122614A (en) * 2014-12-25 2016-07-07 セイコーエプソン株式会社 Electrooptic device and electronic equipment
CN106611770A (en) * 2015-10-23 2017-05-03 三星显示有限公司 Method of manufacturing organic light-emitting display apparatus and organic light-emitting display apparatus
CN106611770B (en) * 2015-10-23 2022-02-15 三星显示有限公司 Method of manufacturing organic light emitting display apparatus and organic light emitting display apparatus
CN107086237A (en) * 2016-02-15 2017-08-22 精工爱普生株式会社 Electro-optical device and electronic equipment
JP2017146336A (en) * 2016-02-15 2017-08-24 セイコーエプソン株式会社 Electro-optic device and electronic apparatus
CN107086237B (en) * 2016-02-15 2021-10-15 精工爱普生株式会社 Electro-optical device and electronic apparatus
US12052899B2 (en) 2017-11-29 2024-07-30 Samsung Display Co., Ltd. Organic light emitting diode display
KR20190063501A (en) * 2017-11-29 2019-06-10 삼성디스플레이 주식회사 Organic light emitting diode display
KR102483320B1 (en) 2017-11-29 2022-12-30 삼성디스플레이 주식회사 Organic light emitting diode display
US11696477B2 (en) 2017-11-29 2023-07-04 Samsung Display Co., Ltd. Organic light emitting diode display including a common power supply line in a non-display area
CN110021238A (en) * 2018-01-10 2019-07-16 佳能株式会社 Show equipment and picture pick-up device
CN110021238B (en) * 2018-01-10 2022-12-13 佳能株式会社 Display apparatus and image pickup apparatus
JP2022516590A (en) * 2019-01-10 2022-03-01 京東方科技集團股▲ふん▼有限公司 Flexible substrate, its manufacturing method, display device
JP7438971B2 (en) 2019-01-10 2024-02-27 京東方科技集團股▲ふん▼有限公司 Flexible substrate, its manufacturing method, display device
US11963409B2 (en) 2019-11-15 2024-04-16 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate and display device
US11864435B2 (en) 2019-11-15 2024-01-02 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate and display device

Similar Documents

Publication Publication Date Title
US10490776B2 (en) Electro-optical apparatus, manufacturing method thereof, and electronic device
JP2015141816A (en) Organic electroluminescent device, method of manufacturing the same, and electronic apparatus
CN110010639B (en) Light emitting device and electronic apparatus
JP6182985B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
TWI614929B (en) Organic light emitting display
US9117784B2 (en) Light-emitting device and electronic apparatus
JP6569549B2 (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
US10007114B2 (en) Electro-optical device, electronic apparatus, and manufacturing method of electro-optical device
US9520456B2 (en) Organic EL display device and method of manufacturing organic EL display device
JP6221386B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
JP7212036B2 (en) DISPLAY DEVICE, METHOD FOR MANUFACTURING DISPLAY DEVICE, AND ELECTRONIC DEVICE
JP6361181B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP6217161B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
JP6428822B2 (en) Electro-optical device and electronic apparatus
JP6201442B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
US10861915B2 (en) Light-emitting device and electronic apparatus
JP6500433B2 (en) Electro-optical device, method of manufacturing the same, electronic apparatus
JP2015060782A (en) Light emitting device and electronic apparatus
JP2015222664A (en) Organic el panel manufacturing method, organic el panel and electronic apparatus
JP6557999B2 (en) LIGHT EMITTING ELEMENT, ELECTRO-OPTICAL DEVICE, ELECTRONIC DEVICE, AND LIGHT EMITTING ELEMENT MANUFACTURING METHOD
JP2007188853A (en) Display device
JP2019021642A (en) Electro-optic device, manufacturing method of electro-optic device, and electronic apparatus
KR102047746B1 (en) Organic electro-luminescent device and methode of fabricating the same
JP6687098B2 (en) Organic electroluminescence device and electronic device
JP6687099B2 (en) Organic electroluminescence device and electronic device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160616

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160624