JP6687098B2 - Organic electroluminescence device and electronic device - Google Patents
Organic electroluminescence device and electronic device Download PDFInfo
- Publication number
- JP6687098B2 JP6687098B2 JP2018244348A JP2018244348A JP6687098B2 JP 6687098 B2 JP6687098 B2 JP 6687098B2 JP 2018244348 A JP2018244348 A JP 2018244348A JP 2018244348 A JP2018244348 A JP 2018244348A JP 6687098 B2 JP6687098 B2 JP 6687098B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- power supply
- insulating layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005401 electroluminescence Methods 0.000 title claims description 35
- 239000010410 layer Substances 0.000 description 808
- 239000000758 substrate Substances 0.000 description 113
- 230000000149 penetrating effect Effects 0.000 description 104
- 239000003990 capacitor Substances 0.000 description 38
- 239000004020 conductor Substances 0.000 description 31
- 230000003287 optical effect Effects 0.000 description 24
- 230000002093 peripheral effect Effects 0.000 description 24
- 238000000034 method Methods 0.000 description 22
- 230000008878 coupling Effects 0.000 description 15
- 238000010168 coupling process Methods 0.000 description 15
- 238000005859 coupling reaction Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 15
- 238000007789 sealing Methods 0.000 description 15
- 239000003086 colorant Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 238000009413 insulation Methods 0.000 description 11
- 239000002346 layers by function Substances 0.000 description 11
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 102100021943 C-C motif chemokine 2 Human genes 0.000 description 5
- 101000897480 Homo sapiens C-C motif chemokine 2 Proteins 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000012447 hatching Effects 0.000 description 5
- 229910010272 inorganic material Inorganic materials 0.000 description 5
- 239000011147 inorganic material Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 150000003377 silicon compounds Chemical class 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- 230000000007 visual effect Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 230000009545 invasion Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、有機ＥＬ材料の発光材料を利用した有機エレクトロルミネッセンス装置に関する。 The present invention relates to an organic electroluminescence device using a light emitting material of an organic EL material.
例えば有機ＥＬ材料を利用した発光素子を基板上に平面状に配列した発光装置が各種の電子機器の表示装置として従来から提案されている。特許文献１には、走査線やゲート電極等を形成する層に容量素子を構成する容量電極を形成する技術が開示されている。 For example, a light emitting device in which light emitting elements using an organic EL material are arranged in a plane on a substrate has been conventionally proposed as a display device for various electronic devices. Patent Document 1 discloses a technique of forming a capacitive electrode forming a capacitive element in a layer that forms a scanning line, a gate electrode, and the like.
しかし、特許文献１のように走査線やゲート電極等を形成する層に容量電極を形成する場合には、走査線などの制御線やゲート電極を避けて容量電極を形成しなければならず、容量素子の容量確保が困難であった。
以上の事情を考慮して、本発明は、ゲート電極よりも上の層を有効に活用して、高密度な画素のための画素構造を有する有機エレクトロルミネッセンス装置および電子機器を提供することを目的とする。
However, in the case where the capacitive electrode is formed in the layer in which the scanning line, the gate electrode, etc. are formed as in Patent Document 1, the capacitive electrode must be formed while avoiding the control line such as the scanning line and the gate electrode. It was difficult to secure the capacity of the capacitive element.
In view of the above circumstances, it is an object of the present invention to provide an organic electroluminescence device and an electronic device having a pixel structure for high density pixels by effectively utilizing a layer above a gate electrode. And
以上の課題を解決するために、本発明の好適な態様に係る有機エレクトロルミネッセン
ス装置は、第１電流端、第２電流端、第１ゲートを有する第１トランジスターと、前記第１電流端に接続された電源線と、前記第１ゲートに接続された容量素子と、画素電極と、前記第２電流端に接続された第３電流端と、前記画素電極に接続された第４電流端と、第２ゲートとを有する第２トランジスターと、前記第２ゲートに接続された第１制御線と、を備え、前記第１制御線は、前記電源線と前記第２ゲートとの間の層に形成されることを特徴とする。以上の構成では、電源線層のシールド効果により、電源線層よりも上層に配置される例えば信号線層の第２のトランジスターのゲートに対する影響を抑えることができる。
In order to solve the above-mentioned problems, an organic electroluminescence device according to a preferred aspect of the present invention includes a first transistor having a first current end, a second current end, and a first gate, and a connection to the first current end. A power source line, a capacitive element connected to the first gate, a pixel electrode, a third current end connected to the second current end, and a fourth current end connected to the pixel electrode, A second transistor having a second gate; and a first control line connected to the second gate, the first control line being formed in a layer between the power supply line and the second gate. It is characterized by being done. In the above configuration, due to the shielding effect of the power supply line layer, it is possible to suppress the influence on the gate of the second transistor of the signal line layer disposed above the power supply line layer, for example.
本発明の好適な態様において、前記第１ゲートに一方の電流端が接続された第３トランジスターと、前記第３トランジスターのゲートに接続された第２制御線と、前記第３トランジスターの他方の電流端に接続された信号線と、を備えることを特徴とする。以上の構成では、電源線層のシールド効果により、電源線層よりも上層に配置される例えば信号線層の第２のトランジスターのゲートに対する影響を抑えることができる。 In a preferred aspect of the present invention, a third transistor having one current end connected to the first gate, a second control line connected to the gate of the third transistor, and another current of the third transistor. And a signal line connected to the end . In the above configuration, due to the shielding effect of the power supply line layer, it is possible to suppress the influence on the gate of the second transistor of the signal line layer disposed above the power supply line layer, for example.
本発明の好適な態様において、前記信号線と前記第２トランジスターとは、平面視上で重なるように配置されることを特徴とする。したがって、画素の微細化が可能となる。 In a preferred aspect of the present invention, the signal line and the second transistor are arranged so as to overlap each other in a plan view. Therefore, the pixels can be miniaturized.
本発明の好適な態様において、前記第２制御線は、前記電源線と同層に形成されることを特徴とする。以上の構成では、第２制御線が電源線層と同層に形成されるので、工程の簡素化が可能である。 In a preferred aspect of the present invention, the second control line is formed in the same layer as the power supply line. In the above configuration, since the second control line is formed in the same layer as the power supply line layer, the process can be simplified.
以上の各態様に係る有機エレクトロルミネッセンス装置は、例えば表示装置として各種の電子機器に利用される。具体的には、頭部装着型の表示装置や撮像装置の電子式ビューファインダー等が本発明の電子機器の好適例として例示され得るが、本発明の適用範囲は以上の例示に限定されない。 The organic electroluminescence device according to each of the above aspects is used in various electronic devices as a display device, for example. Specifically, a head-mounted display device, an electronic viewfinder of an imaging device, and the like can be exemplified as suitable examples of the electronic device of the present invention, but the scope of application of the present invention is not limited to the above examples.
＜第１実施形態＞
図１は、本発明の第１実施形態に係る有機エレクトロルミネッセンス装置１００の平面図である。第１実施形態の有機エレクトロルミネッセンス装置１００は、有機ＥＬ材料を利用した発光素子を基板１０の面上に形成した有機ＥＬ装置である。基板１０は、珪素（シリコン）等の半導体材料で形成された板状部材（半導体基板）であり、複数の発光素子が形成される基体（下地）として利用される。図１に例示される通り、基板１０の表面は、第１領域１２と第２領域１４とに区分される。第１領域１２は矩形状の領域であり、第２領域１４は、第１領域１２を包囲する矩形枠状の領域である。
<First Embodiment>
FIG. 1 is a plan view of an
第１領域１２には、Ｘ方向に延在する複数の走査線２２と、Ｘ方向に交差するＹ方向に延在する複数の信号線２６とが形成される。複数の走査線２２と複数の信号線２６との各交差に対応して画素Ｐ（Ｐｄ，Ｐｅ）が形成される。したがって、複数の画素Ｐは、Ｘ方向およびＹ方向にわたり行列状に配列する。
In the
第２領域１４には駆動回路３０と複数の実装端子３６とガードリング３８とが設置される。駆動回路３０は、各画素Ｐを駆動する回路であり、第１領域１２をＸ方向に挟む各位置に設置された２個の走査線駆動回路３２と、第２領域１４のうちＸ方向に延在する領域に設置された信号線駆動回路３４とを含んで構成される。複数の実装端子３６は、信号線駆動回路３４を挟んで第１領域１２とは反対側の領域内に形成され、基板１０に接合される可撓性の配線基板（図示略）を介して制御回路や電源回路等の外部回路（例えば配線基板上に実装された電子回路）に電気的に接続される。
A
第１実施形態の有機エレクトロルミネッセンス装置１００は、基板１０の複数個分に相当するサイズの原基板の切断（スクライブ）で複数個が一括的に形成される。図１のガードリング３８は、原基板の切断時の衝撃や静電気の影響が駆動回路３０または各画素Ｐに波及することや各基板１０の端面（原基板の切断面）からの水分の侵入を防止する。図１に例示される通り、ガードリング３８は、駆動回路３０と複数の実装端子３６と第１領域１２とを包囲する環状（矩形枠状）に形成される。
In the
図１の第１領域１２は、表示領域１６と周辺領域１８とに区分される。表示領域１６は、各画素Ｐの駆動により実際に画像が表示される領域である。周辺領域１８は、表示領域１６を包囲する矩形枠状の領域であり、表示領域１６内の各画素Ｐに構造は類似するが実際には画像の表示に寄与しない画素Ｐ（以下「ダミー画素Ｐｄ」という）が配置される。周辺領域１８内のダミー画素Ｐｄとの表記上の区別を明確化する観点から、以下の説明では、表示領域１６内の画素Ｐを「表示画素Ｐｅ」と便宜的に表記する場合がある。表示画素Ｐｅは、発光の最小単位となる要素である。
The
図２は、表示領域１６内に位置する各表示画素Ｐｅの回路図である。図２に例示される通り、表示画素Ｐｅは、発光素子４５と駆動トランジスターＴｄｒと選択トランジスターＴｓｌと容量素子Ｃとを含んで構成される。なお、第１実施形態では、表示画素Ｐｅの各トランジスターＴ（Ｔｄｒ，Ｔｓｌ）をＰチャネル型としたが、Ｎチャネル型のトランジスターを利用することも可能である。
FIG. 2 is a circuit diagram of each display pixel Pe located in the
発光素子４５は、有機ＥＬ材料の発光層を含む発光機能層４６を第１電極（陽極）Ｅ１と第２電極（陰極）Ｅ２との間に介在させた電気光学素子である。第１電極Ｅ１は表示画素Ｐｅ毎に個別に形成され、第２電極Ｅ２は複数の画素Ｐにわたり連続する。図２から理解される通り、発光素子４５は、第１電源導電体４１と第２電源導電体４２とを連結する経路上に配置される。第１電源導電体４１は、高位側の電源電位Ｖｅｌが供給される電源配線であり、第２電源導電体４２は、低位側の電源電位（例えば接地電位）Ｖｃｔが供給される電源配線である。
The
駆動トランジスターＴｄｒは、第１電源導電体４１と第２電源導電体４２とを連結する経路上で発光素子４５に対して直列に配置される。具体的には、駆動トランジスターＴｄｒの一対の電流端のうちの一方（ソースまたはドレイン）は第１電源導電体４１に接続される。駆動トランジスターＴｄｒは、自身のゲート-ソース間またはゲート-ドレイン間の電圧に応じた電流量の駆動電流を生成する。
The driving transistor Tdr is arranged in series with the
図２の選択トランジスターＴｓｌは、信号線２６と駆動トランジスターＴｄｒのゲートとの導通状態（導通／非導通）を制御するスイッチとして機能する。選択トランジスターＴｓｌのゲートは走査線２２に接続される。また、容量素子Ｃは、第１電極Ｃ１と第２電極Ｃ２との間に誘電体を介在させた静電容量である。第１電極Ｃ１は駆動トランジスターＴｄｒのゲートに接続され、第２電極Ｃ２は第１電源導電体４１（駆動トランジスターＴｄｒのソース）に接続される。したがって、容量素子Ｃは、駆動トランジスターＴｄｒのゲート-ソース間またはゲート-ドレイン間の電圧を保持する。
The selection transistor Tsl in FIG. 2 functions as a switch that controls the conduction state (conduction / non-conduction) between the
信号線駆動回路３４は、外部回路から供給される画像信号が表示画素Ｐｅ毎に指定する階調に応じた階調電位（データ信号）を書込期間（水平走査期間）毎に複数の信号線２６に対して並列に供給する。他方、各走査線駆動回路３２は、各走査線２２に走査信号を供給することで複数の走査線２２の各々を書込期間毎に順次に選択する。走査線駆動回路３２が選択した走査線２２に対応する各表示画素Ｐｅの選択トランジスターＴｓｌはオン状態に遷移する。したがって、各表示画素Ｐｅの駆動トランジスターＴｄｒのゲートには信号線２６と選択トランジスターＴｓｌとを経由して階調電位が供給され、容量素子Ｃには階調電位に応じた電圧が保持される。したがって、階調電位に応じた駆動電流が駆動トランジスターＴｄｒから発光素子４５に供給される。以上のように各発光素子４５が階調電位に応じた輝度で発光することで、画像信号が指定する任意の画像が表示領域１６に表示される。また、書込期間が終了した後においても、容量素子Ｃに保持された電圧に応じた駆動電流が駆動トランジスターＴｄｒから発光素子４５に供給されるため、各発光素子４５は階調電位に応じた輝度での発光を維持する。
The signal
第１実施形態の有機エレクトロルミネッセンス装置１００の具体的な構造を以下に詳述する。なお、以下の説明で参照する各図面では、説明の便宜のために、各要素の寸法や縮尺を実際の有機エレクトロルミネッセンス装置１００とは相違させている。図３は、有機エレクトロルミネッセンス装置１００の断面図であり、図４から図１１は、有機エレクトロルミネッセンス装置１００の各要素を形成する各段階での基板１０の表面の様子を表示画素Ｐｅの１個分に着目して図示した平面図である。図１２から図１４は、基板１０の表面の様子を表示画素Ｐｅの４個分に着目して図示した平面図である。図４から図１１のI−I’線を含む断面に対応した断面図が図３に相当する。なお、図４から図１４は平面図であるが、各要素の視覚的な把握を容易化する観点から、図３と共通する各要素に図３と同態様のハッチングが便宜的に付加されている。
The specific structure of the
図３および図４から理解される通り、珪素等の半導体材料で形成された基板１０の表面には、表示画素Ｐｅの各トランジスターＴ（Ｔｄｒ，Ｔｓｌ）の能動領域１０Ａ（ソース／ドレイン領域）が形成される。能動領域１０Ａにはイオンが注入される。表示画素Ｐｅの各トランジスターＴ（Ｔｄｒ，Ｔｓｌ）のアクティブ層はソース領域とドレイン領域との間に存在し、能動領域１０Ａとは別種類のイオンが注入されるが、便宜的に能動領域１０Ａと一体に記載している。また、本実施形態では、容量素子Ｃを構成する領域においても能動領域１０Ａが形成され、能動領域１０Ａには不純物が注入されて電源に接続される。そして、能動領域１０Ａを一方の電極とし、絶縁層を介して形成された容量電極を他方の電極とするいわゆるＭＯＳ容量を構成する。また、容量素子Ｃを構成する領域における能動領域１０Ａは電源電位部としても機能する。ＭＯＳ容量および電源電位部の詳細については後述する。図３および図５から理解される通り、能動領域１０Ａが形成された基板１０の表面は絶縁膜Ｌ０（ゲート絶縁膜）で被覆され、各トランジスターＴのゲート層Ｇ（Ｇｄｒ，Ｇｓｌ）が絶縁膜Ｌ０の面上に形成される。各トランジスターＴのゲート層Ｇは、絶縁膜Ｌ０を挟んでアクティブ層に対向する。また、図５に例示される通り、駆動トランジスターＴｄｒのゲート層Ｇｄｒは、容量素子Ｃを構成する領域に形成された能動領域１０Ａまで延びて形成され、下部容量電極層ＣＡ１を構成している。
As understood from FIGS. 3 and 4, the
図３から理解される通り、各トランジスターＴのゲート層Ｇおよび下部容量電極層ＣＡ１が形成された絶縁膜Ｌ０の面上には、複数の絶縁層Ｌ（ＬＡ〜ＬＤ）と複数の導電層（配線層）とを交互に積層した多層配線層が形成される。各絶縁層Ｌは、例えば珪素化合物（典型的には窒化珪素や酸化珪素）等の絶縁性の無機材料で形成される。なお、以下の説明では、導電層（単層または複数層）の選択的な除去により複数の要素が同一工程で一括的に形成される関係を「同層から形成される」と表記する。 As understood from FIG. 3, on the surface of the insulating film L0 on which the gate layer G and the lower capacitance electrode layer CA1 of each transistor T are formed, a plurality of insulating layers L (LA to LD) and a plurality of conductive layers ( And a wiring layer) are alternately laminated to form a multilayer wiring layer. Each insulating layer L is formed of an insulating inorganic material such as a silicon compound (typically, silicon nitride or silicon oxide). In the following description, a relationship in which a plurality of elements are collectively formed in the same step by selectively removing the conductive layer (single layer or multiple layers) is described as “formed from the same layer”.
絶縁層ＬＡは、各トランジスターＴのゲートＧが形成された絶縁膜Ｌ０の面上に形成される。図３および図６から理解される通り、絶縁層ＬＡの面上には、上部容量電極層ＣＡ２，ＣＡ３，ＣＡ４と、複数の中継電極ＱＢ（ＱＢ１，ＱＢ２，ＱＢ３）とが同層から形成される。図３および図６から理解される通り、上部容量電極層ＣＡ２は、絶縁層ＬＡと絶縁膜Ｌ０とを貫通する導通孔ＨＡ５を介して駆動トランジスターＴｄｒのソース領域またはドレイン領域を形成する能動領域１０Ａに導通する。上部容量電極層ＣＡ２には、平面視において、駆動トランジスターＴｄｒのゲート層Ｇｄｒの一部と下部容量電極層ＣＡ１が形成された領域を取り囲むように開口部５０が形成される。また、上部容量電極層ＣＡ２には、平面視において、画素導通部を構成する駆動トランジスターＴｄｒのドレイン領域またはソース領域、および選択トランジスターＴｓｌのゲート層Ｇｓｌの一部とドレイン領域またはソース領域の一部を取り囲むように開口部５１が形成される。
The insulating layer LA is formed on the surface of the insulating film L0 on which the gate G of each transistor T is formed. As understood from FIGS. 3 and 6, the upper capacitor electrode layers CA2, CA3, CA4 and the plurality of relay electrodes QB (QB1, QB2, QB3) are formed from the same layer on the surface of the insulating layer LA. It As understood from FIG. 3 and FIG. 6, the upper capacitor electrode layer CA2 forms the
開口部５０には、上部容量電極層ＣＡ３と上部容量電極層ＣＡ４が上部容量電極層ＣＡ２と同層に形成される。上部容量電極層ＣＡ３には開口部５２が形成され、上部容量電極層ＣＡ４は開口部５２内に形成される。つまり、上部容量電極層ＣＡ２、上部容量電極層ＣＡ３、および上部容量電極層ＣＡ４は互いに離間して形成され電気的に絶縁されている。すなわち、上部容量電極層ＣＡ３は上部容量電極層ＣＡ２により取り囲まれている。そして、上部容量電極層ＣＡ４は上部容量電極層ＣＡ３により取り囲まれている。上部容量電極層ＣＡ３は、駆動トランジスターＴｄｒのゲート層Ｇｄｒと選択トランジスターＴｓｌのドレイン領域またはソース領域を形成する能動領域１０Ａとを接続する配線層としても機能している。すなわち、図３、図５および図６から理解される通り、上部容量電極層ＣＡ３は、絶縁層ＬＡと絶縁膜Ｌ０とを貫通する導通孔ＨＡ２を介して選択トランジスターＴｓｌの能動領域１０Ａに導通するとともに、絶縁層ＬＡの導通孔ＨＢ２を介して駆動トランジスターＴｄｒのゲートＧｄｒに導通する。
In the
開口部５１には、中継電極ＱＢ１、中継電極ＱＢ２、および中継電極ＱＢ３が上部容量電極層ＣＡ２と同層に形成される。すなわち、中継電極ＱＢ１、中継電極ＱＢ２、および中継電極ＱＢ３は上部容量電極層ＣＡ２により取り囲まれている。図３、図５および図６から理解される通り、中継電極ＱＢ１は、絶縁層ＬＡと絶縁膜Ｌ０とを貫通する導通孔ＨＡ６を介して駆動トランジスターＴｄｒのドレイン領域を形成する能動領域１０Ａに導通する。中継電極ＱＢ２は、絶縁層ＬＡを貫通する導通孔ＨＢ１を介して選択トランジスターＴｓｌのゲート層Ｇｓｌに導通する。中継電極ＱＢ３は、絶縁層ＬＡと絶縁膜Ｌ０とを貫通する導通孔ＨＡ１を介して駆動トランジスターＴｄｒのソース領域を形成する能動領域１０Ａに導通する。図６から理解される通り、選択トランジスターＴｓｌと駆動トランジスターＴｄｒの各々は、チャネル長がＹ方向に沿うように形成される。また、容量素子Ｃを構成する領域は、駆動トランジスターＴｄｒに対してＸ方向（図６ではＸ方向の正側）にずれた位置に配置される。また、選択トランジスターＴｓｌのゲート層Ｇｓｌと中継電極ＱＢ２との導通箇所は、選択トランジスターＴｓｌに対してＸ方向（図６ではＸ方向の負側）にずれた位置に配置される。
In the
絶縁層ＬＢは、上部容量電極層ＣＡ２、上部容量電極層ＣＡ３、上部容量電極層ＣＡ４と複数の中継電極ＱＢ（ＱＢ１，ＱＢ２，ＱＢ３）とが形成された絶縁層ＬＡの面上に形成される。図３および図７から理解される通り、絶縁層ＬＢの面上には、第１電源導電体としての電源線層４１と、走査線２２と、複数の中継電極ＱＣ（ＱＣ１，ＱＣ２）とが同層から形成される。電源線層４１は、多層配線層内の配線（図示略）を介して、高位側の電源電位Ｖｅｌが供給される実装端子３６に導通する。なお、電源線層４１は、図１に示す第１領域１２の表示領域１６内に形成される。また、図示を省略するが、第１領域１２の周辺領域１８内にも別の電源線層が形成される。この電源線層は、多層配線層内の配線（図示略）を介して、低位側の電源電位Ｖｃｔが供給される実装端子３６に導通する。電源線層４１および低位側の電源電位Ｖｃｔが供給される電源線層は、例えば銀やアルミニウムを含有する導電材料で例えば１００ｎｍ程度の膜厚に形成される。
The insulating layer LB is formed on the surface of the insulating layer LA on which the upper capacitive electrode layer CA2, the upper capacitive electrode layer CA3, the upper capacitive electrode layer CA4 and the plurality of relay electrodes QB (QB1, QB2, QB3) are formed. . As understood from FIGS. 3 and 7, the power
電源線層４１は、前述の通り高位側の電源電位Ｖｅｌが供給される電源配線であり、図１３から理解される通り、上部容量電極層ＣＡ２の開口部５０およびその周囲の上部容量電極層ＣＡ２を各画素において覆うと共に、Ｘ方向において隣り合う画素間において隙間なく一様に連続する帯状のパターンである。
As described above, the power
図３および図７から理解される通り、表示領域１６内に形成された電源線層４１は、表示画素Ｐｅ毎に絶縁層ＬＢに形成された導通孔ＨＣ３を介して上部容量電極層ＣＡ２に導通する。また、電源線層４１は、表示画素Ｐｅ毎に絶縁層ＬＢに形成された導通孔ＨＣ５、ＨＣ６、ＨＣ７を介して上部容量電極層ＣＡ２に導通する。したがって、図３、図５ないし図７から理解される通り、電源線層４１は、絶縁層ＬＢを貫通する導通孔ＨＣ５、ＨＣ６と、上部容量電極層ＣＡ２と、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ３、ＨＡ４とを介して、容量素子Ｃを構成する領域に形成された能動領域１０Ａに導通する。さらに、図３および図７から理解される通り、電源線層４１は、表示画素Ｐｅ毎に絶縁層ＬＢに形成された導通孔ＨＣ７を介して上部容量電極層ＣＡ２に導通する。したがって、図３、図５ないし図７から理解される通り、電源線層４１は、絶縁層ＬＢを貫通する導通孔ＨＣ７と、上部容量電極層ＣＡ２と、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ５を介して、駆動トランジスターＴｄｒのソース領域またはドレイン領域を形成する能動領域１０Ａに導通する。すなわち、上部容量電極層ＣＡ２は、駆動トランジスターＴｄｒのソース領域またはドレイン領域と、電源線層４１とを接続する配線層としても機能している。図１２から理解される通り、駆動トランジスターＴｄｒのソース領域またはドレイン領域に対する配線層としても機能する上部容量電極層ＣＡ２は、一つの画素内において開口部５０および開口部５１の周囲を覆うと共に、Ｘ方向およびＹ方向で隣り合う画素間において隙間なく連続するパターンである。電源線層４１は、絶縁層ＬＢにより上部容量電極層ＣＡ３からは電気的に絶縁される。また、図３および図７から理解される通り、電源線層４１は、表示画素Ｐｅ毎に絶縁層ＬＢに形成された導通孔ＨＣ４、ＨＣ８を介して上部容量電極層ＣＡ４に導通する。
As understood from FIGS. 3 and 7, the power
図７から理解される通り、走査線２２は、表示画素Ｐｅ毎に絶縁層ＬＢに形成された導通孔ＨＣ２を介して中継電極ＱＢ２に導通する。したがって、図５ないし図７から理解される通り、走査線２２は、絶縁層ＬＢを貫通する導通孔ＨＣ２と、中継電極ＱＢ２と、絶縁層ＬＡを貫通する導通孔ＨＢ１を介して選択トランジスターＴｓｌのゲート層Ｇｓｌに導通する。図１３から理解される通り、走査線２２は、複数の表示画素ＰｅにわたりＸ方向に直線状に延在し、絶縁層ＬＢにより上部容量電極層ＣＡ２および中継電極ＱＢ１からは電気的に絶縁される。
As understood from FIG. 7, the
図７から理解される通り、中継電極ＱＣ１は、表示画素Ｐｅ毎に絶縁層ＬＢに形成された導通孔ＨＣ１を介して中継電極ＱＢ３に導通する。したがって、図５ないし図７から理解される通り、中継電極ＱＣ１は、絶縁層ＬＢを貫通する導通孔ＨＣ１と、中継電極ＱＢ３と、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ１を介して選択トランジスターＴｓｌの能動領域１０Ａに導通する。
As understood from FIG. 7, the relay electrode QC1 conducts to the relay electrode QB3 via the conduction hole HC1 formed in the insulating layer LB for each display pixel Pe. Therefore, as understood from FIGS. 5 to 7, the relay electrode QC1 is provided with the conduction hole HC1 penetrating the insulating layer LB, the relay electrode QB3, and the conduction hole HA1 penetrating the insulating film L0 and the insulating layer LA. It conducts to the
図７から理解される通り、中継電極ＱＣ２は、表示画素Ｐｅ毎に絶縁層ＬＢに形成された導通孔ＨＣ９を介して中継電極ＱＢ１に導通する。したがって、図５ないし図７から理解される通り、中継電極ＱＣ２は、絶縁層ＬＢを貫通する導通孔ＨＣ９と、中継電極ＱＢ１と、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ６を介して駆動トランジスターＴｄｒのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。
As understood from FIG. 7, the relay electrode QC2 is electrically connected to the relay electrode QB1 through the conduction hole HC9 formed in the insulating layer LB for each display pixel Pe. Therefore, as understood from FIGS. 5 to 7, the relay electrode QC2 is provided with the conductive hole HC9 penetrating the insulating layer LB, the relay electrode QB1, the conductive hole HA6 penetrating the insulating film L0 and the insulating layer LA. It conducts to the
絶縁層ＬＣは、電源線層４１、走査線２２、中継電極ＱＣ１，ＱＣ２が形成された絶縁層ＬＢの面上に形成される。図３および図８から理解される通り、絶縁層ＬＣの面上には、信号線２６と、中継電極ＱＤ１とが同層から形成される。信号線２６は、複数の画素ＰにわたりＹ方向に直線状に延在し、絶縁層ＬＣにより走査線２２および電源線層４１からは電気的に絶縁される。具体的には、信号線２６は、図７および図８から理解される通り、表示画素Ｐｅ毎に絶縁層ＬＣに形成された導通孔ＨＤ１を介して中継電極ＱＣ１に導通する。したがって、図５ないし図８から理解される通り、信号線２６は、絶縁層ＬＣを貫通する導通孔ＨＤ１と、中継電極ＱＣ１と、中継電極ＱＢ３と、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ１を介して選択トランジスターＴｓｌの能動領域１０Ａと導通する。また、信号線２６は、中継電極ＱＣ１と、走査線２２と、電源線層４１の上層の位置を通過するように形成され、選択トランジスターＴｓｌのチャネル長の方向（Ｙ方向）に沿って延在する。信号線２６は、平面視で走査線２２と電源線層４１とを介して選択トランジスターＴｓｌに重なる。また、図１４から理解される通り、信号線２６は、複数の表示画素ＰｅにわたりＹ方向に直線状に延在し、絶縁層ＬＣにより走査線２２および電源線層４１からは電気的に絶縁される。
The insulating layer LC is formed on the surface of the insulating layer LB on which the power
図７から理解される通り、中継電極ＱＣ２は、表示画素Ｐｅ毎に絶縁層ＬＢに形成された導通孔ＨＣ９を介して中継電極ＱＢ１に導通する。したがって、図５ないし図７から理解される通り、中継電極ＱＣ２は、絶縁層ＬＢを貫通する導通孔ＨＣ９と、中継電極ＱＢ１と、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ６を介して駆動トランジスターＴｄｒのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。
As understood from FIG. 7, the relay electrode QC2 is electrically connected to the relay electrode QB1 through the conduction hole HC9 formed in the insulating layer LB for each display pixel Pe. Therefore, as understood from FIGS. 5 to 7, the relay electrode QC2 is provided with the conductive hole HC9 penetrating the insulating layer LB, the relay electrode QB1, the conductive hole HA6 penetrating the insulating film L0 and the insulating layer LA. It conducts to the
図３に例示される通り、絶縁層ＬＤは、信号線２６と中継電極ＱＤ１とが形成された絶縁層ＬＣの面上に形成される。以上の説明では表示画素Ｐｅに着目したが、基板１０の表面から絶縁層ＬＤまでの各要素の構造は、周辺領域１８内のダミー画素Ｐｄについても共通する。
As illustrated in FIG. 3, the insulating layer LD is formed on the surface of the insulating layer LC on which the
絶縁層ＬＤの表面には平坦化処理が実行される。平坦化処理には、化学機械研磨（CMP：Chemical Mechanical Polishing）等の公知の表面処理技術が任意に採用される。平坦化処理で高度に平坦化された絶縁層ＬＤの表面に、図３および図９に例示される通り、反射層５５は、例えば銀やアルミニウムを含有する光反射性の導電材料で例えば１００ｎｍ程度の膜厚に形成される。反射層５５は、光反射性の導電材料で形成され、図９に示すように各トランジスターＴ、各配線、及び各中継電極を覆うように配置される。したがって、外光の侵入が反射層５５により防止され、光照射に起因した各トランジスターＴの電流リークを防止できるという利点がある。
A planarization process is performed on the surface of the insulating layer LD. A known surface treatment technique such as chemical mechanical polishing (CMP) is arbitrarily adopted for the flattening treatment. As illustrated in FIGS. 3 and 9, the
図３および図９から理解される通り、反射層５５は、表示画素Ｐｅ毎に絶縁層ＬＤに形成された導通孔ＨＥ１を介して中継電極ＱＤ１に導通する。したがって、図５ないし図９から理解される通り、反射層５５は、絶縁層ＬＤを貫通する導通孔ＨＥ１と、中継電極ＱＤ１と、絶縁層ＬＣを貫通する導通孔ＨＤ２と、中継電極ＱＣ２と、絶縁層ＬＢを貫通する導通孔ＨＣ９と、中継電極ＱＢ１と、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ６を介して駆動トランジスターＴｄｒのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。
As understood from FIGS. 3 and 9, the
図３に例示される通り、反射層５５が形成された絶縁層ＬＤの面上には光路調整層６０が形成される。光路調整層６０は、各表示画素Ｐｅの共振構造の共振波長（すなわち表示色）を規定する光透過性の膜体である。表示色が同じ画素では、共振構造の共振波長は略同じであり、表示色が異なる画素では、共振構造の共振波長は異なるように設定される。
As illustrated in FIG. 3, the optical
図３および図１０に例示される通り、光路調整層６０の面上には、表示領域１６内の表示画素Ｐｅ毎の第１電極Ｅ１が形成される。第１電極Ｅ１は、例えばＩＴＯ（Indium Tin Oxide）等の光透過性の導電材料で形成される。第１電極Ｅ１は、図２を参照して前述した通り、発光素子４５の陽極として機能する略矩形状の電極（画素電極）である。第１電極Ｅ１は、表示画素Ｐｅ毎に光路調整層６０に形成された導通孔ＨＦ１を介して反射層５５に導通する。したがって、図５ないし図１０から理解される通り、第１電極Ｅ１は、光路調整層６０を貫通する導通孔ＨＦ１と、反射層５５と、絶縁層ＬＤを貫通する導通孔ＨＥ１と、中継電極ＱＤ１と、絶縁層ＬＣを貫通する導通孔ＨＤ２と、中継電極ＱＣ２と、絶縁層ＬＢを貫通する導通孔ＨＣ９と、中継電極ＱＢ１と、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ６を介して駆動トランジスターＴｄｒのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。
As illustrated in FIGS. 3 and 10, the first electrode E1 for each display pixel Pe in the
第１電極Ｅ１が形成された光路調整層６０の面上には、図３および図１１に例示される通り、基板１０の全域にわたり画素定義層６５が形成される。画素定義層６５は、例えば珪素化合物（典型的には窒化珪素や酸化珪素）等の絶縁性の無機材料で形成される。図１１から理解される通り、画素定義層６５には、表示領域１６内の各第１電極Ｅ１に対応する開口部６５Ａが形成される。画素定義層６５のうち開口部６５Ａの内周縁の近傍の領域は第１電極Ｅ１の周縁に重なる。すなわち、開口部６５Ａの内周縁は平面視で第１電極Ｅ１の周縁の内側に位置する。各開口部６５Ａは、平面形状（矩形状）やサイズが共通し、かつ、Ｘ方向およびＹ方向の各々にわたり共通のピッチで行列状に配列する。以上の説明から理解される通り、画素定義層６５は平面視で格子状に形成される。尚、開口部６５Ａの平面形状やサイズは、表示色が同じであれば同じであり、表示色が異なる場合は異なるようにしてもよい。また、開口部６５Ａのピッチは、表示色が同じ開口部同士では同じであり、表示色が異なる開口部間では異なるようにしてもよい。
On the surface of the optical
その他にも、詳細な説明は省略するが、第１電極Ｅ１の上層には、発光機能層４６、第２電極Ｅ２、および封止体４７が積層され、以上の各要素が形成された基板１０の表面には封止基板（図示略）が例えば接着剤で接合される。封止基板は、基板１０上の各要素を保護するための光透過性の板状部材（例えばガラス基板）である。なお、封止基板の表面または封止体４７の表面に表示画素Ｐｅ毎にカラーフィルターを形成することも可能である。
Besides, although not described in detail, the
以上に説明した通り、第１実施形態では、容量素子と、駆動トランジスターＴｄｒの少なくとも一部とが、第３の方向である各層の積層方向（図３に示すＺ方向）において並ぶように配置されると共に、電源供給部位（電源電位部）と、容量素子の少なくとも一部と、選択トランジスターＴｓｌとが、第１の方向（図６に示すＸ方向）および第２の方向である各層の面方向（図６に示すＹ方向）において並ぶように配置される。図３、図６および図７から理解される通り、上部容量電極層ＣＡ２は、第１電源導電体としての電源線層４１と導通しており、図２に示す容量素子Ｃの第２電極Ｃ２として機能する。前記積層方向において上部容量電極層ＣＡ２の下方には、絶縁層ＬＡを介して、第１トランジスターとしての駆動トランジスターＴｄｒの少なくとも一部であるゲート層Ｇｄｒが配置される。したがって、ゲート層Ｇｄｒ自体を図２に示す駆動トランジスターＴｄｒのゲートに接続される容量素子Ｃの第１電極Ｃ１と考えれば、上部容量電極層ＣＡ２と絶縁層ＬＡとゲート層Ｇｄｒとは容量素子Ｃを構成しており、容量素子Ｃと、駆動トランジスターＴｄｒの少なくとも一部であるゲート層Ｇｄｒとが、積層方向に並ぶように配置される。
As described above, in the first embodiment, the capacitive element and at least a part of the driving transistor Tdr are arranged so as to be aligned in the stacking direction of layers (Z direction shown in FIG. 3) which is the third direction. In addition, the power supply portion (power supply potential portion), at least a part of the capacitive element, and the selection transistor Tsl are in the first direction (X direction shown in FIG. 6) and the second direction in the plane direction of each layer. They are arranged side by side in (Y direction shown in FIG. 6). As understood from FIGS. 3, 6 and 7, the upper capacitance electrode layer CA2 is electrically connected to the power
上部容量電極層ＣＡ３は駆動トランジスターＴｄｒの少なくとも一部であるゲート層Ｇｄｒと導通している。したがって、上部容量電極層ＣＡ３は容量素子Ｃの第１電極Ｃ１として機能する。積層方向において、上部容量電極層ＣＡ３の上方には、絶縁層ＬＢを介して、第１電源導電体としての電源線層４１が配置される。したがって、電源線層４１を容量素子Ｃの第２電極Ｃ２として考えれば、上部容量電極層ＣＡ３と、絶縁層ＬＢと、電源線層４１とは容量素子Ｃを構成しており、容量素子Ｃと、駆動トランジスターＴｄｒの少なくとも一部であるゲート層Ｇｄｒとが、積層方向に並ぶように配置される。
The upper capacitance electrode layer CA3 is electrically connected to the gate layer Gdr which is at least a part of the driving transistor Tdr. Therefore, the upper capacitance electrode layer CA3 functions as the first electrode C1 of the capacitance element C. In the stacking direction, the power
上部容量電極層ＣＡ４は、第１電源導電体としての電源線層４１と導通している。したがって、上部容量電極層ＣＡ４は、容量素子Ｃの第２電極Ｃ２として機能する。積層方向において、上部容量電極層ＣＡ４の下方には、絶縁層ＬＡを介して、下部容量電極層ＣＡ１が配置される。下部容量電極層ＣＡ１は、駆動トランジスターＴｄｒの少なくとも一部であるゲート層Ｇｄｒと一体に形成された電極であり、下部容量電極層ＣＡ１は、駆動トランジスターＴｄｒの少なくとも一部であるゲート層Ｇｄｒと導通する容量素子Ｃの第１電極Ｃ１として機能する。したがって、上部容量電極層ＣＡ４と、絶縁層ＬＡと、下部容量電極層ＣＡ１とは容量素子Ｃを構成しており、容量素子Ｃと、駆動トランジスターＴｄｒの少なくとも一部であるゲート層Ｇｄｒとが、積層方向に並ぶように配置される。また、下部容量電極層ＣＡ１の下方には、絶縁膜Ｌ０を介して、不純物が注入された能動領域１０Ａが配置されている。能動領域１０Ａは電源線層４１と導通しているので、第２電極Ｃ２として機能し、能動領域１０Ａ、絶縁膜Ｌ０、および下部容量電極層ＣＡ１が、積層方向においていわゆるＭＯＳ容量を構成している。
The upper capacitance electrode layer CA4 is electrically connected to the power
以上のように、第１実施形態では、容量素子と、駆動トランジスターＴｄｒの少なくとも一部とが、第１の方向である各層の積層方向（図３に示すＺ方向）において並ぶように配置される。 As described above, in the first embodiment, the capacitive element and at least a part of the drive transistor Tdr are arranged so as to be aligned in the stacking direction of the layers (Z direction shown in FIG. 3) which is the first direction. .
次に、選択トランジスターＴｓｌのチャネル長の方向であるＹ方向については、図３、図６および図７から理解される通り、上部容量電極層ＣＡ２が、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ３，ＨＡ４と、絶縁層ＬＢを貫通する導通孔ＨＣ５，ＨＡ６とを介して電源線層４１と導通する。したがって、上部容量電極層ＣＡ２は、電源供給部位（電源電位部）として機能すると共に、容量素子Ｃの第２電極Ｃ２として機能する。そして、上部容量電極層ＣＡ２と同層に形成されてＹ方向において絶縁層ＬＢを挟んで離れた位置には、上部容量電極層ＣＡ３が配置される。上部容量電極層ＣＡ３は、駆動トランジスターＴｄｒのゲート層Ｇｄｒと導通し、容量素子Ｃの第１電極Ｃ１として機能する。したがって、上部容量電極層ＣＡ２と絶縁層ＬＢと上部容量電極層ＣＡ３は、Ｙ方向においても容量素子Ｃを構成する。同様に、第１電極Ｃ１として機能する上部容量電極層ＣＡ３に対し、絶縁層ＬＢを介してＹ方向に離れて配置された上部容量電極層ＣＡ４は、電源線層４１と導通し、第２電極Ｃ２として機能する。したがって、上部容量電極層ＣＡ３と絶縁層ＬＢと上部容量電極層ＣＡ４は、Ｙ方向においても容量素子Ｃを構成する。
Next, regarding the Y direction, which is the direction of the channel length of the selection transistor Tsl, as understood from FIGS. 3, 6 and 7, the conduction of the upper capacitor electrode layer CA2 through the insulating film L0 and the insulating layer LA. The power
このように、上部容量電極層ＣＡ２が電源線層４１と導通する絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ３，ＨＡ４と、絶縁層ＬＢを貫通する導通孔ＨＣ５，ＨＡ６との位置から、選択トランジスターＴｓｌが配置される位置までのＹ方向においては、上部容量電極層ＣＡ２と上部容量電極層ＣＡ３により構成される容量素子Ｃ、上部容量電極層ＣＡ３と上部容量電極層ＣＡ４により構成される容量素子Ｃ、上部容量電極層ＣＡ４と上部容量電極層ＣＡ３により構成される容量素子Ｃ、上部容量電極層ＣＡ３と上部容量電極層ＣＡ２により構成される容量素子Ｃ、そして選択トランジスターＴｓｌが配置されることになる。したがって、上部容量電極層ＣＡ２と上部容量電極層ＣＡ４が電源供給部位（電源電位部）としても機能することを考えると、本実施形態においては、電源供給部位（電源電位部）と、容量素子の少なくとも一部と、選択トランジスターＴｓｌとが、第２の方向である各層の面方向（図６に示すＹ方向）において並ぶように配置されている。
Thus, from the positions of the conductive holes HA3 and HA4 that penetrate the insulating film L0 and the insulating layer LA where the upper capacitive electrode layer CA2 is conductive to the
図３、図６および図７から理解される通り、上部容量電極層ＣＡ２、上部容量電極層ＣＡ３、上部容量電極層ＣＡ４は、Ｙ方向だけでなくＸ方向においても、さらには、ＸＹ平面における斜めの方向においても、同様に絶縁層ＬＢを介して容量素子Ｃを構成する。これは、駆動トランジスターＴｄｒのゲート層Ｇｄｒと導通し第１電極Ｃ１として機能する上部容量電極層ＣＡ３と、電源線層４１と導通し第２電極Ｃ２として機能する上部容量電極層ＣＡ２とが、同層に形成されて絶縁層ＬＢを挟んで離れた位置に配置されており、上部容量電極層ＣＡ３が、上部容量電極層ＣＡ２により平面視において囲まれるように配置される構成のためである。さらに、電源線層４１と導通する上部容量電極層ＣＡ４を第３電極と考えれば、第３電極である上部容量電極層ＣＡ４が第１電極である上部容量電極層ＣＡ３により囲まれるように配置されるので、上部容量電極層ＣＡ２、上部容量電極層ＣＡ３、上部容量電極層ＣＡ４は、Ｙ方向だけでなくＸ方向においても、さらには、ＸＹ平面における斜めの方向においても、絶縁層ＬＢを介して容量素子Ｃを構成する。
以上のように、本実施形態においては、駆動トランジスターＴｄｒの少なくとも一部と、能動領域１０Ａと下部容量電極層ＣＡ１間で構成される容量素子Ｃとは第１の方向（Ｘ方向）に並ぶように配置され、導通孔ＨＡ５，ＨＡ４，ＨＡ３などが配置される電源供給部位と、能動領域１０Ａと下部容量電極層ＣＡ１間で構成される容量素子Ｃの少なくとも一部と、選択トランジスターＴｓｌが第２の方向（Ｙ方向に）に並ぶように配置される。このような配置構成を採ることにより、駆動トランジスターＴｄｒと容量素子Ｃは、電源供給部位の近くに配置することができ、走査線などを遠ざけることができる。したがって、走査線などからの影響を受けることがなく、駆動トランジスターＴｄｒのゲート電位部の安定化を図ることができる。
本実施形態の容量素子Ｃをまとめると以下のようになる。本実施形態においては、容量素子Ｃは以下の５種類から構成される。
（積層方向）
i)能動領域１０Ａと下部容量電極層ＣＡ１間
基板１０上に形成され電源電位Ｖｅｌが供給される能動領域１０を一方の電極とし、絶縁膜Ｌ０を挟んで形成されゲート電位が供給される下部容量電極層ＣＡ１を他方の電極として容量素子Ｃが構成される。
ii)上部容量電極層ＣＡ２とゲート層Ｇｄｒ間および上部容量電極層ＣＡ４と下部容量電極層ＣＡ１間
ゲート電位が供給されるゲート層Ｇｄｒを一方の電極とし、絶縁層ＬＡを挟んで形成され電源電位Ｖｅｌが供給される上部容量電極層ＣＡ２を他方の電極として容量素子Ｃが構成される。また、ゲート層Ｇｄｒと一体に形成された下部容量電極層ＣＡ１を一方の電極とし、絶縁層ＬＡを挟んで形成され電源電位Ｖｅｌが供給される上部容量電極層ＣＡ４を他方の電極として容量素子Ｃが構成される。
iii)上部容量電極層ＣＡ３と電源線層４１間
ゲート電位が供給される上部容量電極層ＣＡ３を一方の電極とし、絶縁層ＬＢ
を挟んで形成され電源電位Ｖｅｌが供給される電源線層４１を他方の電極として容量素子Ｃが構成される。
なお、i)の容量素子Ｃとii)の容量素子Ｃとは平面視で重なるように構成されている。また、i)の容量素子Ｃとiii)の容量素子Ｃ、およびii)の容量素子Ｃとiii)の容量素子Ｃも平面視で重なるように構成されている。
（平面方向）
iv)上部容量電極層ＣＡ２と上部容量電極層ＣＡ３間
電源電位Ｖｅｌが供給される上部容量電極層ＣＡ２を一方の電極とし、絶縁層ＬＢを挟んで形成されゲート電位が供給される上部容量電極層ＣＡ３を他方の電極として容量素子Ｃが構成される。
v)上部容量電極層ＣＡ４と上部容量電極層ＣＡ３間
電源電位Ｖｅｌが供給される上部容量電極層ＣＡ４を一方の電極とし、絶縁層ＬＢを挟んで形成されゲート電位が供給される上部容量電極層ＣＡ３を他方の電極として容量素子Ｃが構成される。
As can be understood from FIGS. 3, 6 and 7, the upper capacitance electrode layer CA2, the upper capacitance electrode layer CA3, and the upper capacitance electrode layer CA4 are not only in the Y direction but also in the X direction, and further in the XY plane. Also in the direction of, the capacitive element C is similarly configured via the insulating layer LB. This is because the upper capacitance electrode layer CA3 that is conductive with the gate layer Gdr of the drive transistor Tdr and functions as the first electrode C1 and the upper capacitance electrode layer CA2 that is conductive with the power
As described above, in the present embodiment, at least a part of the drive transistor Tdr and the capacitive element C formed between the
The capacitive element C of this embodiment is summarized as follows. In this embodiment, the capacitive element C is composed of the following five types.
(Stacking direction)
i) Between the
ii) Between the upper capacitance electrode layer CA2 and the gate layer Gdr and between the upper capacitance electrode layer CA4 and the lower capacitance electrode layer CA1 The gate layer Gdr to which the gate potential is supplied is used as one electrode, and the insulating layer LA is sandwiched between the power supply potentials. The capacitive element C is configured with the upper capacitive electrode layer CA2 supplied with Vel as the other electrode. In addition, the lower capacitive electrode layer CA1 formed integrally with the gate layer Gdr is used as one electrode, and the upper capacitive electrode layer CA4 formed with the insulating layer LA sandwiched therebetween and supplied with the power supply potential Vel is used as the other electrode of the capacitive element C. Is configured.
iii) Between the upper capacitance electrode layer CA3 and the power
Capacitor element C is formed by using power
The capacitive element C of i) and the capacitive element C of ii) are configured to overlap each other in a plan view. Further, the capacitance element C of i) and the capacitance element C of iii), and the capacitance element C of ii) and the capacitance element C of iii) are also configured to overlap in a plan view.
(Plane direction)
iv) Between the upper capacitance electrode layer CA2 and the upper capacitance electrode layer CA3 The upper capacitance electrode layer CA2 supplied with the power supply potential Vel is used as one electrode and the insulation layer LB is sandwiched between the upper capacitance electrode layer supplied with the gate potential. A capacitive element C is formed by using CA3 as the other electrode.
v) Between the upper capacitive electrode layer CA4 and the upper capacitive electrode layer CA3 The upper capacitive electrode layer CA4 supplied with the power source potential Vel is used as one electrode, and the upper capacitive electrode layer formed with the insulating layer LB sandwiched therebetween and supplied with the gate potential. A capacitive element C is formed by using CA3 as the other electrode.
本発明は、以上のように、駆動トランジスターＴｄｒのゲート層Ｇｄｒよりも上の層に容量素子Ｃが形成されると共に、その上の層と同層に、すなわち、その上の層における面方向に容量素子Ｃが形成されるので、ゲート層Ｇｄｒよりも上の層を有効に活用して容量素子の容量を確保することができる。また、ゲート層Ｇｄｒよりも上の層と同層に容量素子Ｃが形成されるので、製造工程の簡略化を図ることが可能になる。また、この同層に形成される容量素子Ｃの一部は、電源供給部位と選択トランジスターＴｓｌとの間に面方向において並ぶように配置されるので、駆動トランジスターＴｄｒのゲート層Ｇｄｒのシールドがしやすいという利点がある。さらに、駆動トランジスターＴｄｒと上部容量電極層ＣＡ２，ＣＡ３，ＣＡ４とのそれぞれによって形成される容量素子とが、平面視において重なるように配置されるので、容量素子の容量を確保しつつ、画素の高密度化を実現することができる。 According to the present invention, as described above, the capacitive element C is formed in a layer above the gate layer Gdr of the drive transistor Tdr, and is formed in the same layer as the upper layer, that is, in the plane direction of the upper layer. Since the capacitive element C is formed, the capacitance of the capacitive element can be ensured by effectively utilizing the layer above the gate layer Gdr. Moreover, since the capacitive element C is formed in the same layer as the layer above the gate layer Gdr, the manufacturing process can be simplified. In addition, since a part of the capacitive element C formed in this same layer is arranged in the plane direction between the power supply portion and the selection transistor Tsl, the gate layer Gdr of the drive transistor Tdr is shielded. It has the advantage of being easy. Furthermore, since the capacitive element formed by each of the drive transistor Tdr and the upper capacitive electrode layers CA2, CA3, CA4 is arranged so as to overlap each other in a plan view, the capacitance of the capacitive element is ensured and the pixel height is increased. Densification can be realized.
また、本実施形態では、不純物が注入された能動領域１０Ａを一方の電極とし、絶縁膜Ｌ０を介して下部容量電極層ＣＡ１を他方の電極とするＭＯＳ容量についても容量素子Ｃとして用いるので、容量素子の容量を確保しつつ、画素の高密度化を実現することができる。
Further, in the present embodiment, since the MOS capacitor having the
有機エレクトロルミネッセンス装置の場合には、１５Ｖ等の高い電圧が使用されるため、駆動トランジスターのゲート電位にばらつきが発生すると、発光素子の発光輝度等について、そのばらつきによる影響が大きくなるため、駆動トランジスターのゲート電位の保持性を高めることが重要となる。本実施形態によれば、前述したように容量素子の容量が確保されるため、駆動トランジスターのゲート電位の保持性を高めることが可能となり、発光輝度のばらつきのない高品質な画像を提供することができる。 In the case of an organic electroluminescence device, a high voltage such as 15V is used. Therefore, if the gate potential of the driving transistor varies, the variation in the light emission brightness of the light emitting element will greatly affect the driving transistor. It is important to improve the retention of the gate potential. According to the present embodiment, since the capacitance of the capacitive element is ensured as described above, it becomes possible to enhance the retention of the gate potential of the driving transistor, and to provide a high-quality image with no variation in emission brightness. You can
前述したように、上部容量電極層ＣＡ２は、駆動トランジスターＴｄｒのソース配線またはドレイン配線としても機能する。したがって、駆動トランジスターＴｄｒのソース配線またはドレイン配線と、容量電極を別々に形成する場合に比して、工程を簡略化することができる。また、上部容量電極層ＣＡ２は、反射層５５との関係で遮光部としても機能する。図９に示すように、反射層５５は、隣り合う画素間において隙間なく連続するパターンではなく、画素ごとに分離して形成される。したがって、隣り合う画素間においては、反射層５５の隙間が生じる。しかしながら、図６および図１２から理解される通り、反射層５５よりも下層に形成される上部容量電極層ＣＡ２は、開口部５０および開口部５１を有して、駆動トランジスターＴｄｒのゲート電位部、画素導通部、選択トランジスターＴｓｌの導通部、およびその他の導通部を囲むように配置され、かつ、隣り合う画素間においても隙間なく連続して形成されている。したがって、隣り合う画素間においては、反射層５５の隙間が生じていても、駆動トランジスターＴｄｒおよび選択トランジスターＴｓｌへと進む光は、上部容量電極層ＣＡ２によって遮られることになる。したがって、上部容量電極層ＣＡ２は遮光部としても機能する。なお、電源線層４１も、隣り合う画素間においても隙間なく連続して形成されパターンなので、駆動トランジスターＴｄｒのゲート電位部、およびその周辺の各導通部に対しては、遮光部として機能する。言い換えると、反射層５５の端部は、上部容量電極層ＣＡ２又は電源線層４１と重なるように配置されているため、隣り合う反射層５５間を透過した光は、上部容量電極層ＣＡ２又は電源線層４１により遮られるようになっている。よって、各トランジスターＴへ光が到達しにくい構造となっている。
As described above, the upper capacitance electrode layer CA2 also functions as the source wiring or the drain wiring of the driving transistor Tdr. Therefore, the process can be simplified as compared with the case where the source wiring or the drain wiring of the driving transistor Tdr and the capacitor electrode are formed separately. Further, the upper capacitance electrode layer CA2 also functions as a light shielding part in relation to the
容量電極と電源線層との導通に関しては、第２電極Ｃ２として機能する上部容量電極層ＣＡ２は、図７から理解される通り、絶縁層ＬＢを貫通する第１導通部としての導通孔ＨＣ３、ＨＣ５、ＨＣ６、ＨＣ７を介して電源線層４１と導通する。また、第３電極の上部容量電極層ＣＡ４は、図７から理解される通り、絶縁層ＬＢを貫通する第２導通部としての導通孔ＨＣ４および導通孔ＨＣ７を介して電源線層４１と導通する。したがって、電源線層４１を下層に延ばして導通を図る場合と比して、低抵抗で容量電極と電源線層４１とを接続することができる。また、図１２及び図１３から理解される通り、走査線２２を挟んで隣り合う電源線層４１は、第１導通部としての導通孔ＨＣ３、ＨＣ５、ＨＣ６、ＨＣ７、上部容量電極層ＣＡ２を介して導通する。したがって、電源線層４１のみの場合と比して、電源線層４１及び上部容量電極層ＣＡ２が格子状に導通することができる。したがって、この構成により、高位側の電源電位Ｖｅｌを表示画素Ｐｅに安定して供給することができる。
Regarding the conduction between the capacitance electrode and the power supply line layer, the upper capacitance electrode layer CA2 functioning as the second electrode C2 is, as understood from FIG. 7, a conduction hole HC3 as a first conduction portion penetrating the insulating layer LB, It is electrically connected to the power
駆動トランジスターＴｄｒと電源線層４１をつなぐ導通部は、図３ないし図７から理解される通り、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ５、および絶縁層ＬＢを貫通する導通孔ＨＣ７より構成されている。この導通部は、駆動トランジスターＴｄｒのソース配線またはドレイン配線として機能する。このように構成することにより、電源線層４１を下層に延ばして導通を図る場合と比して、低抵抗で駆動トランジスターＴｄｒと電源線層４１とを接続することができる。
As will be understood from FIGS. 3 to 7, the conductive portion connecting the drive transistor Tdr and the power
駆動トランジスターＴｄｒのゲート層Ｇｄｒと上部容量電極層ＣＡ３をつなぐ導通部は、図３、図５および図６から理解される通り、絶縁層ＬＡを貫通する導通孔ＨＢ２より構成されている。この導通部は、選択トランジスターＴｓｌのソース配線またはドレイン配線であり、ゲート層Ｇｄｒが形成された層を貫いて設けられている。したがって、
容量電極層ＣＡ３を下層に延ばして導通を図る場合と比較して、低抵抗で駆動トランジスターＴｄｒと電源線層４１とをつなぐことができる。
The conducting portion connecting the gate layer Gdr of the drive transistor Tdr and the upper capacitance electrode layer CA3 is constituted by a conducting hole HB2 penetrating the insulating layer LA as understood from FIGS. 3, 5, and 6. The conductive portion is a source wiring or a drain wiring of the selection transistor Tsl and is provided so as to penetrate the layer in which the gate layer Gdr is formed. Therefore,
The drive transistor Tdr and the power
本発明においては、図３、図６ないし図８から理解される通り、容量素子Ｃを構成する上部容量電極層ＣＡ２，ＣＡ３，ＣＡ４と、信号線２６との間に、電源線層４１を配置する。電源線層４１は、図１３および図１４に例示する通り、各画素において上部容量電極層ＣＡ２，ＣＡ３，ＣＡ４を覆うだけでなく、隣り合う画素間においても隙間なく一様に連続する帯状のパターンなので、上部容量電極層ＣＡ２，ＣＡ３，ＣＡ４に対して良好なシールド効果を奏する。したがって、電源線層４１により、信号線２６と上部容量電極層ＣＡ２，ＣＡ３，ＣＡ４との間のカップリングが抑制される。また、特に、駆動トランジスターＴｄｒのゲート層Ｇｄｒに導通する上部容量電極層ＣＡ３は、高位側の電源電位Ｖｅｌが供給される電源線層４１により覆われるとともに、高位側の電源電位Ｖｅｌが供給される上部容量電極層ＣＡ２，ＣＡ４に囲まれるように配置されている。このように、上部容量電極層ＣＡ３は、固定電位である電源電位ＶｅｌによりＸＹ平面内において囲まれ、固定電位である電源電位Ｖｅｌにより積層方向において覆われるように配置されることで、信号線２６と上部容量電極層ＣＡ３との間のカップリングがより一層抑制される。また、図８および図１４に例示する通り、Ｙ方向において信号線２６および選択トランジスターＴｓｌは延びるように配置されている。そして、信号線２６は選択トランジスターＴｓｌと平面視上で重なるように配置されているので、画素の微細化を実現することができる。さらに、信号線２６と選択トランジスターＴｓｌとが平面視上で重なることにより、信号線２６と選択トランジスターＴｓｌとの接続は、各絶縁層を貫通する導通孔ＨＡ１、ＨＣ２、ＨＤ１を介して行われるので、信号線２６と選択トランジスターＴｓｌとが低抵抗で接続さる。その結果、信号線２６による選択トランジスターＴｓｌに対する書き込み能力が向上する。信号線２６と選択トランジスターＴｓｌをつなぐ導通部は、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ１、中継電極ＱＢ３、絶縁層ＬＢを貫通する導通孔ＨＣ１、中継電極ＱＣ１、および絶縁層ＬＣを貫通する導通孔ＨＤ１により構成される。この導通部は、選択トランジスターＴｓｌのソース配線またはドレイン配線であり、上部容量電極層ＣＡ２等が形成された容量電極層を貫いて設けられている。したがって、信号線２６を下層に延ばして導通を図る場合と比較して、低抵抗で選択トランジスターＴｓｌと信号線２６とをつなぐことができる。また、信号線２６と選択トランジスターＴｓｌとの導通部は、画素導通部を避けて配置される。さらに、図６から理解される通り、画素導通部である中継電極ＱＢ１および導通孔ＨＣ９と、信号線２６と選択トランジスターＴｓｌとの導通部である中継電極ＱＢ３および導通孔ＨＣ１との間には、上部容量電極層ＣＡ２に突状部ＣＡ２ａが形成されており、画素導通部と信号線２６と選択トランジスターＴｓｌとの導通部を隔てている。したがって、画素導通部に対する信号線２６の影響を低減させることができる。
上部容量電極層ＣＡ２は、駆動トランジスターＴｄｒのゲート電位部と走査線２２との間に配置されるように構成されている。さらに、電源線層４１は、駆動トランジスターＴｄｒのゲート電位部と走査線２２との間に配置されるように構成されている。したがって、駆動トランジスターＴｄｒのゲート電位部と走査線２２との間のカップリングが抑制される。
上部容量電極層ＣＡ２は、信号線２６と選択トランジスターＴｓｌをつなぐ導通部と、駆動トランジスターＴｄｒのゲート電位部との間に配置されるように構成されている。さらに、電源線層４１は、信号線２６と選択トランジスターＴｓｌをつなぐ導通部と、駆動トランジスターＴｄｒのゲート電位部との間に配置されるように構成されている。したがって、信号線２６と選択トランジスターＴｓｌをつなぐ導通部と駆動トランジスターＴｄｒのゲート電位部との間のカップリングが抑制される。
In the present invention, as understood from FIGS. 3 and 6 to 8, the power
The upper capacitor electrode layer CA2 is configured to be arranged between the gate potential portion of the driving transistor Tdr and the
The upper capacitance electrode layer CA2 is configured to be arranged between the conductive portion that connects the
前述した上部容量電極層ＣＡ１，ＣＡ２，ＣＡ３と電源線層４１との導通部、駆動トランジスターＴｄｒと電源線層４１をつなぐ導通部、駆動トランジスターＴｄｒのゲート層Ｇｄｒと上部容量電極層ＣＡ３をつなぐ導通部は、すべて画素導通部を避けて配置される。したがって、これらの導通部と画素導通部との間のカップリングが抑制される。
Conduction part between the above-mentioned upper capacitance electrode layers CA1, CA2, CA3 and the power
本発明においては、図３、図６、図７および図１０から理解される通り、容量素子Ｃを構成する上部容量電極層ＣＡ２，ＣＡ３，ＣＡ４と、画素電極である第１電極Ｅ１との間に、電源線層４１を配置する。電源線層４１は、図１３および図１４に例示する通り、各画素において上部容量電極層ＣＡ２，ＣＡ３，ＣＡ４を覆うだけでなく、隣り合う画素間においても隙間なく一様に連続する帯状のパターンなので、上部容量電極層ＣＡ２，ＣＡ３，ＣＡ４に対して良好なシールド効果を奏する。したがって、電源線層４１により、第１電極Ｅ１と上部容量電極層ＣＡ２，ＣＡ３，ＣＡ４との間のカップリングが抑制される。また、図３ないし図１０から理解される通り、第１電極Ｅ１と駆動トランジスターＴｄｒのソース領域またはドレイン領域との導通部は、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ６、中継電極ＱＢ１、絶縁層ＬＢを貫通する導通孔ＨＣ９、中継電極ＱＣ２、絶縁層ＬＣを貫通する導通孔ＨＤ２、中継電極ＱＤ１、絶縁層ＬＤを貫通するＨＥ１、および光路調整層６０を貫通する導通孔ＨＦ１により構成されている。これらは、駆動トランジスターＴｄｒのソース配線またはドレイン配線として機能している。つまり、第１電極Ｅ１と駆動トランジスターＴｄｒのソース領域またはドレイン領域との導通部は、上部容量電極層ＣＡ２等が形成された層と、電源線層４１等が形成された層とを貫いて設けられた駆動トランジスターＴｄｒのソース配線またはドレイン配線により構成されている。したがって、画素電極を駆動トランジスターＴｄｒのソース領域またはドレイン領域の層まで延ばして導通を図る場合と比して、低抵抗で駆動トランジスターＴｄｒのソース領域またはドレイン領域と画素電極である第１電極Ｅ１とを接続することができる。
In the present invention, as understood from FIGS. 3, 6, 7, and 10, between the upper capacitance electrode layers CA2, CA3, CA4 constituting the capacitance element C and the first electrode E1 which is a pixel electrode. Then, the power
本発明においては、図３および図７から理解される通り、選択トランジスターＴｓｌの制御線である走査線２２は、電源線層４１と同層に形成されている。したがって、工程の簡略化を図ることができる。また、図３、図６ないし図７から理解される通り、各容量電極は、信号線２６および走査線２２よりも下層であり、電源線層４１は走査線２２と同層に形成されている。したがって、層を増やすことなく、容量電極やトランジスターに対する信号線２６および走査線２２の影響を低減できる。走査線２２と選択トランジスターＴｓｌのゲート層Ｇｓｌとの導通部は、選択トランジスターＴｓｌのゲートから横方向（図６におけるＸ方向の負の方向）にずれて配置され、信号線２６と交差しないように配置されている。選択トランジスターＴｓｌのゲート層Ｇｓｌとの導通部に対する信号線２６の影響を低減できる。なお、走査線２２と選択トランジスターＴｓｌのゲート層Ｇｓｌとの導通部を選択トランジスターＴｓｌの能動領域１０Ａの真上に配置し、選択トランジスターＴｓｌと信号線２６との導通部の位置をずらしてもよい。
In the present invention, as understood from FIGS. 3 and 7, the
画素電極である第１電極Ｅ１には反射層５５が接続されている。第１電極Ｅ１の電位、すなわち、駆動トランジスターＴｄｒのドレインまたはソースの電位は、駆動トランジスターＴｄｒや発光素子４５の電位に応じて設定されるため、第１電極Ｅ１や反射層５５の電位は、信号線２６の電位の影響を受けにくい。
The
なお、容量素子を構成する電極は、電源線層４１を用いて形成したが、電源線層４１とは異なる層に設けてもよいし、電源線層４１から吊り下げられた電極としてもよい。駆動トランジスターＴｄｒのソース配線またはドレイン配線自体を容量電極として用いる場合と比して、容量の誘電体膜を薄くでき、容量を大きくできる。あるいは、容量素子の配置の自由度を増すことができる。また、図１５に示すように、駆動トランジスターＴｄｒのゲート層Ｇｄｒと接続される上部容量電極層ＣＡ３に開口部を設けず、開口部に配置されていた上部容量電極層ＣＡ４を省略してもよい。また、図１６に示すように、上部容量電極層ＣＡ２の開口部５０の角部５０ａを面取りしてもよい。さらに、図１７に示すように、上部容量電極層ＣＡ３の開口部５２の角部５２ａを面取りしてもよい。角部では、他の部位より上部容量電極間の間隔が広くなるため、容量部として有効に機能しなくなる恐れがある。これに対して、面を滑らかにすることで、容量部として機能させることができる。
Note that the electrodes included in the capacitor are formed using the power
＜第２実施形態＞
本発明の第２実施形態を説明する。なお、以下に例示する各形態において作用や機能が第１実施形態と同様である要素については、第１実施形態の説明で参照した符号を流用して各々の詳細な説明を適宜に省略する。
<Second Embodiment>
A second embodiment of the present invention will be described. It should be noted that, in each of the following exemplary embodiments, the elements having the same operations and functions as those in the first embodiment are assigned the reference numerals used in the description of the first embodiment, and the detailed description thereof will be appropriately omitted.
図１８は、本実施形態における各表示画素Ｐｅの回路図である。図１８に例示される通り、本実施形態の表示画素Ｐｅは、発光素子４５と駆動トランジスターＴｄｒと選択トランジスターＴｓｌと容量素子Ｃの他に、発光制御トランジスターＴｅｌと補償トランジスターＴｃｍｐとを含んで構成される。なお、本実施形態においても、表示画素Ｐｅの各トランジスターＴ（Ｔｄｒ，Ｔｅｌ，Ｔｓｌ，Ｔｃｍｐ）をＰチャネル型としたが、Ｎチャネル型のトランジスターを利用することも可能である。本実施形態の表示画素Ｐｅの回路は、いわゆるカップリング駆動方式と、いわゆる電流プログラミング方式とのいずれの方式によっても駆動することが可能である。まず、カップリング駆動方式による駆動について説明する。
FIG. 18 is a circuit diagram of each display pixel Pe in this embodiment. As illustrated in FIG. 18, the display pixel Pe of the present embodiment is configured to include a light emission control transistor Tel and a compensation transistor Tcmp in addition to the
発光制御トランジスターＴｅｌは、駆動トランジスターＴｄｒの一対の電流端のうちの他方（ドレインまたはソース）と発光素子４５の第１電極Ｅ１との導通状態（導通／非導通）を制御するスイッチとして機能する。駆動トランジスターＴｄｒは、自身のゲート-ソース間の電圧に応じた電流量の駆動電流を生成する。発光制御トランジスターＴｅｌがオン状態に制御された状態では、駆動電流が駆動トランジスターＴｄｒから発光制御トランジスターＴｅｌを経由して発光素子４５に供給されることで発光素子４５が駆動電流の電流量に応じた輝度で発光し、発光制御トランジスターＴｅｌがオフ状態に制御された状態では発光素子４５に対する駆動電流の供給が遮断されることで発光素子４５は消灯する。発光制御トランジスターＴｅｌのゲートは制御線２８に接続される。
The light emission control transistor Tel functions as a switch that controls the conduction state (conduction / non-conduction) between the other (drain or source) of the pair of current ends of the drive transistor Tdr and the first electrode E1 of the
補償トランジスターＴｃｍｐは、駆動トランジスターＴｄｒの閾値電圧の変動を補償する機能を有する。発光制御トランジスターＴｅｌがオフ状態で、選択トランジスターＴｓｌおよび駆動トランジスターＴｄｒがオン状態に制御された状態において、補償トランジスターＴｃｍｐがオン状態に制御されると、駆動トランジスターＴｄｒのゲート電位とドレインまたはソース電位が等しくなり、駆動トランジスターＴｄｒはダイオード接続となる。このため、駆動トランジスターＴｄｒを流れる電流がゲートノードおよび信号線２６を充電する。詳細には、電流が、電源線層４１→駆動トランジスターＴｄｒ→補償トランジスターＴｃｍｐ→信号線２６という経路で流れる。このため、駆動トランジスターＴｄｒがオン状態に制御されることによって互いに接続状態にある信号線２６およびゲートノードは、初期状態の電位から上昇する。ただし、上記経路に流れる電流は、駆動トランジスターＴｄｒの閾値電圧を｜Ｖｔｈ｜とすると、ゲートノードが電位（Ｖｅｌ−｜Ｖｔｈ｜）に近づくにつれて流れにくくなるので、補償トランジスターＴｃｍｐがオフ状態とされる補償期間の終了に至るまでに、信号線２６およびゲートノードは電位（Ｖｅｌ−｜Ｖｔｈ｜）で飽和する。したがって、容量素子Ｃは、補償トランジスターＴｃｍｐがオフ状態とされる補償期間の終了に至るまでに駆動トランジスターＴｄｒの閾値電圧｜Ｖｔｈ｜を保持することになる。
The compensation transistor Tcmp has a function of compensating for variations in the threshold voltage of the driving transistor Tdr. When the light emission control transistor Tel is in the off state and the selection transistor Tsl and the driving transistor Tdr are in the on state, the compensation transistor Tcmp is in the on state, the gate potential and the drain or source potential of the driving transistor Tdr are changed. Therefore, the driving transistors Tdr are diode-connected. Therefore, the current flowing through the driving transistor Tdr charges the gate node and the
本実施形態では、水平走査期間内に補償期間と書込期間を有しており、各走査線駆動回路３２は、各走査線２２に走査信号を供給することで複数の走査線２２の各々を水平走査期間毎に順次に選択する。走査線駆動回路３２が選択した走査線２２に対応する各表示画素Ｐｅの選択トランジスターＴｓｌはオン状態に遷移する。したがって、各表示画素Ｐｅの駆動トランジスターＴｄｒもオン状態に遷移する。また、各走査線駆動回路３２は、各制御線２７に制御信号を供給することで複数の制御線２７の各々を補償期間毎に順次に選択する。走査線駆動回路３２が選択した制御線２７に対応する各表示画素Ｐｅの補償トランジスターＴｃｍｐはオン状態に遷移する。そして、容量素子Ｃは、補償トランジスターＴｃｍｐがオフ状態とされる補償期間の終了に至るまでに駆動トランジスターＴｄｒの閾値電圧｜Ｖｔｈ｜を保持する。各走査線駆動回路３２が各制御線２７に制御信号を供給することで各表示画素Ｐｅの補償トランジスターＴｃｍｐをオフ状態に制御すると、信号線２６から駆動トランジスターＴｄｒのゲートノードに至るまでの経路はフローティング状態になるものの、容量素子Ｃによって（Ｖｅｌ−｜Ｖｔｈ｜）に維持される。次に、信号線駆動回路３４は、外部回路から供給される画像信号が表示画素Ｐｅ毎に指定する階調に応じた階調電位（データ信号）を書込期間毎に容量素子Ｃｒｅｆに対して並列に供給する。そして、階調電位は容量素子Ｃｒｅｆを用いてレベルがシフトされ、その電位が信号線２６と選択トランジスターＴｓｌとを経由して各表示画素Ｐｅの駆動トランジスターＴｄｒのゲートに供給される。容量素子Ｃには駆動トランジスターＴｄｒの閾値電圧｜Ｖｔｈ｜を補償しつつ階調電位に応じた電圧が保持される。他方、書込期間での走査線２２の選択が終了すると、各走査線駆動回路３２は、各制御線２８に制御信号を供給することで当該制御線２８に対応する各表示画素Ｐｅの発光制御トランジスターＴｅｌをオン状態に制御する。したがって、直前の書込期間で容量素子Ｃに保持された電圧に応じた駆動電流が駆動トランジスターＴｄｒから発光制御トランジスターＴｅｌを経由して発光素子４５に供給される。以上のように各発光素子４５が階調電位に応じた輝度で発光することで、画像信号が指定する任意の画像が表示領域１６に表示される。そして、駆動トランジスターＴｄｒから発光素子４５に供給される駆動電流は、閾値電圧の影響が相殺されているため、駆動トランジスターＴｄｒの閾値電圧が表示画素Ｐｅ毎にばらついても、そのばらつきが補償されて、階調レベルに応じた電流が発光素子４５に供給されるので、表示画面の一様性を損なうような表示ムラの発生を抑えられる結果、高品位の表示が可能になる。
In the present embodiment, the horizontal scanning period has a compensation period and a writing period, and each scanning
次に、図１９を参照して電流プログラミング方式による駆動について説明する。走査線２２の走査信号がＬレベルになると、選択トランジスターＴｓｌがオン状態となる。また、制御線２７の制御信号がＬレベルになると、補償トランジスターＴｃｍｐがオン状態となる。したがって、駆動トランジスターＴｄｒは、ゲート電位と、発光制御トランジスターＴｅｌとの接続側のソース電位またはドレイン電位とが等しくなり、ダイオードとして機能する。そして、信号線２６のデータ信号がＬレベルになると、電流Ｉｄａｔａが、電源線層４１→駆動トランジスターＴｄｒ→補償トランジスターＴｃｍｐ→信号線２６という経路で流れる。また、そのときに、駆動トランジスターＴｄｒのゲートノードの電位に応じた電荷が容量素子Ｃに蓄積される。
Next, driving by the current programming method will be described with reference to FIG. When the scanning signal of the
制御線２７の制御信号がＨレベルになると、補償トランジスターＴｃｍｐはオフ状態となる。このとき、容量素子Ｃの両端の電圧は、電流Ｉｄａｔａが流れたときの電圧に保持される。制御線２８の制御信号がＬレベルとなると、発光制御トランジスターＴｅｌがオ
ン状態となり、駆動トランジスターＴｄｒのソース・ドレイン間には、ゲート電圧に応じた電流Ｉｏｌｅｄが流れる。詳細には、この電流は、電源線層４１→駆動トランジスターＴｄｒ→発光制御トランジスターＴｅｌ→発光素子４５という経路で流れる。
When the control signal on the
ここで、発光素子４５に流れる電流Ｉｏｌｅｄは、駆動トランジスターＴｄｒのゲートノードと、電源線層４１との接続側のドレインノードまたはソースノードとの間の電圧で定まるが、その電圧は、Ｌレベルの走査信号によって電流Ｉｄａｔａが信号線２６に流れたときに、容量素子Ｃによって保持された電圧である。このため、制御線２８の制御信号がＬレベルになったときに、発光素子４５に流れる電流Ｉｏｌｅｄは、直前に流れた電流Ｉｄａｔａに略一致する。このように、電流プログラミング方式の駆動の場合には、電流Ｉｄａｔａによって発光輝度が規定される。なお、走査線２２は制御線２７と異なる配線としたが、走査線２２と制御線２７とを一本の配線としてもよい。
Here, the current Ioled flowing through the
第２実施形態の有機エレクトロルミネッセンス装置１００の具体的な構造を以下に詳述する。なお、以下の説明で参照する各図面では、説明の便宜のために、各要素の寸法や縮尺を実際の有機エレクトロルミネッセンス装置１００とは相違させている。図２０は、有機エレクトロルミネッセンス装置１００の断面図であり、図２１から図２８は、有機エレクトロルミネッセンス装置１００の各要素を形成する各段階での基板１０の表面の様子を表示画素Ｐｅの１個分に着目して図示した平面図である。図２９から図３１は、基板１０の表面の様子を表示画素Ｐｅの４個分に着目して図示した平面図である。図２１から図２８のII−II’線を含む断面に対応した断面図が図２０に相当する。なお、図２１から図３１は平面図であるが、各要素の視覚的な把握を容易化する観点から、図２０と共通する各要素に図２０と同態様のハッチングが便宜的に付加されている。
The specific structure of the
図２０および図２１から理解される通り、珪素等の半導体材料で形成された基板１０の表面には、表示画素Ｐｅの各トランジスターＴ（Ｔｄｒ，Ｔｓｌ，Ｔｅｌ，Ｔｃｍｐ）の能動領域１０Ａ（ソース／ドレイン領域）が形成される。能動領域１０Ａにはイオンが注入される。表示画素Ｐｅの各トランジスターＴ（Ｔｄｒ，Ｔｓｌ，Ｔｅｌ，Ｔｃｍｐ）のアクティブ層はソース領域とドレイン領域との間に存在し、能動領域１０Ａとは別種類のイオンが注入されるが、便宜的に能動領域１０Ａと一体に記載している。また、本実施形態においても、容量素子Ｃを構成する領域においても能動領域１０Ａが形成され、能動領域１０Ａには不純物が注入されて電源に接続される。そして、能動領域１０Ａを一方の電極とし、絶縁層を介して形成された容量電極を他方の電極とするいわゆるＭＯＳ容量を構成する。また、容量素子Ｃを構成する領域における能動領域１０Ａは電源電位部としても機能する。図２１から理解される通り、補償トランジスターＴｃｍｐの能動領域１０Ａは導通孔ＨＡ１が設けられた部分において、選択トランジスターＴｓｌの能動領域１０Ａとはつながっている。したがって、補償トランジスターＴｃｍｐの電流端は、選択トランジスターＴｓｌの電流端としても機能する。図２０および図２２から理解される通り、能動領域１０Ａが形成された基板１０の表面は絶縁膜Ｌ０（ゲート絶縁膜）で被覆され、各トランジスターＴのゲート層Ｇ（Ｇｄｒ，Ｇｓｌ，Ｇｅｌ，Ｇｃｍｐ）が絶縁膜Ｌ０の面上に形成される。各トランジスターＴのゲート層Ｇは、絶縁膜Ｌ０を挟んでアクティブ層に対向する。また、図２２に例示される通り、駆動トランジスターＴｄｒのゲート層Ｇｄｒは、容量素子Ｃを構成する領域に形成された能動領域１０Ａまで延びて形成され、下部容量電極層ＣＡ１を構成している。
As understood from FIGS. 20 and 21, on the surface of the
図２０から理解される通り、各トランジスターＴのゲート層Ｇおよび下部容量電極層ＣＡ１が形成された絶縁膜Ｌ０の面上には、複数の絶縁層Ｌ（ＬＡ〜ＬＤ）と複数の導電層（配線層）とを交互に積層した多層配線層が形成される。各絶縁層Ｌは、例えば珪素化合物（典型的には窒化珪素や酸化珪素）等の絶縁性の無機材料で形成される。なお、以下の説明では、導電層（単層または複数層）の選択的な除去により複数の要素が同一工程で一括的に形成される関係を「同層から形成される」と表記する。 As understood from FIG. 20, on the surface of the insulating film L0 on which the gate layer G and the lower capacitance electrode layer CA1 of each transistor T are formed, a plurality of insulating layers L (LA to LD) and a plurality of conductive layers ( And a wiring layer) are alternately laminated to form a multilayer wiring layer. Each insulating layer L is formed of an insulating inorganic material such as a silicon compound (typically, silicon nitride or silicon oxide). In the following description, a relationship in which a plurality of elements are collectively formed in the same step by selectively removing the conductive layer (single layer or multiple layers) is described as “formed from the same layer”.
絶縁層ＬＡは、各トランジスターＴのゲートＧが形成された絶縁膜Ｌ０の面上に形成される。図２０および図２３から理解される通り、絶縁層ＬＡの面上には、上部容量電極層ＣＡ２，ＣＡ３，ＣＡ４と、複数の中継電極ＱＢ（ＱＢ２，ＱＢ３，ＱＢ４，ＱＢ５，ＱＢ６）と、発光制御トランジスターＴｅｌの制御線２８とが同層から形成される。図２０および図２３から理解される通り、上部容量電極層ＣＡ２は、絶縁層ＬＡと絶縁膜Ｌ０とを貫通する導通孔ＨＡ５を介して駆動トランジスターＴｄｒのソース領域またはドレイン領域を形成する能動領域１０Ａに導通する。上部容量電極層ＣＡ２には、平面視において、駆動トランジスターＴｄｒのゲート層Ｇｄｒの一部と下部容量電極層ＣＡ１が形成された領域を取り囲むように開口部５０が形成される。
The insulating layer LA is formed on the surface of the insulating film L0 on which the gate G of each transistor T is formed. As understood from FIGS. 20 and 23, the upper capacitor electrode layers CA2, CA3, CA4, the plurality of relay electrodes QB (QB2, QB3, QB4, QB5, QB6) and the light emission are provided on the surface of the insulating layer LA. The
開口部５０には、上部容量電極層ＣＡ３と上部容量電極層ＣＡ４が上部容量電極層ＣＡ２と同層に形成される。上部容量電極層ＣＡ３には開口部５２が形成され、上部容量電極層ＣＡ４は開口部５２内に形成される。つまり、上部容量電極層ＣＡ２と上部容量電極層ＣＡ３は互いに離間して形成され電気的に絶縁されており、上部容量電極層ＣＡ３と上部容量電極層ＣＡ４は互いに離間して形成され電気的に絶縁されている。上部容量電極層ＣＡ３は、駆動トランジスターＴｄｒのゲート層Ｇｄｒと選択トランジスターＴｓｌのドレイン領域ましたソース領域とを接続する配線層としても機能している。すなわち、図２０、図２２および図２３から理解される通り、絶縁層ＬＡと絶縁膜Ｌ０とを貫通する導通孔ＨＡ２を介して選択トランジスターＴｓｌの能動領域１０Ａに導通するとともに、絶縁層ＬＡの導通孔ＨＢ２を介して駆動トランジスターＴｄｒのゲートＧｄｒに導通する。
In the
駆動トランジスターＴｄｒと補償トランジスターＴｃｍｐおよび発光制御トランジスターＴｅｌとの導通部、補償トランジスターＴｃｍｐと選択トランジスターＴｓｌとの導通部、補償トランジスターＴｃｍｐのゲート層Ｇｃｍｐの導通部、選択トランジスターＴｓｌのゲート層Ｇｓｌの導通部、および発光制御トランジスターＴｅｌと画素電極としての第１電極Ｅ１との導通部のそれぞれには、中継電極ＱＢ４、中継電極ＱＢ３、中継電極ＱＢ５、中継電極ＱＢ２、中継電極ＱＢ６が上部容量電極層ＣＡ２と同層に形成される。また、発光制御トランジスターＴｅｌのゲート層Ｇｅｌの導通部には制御線２８が上部容量電極層ＣＡ２と同層に形成される。図２０、図２２および図２３から理解される通り、中継電極ＱＢ４は、絶縁膜Ｌ０と絶縁層ＬＡとを貫通する導通孔ＨＡ６を介して駆動トランジスターＴｄｒのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。また、中継電極ＱＢ４は、絶縁膜Ｌ０と絶縁層ＬＡとを貫通する導通孔ＨＡ７を介して補償トランジスターＴｃｍｐのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。さらに、中継電極ＱＢ４は、絶縁膜Ｌ０と絶縁層ＬＡとを貫通する導通孔ＨＡ８を介して発光制御トランジスターＴｅｌのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。中継電極ＱＢ２は、絶縁層ＬＡを貫通する導通孔ＨＢ１を介して選択トランジスターＴｓｌのゲート層Ｇｓｌに導通する。中継電極ＱＢ３は、絶縁層ＬＡと絶縁膜Ｌ０とを貫通する導通孔ＨＡ１を介して選択トランジスターＴｓｌのソース領域またはドレイン領域を形成すると共に、補償トランジスターＴｃｍｐのソース領域またはドレイン領域を形成する能動領域１０Ａに導通する。中継電極ＱＢ５は、絶縁層ＬＡを貫通する導通孔ＨＢ３を介して補償トランジスターＴｃｍｐのゲート層Ｇｃｍｐに導通する。中継電極ＱＢ６は、絶縁膜Ｌ０と絶縁層ＬＡとを貫通する導通孔ＨＡ９を介して発光制御トランジスターＴｅｌのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。
Conduction part between the driving transistor Tdr and the compensation transistor Tcmp and emission control transistor Tel, conduction part between the compensation transistor Tcmp and the selection transistor Tsl, conduction part of the gate layer Gcmp of the compensation transistor Tcmp, conduction part of the gate layer Gsl of the selection transistor Tsl. , And the conduction part between the emission control transistor Tel and the first electrode E1 as the pixel electrode, the relay electrode QB4, the relay electrode QB3, the relay electrode QB5, the relay electrode QB2, and the relay electrode QB6 are connected to the upper capacitance electrode layer CA2. It is formed in the same layer. Further, a
発光制御トランジスターＴｅｌの制御線２８は、絶縁層ＬＡに形成された導通孔ＨＢ４を介して発光制御トランジスターＴｅｌのゲート層Ｇｅｌに導通する。制御線２８は、図２９から理解される通り、複数の表示画素ＰｅにわたりＸ方向に直線状に延在し、絶縁層ＬＡにより補償トランジスターＴｃｍｐのゲート層Ｇｃｍｐからは電気的に絶縁される。図２３から理解される通り、選択トランジスターＴｓｌと駆動トランジスターＴｄｒと発光制御トランジスターＴｅｌの各々は、チャネル長がＹ方向に沿うように形成される。また、容量素子Ｃを構成する領域は、駆動トランジスターＴｄｒに対してＸ方向（図６ではＸ方向の正側）にずれた位置に配置される。また、選択トランジスターＴｓｌのゲート層Ｇｓｌと中継電極ＱＢ２との導通箇所は、選択トランジスターＴｓｌに対してＸ方向（図６ではＸ方向の負側）にずれた位置に配置される。補償トランジスターＴｃｍｐのゲート層Ｇｃｍｐと中継電極ＱＢ５との導通箇所は、補償トランジスターＴｃｍｐに対してＹ方向（図２３ではＹ方向の正側）にずれた位置に配置される。
The
絶縁層ＬＢは、上部容量電極層ＣＡ２、上部容量電極層ＣＡ３、上部容量電極層ＣＡ４と、複数の中継電極ＱＢ（ＱＢ２，ＱＢ３，ＱＢ４，ＱＢ５，ＱＢ６）と、制御線２８とが形成された絶縁層ＬＡの面上に形成される。図２０および図２４から理解される通り、絶縁層ＬＢの面上には、第１電源導電体としての電源線層４１と、走査線２２と、補償トランジスターＴｃｍｐの制御線２７と、複数の中継電極ＱＣ（ＱＣ１，ＱＣ３）とが同層から形成される。電源線層４１は、多層配線層内の配線（図示略）を介して、高位側の電源電位Ｖｅｌが供給される実装端子３６に導通する。なお、電源線層４１は、図１に示す第１領域１２の表示領域１６内に形成される。また、図示を省略するが、第１領域１２の周辺領域１８内にも別の電源線層が形成される。この電源線層は、多層配線層内の配線（図示略）を介して、低位側の電源電位Ｖｃｔが供給される実装端子３６に導通する。電源線層４１および低位側の電源電位Ｖｃｔが供給される電源線層は、例えば銀やアルミニウムを含有する導電材料で例えば１００ｎｍ程度の膜厚に形成される。
The insulating layer LB is formed with an upper capacitance electrode layer CA2, an upper capacitance electrode layer CA3, an upper capacitance electrode layer CA4, a plurality of relay electrodes QB (QB2, QB3, QB4, QB5, QB6), and a
電源線層４１は、前述の通り高位側の電源電位Ｖｅｌが供給される電源配線であり、図２４および図３０から理解される通り、上部容量電極層ＣＡ２の開口部５０およびその周囲の上部容量電極層ＣＡ２を各画素において覆う。電源線層４１は、さらに、Ｙ方向において隣り合う表示画素Ｐｅの発光制御トランジスターＴｅｌの制御線２８を覆う位置まで延びて形成されており、この隣り合う表示画素Ｐｅとの連続部には開口部５３が形成されて、画素電極導通部（発光制御トランジスターＴｅｌと中継電極ＱＣ３の導通部）を取り囲むように配置される。また、電源線層４１は、Ｘ方向において隣り合う表示画素Ｐｅ間において隙間なく連続して形成されたパターンである。
The power
図２０および図２４から理解される通り、表示領域１６内に形成された電源線層４１は、表示画素Ｐｅ毎に絶縁層ＬＢに形成された導通孔ＨＣ３を介して上部容量電極層ＣＡ２に導通する。また、電源線層４１は、表示画素Ｐｅ毎に絶縁層ＬＢに形成された導通孔ＨＣ５、ＨＣ６を介して上部容量電極層ＣＡ２に導通する。したがって、図２０、図２２ないし図２４から理解される通り、電源線層４１は、上部容量電極層ＣＡ２と、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ３、ＨＡ４とを介して、容量素子Ｃを構成する領域に形成された能動領域１０Ａに導通する。さらに、図２０および図２４から理解される通り、電源線層４１は、表示画素Ｐｅ毎に絶縁層ＬＢに形成された導通孔ＨＣ７を介して上部容量電極層ＣＡ２に導通する。したがって、図２０、図２２ないし図２４から理解される通り、電源線層４１は、上部容量電極層ＣＡ２と、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＣ７を介して、駆動トランジスターＴｄｒのソース領域またはドレイン領域を形成する能動領域１０Ａに導通する。すなわち、上部容量電極層ＣＡ２は、駆動トランジスターＴｄｒのソース領域またはドレイン領域と、電源線層４１とを接続する配線層としても機能している。図２０および図２４から理解される通り、電源線層４１は、表示画素Ｐｅ毎に絶縁層ＬＢに形成された導通孔ＨＣ４、ＨＣ８を介して上部容量電極層ＣＡ４に導通する。
As understood from FIGS. 20 and 24, the power
図２４から理解される通り、走査線２２は、表示画素Ｐｅ毎に絶縁層ＬＢに形成された導通孔ＨＣ２を介して中継電極ＱＢ２に導通する。したがって、図２２ないし図２４から理解される通り、走査線２２は、中継電極ＱＢ２と、絶縁層ＬＡを貫通する導通孔ＨＢ１を介して選択トランジスターＴｓｌのゲート層Ｇｓｌに導通する。走査線２２は、図３０から理解される通り、複数の表示画素ＰｅにわたりＸ方向に直線状に延在し、絶縁層ＬＢにより上部容量電極層ＣＡ２および中継電極ＱＢ４からは電気的に絶縁される。
As understood from FIG. 24, the
図２４から理解される通り、制御線２７は、表示画素Ｐｅ毎に絶縁層ＬＢに形成された導通孔ＨＣ１０を介して中継電極ＱＢ５に導通する。したがって、図２２ないし図２４から理解される通り、制御線２７は、中継電極ＱＢ５と、絶縁層ＬＡを貫通する導通孔ＨＢ３を介して補償トランジスターＴｃｍｐのゲート層Ｇｃｍｐに導通する。制御線２７は、図３０から理解される通り、複数の表示画素ＰｅにわたりＸ方向に直線状に延在し、絶縁層ＬＢにより上部容量電極層ＣＡ２および中継電極ＱＢ４からは電気的に絶縁される。
As understood from FIG. 24, the
図２３から理解される通り、中継電極ＱＣ３は、表示画素Ｐｅ毎に絶縁層ＬＢに形成された導通孔ＨＣ１１を介して中継電極ＱＢ６に導通する。したがって、図２１ないし図２３から理解される通り、中継電極ＱＣ３は、中継電極ＱＢ６と、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ９を介して発光制御トランジスターＴｅｌの能動領域１０Ａに導通する。
As understood from FIG. 23, the relay electrode QC3 is electrically connected to the relay electrode QB6 through the conduction hole HC11 formed in the insulating layer LB for each display pixel Pe. Therefore, as understood from FIGS. 21 to 23, the relay electrode QC3 is electrically connected to the
図２４から理解される通り、中継電極ＱＣ１は、表示画素Ｐｅ毎に絶縁層ＬＢに形成された導通孔ＨＣ１を介して中継電極ＱＢ３に導通する。したがって、図２２ないし図２４から理解される通り、中継電極ＱＣ１は、中継電極ＱＢ３と、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ１を介して選択トランジスターＴｓｌおよび補償トランジスターＴｃｍｐのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。
As understood from FIG. 24, the relay electrode QC1 is electrically connected to the relay electrode QB3 through the conduction hole HC1 formed in the insulating layer LB for each display pixel Pe. Therefore, as understood from FIGS. 22 to 24, the relay electrode QC1 is connected to the relay electrode QB3 and the drain region of the selection transistor Tsl and the compensation transistor Tcmp via the conduction hole HA1 penetrating the insulation film L0 and the insulation layer LA. It conducts to the
絶縁層ＬＣは、電源線層４１、走査線２２、制御線２７、中継電極ＱＣ１，ＱＣ３が形成された絶縁層ＬＢの面上に形成される。図２０および図２５から理解される通り、絶縁層ＬＣの面上には、信号線２６と、中継電極ＱＤ２とが同層から形成される。信号線２６は、複数の画素ＰにわたりＹ方向に直線状に延在し、絶縁層ＬＣにより走査線２２、制御線２７および電源線層４１からは電気的に絶縁される。具体的には、信号線２６は、図２４および図２５から理解される通り、表示画素Ｐｅ毎に絶縁層ＬＣに形成された導通孔ＨＤ１を介して中継電極ＱＣ１に導通する。したがって、図２２ないし図２５から理解される通り、信号線２６は、中継電極ＱＣ１と、絶縁膜ＬＢを貫通する導通孔ＨＣ１と、中継電極ＱＢ３と、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ１を介して選択トランジスターＴｓｌおよび補償トランジスターＴｃｍｐが連結された能動領域１０Ａと導通する。また、信号線２６は、中継電極ＱＣ１と、走査線２２と、制御線２７と、電源線層４１との上層の位置を通過するように形成され、選択トランジスターＴｓｌのチャネル長の方向（Ｙ方向）に沿って延在するとともに平面視で走査線２２と制御線２７と電源線層４１とを介して選択トランジスターＴｓｌに重なる。
The insulating layer LC is formed on the surface of the insulating layer LB on which the power
図２５から理解される通り、中継電極ＱＤ２は、表示画素Ｐｅ毎に絶縁層ＬＣに形成された導通孔ＨＤ３を介して中継電極ＱＣ３に導通する。したがって、図２２ないし図２５から理解される通り、中継電極ＱＤ２は、絶縁層ＬＣに形成された導通孔ＨＤ３と、中継電極ＱＣ３と、絶縁層ＬＢに形成された導通孔ＨＣ１１と、中継電極ＱＢ６と、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ９を介して発光制御トランジスターＴｅｌのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。
As understood from FIG. 25, the relay electrode QD2 is electrically connected to the relay electrode QC3 via the conduction hole HD3 formed in the insulating layer LC for each display pixel Pe. Therefore, as understood from FIGS. 22 to 25, the relay electrode QD2 includes the conduction hole HD3 formed in the insulating layer LC, the relay electrode QC3, the conduction hole HC11 formed in the insulating layer LB, and the relay electrode QB6. Then, it is electrically connected to the
図２０に例示される通り、絶縁層ＬＤは、信号線２６と中継電極ＱＤ２とが形成された絶縁層ＬＣの面上に形成される。以上の説明では表示画素Ｐｅに着目したが、基板１０の表面から絶縁層ＬＤまでの各要素の構造は、周辺領域１８内のダミー画素Ｐｄについても共通する。
As illustrated in FIG. 20, the insulating layer LD is formed on the surface of the insulating layer LC on which the
絶縁層ＬＤの表面には平坦化処理が実行される。平坦化処理には、化学機械研磨（CMP：Chemical Mechanical Polishing）等の公知の表面処理技術が任意に採用される。平坦化処理で高度に平坦化された絶縁層ＬＤの表面に、図２０および図２６に例示される通り、反射層５５が形成される。反射層５５は、例えば銀やアルミニウムを含有する光反射性の導電材料で例えば１００ｎｍ程度の膜厚に形成される。反射層５５は、光反射性の導電材料で形成され、図２６に示すように各トランジスターＴ、各配線、及び各中継電極を覆うように配置される。したがって、外光の侵入が反射層５５により防止され、光照射に起因した各トランジスターＴの電流リークを防止できるという利点がある。
A planarization process is performed on the surface of the insulating layer LD. A known surface treatment technique such as chemical mechanical polishing (CMP) is arbitrarily adopted for the flattening treatment. As illustrated in FIGS. 20 and 26, the
図２０および図２６から理解される通り、反射層５５は、表示画素Ｐｅ毎に絶縁層ＬＤに形成された導通孔ＨＥ２を介して中継電極ＱＤ２に導通する。したがって、図２２ないし図２６から理解される通り、反射層５５は、絶縁層ＬＤを貫通する導通孔ＨＥ２と、中継電極ＱＤ２と、絶縁層ＬＣを貫通する導通孔ＨＤ３と、中継電極ＱＣ３と、絶縁層ＬＢを貫通する導通孔ＨＣ１１と、中継電極ＱＢ６と、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ９を介して発光制御トランジスターＴｅｌのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。
As understood from FIGS. 20 and 26, the
図２０に例示される通り、反射層５５が形成された絶縁層ＬＤの面上には光路調整層６０が形成される。光路調整層６０は、各表示画素Ｐｅの共振構造の共振波長（すなわち表示色）を規定する光透過性の膜体である。表示色が同じ画素では、共振構造の共振波長は略同じであり、表示色が異なる画素では、共振構造の共振波長は異なるように設定される。
As illustrated in FIG. 20, the optical
図２０および図２７に例示される通り、光路調整層６０の面上には、表示領域１６内の表示画素Ｐｅ毎の第１電極Ｅ１が形成される。第１電極Ｅ１は、例えばＩＴＯ（Indium Tin Oxide）等の光透過性の導電材料で形成される。第１電極Ｅ１は、図２を参照して前述した通り、発光素子４５の陽極として機能する略矩形状の電極（画素電極）である。第１電極Ｅ１は、表示画素Ｐｅ毎に光路調整層６０に形成された導通孔ＨＦ２を介して反射層５５に導通する。したがって、図２２ないし図２７から理解される通り、第１電極Ｅ１は、光路調整層６０を貫通する導通孔ＨＦ２と、反射層５５と、絶縁層ＬＤを貫通する導通孔ＨＥ２と、中継電極ＱＤ２と、絶縁層ＬＣを貫通する導通孔ＨＤ３と、中継電極ＱＣ３と、絶縁層ＬＢを貫通する導通孔ＨＣ１１と、中継電極ＱＢ６と、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ９を介して発光制御トランジスターＴｅｌのドレイン領域またはソース領域を形成する能動領域１０Ａに導通する。
As illustrated in FIGS. 20 and 27, the first electrode E1 for each display pixel Pe in the
第１電極Ｅ１が形成された光路調整層６０の面上には、図２０および図２８に例示される通り、基板１０の全域にわたり画素定義層６５が形成される。画素定義層６５は、例えば珪素化合物（典型的には窒化珪素や酸化珪素）等の絶縁性の無機材料で形成される。図２８から理解される通り、画素定義層６５には、表示領域１６内の各第１電極Ｅ１に対応する開口部６５Ａが形成される。画素定義層６５のうち開口部６５Ａの内周縁の近傍の領域は第１電極Ｅ１の周縁に重なる。すなわち、開口部６５Ａの内周縁は平面視で第１電極Ｅ１の周縁の内側に位置する。各開口部６５Ａは、平面形状（矩形状）やサイズが共通し、かつ、Ｘ方向およびＹ方向の各々にわたり共通のピッチで行列状に配列する。以上の説明から理解される通り、画素定義層６５は平面視で格子状に形成される。尚、開口部６５Ａの平面形状やサイズは、表示色が同じであれば同じであり、表示色が異なる場合は異なるようにしてもよい。また、開口部６５Ａのピッチは、表示色が同じ開口部同士では同じであり、表示色が異なる開口部間では異なるようにしてもよい。
A
その他にも、詳細な説明は省略するが、第１電極Ｅ１の上層には、発光機能層４６、第２電極Ｅ２、および封止体４７が積層され、以上の各要素が形成された基板１０の表面には封止基板（図示略）が例えば接着剤で接合される。封止基板は、基板１０上の各要素を保護するための光透過性の板状部材（例えばガラス基板）である。なお、封止基板の表面または封止体４７の表面に表示画素Ｐｅ毎にカラーフィルターを形成することも可能である。
Besides, although not described in detail, the
以上に説明した通り、第２実施形態では、第１トランジスターとしての駆動トランジスターＴｄｒと発光素子４５との間の接続状態を制御する第４トランジスターとしての発光制御トランジスターＴｅｌと、第３制御線としての発光制御トランジスターＴｅｌの制御線２８を備える。制御線２８を電源線層４１とゲート層Ｇｅｌの間に形成した。したがって、電源線層４１のシールド効果により、電源線層４１よりも上層に配置される信号線２６等による制御線２８およびゲート層Ｇｅｌに対する影響を抑えることができる。また、電源線層４１のシールド効果により、制御線２８およびゲート層Ｇｅｌによる信号線２６に対する影響を抑えることができる。また、図２９および図３０から理解される通り、電源線層４１は、制御線２８とゲート層ＧｅｌをＸ方向について隙間のない連続的なパターンで覆うので、発光制御トランジスターＴｅｌへの光を遮る遮光部としても機能する。また、図２５から理解される通り、信号線２６は、平面視において選択トランジスターＴｓｌと重なるように配置されるので、画素を微細化できるという利点がある。
As described above, in the second embodiment, the light emission control transistor Tel as the fourth transistor that controls the connection state between the drive transistor Tdr as the first transistor and the
さらに、第２実施形態では、図３０から理解される通り、電源線層４１は、Ｙ方向において隣り合う表示画素Ｐｅの発光制御トランジスターＴｅｌおよび発光制御トランジスターＴｅｌの制御線２８を覆う位置まで延びて形成され、開口部５３により画素導通部を囲むように配置される。したがって、画素導通部に対する高いシールド効果が発揮されると共に、駆動トランジスターＴｄｒおよび発光制御トランジスターＴｅｌに対する良好な遮光効果が発揮される。
Further, in the second embodiment, as understood from FIG. 30, the power
また、第２実施形態では、駆動トランジスターＴｄｒの第２電流端であるソース領域またはドレイン領域を形成する能動領域１０Ａとゲートとの間の接続状態を制御する第３トランジスターとしての補償トランジスターＴｃｍｐと、第２制御線としての補償トランジスターＴｃｍｐの制御線２７を備え、制御線２７を電源線層４１と同層に形成した。したがって、工程の簡素化を図ることができる。
Further, in the second embodiment, a compensation transistor Tcmp as a third transistor for controlling the connection state between the
図２０ないし図２７から理解される通り、画素電極である第１電極Ｅ１と発光制御トランジスターＴｅｌのソース領域またはドレイン領域との導通部、すなわち、画素導通部は、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ９、中継電極ＱＢ６、絶縁層ＬＢを貫通する導通孔ＨＣ１１、中継電極ＱＣ３、絶縁層ＬＣを貫通する導通孔ＨＤ３、中継電極ＱＤ２、絶縁層ＬＤを貫通するＨＥ２、および光路調整層６０を貫通する導通孔ＨＦ２により構成されている。これらは、発光制御トランジスターＴｅｌのソース配線またはドレイン配線として機能している。つまり、第１電極Ｅ１と発光制御トランジスターＴｅｌのソース領域またはドレイン領域との導通部は、上部容量電極層ＣＡ２等が形成された層と、電源線層４１等が形成された層とを貫いて設けられた発光制御トランジスターＴｅｌのソース配線またはドレイン配線により構成されている。したがって、画素電極を発光制御トランジスターＴｅｌのソース領域またはドレイン領域の層まで延ばして導通を図る場合と比して、低抵抗で発光制御トランジスターＴｅｌのソース領域またはドレイン領域と画素電極である第１電極Ｅ１とを接続することができる。
As can be understood from FIGS. 20 to 27, the conduction portion between the first electrode E1 which is a pixel electrode and the source region or the drain region of the emission control transistor Tel, that is, the pixel conduction portion includes the insulating film L0 and the insulating layer LA. Through hole HA9, relay electrode QB6, through hole HC11 through insulating layer LB, relay electrode QC3, through hole HD3 through insulating layer LC, relay electrode QD2, HE2 through insulating layer LD, and optical path adjusting layer It is constituted by a conduction hole HF2 penetrating 60. These function as a source wiring or a drain wiring of the light emission control transistor Tel. That is, the conductive portion between the first electrode E1 and the source region or the drain region of the emission control transistor Tel penetrates the layer in which the upper capacitance electrode layer CA2 and the like are formed and the layer in which the power
図２３および図２４から理解される通り、補償トランジスターＴｃｍｐのゲートと制御線２７との導通部は、補償トランジスターＴｃｍｐのゲートに対してＹ方向にずれて配置されている。したがって、余分な層を積層することなく、制御線２７が形成された層のすぐ上の層に信号線２６を配置することができる。なお、補償トランジスターＴｃｍｐのゲートと制御線２７との導通部は、平面視において補償トランジスターＴｃｍｐと重なるように配置して、選択トランジスターＴｓｌおよび補償トランジスターＴｃｍｐと信号線２６の導通部を平面視において補償トランジスターＴｃｍｐのチャネル長の方向とずらすようにしてもよい。
As understood from FIGS. 23 and 24, the conduction portion between the gate of the compensation transistor Tcmp and the
図２５から理解される通り、信号線２６は、平面視において補償トランジスターＴｃｍｐと重なるように配置されるので、画素を微細化できるという利点がある。また、信号線２６と補償トランジスターＴｃｍｐとの導通部を、信号線２６の真下に配置することができるので、絶縁層を貫通する導通孔や中継電極により、低抵抗で信号線２６と補償トランジスターＴｃｍｐの導通を図ることができる。その結果、信号線２６による補償トランジスターＴｃｍｐへの書き込み能力が向上する。
上部容量電極層ＣＡ２は、走査線２２又は制御線２７と駆動トランジスターＴｄｒのゲート電位部との間に配置されるように構成されている。さらに、電源線層４１は、走査線２２又は制御線２７と駆動トランジスターＴｄｒのゲート電位部との間に配置されるように構成されている。したがって、走査線２２又は制御線２７と駆動トランジスターＴｄｒのゲート電位部との間のカップリングが抑制される。
上部容量電極層ＣＡ２は、信号線２６と選択トランジスターＴｓｌをつなぐ導通部と、駆動トランジスターＴｄｒのゲート電位部との間に配置されるように構成されている。さらに、電源線層４１は、信号線２６と選択トランジスターＴｓｌをつなぐ導通部と、駆動トランジスターＴｄｒのゲート電位部との間に配置されるように構成されている。したがって、信号線２６と選択トランジスターＴｓｌをつなぐ導通部と駆動トランジスターＴｄｒのゲート電位部との間のカップリングが抑制される。
As can be seen from FIG. 25, the
The upper capacitance electrode layer CA2 is configured to be arranged between the scanning
The upper capacitance electrode layer CA2 is configured to be arranged between the conductive portion that connects the
その他、第１実施形態との共通の構成については、前述した第１実施形態における効果と同様な効果を奏することができる。また、第２実施形態においても、容量素子を構成する電極を電源線層４１とは異なる層で形成された電極とする等、第１実施形態で説明した変形例と同様な変形例が適用可能である。
In addition, regarding the configuration common to the first embodiment, the same effects as those in the above-described first embodiment can be obtained. Further, also in the second embodiment, the same modified example as the modified example described in the first embodiment can be applied, such that the electrode forming the capacitive element is an electrode formed of a layer different from the power
＜第３実施形態＞
本発明の第３実施形態を説明する。なお、以下に例示する各形態において作用や機能が第１実施形態および第２実施形態と同様である要素については、第１実施形態および第２実施形態の説明で参照した符号を流用して各々の詳細な説明を適宜に省略する。
<Third Embodiment>
A third embodiment of the present invention will be described. Note that, in each of the following exemplary embodiments, the elements having the same operations and functions as those in the first and second embodiments are given the reference numerals used in the description of the first and second embodiments, respectively. The detailed description of is omitted as appropriate.
第３実施形態の各表示画素Ｐｅの回路は第２実施形態の回路と同様であり、補償トランジスターＴｃｍｐと発光制御トランジスターＴｅｌを備えている。第３実施形態の有機エレクトロルミネッセンス装置１００の具体的な構造は、第２実施形態の有機エレクトロルミネッセンス装置１００の具体的な構造とほぼ同様な構造である。以下、簡略化のため、相違する箇所についてのみ説明する。
The circuit of each display pixel Pe of the third embodiment is similar to the circuit of the second embodiment, and includes a compensation transistor Tcmp and a light emission control transistor Tel. The specific structure of the
図３２は、有機エレクトロルミネッセンス装置１００の断面図であり、図３３から図４０は、有機エレクトロルミネッセンス装置１００の各要素を形成する各段階での基板１０の表面の様子を表示画素Ｐｅの１個分に着目して図示した平面図である。図４１から図４３は、基板１０の表面の様子を表示画素Ｐｅの４個分に着目して図示した平面図である。図３３から図４０のIII−III’線を含む断面に対応した断面図が図３１に相当する。なお、図３３から図４３は平面図であるが、各要素の視覚的な把握を容易化する観点から、図３２と共通する各要素に図３２と同態様のハッチングが便宜的に付加されている。
FIG. 32 is a cross-sectional view of the
第３実施形態は、図３５および図４１から理解される通り、上部容量電極層ＣＡ２は、開口部５０によって駆動トランジスターＴｄｒのゲート導通部の一部および容量素子Ｃの一部の形成部を取り囲むだけでなく、選択トランジスターＴｓｌと、補償トランジスターＴｃｍｐと、発光制御トランジスターＴｅｌと、駆動トランジスターＴｄｒおよび補償トランジスターＴｃｍｐならびに発光制御トランジスターＴｅｌの導通部と、発光制御トランジスターＴｅｌのソース領域またはドレイン領域と導通する画素導通部とを、開口部５４により取り囲むように配置されている。図４１から理解される通り、上部容量電極層ＣＡ２は、Ｘ方向およびＹ方向において隣り合う表示画素Ｐｅ間で隙間なく連続するパターンとなっている。上部容量電極層ＣＡ２は、第２実施形態と異なり、絶縁層ＬＢを貫通する導通孔ＨＣ３だけでなく、同じく絶縁層ＬＢを貫通する導通孔ＨＣ１３によっても電源線層４１との導通が図られている。したがって、電源線層４１のみの場合と比して、電源線層４１及び上部容量電極層ＣＡ２が格子状に導通することができる。したがって、この構成により、高位側の電源電位Ｖｅｌを表示画素Ｐｅに安定して供給することができる。また、上部容量電極層ＣＡ２のシールド効果により、各トランジスターおよび画素導通部に対する、Ｘ方向およびＹ方向において隣り合う表示画素Ｐｅ間での影響を低減させることができる。上部容量電極層ＣＡ２は、平面視において、Ｘ方向およびＹ方向で隣り合う表示画素Ｐｅの反射層５５間の隙間と重なる位置に配置されている。したがって、各トランジスターに対する遮光性が向上する。言い換えると、反射層５５の端部は、上部容量電極層ＣＡ２又は電源線層４１と重なるように配置されているため、隣り合う反射層５５間を透過した光は、上部容量電極層ＣＡ２又は電源線層４１により遮られるようになっている。よって、各トランジスターＴへ光が到達しにくい構造となっている。
In the third embodiment, as understood from FIGS. 35 and 41, the upper capacitor electrode layer CA2 surrounds a part of the gate conduction part of the driving transistor Tdr and a part of the capacitor C formed by the
図３６から理解される通り、第３実施形態では、発光制御トランジスターＴｅｌの制御線２８は、補償トランジスターＴｃｍｐの制御線２７と、走査線２２と、電源線層４１と同層に形成されている。したがって、第２実施形態よりも工程の簡素が可能となる。図３３ないし図３７から理解される通り、発光制御トランジスターＴｅｌの制御線２８は、絶縁層ＬＡに形成された導通孔ＨＢ４、導通部ＱＢ７、絶縁層ＬＢに形成されたＨＣ１２を介して発光制御トランジスターＴｅｌのゲート層Ｇｅｌに導通する。図４１から理解される通り、電源線層４１は、第２実施形態と同様にＹ方向で隣り合う表示画素Ｐｅ間で隙間なく連続し、Ｙ方向で隣り合う表示画素Ｐｅにおける画素導通部を取り囲む位置まで延びて形成されている。ただし、第２実施形態とは異なり、画素導通部の四方を取り囲むのではなく、発光制御トランジスターＴｅｌの制御線２８側が開放された状態となっている。第３実施形態においても、電源線層４１による高いシールド効果が発揮される。
上部容量電極層ＣＡ２は、走査線２２及び制御線２７、２８のいずれかと駆動トランジスターＴｄｒのゲート電位部との間に配置されるように構成されている。さらに、電源線層４１は、走査線２２及び制御線２７、２８のいずれかと駆動トランジスターＴｄｒのゲート電位部との間に配置されるように構成されている。したがって、走査線２２及び制御線２７、２８のいずれかと駆動トランジスターＴｄｒのゲート電位部との間のカップリングが抑制される。
上部容量電極層ＣＡ２は、信号線２６と選択トランジスターＴｓｌをつなぐ導通部と、駆動トランジスターＴｄｒのゲート電位部との間に配置されるように構成されている。さらに、電源線層４１は、信号線２６と選択トランジスターＴｓｌをつなぐ導通部と、駆動トランジスターＴｄｒのゲート電位部との間に配置されるように構成されている。したがって、信号線２６と選択トランジスターＴｓｌをつなぐ導通部と駆動トランジスターＴｄｒのゲート電位部との間のカップリングが抑制される。
As understood from FIG. 36, in the third embodiment, the
The upper capacitance electrode layer CA2 is configured to be disposed between the
The upper capacitance electrode layer CA2 is configured to be arranged between the conductive portion that connects the
その他、第２実施形態との共通の構成については、前述した第２実施形態における効果と同様な効果を奏することができる。また、第３実施形態においても、容量素子を構成する電極を電源線層４１とは異なる層で形成された電極とする等、第１実施形態で説明した変形例と同様な変形例が適用可能である。
In addition, with regard to the configuration common to the second embodiment, the same effects as those of the above-described second embodiment can be obtained. Further, also in the third embodiment, the same modification as the modification described in the first embodiment can be applied, such as the electrode forming the capacitive element being an electrode formed in a layer different from the power
＜第４実施形態＞
本発明の第４実施形態を説明する。なお、以下に例示する各形態において作用や機能が第１実施形態および第２実施形態と同様である要素については、第１実施形態および第２実施形態の説明で参照した符号を流用して各々の詳細な説明を適宜に省略する。
<Fourth Embodiment>
A fourth embodiment of the present invention will be described. Note that, in each of the following exemplary embodiments, the elements having the same operations and functions as those in the first and second embodiments are given the reference numerals used in the description of the first and second embodiments, respectively. The detailed description of is omitted as appropriate.
第４実施形態の各表示画素Ｐｅの回路は第２実施形態の回路と同様であり、補償トランジスターＴｃｍｐと発光制御トランジスターＴｅｌを備えている。第４実施形態の有機エレクトロルミネッセンス装置１００の具体的な構造は、第２実施形態の有機エレクトロルミネッセンス装置１００の具体的な構造とほぼ同様な構造である。以下、簡略化のため、相違する箇所についてのみ説明する。
The circuit of each display pixel Pe of the fourth embodiment is similar to the circuit of the second embodiment, and includes a compensation transistor Tcmp and a light emission control transistor Tel. The specific structure of the
図４４は、有機エレクトロルミネッセンス装置１００の断面図であり、図４５から図５２は、有機エレクトロルミネッセンス装置１００の各要素を形成する各段階での基板１０の表面の様子を表示画素Ｐｅの１個分に着目して図示した平面図である。図４５から図５２のIV−IV’線を含む断面に対応した断面図が図４４に相当する。なお、図４５から図５２は平面図であるが、各要素の視覚的な把握を容易化する観点から、図４４と共通する各要素に図４４と同態様のハッチングが便宜的に付加されている。
FIG. 44 is a cross-sectional view of the
第４実施形態は、図４５ないし図４９から理解される通り、発光制御トランジスターＴｅｌのチャネル長方向は、Ｘ方向（制御線２８の延在方向）であるところが第２実施形態と異なっている。また、図４５ないしおよび図４９から理解される通り、画素導通部を構成する中継電極ＱＢ６の形状は、発光制御トランジスターＴｅｌのソース領域またはドレイン領域から折り曲げられて、発光制御トランジスターＴｅｌのチャネル長方向と平行となるように配置されている。そして、発光制御トランジスターＴｅｌは、信号線２６と平面視において重なるように配置されている。したがって、画素を微細化しやすいという利点がある。
As understood from FIGS. 45 to 49, the fourth embodiment is different from the second embodiment in that the channel length direction of the emission control transistor Tel is the X direction (extending direction of the control line 28). In addition, as understood from FIGS. 45 to 49, the shape of the relay electrode QB6 forming the pixel conducting portion is bent from the source region or the drain region of the light emission control transistor Tel, and the relay electrode QB6 is bent in the channel length direction of the light emission control transistor Tel. It is arranged so that it is parallel to. The light emission control transistor Tel is arranged so as to overlap the
また、第４実施形態は、図４５ないし図４９から理解される通り、発光制御トランジスターＴｅｌの制御線２８が、電源線層４１と同層に形成されている。したがって、第２実施形態よりも工程の簡素化を図ることができる。図４５ないし図４９から理解される通り、発光制御トランジスターＴｅｌの制御線２８は、絶縁層ＬＡに形成された導通孔ＨＢ４、導通部ＱＢ７、絶縁層ＬＢに形成されたＨＣ１２を介して発光制御トランジスターＴｅｌのゲート層Ｇｅｌに導通する。
上部容量電極層ＣＡ２は、走査線２２及び制御線２７、２８のいずれかと駆動トランジスターＴｄｒのゲート電位部との間に配置されるように構成されている。さらに、電源線層４１は、走査線２２及び制御線２７、２８のいずれかと駆動トランジスターＴｄｒのゲート電位部との間に配置されるように構成されている。したがって、走査線２２及び制御線２７、２８のいずれかと駆動トランジスターＴｄｒのゲート電位部との間のカップリングが抑制される。
上部容量電極層ＣＡ２は、信号線２６と選択トランジスターＴｓｌをつなぐ導通部と、駆動トランジスターＴｄｒのゲート電位部との間に配置されるように構成されている。さらに、電源線層４１は、信号線２６と選択トランジスターＴｓｌをつなぐ導通部と、駆動トランジスターＴｄｒのゲート電位部との間に配置されるように構成されている。したがって、信号線２６と選択トランジスターＴｓｌをつなぐ導通部と駆動トランジスターＴｄｒのゲート電位部との間のカップリングが抑制される。
Further, in the fourth embodiment, as understood from FIGS. 45 to 49, the
The upper capacitance electrode layer CA2 is configured to be disposed between the
The upper capacitance electrode layer CA2 is configured to be arranged between the conductive portion that connects the
その他、第２実施形態との共通の構成については、前述した第２実施形態における効果と同様な効果を奏することができる。また、第４実施形態においても、容量素子を構成する電極を電源線層４１とは異なる層で形成された電極とする等、第１実施形態で説明した変形例と同様な変形例が適用可能である。
In addition, with regard to the configuration common to the second embodiment, the same effects as those of the above-described second embodiment can be obtained. Further, also in the fourth embodiment, the same modified example as the modified example described in the first embodiment is applicable, such that the electrode forming the capacitive element is an electrode formed in a layer different from the power
＜第５実施形態＞
本発明の第５実施形態を説明する。なお、以下に例示する各形態において作用や機能が第１実施形態と同様である要素については、第１実施形態の説明で参照した符号を流用して各々の詳細な説明を適宜に省略する。
<Fifth Embodiment>
A fifth embodiment of the present invention will be described. It should be noted that, in each of the following exemplary embodiments, the elements having the same operations and functions as those in the first embodiment are assigned the reference numerals used in the description of the first embodiment, and the detailed description thereof will be appropriately omitted.
第５実施形態の各表示画素Ｐｅの回路は第１実施形態の回路と同様であり、駆動トランジスターＴｄｒと選択トランジスターＴｓｌとを備えている。第５実施形態の有機エレクトロルミネッセンス装置１００の具体的な構造は、第１実施形態の有機エレクトロルミネッセンス装置１００の具体的な構造とほぼ同様な構造である。以下、簡略化のため、相違する箇所についてのみ説明する。
The circuit of each display pixel Pe of the fifth embodiment is similar to the circuit of the first embodiment, and includes a drive transistor Tdr and a selection transistor Tsl. The specific structure of the
図５３は、有機エレクトロルミネッセンス装置１００の断面図であり、図５４から図６２は、有機エレクトロルミネッセンス装置１００の各要素を形成する各段階での基板１０の表面の様子を表示画素Ｐｅの１個分に着目して図示した平面図である。図５４から図６２のV−V’線を含む断面に対応した断面図が図５３に相当する。なお、図５４から図６２は平面図であるが、各要素の視覚的な把握を容易化する観点から、図５３と共通する各要素に図５３と同態様のハッチングが便宜的に付加されている。
FIG. 53 is a cross-sectional view of the
第１実施形態における電源線層４１を示す図７と、第５実施形態の電源線層４１を示す図５７とを比較すると理解されるように、第５実施形態の電源線層４１は、選択トランジスターＴｓｌと走査線２２との導通部、選択トランジスターＴｓｌと信号線２６との導通部、および画素導通部のそれぞれを取り囲むように配置されている。図５７から理解されるように、第５実施形態では走査線２２が電源線層４１と同層に形成されていないので、選択トランジスターＴｓｌのゲート導通部には、中継電極ＱＣ４が形成されている。中継電極ＱＣ４は、絶縁層ＬＢを貫通する導通孔ＨＣ２を介して中継電極ＱＢ２に導通する。したがって、中継電極ＱＣ４は、絶縁層ＬＢを貫通する導通孔ＨＣ２と、中継電極ＱＢ２と、絶縁層ＬＡを貫通する導通孔ＨＢ１とを介して、選択トランジスターＴｓｌのゲート層Ｇｓｌと導通する。
As will be understood by comparing FIG. 7 showing the power
第５実施形態では、絶縁層ＬＣは、電源線層４１と複数の中継電極ＱＣ（ＱＣ１，ＱＣ２，ＱＣ４）とが形成された絶縁層ＬＢの面上に形成される。図５３および図５８から理解される通り、絶縁層ＬＣの面上には、走査線２２と複数の中継電極ＱＤ（ＱＤ１，ＱＤ３）とが形成される。走査線２２は、表示画素Ｐｅ毎に絶縁層ＬＣを貫通する導通孔ＨＤ４を介して中継電極ＱＣ４に導通する。したがって、図５４ないし図５８から理解される通り、走査線２２は、絶縁層ＬＣを貫通する導通孔ＨＤ４と、中継電極ＱＣ４と、絶縁層ＬＢを貫通する導通孔ＨＣ２と、中継電極ＱＢ２と、絶縁層ＬＡを貫通する導通孔ＨＢ１を介して選択トランジスターＴｓｌのゲート層Ｇｓｌに導通する。走査線２２は、複数の表示画素ＰｅにわたりＸ方向に直線状に延在し、絶縁層ＬＣにより電源線層４１からは電気的に絶縁される。
In the fifth embodiment, the insulating layer LC is formed on the surface of the insulating layer LB on which the power
図５３および図５８から理解される通り、中継電極ＱＤ３は、表示画素Ｐｅ毎に絶縁層ＬＣに形成された導通孔ＨＤ１を介して中継電極ＱＣ１に導通する。したがって、図５４ないし図５８から理解される通り、中継電極ＱＤ３は、絶縁層ＬＣを貫通する導通孔ＨＤ１と、中継電極ＱＣ１と、絶縁層ＬＢを貫通する導通孔ＨＣ１と、中継電極ＱＢ３と、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ１とを介して、選択トランジスターＴｓｌの能動領域１０Ａに導通する。
As understood from FIGS. 53 and 58, the relay electrode QD3 is electrically connected to the relay electrode QC1 through the conduction hole HD1 formed in the insulating layer LC for each display pixel Pe. Therefore, as understood from FIGS. 54 to 58, the relay electrode QD3 includes the conduction hole HD1 penetrating the insulating layer LC, the relay electrode QC1, the conduction hole HC1 penetrating the insulating layer LB, and the relay electrode QB3. It conducts to the
図５３および図５８から理解される通り、中継電極ＱＤ１は、表示画素Ｐｅ毎に絶縁層ＬＣに形成された導通孔ＨＤ２を介して中継電極ＱＣ２に導通する。したがって、図５４ないし図５８から理解される通り、中継電極ＱＤ１は、絶縁層ＬＣを貫通する導通孔ＨＤ２と、中継電極ＱＣ２と、絶縁層ＬＢを貫通する導通孔ＨＣ９と、中継電極ＱＢ１と、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ６とを介して、駆動トランジスターＴｄｒの能動領域１０Ａに導通する。
As understood from FIGS. 53 and 58, the relay electrode QD1 is electrically connected to the relay electrode QC2 through the conduction hole HD2 formed in the insulating layer LC for each display pixel Pe. Therefore, as understood from FIGS. 54 to 58, the relay electrode QD1 includes the conduction hole HD2 penetrating the insulating layer LC, the relay electrode QC2, the conduction hole HC9 penetrating the insulating layer LB, and the relay electrode QB1. It conducts to the
第５実施形態では、絶縁層ＬＤは、走査線２２と複数の中継電極ＱＤ（ＱＤ１，ＱＤ３）とが形成された絶縁層ＬＣの面上に形成される。図５３および図５９から理解される通り、絶縁層ＬＤの面上には、信号線２６と中継電極ＱＥ１とが形成される。信号線２６は、表示画素Ｐｅ毎に絶縁層ＬＤに形成された導通孔ＨＥ３を介して中継電極ＱＤ３に導通する。したがって、図５４ないし図５９から理解される通り、信号線２６は、絶縁層ＬＤを貫通する導通孔ＨＥ３と、中継電極ＱＤ３と、絶縁層ＬＣを貫通する導通孔ＨＤ１と、中継電極ＱＣ１と、絶縁層ＬＢを貫通する導通孔ＨＣ１と、中継電極ＱＢ３と、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ１を介して選択トランジスターＴｓｌの能動領域１０Ａに導通する。信号線２６は、複数の表示画素ＰｅにわたりＹ方向に直線状に延在し、絶縁層ＬＤにより走査線２２からは電気的に絶縁される。
In the fifth embodiment, the insulating layer LD is formed on the surface of the insulating layer LC on which the
図５９から理解されるように、中継電極ＱＥ１は、表示画素Ｐｅ毎に絶縁層ＬＤに形成された導通孔ＨＥ１を介して中継電極ＱＤ１に導通する。したがって、図５４ないし図５９から理解される通り、中継電極ＱＥ１は、絶縁層ＬＤを貫通する導通孔ＨＥ１と、中継電極ＱＤ１と、絶縁層ＬＣを貫通する導通孔ＨＤ２と、中継電極ＱＣ２と、絶縁層ＬＢを貫通する導通孔ＨＣ９と、中継電極ＱＢ１、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ６とを介して、駆動トランジスターＴｄｒの能動領域１０Ａに導通する。
As understood from FIG. 59, the relay electrode QE1 is electrically connected to the relay electrode QD1 through the conduction hole HE1 formed in the insulating layer LD for each display pixel Pe. Therefore, as understood from FIGS. 54 to 59, the relay electrode QE1 includes the conduction hole HE1 penetrating the insulating layer LD, the relay electrode QD1, the conduction hole HD2 penetrating the insulating layer LC, and the relay electrode QC2. Conduction is provided to the
第５実施形態では、第１実施形態よりも１層多く形成され、絶縁層ＬＥが形成される。絶縁層ＬＥは、信号線２６と中継電極ＱＥ１とが形成された絶縁層ＬＤの面上に形成される。図５３および図６０から理解される通り、絶縁層ＬＥの面上には、反射層５５が形成される。
In the fifth embodiment, one more layer is formed than in the first embodiment, and the insulating layer LE is formed. The insulating layer LE is formed on the surface of the insulating layer LD on which the
絶縁層ＬＥの表面には平坦化処理が実行される。平坦化処理には、化学機械研磨（CMP：Chemical Mechanical Polishing）等の公知の表面処理技術が任意に採用される。平坦化処理で高度に平坦化された絶縁層ＬＥの表面には、図５３および図６０に例示される通り、反射層５５が形成される。反射層５５は、例えば銀やアルミニウムを含有する光反射性の導電材料で例えば１００ｎｍ程度の膜厚に形成される。反射層５５は、光反射性の導電材料で形成され、図６０に示すように各トランジスターＴ、各配線、及び各中継電極を覆うように配置される。したがって、外光の侵入が反射層５５により防止され、光照射に起因した各トランジスターＴの電流リークを防止できるという利点がある。
A planarization process is performed on the surface of the insulating layer LE. A known surface treatment technique such as chemical mechanical polishing (CMP) is arbitrarily adopted for the flattening treatment. As illustrated in FIGS. 53 and 60, the
図５３および図６０から理解される通り、反射層５５は、表示画素Ｐｅ毎に絶縁層ＬＥに形成された導通孔ＨＦ１を介して中継電極ＱＥ１に導通する。したがって、図５４ないし図６０から理解される通り、反射層５５は、絶縁層ＬＥを貫通する導通孔ＨＦ１と、中継電極ＱＥ１と、絶縁層ＬＤを貫通する導通孔ＨＥ１と、中継電極ＱＤ１と、絶縁層ＬＣを貫通する導通孔ＨＤ２と、中継電極ＱＣ２と、絶縁層ＬＢを貫通する導通孔ＨＣ９と、中継電極ＱＢ１、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ６とを介して、駆動トランジスターＴｄｒの能動領域１０Ａに導通する。
As understood from FIGS. 53 and 60, the
図５３に例示される通り、反射層５５が形成された絶縁層ＬＥの面上には光路調整層６０が形成される。光路調整層６０は、各表示画素Ｐｅの共振構造の共振波長（すなわち表示色）を規定する光透過性の膜体である。表示色が同じ画素では、共振構造の共振波長は略同じであり、表示色が異なる画素では、共振構造の共振波長は異なるように設定される。
As illustrated in FIG. 53, the optical
図５３および図６１に例示される通り、光路調整層６０の面上には、表示領域１６内の表示画素Ｐｅ毎の第１電極Ｅ１が形成される。第１電極Ｅ１は、例えばＩＴＯ（Indium Tin Oxide）等の光透過性の導電材料で形成される。第１電極Ｅ１は、図２を参照して前述した通り、発光素子４５の陽極として機能する略矩形状の電極（画素電極）である。第１電極Ｅ１は、表示画素Ｐｅ毎に光路調整層６０に形成された導通孔ＨＧ１を介して反射層５５に導通する。したがって、図５４ないし図６１から理解される通り、第１電極Ｅ１は、光路調整層６０に形成された導通孔ＨＧ１と、反射層５５と、絶縁層ＬＥを貫通する導通孔ＨＦ１と、中継電極ＱＥ１と、絶縁層ＬＤを貫通する導通孔ＨＥ１と、中継電極ＱＤ１と、絶縁層ＬＣを貫通する導通孔ＨＤ２と、中継電極ＱＣ２と、絶縁層ＬＢを貫通する導通孔ＨＣ９と、中継電極ＱＢ１、絶縁膜Ｌ０および絶縁層ＬＡを貫通する導通孔ＨＡ６とを介して、駆動トランジスターＴｄｒの能動領域１０Ａに導通する。
As illustrated in FIGS. 53 and 61, the first electrode E1 for each display pixel Pe in the
第１電極Ｅ１が形成された光路調整層６０の面上には、図５３および図６２に例示される通り、基板１０の全域にわたり画素定義層６５が形成される。画素定義層６５は、例えば珪素化合物（典型的には窒化珪素や酸化珪素）等の絶縁性の無機材料で形成される。図６２から理解される通り、画素定義層６５には、表示領域１６内の各第１電極Ｅ１に対応する開口部６５Ａが形成される。画素定義層６５のうち開口部６５Ａの内周縁の近傍の領域は第１電極Ｅ１の周縁に重なる。すなわち、開口部６５Ａの内周縁は平面視で第１電極Ｅ１の周縁の内側に位置する。各開口部６５Ａは、平面形状（矩形状）やサイズが共通し、かつ、Ｘ方向およびＹ方向の各々にわたり共通のピッチで行列状に配列する。以上の説明から理解される通り、画素定義層６５は平面視で格子状に形成される。尚、開口部６５Ａの平面形状やサイズは、表示色が同じであれば同じであり、表示色が異なる場合は異なるようにしてもよい。また、開口部６５Ａのピッチは、表示色が同じ開口部同士では同じであり、表示色が異なる開口部間では異なるようにしてもよい。
On the surface of the optical
その他にも、詳細な説明は省略するが、第１電極Ｅ１の上層には、発光機能層４６、第２電極Ｅ２、および封止体４７が積層され、以上の各要素が形成された基板１０の表面には封止基板（図示略）が例えば接着剤で接合される。封止基板は、基板１０上の各要素を保護するための光透過性の板状部材（例えばガラス基板）である。なお、封止基板の表面または封止体４７の表面に表示画素Ｐｅ毎にカラーフィルターを形成することも可能である。
Besides, although not described in detail, the
第５実施形態においては、信号線２６が形成された層および走査線２２が形成された層と、上部容量電極層ＣＡ（ＣＡ２，ＣＡ３，ＣＡ４）が形成された層との間には、電源線層４１が設けられている。電源線層４１は、図５６および図５７から理解される通り、上部容量電極層ＣＡ（ＣＡ２，ＣＡ３，ＣＡ４）およびトランジスターＴ（Ｔｄｒ，Ｔｓｌ）を一様に覆う形状を有している。したがって、信号線２６および走査線２２と、上部容量電極層ＣＡ（ＣＡ２，ＣＡ３，ＣＡ４）、ならびにトランジスターＴ（Ｔｄｒ，Ｔｓｌ）とのカップリングを抑制することができる。
In the fifth embodiment, a power supply is provided between the layer in which the
その他、第１実施形態との共通の構成については、前述した第１実施形態における効果と同様な効果を奏することができる。また、第５実施形態においても、容量素子を構成する電極を電源線層４１とは異なる層で形成された電極とする等、第１実施形態で説明した変形例と同様な変形例が適用可能である。
第３実施形態及び第４実施形態において、走査線２２及び制御線２７、２８が電源線層４１と同層に形成されていたが、第５実施形態と同様、走査線２２及び制御線２７、２８が電源線層４１よりも上の層に設けられ、信号線２６がさらにその上の層に形成してもよい。この場合、電源線層４１により、中継電極ＱＢ２、ＱＢ５、ＱＢ７、ＱＣ１、ＱＣ３を囲むように構成してよい。
In addition, regarding the configuration common to the first embodiment, the same effects as those in the above-described first embodiment can be obtained. Also, in the fifth embodiment, the same modification as the modification described in the first embodiment can be applied, such that the electrode forming the capacitor is an electrode formed in a layer different from the power
In the third embodiment and the fourth embodiment, the
＜変形例＞
以上の形態は多様に変形され得る。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は、相互に矛盾しない範囲内で適宜に併合され得る。
<Modification>
The above form can be variously modified. Specific modes of modification will be exemplified below. Two or more aspects arbitrarily selected from the following exemplifications can be appropriately merged within a range not inconsistent with each other.
（１）前述の各形態では、電源線層４１の電位は、駆動トランジスターＴｄｒに接続されるＶｅｌ電位としたが、他の電位としてもよい。この場合には、電源線層４１と駆動トランジスターＴｄｒとを接続するための導通孔を省略することができる。電源線層４１は、他の電源電位Ｖａが供給される実装端子３６に導通し、駆動トランジスターＴｄｒや上部容量電極層ＣＡ２には、電源電位Ｖｅｌが供給される実装端子３６に導通するようにしてもよい。
(1) In each of the above-described embodiments, the potential of the power
（２）前述の各形態では、半導体基板を基板１０として利用した有機エレクトロルミネッセンス装置１００を例示したが、基板１０の材料は任意である。例えばガラスや石英等の板状部材を基板１０として利用することも可能である。また、前述の各形態では、基板１０のうち第１領域１２の外側の第２領域１４に駆動回路３０を配置したが、駆動回路３０を例えば周辺領域１８内に配置することも可能である。例えば、第２電源導電体４２と基板１０との間に駆動回路３０が配置される。
(2) In each of the above-described embodiments, the
（３）発光素子４５の構成は以上の例示に限定されない。例えば、前述の各形態では、白色光を発生する発光機能層４６を複数の表示画素Ｐｅにわたり連続に形成した構成を例示したが、各表示画素Ｐｅの表示色に対応する波長の単色光を放射する発光機能層４６を表示画素Ｐｅ毎に個別に形成することも可能である。また、前述の各形態では、反射層５５と第２電極Ｅ２（半透過反射層）との間で共振構造を形成したが、例えば第１電源導電体としての電源線層４１を反射性の導電材料で形成し、電源線層４１（反射層）と第２電極Ｅ２（半透過反射層）との間で共振構造を形成することも可能である。また、第１電極Ｅ１を反射性の導電材料で形成し、第１電極Ｅ１（反射層）と第２電極Ｅ２（半透過反射層）との間で共振構造を形成することも可能である。第１電極Ｅ１を反射層として利用する構成では、第１電極Ｅ１と第２電極Ｅ２との間に光路調整層６０が形成される。
(3) The configuration of the
前述の各形態では、光路調整層６０により各表示画素Ｐｅの共振波長を調整したが、第１電極Ｅ１や発光機能層４６の膜厚に応じて各表示画素Ｐｅの共振波長を調整することも可能である。
In each of the above-described embodiments, the resonance wavelength of each display pixel Pe is adjusted by the optical
なお、発光機能層４６は、青色波長領域、緑色波長領域、赤色波長領域のいずれで発光してもよいし、白色の光を発光するようにしてもよい。この場合には、発光機能層４６は、表示領域にある複数の画素にまたがって設けられていてもよい。また、発光機能層４６は、赤色、緑色、青色のそれぞれの画素において異なる発光を行うように構成してもよい。
The light emitting
（４）前述の各形態では有機ＥＬ材料を利用した発光素子４５を例示したが、無機ＥＬ材料で発光層を形成した発光素子やＬＥＤ等の発光素子を利用した構成にも本発明は同様に適用される。また、前述の各形態では、基板１０とは反対側に光を出射するトップエミッション型の有機エレクトロルミネッセンス装置１００を例示したが、基板１０側に光を出射するボトムエミッション型の発光装置にも本発明は同様に適用される。
(4) In each of the above-described embodiments, the
（５）前述の各形態では、表示画素Ｐｅに構造（配線やトランジスターや容量素子等の構造）が類似するダミー画素Ｐｄを周辺領域１８内に配置した構成を例示したが、周辺領域１８内の構成は以上の例示に限定されない。例えば、周辺領域１８内の第２電源導電体４２の下層に、駆動回路３０（走査線駆動回路３２または信号線駆動回路３４）や駆動回路３０以外の回路および配線を配置することも可能である。
(5) In each of the above-described embodiments, the dummy pixels Pd having a structure (structure of wirings, transistors, capacitors, etc.) similar to that of the display pixel Pe are arranged in the
（６）前述の各形態では、共振波長の説明の簡略化のために光路調整層６０の膜厚に着目したが、実際には、共振構造の反射層（例えば第１電源導電体４１）と半透過反射層（例えば第２電極Ｅ2）との間に位置する各層の屈折率や、反射層および半透過反射層の表面での位相シフトに応じて共振構造の共振波長が設定される。
(6) In each of the above-described embodiments, the thickness of the optical
（７）前述の各形態では、i)〜v)の５種類の容量素子Ｃが構成される例について説明したが、i)〜v)のいずれかの容量素子Ｃを省略するようにしてもよい。また、各形態において説明したトランジスター以外のトランジスター、あるいは容量、もしくは配線等を適宜追加するようにしてもよい。さらに、各形態においては、走査線２２、信号線２６、制御線２７，２８、および電源線層４１は直線状であり、幅が一様としたが、本発明はこの態様に限定されるものではなく、配線の幅が他の部分より太くなるようにしてもよいし、曲がって形成されていてもよい。
(7) In each of the above-described embodiments, an example in which five types of capacitive elements C i) to v) are configured has been described, but any of the capacitive elements C i) to v) may be omitted. Good. In addition, transistors other than the transistors described in each embodiment, capacitors, wirings, or the like may be added as appropriate. Further, in each of the forms, the
＜電子機器＞
前述の各形態に例示した有機エレクトロルミネッセンス装置１００は各種の電子機器の表示装置として好適に利用される。図６３には、前述の各形態に例示した有機エレクトロルミネッセンス装置１００を利用した頭部装着型の表示装置９０（HMD：Head Mounted Display）が電子機器として例示されている。
<Electronic equipment>
The
表示装置９０は、利用者の頭部に装着可能な電子機器であり、利用者の左眼に重なる透過部（レンズ）９２Ｌと、利用者の右眼に重なる透過部９２Ｒと、左眼用の有機エレクトロルミネッセンス装置１００Ｌおよびハーフミラー９４Ｌと、右眼用の有機エレクトロルミネッセンス装置１００Ｒおよびハーフミラー９４Ｒとを具備する。有機エレクトロルミネッセンス装置１００Ｌと有機エレクトロルミネッセンス装置１００Ｒとは、出射光が相互に反対の方向に進行するように配置される。左眼用のハーフミラー９４Ｌは、透過部９２Ｌの透過光を利用者の左眼側に透過させるとともに、有機エレクトロルミネッセンス装置１００Ｌからの出射光を利用者の左眼側に反射させる。同様に、右眼用のハーフミラー９４Ｒは、透過部９２Ｒの透過光を利用者の右眼側に透過させるとともに有機エレクトロルミネッセンス装置１００Ｒからの出射光を利用者の右眼側に反射させる。したがって、利用者は、透過部９２Ｌおよび透過部９２Ｒを介して観察される像と各有機エレクトロルミネッセンス装置１００による表示画像とを重畳した画像を知覚する。また、相互に視差が付与された立体視画像（左眼用画像および右眼用画像）を有機エレクトロルミネッセンス装置１００Ｌと有機エレクトロルミネッセンス装置１００Ｒとに表示させることで、利用者に表示画像の立体感を知覚させることが可能である。
The
なお、前述の各形態の有機エレクトロルミネッセンス装置１００が適用される電子機器は図６２の表示装置９０に限定されない。例えば、ビデオカメラやスチルカメラ等の撮像装置に利用される電子式ビューファインダー（EVF：Electronic View Finder）にも本発明の有機エレクトロルミネッセンス装置１００が好適に利用される。また、携帯電話機、携帯情報端末（スマートフォン）、テレビやパーソナルコンピューター等のモニター、カーナビゲーション装置等の各種の電子機器に本発明の発光装置を採用することが可能である。
The electronic device to which the
１００……有機エレクトロルミネッセンス装置、１０……基板、１０Ａ……能動領域、１２……第１領域、１４……第２領域、１６……表示領域、１８……周辺領域、２２……走査線、２６……信号線、２７……制御線、２８……制御線、３０……駆動回路、３２……走査線駆動回路、３４……信号線駆動回路、３６……実装端子、４１……第１電源導電体（電源線層）、４２……第２電源導電体、４５……発光素子、４６……発光機能層、６０……光路調整層、６５……画素定義層、Ｃ……容量素子、Ｃ１……第１電極、Ｃ２……第１電極、Ｅ１……第１電極、Ｅ２……第２電極、Ｌ（Ｌ０，ＬＡ，ＬＢ，ＬＣ，ＬＤ，ＬＥ）……絶縁層、Ｑ（ＱＢ１，ＱＢ２，ＱＢ３，ＱＢ４，ＱＢ５，ＱＢ６，ＱＣ１，ＱＣ２，ＱＣ３，ＱＣ４，ＱＤ１，ＱＤ２，ＱＤ３，ＱＥ１）……中継電極、Ｔｃｍｐ……補償トランジスター、Ｔｄｒ……駆動トランジスター、Ｔｅｌ……発光制御トランジスター、Ｔｓｌ……選択トランジスター。 100 ... Organic electroluminescence device, 10 ... Substrate, 10A ... Active area, 12 ... First area, 14 ... Second area, 16 ... Display area, 18 ... Peripheral area, 22 ... Scan line , 26 ... signal line, 27 ... control line, 28 ... control line, 30 ... drive circuit, 32 ... scanning line drive circuit, 34 ... signal line drive circuit, 36 ... mounting terminal, 41 ... 1st power supply conductor (power supply line layer), 42 ... 2nd power supply conductor, 45 ... Light emitting element, 46 ... Light emitting functional layer, 60 ... Optical path adjusting layer, 65 ... Pixel definition layer, C ... Capacitance element, C1 ... First electrode, C2 ... First electrode, E1 ... First electrode, E2 ... Second electrode, L (L0, LA, LB, LC, LD, LE) ... Insulating layer, Q (QB1, QB2, QB3, QB4, QB5, QB6, QC1, QC2, QC3, QC4, QD1 QD2, QD3, QE1) ...... relay electrode, Tcmp ...... compensation transistor, Tdr ...... driving transistor, Tel ...... emission control transistor, Tsl ...... selection transistor.
Claims (5)
前記第１電流端に接続された電源線と、
前記第１ゲートに接続された容量素子と、
画素電極と、
前記第２電流端に接続された第３電流端と、前記画素電極に接続された第４電流端と、第２ゲートとを有する第２トランジスターと、
前記第２ゲートに接続された第１制御線と、を備え、
前記第１制御線は、前記電源線と前記第２ゲートとの間の層に形成される、
ことを特徴とする有機エレクトロルミネッセンス装置。 A first transistor having a first current end, a second current end, and a first gate;
A power supply line connected to the first current end;
A capacitive element connected to the first gate,
A pixel electrode,
A second transistor having a third current terminal connected to the second current terminal, a fourth current terminal connected to the pixel electrode, and a second gate;
A first control line connected to the second gate,
The first control line is formed in a layer between the power supply line and the second gate,
An organic electroluminescence device characterized by the above.
前記第３トランジスターのゲートに接続された第２制御線と、
前記第３トランジスターの他方の電流端に接続された信号線と、を備える、
ことを特徴とする請求項１に記載の有機エレクトロルミネッセンス装置。 A third transistor having one current end connected to the first gate,
A second control line connected to the gate of the third transistor;
A signal line connected to the other current end of the third transistor,
The organic electroluminescent device according to claim 1, wherein
ことを特徴とする請求項２に記載の有機エレクトロルミネッセンス装置。 The signal line and the third transistor are arranged so as to overlap each other in a plan view.
The organic electroluminescence device according to claim 2, wherein:
ことを特徴とする請求項２または請求項３に記載の有機エレクトロルミネッセンス装置。 The second control line is formed in the same layer as the power supply line,
The organic electroluminescence device according to claim 2 or 3, characterized in that.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018244348A JP6687098B2 (en) | 2018-12-27 | 2018-12-27 | Organic electroluminescence device and electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018244348A JP6687098B2 (en) | 2018-12-27 | 2018-12-27 | Organic electroluminescence device and electronic device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014179303A Division JP6459315B2 (en) | 2014-09-03 | 2014-09-03 | Organic electroluminescence device and electronic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019057511A JP2019057511A (en) | 2019-04-11 |
| JP6687098B2 true JP6687098B2 (en) | 2020-04-22 |
Family
ID=66107861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018244348A Active JP6687098B2 (en) | 2018-12-27 | 2018-12-27 | Organic electroluminescence device and electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6687098B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100604066B1 (en) * | 2004-12-24 | 2006-07-24 | 삼성에스디아이 주식회사 | Pixel and Light Emitting Display Using The Same |
| JP5286992B2 (en) * | 2008-07-09 | 2013-09-11 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
| JP6031954B2 (en) * | 2012-11-14 | 2016-11-24 | ソニー株式会社 | LIGHT EMITTING ELEMENT, DISPLAY DEVICE, AND ELECTRONIC DEVICE |
| JP6179116B2 (en) * | 2013-02-07 | 2017-08-16 | セイコーエプソン株式会社 | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE |
-
2018
- 2018-12-27 JP JP2018244348A patent/JP6687098B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019057511A (en) | 2019-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10964773B2 (en) | Organic electroluminescent device including arrangement of capacitive electrode between layer of other capacitive electrode and layer of gate electrode | |
| US11580907B2 (en) | Organic electroluminescent device and electronic apparatus | |
| JP6459318B2 (en) | Organic electroluminescence device and electronic device | |
| JP6432223B2 (en) | Organic electroluminescence device and electronic device | |
| JP6459317B2 (en) | Organic electroluminescence device and electronic device | |
| JP6515467B2 (en) | Organic electroluminescent device and electronic device | |
| JP6687098B2 (en) | Organic electroluminescence device and electronic device | |
| JP6687099B2 (en) | Organic electroluminescence device and electronic device | |
| JP6680346B2 (en) | Organic electroluminescence device and electronic device | |
| JP6459315B2 (en) | Organic electroluminescence device and electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190125 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200303 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200316 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6687098 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |