JP2015138858A - Wafer processing method - Google Patents
Wafer processing method Download PDFInfo
- Publication number
- JP2015138858A JP2015138858A JP2014009131A JP2014009131A JP2015138858A JP 2015138858 A JP2015138858 A JP 2015138858A JP 2014009131 A JP2014009131 A JP 2014009131A JP 2014009131 A JP2014009131 A JP 2014009131A JP 2015138858 A JP2015138858 A JP 2015138858A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- etching
- protective film
- cutting
- uncut portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 84
- 239000007888 film coating Substances 0.000 claims abstract description 9
- 238000009501 film coating Methods 0.000 claims abstract description 9
- 230000001681 protective effect Effects 0.000 claims description 60
- 239000007789 gas Substances 0.000 claims description 24
- 238000004299 exfoliation Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 10
- 239000007788 liquid Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Dicing (AREA)
Abstract
Description
本発明は、ウェーハを個々のチップに分割する加工方法に関する。 The present invention relates to a processing method for dividing a wafer into individual chips.
半導体ウェーハなどの被加工物は、その表面において縦横に交差する複数のストリートによって区画される各領域にデバイスが形成されており、ストリートに沿って被加工物を分割することにより個々のデバイスチップに分割している。 A workpiece such as a semiconductor wafer is formed in each region defined by a plurality of streets that intersect vertically and horizontally on the surface, and each workpiece is divided into individual device chips by dividing the workpiece along the streets. It is divided.
被加工物を分割する方法としては、ウェーハの表面にレジストドライフィルムを貼着し、ストリート上にあるレジストフィルムを切削して切削溝を形成した後にプラズマエッチングを行うことにより、ウェーハを個々のチップに分割する方法が提案されている(例えば、下記の特許文献1を参照)。また、レジストドライフィルムの貼着に代えて、ウェーハの表面にレジスト膜を被膜する方法も提案されている(例えば、下記の特許文献2を参照)。
As a method of dividing the work piece, a resist dry film is attached to the surface of the wafer, and the resist film on the street is cut to form a cutting groove, and then plasma etching is performed, whereby the wafer is divided into individual chips. Has been proposed (for example, see
しかしながら、上記特許文献に記載されているように切削ブレード等で保護膜を切削して機械的に分割予定ライン上の保護膜層を除去すると、切断面において保護膜層とウェーハとの界面を起点に保護膜の一部が剥離してしまうことがある。そして、保護膜が剥離した状態でウェーハにエッチングを施すと、デバイスを損傷させてしまうおそれがある。さらに、切削時にウェーハにチッピングが発生するため、エッチングによって形成されたチップの抗折強度が低化してしまうという問題がある。 However, when the protective film is mechanically removed by cutting the protective film with a cutting blade or the like as described in the above-mentioned patent document, the interface between the protective film layer and the wafer is started at the cut surface. In addition, a part of the protective film may be peeled off. If the wafer is etched with the protective film peeled off, the device may be damaged. Further, since chipping occurs in the wafer during cutting, there is a problem that the bending strength of the chip formed by etching is lowered.
本発明は、上記の事情にかんがみてなされたものであり、デバイスを損傷させたりチッピングを発生させたりすることなくウェーハを分割可能とすることに発明の解決すべき課題を有している。 The present invention has been made in view of the above circumstances, and has a problem to be solved by making it possible to divide a wafer without damaging a device or causing chipping.
本発明は、交差する分割予定ラインで区画された表面の各領域にそれぞれデバイスが形成されたウェーハの加工方法であって、ウェーハの表面を保護膜で覆う保護膜被覆ステップと、該保護膜被覆工程を実施した後、該分割予定ラインに沿って切削ブレードで該保護膜を切削して切削溝を形成するとともに該保護膜に切残し部を形成する切削ステップと、
該切削ステップを実施した後、該切残し部とウェーハとを該分割予定ラインに沿ってエッチングしてウェーハを該分割予定ラインに沿って分割するエッチングステップと、を備える。
The present invention relates to a wafer processing method in which devices are formed in each region of a surface partitioned by intersecting division lines, a protective film coating step for covering the surface of the wafer with a protective film, and the protective film coating After performing the step, a cutting step of cutting the protective film with a cutting blade along the planned dividing line to form a cutting groove and forming an uncut portion in the protective film;
An etching step of etching the uncut portion and the wafer along the planned dividing line and dividing the wafer along the planned dividing line after performing the cutting step.
上記エッチングステップは、上記切残し部をエッチングする切残し部エッチングステップと、該切残し部エッチングステップに次いでウェーハをエッチングするウェーハエッチングステップとを含み、該切残し部エッチングステップと該ウェーハエッチングステップとでは互いに異なるエッチャントまたはエッチングガスを用いることが望ましい。 The etching step includes an uncut portion etching step for etching the uncut portion, and a wafer etching step for etching the wafer subsequent to the uncut portion etching step, the uncut portion etching step and the wafer etching step, Then, it is desirable to use different etchants or etching gases.
本発明のウェーハの加工方法では、切削ステップを実施して切削ブレードによってウェーハの表面に被膜された保護膜に切削溝を形成するとともに切残し部を形成することにより、機械的に保護膜を厚み方向に完全に分断せず、その後、エッチングによって切残し部及びウェーハを分割するため、保護膜がウェーハの表面から剥離したりウェーハにチッピングが生じたりすることがない。したがって、デバイスが損傷したりデバイスにチッピングが発生したりするおそれがなく、チッピングに起因する抗折強度の低下を防止することができる。 In the wafer processing method of the present invention, the protective film is mechanically thickened by performing a cutting step to form a cutting groove in the protective film coated on the surface of the wafer by a cutting blade and to form an uncut portion. The wafer is not completely divided in the direction, and then the uncut portion and the wafer are divided by etching, so that the protective film is not peeled off from the surface of the wafer or chipping occurs. Therefore, there is no possibility that the device is damaged or the chipping occurs in the device, and it is possible to prevent the bending strength from being lowered due to the chipping.
また、切削ステップを実施した後に、切残し部のみを除去する切残し部エッチングステップと、切残し部が除去された部分の分割予定ラインに沿ってウェーハをエッチングするウェーハエッチングステップとを順次実施し、切残し部エッチングステップとウェーハエッチングステップとで互いに異なるエッチャントまたはエッチングガスを用いることにより、切残し部とウェーハとの材質に応じて最適な加工を行うことができる。 In addition, after the cutting step, the uncut portion etching step for removing only the uncut portion and the wafer etching step for etching the wafer along the planned division line of the portion from which the uncut portion is removed are sequentially performed. By using different etchants or etching gases in the uncut portion etching step and the wafer etching step, optimum processing can be performed according to the material of the uncut portion and the wafer.
以下では、添付の図面を参照しながら、図1に示す被加工物であるウェーハWを複数のチップに分割する加工方法について説明する。 Below, the processing method which divides | segments the wafer W which is a workpiece shown in FIG. 1 into a some chip | tip is demonstrated, referring attached drawing.
(1)保護膜被膜ステップ
まず、ウェーハWの表面Waに保護膜を被膜する。ウェーハWは、例えばシリコン基板の上にデバイスDが形成されて構成され、ウェーハWの表面Waには、縦横に交差する分割予定ラインSによって区画された領域にそれぞれデバイスDが形成されている。一方、表面Waの反対側にある面には、デバイスDが形成されていない。
(1) Protective film coating step First, a protective film is coated on the surface Wa of the wafer W. The wafer W is configured by, for example, forming a device D on a silicon substrate. On the surface Wa of the wafer W, the device D is formed in each of the regions partitioned by the division lines S that intersect in the vertical and horizontal directions. On the other hand, the device D is not formed on the surface opposite to the surface Wa.
図1に示すように、中央部が開口した環状のフレームFの下部にテープTを貼着し、中央部から露出したテープTにウェーハWの裏面Wb側を貼着する。これにより、ウェーハWはテープTを介してフレームFと一体となった状態となる。 As shown in FIG. 1, the tape T is stuck to the lower part of the annular frame F whose center is open, and the back surface Wb side of the wafer W is stuck to the tape T exposed from the center. As a result, the wafer W is integrated with the frame F via the tape T.
次に、図2に示すスピンコート手段1を用いてフレームFと一体となったウェーハWの表面Waに保護膜を被膜する。スピンコート手段1は、ウェーハWを保持し回転可能な保持テーブル2を有している。保持テーブル2の外周側には、フレームFが載置されるフレーム載置部3と、フレーム載置部3に配設された軸部4と、軸部4を中心に回転してフレーム載置部3に載置されるフレームFを固定するクランプ部5とを備えている。クランプ部5の下部には錘が搭載されている。保持テーブル2の下方には、鉛直方向の軸心を有する回転軸6が接続され、回転軸6にはモータ7が接続されている。回転軸6の上方の周囲には、保護膜の材料液が回転軸6及びモータ7に付着するのを防止するカバー部8が配設されている。保持テーブル2の周囲には、保護膜の材料液の飛散を防止する環状のケース9が配設されている。ケース9の底部からは、保護膜の材料液の供給手段となるノズル10が立設され、その先端は、保持テーブル2の下方に向いている。ノズル10の下端はモータ10aに連結されており、モータ10aは、ノズル10の先端を、保持テーブル2の上方と保持テーブル2の上方から退避した位置との間で移動させることができる。
Next, a protective film is coated on the surface Wa of the wafer W integrated with the frame F using the spin coat means 1 shown in FIG. The spin coat means 1 has a holding table 2 that holds and rotates the wafer W. On the outer peripheral side of the holding table 2, a
このように構成されるスピンコート手段1にフレームFと一体となったウェーハWを搬送する。具体的には、ウェーハWの裏面Wbに貼着されたテープTの中央部を保持テーブル2の上面に載置するとともにフレーム4に貼着されたテープTの周縁部をフレーム載置部3に載置する。その後、図示しない吸引源が作動することにより保持テーブル2の上面においてウェーハWを吸引保持する。
The wafer W integrated with the frame F is transferred to the spin coat means 1 configured as described above. Specifically, the central portion of the tape T attached to the back surface Wb of the wafer W is placed on the upper surface of the holding table 2 and the peripheral portion of the tape T attached to the frame 4 is placed on the
次いで、ノズル10が旋回してその先端が保持テーブル2に保持されたウェーハWの上方に移動する。モータ7が回転軸6を回転させ保持テーブル2を例えば矢印A方向に高速回転させると、クランプ部5に搭載された錘が遠心力により外周側に振られるため、クランプ部5が軸部4を中心に回転してフレームFの上部を押さえ、ウェーハWが固定される。そして、保持テーブル2を回転させつつ、ノズル10からウェーハWの表面Waに向けて、保護膜の材料液となる液体11を適下する。液体11としては、例えばレジスト膜を形成するレジスト液を使用する。
Next, the
滴下された液体11は、保持テーブル2の回転によって発生する遠心力によって、ウェーハWの表面Waの中心側から外周側に向けて流れていき、ウェーハWの表面Waの全面に液体11がいきわたり、図3に示すように、ウェーハWの表面Waの全面を覆うようにして保護膜11aを被膜することができる。
The dropped
図示した保護膜被膜ステップでは、スピンコート手段1を用いてウェーハWの表面Waに保護膜11aを被膜したが、ウェーハWの表面Waに保護膜を被膜する方法はこれに限定されるものではない。例えばレジストにより構成されるドライフィルムをウェーハWの表面Waに貼着してもよい。このドライフィルムは密着性を有しているため、ウェーハWの表面Waに貼着することが容易である。
In the illustrated protective film coating step, the
(2)切削ステップ
保護膜被膜ステップを実施した後、図3に示すように、切削手段20によってウェーハWの表面Waに被膜された保護膜11aに切残しを残して切削を行う。切削手段20は、ウェーハWの表面Waに対して平行な方向の軸心を有するスピンドル21と、スピンドル21の先端において着脱可能に装着された切削ブレード22とを少なくとも備えている。
(2) Cutting Step After performing the protective film coating step, as shown in FIG. 3, the cutting means 20 performs cutting while leaving an uncut portion on the
表面Waに保護膜11aが被覆されたウェーハWを切削手段20の下方に移動させるとともに、スピンドル21を回転させることにより切削ブレード22を例えば矢印B方向に回転させながら、切削手段20をウェーハWの表面Waに接近する方向に下降させる。
The wafer W whose surface Wa is coated with the
次いで、図1で示したウェーハWの表面Waにおいて縦横に交差する分割予定ラインSに沿ってウェーハWの表面Waに被覆された保護膜11aに切削ブレード22を切り込ませて切削し、保護膜11aに切削溝12を形成する。ここで、図3及び図4に示す切削溝12は、断面四角形状に形成されているが、必ずしもこの形状に形成されるわけではなく、切削ブレード22の先端形状の状態に応じて切削溝の形状が形成される。
Then, the
図4に示すように、切削溝12を形成するときは、図2で示した切削ブレード22の刃先がウェーハWの表面Waに至らないように切削手段20の下降動作を制御して所定の厚みの切残し部13を形成する。切残し部13の厚みHは、特に限定されるものではなく、例えば5μmに形成されている。このようにして図1で示した全ての分割予定ラインSに沿って上記同様の切削を繰り返し行い、分割予定ラインS上にある保護膜11aに切削溝12とともに切残し部13を形成する。
As shown in FIG. 4, when the
(3)切残し部エッチングステップ
切削ステップを実施した後、ウェーハWの表面Waに被膜された保護膜11aの切残し部13を除去する切残し部エッチングステップを行う。保護膜11aがレジスト膜の場合には、例えば下記のエッチング条件Aによって、保護膜11aを酸素プラズマによってエッチングを行う。切残し部エッチングステップは、特開2004−247454号公報で開示されるプラズマエッチング装置を用いて実施してもよいし、異なるエッチング装置を用いて実施してもよい。
(3) Uncut portion etching step After performing the cutting step, an uncut portion etching step for removing the
[エッチング条件A]
エッチングガス:O2
処理圧力:10〜150[Pa]
ガス供給量:1000[cc/分]
印加する高周波電力:1000[W]
ステージ温度:20[℃]
[Etching condition A]
Etching gas: O 2
Processing pressure: 10 to 150 [Pa]
Gas supply amount: 1000 [cc / min]
Applied high frequency power: 1000 [W]
Stage temperature: 20 [° C]
具体的には、図5に示すように、ウェーハWの上方に配置されエッチングガスを下方に噴射するガス供給部30は、O2からなるエッチングガスを処理圧力(10〜150Pa)で保護膜11aに形成された切削溝12に向けて噴射する。O2からなるエッチングガスには、保護膜11aの材質や切削溝12の形状に応じてN2やCF4、CHF3等のフッ素系ガスを添加してもよい。これにより、より効果的に保護膜11aにエッチングを行うことができる。
Specifically, as shown in FIG. 5, the
切削溝12の内部にエッチングガスが流入すると、図4で示した切残し部13が除去され、図5に示すようにウェーハWの表面Waが露出した状態となる。このように、切残し部エッチングステップでは、保護膜11aに形成された切残し部13だけを除去できればよいため、保護膜11aの材質に応じてエッチングガスは適宜選定し、保護膜11aのみを選択的にエッチングすることが好ましい。
When the etching gas flows into the cutting
(4)ウェーハエッチングステップ
切残し部エッチングステップを実施した後、図6に示すように、ウェーハW自体をエッチングするウェーハエッチングステップを行う。ウェーハエッチングステップは、特開2004−247454号公報で開示されるプラズマエッチング装置を用いて実施することができる。ここで、ウェーハWが、例えばシリコン基板で形成されている場合には、下記のエッチング条件B及びエッチング条件Cに基づいてエッチングを実施することが好適である。
(4) Wafer Etching Step After performing the uncut portion etching step, a wafer etching step for etching the wafer W itself is performed as shown in FIG. The wafer etching step can be performed using a plasma etching apparatus disclosed in Japanese Patent Application Laid-Open No. 2004-247454. Here, when the wafer W is formed of, for example, a silicon substrate, it is preferable to perform etching based on the following etching conditions B and C.
[エッチング条件B]
エッチングガス:SF6
処理圧力:10[Pa]
ガス供給量:1500[cc/分]
プラズマ発生部に印加する高周波電力:3000[W]
基板側に印加する高周波電力:300[W]
[Etching condition B]
Etching gas: SF 6
Processing pressure: 10 [Pa]
Gas supply amount: 1500 [cc / min]
High frequency power applied to the plasma generator: 3000 [W]
High frequency power applied to the substrate side: 300 [W]
[エッチング条件C]
エッチングガス:C4F8
処理圧力:10[Pa]
ガス供給量:1000[cc/分]
プラズマ発生部に印加する高周波電力:3000[W]
基板側に印加する高周波電力:0[W]
[Etching condition C]
Etching gas: C 4 F 8
Processing pressure: 10 [Pa]
Gas supply amount: 1000 [cc / min]
High frequency power applied to the plasma generator: 3000 [W]
High frequency power applied to the substrate side: 0 [W]
具体的には、図6に示すように、ウェーハWの上方に配置されエッチングガスを下方に噴射するガス供給部31は、エッチング条件Bに基づいて、図5で示した切削溝12に向けてSF6からなるエッチングガスを処理圧力(10Pa)で例えば0.6秒間噴射する。次いで、ガス供給部31は、エッチング条件Bからエッチング条件Cに変えて切削溝12に向けてC4F8からなるエッチングガスを処理圧力(10Pa)で例えば0.4秒間噴射する。このようにエッチング条件Bに基づく0.6秒のエッチングとエッチング条件Cに基づく0.4秒のエッチングとを交互に繰り返し行い、ウェーハWの分割予定ラインSに沿って4分間エッチングする。その結果、図6に示すように、ウェーハWには図1で示した分割予定ラインSに沿って分割溝14が形成される。エッチング条件Bとエッチング条件Cとを交互に繰り返し行うことで、条件Aの下ではシリコンが高速にエッチングされ、条件Bの下ではエッチングされた部分の側壁に保護膜が形成されるため、シリコンを高速にエッチングすることができる。シリコン基板の厚みが100μmである場合は、これを4分間続けることにより、分割溝14を形成することができる。
Specifically, as shown in FIG. 6, the
ウェーハエッチングステップの条件Bで用いられるエッチングガスとしては、SF6のほか、NF3やXeF2を用いてもよく、ウェーハWの材質に応じて使用するエッチングガスを適宜選定することが望ましい。このようにして上記切残し部エッチングステップと上記ウェーハエッチングステップとでは、互いに異なるエッチングガスを用いて図4に示した保護膜11aの切残し部13と、ウェーハWとを順次エッチングしてウェーハWを分割することで、切残し部13を構成する保護膜11aとウェーハとの材質に応じて最適な加工を行うことができる。
As an etching gas used in the condition B of the wafer etching step, NF 3 or XeF 2 may be used in addition to SF 6 , and it is desirable to appropriately select an etching gas to be used according to the material of the wafer W. In this way, in the uncut portion etching step and the wafer etching step, the
切残し部エッチングステップ及びウェーハエッチングステップは、ウェットエッチングによっても行うことができる。この場合も、切残し部エッチングステップとウェーハエッチングステップとで互いに異なるエッチャントを用いることで、切残し部13を構成する保護膜11aとウェーハとの材質に応じて最適な加工を行うことができる。
The uncut portion etching step and the wafer etching step can also be performed by wet etching. Also in this case, by using different etchants in the uncut portion etching step and the wafer etching step, optimum processing can be performed according to the material of the
(5)保護膜除去ステップ
ウェーハエッチングステップを実施した後、図1で示した分割予定ラインS以外のウェーハWの表面Waには、保護膜11aが被膜された状態のままであるため、ウェーハWの表面Waの全面から保護膜11aを除去する。保護膜11aを除去する方法としては、特に限定されるものではなく、例えば保護膜11aがレジスト膜である場合は、専用のフォトレジスト膜リムーバーを使用することができる。また、上記切残し部エッチングステップと同様に酸素プラズマによって保護膜11aを除去することもできる。こうしてウェーハWの表面Waから保護膜11aを除去することにより、図7に示すように、ウェーハWの表面Waの全面が露出した状態となるとともに、ウェーハWをデバイスD付きの個々のチップに分割できる。
(5) Protective film removal step After performing the wafer etching step, since the surface Wa of the wafer W other than the division line S shown in FIG. 1 is still covered with the
以上のとおり、本発明のウェーハの加工方法では、切削ステップを実施して切削ブレード22によってウェーハWの表面Waに被膜された保護膜11aに切削溝12を形成するとともに切残し部13を形成した後に、エッチングにより切残し部13及びウェーハをエッチングするため、機械的に保護膜11aを厚み方向に完全に分断することはない。これにより、保護膜11aの一部がウェーハWの表面Waから剥離することはなく、デバイスDを損傷させたりデバイスDにチッピングを発生させたりすることなくウェーハWを個々のチップに分割することが可能となる。
As described above, in the wafer processing method of the present invention, the cutting step is performed to form the cutting
1:スピンコート手段 2:保持テーブル 3:フレーム載置部
4:軸部 5:クランプ部 6:回転軸 7:モータ 8:カバー部 9:ケース
10:ノズル 11:液体 11a:保護膜 12:切削溝 13:切残し部
14:分割溝
20:切削手段 21:スピンドル 22:切削ブレード
30,31:ガス供給部
1: Spin coating means 2: Holding table 3: Frame placing part 4: Shaft part 5: Clamping part 6: Rotating shaft 7: Motor 8: Cover part 9: Case 10: Nozzle 11: Liquid 11a: Protective film 12: Cutting Groove 13: Uncut portion 14: Divided groove 20: Cutting means 21: Spindle 22: Cutting
Claims (2)
ウェーハの表面を保護膜で覆う保護膜被覆ステップと、
該保護膜被覆工程を実施した後、該分割予定ラインに沿って切削ブレードで該保護膜を切削して切削溝を形成するとともに該保護膜に切残し部を形成する切削ステップと、
該切削ステップを実施した後、該切残し部とウェーハとを該分割予定ラインに沿ってエッチングしてウェーハを該分割予定ラインに沿って分割するエッチングステップと、を備えたウェーハの加工方法。 A wafer processing method in which a device is formed in each region of a surface defined by intersecting division lines,
A protective film covering step of covering the surface of the wafer with a protective film;
After performing the protective film coating step, a cutting step of cutting the protective film with a cutting blade along the planned division line to form a cutting groove and forming an uncut portion in the protective film;
An etching step of etching the uncut portion and the wafer along the planned division line and dividing the wafer along the planned division line after performing the cutting step.
該切残し部エッチングステップに次いでウェーハをエッチングするウェーハエッチングステップとを含み、
該切残し部エッチングステップと該ウェーハエッチングステップとでは互いに異なるエッチャントまたはエッチングガスを用いる、請求項1に記載のウェーハの加工方法。 The etching step includes an uncut portion etching step for etching the uncut portion, and
And a wafer etching step for etching the wafer subsequent to the uncut portion etching step,
The wafer processing method according to claim 1, wherein different etchants or etching gases are used in the uncut portion etching step and the wafer etching step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014009131A JP2015138858A (en) | 2014-01-22 | 2014-01-22 | Wafer processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014009131A JP2015138858A (en) | 2014-01-22 | 2014-01-22 | Wafer processing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015138858A true JP2015138858A (en) | 2015-07-30 |
Family
ID=53769667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014009131A Pending JP2015138858A (en) | 2014-01-22 | 2014-01-22 | Wafer processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015138858A (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003071591A1 (en) * | 2002-02-25 | 2003-08-28 | Disco Corporation | Method for dividing semiconductor wafer |
JP2004098245A (en) * | 2002-09-11 | 2004-04-02 | Tokyo Electron Ltd | Substrate treatment method |
-
2014
- 2014-01-22 JP JP2014009131A patent/JP2015138858A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003071591A1 (en) * | 2002-02-25 | 2003-08-28 | Disco Corporation | Method for dividing semiconductor wafer |
JP2004098245A (en) * | 2002-09-11 | 2004-04-02 | Tokyo Electron Ltd | Substrate treatment method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6302644B2 (en) | Wafer processing method | |
JP6295094B2 (en) | Wafer processing method | |
JP2016039186A (en) | Processing method for wafer | |
JP6506606B2 (en) | Wafer division method | |
JP6223801B2 (en) | Optical device wafer processing method | |
JP6144107B2 (en) | Wafer cutting method | |
JP2015095508A (en) | Method for processing wafer | |
JP6377449B2 (en) | Wafer division method | |
TWI759491B (en) | Wafer Processing Method | |
JP6188587B2 (en) | Wafer dividing method | |
JP6509614B2 (en) | Wafer division method | |
JP6314047B2 (en) | Wafer processing method | |
JP2019009198A (en) | Wafer processing method | |
JP2015138858A (en) | Wafer processing method | |
JP6594153B2 (en) | Wafer processing method | |
JP2015216234A (en) | Etching method | |
TWI660415B (en) | processing method | |
TW201810402A (en) | Etching method, etching apparatus and method for dividing a semiconductor wafer | |
JP2018006587A (en) | Wafer processing method | |
JP2016025267A (en) | Processing method of wafer | |
JPH0467650A (en) | Manufacture of semiconductor device | |
JP6823528B2 (en) | Wafer processing method | |
JP2016004830A (en) | Method of manufacturing semiconductor chip | |
JP2016051779A (en) | Bonding method of wafer and peeling method of bonded workpiece | |
JP6260416B2 (en) | Processing method of plate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20150430 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170720 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180215 |