JP6509614B2 - Wafer division method - Google Patents
Wafer division method Download PDFInfo
- Publication number
- JP6509614B2 JP6509614B2 JP2015079128A JP2015079128A JP6509614B2 JP 6509614 B2 JP6509614 B2 JP 6509614B2 JP 2015079128 A JP2015079128 A JP 2015079128A JP 2015079128 A JP2015079128 A JP 2015079128A JP 6509614 B2 JP6509614 B2 JP 6509614B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- dividing
- groove
- tape
- resist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 40
- 238000001020 plasma etching Methods 0.000 claims description 26
- 230000001681 protective effect Effects 0.000 claims description 25
- 238000005520 cutting process Methods 0.000 claims description 16
- 230000001154 acute effect Effects 0.000 claims description 3
- 238000012986 modification Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000005452 bending Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000002313 adhesive film Substances 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Description
本発明は、ウエーハとウエーハに貼着されたDAFテープとの両方を分割予定ラインに沿って分割することができるウエーハの分割方法に関する。 The present invention relates to a method of dividing a wafer in which both a wafer and a DAF tape stuck to the wafer can be divided along a planned dividing line.
半導体デバイス製造工程では、略円板形状であるウエーハの表面に配列されたストリートと呼ばれる分割予定ラインで区画された複数の領域に、ICやLSI等のデバイスの形成が行われている。そして、ウエーハをストリートに沿って切断することで、デバイスが形成された領域毎にウエーハを分割加工し、個々のデバイスチップの製造が行われている。 In the semiconductor device manufacturing process, formation of devices such as IC and LSI is performed in a plurality of areas divided by dividing planned lines called streets arranged on the surface of a wafer having a substantially disk shape. Then, by cutting the wafer along the streets, the wafer is divided for each area where devices are formed, and individual device chips are manufactured.
このようなウエーハ等を分割予定ラインに沿って分割する分割方法としては、ダイシング加工やレーザ加工が行われている。ダイシング加工では、高速回転する切削ブレードによって切り込むため、切削ブレードの破砕力に起因してチップに欠けが発生し易く、分割されたチップの抗折強度が低くなるという問題がある。また、レーザ加工では、分割予定ラインに沿う範囲が高温となって損傷が生じてしまい、これによっても、分割されたチップの抗折強度が低くなるという問題がある。 As a dividing method of dividing such a wafer or the like along a planned dividing line, dicing processing or laser processing is performed. In dicing processing, since cutting is performed by a high-speed rotating cutting blade, chips are likely to be chipped due to the crushing force of the cutting blade, and there is a problem that the bending strength of the divided chips is lowered. Further, in laser processing, the range along the planned dividing line becomes high temperature to cause damage, which also causes a problem that the bending strength of the divided chip becomes low.
ここで、特許文献1には、プラズマエッチングを利用してウエーハを個々のチップに分割する加工方法が開示されている。この加工方法では、分割予定ラインに沿う位置において、ウエーハの表面から裏面にかけてプラズマエッチングして分割するので、上述したダイシング加工やレーザ加工の問題が発生しなくなり、抗折強度の低下を抑制することができる。
Here,
このように分割された個々のチップは、その裏面に積層用の接着フィルムとしてDAF(Die Attach Film)テープが貼着される(特許文献2参照)。特許文献2では、個々のチップに分割されたウエーハの裏面にDAFテープを貼着した後、DAFテープをレーザーアブレーションで分割予定ラインに沿って切断している。
In the individual chips thus divided, a DAF (Die Attach Film) tape is stuck on the back surface as an adhesive film for lamination (see Patent Document 2). In
しかしながら、レーザーアブレーションでDAFテープを切断すると、熱の影響によってDAFテープが膨張し、DAFテープの分割予定ラインが直線にならなくなる。このため、ウエーハの分割位置となるチップの外縁に沿ってDAFテープを切断することが困難になる、という問題がある。 However, when the DAF tape is cut by laser ablation, the effect of heat causes the DAF tape to expand and the dividing line of the DAF tape does not become straight. Therefore, there is a problem that it becomes difficult to cut the DAF tape along the outer edge of the chip which is the dividing position of the wafer.
本発明はこのような点に鑑みてなされたものであり、抗折強度を向上させつつ、ウエーハに貼着されたDAFテープを容易に分割することができるウエーハの分割方法を提供することを目的とする。 The present invention has been made in view of these points, and it is an object of the present invention to provide a wafer dividing method capable of easily dividing a DAF tape attached to a wafer while improving the bending strength. I assume.
本発明のウエーハの分割方法は、表面に配線層を備え複数の分割予定ラインで区画してデバイスを形成するウエーハの裏面を研削して所定の厚みに薄化し、裏面にDAFテープを貼着し、分割予定ラインに沿ってDAFテープと共に分割するウエーハの分割方法であって、所定の厚みに薄化されたウエーハの裏面にDAFテープを貼着するDAFテープ貼着工程と、DAFテープ貼着工程で貼着されたDAFテープの表面に保護テープを貼着する保護テープ貼着工程と、ウエーハ表面にレジスト膜を形成するレジスト膜形成工程と、チャックテーブルが保護テープを介してウエーハを保持する保持工程と、保持工程でチャックテーブルに保持されたウエーハの表面側から分割予定ラインに沿って先端が鋭角に尖った切削ブレードを切込ませ、ウエーハ表面にV溝を形成するV溝形成工程と、V溝形成工程の後、ウエーハの表面側からプラズマエッチングしてV溝を裏面に向かって進行させ、V溝の先端が裏面に達するまでウエーハをプラズマエッチングするプラズマエッチング工程と、ウエーハ表面のレジスト膜を除去するレジスト膜除去工程と、プラズマエッチング工程の後、V溝の先端を起点にDAFテープを分割させる分割工程と、からなることを特徴とする。 In the wafer dividing method of the present invention, a wiring layer is provided on the front surface, and division is made by a plurality of dividing lines to form a device, the back surface of the wafer is ground and thinned to a predetermined thickness, A process of dividing a wafer to be divided together with a DAF tape along a planned dividing line, wherein a DAF tape affixing step of affixing the DAF tape to a back surface of the wafer thinned to a predetermined thickness; Step of attaching a protective tape to the surface of the DAF tape attached in the second step, a step of forming a resist film on the surface of the wafer , a step of forming a resist film, and holding the chuck table holds the wafer through the protective tape. process and the tip along the surface of the wafer held on the chuck table the dividing lines are not cut the cutting blade pointed at an acute angle in the holding step, A V-groove forming step of forming a V-groove Eha surface, after of the V-groove forming step, plasma etched from the surface side of the wafer is allowed to proceed toward a V groove on the back, the wafer to the tip of the V-groove reaches the back surface The plasma etching step of plasma etching, the resist film removing step of removing the resist film on the wafer surface, and the dividing step of dividing the DAF tape starting from the tip of the V groove after the plasma etching step I assume.
この構成によれば、切削ブレードの切込みによってウエーハ表面にV溝を形成し、プラズマエッチングしてV溝を裏面に向かって進行させるので、ウエーハを分割して形成されるチップの側面が綺麗になり、抗折強度を向上させることができる。また、プラズマエッチングでV溝の先端がウエーハ裏面に達するまで進行し、V溝の先端がDAFテープの分割の起点になるので、DAFテープの分割を一定の位置で容易に行うことができる。 According to this configuration, the V-shaped groove is formed on the wafer surface by cutting the cutting blade, and plasma etching is performed to advance the V-shaped groove toward the back surface, so that the side of the chip formed by dividing the wafer is cleaned. And can improve the bending strength. In addition, the tip of the V groove progresses to reach the back surface of the wafer by plasma etching, and the tip of the V groove becomes the starting point of the division of the DAF tape, so the division of the DAF tape can be easily performed at a predetermined position.
本発明によれば、抗折強度を向上させつつ、ウエーハに貼着されたDAFテープを容易に分割することができる。 According to the present invention, it is possible to easily divide the DAF tape attached to the wafer while improving the bending strength.
以下、添付図面を参照して、本実施の形態に係るウエーハの分割方法ついて説明する。先ず、図1を参照して、ウエーハについて説明する。図1は、ウエーハの一例を示す斜視図である。 Hereinafter, a method of dividing a wafer according to the present embodiment will be described with reference to the attached drawings. First, the wafer will be described with reference to FIG. FIG. 1 is a perspective view showing an example of a wafer.
図1に示すように、ウエーハ1は、略円板状に形成されている。ウエーハ1の表面(上面)1aは、複数の交差する分割予定ライン2によって複数の領域に区画され、この区画された各領域にそれぞれデバイス3が形成されている。デバイス3は、不図示の配線層をウエーハ1の表面1aに備えている。なお、ウエーハ1は、本実施の形態では、シリコン、ガリウム砒素等の半導体基板にIC、LSI等のデバイスが形成された半導体ウエーハとされる。
As shown in FIG. 1, the
続いて、図2から図9を参照して、本実施の形態に係るウエーハの分割方法の流れについて説明する。本実施の形態に係るウエーハの分割方法は、DAFテープ貼着工程、保護テープ貼着工程、レジスト膜形成工程、保持工程、V溝形成工程、プラズマエッチング工程、レジスト膜除去工程、及び、分割工程を含む。図2から図9は、ウエーハの分割方法における各工程の説明図である。なお、これらの工程は、あくまでも一例に過ぎず、この構成に限定されるものではない。 Subsequently, the flow of the wafer dividing method according to the present embodiment will be described with reference to FIGS. 2 to 9. The wafer dividing method according to the present embodiment includes a DAF tape attaching step, a protective tape attaching step, a resist film forming step, a holding step, a V groove forming step, a plasma etching step, a resist film removing step, and a dividing step. including. 2 to 9 are explanatory views of steps in the wafer dividing method. In addition, these processes are only an example to the last, and are not limited to this structure.
まず、図2に示すDAFテープ貼着工程が実施される。このDAFテープ貼着工程を行う前に、ウエーハ1の裏面1bは、回転する研削砥石との接触によって所定の仕上げ厚みまで研削されて薄化される。DAFテープ貼着工程では、ウエーハ1の図2中下面となる裏面1bに対し、ダイボンディング用の接着フィルムとしてDAFテープ5が貼着される。DAFテープ5の貼着は、テープマウンタの貼着ローラを転動させてDAFテープ5をウエーハ1に押さえ付けてもよいし、オペレータによる手作業で実施されてもよい。
First, the DAF tape sticking process shown in FIG. 2 is performed. Before the DAF tape attaching step, the
DAFテープ貼着工程が実施された後、図3に示すように、保護テープ貼着工程が実施される。保護テープ貼着工程では、フレーム7の内側にウエーハ1がDAFテープ5の表面5aを上向きとした状態で配置される。その後、DAFテープ5の表面5a側とフレーム7の上面とが保護テープ8によって一体に貼着され、DAFテープ5及び保護テープ8を介してフレーム7にウエーハ1が装着される。保護テープ8は、伸延性を有する樹脂製フィルムが用いられる。
After the DAF tape attaching process is performed, as shown in FIG. 3, a protective tape attaching process is performed. In the protective tape bonding step, the
保護テープ貼着工程が実施された後、図4に示すように、レジスト膜形成工程が実施される。レジスト膜形成工程は、後述するV溝形成工程の前に実施される。レジスト膜形成工程では、ウエーハ1の表面1aの全領域をレジスト膜9によって被覆する。例えば、ウエーハ1を保持するスピンナテーブル(不図示)を高速回転しながら、ウエーハ1の表面1aにレジスト膜剤を図示しないノズル等から塗布する。これにより、いわゆるスピンコート法によってウエーハ1の表面1aにレジスト膜9が薄膜形成される。
After the protective tape attaching step is performed, as shown in FIG. 4, a resist film forming step is performed. The resist film forming step is performed before the V groove forming step described later. In the resist film forming step, the entire region of the
レジスト膜形成工程が実施された後、図5に示すように、保持工程が実施される。保持工程では、不図示の搬送手段を介して、チャックテーブル11上に保護テープ8を介してウエーハ1が保持される。チャックテーブル11には、吸引源(不図示)に接続される保持面11aが形成され、保持面11aに生じる負圧によって保護テープ8を介してウエーハ1が吸引保持される。
After the resist film formation step is performed, as shown in FIG. 5, the holding step is performed. In the holding step, the
保持工程が実施された後、図6に示すように、V溝形成工程が実施される。V溝形成工程では、チャックテーブル11上に保持されたウエーハ1の表面1a側となるレジスト膜9に、ダイシング装置の切削ブレード13を切り込ませる。これにより、レジスト膜9を貫通するように切削してウエーハ1の表面1aにV溝15が分割予定ライン2に沿って格子状に形成される。切削ブレード13の先端は、鋭角に尖ったV字状に形成される。従って、V溝15の先端側(底側)も、その幅がウエーハ1の表面1aから裏面1bに向かう方向に先細り(テーパ)形状になり、鋭角に形成される。V溝15の深さは、先細り形状となる部分の略全てがウエーハ1の表面1aより裏面1b側となるように設定され、V溝15の内部底側において、ウエーハ1がレジスト膜9で被覆されずに露出している。
After the holding process is performed, as shown in FIG. 6, the V-groove forming process is performed. In the V-groove forming step, the
V溝形成工程が実施された後、図7Aに示すように、プラズマエッチング工程が実施される。プラズマエッチング工程では、先ず、不図示のプラズマエッチング装置のチャンバー内に、フレーム7に装着されたウエーハ1を搬入する。そして、チャンバー内にエッチングガスを噴出させると共に、高周波電圧を印加してエッチングガスをプラズマ化させる。そうすると、プラズマのエッチング効果によりウエーハ1の表面1aのうち、レジスト膜9が被覆されていない部分、すなわち、分割予定ライン2のV溝15内だけがプラズマエッチングされる。これにより、ウエーハ1の表面1a側からプラズマエッチングされてV溝15が裏面1bに向かって進行される。そして、V溝15の先端がウエーハ1の裏面1bに達するまでプラズマエッチングされると、分割予定ライン2においてウエーハ1にV溝15が貫通して縦横に分離され、デバイス3を備えた個々のチップ17に分割される。プラズマエッチングでは異方性エッチングが可能であり、V溝15の先端側を除き、各チップ17の側面をほぼ垂直に形成することができる。
After the V groove formation process is performed, as shown in FIG. 7A, a plasma etching process is performed. In the plasma etching step, first, the
図7AのA部拡大図となる図7B及び図7Cに示すように、V溝15は、先端側が尖った形状としてウエーハ1の裏面1bに達するので、各チップ17の側面下部には外方に突出する突部19が形成される。このように、ウエーハ1はV溝15の形を維持してプラズマエッチングされるが、DAFテープ5は、プラズマエッチングされない。突部19は、上面がテーパ面とされて先細りとなるV溝15の先端側を形成し、下面がDAFテープ5に接着されている。V溝15を形成する2つの突部19の先端が若干離れる場合(図7B参照)と、2つの突部19の先端が連なり厚みが極めて薄く形成される場合(図7C参照)とが有る。このような場合であっても分割工程では先にチップ17が分割され突部19の先端がDAFテープ5の分割起点となる。
As shown in FIGS. 7B and 7C, which are enlarged views of part A of FIG. 7A, the
プラズマエッチング工程が実施された後、図8に示すように、レジスト膜除去工程が実施される。レジスト膜除去工程は、プラズマエッチング工程と後述する分割工程との間に実施される。レジスト膜除去工程では、ウェットエッチングを行い、薬液によってウエーハ1の表面1a上のレジスト膜9を除去する。なお、レジスト膜除去工程では、上述した不図示のプラズマエッチング装置やアッシング装置を用いてもよい。この場合、チャンバー内にO2ガス等を噴出させると共に、高周波電圧を印加してO2ガスをプラズマ化させることで、レジスト膜9が酸化、灰化して除去される。
After the plasma etching process is performed, as shown in FIG. 8, a resist film removing process is performed. The resist film removing step is performed between the plasma etching step and the dividing step described later. In the resist film removing step, wet etching is performed, and the resist
レジスト膜除去工程が実施された後、図9に示すように、分割工程が実施される。分割工程では、テープ拡張装置(不図示)の環状テーブル21上にフレーム7が載置され、クランプ部22によって環状テーブル21にフレーム7が保持される。また、拡張ドラム23の外径はフレーム7の内径より小さくなっており、拡張ドラム23の内径はウエーハ1の外径より大きくなっている。このため、拡張ドラム23の上端部がウエーハ1とフレーム7との間で保護テープ8に当接される。
After the resist film removing step is performed, as shown in FIG. 9, the dividing step is performed. In the dividing step, the frame 7 is placed on the annular table 21 of the tape expansion device (not shown), and the frame 7 is held on the annular table 21 by the
この状態から、環状テーブル21と共にフレーム7が下降することで、拡張ドラム23が環状テーブル21に対して相対的に上昇され、保護テープ8が放射方向に拡張される。この保護テープ8の拡張によって、DAFテープ5に張力が作用すると、DAFテープ5が分割予定ライン2に沿って破断分割される。このとき、隣り合うチップ17の間にV溝15が形成されるので、V溝15を形成する2つの突部19(図7B参照)の先端間でDAFテープ5への張力が集中的に作用する。従って、DAFテープ5の破断分割は、V溝15の先端を起点にして行われようになる。DAFテープ5が分割されると、個々のチップ17の間隔が広げられる。この状態において、複数のチップ17それぞれに分割予定ライン2の位置で破断された小片状のDAFテープ5が貼着した状態となる。
From this state, the
上記のように保護テープ8上で間隔をあけて配設されたチップ17は、ピックアップコレット(不図示)で吸着して保護テープ8から剥離される。そして、DAFテープ5が貼着されたチップ17は、DAFテープ5側をダイボンディングフレーム(不図示)に加圧接着することによりボンディングされる。
As described above, the
以上のように、本実施の形態に係る分割方法によれば、プラズマエッチングによるV溝15の進行によってチップ17の側面を綺麗に形成でき、各チップ17の抗折強度を高めることができる。しかも、切削ブレード13で切り込んで形成したV溝15をプラズマエッチングしてウエーハ1の分割の起点としたので、ウエーハ1及びDAFテープ5の両方の分割位置を精度良く直線的にすることができる。
As described above, according to the dividing method according to the present embodiment, the side surface of the
ここで、例えば、チップ17間の溝の幅が一様となって裏面1bに達する構成では、保護テープ8の拡張時に、その溝の幅の範囲でDAFテープ5が伸展してしまい、DAFテープ5の分割位置がチップ17の外縁に対して一定にならなくなる。これに対し、本実施の形態では、V溝15の先端がウエーハ1の裏面1bに達し、突部19の下面がDAFテープ5に接着されるので、保護テープ8を拡張したときに、V溝15の先端からDAFテープ5が破断分割されるようになる。これにより、DAFテープ5の分割の起点を、V溝15の先端として一定の位置に極めて細い線状に設定でき、DAFテープ5を容易に精度良く分割することができる。
Here, for example, in a configuration in which the width of the groove between the
なお、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、添付図面に図示されている大きさや形状、方向などについては、これに限定されず、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。 The present invention is not limited to the above embodiment, and can be implemented with various modifications. In the above embodiment, the size, shape, direction, and the like shown in the attached drawings are not limited to the above, and can be appropriately changed within the range in which the effects of the present invention are exhibited. In addition, without departing from the scope of the object of the present invention, it is possible to appropriately change and implement.
例えば、図10に示すように、表面1aに酸化膜1cが被覆されたウエーハ1を分割する場合、上記実施の形態のレジスト膜形成工程及びレジスト膜除去工程を省略した分割方法とすることができる。図10は、変形例に係るウエーハの保護テープ貼着工程後を示す図である。また、図11は、変形例に係るV溝形成工程の一例を示す図であり、図12は、変形例に係るプラズマエッチング工程の一例を示す図である。
For example, as shown in FIG. 10, when dividing the
本変形例において、酸化膜1cは、SiO2膜等からなり、ウエーハ1の表面1aにおいて酸化膜1cが被覆された領域ではプラズマエッチングされないようすることができる。従って、変形例では、図11に示すように、切削ブレード13で酸化膜1cを切り込み、上記実施の形態と同様に分割予定ライン2に沿ってウエーハ1の表面1aにV溝15を形成する。そして、図12に示すように、上記実施の形態と同様にプラズマエッチングすることで、V溝15の先端がウエーハ1の裏面1bに達することとなる。これにより、V溝15の形成後、上記実施の形態と同じ要領で分割工程を行うことができ、DAFテープ5を容易に分割することができる。また、酸化膜1cの他にSi3N4膜等からなる窒化膜であっても、同様に窒化膜に切削ブレード13を切込ませウエーハ1の表面1aにV溝15を形成してV溝形成工程を実施させても良い。
In the present modification, the oxide film 1c is made of a SiO 2 film or the like, and the
また、上記の実施の形態においては、上記各工程は別々の装置で実施されてもよいし、同一の装置で実施されてもよい。 Further, in the above embodiment, each of the above steps may be performed by separate devices or may be performed by the same device.
以上説明したように、本発明は、分割予定ラインに沿ってDAFテープと共にウエーハを分割する分割方法に有用である。 As described above, the present invention is useful for a dividing method of dividing a wafer with a DAF tape along a planned dividing line.
1 ウエーハ
1a 表面
1b 裏面
2 分割予定ライン
3 デバイス
5 DAFテープ
8 保護テープ
9 レジスト膜
11 チャックテーブル
13 切削ブレード
15 V溝
17 チップ
Claims (1)
所定の厚みに薄化されたウエーハの裏面にDAFテープを貼着するDAFテープ貼着工程と、
該DAFテープ貼着工程で貼着された該DAFテープの表面に保護テープを貼着する保護テープ貼着工程と、
ウエーハ表面にレジスト膜を形成するレジスト膜形成工程と、
チャックテーブルが該保護テープを介してウエーハを保持する保持工程と、
該保持工程で該チャックテーブルに保持されたウエーハの表面側から該分割予定ラインに沿って先端が鋭角に尖った切削ブレードを切込ませ、ウエーハ表面にV溝を形成するV溝形成工程と、
該V溝形成工程の後、ウエーハの表面側からプラズマエッチングして該V溝を裏面に向かって進行させ、該V溝の先端が該裏面に達するまでウエーハをプラズマエッチングするプラズマエッチング工程と、
ウエーハ表面の該レジスト膜を除去するレジスト膜除去工程と、
該プラズマエッチング工程の後、該V溝の先端を起点に該DAFテープを分割させる分割工程と、
からなるウエーハの分割方法。 The back side of the wafer which has a wiring layer on the surface and is divided by a plurality of dividing lines to form a device is ground and thinned to a predetermined thickness, a DAF tape is attached to the back surface, and along the dividing lines A wafer dividing method for dividing with the DAF tape, comprising:
DAF tape sticking step of sticking a DAF tape on the back surface of a wafer thinned to a predetermined thickness;
A protective tape sticking step of sticking a protective tape on the surface of the DAF tape stuck in the DAF tape sticking step;
A resist film forming step of forming a resist film on the wafer surface;
A holding step in which the chuck table holds the wafer via the protective tape;
A V-groove forming step of forming a V-shaped groove on the wafer surface by cutting a cutting blade whose acute end is sharpened along the planned dividing line from the surface side of the wafer held by the chuck table in the holding step;
After the V-groove forming step, plasma etching is performed from the front surface side of the wafer to advance the V-groove toward the back surface, and plasma etching the wafer until the front end of the V-groove reaches the back surface;
A resist film removing step of removing the resist film on the wafer surface;
A dividing step of dividing the DAF tape starting from the tip of the V groove after the plasma etching step;
Method of dividing wafer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015079128A JP6509614B2 (en) | 2015-04-08 | 2015-04-08 | Wafer division method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015079128A JP6509614B2 (en) | 2015-04-08 | 2015-04-08 | Wafer division method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016201412A JP2016201412A (en) | 2016-12-01 |
JP6509614B2 true JP6509614B2 (en) | 2019-05-08 |
Family
ID=57424549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015079128A Active JP6509614B2 (en) | 2015-04-08 | 2015-04-08 | Wafer division method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6509614B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019079884A (en) * | 2017-10-23 | 2019-05-23 | 株式会社ディスコ | Wafer processing method |
JP2020092235A (en) * | 2018-12-07 | 2020-06-11 | 株式会社ディスコ | Device chip manufacturing method |
JP7217623B2 (en) * | 2018-12-07 | 2023-02-03 | 株式会社ディスコ | Device chip manufacturing method |
CN112259473B (en) * | 2020-10-16 | 2023-02-03 | 深圳佰维存储科技股份有限公司 | Method and device for generating small substrate with attached DAF, storage medium and electronic device |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3229229B2 (en) * | 1996-12-24 | 2001-11-19 | 東芝電子エンジニアリング株式会社 | Semiconductor chip and manufacturing method thereof |
JP4387007B2 (en) * | 1999-10-26 | 2009-12-16 | 株式会社ディスコ | Method for dividing semiconductor wafer |
JP4280760B2 (en) * | 2006-07-31 | 2009-06-17 | キヤノン株式会社 | Imaging device |
JP4840174B2 (en) * | 2007-02-08 | 2011-12-21 | パナソニック株式会社 | Manufacturing method of semiconductor chip |
JP5122893B2 (en) * | 2007-09-14 | 2013-01-16 | 株式会社ディスコ | Device manufacturing method |
JP2009141024A (en) * | 2007-12-04 | 2009-06-25 | Furukawa Electric Co Ltd:The | Adhesive tape |
JP5473879B2 (en) * | 2010-12-06 | 2014-04-16 | パナソニック株式会社 | Semiconductor wafer dicing line processing method and semiconductor chip manufacturing method |
JP2014007351A (en) * | 2012-06-27 | 2014-01-16 | Renesas Electronics Corp | Semiconductor device manufacturing method |
US8845854B2 (en) * | 2012-07-13 | 2014-09-30 | Applied Materials, Inc. | Laser, plasma etch, and backside grind process for wafer dicing |
US20140057414A1 (en) * | 2012-08-27 | 2014-02-27 | Aparna Iyer | Mask residue removal for substrate dicing by laser and plasma etch |
-
2015
- 2015-04-08 JP JP2015079128A patent/JP6509614B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016201412A (en) | 2016-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8198705B2 (en) | Ultra-thin die and method of fabricating same | |
JP5151104B2 (en) | Manufacturing method of electronic parts | |
JP6509614B2 (en) | Wafer division method | |
US8486806B2 (en) | Method for machining wafers by cutting partway through a peripheral surplus region to form break starting points | |
JP2006344816A (en) | Method of manufacturing semiconductor chip | |
JP6223801B2 (en) | Optical device wafer processing method | |
JP6506606B2 (en) | Wafer division method | |
JP2015133435A (en) | Wafer processing method | |
US8450188B1 (en) | Method of removing back metal from an etched semiconductor scribe street | |
JP6008022B2 (en) | Manufacturing method of semiconductor piece | |
TWI759491B (en) | Wafer Processing Method | |
JP5534594B2 (en) | Sheet sticking method and wafer processing method | |
JP6314047B2 (en) | Wafer processing method | |
JP6298699B2 (en) | Wafer processing method | |
JP5879698B2 (en) | Semiconductor substrate expansion apparatus and expansion processing method | |
JP6209097B2 (en) | Wafer processing method | |
JP2009212290A (en) | Manufacturing method of device | |
JP2007251098A (en) | Manufacturing method of semiconductor chip | |
JP2009283802A (en) | Method of manufacturing semiconductor device | |
JP5930840B2 (en) | Processing method of plate | |
JP2016025267A (en) | Processing method of wafer | |
EP2015356A1 (en) | Method for singulation of wafers | |
TWI783395B (en) | Wafer thinning method | |
JP2020092191A (en) | Method for manufacturing device chip | |
JP6552250B2 (en) | Wafer processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190403 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6509614 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |