JP3229229B2 - Semiconductor chip and manufacturing method thereof - Google Patents
Semiconductor chip and manufacturing method thereofInfo
- Publication number
- JP3229229B2 JP3229229B2 JP34335096A JP34335096A JP3229229B2 JP 3229229 B2 JP3229229 B2 JP 3229229B2 JP 34335096 A JP34335096 A JP 34335096A JP 34335096 A JP34335096 A JP 34335096A JP 3229229 B2 JP3229229 B2 JP 3229229B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- groove
- separation groove
- chip
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体チップとそ
の製造方法に関し、特に基板をチップごとに分離する方
法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip and a method for manufacturing the same, and more particularly, to a method for separating a substrate into chips.
【０００２】[0002]
【従来の技術】発光層としてガリウム砒素（ＧａＡ
ｓ）、もしくはインジウム燐（ＩｎＰ）系の半導体層を
用いる発光ダイオードを作製工程においても、通常の半
導体装置の作製工程と同様に、基板上への半導体素子形
成が終了後、ダイサーもしくはスクライバを用いて基板
をチップごとに分離する。2. Description of the Related Art Gallium arsenide (GaAs) is used as a light emitting layer.
s) or a light-emitting diode using an indium phosphide (InP) -based semiconductor layer, similarly to a normal semiconductor device manufacturing process, using a dicer or a scriber after completion of semiconductor element formation on a substrate. To separate the substrate into chips.
【０００３】ダイサーを用いるチップ分離方法において
は、外周縁にダイヤモンド砥石を有する円盤状のダイサ
ーの刃先をほぼ垂直な角度で基板面にあて、高速回転さ
せることにより基板を、個々のチップに切断分離する。
もしくは、刃先幅よりやや広めの切り込み溝を基板面に
形成した後、基板面にローラー等で外力を加えて、この
切り込み溝で基板を個々のチップに切断分離する。In a chip separation method using a dicer, a cutting edge of a disk-shaped dicer having a diamond grindstone on an outer peripheral edge is applied to a substrate surface at a substantially vertical angle, and the substrate is cut and separated into individual chips by rotating at high speed. I do.
Alternatively, after forming a notch groove slightly wider than the blade edge width on the substrate surface, an external force is applied to the substrate surface with a roller or the like, and the substrate is cut and separated into individual chips by the notch groove.
【０００４】スクライバを用いるチップ分離方法におい
ては、先端にダイヤモンドを有する針状の刃を基板上で
往復直線運動させ、スクライブラインと呼ばれる極めて
細い溝を基板面に形成し、その後、基板面に外力を加え
て、スクライブラインで個々のチップに破断分離する。In a chip separation method using a scriber, a needle-like blade having a diamond at its tip is reciprocated linearly on a substrate to form an extremely thin groove called a scribe line on the substrate surface. To separate each chip at the scribe line.
【０００５】尚、予めチップ分離工程の前に、基板の裏
面をメカニカルに研磨したり、エッチングして基板の厚
みを薄くし、チップ分離を行いやすくする場合も多い。In many cases, before the chip separation step, the back surface of the substrate is mechanically polished or etched to reduce the thickness of the substrate to facilitate chip separation.
【０００６】発光層としてガリウム砒素（ＧａＡｓ）、
もしくはインジウム燐（ＩｎＰ）系の半導体層を用いる
発光ダイオードでは、一般に発光層と同じ結晶材料が基
板として用いられる。これらの結晶はへき開性を有する
ため、基板を切断分離する際、このへき開性を利用する
ことにより、より容易にチップ分離することが可能であ
る。Gallium arsenide (GaAs) as a light emitting layer,
Alternatively, in a light-emitting diode using a semiconductor layer of indium phosphide (InP), the same crystalline material as the light-emitting layer is generally used as a substrate. Since these crystals have cleavage, it is possible to separate chips more easily by utilizing the cleavage when cutting and separating the substrate.
【０００７】[0007]
【発明が解決しようとする課題】発光層として窒化ガリ
ウム（ＧａＮ）系半導体層を用いる発光ダイオードで
は、プロセス上の要請等により基板としてサファイア
（Ａｌ2Ｏ3単結晶）が用いられる。In a light-emitting diode using a gallium nitride (GaN) -based semiconductor layer as a light-emitting layer, sapphire (Al 2 O 3 single crystal) is used as a substrate due to process requirements and the like.
【０００８】このように基板とその上に形成する半導体
層とが同一材料でない場合は、へき開面にずれが生じや
すく、へき開性を利用して基板を切断分離することは困
難である。又、そもそもＧａＮ系半導体層およびサファ
イア基板は、六方晶系の結晶構造であり、へき開性を有
さない為、所望の方向に基板を割ることも困難である。When the substrate and the semiconductor layer formed thereon are not made of the same material as described above, the cleavage surface is likely to be displaced, and it is difficult to cut and separate the substrate using the cleavage. Moreover, since the GaN-based semiconductor layer and the sapphire substrate have a hexagonal crystal structure and have no cleavage, it is difficult to divide the substrate in a desired direction.
【０００９】さらに、ＧａＮ系半導体層とサファイア基
板は、共にモース硬度が９の硬い材料であるため、従来
のダイサーを用いる方法で基板を切断することも容易で
はない。Further, since the GaN-based semiconductor layer and the sapphire substrate are both hard materials having a Mohs hardness of 9, it is not easy to cut the substrate by using a conventional dicer.
【００１０】本発明の目的は、へき開性を有さない基板
においても容易に基板をチップごとに分離できる新規な
チップ分離工程を有する半導体チップの製造方法とその
製造方法で作製する半導体チップを提供することであ
る。An object of the present invention is to provide a method of manufacturing a semiconductor chip having a novel chip separation step capable of easily separating a substrate into chips even on a substrate having no cleavage, and a semiconductor chip manufactured by the manufacturing method. It is to be.
【００１１】[0011]
【課題を解決するための手段】本発明の半導体チップの
製造方法の第１の特徴は、基板表面に単数もしくは複数
の半導体層を形成する工程と、前記基板をチップごとに
分離するチップ分離工程とを有する半導体チップの製造
方法において、前記チップ分離工程が、前記半導体層を
含む基板表面、もしくは基板裏面のいずれか一方の面の
各チップの境界線上に、尖鋭な溝先を有する第１分離溝
を形成する工程と、前記第１分離溝を、凝固により体積
が増加する特性を有する液状の第１緩衝材で埋める工程
と、基板表面もしくは基板裏面のうち前記第１分離溝が
形成された一方の基板面上に剛性の板状体を固定し、前
記基板を前記第１緩衝材の凝固点以下の温度に冷却する
工程とを有することである。A first feature of the method of manufacturing a semiconductor chip according to the present invention is that a step of forming one or more semiconductor layers on the surface of a substrate and a step of separating the substrate into chips are described. In the method of manufacturing a semiconductor chip having the following, the chip separation step includes the step of forming a first separation having a sharp groove tip on a boundary line of each chip on the surface of the substrate including the semiconductor layer or the back surface of the substrate. Forming a groove, filling the first separation groove with a liquid first buffer material having a property of increasing the volume by solidification, and forming the first separation groove on the front surface or the back surface of the substrate. Fixing a rigid plate-shaped body on one substrate surface, and cooling the substrate to a temperature equal to or lower than the freezing point of the first buffer material.
【００１２】上記第１の特徴によれば、第１分離溝を埋
める第１緩衝材の体積が、凝固により増加する際、第１
分離溝内に外向きの力が発生する。第１分離溝の開口部
上側は、剛性の板状体によって固定されているため、上
記外向きの力は、溝の内壁、特に尖鋭な形状を有する溝
先に集中する。この結果、溝先に沿った面で基板が破断
分離される。[0012] According to the first feature, when the volume of the first cushioning material filling the first separation groove increases due to solidification, the first cushioning material may be used.
An outward force is generated in the separation groove. Since the upper side of the opening of the first separation groove is fixed by a rigid plate-like body, the outward force is concentrated on the inner wall of the groove, particularly on the point of the groove having a sharp shape. As a result, the substrate is broken and separated on the surface along the groove tip.
【００１３】本発明の半導体チップの製造方法の第２の
特徴は、基板表面に単数もしくは複数の半導体層を形成
する工程と前記基板をチップごとに分離するチップ分離
工程とを有する半導体チップの製造方法において、前記
チップ分離工程が、前記半導体層を含む基板表面、もし
くは基板裏面のいずれか一方の面の各チップの境界線上
に、尖鋭な溝先を有する第１分離溝を形成する工程と、
前記第１分離溝を、加熱により膨張する特性を有する液
状の第１緩衝材で埋める工程と、基板表面もしくは基板
裏面のうち前記第１分離溝が形成された一方の基板面上
に剛性の板状体を固定し、前記第１緩衝材の膨張によ
り、前記第１分離溝に沿って基板が破断する温度まで基
板を加熱する工程とを有することである。A second feature of the method for manufacturing a semiconductor chip according to the present invention is that a semiconductor chip has a step of forming one or more semiconductor layers on a substrate surface and a chip separation step of separating the substrate into chips. In the method, the chip separating step includes forming a first separation groove having a sharp groove tip on a boundary surface of each chip on the surface of the substrate including the semiconductor layer, or any one surface of the substrate back surface,
A step of filling the first separation groove with a liquid first buffer material having a property of expanding by heating, and a step of forming a rigid plate on one of the front surface or the back surface of the substrate where the first separation groove is formed. Fixing the shaped body and heating the substrate to a temperature at which the substrate breaks along the first separation groove due to expansion of the first buffer material.
【００１４】上記第２の特徴によれば、第１分離溝を埋
める第１緩衝材が、加熱により膨張する際、第１分離溝
内に外向きの力が発生する。第１分離溝の開口部上側
は、剛性の板状体によって固定されているため、上記外
向きの力が、溝の内壁、特に尖鋭な形状を有する溝先に
集中する。この結果、加熱による第１緩衝材の膨張が一
定を越えると溝先に沿った面で基板が破断分離される。According to the second feature, when the first cushioning material filling the first separation groove expands by heating, an outward force is generated in the first separation groove. Since the upper side of the opening of the first separation groove is fixed by a rigid plate-like body, the outward force is concentrated on the inner wall of the groove, particularly on the point of the groove having a sharp shape. As a result, when the expansion of the first cushioning material due to heating exceeds a certain level, the substrate is broken and separated at the surface along the groove tip.
【００１５】本発明の半導体チップの製造方法の第３の
特徴は、基板表面に単数もしくは複数の半導体層を形成
する工程と前記基板をチップごとに分離するチップ分離
工程とを有する半導体チップの製造方法において、前記
チップ分離工程が、基板裏面の各チップの境界線上に、
尖鋭な溝先を有する第１分離溝を形成する工程と、前記
半導体層を含む基板表面の各チップの境界線上に、第２
分離溝を形成する工程と、前記第１分離溝を、凝固によ
り体積が増加する特性を有する液状の第１緩衝材で埋め
る工程と、前記第２分離溝を、前記第１緩衝材より高い
凝固点温度を有する液状の第２緩衝材で埋める工程と、
前記基板裏面上に、剛性の板状体を固定した状態で、前
記基板を前記第１緩衝材の凝固点以下の温度に冷却する
工程とを有することである。A third feature of the method of manufacturing a semiconductor chip according to the present invention is that a semiconductor chip has a step of forming one or a plurality of semiconductor layers on a substrate surface and a step of separating the substrate into chips. In the method, the chip separating step includes a step of:
Forming a first separation groove having a sharp groove tip; and forming a second separation groove on the boundary line of each chip on the surface of the substrate including the semiconductor layer.
Forming a separation groove; filling the first separation groove with a liquid first buffer material having a property of increasing the volume by solidification; and setting the second separation groove to a higher freezing point than the first buffer material. Filling with a liquid second buffer material having a temperature;
A step of cooling the substrate to a temperature equal to or lower than the freezing point of the first buffer in a state in which a rigid plate is fixed on the back surface of the substrate.
【００１６】上記第３の特徴によれば、上記第１の特徴
と同様な作用に加え、基板表面の半導体層に第２分離溝
が形成されているため、チップ境界線上における実質的
な基板の厚みを薄くし、第１分離溝の溝先に沿って形成
される切断面を、より確実に各チップの境界線上に形成
できる。又、半導体層に予め第２分離溝を形成すること
で、半導体層に、確実に良好なチップ端面を形成できる
とともに、第２分離溝を埋める第２緩衝材は、基板が破
断する際、半導体層の端面を保護する。According to the third feature, in addition to the same operation as the first feature, the second separation groove is formed in the semiconductor layer on the substrate surface, so that the substantial part of the substrate on the chip boundary line is formed. By reducing the thickness, the cut surface formed along the groove tip of the first separation groove can be more reliably formed on the boundary of each chip. In addition, by forming the second separation groove in the semiconductor layer in advance, a good chip end surface can be surely formed in the semiconductor layer, and the second buffer material filling the second separation groove is used when the substrate is broken. Protect the end faces of the layers.
【００１７】本発明の半導体チップの製造方法の第４の
特徴は、基板表面に単数もしくは複数の半導体層を形成
する工程と前記基板をチップごとに分離するチップ分離
工程とを有する半導体チップの製造方法において、前記
チップ分離工程が、基板裏面の各チップの境界線上に、
尖鋭な溝先を有する第１分離溝を形成する工程と、前記
半導体層を含む基板表面の各チップの境界線上に、第２
分離溝を形成する工程と、前記第１分離溝を、加熱によ
り体積が膨張する特性を有する液状の第１緩衝材で埋め
る工程と、前記第２分離溝を、前記第１緩衝材より熱膨
張係数が小さい液状の第２緩衝材で埋める工程と、前記
基板裏面上に剛性の板状体を固定した状態で、前記第１
緩衝材の膨張により、前記第１分離溝に沿って基板が破
断する温度まで基板を加熱する工程とを有することであ
る。A fourth feature of the method for manufacturing a semiconductor chip according to the present invention is that a semiconductor chip has a step of forming one or more semiconductor layers on a substrate surface and a step of separating the substrate into chips. In the method, the chip separating step includes a step of:
Forming a first separation groove having a sharp groove tip; and forming a second separation groove on the boundary line of each chip on the surface of the substrate including the semiconductor layer.
Forming a separation groove; filling the first separation groove with a liquid first buffer material having a property of expanding in volume by heating; and thermally expanding the second separation groove from the first buffer material. A step of filling with a liquid second buffer material having a small coefficient and a step of fixing the first plate in a state where a rigid plate is fixed on the back surface of the substrate.
Heating the substrate to a temperature at which the substrate breaks along the first separation groove due to the expansion of the cushioning material.
【００１８】上記第４の特徴によれば、上記第２の特徴
と同様な作用に加え、基板表面の半導体層に第２分離溝
が形成されているため、第１分離溝の溝先に沿って形成
される切断面を、より確実に各チップの境界面に形成で
きる。又、半導体層に予め第２分離溝を形成すること
で、半導体層には、確実に良好なチップ端面が形成され
る。チップ分離工程において、第２分離溝を埋める第２
緩衝材は、基板が破断する際、半導体層の端面を保護す
る。又、第２緩衝材として、第１緩衝材より熱膨張係数
が小さいものを選択することにより、確実に第１分離溝
の溝先に応力を集中させることができる。According to the fourth feature, in addition to the same operation as the second feature, since the second separation groove is formed in the semiconductor layer on the substrate surface, the second separation groove is formed along the groove tip of the first separation groove. The formed cut surface can be more reliably formed at the boundary surface of each chip. Further, by forming the second separation groove in the semiconductor layer in advance, a good chip end surface is surely formed in the semiconductor layer. In the chip separation step, the second filling the second separation groove
The cushioning material protects the end surface of the semiconductor layer when the substrate breaks. Further, by selecting a material having a smaller thermal expansion coefficient than that of the first buffer material as the second buffer material, stress can be surely concentrated on the tip of the first separation groove.
【００１９】本発明の半導体チップの製造方法の第５の
特徴は、サファイア基板表面に少なくともｐ型の窒化ガ
リウム系半導体層とｎ型の窒化ガリウム系半導体層とを
含む複数の半導体層を形成する工程と、基板をチップご
とに分離するチップ分離工程とを有する半導体チップの
製造方法において、前記チップ分離工程が、前記半導体
層を含む基板表面、もしくは基板裏面のいずれか一方の
面に、尖鋭な溝先を有する第１分離溝を形成する工程
と、前記第１分離溝を、凝固により体積が増加する特性
を有する液状の第１緩衝材で埋める工程と、基板表面も
しくは基板裏面のうち前記第１分離溝が形成された一方
の基板面上に剛性の板状体を固定し、前記基板を前記第
１緩衝材の凝固点以下の温度に冷却する工程とを有する
ことである。A fifth feature of the method for manufacturing a semiconductor chip of the present invention is that a plurality of semiconductor layers including at least a p-type gallium nitride based semiconductor layer and an n-type gallium nitride based semiconductor layer are formed on a sapphire substrate surface. In a method for manufacturing a semiconductor chip having a step and a chip separation step of separating a substrate into chips, the chip separation step includes a step in which a surface of the substrate including the semiconductor layer, or one of surfaces of the substrate, has a sharp Forming a first separation groove having a groove tip, filling the first separation groove with a liquid first buffer material having a property of increasing the volume by solidification, and forming the first separation groove on the substrate front surface or the substrate back surface. (1) fixing a rigid plate-shaped body on one substrate surface on which the separation groove is formed, and cooling the substrate to a temperature equal to or lower than the freezing point of the first buffer material.
【００２０】上記第５の特徴によれば、基板としてサフ
ァイアを用い、基板上に窒化ガリウム系半導体層を形成
した場合において、上記第１の特徴と同様な作用によ
り、基板を第１分離溝の溝先に沿った面で破断分離でき
る。According to the fifth feature, when sapphire is used as the substrate and a gallium nitride based semiconductor layer is formed on the substrate, the substrate is connected to the first isolation groove by the same operation as the first feature. It can be broken and separated on the surface along the groove tip.
【００２１】本発明の半導体チップの製造方法の第６の
特徴は、サファイア基板表面に少なくともｐ型の窒化ガ
リウム系半導体層とｎ型の窒化ガリウム系半導体層とを
含む複数の半導体層を形成する工程と、基板をチップご
とに分離するチップ分離工程とを有する半導体チップの
製造方法において、前記チップ分離工程が、前記半導体
層を含む基板表面、もしくは基板裏面のいずれか一方の
面の各チップの境界線上に、尖鋭な溝先を有する第１分
離溝を形成する工程と、前記第１分離溝を、加熱により
膨張する特性を有する液状の第１緩衝材で埋める工程
と、基板表面もしくは基板裏面のうち前記第１分離溝が
形成された一方の基板面上に剛性の板状体を固定し、前
記第１緩衝材の膨張により、前記第１分離溝に沿って基
板が破断する温度まで基板を加熱する工程とを有するこ
とである。A sixth feature of the semiconductor chip manufacturing method of the present invention is that a plurality of semiconductor layers including at least a p-type gallium nitride based semiconductor layer and an n-type gallium nitride based semiconductor layer are formed on a sapphire substrate surface. In a method for manufacturing a semiconductor chip having a step and a chip separation step of separating a substrate for each chip, the chip separation step is performed on each of the chips on either the front surface of the substrate including the semiconductor layer or the back surface of the substrate. Forming a first separation groove having a sharp groove tip on the boundary line, filling the first separation groove with a liquid first buffer material having a property of expanding by heating, a substrate front surface or a substrate back surface A rigid plate is fixed on one of the substrate surfaces on which the first separation groove is formed, and a temperature at which the substrate breaks along the first separation groove due to expansion of the first cushioning material. It is to a step of heating the substrate.
【００２２】上記第６の特徴によれば、基板としてサフ
ァイアを用い、基板上に窒化ガリウム系半導体層を形成
した場合において、上記第２の特徴と同様な作用によ
り、基板を第１分離溝の溝先に沿った面で破断分離でき
る。According to the sixth feature, when sapphire is used as the substrate and a gallium nitride based semiconductor layer is formed on the substrate, the substrate is separated from the first isolation groove by the same operation as the second feature. It can be broken and separated on the surface along the groove tip.
【００２３】本発明の半導体チップの製造方法の第７の
特徴は、サファイア基板表面に少なくともｐ型の窒化ガ
リウム系半導体層とｎ型の窒化ガリウム系半導体層とを
含む複数の半導体層を形成する工程と、基板をチップご
とに分離するチップ分離工程とを有する半導体チップの
製造方法において、前記チップ分離工程が、基板裏面の
各チップの境界線上に、尖鋭な溝先を有する第１分離溝
を形成する工程と、前記半導体層を含む基板表面の各チ
ップの境界線上に、第２分離溝を形成する工程と、前記
第１分離溝を、凝固により体積が増加する特性を有する
液状の第１緩衝材で埋める工程と、前記第２分離溝を、
前記第１緩衝材より高い凝固点温度を有する液状の第２
緩衝材で埋める工程と、前記基板裏面上に、剛性の板状
体を固定した状態で、前記基板を前記第１緩衝材の凝固
点以下の温度に冷却する工程とを有することである。A seventh feature of the method for manufacturing a semiconductor chip of the present invention is that a plurality of semiconductor layers including at least a p-type gallium nitride-based semiconductor layer and an n-type gallium nitride-based semiconductor layer are formed on a sapphire substrate surface. In a method for manufacturing a semiconductor chip having a step and a chip separation step of separating a substrate into chips, the chip separation step includes forming a first separation groove having a sharp groove tip on a boundary line of each chip on the back surface of the substrate. Forming, forming a second separation groove on a boundary of each chip on the surface of the substrate including the semiconductor layer, and forming the first separation groove into a liquid first liquid having a property of increasing the volume by solidification. A step of filling with a cushioning material and the second separation groove,
A liquid second material having a higher freezing point temperature than the first buffer material;
The method includes a step of filling with a cushioning material, and a step of cooling the substrate to a temperature equal to or lower than the freezing point of the first cushioning material while a rigid plate is fixed on the back surface of the substrate.
【００２４】上記第７の特徴によれば、基板としてサフ
ァイアを用い、基板上に窒化ガリウム系半導体層を形成
した場合において、上記第３の特徴と同様な作用によ
り、基板を第１分離溝の溝先に沿った面で破断分離でき
る。According to the seventh feature, when sapphire is used as the substrate and a gallium nitride based semiconductor layer is formed on the substrate, the substrate is separated from the first separation groove by the same operation as the third feature. It can be broken and separated on the surface along the groove tip.
【００２５】本発明の半導体チップの製造方法の第８の
特徴は、サファイア基板表面に少なくともｐ型の窒化ガ
リウム系半導体層とｎ型の窒化ガリウム系半導体層とを
含む複数の半導体層を形成する工程と、基板をチップご
とに分離するチップ分離工程とを有する半導体チップの
製造方法において、前記チップ分離工程が、基板裏面の
各チップの境界線上に、尖鋭な溝先を有する第１分離溝
を形成する工程と、前記半導体層を含む基板表面の各チ
ップの境界線上に、第２分離溝を形成する工程と、前記
第１分離溝を、加熱により膨張する特性を有する液状の
第１緩衝材で埋める工程と、前記第２分離溝を、第１緩
衝材より熱膨張係数が小さい液状の第２緩衝材で埋める
工程と、前記基板裏面上に、剛性の板状体を固定した状
態で、前記第１緩衝材の膨張により、前記第１分離溝に
沿って基板が破断する温度まで基板を加熱する工程とを
有することである。An eighth feature of the semiconductor chip manufacturing method of the present invention is that a plurality of semiconductor layers including at least a p-type gallium nitride based semiconductor layer and an n-type gallium nitride based semiconductor layer are formed on a sapphire substrate surface. In a method for manufacturing a semiconductor chip having a step and a chip separation step of separating a substrate into chips, the chip separation step includes forming a first separation groove having a sharp groove tip on a boundary line of each chip on the back surface of the substrate. Forming, forming a second separation groove on the boundary line of each chip on the surface of the substrate including the semiconductor layer, and forming the first separation groove into a liquid first buffer material having a property of expanding by heating. Filling the second separation groove with a liquid second buffer material having a smaller coefficient of thermal expansion than the first buffer material, and fixing a rigid plate on the back surface of the substrate. The first relaxation The expansion of the wood is to a step of heating the substrate to a temperature at which the substrate along the first isolation trench is broken.
【００２６】上記第８の特徴によれば、基板としてサフ
ァイアを用い、基板上に窒化ガリウム系半導体層を形成
した場合において、上記第４の特徴と同様な作用によ
り、基板を第１分離溝の溝先に沿った面で破断分離でき
る。According to the eighth feature, when sapphire is used as the substrate and a gallium nitride-based semiconductor layer is formed on the substrate, the substrate is connected to the first separation groove by the same operation as the fourth feature. It can be broken and separated on the surface along the groove tip.
【００２７】本発明の半導体チップの製造方法の第９の
特徴は、一方の基板面上に前記剛性の板状体を固定する
際に、他方の基板面上に、弾性を有する板状体を固定す
ることである。A ninth feature of the method for manufacturing a semiconductor chip of the present invention is that, when the rigid plate is fixed on one substrate surface, an elastic plate is formed on the other substrate surface. It is to fix.
【００２８】上記第９の特徴によれば、他方の基板面上
に弾性を有する板状体を固定するため、より確実に再現
性のよい基板の破断分離が可能となる。According to the ninth feature, the elastic plate-shaped member is fixed on the other substrate surface, so that the substrate can be more reliably reproducibly broken and separated.
【００２９】本発明の半導体チップの製造方法の第１０
の特徴は、前記第１分離溝を形成する工程が、溝の深さ
ｄ１を溝の開口部直径ｗで割った値であるアスペクト比
（ｄ１／ｗ）が、１以上である溝を形成することであ
る。The tenth method for manufacturing a semiconductor chip of the present invention
The feature of the above is that the step of forming the first separation groove forms a groove having an aspect ratio (d1 / w), which is a value obtained by dividing a groove depth d1 by a groove opening diameter w, of 1 or more. That is.
【００３０】上記第１０の特徴によれば、第１分離溝の
溝先に効果的に応力を集中させ、より確実に基板を第１
分離溝の溝先に沿った面で破断分離することができる。According to the tenth feature, stress is effectively concentrated on the tip of the first separation groove, and the first substrate is more reliably attached to the first separation groove.
Breaking separation can be performed on the surface along the groove tip of the separation groove.
【００３１】本発明の半導体チップの製造方法の第１１
の特徴は、前記第１分離溝を形成する工程が、溝の深さ
ｄ１、前記半導体を含む基板の厚みをｄ２とした場合、
ｄ１がｄ２／１０以上の値である溝を形成することであ
る。Eleventh of the method for manufacturing a semiconductor chip of the present invention
Is characterized in that the step of forming the first separation groove is such that the depth of the groove is d1, and the thickness of the substrate including the semiconductor is d2.
d1 is to form a groove having a value of d2 / 10 or more.
【００３２】上記第１１の特徴によれば、第１分離溝に
おける実質的な基板の厚みを薄くし、その溝先に効果的
に応力を集中させ、より確実に基板を第１分離溝の溝先
に沿った面で破断分離することができる。According to the eleventh feature, the substantial thickness of the substrate in the first separation groove is reduced, stress is effectively concentrated on the tip of the groove, and the substrate is more reliably connected to the groove of the first separation groove. Breaking separation can be performed on the surface along the tip.
【００３３】本発明の半導体チップの製造方法の第１２
の特徴は、第２分離溝を形成する工程が、前記ｐ型の窒
化ガリウム系半導体層と前記ｎ型の窒化ガリウム系半導
体層との境界面より深い溝を形成することである。The twelfth method of manufacturing a semiconductor chip according to the present invention.
The feature of the present invention is that the step of forming the second isolation groove forms a groove deeper than a boundary surface between the p-type gallium nitride-based semiconductor layer and the n-type gallium nitride-based semiconductor layer.
【００３４】上記第１２の特徴によれば、第２分離溝の
内壁に、ｐｎ接合領域の端面が形成されるため、ｐｎ接
合領域に基板を切断分離する際のダメージの影響が及ば
ない。According to the twelfth feature, since the end face of the pn junction region is formed on the inner wall of the second separation groove, the influence of the damage when cutting and separating the substrate into the pn junction region is not affected.
【００３５】本発明の半導体チップの製造方法の第１３
の特徴は、第１分離溝を形成する工程が、基板表面もし
くは裏面に、機械的に尖鋭な溝先を有する仮溝を形成す
る工程と、前記仮溝の周囲をエッチングマスクで覆った
状態で、尖鋭な溝先の形状を維持したまま異方性エッチ
ングする工程とを有することである。The thirteenth method of manufacturing a semiconductor chip according to the present invention.
Is characterized in that the step of forming the first separation groove includes the step of forming a temporary groove having a mechanically sharp groove tip on the front surface or the back surface of the substrate, and the step of covering the periphery of the temporary groove with an etching mask. Anisotropic etching while maintaining the shape of the sharp groove tip.
【００３６】上記第１３の特徴によれば、アスペクト比
の高い第１分離溝を形成できる。According to the thirteenth feature, the first isolation groove having a high aspect ratio can be formed.
【００３７】本発明の半導体チップの製造方法の第１４
の特徴は、第１分離溝を形成する工程が、基板裏面に、
機械的には尖鋭な溝先を有する仮溝を形成する工程と、
尖鋭な溝先の形状を維持したまま、前記仮溝およびその
周囲を等しいエッチング速度で異方性エッチングする工
程とを有することである。Fourteenth Embodiment of the Method for Manufacturing a Semiconductor Chip of the Present Invention
Is characterized in that the step of forming the first separation groove is performed on the back surface of the substrate.
Mechanically forming a temporary groove having a sharp groove tip,
Anisotropically etching the temporary groove and its surroundings at an equal etching rate while maintaining the shape of the sharp groove tip.
【００３８】上記第１４の特徴によれば、基板裏面に第
１分離溝を形成する場合において、基板自体の厚みも薄
くなるので、基板の切断分離が容易となる。According to the fourteenth feature, when forming the first separation groove on the back surface of the substrate, the thickness of the substrate itself is reduced, so that the substrate can be easily cut and separated.
【００３９】本発明の半導体チップに係る第１５の特徴
は、サファイア基板と、前記サファイア基板上に形成し
た第１導電型を有する窒化ガリウム系半導体層と、前記
半導体層上に形成した第２導電型を有する窒化ガリウム
系半導体層とを有する半導体チップであって、基板のチ
ップ分離工程において、前記サファイア基板裏面の各チ
ップの境界線上に、尖鋭な溝先を有する第１分離溝を形
成し、前記半導体層を含むサファイア基板表面の各チッ
プの境界線上に、第２分離溝を形成し、前記第１分離溝
を、凝固により体積が増加する特性を有する液状の第１
緩衝材で埋め、前記第２分離溝を、第１緩衝材より高い
凝固点温度を有する液状の第２緩衝材で埋め、基板裏面
上に剛性の板状体を固定し、前記基板を前記第１緩衝材
の凝固点以下の温度に冷却することで、前記第１分離溝
の尖鋭な溝先と前記第２分離溝とを上下で結ぶ面で破断
分離することである。A fifteenth feature of the semiconductor chip of the present invention resides in that a sapphire substrate, a gallium nitride based semiconductor layer having a first conductivity type formed on the sapphire substrate, and a second conductive layer formed on the semiconductor layer. A semiconductor chip having a gallium nitride based semiconductor layer having a mold, wherein in a substrate chip separation step, a first separation groove having a sharp groove tip is formed on a boundary line of each chip on the back surface of the sapphire substrate; A second separation groove is formed on the boundary of each chip on the surface of the sapphire substrate including the semiconductor layer, and the first separation groove is formed of a liquid first material having a property of increasing the volume by solidification.
The second separation groove is filled with a buffer material, the second separation groove is filled with a liquid second buffer material having a higher freezing point temperature than the first buffer material, and a rigid plate is fixed on the back surface of the substrate. By cooling to a temperature lower than the freezing point of the buffer material, the sharp separation of the sharp end of the first separation groove and the second separation groove is broken and separated.
【００４０】上記第１５の特徴によれば、上記第７の特
徴を有する製造方法を用いた、基板としてサファイアを
用い、窒化ガリウム系半導体を発光層とする発光ダイオ
ードチップを提供できる。According to the fifteenth feature, it is possible to provide a light emitting diode chip using a manufacturing method having the seventh feature and using sapphire as a substrate and a gallium nitride based semiconductor as a light emitting layer.
【００４１】本発明の半導体チップに係る第１６の特徴
は、サファイア基板と、前記サファイア基板上に形成し
た第１導電型を有する窒化ガリウム系半導体層と、前記
半導体層上に形成した第２導電型を有する窒化ガリウム
系半導体層とを有する半導体チップであって、基板のチ
ップ分離工程において、前記サファイア基板裏面の各チ
ップの境界線上に、尖鋭な溝先を有する第１分離溝を形
成し、前記半導体層を含むサファイア基板表面の各チッ
プの境界線上に、第２分離溝を形成し、前記第１分離溝
を、加熱により体積が増加する特性を有する液状の第１
緩衝材で埋め、前記第２分離溝を、第１緩衝材より熱膨
張係数小さい液状の第２緩衝材で埋め、基板を加熱する
ことにより、前記第１分離溝の尖鋭な溝先と前記第２分
離溝とを上下で結ぶ面で破断分離することである。A sixteenth feature of the semiconductor chip of the present invention resides in that a sapphire substrate, a gallium nitride based semiconductor layer having a first conductivity type formed on the sapphire substrate, and a second conductive layer formed on the semiconductor layer. A semiconductor chip having a gallium nitride based semiconductor layer having a mold, wherein in a substrate chip separation step, a first separation groove having a sharp groove tip is formed on a boundary line of each chip on the back surface of the sapphire substrate; A second separation groove is formed on the boundary of each chip on the surface of the sapphire substrate including the semiconductor layer, and the first separation groove is formed of a liquid first material having a property of increasing the volume by heating.
The second separation groove is filled with a buffer material, the second separation groove is filled with a liquid second buffer material having a smaller coefficient of thermal expansion than the first buffer material, and the substrate is heated. (2) Breaking and separating at the surface connecting the upper and lower separation grooves.
【００４２】上記第１６の特徴によれば、上記第８の特
徴を有する製造方法を用いた、基板としてサファイアを
用い、窒化ガリウム系半導体を発光層とする発光ダイオ
ードチップを提供できる。According to the sixteenth feature, it is possible to provide a light emitting diode chip using sapphire as a substrate and a gallium nitride based semiconductor as a light emitting layer, using the manufacturing method having the eighth feature.
【００４３】[0043]
（第１の実施の形態）本発明の第１の実施の形態につい
て、図１（ａ）〜図１（ｄ）を用いて説明する。図１
（ａ）〜図１（ｄ）は、第１の実施の形態におけるＧａ
Ｎ系半導体層を発光層として用いた発光ダイオードの製
造工程、特にチップ分離工程を示したものである。(First Embodiment) A first embodiment of the present invention will be described with reference to FIGS. 1 (a) to 1 (d). FIG.
(A) to FIG. 1 (d) show Ga in the first embodiment.
3 illustrates a manufacturing process of a light emitting diode using an N-based semiconductor layer as a light emitting layer, particularly a chip separating process.
【００４４】図１（ａ）に示すように、厚さ約３００〜
３５０μｍのサファイア基板１１上に、ｎ型の導電型を
有するＡｌxＩｎyＧａ1ー(x+y)Ｎ（１≧ｘ≧０、１≧ｙ
≧０）（以下、ｎ−ＡｌＩｎＧａＮと記す。）膜２０と
ｐ型の導電型を有するＡｌxＩｎyＧａ1ー(x+y)Ｎ（１≧
ｘ≧０、１≧ｙ≧０）（以下、ｐ−ＡｌＩｎＧａＮと記
す。）膜１０からなる発光層を形成する。As shown in FIG. 1A, a thickness of about 300 to
Al x In y Ga 1-(x + y) N (1 ≧ x ≧ 0, 1 ≧ y) having n-type conductivity type on a 350 μm sapphire substrate 11.
≧ 0) (hereinafter referred to as n-AlInGaN.) Al x In y Ga 1 over (x + y has a film 20 and p-type conductivity) N (1 ≧
x ≧ 0, 1 ≧ y ≧ 0) (hereinafter referred to as p-AlInGaN) A light emitting layer made of the film 10 is formed.
【００４５】このｎ−ＡｌＩｎＧａＮ膜２０とｐ−Ａｌ
ＩｎＧａＮ膜１０は、ＭＯＣＶＤ（ｍｅｔａｌ ｏｒｇ
ａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓ
ｉｔｉｏｎ）法を用いて通常の条件で形成してよい。This n-AlInGaN film 20 and p-Al
The InGaN film 10 is formed by MOCVD (metal org).
anic chemical vapor depos
It may be formed under ordinary conditions by using the (ion) method.
【００４６】例えば、雰囲気圧力を常圧、基板温度を７
００℃〜１２００℃とし、キャリアガスとしては、水素
（Ｈ2）と窒素（Ｎ2）の混合ガスを用い、反応ガスとし
ては、トリメチルガリウム（Ｇａ（ＣＨ3）3）、トリメ
チルアルミニウム（Ａｌ（ＣＨ3）3）、トリメチルイン
ジウム（Ｉｎ（ＣＨ3）3）とアンモニア（ＮＨ3）等を
用いるとよい。For example, when the atmospheric pressure is normal pressure and the substrate temperature is 7
The temperature is set to 00 ° C. to 1200 ° C., a mixed gas of hydrogen (H 2 ) and nitrogen (N 2 ) is used as a carrier gas, and trimethylgallium (Ga (CH 3 ) 3 ) and trimethylaluminum (Al ( CH 3 ) 3 ), trimethylindium (In (CH 3 ) 3 ), ammonia (NH 3 ), or the like may be used.
【００４７】ｎ型ドーパントとしてはシリコン（Ｓｉ）
を、ｐ型ドーパントとしてはマグネシウム（Ｍｇ）等を
用いる。それぞれドーパントガスとしてはモノシラン
（ＳｉＨ4）と、ビスシクロペンタディエニールマグネ
シウム（Ｃｐ２Ｍｇ）等を用いることができる。Silicon (Si) is used as the n-type dopant.
And magnesium (Mg) or the like as a p-type dopant. As a dopant gas, monosilane (SiH 4 ), biscyclopentadienyl magnesium (Cp2Mg), or the like can be used.
【００４８】なお、特に図示していないが、この後、ｐ
−ＡｌＩｎＧａＮ膜１０の一部をエッチング除去し、下
層のｎ−ＡｌＩｎＧａＮ膜２０の一部表面を露出させ、
ｐ層、ｎ層の各表面に、金（Ａｕ）等を用いて電極を形
成する。Ａｕ電極の下地電極としてニッケル（Ｎｉ）や
チタン（Ｔｉ）膜を形成してもよい。Although not particularly shown, after this, p
A part of the AlInGaN film 10 is removed by etching to expose a part of the surface of the underlying n-AlInGaN film 20;
An electrode is formed on each surface of the p-layer and the n-layer using gold (Au) or the like. A nickel (Ni) or titanium (Ti) film may be formed as a base electrode of the Au electrode.
【００４９】次に、図１（ｂ）に示すように、発光層が
形成された基板表面側の個々のチップの境界線に相当す
る線上に第１分離溝４０を形成する。この第１分離溝４
０は、溝の底部に尖鋭な溝先を有するものとする。例え
ば同図に示すように、溝の断面形状を逆三角形とする。Next, as shown in FIG. 1B, a first separation groove 40 is formed on a line corresponding to a boundary line of each chip on the substrate surface side on which the light emitting layer is formed. This first separation groove 4
0 has a sharp groove tip at the bottom of the groove. For example, as shown in the figure, the cross-sectional shape of the groove is an inverted triangle.
【００５０】ここで、図２（ａ）、図２（ｂ）を用いて
第１分離溝４０の形成方法について説明する。まず、図
２（ａ）に示すように、レジスト膜２００を被覆した基
板表面に尖鋭な溝先を有する浅い溝２４０Ａを形成す
る。これは、スクライバやダイサーを用いて機械的に形
成すればよい。Here, a method of forming the first separation groove 40 will be described with reference to FIGS. 2A and 2B. First, as shown in FIG. 2A, a shallow groove 240A having a sharp groove tip is formed on the surface of the substrate covered with the resist film 200. This may be formed mechanically using a scriber or a dicer.
【００５１】次に、図２（ｂ）に示すように、溝２４０
Ａの周囲に残されたレジスト膜２００をエッチングマス
クとして、基板表面をＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏ
ｎＥｔｃｈｉｎｇ）法を用いて異方性エッチングを行
う。先に形成した尖鋭な溝先の形状を維持したまま、溝
２４０Ａの主に底面がエッチングされ、図１（ｂ）の第
１分離溝４０に相当する、深い溝２４０Ｂが形成でき
る。尚、この第１分離溝４０のサイズについては後述す
る。Next, as shown in FIG.
The substrate surface is subjected to RIE (Reactive Io) using the resist film 200 left around A as an etching mask.
Anisotropic etching is performed using the (nEtching) method. Maintaining the shape of the previously formed sharp groove tip, the bottom surface of the groove 240A is mainly etched, so that a deep groove 240B corresponding to the first separation groove 40 of FIG. 1B can be formed. The size of the first separation groove 40 will be described later.
【００５２】再び図１（ｂ）を参照し、後続するチップ
分離工程について説明する。第１分離溝４０が形成され
た基板表面上に液状の第１緩衝材５０を塗布し、もしく
は流しこみ、第１分離溝４０を第１緩衝材５０で埋め
る。この第１緩衝材５０は、例えば水のように、凝固す
ると体積が増加する材料を選択する。Referring again to FIG. 1B, a subsequent chip separation step will be described. A liquid first buffer 50 is applied or poured onto the surface of the substrate on which the first separation groove 40 is formed, and the first separation groove 40 is filled with the first buffer 50. As the first cushioning material 50, a material whose volume increases when solidified, such as water, is selected.
【００５３】図１（ｃ）に示すように、基板表面上にエ
キスパンドフィルム等のプラスチックフィルム６０を貼
り、その上に剛性の押え板７０を乗せ、固定する。この
とき、第１分離溝内の第１緩衝材５０のみを残して、余
分な第１緩衝材５０はとり除かれるので、プラスチック
フィルム６０は、直接基板表面上に密着する。As shown in FIG. 1 (c), a plastic film 60 such as an expanded film is stuck on the surface of the substrate, and a rigid pressing plate 70 is mounted thereon and fixed. At this time, the excess first buffer material 50 is removed while leaving only the first buffer material 50 in the first separation groove, so that the plastic film 60 directly adheres to the substrate surface.
【００５４】同図中の矢印で示すように、プラスチック
フィルム６０は、周辺を外側に引っ張り、張力を与えて
おく方が望ましい。一方、基板の裏面側は、プラスチッ
クフィルム８０を介してゴム材等からなる弾性を有する
板材９０に固定する。As indicated by the arrows in the figure, it is desirable that the periphery of the plastic film 60 be pulled outward to apply tension. On the other hand, the back side of the substrate is fixed to an elastic plate member 90 made of a rubber material or the like via a plastic film 80.
【００５５】図１（ｃ）に示す状態のまま、基板を第１
緩衝材５０の凝固点より低い温度まで冷却する。例えば
第１緩衝材５０として水を用いた場合は、基板を０℃よ
り低い温度まで冷却し、第１緩衝材５０である水を氷に
変える。In the state shown in FIG.
The buffer material 50 is cooled to a temperature lower than the freezing point. For example, when water is used as the first buffer material 50, the substrate is cooled to a temperature lower than 0 ° C., and the water as the first buffer material 50 is changed to ice.
【００５６】第１緩衝材５０は凝固の際体積が増加する
ので、第１分離溝４０上部および内壁には外向きの力が
かかる。加えて、プラスチックフィルム６０の張力によ
り基板表面には横方向の引っ張りの力もかかる。しか
し、第１分離溝４０の上部は、プラスチックフィルム６
０を介して剛性の押え板７０によりしっかり封じられて
いるため、上部方向に力の逃げ場はない。Since the volume of the first buffer material 50 increases upon solidification, an outward force is applied to the upper portion and the inner wall of the first separation groove 40. In addition, the tensile force of the plastic film 60 also exerts a lateral tensile force on the substrate surface. However, the upper part of the first separation groove 40 is not covered with the plastic film 6.
Since it is tightly sealed by the rigid holding plate 70 through the zero, there is no place for force to escape upward.
【００５７】一方、第１分離溝４０の下部にあたる基板
裏面側を支えているのは、プラスチックフィルム８０と
弾性体である板材９０であるため、基板は上に凸な形状
に反るように変形し、この結果、第１分離溝４０の尖鋭
な溝先に応力が集中する。第１緩衝材５０の凝固が進行
し、応力があるレベルを越えると、同図中破線Ｌ１で示
すように、溝先の延長線面で基板が破断する。On the other hand, since the plastic film 80 and the elastic plate material 90 support the lower surface of the substrate under the first separation groove 40, the substrate is deformed so as to warp upward. As a result, stress concentrates on the sharp groove tip of the first separation groove 40. When the solidification of the first cushioning material 50 progresses and the stress exceeds a certain level, the substrate breaks along the extension line surface of the groove tip as shown by a broken line L1 in FIG.
【００５８】図１（ｄ）に示すように、基板を常温に戻
し、基板を固定している押さ板７０、板材９０およびプ
ラスチックフィルム６０を取り除き、基板裏面に貼って
いるプラスチックフィルム８０を引き延ばすと、基板は
個々のチップに分離される。As shown in FIG. 1D, when the substrate is returned to normal temperature, the pressing plate 70, the plate material 90 and the plastic film 60 fixing the substrate are removed, and the plastic film 80 attached to the back surface of the substrate is stretched. The substrate is separated into individual chips.
【００５９】（第２の実施の形態）第２の実施の態様に
ついても図１（ａ）〜図１（ｄ）を参照して説明する。(Second Embodiment) A second embodiment will be described with reference to FIGS. 1 (a) to 1 (d).
【００６０】第１の実施の態様と異なる点は、第１分離
溝４０を埋める第１緩衝材５０として、加熱により膨張
する材料を用いることである。これに伴い、図１（ｄ）
に示す基板の破断工程を、加熱恒温槽内で行うが、それ
以外の工程については、第１の実施の態様と同様な工程
で行う。The difference from the first embodiment is that a material which expands by heating is used as the first buffer material 50 filling the first separation groove 40. Accordingly, FIG. 1 (d)
Is performed in a heating and thermostat bath, and the other steps are performed in the same manner as in the first embodiment.
【００６１】即ち、図１（ａ）に示すように基板表面に
ｐ−ＡｌＩｎＧａＮ膜１０とｎ−ＡｌＩｎＧａＮ膜２０
からなる発光層を形成する。その後、図１（ｂ）に示す
ように、基板表面に尖鋭な溝先を有する第１分離溝４０
を形成する。ワックス等の加熱により体積膨張する性質
を有する第１緩衝材５０を基板表面に塗布し、第１分離
溝４０を第１緩衝材５０で埋める。この後、基板表面を
プラスチックフィルム６０を介し剛性の押え板７０で固
定し、基板裏面をプラスチックフィルム８０を介して弾
性の板材９０で固定する。この状態で、基板の温度を徐
々に上げていく。That is, as shown in FIG. 1A, the p-AlInGaN film 10 and the n-AlInGaN film 20 are formed on the substrate surface.
Is formed. Thereafter, as shown in FIG. 1B, a first separation groove 40 having a sharp groove tip on the substrate surface.
To form A first buffer material 50 having a property of expanding the volume by heating with wax or the like is applied to the substrate surface, and the first separation groove 40 is filled with the first buffer material 50. Thereafter, the substrate surface is fixed with a rigid pressing plate 70 via a plastic film 60, and the substrate back surface is fixed with an elastic plate material 90 via a plastic film 80. In this state, the temperature of the substrate is gradually increased.
【００６２】第１分離溝４０を埋める第１緩衝材５０
は、温度の上昇に従い膨張し、徐々に体積を増やし、第
１分離溝４０の内壁に加わる圧力を増加させる。膨張に
よる圧力がある値を越えたところで、第１の実施の形態
の場合と同様に、第１分離溝４０の底部の尖鋭な溝先に
応力が集中しそこから下方に進行する破線Ｌ１に沿って
基板が破断する。基板温度を常温に戻し、プラスチック
フィルム６０、押え板７０と板材９０を取り除き、基板
裏面に接着させたプラスチックフィルム８０を周囲に引
っ張ると、図１（ｄ）に示すように、基板はチップごと
に分離される。The first cushioning material 50 filling the first separation groove 40
Expands as the temperature rises, gradually increases the volume, and increases the pressure applied to the inner wall of the first separation groove 40. When the pressure due to the expansion exceeds a certain value, as in the first embodiment, the stress concentrates on the sharp groove tip at the bottom of the first separation groove 40, and along the broken line L1 which proceeds downward from there. The substrate breaks. When the substrate temperature is returned to room temperature, the plastic film 60, the holding plate 70 and the plate material 90 are removed, and the plastic film 80 adhered to the back surface of the substrate is pulled around. As shown in FIG. Separated.
【００６３】このように、第１の実施の形態および第２
の実施の形態で示したように、基板の表面もしくは裏面
に尖鋭な溝先を有する第１分離溝を形成し、その溝を状
態変化により体積が増加する第１緩衝材で埋め、溝の上
部を剛性の板材で固定し、溝が形成されていない方の基
板面を弾性のある板に固定しておくと、第１緩衝材の体
積増加により発生する応力が第１分離溝の尖鋭な溝先に
集中し、この溝先から基板を破断分離することができ
る。As described above, the first embodiment and the second embodiment
As shown in the embodiment, a first separation groove having a sharp groove tip is formed on the front surface or the back surface of the substrate, and the groove is filled with a first buffer material whose volume increases due to a change in state, and the upper portion of the groove is formed. Is fixed by a rigid plate material, and the substrate surface on which the groove is not formed is fixed to an elastic plate, the stress generated by the increase in the volume of the first cushioning material is sharpened by the first separation groove. It is possible to concentrate first and break and separate the substrate from the groove.
【００６４】（第３の実施の形態）本発明の第３の実施
の形態について、図３（ａ）〜図３（ｃ）を用いて説明
する。図３（ａ）〜図３（ｃ）は、第３の実施の形態に
おけるＧａＮ系半導体層を発光層として用いた発光ダイ
オードのチップ分離工程を示したものである。(Third Embodiment) A third embodiment of the present invention will be described with reference to FIGS. 3 (a) to 3 (c). FIGS. 3A to 3C show a chip separation process of a light emitting diode using a GaN-based semiconductor layer as a light emitting layer in the third embodiment.
【００６５】第３の実施の形態においては、基板の表面
および裏面の双方に分離溝を形成し、基板表面に形成す
る分離溝と基板裏面に形成する分離溝を凝固点の異なる
緩衝材で埋めることを特徴とする。In the third embodiment, separation grooves are formed on both the front and back surfaces of the substrate, and the separation grooves formed on the substrate surface and the separation grooves formed on the back surface of the substrate are filled with buffers having different freezing points. It is characterized by.
【００６６】まず、図３（ａ）に示すように、サファイ
ア基板３０の表面に、第１の実施の形態と同様な条件
で、ｎ−ＡｌＩｎＧａＮ膜２０とｐ−ＡｌＩｎＧａＮ膜
１０を形成する。基板表面の各チップの境界線上に第２
分離溝１１０を形成する。第２分離溝１１０の断面形状
は、同図に示すように平坦な底面を有するものでよい。
第２分離溝１１０は、通常のフォトリソグラフィ工程を
用いて、溝を形成する領域の基板表面を露出させ、それ
以外を通常のレジスト膜で覆うレジストパターンを形成
した後、ＲＩＥ等のドライエッチング法を用いて発光層
をエッチングすることにより形成できる。First, as shown in FIG. 3A, an n-AlInGaN film 20 and a p-AlInGaN film 10 are formed on the surface of a sapphire substrate 30 under the same conditions as in the first embodiment. Second on the boundary of each chip on the substrate surface
A separation groove 110 is formed. The sectional shape of the second isolation groove 110 may have a flat bottom surface as shown in FIG.
The second isolation groove 110 is formed by using a normal photolithography process to expose a substrate surface in a region where the groove is to be formed, and to form a resist pattern covering the rest with a normal resist film, followed by a dry etching method such as RIE. Can be formed by etching the light-emitting layer with the use of
【００６７】なお、発光領域にあたるｐｎ接合領域より
深く第２分離溝１１０を形成していれば、後の工程で基
板を切断分離する際、ｐｎ接合領域が基板の切断に伴う
クラック発生等の影響を受けることがないので、安定し
た発光特性を得ることができる。If the second separation groove 110 is formed deeper than the pn junction region corresponding to the light emitting region, when the substrate is cut and separated in a later step, the pn junction region may be affected by cracks and the like accompanying the cutting of the substrate. As a result, stable light emission characteristics can be obtained.
【００６８】一方、各第２分離溝１１０に対応する基板
裏面側の位置には、第１の実施の形態で示したものと同
様な尖鋭な溝先を有する第１分離溝１２０を形成する。On the other hand, at the position on the back surface of the substrate corresponding to each second separation groove 110, a first separation groove 120 having a sharp groove tip similar to that shown in the first embodiment is formed.
【００６９】第１分離溝１２０の形状、作製法は第１の
実施の態様における第１分離溝４０と同様な条件を用い
ることができる。なお、基板裏面には、発光層が形成さ
れていないので、基板裏面にダイサーやスクライバで尖
鋭な溝先の浅い溝を形成した後、図２（ｃ）に示すよう
に、イオンミリング等の物理的エッチング方法を用い
て、基板裏面全面をエッチングしてもよい。この場合は
同図に示すように、溝２４０Ｃは浅い溝のままである
が、基板全体の厚みを薄くできるので、図２（ｂ）に示
すように分離溝を深く形成した場合と同様に基板の切断
を比較的容易にできる。The shape and manufacturing method of the first separation groove 120 can be the same as those of the first separation groove 40 in the first embodiment. Since a light emitting layer is not formed on the back surface of the substrate, a shallow groove having a sharp groove tip is formed on the back surface of the substrate with a dicer or a scriber, and then, as shown in FIG. The entire back surface of the substrate may be etched using a selective etching method. In this case, the groove 240C remains a shallow groove as shown in the figure, but the thickness of the whole substrate can be reduced, so that the substrate is formed in the same manner as when the separation groove is formed deep as shown in FIG. Can be relatively easily cut.
【００７０】再び、図３（ａ）を参照する。第２分離溝
１１０が形成された基板表面上に液状の第２緩衝材１３
０を塗布し、第２分離溝１１０を第２緩衝材１３０で埋
める。一方、基板裏面には、液状の第１緩衝材１４０を
塗布し、尖鋭な溝先を有する第１分離溝１２０を第１緩
衝材１４０で埋める。ここで、第２緩衝材１３０として
は、第１緩衝材１４０より十分に低い凝固点を有する液
状もしくはゲル状のものを選択する。又、少なくとも第
１緩衝材１４０としては、凝固により体積が増加する材
料を選択する。FIG. 3A is referred to again. The liquid second buffer material 13 is formed on the substrate surface on which the second separation groove 110 is formed.
0 is applied, and the second separation groove 110 is filled with the second cushioning material 130. On the other hand, a liquid first buffer material 140 is applied to the back surface of the substrate, and the first separation groove 120 having a sharp groove tip is filled with the first buffer material 140. Here, as the second buffer material 130, a liquid or gel material having a solidification point sufficiently lower than that of the first buffer material 140 is selected. Further, a material whose volume increases due to solidification is selected as at least the first cushioning material 140.
【００７１】次に、図３（ｂ）に示すように、基板表面
をプラスチックフィルム８０を介し弾性のあるゴム等の
板材９０で固定し、基板裏面をプラスチックフィルム６
０を介して剛性の板材７０で固定する。プラスチックフ
ィルム６０を基板周辺方向に引っ張り、基板裏面には横
方向の張力をかけておく。Next, as shown in FIG. 3B, the surface of the substrate is fixed with a plate material 90 made of elastic rubber or the like via a plastic film 80, and the back surface of the substrate is fixed with
Then, it is fixed with a rigid plate member 70 through “0”. The plastic film 60 is pulled in the peripheral direction of the substrate, and a lateral tension is applied to the back surface of the substrate.
【００７２】図３（ｂ）に示す状態を維持したまま、基
板を早い速度で第１緩衝材４０の凝固点以下に冷却す
る。第１緩衝材１４０が凝固点に達し凝固しはじめる。
この際、第１緩衝材１４０の体積が増加し、第１分離溝
１２０の下方および内壁に、外向きの力がかかる。この
時第２緩衝材は、液状もしくはゲル状の状態を維持する
ものとする。While maintaining the state shown in FIG. 3B, the substrate is cooled at a high speed to a temperature below the freezing point of the first buffer material 40. The first buffer material 140 reaches the freezing point and starts to solidify.
At this time, the volume of the first cushioning member 140 increases, and an outward force is applied to the lower part and the inner wall of the first separation groove 120. At this time, the second buffer material maintains a liquid or gel state.
【００７３】基板裏面側は、プラスチックフィルム６０
を介して剛性の押え板７０により固定されており、基板
裏面横方向には、プラスチックフィルム６０の張力によ
り横方向の力が働いている。また基板表面側は、弾性を
有する板材９０で支持されているので、基板は基板裏面
側に凸な形状に反り、その結果第１分離溝１２０の尖鋭
な溝先に応力が集中する。この応力が一定のレベルを越
えると、この溝先から図中上方に進行する破線Ｌ２に沿
った面で基板が破断する。On the back side of the substrate, a plastic film 60
, And is fixed by a rigid pressing plate 70, and a lateral force is exerted in the lateral direction on the back surface of the substrate by the tension of the plastic film 60. Further, since the substrate front side is supported by the elastic plate material 90, the substrate warps into a shape convex toward the substrate rear side, and as a result, stress concentrates on the sharp groove tip of the first separation groove 120. When the stress exceeds a certain level, the substrate is broken at a plane along a broken line L2 which advances upward from the groove tip in the figure.
【００７４】基板温度を常温に戻し、プラスチックフィ
ルム６０、押え板７０、板材９０を取り除き、基板裏面
に接着させたプラスチックフィルム８０を周囲に引っ張
ると、図３（ｃ）に示すように、基板はチップごとに分
離される。When the substrate temperature is returned to normal temperature, the plastic film 60, the holding plate 70, and the plate material 90 are removed, and the plastic film 80 adhered to the back surface of the substrate is pulled around. As shown in FIG. Separated for each chip.
【００７５】（第４の実施の形態）第４の実施の態様に
ついても図３（ａ）〜図３（ｃ）を用いて説明する。(Fourth Embodiment) The fourth embodiment will be described with reference to FIGS. 3 (a) to 3 (c).
【００７６】第４の実施の態様は、第３の実施の形態と
同様に、基板表面に第２分離溝１１０、基板裏面に尖鋭
な溝先を有する第１分離溝１２０を形成し、それぞれの
溝を異なる緩衝材で埋めるものである。第３の実施の形
態と異なる点は、第１分離溝１２０を埋める第１緩衝材
１４０として、第２分離溝１１０を埋める第２緩衝材１
３０より熱膨張係数の大きい材料を選択する点である。In the fourth embodiment, as in the third embodiment, a second separation groove 110 is formed on the surface of the substrate and a first separation groove 120 having a sharp groove on the back surface of the substrate. The grooves are filled with different cushioning materials. The difference from the third embodiment is that the first cushioning material 140 filling the first separation groove 120 is the second cushioning material 1 filling the second separation groove 110.
The point is that a material having a larger coefficient of thermal expansion than 30 is selected.
【００７７】基板表面に形成した第２分離溝１１０を熱
膨張係数の小さい第２緩衝材１３０で埋め、基板裏面に
形成した第１分離溝１２０を熱膨張係数の大きい第１緩
衝材１４０で埋める。図３（ｂ）に示すように、基板表
面をプラスチックフィルム８０を介して弾性のある板材
８０に固定し、基板裏面をプラスチックフィルム６０を
介して剛性の押え板７０で固定する。The second separation groove 110 formed on the substrate surface is filled with a second buffer material 130 having a small thermal expansion coefficient, and the first separation groove 120 formed on the back surface of the substrate is filled with a first buffer material 140 having a large thermal expansion coefficient. . As shown in FIG. 3B, the surface of the substrate is fixed to an elastic plate member 80 via a plastic film 80, and the back surface of the substrate is fixed to a rigid pressing plate 70 via a plastic film 60.
【００７８】この状態で基板の温度を加熱していくと、
第１緩衝材１４０の熱膨張により、第３の実施の形態で
得られたのと同様な力が第１分離溝１２０内で発生す
る。基板は基板裏面側に凸な形状に反り、その結果第１
分離溝１２０の尖鋭な溝先に応力が集中し、第１分離溝
１２０の溝先から図中上方に進行する破線Ｌ２に沿った
面で基板の破断が生じる。When the temperature of the substrate is heated in this state,
Due to the thermal expansion of the first cushioning material 140, a force similar to that obtained in the third embodiment is generated in the first separation groove 120. The substrate warps into a convex shape on the back side of the substrate.
The stress concentrates on the sharp groove tip of the separation groove 120, and the substrate is broken on the surface along the broken line L2 that advances upward from the groove tip of the first separation groove 120 in the drawing.
【００７９】基板温度を常温に戻し、プラスチックフィ
ルム６０、押え板７０、板材９０を取り除き、基板裏面
に接着させたプラスチックフィルム８０を周囲に引っ張
ると、図３（ｃ）に示すように、基板はチップごとに分
離される。When the substrate temperature is returned to normal temperature, the plastic film 60, the holding plate 70, and the plate material 90 are removed, and the plastic film 80 adhered to the back surface of the substrate is pulled around. As shown in FIG. Separated for each chip.
【００８０】以上、第１〜第４の実施の形態について説
明した。いずれの実施の形態においても、基板表面もし
くは裏面に、尖鋭な溝先を有する第１分離溝を形成して
いる。この第１分離溝を第１緩衝材で埋め、緩衝材の体
積変化を利用して第１分離溝の溝先に応力を集中させ、
容易にチップごとの基板の破断を可能としている。The first to fourth embodiments have been described above. In any of the embodiments, the first separation groove having a sharp groove tip is formed on the front surface or the back surface of the substrate. This first separation groove is filled with a first cushioning material, and stress is concentrated on the tip of the first separation groove by using the volume change of the cushioning material,
The substrate of each chip can be easily broken.
【００８１】従来のように、基板を切断分離する際、基
板裏面からローラー等で押える必要はない。As in the conventional case, when the substrate is cut and separated, it is not necessary to press the back surface of the substrate with a roller or the like.
【００８２】なお、図４（ａ）に示すように、第１分離
溝の溝先への応力集中を効果的に行う為には、第１分離
溝２００の溝の深さｄ１を溝の開口直径ｗで割った値で
あるアスペクト比を１以上とすることが好ましい。又、
図４（ｂ）に示すように、基板の厚みｄ２に対する第１
分離溝２００の深さｄ１を１０分の１以上とすることが
望ましい。As shown in FIG. 4A, in order to effectively concentrate the stress on the tip of the first separation groove, the depth d1 of the first separation groove 200 is set to the opening of the groove. It is preferable that the aspect ratio, which is a value divided by the diameter w, be 1 or more. or,
As shown in FIG. 4B, the first with respect to the thickness d2 of the substrate
It is desirable that the depth d1 of the separation groove 200 be 1/10 or more.
【００８３】上述した実施の形態においては、第１分離
溝の溝先の断面形状を三角形状とする例を示している
が、これに限定するものではない。溝先が尖鋭で、応力
集中が起こり易い形状であれば他の形状であっても構わ
ない。又、使用する緩衝材の種類は、特に限定されな
い。状態変化に伴って体積増加する特性を有するもので
あれば良いため、種々の緩衝材を選択することが可能で
ある。In the above-described embodiment, an example is shown in which the cross-sectional shape of the tip of the first separation groove is triangular, but the present invention is not limited to this. Any other shape may be used as long as the groove has a sharp point and stress concentration easily occurs. The type of the cushioning material used is not particularly limited. Since it is only necessary to have a property of increasing the volume with a change in state, various cushioning materials can be selected.
【００８４】また、上述した実施の形態においては、サ
ファイア基板上に形成する半導体層としてｎ−ＡｌＩｎ
ＧａＮ膜とｐ−ＡｌＩｎＧａＮ膜からなる積層の例を示
しているが、ｎ−ＡｌＩｎＧａＮ膜とｐ−ＡｌＩｎＧａ
Ｎ膜との間に不純物濃度が低いＡｌＩｎＧａＮ膜のＩ層
を形成してもよい。もちろん他の窒化ガリウム系の半導
体層を形成してもよい。In the above embodiment, the semiconductor layer formed on the sapphire substrate is n-AlIn.
Although an example of a stack composed of a GaN film and a p-AlInGaN film is shown, an n-AlInGaN film and a p-AlInGa
An I layer of an AlInGaN film having a low impurity concentration may be formed between the N film and the N film. Of course, another gallium nitride based semiconductor layer may be formed.
【００８５】さらに、サファイア基板以外の基板を用
い、窒化ガリウム系半導体以外の材料からなる半導体層
を形成する場合にも同様な方法でチップ分離を行うこと
が可能である。Further, when a semiconductor layer made of a material other than a gallium nitride-based semiconductor is formed using a substrate other than a sapphire substrate, chip separation can be performed in a similar manner.
【００８６】[0086]
【発明の効果】本発明によれば、尖鋭な溝先を有する第
１分離溝を基板の表面もしくは裏面に形成し、これに凝
固もしくは加熱により体積の増加する緩衝材を注入し、
その体積増加時に溝内に発生する内部応力を溝の尖鋭部
に集中させることで、基板をチップごとに破断分離させ
ることができる。従来のように、ローラー等を用いて押
し割る行為を特に必要としない。According to the present invention, a first separation groove having a sharp groove tip is formed on a front surface or a back surface of a substrate, and a buffer material whose volume is increased by solidification or heating is injected into the first separation groove.
By concentrating the internal stress generated in the groove when the volume increases, the substrate can be broken and separated for each chip by concentrating on the sharp portion of the groove. Unlike the conventional case, there is no need to particularly use a roller or the like to smash it.
【００８７】サファイア基板上に窒化ガリウム系の半導
体層が形成された半導体装置のように、半導体層と基板
とのへき開面がずれておりかつ基板のモース硬度が高い
場合であっても、上記の方法による基板の破断分離によ
り容易に高い歩留まりでチップ分離が可能となる。As in the case of a semiconductor device in which a gallium nitride based semiconductor layer is formed on a sapphire substrate, even if the cleavage plane between the semiconductor layer and the substrate is shifted and the Mohs hardness of the substrate is high, The chip separation can be easily performed at a high yield by the break separation of the substrate by the method.
【００８８】又、基板表面に形成する半導体層に第２分
離溝を形成し、基板の裏面に尖鋭な溝先を有する第１分
離溝を形成すれば、より確実にチップごとの境界線を含
む面状の切断分離面を得ることができる。Further, if the second separation groove is formed in the semiconductor layer formed on the surface of the substrate and the first separation groove having a sharp groove tip is formed on the back surface of the substrate, the boundary line for each chip is more reliably included. A planar cut separation surface can be obtained.
【００８９】半導体層に第２分離溝を形成することによ
り、ダメージのない良好なチップ端面を半導体層に再現
よく形成できる為、チップ分離工程に伴う素子へのスト
レスやクラック等に起因する特性の劣化の問題を改善で
きる。By forming the second separation groove in the semiconductor layer, a good chip end face without damage can be formed in the semiconductor layer with good reproducibility. The problem of deterioration can be improved.
【図１】本発明の第１および第２の実施の形態における
半導体チップの分離工程を示す装置の断面図である。FIG. 1 is a sectional view of an apparatus showing a step of separating a semiconductor chip according to first and second embodiments of the present invention.
【図２】本発明の実施の形態における尖鋭な溝先を有す
る分離溝の作製方法を説明する為の装置の部分断面図で
ある。FIG. 2 is a partial cross-sectional view of an apparatus for describing a method for manufacturing a separation groove having a sharp groove tip according to an embodiment of the present invention.
【図３】本発明の第３および第４の実施の形態における
半導体チップの分離工程を示す装置の断面図である。FIG. 3 is a sectional view of an apparatus showing a step of separating a semiconductor chip according to third and fourth embodiments of the present invention.
【図４】本発明の実施の形態における尖鋭な溝先を有す
る分離溝の形状を説明する為の装置の断面図である。FIG. 4 is a sectional view of an apparatus for explaining the shape of a separation groove having a sharp groove tip according to the embodiment of the present invention.
１０・・・ｐ−ＡｌＩｎＧａＮ膜 ２０・・・ｎ−ＡｌＩｎＧａＮ膜 ３０・・・サファイア基板 ４０・・・第１分離溝 ５０・・・第１緩衝材 ６０・・・プラスチックフィルム ７０・・・押え板 ８０・・・プラスチックフィルム ９０・・・板材 １１０・・・第２分離溝 １２０・・・第１分離溝 １３０・・・第２緩衝材 １４０・・・第１緩衝材 ２００・・・第１分離溝 DESCRIPTION OF SYMBOLS 10 ... p-AlInGaN film 20 ... n-AlInGaN film 30 ... sapphire substrate 40 ... 1st isolation groove 50 ... 1st buffer material 60 ... plastic film 70 ... holding plate 80: plastic film 90: plate material 110: second separation groove 120: first separation groove 130: second buffer 140: first buffer 200: first separation groove
───────────────────────────────────────────────────── フロントページの続き (72)発明者 新田 康一 神奈川県川崎市幸区堀川町72番地 株式 会社東芝 川崎事業所内 (72)発明者 菅原 秀人 神奈川県川崎市幸区堀川町72番地 株式 会社東芝 川崎事業所内 (56)参考文献 特開 昭55−145354（ＪＰ，Ａ) 特開 昭61−90443（ＪＰ，Ａ) 特開 平２−34956（ＪＰ，Ａ) 特開 平３−76251（ＪＰ，Ａ) 特開 平５−102303（ＪＰ，Ａ) 特開 平７−37840（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 33/00 H01L 21/301 H01L 27/12 ＪＩＣＳＴファイル（ＪＯＩＳ)──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Koichi Nitta 72 Horikawa-cho, Saiwai-ku, Kawasaki-shi, Kanagawa Prefecture Inside the Toshiba Kawasaki Plant (72) Hideto Sugawara 72 Horikawa-cho, Saiwai-ku, Kawasaki-shi, Kanagawa Toshiba Corporation Kawasaki Office (56) References JP-A-55-145354 (JP, A) JP-A-61-90443 (JP, A) JP-A-2-34956 (JP, A) JP-A-3-76251 (JP, A) JP-A-5-102303 (JP, A) JP-A-7-37840 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 33/00 H01L 21 / 301 H01L 27/12 JICST file (JOIS)
Claims (16)
を形成する工程と、前記基板をチップごとに分離するチ
ップ分離工程とを有する半導体チップの製造方法におい
て、 前記チップ分離工程が、 前記半導体層を含む基板表面、もしくは基板裏面のいず
れか一方の面の各チップの境界線上に、尖鋭な溝先を有
する第１分離溝を形成する工程と、 前記第１分離溝を、凝固により体積が増加する特性を有
する液状の第１緩衝材で埋める工程と、 基板表面もしくは基板裏面のうち前記第１分離溝が形成
された一方の基板面上に剛性の板状体を固定し、前記基
板を前記第１緩衝材の凝固点以下の温度に冷却する工程
とを有する半導体チップの製造方法。1. A method for manufacturing a semiconductor chip, comprising: a step of forming one or more semiconductor layers on a substrate surface; and a chip separation step of separating the substrate into chips. Forming a first separation groove having a sharp groove tip on the boundary line of each chip on either the front surface of the substrate or the back surface of the substrate, and increasing the volume of the first separation groove by solidification Filling with a liquid first buffer material having the characteristic of: fixing a rigid plate-shaped body on one of the substrate surface or the substrate back surface on which the first separation groove is formed; Cooling the first buffer to a temperature equal to or lower than the freezing point of the first buffer material.
を形成する工程と、前記基板をチップごとに分離するチ
ップ分離工程とを有する半導体チップの製造方法におい
て、 前記チップ分離工程が、 前記半導体層を含む基板表面、もしくは基板裏面のいず
れか一方の面の各チップの境界線上に、尖鋭な溝先を有
する第１分離溝を形成する工程と、 前記第１分離溝を、加熱により膨張する特性を有する液
状の第１緩衝材で埋める工程と、 基板表面もしくは基板裏面のうち前記第１分離溝が形成
された一方の基板面上に剛性の板状体を固定し、前記第
１緩衝材の膨張により、前記第１分離溝に沿って基板が
破断する温度まで基板を加熱する工程とを有する半導体
チップの製造方法。2. A method for manufacturing a semiconductor chip, comprising: a step of forming one or more semiconductor layers on a substrate surface; and a chip separation step of separating the substrate into chips. Forming a first separation groove having a sharp groove tip on the boundary line of each chip on either the front surface of the substrate or the back surface of the substrate, and expanding the first separation groove by heating. Filling with a liquid first buffer material having: a rigid plate-like body fixed on one of the substrate surface or the substrate back surface on which the first separation groove is formed; Heating the substrate to a temperature at which the substrate is broken along the first separation groove by expansion.
を形成する工程と、前記基板をチップごとに分離するチ
ップ分離工程とを有する半導体チップの製造方法におい
て、 前記チップ分離工程が、 基板裏面の各チップの境界線上に、尖鋭な溝先を有する
第１分離溝を形成する工程と、 前記半導体層を含む基板表面の各チップの境界線上に、
第２分離溝を形成する工程と、 前記第１分離溝を、凝固により体積が増加する特性を有
する液状の第１緩衝材で埋める工程と、 前記第２分離溝を、前記第１緩衝材より低い凝固点温度
を有する液状の第２緩衝材で埋める工程と、 前記基板裏面上に、剛性の板状体を固定した状態で、前
記基板を前記第１緩衝材の凝固点以下の温度に冷却する
工程とを有する半導体チップの製造方法。3. A method of manufacturing a semiconductor chip, comprising: a step of forming one or more semiconductor layers on a substrate surface; and a chip separation step of separating the substrate into chips. Forming a first separation groove having a sharp groove tip on a boundary line of each chip; and
A step of forming a second separation groove; a step of filling the first separation groove with a liquid first buffer material having a property of increasing the volume by solidification; and a step of filling the second separation groove from the first buffer material. A step of filling with a liquid second buffer material having a low freezing point temperature, and a step of cooling the substrate to a temperature equal to or lower than the freezing point of the first buffer material while a rigid plate is fixed on the back surface of the substrate. A method for manufacturing a semiconductor chip comprising:
を形成する工程と、前記基板をチップごとに分離するチ
ップ分離工程とを有する半導体チップの製造方法におい
て、 前記チップ分離工程が、 基板裏面の各チップの境界線上に、尖鋭な溝先を有する
第１分離溝を形成する工程と、 前記半導体層を含む基板表面の各チップの境界線上に、
第２分離溝を形成する工程と、 前記第１分離溝を、加熱により体積が膨張する特性を有
する液状の第１緩衝材で埋める工程と、 前記第２分離溝を、前記第１緩衝材より熱膨張係数が小
さい液状の第２緩衝材で埋める工程と、 前記基板裏面上に、剛性の板状体を固定した状態で、前
記第１緩衝材の膨張により、前記第１分離溝に沿って基
板が破断する温度まで基板を加熱する工程とを有する半
導体チップの製造方法。4. A method for manufacturing a semiconductor chip, comprising: a step of forming one or more semiconductor layers on the surface of a substrate; and a chip separation step of separating the substrate for each chip. Forming a first separation groove having a sharp groove tip on a boundary line of each chip; and forming a first separation groove having a sharp groove tip on a boundary line of each chip on a substrate surface including the semiconductor layer.
A step of forming a second separation groove; a step of filling the first separation groove with a liquid first buffer material having a property of expanding in volume by heating; and a step of filling the second separation groove from the first buffer material. Filling with a liquid second buffer having a small coefficient of thermal expansion; and, along with the first separation groove, by expanding the first buffer in a state where a rigid plate is fixed on the back surface of the substrate. Heating the substrate to a temperature at which the substrate breaks.
窒化ガリウム系半導体層とｎ型の窒化ガリウム系半導体
層とを含む複数の半導体層を形成する工程と、基板をチ
ップごとに分離するチップ分離工程とを有する半導体チ
ップの製造方法において、 前記チップ分離工程が、 前記半導体層を含む基板表面、もしくは基板裏面のいず
れか一方の面に、尖鋭な溝先を有する第１分離溝を形成
する工程と、 前記第１分離溝を、凝固により体積が増加する特性を有
する液状の第１緩衝材で埋める工程と、 基板表面もしくは基板裏面のうち前記第１分離溝が形成
された一方の基板面上に剛性の板状体を固定し、前記基
板を前記第１緩衝材の凝固点以下の温度に冷却する工程
とを有する半導体チップの製造方法。5. A step of forming a plurality of semiconductor layers including at least a p-type gallium nitride based semiconductor layer and an n-type gallium nitride based semiconductor layer on a sapphire substrate surface, and a chip separating step of separating the substrate into chips. In the method for manufacturing a semiconductor chip having the following, the chip separation step includes: forming a first separation groove having a sharp groove tip on one of the surface of the substrate including the semiconductor layer, or the back surface of the substrate. Filling the first separation groove with a liquid first cushioning material having a property of increasing the volume by solidification; and filling one of the front surface and the back surface of the substrate with the first separation groove formed thereon. Fixing the rigid plate-like body and cooling the substrate to a temperature below the freezing point of the first buffer material.
窒化ガリウム系半導体層とｎ型の窒化ガリウム系半導体
層とを含む複数の半導体層を形成する工程と、基板をチ
ップごとに分離するチップ分離工程とを有する半導体チ
ップの製造方法において、 前記チップ分離工程が、 前記半導体層を含む基板表面、もしくは基板裏面のいず
れか一方の面の各チップの境界線上に、尖鋭な溝先を有
する第１分離溝を形成する工程と、 前記第１分離溝を、加熱により膨張する特性を有する液
状の第１緩衝材で埋める工程と、 基板表面もしくは基板裏面のうち前記第１分離溝が形成
された一方の基板面上に剛性の板状体を固定し、前記第
１緩衝材の膨張により、前記第１分離溝に沿って基板が
破断する温度まで基板を加熱する工程とを有する半導体
チップの製造方法。6. A step of forming a plurality of semiconductor layers including at least a p-type gallium nitride based semiconductor layer and an n-type gallium nitride based semiconductor layer on a sapphire substrate surface, and a chip separating step of separating the substrate into chips. In the method for manufacturing a semiconductor chip, the chip separation step includes a first separation step having a sharp groove tip on a boundary line of each chip on one of a substrate surface including the semiconductor layer and a substrate back surface. A step of forming a groove; a step of filling the first separation groove with a liquid first buffer material having a property of expanding by heating; and one of a substrate front surface and a substrate back surface on which the first separation groove is formed. Fixing a rigid plate-shaped body on the substrate surface and heating the substrate to a temperature at which the substrate breaks along the first separation groove by expansion of the first buffer material. Manufacturing method.
窒化ガリウム系半導体層とｎ型の窒化ガリウム系半導体
層とを含む複数の半導体層を形成する工程と、基板をチ
ップごとに分離するチップ分離工程とを有する半導体チ
ップの製造方法において、 前記チップ分離工程が、 基板裏面の各チップの境界線上に、尖鋭な溝先を有する
第１分離溝を形成する工程と、 前記半導体層を含む基板表面の各チップの境界線上に、
第２分離溝を形成する工程と、 前記第１分離溝を、凝固により体積が増加する特性を有
する液状の第１緩衝材で埋める工程と、 前記第２分離溝を、前記第１緩衝材より低い凝固点温度
を有する液状の第２緩衝材で埋める工程と、 前記基板裏面上に、剛性の板状体を固定した状態で、前
記基板を前記第１緩衝材の凝固点以下の温度に冷却する
工程とを有する半導体チップの製造方法。7. A step of forming a plurality of semiconductor layers including at least a p-type gallium nitride-based semiconductor layer and an n-type gallium nitride-based semiconductor layer on a sapphire substrate surface, and a chip separating step of separating the substrate into chips. A step of forming a first separation groove having a sharp groove tip on a boundary line of each chip on the back surface of the substrate; and a step of forming a first separation groove having a sharp groove tip on a surface of the substrate including the semiconductor layer. On the border of each chip,
A step of forming a second separation groove; a step of filling the first separation groove with a liquid first buffer material having a property of increasing the volume due to solidification; and a step of filling the second separation groove from the first buffer material. A step of filling with a liquid second buffer material having a low freezing point temperature, and a step of cooling the substrate to a temperature equal to or lower than the freezing point of the first buffer material while a rigid plate is fixed on the back surface of the substrate. A method for manufacturing a semiconductor chip comprising:
窒化ガリウム系半導体層とｎ型の窒化ガリウム系半導体
層とを含む複数の半導体層を形成する工程と、基板をチ
ップごとに分離するチップ分離工程とを有する半導体チ
ップの製造方法において、 前記チップ分離工程が、 基板裏面の各チップの境界線上に、尖鋭な溝先を有する
第１分離溝を形成する工程と、 前記半導体層を含む基板表面の各チップの境界線上に、
第２分離溝を形成する工程と、 前記第１分離溝を、加熱により膨張する特性を有する液
状の第１緩衝材で埋める工程と、 前記第２分離溝を、第１緩衝材より熱膨張係数が小さい
液状の第２緩衝材で埋める工程と、 前記基板裏面上に、剛性の板状体を固定した状態で、前
記第１緩衝材の膨張により、前記第１分離溝に沿って基
板が破断する温度まで基板を加熱する工程とを有する半
導体チップの製造方法。8. A step of forming a plurality of semiconductor layers including at least a p-type gallium nitride-based semiconductor layer and an n-type gallium nitride-based semiconductor layer on a sapphire substrate surface, and a chip separating step of separating the substrate into chips. A step of forming a first separation groove having a sharp groove tip on a boundary line of each chip on the back surface of the substrate; and a step of forming a first separation groove having a sharp groove tip on a surface of the substrate including the semiconductor layer. On the border of each chip,
A step of forming a second separation groove; a step of filling the first separation groove with a liquid first buffer material having a property of expanding by heating; and a step of filling the second separation groove with a thermal expansion coefficient higher than that of the first buffer material. Filling with a liquid second buffer material having a small size, and, in a state where a rigid plate-like body is fixed on the back surface of the substrate, the substrate is broken along the first separation groove due to expansion of the first buffer material. Heating the substrate to a desired temperature.
定する際に、他方の基板面上に、弾性を有する板状体を
固定することを特徴とする請求項１から８のいずれか１
に記載の半導体チップの製造方法。9. The method according to claim 1, wherein when the rigid plate is fixed on one of the substrate surfaces, an elastic plate is fixed on the other substrate surface. Any one
3. The method for manufacturing a semiconductor chip according to item 1.
クト比（ｄ１／ｗ）が、１以上である溝を形成すること
を特徴とする請求項１から８のいずれか１に記載の半導
体チップの製造方法。10. The step of forming the first separation groove includes forming a groove having an aspect ratio (d1 / w), which is a value obtained by dividing a depth d1 of the groove by an opening diameter w of the groove, of 1 or more. The method for manufacturing a semiconductor chip according to any one of claims 1 to 8, wherein:
た場合、ｄ１がｄ２／１０以上の値となる溝を形成する
ことを特徴とする請求項１から請求項８のいずれか１に
記載の半導体チップの製造方法。11. The step of forming the first isolation groove includes forming a groove having a value of d2 / 10 or more, where d1 is a depth of the groove and d2 is a thickness of the substrate including the semiconductor. The method for manufacturing a semiconductor chip according to claim 1, wherein:
リウム系半導体層との境界面より深い溝を形成すること
を特徴とする請求項７または請求項８に記載の半導体チ
ップの製造方法。12. The step of forming the second isolation trench, wherein a trench deeper than a boundary between the p-type gallium nitride-based semiconductor layer and the n-type gallium nitride-based semiconductor layer is formed. A method for manufacturing a semiconductor chip according to claim 7.
仮溝を形成する工程と、 前記仮溝の周囲をエッチングマスクで覆った状態で、尖
鋭な溝先の形状を維持したまま異方性エッチングする工
程とを有する請求項１から請求項１２のいずれか１に記
載の半導体チップの製造方法。13. The step of forming the first separation groove includes: forming a temporary groove having a mechanically sharp groove tip on the front surface or the back surface of the substrate; and covering the periphery of the temporary groove with an etching mask. The method of manufacturing a semiconductor chip according to any one of claims 1 to 12, further comprising a step of performing anisotropic etching while maintaining the shape of the sharp groove tip in the state.
する工程と、 尖鋭な溝先の形状を維持したまま、前記仮溝およびその
周囲を等しいエッチング速度で異方性エッチングする工
程とを有する請求項１から請求項１２のいずれか１に記
載の半導体チップの製造方法。14. The step of forming the first separation groove includes the steps of: forming a temporary groove having a mechanically sharp groove tip on the back surface of the substrate; and maintaining the shape of the sharp groove tip. 13. The method for manufacturing a semiconductor chip according to claim 1, further comprising a step of anisotropically etching the temporary groove and its periphery at an equal etching rate.
板上に形成した第１導電型を有する窒化ガリウム系半導
体層と、前記半導体層上に形成した第２導電型を有する
窒化ガリウム系半導体層とを有する半導体チップであっ
て、 基板のチップ分離工程において、 前記サファイア基板裏面の各チップの境界線上に、尖鋭
な溝先を有する第１分離溝を形成し、前記半導体層を含
むサファイア基板表面の各チップの境界線上に、第２分
離溝を形成し、 前記第１分離溝を、凝固により体積が増加する特性を有
する液状の第１緩衝材で埋め、前記第２分離溝を、第１
緩衝材より高い凝固点温度を有する液状の第２緩衝材で
埋め、 基板裏面上に剛性の板状体を固定し、前記基板を前記第
１緩衝材の凝固点以下の温度に冷却することで、前記第
１分離溝の尖鋭な溝先と前記第２分離溝とを上下で結ぶ
面で破断分離することを特徴とする半導体チップ。15. A semiconductor device comprising: a sapphire substrate; a gallium nitride-based semiconductor layer having a first conductivity type formed on the sapphire substrate; and a gallium nitride-based semiconductor layer having a second conductivity type formed on the semiconductor layer. A semiconductor chip, wherein in a substrate chip separating step, a first separation groove having a sharp groove tip is formed on a boundary line of each chip on the back surface of the sapphire substrate, and each chip on the surface of the sapphire substrate including the semiconductor layer is formed. A second separation groove is formed on the boundary line of the above, and the first separation groove is filled with a liquid first buffer material having a property of increasing the volume by solidification, and the second separation groove is formed of the first separation groove.
By filling with a liquid second buffer material having a higher freezing point temperature than the buffer material, fixing a rigid plate on the back surface of the substrate, and cooling the substrate to a temperature below the freezing point of the first buffer material, A semiconductor chip, which is cut and separated at a surface connecting a sharp groove tip of a first separation groove and the second separation groove in a vertical direction.
板上に形成した第１導電型を有する窒化ガリウム系半導
体層と、前記半導体層上に形成した第２導電型を有する
窒化ガリウム系半導体層とを有する半導体チップであっ
て、 基板のチップ分離工程において、 前記サファイア基板裏面の各チップの境界線上に、尖鋭
な溝先を有する第１分離溝を形成し、前記半導体層を含
むサファイア基板表面の各チップの境界線上に、第２分
離溝を形成し、 前記第１分離溝を、加熱により膨張する特性を有する液
状の第１緩衝材で埋め、前記第２分離溝を、第１緩衝材
より熱膨張係数が小さい液状の第２緩衝材で埋め、基板
を加熱することにより、前記第１分離溝の尖鋭な溝先と
前記第２分離溝とを上下で結ぶ面で破断分離することを
特徴とする半導体チップ。16. A sapphire substrate, a gallium nitride based semiconductor layer having a first conductivity type formed on the sapphire substrate, and a gallium nitride based semiconductor layer having a second conductivity type formed on the semiconductor layer. A semiconductor chip, wherein in a substrate chip separating step, a first separation groove having a sharp groove tip is formed on a boundary line of each chip on the back surface of the sapphire substrate, and each chip on the surface of the sapphire substrate including the semiconductor layer is formed. A second separation groove is formed on the boundary line of the above, and the first separation groove is filled with a liquid first buffer material having a characteristic of expanding by heating, and the second separation groove is thermally expanded from the first buffer material. By filling with a liquid second buffer material having a small coefficient and heating the substrate, the substrate is broken and separated at a surface connecting the sharp groove tip of the first separation groove and the second separation groove vertically. Semiconductor chip Up.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34335096A JP3229229B2 (en) | 1996-12-24 | 1996-12-24 | Semiconductor chip and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34335096A JP3229229B2 (en) | 1996-12-24 | 1996-12-24 | Semiconductor chip and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10190057A JPH10190057A (en) | 1998-07-21 |
| JP3229229B2 true JP3229229B2 (en) | 2001-11-19 |
Family
ID=18360848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34335096A Expired - Fee Related JP3229229B2 (en) | 1996-12-24 | 1996-12-24 | Semiconductor chip and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3229229B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100714589B1 (en) * | 2005-10-05 | 2007-05-07 | 삼성전기주식회사 | Method for Manufacturing Vertical Structure Light Emitting Diode |
| KR100900807B1 (en) * | 2007-08-24 | 2009-06-04 | 재단법인서울대학교산학협력재단 | Substrate for semiconductor device, method of fabricating the same and method of fabricating semiconductor device using the substrate |
| JPWO2011142401A1 (en) * | 2010-05-14 | 2013-07-22 | 古河電気工業株式会社 | Adhesive tape for processing hard wafer and grinding method using the same |
| JP6509614B2 (en) * | 2015-04-08 | 2019-05-08 | 株式会社ディスコ | Wafer division method |
| EP3629453A1 (en) * | 2018-09-27 | 2020-04-01 | Siemens Aktiengesellschaft | Method for sintering multicomponent sintering material, electric machine and electric vehicle |
-
1996
- 1996-12-24 JP JP34335096A patent/JP3229229B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10190057A (en) | 1998-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7858414B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
| US6100104A (en) | Method for fabricating a plurality of semiconductor bodies | |
| CN103872201B (en) | Epitaxy wafer, manufacture epitaxy wafer method and separating base plate method | |
| US8716042B2 (en) | Semiconductor template substrate, light-emitting device using a semiconductor template substrate, and manufacturing method therefor | |
| KR101218869B1 (en) | Manufacturing methods of ⅲ nitride semiconductor crystal and ⅲ nitride semiconductor device | |
| TW200849670A (en) | Process for producing compound semiconductor device and compound semiconductor device | |
| US8133803B2 (en) | Method for fabricating semiconductor substrates and semiconductor devices | |
| EP1753018A2 (en) | Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based semiconductor device | |
| JP2748355B2 (en) | Method of manufacturing gallium nitride based compound semiconductor chip | |
| JPH10177974A (en) | Manufacturing method of device chip on hetero epistaxial wafer | |
| JPH05343742A (en) | Manufacture of gallium nitride series compound semiconductor chip | |
| JPH10135140A (en) | Hetero-epitaxial growing method, hetero-epitaxial layer and semiconductor light-emitting device | |
| JP3229229B2 (en) | Semiconductor chip and manufacturing method thereof | |
| JPH1027769A (en) | Semiconductor chip and manufacture thereof | |
| JP2748354B2 (en) | Method of manufacturing gallium nitride based compound semiconductor chip | |
| JPH06283758A (en) | Method of cutting gallium nitride compound semiconductor wafer | |
| JP2007123436A (en) | Semiconductor light-emitting device and manufacturing method thereof | |
| JP2004363213A (en) | Method of manufacturing semiconductor device | |
| JP2009130128A (en) | Dividing method of wafer | |
| US20110057295A1 (en) | Epitaxial substrate component made therewith and corresponding production method | |
| JP2000022213A (en) | Gallium nitride based semiconductor element and its manufacture | |
| KR100638351B1 (en) | semiconductor substrate and the manufacturing method of the same | |
| KR100813561B1 (en) | semiconductor substrate and the manufacturing method of the same | |
| JP2011160010A (en) | Method for manufacturing nitride semiconductor element | |
| WO2018040660A1 (en) | Laser diode and manufacturing method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070907 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |