JP2015133837A - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP2015133837A JP2015133837A JP2014004366A JP2014004366A JP2015133837A JP 2015133837 A JP2015133837 A JP 2015133837A JP 2014004366 A JP2014004366 A JP 2014004366A JP 2014004366 A JP2014004366 A JP 2014004366A JP 2015133837 A JP2015133837 A JP 2015133837A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- switching signal
- main
- time
- chopper circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】補助スイッチの先行時間を調節することによりソフトスイッチングを実現する際に主スイッチの作動周期を一定周期に維持する。【解決手段】入力電力を変圧して出力すると共に第1のチョッパ回路と、該第1のチョッパ回路に並列接続されたn個(n:自然数)のチョッパ回路と、前記各チョッパ回路を所定の順番で交互にスイッチング制御するスイッチ制御部と、を備え、前記各チョッパ回路は、前記入力電力を変圧するための主スイッチと、当該主スイッチに並列接続されたスナバコンデンサと、前記主スイッチのソフトスイッチングを実現するための補助スイッチとを少なくとも備え、前記スイッチ制御部は、前記スナバコンデンサの電圧に基づいて前記主スイッチに先行して前記補助スイッチを作動させることにより前記主スイッチのソフトスイッチングを実現させる。【選択図】図1
Description
本発明は、直流電力を他の直流電力に変換する電力変換装置に関する。
例えば、下記特許文献1、2にはスイッチング素子のソフトスイッチングを実現する電力変換装置の一つとして、共振現象を利用したSAZZ(Snubber Assisted Zero Voltage and Zero Current Transition)方式のチョッパ回路が開示されている。このSAZZ方式のチョッパ回路では、ソフトスイッチングを行うためには、主スイッチをオン状態にするタイミングよりも所定の先行時間だけ前のタイミングで補助スイッチをオン状態とすることにより、主スイッチに並列に接続されたスナバコンデンサに蓄えられた電荷を放電させる。すなわち、この放電によってスナバコンデンサの端子間電圧、つまり主スイッチの端子間電圧が徐々に低下してゼロ電圧に到達したタイミングで主スイッチがオン状態となることによってソフトスイッチングが実現される。
ところで、補助スイッチがオン状態になってからスナバコンデンサの端子間電圧がゼロ電圧に到達するまでの時間はチョッパ回路の負荷変動等の影響によって変動する。したがって、ソフトスイッチングを確実に実現するためには、上記先行時間をその都度調節する必要があるが、そのための方法としてスナバコンデンサの電圧を検出し、この検出値に基づいて先行時間を調節する場合がある。
しかしながら、この場合においては、スナバコンデンサの電圧を制御装置に取り込んで先行時間を演算するために時間が必要なる関係で、例えば先行時間が短い場合に、補助スイッチのオン状態への遷移に引き続いてオン状態に遷移する主スイッチの制御処理が間に合わず、この結果として主スイッチの作動周期を一定周期に維持できなくなることがある。そして、このように主スイッチの作動周期が一定にならない場合、結果として電力変換装置の出力電圧が不安定になる。
本発明は、上述した事情に鑑みてなされたものであり、補助スイッチの先行時間を調節することによりソフトスイッチングを実現する際に主スイッチの作動周期を一定周期に維持することを目的とするものである。
上記目的を達成するために、本発明では、第1の解決手段として、入力電力を変圧して出力すると共に第1のチョッパ回路と、該第1のチョッパ回路に並列接続されたn個(n:自然数)のチョッパ回路と、前記各チョッパ回路を所定の順番で交互にスイッチング制御するスイッチ制御部と、を備え、前記各チョッパ回路は、前記入力電力を変圧するための主スイッチと、当該主スイッチに並列接続されたスナバコンデンサと、前記主スイッチのソフトスイッチングを実現するための補助スイッチとを少なくとも備え、前記スイッチ制御部は、前記スナバコンデンサの電圧に基づいて前記主スイッチに先行して前記補助スイッチを作動させることにより前記主スイッチのソフトスイッチングを実現させる、という手段を採用する。
第2の解決手段として、上記第1の解決手段において、前記スイッチ制御部は、前記スナバコンデンサの電圧に基づいて前記補助スイッチを作動させるタイミングを演算する演算部と、該演算部から入力される前記タイミングを示す信号に基づいて前記各チョッパ回路の前記主スイッチ及び前記補助スイッチを駆動するスイッチング信号を生成するスイッチング信号生成部とを備える、という手段を採用する。
第3の解決手段として、上記第2の解決手段において、前記スイッチング信号生成部は、前記スナバコンデンサの電圧を取り込むタイミングを示す取込指示信号を前記演算部に出力し、前記演算部は、前記取込指示信号に基づいて前記スナバコンデンサの電圧を取り込む、という手段を採用する。
第4の解決手段として、上記第2または第3の解決手段において、前記スイッチング信号生成部は、前記主スイッチの作動によって前記スナバコンデンサの電圧に重畳するリップルが減衰したタイミングを前記取込指示信号として前記演算部に出力する、という手段を採用する。
本発明によれば、互いに並列接続された1+n個のチョッパ回路を所定の順番で交互にスイッチング(作動)させるので、個々のチョッパ回路のスイッチング周期(作動周期)は、全体のスイッチング周期(作動周期)の1/(1+n)となる。
すなわち、本発明によれば、個々のチョッパ回路における主スイッチのスイッチング周期(作動周期)を従来よりも長くすることができるので、補助スイッチの先行時間を調節して主スイッチのソフトスイッチングを実現するに際して、主スイッチの制御処理における時間的な余裕を従来よりも長く確保することが可能であり、よって主スイッチのスイッチング周期(作動周期)を一定周期に維持することができる。
すなわち、本発明によれば、個々のチョッパ回路における主スイッチのスイッチング周期(作動周期)を従来よりも長くすることができるので、補助スイッチの先行時間を調節して主スイッチのソフトスイッチングを実現するに際して、主スイッチの制御処理における時間的な余裕を従来よりも長く確保することが可能であり、よって主スイッチのスイッチング周期(作動周期)を一定周期に維持することができる。
以下、図面を参照して、本発明の一実施形態について説明する。
本実施形態に係る電力変換装置は、図1に示すように、第1昇圧チョッパ回路A、第2昇圧チョッパ回路B及びスイッチ制御部Cによって構成されている。
本実施形態に係る電力変換装置は、図1に示すように、第1昇圧チョッパ回路A、第2昇圧チョッパ回路B及びスイッチ制御部Cによって構成されている。
第1昇圧チョッパ回路A及び第2昇圧チョッパ回路Bは、入力同士が接続されると共に出力同士も接続されることにより、互いに並列接続されている。このように並列接続された第1昇圧チョッパ回路A及び第2昇圧チョッパ回路Bは、全体として、直流電源E1から入力された直流電力を昇圧して負荷RLに供給する昇圧チョッパ回路部Dを構成している。
第1昇圧チョッパ回路Aは、図示するように入力コンデンサC1、第1主リアクトルL11、第1補助リアクトルL12、第1主スイッチS11、第1補助スイッチS12、第1補助ダイオードD11、第1スナバコンデンサC12、第1出力ダイオードD15、平滑コンデンサC3から構成されている。
入力コンデンサC1は、一端が上記直流電源E1のプラス端子に、また他端が直流電源E1のマイナス端子にそれぞれ接続されている。第1補助リアクトルL12は、一端が上記直流電源E1のプラス端子に、また他端が第1主リアクトルL11の一端にそれぞれ接続されている。第1主リアクトルL11は、一端が第1補助リアクトルL12の他端に、また他端が第1出力ダイオードD15のアノード端子にそれぞれ接続されている。
第1主スイッチS11は、一端が第1主リアクトルL11の他端つまり第1出力ダイオードD15のアノード端子に、また他端が入力コンデンサC1の他端つまり直流電源E1のマイナス端子にそれぞれ接続されている。第1補助スイッチS12は、一端が第1主リアクトルL11の一端つまり第1補助リアクトルL12の他端に、また他端が第1補助ダイオードD11のカソード端子にそれぞれ接続されている。第1補助ダイオードD11は、アノード端子が第1主スイッチS11の一端に、またカソード端子が第1補助スイッチS12の他端にそれぞれ接続されている。
第1スナバコンデンサC12は、一端が第1補助ダイオードD11のカソード端子つまり第1補助スイッチS12の他端に、また他端が第1主スイッチS11の他端にそれぞれ接続されている。第1出力ダイオードD15は、アノード端子が第1主リアクトルL11の他端つまり第1主スイッチS11の一端に、またカソード端子が負荷RLの一端にそれぞれ接続されている。平滑コンデンサC3は、一端が第1出力ダイオードD15のカソード端子つまり負荷RLの一端に、また他端が負荷RLの他端つまり第1主スイッチS11及び入力コンデンサC1の各他端にそれぞれ接続されている。
第2昇圧チョッパ回路Bは、図示するように、第2主リアクトルL21、第2補助リアクトルL22、第2主スイッチS21、第2補助スイッチS22、第2補助ダイオードD21、第2スナバコンデンサC22、第2出力ダイオードD25から構成されている。
第2補助リアクトルL22は、一端が上記直流電源E1のプラス端子に、また他端が第2主リアクトルL21の一端にそれぞれ接続されている。第2主リアクトルL21は、一端が第2補助リアクトルL22の他端に、また他端が第2出力ダイオードD25のアノード端子にそれぞれ接続されている。第2主スイッチS21は、一端が第2主リアクトルL21の他端つまり第2出力ダイオードD25のアノード端子に、また他端が入力コンデンサC1の他端つまり直流電源E1のマイナス端子にそれぞれ接続されている。
第2補助スイッチS22は、一端が第2主リアクトルL21の一端つまり第2補助リアクトルL22の他端に、また他端が第2補助ダイオードD21のカソード端子にそれぞれ接続されている。第2補助ダイオードD21は、アノード端子が第2主スイッチS21の一端に、またカソード端子が第2補助スイッチS22の他端にそれぞれ接続されている。第2スナバコンデンサC22は、一端が第2補助ダイオードD21のカソード端子つまり第2補助スイッチS22の他端に、また他端が第2主スイッチS21の他端にそれぞれ接続されている。第2出力ダイオードD25は、アノード端子が第2主リアクトルL21の他端つまり第2主スイッチS21の一端に、またカソード端子が負荷RLの一端にそれぞれ接続されている。
このような構成を有する第1昇圧チョッパ回路A及び第2昇圧チョッパ回路Bは、ソフトスイッチングの方式として、周知のSAZZ(Snubber Assisted Zero Voltage and Zero Current Transition)方式を適用したものである。なお、上記SAZZ方式によるソフトスイッチングの原理については、上述した特許文献1、2等に記載されているように周知なので、ここでは詳細な説明を割愛する。
なお、第1昇圧チョッパ回路Aにおける入力コンデンサC1及び平滑コンデンサC3は、第2昇圧チョッパ回路Bの入力コンデンサ及び平滑コンデンサとしても機能するものである。すなわち、入力コンデンサC1及び平滑コンデンサC3は、便宜的に第1昇圧チョッパ回路Aの構成要素としたが、実質的には第1昇圧チョッパ回路A及び第2昇圧チョッパ回路Bの両方に供用される回路素子である。
スイッチ制御部Cは、第1昇圧チョッパ回路A及び第2昇圧チョッパ回路Bの作動を制御する制御手段である。すなわち、スイッチ制御部Cは、第1スナバコンデンサC12及び第2スナバコンデンサC22の各電圧(各端子間電圧)に基づいて、第1主スイッチS11、第1補助スイッチS12、第2主スイッチS21及び第2補助スイッチS22のON/OFF動作を制御する。このようなスイッチ制御部Cは、図2に示すように、演算部1とスイッチング信号生成部2とから構成されている。
演算部1は、スイッチング信号生成部2から入力される割り込み信号に基づいて第1スナバコンデンサC12の電圧(第1スナバ電圧)及び第2スナバコンデンサC22の電圧(第2スナバ電圧)を取り込み、当該第1スナバ電圧及び第2スナバ電圧に基づいて第1先行時間Ts1及び第2先行時間Ts2を演算する。上記割り込み信号は、第1スナバコンデンサC12及び第2スナバコンデンサC22の各電圧を取り込むタイミングを示す取込指示信号である。
演算部1は、例えば第1スナバコンデンサC12の電圧(アナログ信号)をデジタル信号に変換する第1A/Dコンバータと、第2スナバコンデンサC22の電圧(アナログ信号)をデジタル信号に変換する第2A/Dコンバータとを備えており、上記取込指示信号(割り込み信号)に同期して第1スナバコンデンサC12及び第2スナバコンデンサC22の各電圧をサンプリングして取り込む。
ここで、第1先行時間Ts1は、第1主スイッチS11のON遷移タイミングに対する第1補助スイッチS12のON遷移タイミングの時間差であり、一方、第2先行時間Ts2は、第2主スイッチS21のON遷移タイミングに対する第2補助スイッチS22のON遷移タイミングの時間差である。
また、演算部1は、スイッチング信号生成部2が各種のスイッチング信号を生成するために必要な各種の情報(信号生成データ)を記憶しており、当該信号生成データをスイッチング信号生成部2に出力する。この信号生成データには、上記第1先行時間Ts1及び第2先行時間Ts2の他、第1主スイッチS11及び第2主スイッチS21のON期間とOFF期間との比(デューティ比)及び第1昇圧チョッパ回路A及び第2昇圧チョッパ回路Bの作動周期を示すデータが少なくとも含まれる。
スイッチング信号生成部2は、予め設定されたデッドタイムTD及び上記演算部1から入力される信号生成データを記憶する記憶領域を備える。また、スイッチング信号生成部2は、上記取込指示信号(割り込み信号)を演算部1に出力すると共に、上記信号生成データ及びデッドタイムTDに基づいて、図3に示すような第1主スイッチング信号、第1補助スイッチング信号、第2主スイッチング信号及び第2補助スイッチング信号を生成する。なお、上記デッドタイムTDは、スイッチ制御部Cが昇圧チョッパ回路部Dを制御する上で昇圧チョッパ回路部Dの動作の安全性を確保するために便宜的に設定されると共に、上記第1、第2先行時間Ts1,Ts2に応じて可変する可変期間である。
上記第1主スイッチング信号は、第1主スイッチS11に駆動信号として出力するスイッチング信号であり、第1補助スイッチング信号は、第1補助スイッチS12に駆動信号として出力するスイッチング信号である。また、第2主スイッチング信号は、第2主スイッチS21に駆動信号として出力するスイッチング信号であり、第2補助スイッチング信号は、第2補助スイッチS22に駆動信号として出力するスイッチング信号である。
また、スイッチング信号生成部2は、上記取込指示信号(割り込み信号)を第1主スイッチング信号あるいは第2主スイッチング信号に同期させて演算部1に出力する。すなわち、取込指示信号(割り込み信号)は、図4に示すように、第1主スイッチング信号あるいは第2主スイッチング信号に対して所定の時間(遅延時間Td)だけ遅延したタイミングで演算部1に出力される。
この結果として、第1スナバコンデンサC12及び第2スナバコンデンサC22の各電圧は、第1主スイッチS11あるいは第2主スイッチS21の作動によって第1スナバコンデンサC12及び第2スナバコンデンサC22の各電圧に重畳するリップルが十分に減衰したタイミングで演算部1に取り込まれる。なお、このようなスイッチング信号生成部2は、本電力変換装置に電源が投入されると、速やかに処理を開始するCPLD(Complex Programmable Logic Device)によって構成されている。
次に、このように構成された本電力変換装置の動作について、図5のフローチャートに沿って、また図3のタイミングチャートを参照して詳しく説明する。
なお、このフローチャートは、スイッチング信号生成部2における第1主スイッチング信号、第1補助スイッチング信号、第2主スイッチング信号及び第2補助スイッチング信号の波形生成処理を示している。すなわち、本電力変換装置のスイッチ制御部Cは、スイッチング信号生成部2が演算部1に対して主導的に動作して昇圧チョッパ回路部Dを制御する。
この波形生成処理は、第1昇圧チョッパ回路A及び第2昇圧チョッパ回路Bの作動周期として予め設定された繰り返し周期の1周期毎に行われるが、スイッチング信号生成部2は、第1昇圧チョッパ回路Aに関する波形生成、つまり第1補助スイッチング信号及び第1主スイッチング信号の生成処理を先行して行うが、最初に演算部1が予め演算した第1先行時間Ts1及び第2先行時間Ts2を演算部1から取り込む(ステップS1)。そして、スイッチング信号生成部2は、波形生成処理の開始時刻(基準時刻t0)から上記デッドタイムTDが経過したか否かを判断する(ステップS2)。
スイッチング信号生成部2は、このステップS2における判断が「Yes」の場合は、第1補助スイッチS12をOFF状態からON状態に変化させるように、基準時刻t0からデッドタイムTDが経過した時刻t1(第1先行時刻)において第1補助スイッチング信号をL(ロー)状態からH(ハイ)状態に遷移させる(ステップS3)。一方、スイッチング信号生成部2は、このステップS2における判断が「No」の場合は、デッドタイムTDが経過するまでステップS2の判断処理を繰り返すことにより、基準時刻t0からデッドタイムTDが経過するのを待つ。
続いて、スイッチング信号生成部2は、上記第1先行時刻t1から第1先行時間Ts1が経過したか否かを判断する(ステップS4)。スイッチング信号生成部2は、このステップS4における判断が「Yes」の場合は、第1主スイッチS11をOFF状態からON状態に変化させるように、第1先行時刻t1から第1先行時間Ts1が経過した時刻t2(第1主ON時刻)において第1主スイッチング信号をL(ロー)状態からH(ハイ)状態に遷移させる(ステップS5)。一方、スイッチング信号生成部2は、このステップS4における判断が「No」の場合は、第1先行時間Ts1が経過するまでステップS4の判断処理を繰り返すことにより、第1先行時刻t1から第1先行時間Ts1が経過するのを待つ。
続いて、スイッチング信号生成部2は、上記第1主ON時刻t2から遅延時間Tdが経過したか否かを判断する(ステップS6)。スイッチング信号生成部2は、このステップS6における判断が「Yes」の場合、第1主ON時刻t2から遅延時間Tdが経過した時刻t3(第1取込指示時刻)において第1スナバコンデンサC12の電圧(第1スナバ電圧)の取り込みを指示する取込指示信号を演算部1に出力する(ステップS7)。
演算部1は、上記取込指示信号を第1取込指示時刻t3に割り込み信号として受け付けることにより、第1スナバコンデンサC12の電圧(第1スナバ電圧)を速やかに取り込み、当該第1スナバ電圧に基づいて次の作動周期に適用する第1先行時間Ts1を演算する。なお、スイッチング信号生成部2は、このステップS6における判断が「No」の場合には、遅延時間Tdが経過するまでステップS6の判断処理を繰り返すことにより、上記第1主ON時刻t2から遅延時間Tdが経過するのを待つ。
ここで、図4に示すように、第1取込指示時刻t3から遅延時間Tdだけ遅延したタイミングでは、第1スナバ電圧は、第1主スイッチS11がOFF状態からON状態に変化することに起因して第1スナバ電圧に重畳する電圧リップルが十分に減衰している。すなわち、演算部1が取り込む(サンプリングする)第1スナバ電圧は第1スナバコンデンサC12の真の端子間電圧を示すものとなるので、第1スナバコンデンサC12の真の端子間電圧を正確に検出することが可能である。
続いて、スイッチング信号生成部2は、上記第1主ON時刻t2からON設定時間Tonが経過したか否かを判断する(ステップS8)。このON設定時間Tonは、第1主スイッチS11をON状態とする期間であり、スイッチング信号生成部2が演算部1から予め取り込んだ第1主スイッチS11のデューティ比と作動周期とによって規定される期間である。
このステップS8における判断が「Yes」の場合、スイッチング信号生成部2は、第1主スイッチS11及び第1補助スイッチS12をON状態からOFF状態に変化させるように、第1主ON時刻t2からON設定時間Tonが経過した時刻t4(第1OFF時刻)において第1主スイッチング信号及び第1補助スイッチング信号をH(ハイ)状態からL(ロー)状態に遷移させる(ステップS9)。一方、スイッチング信号生成部2は、このステップS8における判断が「No」の場合は、ON設定時間Tonが経過するまでステップS8の判断処理を繰り返すことにより、第1主ON時刻t2からON設定時間Tonが経過するのを待つ。
このようにして第1主スイッチング信号及び第1補助スイッチング信号がH(ハイ)状態からL(ロー)状態に遷移すると、スイッチング信号生成部2は、第1昇圧チョッパ回路Aに関する第1補助スイッチング信号及び第1主スイッチング信号の生成処理に代えて、第2昇圧チョッパ回路Bに関する第2補助スイッチング信号及び第2主スイッチング信号の生成処理を行う。
すなわち、スイッチング信号生成部2は、作動周期の半周期から第2先行時間Ts2を減算した時間(切替時間Te)が上記第1主ON時刻t2から経過したか否かを判断する(ステップS10)。スイッチング信号生成部2は、このステップS10における判断が「Yes」の場合は、第2補助スイッチS22をOFF状態からON状態に変化させるように、第1主ON時刻t2から切替時間Teが経過した時刻t5(第2先行時刻)において第2補助スイッチング信号をL(ロー)状態からH(ハイ)状態に遷移させる(ステップS11)。なお、スイッチング信号生成部2は、このステップS10における判断が「No」の場合には、切替時間Teが経過するまでステップS10の判断処理を繰り返すことにより、第1主ON時刻t2から切替時間Teが経過するのを待つ。
続いて、スイッチング信号生成部2は、上記第2先行時刻t5から第2先行時間Ts2が経過したか否かを判断する(ステップS12)。スイッチング信号生成部2は、このステップS12における判断が「Yes」の場合は、第2主スイッチS21をOFF状態からON状態に変化させるように、第2先行時刻t5から第2先行時間Ts2が経過した時刻t6(第2主ON時刻)において第2主スイッチング信号をL(ロー)状態からH(ハイ)状態に遷移させる(ステップS13)。一方、スイッチング信号生成部2は、このステップS12における判断が「No」の場合は、第2先行時間Ts2が経過するまでステップS12の判断処理を繰り返すことにより、第2先行時刻t5から第2先行時間Ts2が経過するのを待つ。
続いて、スイッチング信号生成部2は、上記第2主ON時刻t6から遅延時間Tdが経過したか否かを判断する(ステップS14)。スイッチング信号生成部2は、このステップS14における判断が「Yes」の場合、第2主ON時刻t6から遅延時間Tdが経過した時刻t7(第2取込指示時刻)において第2スナバコンデンサC22の電圧(第2スナバ電圧)の取り込みを指示する取込指示信号を演算部1に出力する(ステップS15)。
演算部1は、上記取込指示信号を第2取込指示時刻t7に割り込み信号として受け付けることにより、第2スナバコンデンサC22の電圧(第2スナバ電圧)を速やかに取り込み、当該第2スナバ電圧に基づいて次の作動周期に適用する第2先行時間Ts2を演算する。なお、スイッチング信号生成部2は、このステップS14における判断が「No」の場合には、遅延時間Tdが経過するまでステップS14の判断処理を繰り返すことにより、上記第2主ON時刻t6から遅延時間Tdが経過するのを待つ。
続いて、スイッチング信号生成部2は、上記第2主ON時刻t6からON設定時間Tonが経過したか否かを判断する(ステップS16)。なお、このON設定時間Tonは、上述した第1主スイッチS11に関するON設定時間Tonと全く同一の期間である。
このステップS16における判断が「Yes」の場合、スイッチング信号生成部2は、第2主スイッチS21及び第2補助スイッチS22をON状態からOFF状態に変化させるように、第2主ON時刻t6からON設定時間Tonが経過した時刻t8(第2OFF時刻)において第2主スイッチング信号及び第2補助スイッチング信号をH(ハイ)状態からL(ロー)状態に遷移させる(ステップS17)。一方、スイッチング信号生成部2は、このステップS16における判断が「No」の場合は、ON設定時間Tonが経過するまでステップS16の判断処理を繰り返すことにより、第2主ON時刻t6からON設定時間Tonが経過するのを待つ。
また、上記第2OFF時刻t8は、図3に示すように、基準時刻t0から作動周期の1周期分が経過した時刻である。スイッチング信号生成部2は、第2主スイッチング信号及び第2補助スイッチング信号をH(ハイ)状態からL(ロー)状態に遷移させると、第2昇圧チョッパ回路Bに関する第2補助スイッチング信号及び第2主スイッチング信号の生成処理を終了する。
そして、スイッチング信号生成部2は、上述したステップS1〜S17の一連の処理を再度繰り返すことにより、第2OFF時刻t8を新たな基準時刻として作動周期の次の1周期に関する第1補助スイッチング信号、第1主スイッチング信号、第2補助スイッチング信号及び第2主スイッチング信号の生成処理を行う。この次の1周期では、ステップS7の取込指示信号に基づいて演算部1が新たに演算した第1先行時間Ts1、またステップS14の取込指示信号に基づいて演算部1が新たに演算した第2先行時間Ts2が用いて、第1補助スイッチング信号、第1主スイッチング信号、第2補助スイッチング信号及び第2主スイッチング信号が生成される。
このような第1補助スイッチング信号及び第1主スイッチング信号と第2補助スイッチング信号及び第2主スイッチング信号とによって駆動される第1昇圧チョッパ回路A及び第2昇圧チョッパ回路Bは、図3に示すように、第1昇圧チョッパ回路A及び第2昇圧チョッパ回路Bに予め設定された作動周期毎に繰り返すと共に位相が作動周期の半周期分だけズレたタイミングでON/OFFを繰り返すが、第1昇圧チョッパ回路A及び第2昇圧チョッパ回路Bからなる昇圧チョッパ回路部Dとして見ると、上記作動周期の1/2の作動周期を備えるものである。
このような昇圧チョッパ回路部Dの作動周期を単一の昇圧チョッパ回路で実現する場合には、主スイッチング信号と補助スイッチング信号とを本電力変換装置の1/2の期間で生成する必要があるので、主スイッチのスイッチング周期(作動周期)を一定周期に維持することができない事態が生じ得るが、本電力変換装置によれば、第1補助スイッチング信号及び第1主スイッチング信号、また第2補助スイッチング信号及び第2主スイッチング信号を昇圧チョッパ回路部Dの作動周期の1/2の期間で生成すればよいので、第1主スイッチS11及び第2主スイッチS21のスイッチング周期(作動周期)を一定周期に維持することができる。
なお、本発明は上記実施形態に限定されるものではなく、例えば以下のような変形例が考えられる。
(1)上記実施形態では、第1昇圧チョッパ回路A及び第2昇圧チョッパ回路B、つまり2つの昇圧チョッパ回路によって昇圧チョッパ回路部Dを構成したが、本発明はこれに限定されない。例えば、3つ以上の昇圧チョッパ回路によって昇圧チョッパ回路部を構成してもよい。また、昇圧チョッパ回路に代えて、降圧チョッパ回路あるいは昇降圧チョッパ回路を採用してもよい。
(1)上記実施形態では、第1昇圧チョッパ回路A及び第2昇圧チョッパ回路B、つまり2つの昇圧チョッパ回路によって昇圧チョッパ回路部Dを構成したが、本発明はこれに限定されない。例えば、3つ以上の昇圧チョッパ回路によって昇圧チョッパ回路部を構成してもよい。また、昇圧チョッパ回路に代えて、降圧チョッパ回路あるいは昇降圧チョッパ回路を採用してもよい。
例えば昇降圧チョッパ回路の具体例として、図6に示す回路が考えられる。なお、この図6では、上記実施形態の第1昇圧チョッパ回路Aに対応する第1昇降圧チョッパ回路A’のみを便宜的に示している。上記実施形態の第2昇圧チョッパ回路Bに対応する第2昇降圧チョッパ回路は、図6に示す回路と同様である。
本変形例に係る第1昇降圧チョッパ回路A’は、第1昇圧チョッパ回路Aにおける第1出力ダイオードD15をスイッチ(第1入出力スイッチS13)に置き換えると共に、当該第1入出力スイッチS13のソフトスイッチング用に第1入出力補助ダイオードD12、第1入出力スナバコンデンサC13及び第1入出力補助スイッチS14を新たに追加したものである。また、第1入出力スナバコンデンサC13の端子間電圧は、第1スナバコンデンサC12の端子間電圧と同様に、スイッチ制御部Cに取り込まれて第1入出力補助スイッチS14のスイッチングタイミングの設定処理に供される。
このような第1昇降圧チョッパ回路A’では、力行動作時には第1主スイッチS11及び第1補助スイッチS12がスイッチング動作をして直流電源E1の直流電力が昇圧されて負荷RLに供給される。一方、第1昇降圧チョッパ回路A’の回生動作時には、第1入出力スイッチS13及び第1入出力補助スイッチS14がスイッチング動作をして負荷RL側の回生電力が直流電源E1に供給(充電)される。この回生動作時には、第1入出力スイッチS13がスイッチングすることによって直流電源E1への電力の回生が実現され、また第1入出力補助スイッチS14がスイッチングすることによって第1入出力スイッチS13のソフトスイッチングが実現される。
(2)上記実施形態では、第1先行時間Ts1及び第2先行時間Ts2を演算することにより、第1昇圧チョッパ回路A及び第2昇圧チョッパ回路Bについて個別に先行時間を管理しているが、本発明はこれに限定されない。例えば、演算部1で第1先行時間Ts1あるいは第2先行時間Ts2のいずれか一方を演算し、当該一方を第1昇圧チョッパ回路A及び第2昇圧チョッパ回路Bに適用してもよい。
(3)上記実施形態では、第1主ON時刻あるいは第2主ON時刻から遅延時間Tdだけ遅れたタイミングで第1スナバ電圧あるは第2スナバ電圧を演算部1に取り込んだが、本発明はこれに限定されない。必要に応じて、第1主ON時刻あるいは第2主ON時刻に対して所定の小時間だけ先行した時刻に、もしくは第1主ON時刻あるいは第2主ON時刻に第1スナバ電圧あるいは第2スナバ電圧を演算部1に取り込んでもよい。
(4)上記実施形態では、デッドタイムTDを第1、第2先行時間Ts1,Ts2に応じて可変する可変期間とすることにより、第1主スイッチS11と第2主スイッチS21とが動作周期の半周期毎にONするようにしたが、本発明はこれに限定されない。例えば、デッドタイムTDを固定期間とし、第1主スイッチS11と第2主スイッチS21とONタイミングが動作周期の半周期から多少ずれるようにしてもよい。なお、この場合には第1、第2先行時間Ts1,Ts2の可変量を全体動作に影響が出ないように制限する必要がある。
A…第1昇圧チョッパ回路、B…第2昇圧チョッパ回路、C…スイッチ制御部、D…昇圧チョッパ回路部、S11…第1主スイッチ、S12…第1補助スイッチ、C12…第1スナバコンデンサ、S21…第2主スイッチ、S22…第2補助スイッチ、C22…第2スナバコンデンサ、1…演算部、2…スイッチング信号生成部
Claims (4)
- 入力電力を変圧して出力すると共に第1のチョッパ回路と、
該第1のチョッパ回路に並列接続されたn個(n:自然数)のチョッパ回路と、
前記各チョッパ回路を所定の順番で交互にスイッチング制御するスイッチ制御部と、を具備し、
前記各チョッパ回路は、前記入力電力を変圧するための主スイッチと、当該主スイッチに並列接続されたスナバコンデンサと、前記主スイッチのソフトスイッチングを実現するための補助スイッチとを少なくとも備え、
前記スイッチ制御部は、前記スナバコンデンサの電圧に基づいて前記主スイッチに先行して前記補助スイッチを作動させることにより前記主スイッチのソフトスイッチングを実現させることを特徴とする電力変換装置。 - 前記スイッチ制御部は、
前記スナバコンデンサの電圧に基づいて前記補助スイッチを作動させるタイミングを演算する演算部と、
該演算部から入力される前記タイミングを示す信号に基づいて前記各チョッパ回路の前記主スイッチ及び前記補助スイッチを駆動するスイッチング信号を生成するスイッチング信号生成部と
を備えることを特徴とする請求項1記載の電力変換装置。 - 前記スイッチング信号生成部は、前記スナバコンデンサの電圧を取り込むタイミングを示す取込指示信号を前記演算部に出力し、
前記演算部は、前記取込指示信号に基づいて前記スナバコンデンサの電圧を取り込む
ことを特徴とする請求項2記載の電力変換装置。 - 前記スイッチング信号生成部は、前記主スイッチの作動によって前記スナバコンデンサの電圧に重畳するリップルが減衰したタイミングを前記取込指示信号として前記演算部に出力する
ことを特徴とする請求項2または3記載の電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014004366A JP2015133837A (ja) | 2014-01-14 | 2014-01-14 | 電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014004366A JP2015133837A (ja) | 2014-01-14 | 2014-01-14 | 電力変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015133837A true JP2015133837A (ja) | 2015-07-23 |
Family
ID=53900648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014004366A Pending JP2015133837A (ja) | 2014-01-14 | 2014-01-14 | 電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015133837A (ja) |
-
2014
- 2014-01-14 JP JP2014004366A patent/JP2015133837A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015503901A5 (ja) | ||
RU2011151481A (ru) | Система и способ контроля подачи электроэнергии | |
RU2010143428A (ru) | Преобразователь частоты и стабилизации напряжения источника бесперебойного питания | |
US9343986B2 (en) | Power converter with current feedback loop | |
JP2019503160A5 (ja) | ||
WO2018061749A1 (ja) | 信号発生回路及び電源装置 | |
JP2009112142A (ja) | コンバータ回路およびコンバータ制御方法 | |
JP2013251983A (ja) | 電力変換装置 | |
CN106067738B (zh) | 电力变换装置 | |
CN112564482A (zh) | 四开关管升降压变换器控制方法、装置、控制器及存储介质 | |
JP5167733B2 (ja) | 昇圧型dc/dcコンバータ | |
JP2015133837A (ja) | 電力変換装置 | |
JP5858533B2 (ja) | 制御装置および電力変換回路の制御装置 | |
JP6103557B1 (ja) | 電力変換装置および電力変換装置の制御方法 | |
JP5884345B2 (ja) | 共振型電力変換装置 | |
JP7305348B2 (ja) | 電力変換装置 | |
JP2009142005A (ja) | 系統連係型インバータ制御装置及び制御方法 | |
WO2018079033A1 (ja) | 電圧変換装置、電圧変換回路の降圧制御方法、電圧変換回路の昇圧制御方法及びコンピュータプログラム | |
JPWO2019187306A1 (ja) | 電源装置、電源装置の制御方法及びコンピュータプログラム | |
JP6260587B2 (ja) | 電源装置 | |
KR101299474B1 (ko) | 전력변환장치 | |
JP2015037363A (ja) | 電力変換装置 | |
JP2018182882A (ja) | 電力変換回路の制御装置、電力変換装置 | |
RU2356160C1 (ru) | Способ преобразования постоянного напряжения в квазисинусоидальное с широтно-импульсной модуляцией (варианты) | |
JP5827521B2 (ja) | 昇降圧チョッパ型電源装置 |