JP2015133360A - Method for manufacturing multilayer ceramic electronic component - Google Patents

Method for manufacturing multilayer ceramic electronic component Download PDF

Info

Publication number
JP2015133360A
JP2015133360A JP2014002711A JP2014002711A JP2015133360A JP 2015133360 A JP2015133360 A JP 2015133360A JP 2014002711 A JP2014002711 A JP 2014002711A JP 2014002711 A JP2014002711 A JP 2014002711A JP 2015133360 A JP2015133360 A JP 2015133360A
Authority
JP
Japan
Prior art keywords
temperature
multilayer ceramic
electronic component
internal electrode
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014002711A
Other languages
Japanese (ja)
Other versions
JP6314480B2 (en
Inventor
明大 鶴
Akihiro Tsuru
明大 鶴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014002711A priority Critical patent/JP6314480B2/en
Publication of JP2015133360A publication Critical patent/JP2015133360A/en
Application granted granted Critical
Publication of JP6314480B2 publication Critical patent/JP6314480B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer ceramic capacitor which suppresses a decrease and an increase in a coverage of inner electrodes and achieves high capacity and excellent pressure resistance and reliability, in a method for manufacturing a multilayer ceramic electronic component such as a multilayer ceramic capacitor and the like.SOLUTION: The present invention is a method for manufacturing a multilayer ceramic electronic component having inner electrodes configured by a material made of at least conductive powder and oxide powder, the method including a step of baking an unbaked ceramic body. After holding the ceramic body at at least one temperature (first holding temperature) between 600°C to 700°C in the baking step, the temperature is increased at a speed of 20°C/min or more within a temperature range of at least 100°C or more between 600°C to 900°C, and followed by being held at at least one temperature (second holding temperature) between 800°C to 900°C.

Description

本発明は、積層セラミック電子部品の製造方法に関し、たとえば、積層セラミックコンデンサ、積層セラミックインダクタ、積層セラミックバリスタおよび積層セラミックサーミスタなどの積層セラミック電子部品の製造方法に関する。   The present invention relates to a method for manufacturing a multilayer ceramic electronic component, for example, a method for manufacturing a multilayer ceramic electronic component such as a multilayer ceramic capacitor, a multilayer ceramic inductor, a multilayer ceramic varistor, and a multilayer ceramic thermistor.

一般的に、積層セラミックコンデンサ等の積層セラミック電子部品は、内部電極材料が形成されたセラミックグリーンシートを積層圧着し、焼成して製造される。この積層セラミック電子部品の製造方法における焼成の工程では、内部電極材料とセラミックが焼結する最高温度まで昇温させ、最高温度で保持した後、降温するという温度制御がなされている。このような温度制御の昇温時には、内部電極材料の焼結とセラミックの焼結の両方を考慮した上で、常温から最高温度まで最適な昇温速度で昇温させるようにしている。
一方、近年、積層セラミック電子部品の薄膜多層化に伴って、焼成後、クラックやデラミネーションが問題となっている。これらの問題は、内部電極およびセラミック層が薄くなり、積層数が増えることにより、セラミックと内部電極材料の焼成による収縮率の違いに起因するものである。
In general, a multilayer ceramic electronic component such as a multilayer ceramic capacitor is manufactured by laminating and pressing a ceramic green sheet on which an internal electrode material is formed, and firing it. In the firing step in the method of manufacturing the multilayer ceramic electronic component, temperature control is performed such that the temperature is raised to the maximum temperature at which the internal electrode material and the ceramic are sintered, held at the maximum temperature, and then lowered. In such temperature control, the temperature is raised at an optimum rate from the normal temperature to the maximum temperature in consideration of both the sintering of the internal electrode material and the sintering of the ceramic.
On the other hand, in recent years, cracks and delamination have become a problem after firing as the multilayer ceramic electronic components are made thin. These problems are caused by a difference in shrinkage ratio due to firing of the ceramic and the internal electrode material due to the thinning of the internal electrode and the ceramic layer and an increase in the number of laminated layers.

そこで、特許文献1に記載の積層セラミック電子部品の製造方法における焼成の工程では、金属粉末層の収縮開始温度とセラミック粉末層の収縮開始温度の間を1時間当り50℃以下の速度で昇温させることで、緩やかに内部電極の焼結が進行するために層間剥離を抑制している。   Therefore, in the firing step in the method of manufacturing a multilayer ceramic electronic component described in Patent Document 1, the temperature is increased at a rate of 50 ° C. or less per hour between the shrinkage start temperature of the metal powder layer and the shrinkage start temperature of the ceramic powder layer. By doing so, delamination is suppressed because sintering of the internal electrode proceeds slowly.

また、特許文献2に記載の積層セラミック電子部品の製造方法における焼成の工程では、この焼成の工程における最高温度に達するまでの昇温時に、内部電極材料が急激に収縮する複数の温度範囲間のそれぞれにおいて少なくとも1つの温度で所定時間保持することで、内部電極材料が急激に収縮せず、セラミック素体との収縮の整合性が取れ、クラックやデラミネーションという構造欠陥の発生を抑制している。   Further, in the firing step in the method of manufacturing the multilayer ceramic electronic component described in Patent Document 2, when the temperature rises until the maximum temperature in the firing step is reached, the internal electrode material rapidly shrinks between a plurality of temperature ranges. By holding each at a predetermined temperature for a predetermined time in each case, the internal electrode material does not shrink rapidly, the consistency of shrinkage with the ceramic body can be taken, and the occurrence of structural defects such as cracks and delamination is suppressed. .

特開平10−303063号公報Japanese Patent Laid-Open No. 10-303063 特開2004−047902号公報JP 2004-0479902 A

しかしながら、特許文献1および特許文献2において開示される積層セラミック電子部品の製造方法における焼成の工程においては、600℃〜900℃域における緩やかな昇温過程で、金属粉末の焼結抑制用に添加したセラミック粉末の大半が内部電極層の外へ排出されてしまい、焼結抑制効果を十分に得られず、内部電極のカバレッジの低下や太りに起因するクラックが生ずる。その結果、積層セラミックコンデンサの容量や耐圧性・信頼性が低下する問題があった。
また、金属粉末の焼結抑制材として、金属酸化物被覆層を設けた金属粉末でも同様であり、緩やかな昇温過程で大半の金属酸化物構成成分が内部電極層の外へ排出されてしまい、焼結抑制効果を十分に得られない問題があった。
However, in the firing step in the method of manufacturing a multilayer ceramic electronic component disclosed in Patent Document 1 and Patent Document 2, it is added for suppressing the sintering of metal powder in a moderate temperature rising process in the range of 600 ° C to 900 ° C. Most of the ceramic powder thus discharged is discharged out of the internal electrode layer, so that a sufficient sintering suppression effect cannot be obtained, and cracks are caused due to a decrease in the coverage or thickness of the internal electrode. As a result, there has been a problem that the capacity, pressure resistance and reliability of the multilayer ceramic capacitor are lowered.
The same applies to a metal powder provided with a metal oxide coating layer as a sintering inhibitor for metal powder, and most of the metal oxide components are discharged out of the internal electrode layer during a gradual temperature rise process. There was a problem that the sintering suppressing effect could not be sufficiently obtained.

それゆえに、本発明の目的は、積層セラミックコンデンサ等の積層セラミック電子部品の製造方法において、内部電極のカバレッジの低下や太りを抑制し、高容量化や耐圧性・信頼性に優れた積層セラミックコンデンサを提供することである。   SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a multilayer ceramic capacitor excellent in high capacity, high withstand voltage, and high reliability in a method of manufacturing a multilayer ceramic electronic component such as a multilayer ceramic capacitor by suppressing a decrease in the coverage and thickness of the internal electrode. Is to provide.

この発明にかかる積層セラミック電子部品の製造方法は、未焼成のセラミック素体を焼成する工程を含み、少なくとも導電性粉末と酸化物粉末からなる材料で構成された内部電極を有する積層セラミック電子部品の製造方法において、焼成する工程の600℃〜700℃の間で少なくとも1つの温度で保持したのち、600℃〜900℃の間の少なくとも100℃以上の温度範囲において、20℃/分以上の速度で昇温させ、さらに800℃〜900℃の間で少なくとも1つの温度で保持することを特徴とする、積層セラミック電子部品の製造方法である。
また、この発明にかかる積層セラミック電子部品の製造方法は、内部電極を構成する導電性粉末がNi,Cuからなる物質群より選ばれる少なくとも1種、または物質群より選ばれる少なくとも1種を含有する合金を含むものであることが好ましい。
さらに、この発明にかかる積層セラミック電子部品の製造方法は、内部電極を構成する酸化物が、導電性粉末の主成分元素より卑な元素からなる少なくとも1種以上の金属酸化物または複合金属酸化物であることが好ましい。
また、この発明にかかる積層セラミック電子部品の製造方法は、内部電極を構成する導電性粉末の比表面積径とセラミック粉末の比表面積径との粒径比率である、(セラミック粉末比表面積径)/(導電性粉末比表面積径)が、0.01以上0.20以下であることが好ましい。
さらに、この発明にかかる積層セラミック電子部品の製造方法は、内部電極を構成する酸化物粉末が、セラミック層の主成分と同じ成分であることが好ましい。
また、この発明にかかる積層セラミック電子部品の製造方法は、内部電極を構成する酸化物粉末が、ペロブスカイト構造の酸化物であることが好ましい。
さらに、この発明にかかる積層セラミック電子部品の製造方法は、内部電極を構成する酸化物粉末の主成分が、チタン酸バリウムであることが好ましい。
A method for manufacturing a multilayer ceramic electronic component according to the present invention includes a step of firing an unfired ceramic body, and includes a multilayer ceramic electronic component having an internal electrode made of a material composed of at least a conductive powder and an oxide powder. In the production method, after holding at least one temperature between 600 ° C. and 700 ° C. in the baking step, at a rate of 20 ° C./min or more in a temperature range of at least 100 ° C. between 600 ° C. and 900 ° C. A method for producing a multilayer ceramic electronic component, wherein the temperature is raised and further maintained at at least one temperature between 800 ° C. and 900 ° C.
In the method for producing a multilayer ceramic electronic component according to the present invention, the conductive powder constituting the internal electrode contains at least one selected from the group of substances consisting of Ni and Cu, or at least one selected from the group of substances. It is preferable that it contains an alloy.
Furthermore, in the method for producing a multilayer ceramic electronic component according to the present invention, the oxide constituting the internal electrode is at least one metal oxide or composite metal oxide composed of a base element rather than the main component element of the conductive powder. It is preferable that
Further, the method for producing a multilayer ceramic electronic component according to the present invention is a particle size ratio of the specific surface area diameter of the conductive powder constituting the internal electrode and the specific surface area diameter of the ceramic powder, (ceramic powder specific surface area diameter) / The (conductive powder specific surface area diameter) is preferably 0.01 or more and 0.20 or less.
Furthermore, in the method for manufacturing a multilayer ceramic electronic component according to the present invention, the oxide powder constituting the internal electrode is preferably the same component as the main component of the ceramic layer.
In the method for manufacturing a multilayer ceramic electronic component according to the present invention, the oxide powder constituting the internal electrode is preferably an oxide having a perovskite structure.
Furthermore, in the method for manufacturing a multilayer ceramic electronic component according to the present invention, the main component of the oxide powder constituting the internal electrode is preferably barium titanate.

この発明にかかる積層セラミック電子部品の製造方法によれば、未焼成のセラミック素体を焼成する工程を含み、少なくとも導電性粉末と酸化物粉末からなる材料で構成された内部電極を有する積層セラミック電子部品の製造方法において、焼成する工程の600℃〜700℃の間で少なくとも1つの温度で保持したのち、600℃〜900℃の間の少なくとも100℃以上の温度範囲において、20℃/分以上の速度で昇温させ、さらに800℃〜900℃の間で少なくとも1つの温度で保持することから、セラミック成分が緻密化した金属グレインの3重点に効果的に取り込まれ、緻密化後以降の高温域でカバレッジの低下や太りによるクラックの発生し難い内部電極を形成することができる。その結果、たとえば、積層セラミックコンデンサの高容量化や高耐圧性・高信頼性化ができる。
また、この発明にかかる積層セラミック電子部品の製造方法によれば、内部電極を構成する酸化物が、導電性粉末の主成分元素より卑な元素からなる少なくとも1種以上の金属酸化物または複合金属酸化物である場合、金属グレインの3重点に効果的にセラミック成分を取り込むことができる。
さらに、この発明にかかる積層セラミック電子部品の製造方法によれば、内部電極を構成する導電性粉末の比表面積径とセラミック粉末の比表面積径との粒径比率である、(セラミック粉末比表面積径)/(導電性粉末比表面積径)が、0.01以上0.20以下である場合、金属グレインの3重点にさらに効果的にセラミック成分を取り込むことができる。
また、この発明にかかる積層セラミック電子部品の製造方法によれば、内部電極を構成する酸化物粉末が、セラミック層の主成分と同じ成分である場合、内部電極とセラミック層との間の焼結時における収縮挙動差を抑制することができる。
さらに、この発明にかかる積層セラミック電子部品の製造方法によれば、内部電極を構成する酸化物粉末が、ペロブスカイト構造の酸化物、特に、チタン酸バリウムである場合、誘電率の高い積層セラミック電子部品を得ることができる。
According to the method of manufacturing a multilayer ceramic electronic component according to the present invention, the multilayer ceramic electronic including the step of firing an unfired ceramic body and having an internal electrode composed of at least a material composed of conductive powder and oxide powder In the component manufacturing method, after holding at least one temperature between 600 ° C. and 700 ° C. in the firing step, at a temperature range of at least 100 ° C. between 600 ° C. and 900 ° C., 20 ° C./min or more Since the temperature is increased at a rate and further maintained at at least one temperature between 800 ° C. and 900 ° C., the ceramic component is effectively incorporated into the triple point of the densified metal grain, and the high temperature range after densification Thus, it is possible to form an internal electrode in which cracks due to a decrease in coverage or a thickness are unlikely to occur. As a result, for example, it is possible to increase the capacity of the multilayer ceramic capacitor and to increase the withstand voltage and reliability.
Moreover, according to the method for manufacturing a multilayer ceramic electronic component according to the present invention, the oxide constituting the internal electrode is at least one metal oxide or composite metal composed of an element lower than the main component element of the conductive powder. In the case of an oxide, the ceramic component can be effectively incorporated into the triple point of the metal grain.
Furthermore, according to the method for producing a multilayer ceramic electronic component according to the present invention, the specific surface area diameter of the ceramic powder is a particle diameter ratio between the specific surface area diameter of the conductive powder and the specific surface area diameter of the ceramic powder. ) / (Conductive powder specific surface area diameter) is 0.01 or more and 0.20 or less, the ceramic component can be more effectively incorporated into the triple point of the metal grain.
Further, according to the method of manufacturing a multilayer ceramic electronic component according to the present invention, when the oxide powder constituting the internal electrode is the same component as the main component of the ceramic layer, sintering between the internal electrode and the ceramic layer is performed. The difference in shrinkage behavior at the time can be suppressed.
Furthermore, according to the method for producing a multilayer ceramic electronic component according to the present invention, when the oxide powder constituting the internal electrode is an oxide having a perovskite structure, particularly, barium titanate, the multilayer ceramic electronic component having a high dielectric constant. Can be obtained.

本発明によれば、積層セラミックコンデンサ等の積層セラミック電子部品の製造方法において、内部電極のカバレッジの低下や太りを抑制し、高容量化や耐圧性・信頼性に優れた積層セラミックコンデンサを得ることができる。   According to the present invention, in a method for manufacturing a multilayer ceramic electronic component such as a multilayer ceramic capacitor, it is possible to obtain a multilayer ceramic capacitor that suppresses a decrease in the coverage and thickness of an internal electrode and has high capacity, excellent pressure resistance and reliability. Can do.

この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。   The above-described object, other objects, features, and advantages of the present invention will become more apparent from the following description of embodiments for carrying out the invention with reference to the drawings.

この発明が適用される積層セラミックコンデンサの一実施の形態を示す垂直断面図である。1 is a vertical sectional view showing an embodiment of a multilayer ceramic capacitor to which the present invention is applied.

1.積層セラミックコンデンサの構成
図1はこの発明が適用される積層セラミックコンデンサの一実施の形態を示す垂直断面図である。図1に示す積層セラミックコンデンサ10は、直方体状のセラミック素子12を含む。セラミック素子12は、誘電体からなる多数のセラミック層14を含む。これらのセラミック層14は積層される。
なお、セラミック層14の緻密化状態やグレインサイズに制約はない。
1. 1 is a vertical sectional view showing an embodiment of a multilayer ceramic capacitor to which the present invention is applied. A multilayer ceramic capacitor 10 shown in FIG. 1 includes a rectangular parallelepiped ceramic element 12. The ceramic element 12 includes a number of ceramic layers 14 made of a dielectric. These ceramic layers 14 are laminated.
There are no restrictions on the densified state and grain size of the ceramic layer 14.

セラミック層14間には、NiあるいはCuを用いた内部電極16aおよび16bが交互に形成される。この場合、内部電極16aは一端部がセラミック素子12の一端部に延びて形成され、内部電極16bは一端部がセラミック素子12の他端部に延びて形成される。また、内部電極16aおよび16bは、中間部および他端部がセラミック層14を介して重なり合うように形成される。   Internal electrodes 16 a and 16 b using Ni or Cu are alternately formed between the ceramic layers 14. In this case, the internal electrode 16 a is formed with one end extending to one end of the ceramic element 12, and the internal electrode 16 b is formed with one end extending to the other end of the ceramic element 12. The internal electrodes 16 a and 16 b are formed so that the intermediate portion and the other end portion overlap with each other with the ceramic layer 14 interposed therebetween.

セラミック素子12の一端面には、たとえば、Cuを用いた外部電極18aが内部電極16aに接続されるように形成される。同様に、セラミック素子12の他端面には、たとえば、Cuを用いた外部電極18bが内部電極16bに接続されるように形成される。なお、外部電極18aおよび18bの表面側にはNiめっき層およびSnめっき層が形成されていてもよい。   On one end surface of the ceramic element 12, for example, an external electrode 18a using Cu is formed so as to be connected to the internal electrode 16a. Similarly, an external electrode 18b using, for example, Cu is formed on the other end surface of the ceramic element 12 so as to be connected to the internal electrode 16b. Note that a Ni plating layer and a Sn plating layer may be formed on the surface sides of the external electrodes 18a and 18b.

2.積層セラミックコンデンサの製造方法
次に、図1に示す積層セラミックコンデンサ10の製造方法について説明する。
2. Manufacturing Method of Multilayer Ceramic Capacitor Next, a manufacturing method of the multilayer ceramic capacitor 10 shown in FIG. 1 will be described.

導電性粉末である比表面積径(BET径)100nm〜300nmのNi粉末あるいはCu粉末を35重量部、セラミック粉末である比表面積径(BET径)4nm〜100nmのペロブスカイト構造の酸化物粉末を3重量部、高分子系分散剤5重量部と、エチルセルロース樹脂とジヒドロターピネオールアセテートからなる有機ビヒクル57重量部と混合し、ポットミルで導電性ペーストが得られる。なお、比表面積径(BET径)はBET法により算出される。   35 parts by weight of Ni powder or Cu powder having a specific surface area diameter (BET diameter) of 100 nm to 300 nm, which is a conductive powder, and 3 weights of oxide powder having a perovskite structure having a specific surface area diameter (BET diameter) of 4 nm to 100 nm, which is a ceramic powder. Part by weight, 5 parts by weight of a polymeric dispersant, and 57 parts by weight of an organic vehicle composed of ethyl cellulose resin and dihydroterpineol acetate, and a conductive paste is obtained with a pot mill. The specific surface area diameter (BET diameter) is calculated by the BET method.

なお、内部電極を構成する導電性粉末は、NiあるいはCuからなる物質群より選ばれる少なくとも1種、またはNiあるいはCuからなる物質群より選ばれる少なくとも1種を含有する合金を含むことが好適である。また、内部電極16aおよび16bを構成する金属酸化物が、導電性粉末の主成分元素より卑な元素(Mg,Al,Cr,Ni,Sn,Ba,Ti,Y,Dy,Gd,Mn,V,Zr)からなる少なくとも1種以上の金属酸化物または複合金属酸化物であることが好適である。   The conductive powder constituting the internal electrode preferably includes an alloy containing at least one selected from the group of substances consisting of Ni or Cu or at least one selected from the group of substances consisting of Ni or Cu. is there. Further, the metal oxide constituting the internal electrodes 16a and 16b is a base element (Mg, Al, Cr, Ni, Sn, Ba, Ti, Y, Dy, Gd, Mn, V, etc.) , Zr) is preferably at least one metal oxide or composite metal oxide.

また、導電性ペーストを得るために用いられるセラミック粉末である酸化物粉末は、後述するセラミック層14を形成するためのセラミックグリーンシートの主成分と同じ成分であることが好適である。さらに、導電性ペーストを得るために用いられるセラミック粉末である酸化物粉末は、ペロブスカイト型の酸化物であることが好適であり、特に、チタン酸バリウムであることが好適である。   Moreover, it is preferable that the oxide powder which is a ceramic powder used for obtaining the conductive paste is the same component as the main component of the ceramic green sheet for forming the ceramic layer 14 described later. Furthermore, the oxide powder, which is a ceramic powder used to obtain a conductive paste, is preferably a perovskite oxide, and particularly preferably barium titanate.

また、導電性粉末の比表面積径とセラミック粉末の比表面積径との粒径比率である、(セラミック粉末比表面積径)/(導電性粉末比表面積径)が、0.01以上0.20以下の範囲である場合は、さらに好適である。   Further, (ceramic powder specific surface area diameter) / (conductive powder specific surface area diameter), which is a particle diameter ratio between the specific surface area diameter of the conductive powder and the specific surface area diameter of the ceramic powder, is 0.01 or more and 0.20 or less. If it is within the range, it is more preferable.

続いて、比表面積径(BET径)200nmのチタン酸バリウムを主成分とするセラミック材料と、有機バインダ、有機溶剤、可塑剤および分散剤とを所定の割合で混合して、ボールミルを用いて湿式分散処理し、セラミックスラリーが得られる。次いで、このセラミックスラリーは、ドクターブレード法を用いて、PET(ポリエチレンテレフタレート)フィルム上に、乾燥後のセラミック層14の厚みが2.0μmになるように成形することによって、セラミックグリーンシートが得られる。   Subsequently, a ceramic material mainly composed of barium titanate having a specific surface area diameter (BET diameter) of 200 nm, an organic binder, an organic solvent, a plasticizer, and a dispersant are mixed at a predetermined ratio, and wet using a ball mill. Dispersion treatment is performed to obtain a ceramic slurry. Next, this ceramic slurry is formed on a PET (polyethylene terephthalate) film using a doctor blade method so that the thickness of the ceramic layer 14 after drying is 2.0 μm, thereby obtaining a ceramic green sheet. .

そして、上述したセラミックグリーンシート上に、後で得られるカット後かつ焼成後のセラミック素子12の平面寸法が1.0mm×0.5mmになるようなパターンをもって、乾燥後の内部電極16aおよび16bの厚みが0.5μmとなるように、先述の導電性ペーストをスクリーン印刷機によって印刷し、内部電極16aおよび16bとなるべき導電性塗膜を形成する。   Then, on the above-described ceramic green sheet, the dried internal electrodes 16a and 16b have a pattern in which the planar dimension of the ceramic element 12 after cutting and firing obtained later is 1.0 mm × 0.5 mm. The conductive paste described above is printed by a screen printer so that the thickness is 0.5 μm, and conductive coatings to be the internal electrodes 16a and 16b are formed.

続いて、導電性塗膜が印刷されたセラミックグリーンシートが、PETフィルムから剥離された後、これらセラミックグリーンシートは200枚積み重ねられてマザーセラミック素体が作製される。そして、マザーセラミック素体は、所定の金型に入れられ、積層方向にプレスされる。   Subsequently, after the ceramic green sheets on which the conductive coating film is printed are peeled off from the PET film, 200 ceramic green sheets are stacked to produce a mother ceramic body. Then, the mother ceramic body is placed in a predetermined mold and pressed in the stacking direction.

次いで、このプレスされたマザーセラミック素体を所定の大きさにカットして、個々の積層セラミックコンデンサとなるべきチップ状の未焼成のセラミック素体としてのコンデンサ素体が得られる。   Next, the pressed mother ceramic body is cut into a predetermined size to obtain a capacitor body as a chip-shaped unfired ceramic body to be an individual multilayer ceramic capacitor.

そして、この未焼成のコンデンサ素体を、窒素中において、280℃の温度で10時間脱脂処理する。そして、脱脂した未焼成のコンデンサ素体が焼成炉で焼成処理されることによって、セラミック素子12と内部電極16aおよび16bとが形成される。   Then, this unfired capacitor body is degreased at a temperature of 280 ° C. for 10 hours in nitrogen. And the ceramic element 12 and the internal electrodes 16a and 16b are formed by baking the degreased unfired capacitor body in a firing furnace.

この場合、焼成炉内の雰囲気は、酸素分圧が10-13MPa〜10-20MPaとなるN2−H2O−H2混合雰囲気となるように調整される。また、焼成のプロファイルは、以下の通りである。すなわち、まず、室温から600℃〜700℃までを3.3℃/分の速度で昇温し、到達した600℃〜700℃の間の所定温度±5℃(第1保持温度)で2時間保持される。次に、600℃〜900℃の間の少なくとも100℃以上の温度範囲において、20℃/分以上(120℃/時間)の速度で昇温され、到達した800℃〜900℃の間の所定温度±5℃(第2保持温度)で2時間保持される。次に、酸素分圧が10-8MPa〜10-9MPaとなるN2−H2O−H2混合雰囲気に調整され、8℃/分の速度で1210℃(第3保持温度)まで昇温して1時間保持される。そして、第3の保持温度で保持した後、3.3℃/分の降温速度で常温まで冷却される。 In this case, the atmosphere in the firing furnace is adjusted to be an N 2 —H 2 O—H 2 mixed atmosphere in which the oxygen partial pressure is 10 −13 MPa to 10 −20 MPa. Moreover, the firing profile is as follows. That is, first, the temperature is raised from room temperature to 600 ° C. to 700 ° C. at a rate of 3.3 ° C./min, and at a predetermined temperature ± 5 ° C. (first holding temperature) between 600 ° C. and 700 ° C. reached 2 hours. Retained. Next, in a temperature range of at least 100 ° C. between 600 ° C. and 900 ° C., the temperature is increased at a rate of 20 ° C./min or more (120 ° C./hour) and reaches a predetermined temperature between 800 ° C. and 900 ° C. Hold at ± 5 ° C. (second holding temperature) for 2 hours. Next, it is adjusted to an N 2 —H 2 O—H 2 mixed atmosphere in which the oxygen partial pressure is 10 −8 MPa to 10 −9 MPa, and rises to 1210 ° C. (third holding temperature) at a rate of 8 ° C./min. Warm and hold for 1 hour. And after hold | maintaining at 3rd holding temperature, it cools to normal temperature with the temperature-fall rate of 3.3 degree-C / min.

そして、第3の保持温度で保持した後、3.3℃/分の降温速度で常温まで冷却する。   And after hold | maintaining at 3rd holding temperature, it cools to normal temperature with the temperature-fall rate of 3.3 degree-C / min.

それから、セラミック素子12の両端面には、Cuを塗布し焼き付けることによって、外部電極18aおよび18bが形成される。なお、外部電極18aおよび18bは、たとえば、Ni、Cu、Ag、Pd、Ag−Pd合金、Auなども用いることができる。また、外部電極18aおよび18bの表面側にはNiめっき層およびSnめっき層が形成されていてもよい。   Then, external electrodes 18a and 18b are formed on both end faces of the ceramic element 12 by applying and baking Cu. For example, Ni, Cu, Ag, Pd, an Ag—Pd alloy, Au, or the like can be used for the external electrodes 18a and 18b. Further, a Ni plating layer and a Sn plating layer may be formed on the surface side of the external electrodes 18a and 18b.

以上のようにして、積層セラミックコンデンサ10が製造される。   The multilayer ceramic capacitor 10 is manufactured as described above.

本実施の形態にかかる積層セラミックコンデンサの製造方法によると、第1保持温度から第2保持温度の間の600℃〜900℃域の昇温速度を早くすることで、内部電極16aおよび16b中の金属粒子の焼結(緻密化)が早い速度(短時間)で進行させることができる。そうすると、金属粒子の早い緻密化過程で、金属酸化物粒子が緻密化した金属グレインの3重点に効果的に取り込まれうる。そして、この金属グレインの3重点に位置した金属酸化物粒子と、3重点と繋がる粒界に拡散した金属酸化物粒子構成元素による金属グレイン成長抑制作用により、緻密化後以降の高温域でカバレッジの低下や太りによるクラックの発生し難い内部電極16aおよび16bを形成することができる。その結果、高容量化を達成し、耐圧性・信頼性に優れた積層セラミックコンデンサ10を製造することができる。   According to the method for manufacturing a multilayer ceramic capacitor according to the present embodiment, by increasing the rate of temperature increase in the 600 ° C. to 900 ° C. region between the first holding temperature and the second holding temperature, Sintering (densification) of the metal particles can proceed at a high speed (short time). As a result, the metal oxide particles can be effectively incorporated into the triple point of the densified metal grains in the process of rapid densification of the metal particles. The metal oxide growth located by the metal oxide particles located at the triple point of the metal grains and the metal oxide particle constituent elements diffused to the grain boundary connected to the triple point makes the coverage in a high temperature range after densification. The internal electrodes 16a and 16b that are less likely to generate cracks due to reduction or weighting can be formed. As a result, it is possible to manufacture the monolithic ceramic capacitor 10 that achieves high capacity and has excellent pressure resistance and reliability.

なお、上述した未焼成のコンデンサ素体の焼成処理において、セラミック層14や内部電極16aおよび16bの形成にバインダや分散剤を用いている場合、第1保持温度から第2保持温度の間である600℃〜900℃域の昇温速度を早くすると、残存有機物の急燃ガスによる構造欠陥が発生する場合がある。
そこで、本実施の形態にかかる積層セラミックコンデンサの製造方法のように、600℃〜700℃の間の所定温度(第1保持温度)で保持することで、第1保持温度から第2保持温度の間である600℃〜900℃域で構造欠陥が起きにくい状態になるまで脱脂する必要がある。なお、900℃より高温域で構造欠陥が起きにくい状態にするには、チップのサイズや構造によって異なる点に留意すべきである。
In the above-described firing process of the unfired capacitor body, when a binder or a dispersant is used to form the ceramic layer 14 and the internal electrodes 16a and 16b, the temperature is between the first holding temperature and the second holding temperature. When the temperature raising rate in the 600 ° C. to 900 ° C. region is increased, structural defects due to the rapid combustion gas of the remaining organic matter may occur.
Then, like the manufacturing method of the multilayer ceramic capacitor according to the present embodiment, by holding at a predetermined temperature (first holding temperature) between 600 ° C. and 700 ° C., from the first holding temperature to the second holding temperature. It is necessary to degrease until a structural defect hardly occurs in the range of 600 ° C to 900 ° C. It should be noted that in order to make a structural defect difficult to occur at a temperature higher than 900 ° C., it differs depending on the size and structure of the chip.

また、上述した未焼成のコンデンサ素体の焼成処理において、セラミック層14や内部電極16aおよび16bの形成にバインダや分散剤を用いている場合、600℃〜700℃の間の所定温度(第1保持温度)で保持するだけでは十分に脱脂ができず、900℃より高い温度域で残存有機物の急燃ガスによる構造欠陥が発生する場合がある。
そこで、本実施の形態にかかる積層セラミックコンデンサの製造方法のように、800℃〜900℃の間の所定温度(第2保持温度)で保持することで、900℃より高温域で構造欠陥が起きにくい状態になるまで脱脂する必要がある。なお、900℃より高温域で構造欠陥が起きにくい状態にするには、チップのサイズや構造によって異なる点に留意すべきである。
Further, in the above-described firing process of the unfired capacitor element body, when a binder or a dispersant is used for forming the ceramic layer 14 and the internal electrodes 16a and 16b, a predetermined temperature between 600 ° C. and 700 ° C. (first Degreasing cannot be performed sufficiently only by holding at the holding temperature), and structural defects due to the rapid burning gas of the remaining organic matter may occur in a temperature range higher than 900 ° C.
Therefore, as in the method for manufacturing a multilayer ceramic capacitor according to the present embodiment, structural defects occur at a temperature higher than 900 ° C. by holding at a predetermined temperature (second holding temperature) between 800 ° C. and 900 ° C. It is necessary to degrease until it becomes difficult. It should be noted that in order to make a structural defect difficult to occur at a temperature higher than 900 ° C., it differs depending on the size and structure of the chip.

さらに、金属グレインの3重点すべてに金属酸化物粒子は無くても良いが、数が多いほど粒成長抑制効果が高い。また、金属酸化物粒子構成元素が拡散した粒界層がある方が、より高い粒成長抑制効果が得られる。さらに、金属酸化物粒子構成元素が拡散した粒界層には切れ間があっても良いが、切れ間が無いほど、より高い粒成長抑制効果が得られる。また、金属酸化物粒子以外の形態でも良く、たとえば導電性粉末を金属酸化物成分で被覆する形態でもよい。   Furthermore, metal oxide particles may not be present at all three points of the metal grains, but the larger the number, the higher the effect of suppressing grain growth. Moreover, the higher grain growth suppression effect is obtained when there is a grain boundary layer in which the metal oxide particle constituent elements are diffused. Further, the grain boundary layer in which the metal oxide particle constituent element is diffused may have a gap, but as there is no gap, a higher grain growth suppression effect is obtained. Moreover, forms other than metal oxide particles may be sufficient, for example, the form which coat | covers electroconductive powder with a metal oxide component may be sufficient.

(実験例)
次に、この発明に基づいて実施した実験例について説明する。
(Experimental example)
Next, experimental examples carried out based on the present invention will be described.

(実験例1)
実験例1では、本発明にかかる積層セラミックコンデンサの製造方法の焼成処理において、第1保持温度と第2保持温度の各保持温度および各保持温度間の昇温速度を変化させた場合における内部電極のカバレッジの割合と積層セラミックコンデンサのクラック発生率に対する評価実験を行った。そこで、以下のようにして、サンプルとなる積層セラミックコンデンサを作製した。
(Experimental example 1)
In Experimental Example 1, in the firing treatment of the method for manufacturing a multilayer ceramic capacitor according to the present invention, the internal electrode when the holding temperature of the first holding temperature and the second holding temperature and the temperature rising rate between the holding temperatures are changed. An evaluation experiment was conducted on the coverage ratio and crack generation rate of multilayer ceramic capacitors. Therefore, a multilayer ceramic capacitor as a sample was produced as follows.

まず、比表面積径(BET径)200nmのNi粉末を35重量部、比表面積径(BET径)20nmのチタン酸バリウム粉末を3重量部、高分子系分散剤5重量部と、エチルセルロース樹脂とジヒドロターピネオールアセテートからなる有機ビヒクル57重量部と混合し、ポットミルで導電性ペーストが得られた。   First, 35 parts by weight of Ni powder having a specific surface area diameter (BET diameter) of 200 nm, 3 parts by weight of barium titanate powder having a specific surface area diameter (BET diameter) of 20 nm, 5 parts by weight of a polymeric dispersant, ethyl cellulose resin and dihydro The mixture was mixed with 57 parts by weight of an organic vehicle made of terpineol acetate, and a conductive paste was obtained using a pot mill.

そして、比表面積径(BET径)200nmのチタン酸バリウムを主成分とするセラミック材料と、有機バインダ、有機溶剤、可塑剤および分散剤とを所定の割合で混合して、ボールミルを用いて湿式分散処理し、セラミックスラリーを得た。次いで、このセラミックスラリーを、ドクターブレード法を用いて、PET(ポリエチレンテレフタレート)フィルム上に、乾燥後のセラミック層14の厚みが2.0μmになるように成形することによって、セラミックグリーンシートが得られた。   Then, a ceramic material mainly composed of barium titanate having a specific surface area diameter (BET diameter) of 200 nm, an organic binder, an organic solvent, a plasticizer, and a dispersant are mixed at a predetermined ratio, and wet dispersion is performed using a ball mill. Processing gave a ceramic slurry. Next, a ceramic green sheet is obtained by forming this ceramic slurry on a PET (polyethylene terephthalate) film using a doctor blade method so that the thickness of the dried ceramic layer 14 is 2.0 μm. It was.

続いて、上述したセラミックグリーンシート上に、後で得られるカット後かつ焼成後のチップ状の積層体の平面寸法が1.0mm×0.5mmになるようなパターンをもって、乾燥後のNi粉末を用いた内部電極16aおよび16bの厚みが0.5μmとなるように、先述の導電性ペーストをスクリーン印刷機によって印刷し、内部電極となるべき導電性塗膜が形成された。   Subsequently, on the ceramic green sheet described above, the Ni powder after drying has a pattern in which the planar dimension of the chip-shaped laminate after cutting and firing obtained later is 1.0 mm × 0.5 mm. The conductive paste described above was printed by a screen printer so that the thickness of the used internal electrodes 16a and 16b was 0.5 μm, and a conductive coating film to be an internal electrode was formed.

そして、導電性塗膜が印刷されたセラミックグリーンシートを、PETフィルムから剥離した後、これらセラミックグリーンシートを200枚積み重ねて、所定の金型に入れ、プレスした。   And after peeling the ceramic green sheet on which the conductive coating film was printed from the PET film, 200 ceramic green sheets were stacked, put into a predetermined mold, and pressed.

続いて、このプレスされた積層体ブロックを所定の大きさにカットして、個々の積層セラミックコンデンサとなるべきチップ状の未焼成のセラミック素体としてのコンデンサ素体が得られた。   Subsequently, the pressed multilayer body block was cut into a predetermined size, and a capacitor body as a chip-shaped unfired ceramic body to be an individual multilayer ceramic capacitor was obtained.

そして、この未焼成のコンデンサ素体を、窒素中において、280℃の温度で10時間脱脂処理した後、焼成炉内の雰囲気を、酸素分圧が10-13MPa〜10-20MPaとなるN2−H2O−H2混合雰囲気になるように調整した。焼成のプロファイルとして、まず、室温から600℃〜750℃までを3.3℃/分の速度で昇温し、到達した600℃〜750℃の間の所定温度±5℃(第1保持温度)で2時間保持した。次に700℃〜1000℃の間の所定温度まで1℃〜100℃/分の速度で昇温し、到達した700℃〜1000℃の間の所定温度±5℃(第2保持温度)で2時間保持した。次に酸素分圧が10-8MPa〜10-9MPaとなるN2−H2O−H2混合雰囲気中において、8℃/分の速度で1210℃(第3保持温度)まで昇温して1時間保持するプロファイルをもって焼成処理した。そして、第3の保持温度で保持した後、3.3℃/分の降温速度で常温まで冷却した。それから、セラミック素子12の両端面に、Cuを塗布し焼き付けることによって、外部電極18aおよび18bを形成し、番号1−1〜番号13−7として、表1および表2に示す各焼成プロファイルの条件に基づく積層セラミックコンデンサ10のサンプルが用意された。 Then, this unfired capacitor body is degreased in nitrogen at a temperature of 280 ° C. for 10 hours, and then the atmosphere in the firing furnace is changed to N with an oxygen partial pressure of 10 −13 MPa to 10 −20 MPa. It was adjusted to 2 -H 2 O-H 2 mixed atmosphere. As a firing profile, first, the temperature was raised from room temperature to 600 ° C. to 750 ° C. at a rate of 3.3 ° C./min, and the predetermined temperature between 600 ° C. and 750 ° C. reached ± 5 ° C. (first holding temperature) For 2 hours. Next, the temperature is raised to a predetermined temperature between 700 ° C. and 1000 ° C. at a rate of 1 ° C. to 100 ° C./min, and the predetermined temperature between 700 ° C. and 1000 ° C. reaches ± 5 ° C. (second holding temperature). Held for hours. Next, the temperature is raised to 1210 ° C. (third holding temperature) at a rate of 8 ° C./min in an N 2 —H 2 O—H 2 mixed atmosphere where the oxygen partial pressure is 10 −8 MPa to 10 −9 MPa. Baked with a profile that was held for 1 hour. And after hold | maintaining at 3rd holding | maintenance temperature, it cooled to normal temperature with the temperature-fall rate of 3.3 degree-C / min. Then, the external electrodes 18a and 18b are formed by applying and baking Cu on both end faces of the ceramic element 12, and the conditions of the firing profiles shown in Tables 1 and 2 are shown as No. 1-1 to No. 13-7. A sample of the multilayer ceramic capacitor 10 based on the above was prepared.

内部電極のカバレージの評価のために、積層セラミックコンデンサ10は、それぞれサンプルごとに8個ずつ用意され、クラック率の評価のために、積層セラミックコンデンサ10は、それぞれのサンプルごとに100個ずつ用意された。   Eight multilayer ceramic capacitors 10 are prepared for each sample for evaluating the coverage of the internal electrodes, and 100 multilayer ceramic capacitors 10 are prepared for each sample for evaluating the crack rate. It was.

また、比較のために、表3に示すように、第1保持温度を有さない焼成プロファイルの焼成処理により得られた積層セラミックコンデンサを番号0−1〜番号0−7として、クラック率の評価のためにそれぞれのサンプルごとに8個ずつ用意され、クラック率の評価のためにそれぞれのサンプルごとに100個ずつ用意された。   For comparison, as shown in Table 3, the multilayer ceramic capacitors obtained by firing the firing profile having no first holding temperature were assigned numbers 0-1 to 0-7, and the crack rate was evaluated. 8 samples were prepared for each sample, and 100 samples were prepared for each sample to evaluate the crack rate.

まず、内部電極のカバレージの評価のために用意した積層セラミックコンデンサ8個を電極層と誘電体層の界面ではがし、はがした面の金属部の占める割合について8個の平均値をカバレッジとして算出した。カバレージ判定は、65%未満を「×(不良)」、65%以上75%未満を「○(良)」、75%以上を「◎(優)」とした。
また、クラック率の評価のために用意した積層セラミックコンデンサのクラック率は、光学顕微鏡による外観観察および、超音波顕微鏡による非破壊の内部観察で構造欠陥が見られた場合に、クラックが発生しているとして、算出した。クラック判定は、クラックが発生しなかった場合を「○(良)」とし、クラックが発生した場合を「×(不良)」とした。
以上の評価実験により得られた評価結果を表1〜表3に示す。
First, 8 multilayer ceramic capacitors prepared for the evaluation of the coverage of the internal electrode are peeled off at the interface between the electrode layer and the dielectric layer, and the average value of 8 of the ratio of the metal portion of the peeled surface is taken as the coverage Calculated. In the coverage judgment, less than 65% was evaluated as “x (defect)”, 65% or more and less than 75% as “◯ (good)”, and 75% or more as “◎ (excellent)”.
In addition, the crack rate of multilayer ceramic capacitors prepared for evaluation of crack rate is determined by the appearance of cracks when structural defects are observed by external observation with an optical microscope and nondestructive internal observation with an ultrasonic microscope. As calculated. In the case of crack determination, the case where no crack occurred was set as “◯ (good)”, and the case where a crack occurred was set as “x (defective)”.
The evaluation results obtained by the above evaluation experiment are shown in Tables 1 to 3.

Figure 2015133360
Figure 2015133360

Figure 2015133360
Figure 2015133360

Figure 2015133360
Figure 2015133360

まず、表1および表2に示す結果より、番号1−1〜番号11−7において、第1保持温度と第2保持温度との間の昇温速度が1℃〜10℃/分の条件に比べて、昇温速度20℃/分以上の条件では、内部電極のカバレージが大幅に向上したと分かる。また、昇温速度を上げていくほど、内部電極のカバレージが更に向上する傾向が認められた。   First, from the results shown in Tables 1 and 2, in Nos. 1-1 to 11-7, the rate of temperature increase between the first holding temperature and the second holding temperature is 1 to 10 ° C./min. In comparison, it can be seen that the coverage of the internal electrode was significantly improved under the condition of the temperature rising rate of 20 ° C./min or more. Moreover, the tendency which the coverage of an internal electrode further improved was recognized, so that the temperature increase rate was raised.

以上より、第1保持温度と第2保持温度との間である600℃〜900℃域の昇温速度を20℃/分以上にすることが、積層セラミックコンデンサの電極カバレッジ向上に有効であることが認められた。   From the above, it is effective for improving the electrode coverage of the multilayer ceramic capacitor that the temperature rising rate in the 600 ° C. to 900 ° C. region between the first holding temperature and the second holding temperature is 20 ° C./min or more. Was recognized.

すなわち、第1保持温度と第2保持温度との間である600℃〜900℃の間の昇温速度を早くすることで、内部電極における金属粒子の焼結(緻密化)が早い速度(短時間)で進行させることができる。したがって、金属粒子の早い緻密化仮定で、金属酸化物粒子が緻密化した金属グレインの3重点に効果的に取り込まれうる。そして、この金属グレインの3重点に位置した金属酸化物粒子と、3重点と繋がる粒界に拡散した金属酸化物粒子構成元素による金属グレイン成長抑制作用により、緻密化後以降の高温域での内部電極のカバレッジの低下を抑制することができる。   That is, by increasing the heating rate between 600 ° C. and 900 ° C., which is between the first holding temperature and the second holding temperature, the speed at which the sintering (densification) of the metal particles in the internal electrode is fast (short) Time). Therefore, the metal oxide particles can be effectively taken into the triple point of the densified metal grains on the assumption that the metal particles are rapidly densified. Then, the metal oxide particles located at the triple point of the metal grains and the metal oxide particle constituent elements diffused to the grain boundary connected to the triple point are used to suppress the growth of the metal grains. A decrease in electrode coverage can be suppressed.

また、第1保持温度が600℃であり、第2保持温度が800℃である番号1−5〜番号1−7、第1保持温度が600℃であり、第2保持温度が900℃である番号2−5〜番号2−7、第1保持温度が650℃であり、第2保持温度が800℃である番号3−5〜番号3−7、第1保持温度が650℃であり、第2保持温度が850℃である番号5−5〜番号5−7、第1保持温度が650℃であり、第2保持温度が900℃である番号6−5〜番号6−7、第1保持温度が700℃であり、第2保持温度が800℃である番号8−5〜番号8−7、第1保持温度が700℃であり、第2保持温度が850℃である番号9−5〜番号9−7、および第1保持温度が700℃であり、第2保持温度が900℃である番号10−5〜番号10−7は、それぞれ、第1保持温度が600℃〜700℃の間の少なくとも1つの温度であり、第2保持温度が800℃〜900℃の間の少なくとも1つの温度であって、600℃〜900℃の間の少なくとも100℃以上の温度範囲において、20℃以上の速度で昇温されていることから、カバレージの割合は、いずれも65%以上であり、良好な結果が得られた。   Also, the first holding temperature is 600 ° C., the second holding temperature is 800 ° C., numbers 1-5 to 1-7, the first holding temperature is 600 ° C., and the second holding temperature is 900 ° C. No. 2-5 to No. 2-7, the first holding temperature is 650 ° C., the second holding temperature is 800 ° C., the numbers 3-5 to 3-7, the first holding temperature is 650 ° C., 2 No. 5-5 to No. 5-7 with a holding temperature of 850 ° C. No. 6-5 to No. 6-7 with a first holding temperature of 650 ° C. and a second holding temperature of 900 ° C. No. 8-5 to No. 8-7 in which the temperature is 700 ° C. and the second holding temperature is 800 ° C. No. 9-5 in which the first holding temperature is 700 ° C. and the second holding temperature is 850 ° C. No. 9-7 and No. 10-5 to No. 10 in which the first holding temperature is 700 ° C. and the second holding temperature is 900 ° C. 7 is at least one temperature with a first holding temperature between 600 ° C. and 700 ° C., and at least one temperature with a second holding temperature between 800 ° C. and 900 ° C. Since the temperature was raised at a rate of 20 ° C. or higher in a temperature range of at least 100 ° C. between the temperatures, the coverage ratio was 65% or higher, and good results were obtained.

一方、番号4−5〜番号4−7は第2保持温度が700℃であり、番号7−5〜番号7−7は第2保持温度が750℃であり、番号11−5〜番号11−7は第1保持温度が500であり、そして、番号12−5〜番号12−7は第2保持温度が1000℃であるので、クラック判定が「×(不良)」である。また、番号13−5〜番号13−7は第1保持温度が750℃であるので、カバレージ判定が「×(不良)」であった。   On the other hand, No. 4-5 to No. 4-7 have a second holding temperature of 700 ° C., No. 7-5 to No. 7-7 have a second holding temperature of 750 ° C., No. 11-5 to No. 11− No. 7 has a first holding temperature of 500, and No. 12-5 to No. 12-7 have a second holding temperature of 1000 ° C., so the crack judgment is “x (defect)”. Moreover, since the 1st holding temperature is 750 degreeC for the numbers 13-5 to 13-7, the coverage judgment was "x (defect)".

また、表3に示す結果より、番号0−5〜番号0−7は第1保持温度を設けていないため、クラック判定は「×(不良)」であった。   Moreover, from the result shown in Table 3, since the number 0-5 to the number 0-7 did not provide the first holding temperature, the crack determination was “x (defect)”.

以上より、内部電極やセラミック層の形成にバインダや分散剤を用いている場合、第1保持温度と第2保持温度との間である600℃〜900℃の間の昇温速度を早くすると残存有機物の急燃ガスによる構造欠陥が発生する場合があるため、第1保持温度は600℃〜700℃の間の所定温度(第1保持温度)で保持し、第1保持温度と第2保持温度との間で構造欠陥が起きにくい状態になるまで脱脂する必要のあることが認められた。   As described above, when a binder or a dispersant is used for forming the internal electrode or the ceramic layer, if the temperature rising rate between 600 ° C. and 900 ° C., which is between the first holding temperature and the second holding temperature, is increased, it remains. Since structural defects due to organic combustion gases may occur, the first holding temperature is held at a predetermined temperature (first holding temperature) between 600 ° C. and 700 ° C., and the first holding temperature and the second holding temperature. It was recognized that it was necessary to degrease until a structural defect was difficult to occur.

また、内部電極やセラミック層の形成にバインダや分散剤を用いている場合、600℃〜700℃の間の所定温度(第1保持温度)で保持するだけでは十分に脱脂ができず、900℃より高い温度域で残存有機物の急燃ガスによる構造欠陥が発生する場合があるため、800℃〜900℃の間の所定温度(第2保持温度)で保持し、900℃より高温域で構造欠陥が起きにくい状態になるまで脱脂する必要のあることが認められた。   In addition, when a binder or a dispersant is used for forming the internal electrode or the ceramic layer, it cannot be sufficiently degreased only by holding at a predetermined temperature (first holding temperature) between 600 ° C. and 700 ° C., and 900 ° C. Since structural defects may occur due to the rapid combustion gas of the remaining organic matter at higher temperatures, it is held at a predetermined temperature (second holding temperature) between 800 ° C. and 900 ° C., and structural defects at temperatures higher than 900 ° C. It was recognized that it was necessary to degrease until it became difficult to occur.

(実験例2)
実験例2では、本発明にかかる積層セラミックコンデンサの製造方法において、導電性ペーストの材料としてCu粉末を用いた場合において、第1保持温度と第2保持温度との間の昇温速度を変化させた場合における内部電極のカバレッジの割合と積層セラミックコンデンサのクラック発生率に対する評価実験を行った。そこで、以下のようにして、サンプルとなる積層セラミックコンデンサを作製した。
(Experimental example 2)
In Experimental Example 2, in the method for manufacturing a multilayer ceramic capacitor according to the present invention, when Cu powder is used as the material of the conductive paste, the rate of temperature increase between the first holding temperature and the second holding temperature is changed. An evaluation experiment was conducted on the coverage ratio of the internal electrode and the crack generation rate of the multilayer ceramic capacitor. Therefore, a multilayer ceramic capacitor as a sample was produced as follows.

まず、比表面積径(BET径)250nmのCu粉末を35重量部、比表面積径(BET径)20nmのチタン酸バリウム粉末を3重量部、高分子系分散剤5重量部と、エチルセルロース樹脂とジヒドロターピネオールアセテートからなる有機ビヒクル57重量部と混合し、ポットミルで導電性ペーストが得られた。   First, 35 parts by weight of Cu powder having a specific surface area diameter (BET diameter) of 250 nm, 3 parts by weight of barium titanate powder having a specific surface area diameter (BET diameter) of 20 nm, 5 parts by weight of a polymeric dispersant, ethyl cellulose resin and dihydro The mixture was mixed with 57 parts by weight of an organic vehicle made of terpineol acetate, and a conductive paste was obtained using a pot mill.

そして、比表面積径(BET径)200nmのチタン酸バリウムを主成分とするセラミック材料と、有機バインダ、有機溶剤、可塑剤および分散剤とを所定の割合で混合して、ボールミルを用いて湿式分散処理し、セラミックスラリーを得た。次いで、このセラミックスラリーを、ドクターブレード法を用いて、PET(ポリエチレンテレフタレート)フィルム上に、乾燥後のセラミック層14の厚みが2.0μmになるように成形することによって、セラミックグリーンシートが得られた。   Then, a ceramic material mainly composed of barium titanate having a specific surface area diameter (BET diameter) of 200 nm, an organic binder, an organic solvent, a plasticizer, and a dispersant are mixed at a predetermined ratio, and wet dispersion is performed using a ball mill. Processing gave a ceramic slurry. Next, a ceramic green sheet is obtained by forming this ceramic slurry on a PET (polyethylene terephthalate) film using a doctor blade method so that the thickness of the dried ceramic layer 14 is 2.0 μm. It was.

続いて、上述したセラミックグリーンシート上に、後で得られるカット後かつ焼成後のチップ状の積層体の平面寸法が1.0mm×0.5mmになるようなパターンをもって、乾燥後のCu粉末を用いた内部電極16aおよび16bの厚みが0.5μmとなるように、先述の導電性ペーストをスクリーン印刷機によって印刷し、内部電極となるべき導電性塗膜が形成された。   Subsequently, on the ceramic green sheet described above, the Cu powder after drying is formed with a pattern in which the planar dimension of the chip-shaped laminate after cutting and firing obtained later is 1.0 mm × 0.5 mm. The conductive paste described above was printed by a screen printer so that the thickness of the used internal electrodes 16a and 16b was 0.5 μm, and a conductive coating film to be an internal electrode was formed.

そして、導電性塗膜が印刷されたセラミックグリーンシートを、PETフィルムから剥離した後、これらセラミックグリーンシートを200枚積み重ねて、所定の金型に入れ、プレスした。   And after peeling the ceramic green sheet on which the conductive coating film was printed from the PET film, 200 ceramic green sheets were stacked, put into a predetermined mold, and pressed.

続いて、このプレスされた積層体ブロックを所定の大きさにカットして、個々の積層セラミックコンデンサとなるべきチップ状の未焼成のセラミック素体としてのコンデンサ素体が得られた。   Subsequently, the pressed multilayer body block was cut into a predetermined size, and a capacitor body as a chip-shaped unfired ceramic body to be an individual multilayer ceramic capacitor was obtained.

そして、この未焼成のコンデンサ素体を、窒素中において、280℃の温度で10時間脱脂処理した後、焼成炉内の雰囲気を、酸素分圧が10-13MPa〜10-20MPaとなるN2−H2O−H2混合雰囲気になるように調整した。焼成のプロファイルとして、まず、室温から650℃までを3.3℃/分の速度で昇温し、到達した650℃の間の所定温度±5℃(第1保持温度)で2時間保持した。次に800℃まで1℃〜100℃/分の速度で昇温し、到達した800℃の間の所定温度±5℃(第2保持温度)で2時間保持した。次に酸素分圧が10-7MPa〜10-8MPaとなるN2−H2O−H2混合雰囲気中において、8℃/分の速度で1210℃(第3保持温度)まで昇温して1時間保持するプロファイルをもって焼成処理した。そして、第3の保持温度で保持した後、3.3℃/分の降温速度で常温まで冷却した。それから、セラミック素子12の両端面に、Cuを塗布し焼き付けることによって、外部電極18aおよび18bを形成し、番号14−1〜番号14−7として、表4に示す各焼成プロファイルの条件に基づく積層セラミックコンデンサ10のサンプルが用意された。 Then, this unfired capacitor body is degreased in nitrogen at a temperature of 280 ° C. for 10 hours, and then the atmosphere in the firing furnace is changed to N with an oxygen partial pressure of 10 −13 MPa to 10 −20 MPa. It was adjusted to 2 -H 2 O-H 2 mixed atmosphere. As a firing profile, first, the temperature was raised from room temperature to 650 ° C. at a rate of 3.3 ° C./min, and held at a predetermined temperature ± 5 ° C. (first holding temperature) between the reached 650 ° C. for 2 hours. Next, the temperature was raised to 800 ° C. at a rate of 1 ° C. to 100 ° C./min, and held at a predetermined temperature ± 5 ° C. (second holding temperature) between the reached 800 ° C. for 2 hours. Next, the temperature is raised to 1210 ° C. (third holding temperature) at a rate of 8 ° C./min in an N 2 —H 2 O—H 2 mixed atmosphere where the oxygen partial pressure is 10 −7 MPa to 10 −8 MPa. Baked with a profile that was held for 1 hour. And after hold | maintaining at 3rd holding | maintenance temperature, it cooled to normal temperature with the temperature-fall rate of 3.3 degree-C / min. Then, the external electrodes 18a and 18b are formed by applying and baking Cu on both end faces of the ceramic element 12, and number 14-1 to number 14-7 are laminated based on the conditions of each firing profile shown in Table 4. A sample of the ceramic capacitor 10 was prepared.

内部電極のカバレージの評価のために、積層セラミックコンデンサ10は、それぞれのサンプルごとに8個ずつ用意され、クラック率の評価のために、積層セラミックコンデンサ10は、それぞれのサンプルごとに100個用意された。   Eight multilayer ceramic capacitors 10 are prepared for each sample for evaluation of the internal electrode coverage, and 100 multilayer ceramic capacitors 10 are prepared for each sample for evaluation of the crack rate. It was.

まず、内部電極のカバレージの評価のために用意した積層セラミックコンデンサ8個を電極層と誘電体層の界面ではがし、はがした面の金属部の占める割合について8個の平均値をカバレッジとして算出した。カバレージ判定は、65%未満を「×(不良)」、65%以上75%未満を「○(良)」、75%以上を「◎(優)」とした。
また、クラック率の評価のために用意した積層セラミックコンデンサのクラック率は、光学顕微鏡による外観観察および、超音波顕微鏡による非破壊の内部観察で構造欠陥が見られた場合に、クラックが発生しているとして、算出した。クラック判定は、クラックが発生しなかった場合を「○(良)」とし、クラックが発生した場合を「×(不良)」とした。
以上の評価実験により得られた評価結果を表4に示す。
First, 8 multilayer ceramic capacitors prepared for the evaluation of the coverage of the internal electrode are peeled off at the interface between the electrode layer and the dielectric layer, and the average value of 8 of the ratio of the metal portion of the peeled surface is taken as the coverage Calculated. In the coverage judgment, less than 65% was evaluated as “x (defect)”, 65% or more and less than 75% as “◯ (good)”, and 75% or more as “◎ (excellent)”.
In addition, the crack rate of multilayer ceramic capacitors prepared for evaluation of crack rate is determined by the appearance of cracks when structural defects are observed by external observation with an optical microscope and nondestructive internal observation with an ultrasonic microscope. As calculated. In the case of crack determination, the case where no crack occurred was set as “◯ (good)”, and the case where a crack occurred was set as “x (defective)”.
Table 4 shows the evaluation results obtained by the above evaluation experiment.

Figure 2015133360
Figure 2015133360

表4に示す結果より、番号14−1〜番号14−7において、番号14−1〜番号14−4のように第1保持温度と第2保持温度の間の昇温速度が1℃〜10℃/分の条件に比べて、番号14−5〜番号14−7のように昇温速度20℃/分以上の条件では、カバレージの割合が大幅に向上したと分かる。また、昇温速度を上げていくほどカバレージの割合が更に向上する傾向が認められた。   From the results shown in Table 4, in No. 14-1 to No. 14-7, the temperature increase rate between the first holding temperature and the second holding temperature is 1 ° C. to 10 ° C. like No. 14-1 to No. 14-4. It can be seen that the coverage ratio was significantly improved under the conditions of the heating rate of 20 ° C./min or higher as in the case of No. 14-5 to No. 14-7 as compared with the condition of ° C./min. Moreover, the tendency for the coverage ratio to further improve as the heating rate increased was observed.

以上より、導電性ペーストの材料としてCu粉末を使用した場合においてもNi粉末を使用した場合と同様に第1保持温度と第2保持温度との間である600℃〜900℃域の昇温速度を20℃/分以上にすることが、積層セラミックコンデンサの内部電極のカバレッジの向上に有効であることが認められた。   From the above, even when Cu powder is used as the material of the conductive paste, the rate of temperature increase in the 600 ° C. to 900 ° C. range between the first holding temperature and the second holding temperature is the same as when Ni powder is used. It was confirmed that setting the temperature to 20 ° C./min or more is effective in improving the coverage of the internal electrode of the multilayer ceramic capacitor.

(実験例3)
実験例3では、本発明にかかる積層セラミックコンデンサの製造方法の導電性ペーストを得るために用いられる導電性粉末の比表面積径とセラミック粉末の比表面積径との粒径比率を変化させた場合における内部電極のカバレッジの割合に対する評価実験を行った。そこで、以下のようにして、サンプルとなる積層セラミックコンデンサを作製した。
(Experimental example 3)
In Experimental Example 3, when the particle diameter ratio between the specific surface area diameter of the conductive powder and the specific surface area diameter of the ceramic powder used to obtain the conductive paste of the method for manufacturing the multilayer ceramic capacitor according to the present invention is changed. An evaluation experiment was conducted for the coverage ratio of the internal electrode. Therefore, a multilayer ceramic capacitor as a sample was produced as follows.

まず、比表面積径(BET径)100nm〜300nmのNi粉末を35重量部、比表面積径(BET径)4nm〜100nmのチタン酸バリウム粉末を3重量部、高分子系分散剤5重量部と、エチルセルロース樹脂とジヒドロターピネオールアセテートからなる有機ビヒクル57重量部と混合し、ポットミルで導電性ペーストが得られた。   First, 35 parts by weight of Ni powder having a specific surface area diameter (BET diameter) of 100 nm to 300 nm, 3 parts by weight of barium titanate powder having a specific surface area diameter (BET diameter) of 4 nm to 100 nm, 5 parts by weight of a polymeric dispersant, The mixture was mixed with 57 parts by weight of an organic vehicle composed of ethyl cellulose resin and dihydroterpineol acetate, and a conductive paste was obtained using a pot mill.

そして、比表面積径(BET径)200nmのチタン酸バリウムを主成分とするセラミック材料と、有機バインダ、有機溶剤、可塑剤および分散剤とを所定の割合で混合して、ボールミルを用いて湿式分散処理し、セラミックスラリーを得た。次いで、このセラミックスラリーを、ドクターブレード法を用いて、PET(ポリエチレンテレフタレート)フィルム上に、乾燥後のセラミック層14の厚みが1.0μmになるように成形することによって、セラミックグリーンシートが得られた。   Then, a ceramic material mainly composed of barium titanate having a specific surface area diameter (BET diameter) of 200 nm, an organic binder, an organic solvent, a plasticizer, and a dispersant are mixed at a predetermined ratio, and wet dispersion is performed using a ball mill. Processing gave a ceramic slurry. Next, a ceramic green sheet is obtained by molding this ceramic slurry on a PET (polyethylene terephthalate) film using a doctor blade method so that the thickness of the ceramic layer 14 after drying is 1.0 μm. It was.

続いて、上述したセラミックグリーンシート上に、後で得られるカット後かつ焼成後のチップ状の積層体の平面寸法が1.0mm×0.5mmになるようなパターンをもって、乾燥後のNi粉末を用いた内部電極16aおよび16bの厚みが0.5μmとなるように、先述の導電性ペーストをスクリーン印刷機によって印刷し、内部電極となるべき導電性塗膜が形成された。   Subsequently, on the ceramic green sheet described above, the Ni powder after drying has a pattern in which the planar dimension of the chip-shaped laminate after cutting and firing obtained later is 1.0 mm × 0.5 mm. The conductive paste described above was printed by a screen printer so that the thickness of the used internal electrodes 16a and 16b was 0.5 μm, and a conductive coating film to be an internal electrode was formed.

そして、導電性塗膜が印刷されたセラミックグリーンシートを、PETフィルムから剥離した後、これらセラミックグリーンシートを200枚積み重ねて、所定の金型に入れ、プレスした。   And after peeling the ceramic green sheet on which the conductive coating film was printed from the PET film, 200 ceramic green sheets were stacked, put into a predetermined mold, and pressed.

続いて、このプレスされた積層体ブロックを所定の大きさにカットして、個々の積層セラミックコンデンサとなるべきチップ状の未焼成のセラミック素体としてのコンデンサ素体が得られた。   Subsequently, the pressed multilayer body block was cut into a predetermined size, and a capacitor body as a chip-shaped unfired ceramic body to be an individual multilayer ceramic capacitor was obtained.

そして、この未焼成のコンデンサ素体を、窒素中において、280℃の温度で10時間脱脂処理した後、焼成炉内の雰囲気を、酸素分圧が10-13MPa〜10-20MPaとなるN2−H2O−H2混合雰囲気になるように調整した。焼成のプロファイルとして、室温から3.3℃/分の速度で昇温し、到達した650℃の間の所定温度±5℃で2時間保持した。次に800℃まで20℃/分の速度で昇温し、到達した800℃で2時間保持した。次に酸素分圧が10-8MPa〜10-9MPaとなるN2−H2O−H2混合雰囲気中において、8℃/分の速度で1210℃まで昇温して1時間保持するプロファイルをもって焼成処理した。そして、第3の保持温度で保持した後、3.3℃/分の降温速度で常温まで冷却した。それから、セラミック素子12の両端面に、Cuを塗布し焼き付けることによって、外部電極18aおよび18bを形成し、番号15−1〜番号17−4として、表5に示すような導電性ペーストを得るために用いられる導電性粉末の比表面積径とセラミック粉末の比表面積径との粒径比率を変化させた各条件に基づく積層セラミックコンデンサ10が用意された。 Then, this unfired capacitor body is degreased in nitrogen at a temperature of 280 ° C. for 10 hours, and then the atmosphere in the firing furnace is changed to N with an oxygen partial pressure of 10 −13 MPa to 10 −20 MPa. It was adjusted to 2 -H 2 O-H 2 mixed atmosphere. As a firing profile, the temperature was raised from room temperature at a rate of 3.3 ° C./min, and held for 2 hours at a predetermined temperature ± 5 ° C. between the reached 650 ° C. Next, the temperature was raised to 800 ° C. at a rate of 20 ° C./min, and held at 800 ° C. for 2 hours. Next, in an N 2 —H 2 O—H 2 mixed atmosphere in which the oxygen partial pressure is 10 −8 MPa to 10 −9 MPa, the temperature is raised to 1210 ° C. at a rate of 8 ° C./min and held for 1 hour. Was fired. And after hold | maintaining at 3rd holding | maintenance temperature, it cooled to normal temperature with the temperature-fall rate of 3.3 degree-C / min. Then, external electrodes 18a and 18b are formed by applying and baking Cu on both end faces of the ceramic element 12 to obtain conductive pastes as shown in Table 5 as numbers 15-1 to 17-4. A multilayer ceramic capacitor 10 was prepared based on various conditions in which the particle size ratio between the specific surface area diameter of the conductive powder and the specific surface area diameter of the ceramic powder was changed.

内部電極のカバレージの評価のために、積層セラミックコンデンサ10は、それぞれのサンプルごとに8個ずつ用意された。   For evaluating the coverage of the internal electrodes, eight multilayer ceramic capacitors 10 were prepared for each sample.

用意した積層セラミックコンデンサ8個を電極層と誘電体層の界面ではがし、はがした面の金属部の占める割合について8個の平均値をカバレッジとして算出した。カバレージ判定は、65%未満を「×(不良)」、65%以上75%未満を「○(良)」、75%以上を「◎(優)」とした。
以上の評価実験により得られた評価結果を表5に示す。
Eight prepared multilayer ceramic capacitors were peeled off at the interface between the electrode layer and the dielectric layer, and the average value of eight of the ratio of the metal portion of the peeled surface was calculated as coverage. In the coverage judgment, less than 65% was evaluated as “x (defect)”, 65% or more and less than 75% as “◯ (good)”, and 75% or more as “◎ (excellent)”.
Table 5 shows the evaluation results obtained by the above evaluation experiment.

Figure 2015133360
Figure 2015133360

表5に示す結果より、番号15−1〜番号17−4において、導電性粉末の比表面積径とセラミック粉末の比表面積径との粒径比率である、(セラミック粉末比表面積径)/(導電性粉末比表面積径)が0.01以上0.20以下の範囲である場合は、いずれのサンプルにおいても内部電極のカバレージの割合が65%以上であり好適であることが認められた。   From the results shown in Table 5, in the numbers 15-1 to 17-4, the ratio of the specific surface area of the conductive powder and the specific surface area of the ceramic powder is (particle ratio of ceramic powder specific surface area) / (conductive). When the specific powder surface area diameter is in the range of 0.01 to 0.20, it was confirmed that the coverage ratio of the internal electrode was 65% or more in any sample.

なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。   In addition, this invention is not limited to the said embodiment, A various deformation | transformation is carried out within the range of the summary.

すなわち、上述の実施の形態では、積層セラミックコンデンサの製造方法を例にとって説明したが、この発明は、積層セラミックコンデンサの他に、積層セラミックバリスタ、積層セラミックインダクタ、積層セラミックサーミスタなど、種々の積層セラミック電子部品の製造方法に適用することが可能である。   That is, in the above-described embodiment, the manufacturing method of the multilayer ceramic capacitor has been described as an example. However, in addition to the multilayer ceramic capacitor, the present invention includes various multilayer ceramics such as a multilayer ceramic varistor, a multilayer ceramic inductor, and a multilayer ceramic thermistor. It is possible to apply to the manufacturing method of an electronic component.

また、上述の実施の形態では、たとえば、複数の内部電極が用いられているが、積層セラミックコンデンサ、積層セラミックバリスタ、積層セラミックサーミスタにおいては2枚以上の内部電極が用いられてもよく、また、積層セラミックインダクタにおいては、1枚以上の内部電極が用いられてもよい。   In the above-described embodiment, for example, a plurality of internal electrodes are used. However, in a multilayer ceramic capacitor, a multilayer ceramic varistor, and a multilayer ceramic thermistor, two or more internal electrodes may be used. In the multilayer ceramic inductor, one or more internal electrodes may be used.

10 積層セラミックコンデンサ
12 セラミック素子
14 セラミック層
16a、16b 内部電極
18a、18b 外部電極
DESCRIPTION OF SYMBOLS 10 Multilayer ceramic capacitor 12 Ceramic element 14 Ceramic layer 16a, 16b Internal electrode 18a, 18b External electrode

Claims (7)

未焼成のセラミック素体を焼成する工程を含み、少なくとも導電性粉末と酸化物粉末からなる材料で構成された内部電極を有する積層セラミック電子部品の製造方法において、
前記焼成する工程の600℃〜700℃の間で少なくとも1つの温度で保持したのち、600℃〜900℃の間の少なくとも100℃以上の温度範囲において、20℃/分以上の速度で昇温させ、さらに800℃〜900℃の間で少なくとも1つの温度で保持することを特徴とする、積層セラミック電子部品の製造方法。
In a method for producing a multilayer ceramic electronic component including a step of firing an unfired ceramic body and having an internal electrode made of a material consisting of at least conductive powder and oxide powder,
After holding at least one temperature between 600 ° C. and 700 ° C. in the firing step, the temperature is raised at a rate of 20 ° C./min or more in a temperature range of at least 100 ° C. between 600 ° C. and 900 ° C. And a method for producing a multilayer ceramic electronic component, wherein the multilayer ceramic electronic component is further held at a temperature between 800 ° C. and 900 ° C. at least one temperature.
前記内部電極を構成する導電性粉末がNi,Cuからなる物質群より選ばれる少なくとも1種、または前記物質群より選ばれる少なくとも1種を含有する合金を含むものであることを特徴とする、請求項1に記載の積層セラミック電子部品の製造方法。   The conductive powder constituting the internal electrode includes at least one selected from the group consisting of Ni and Cu, or an alloy containing at least one selected from the group of substances. The manufacturing method of the multilayer ceramic electronic component of description. 前記内部電極を構成する酸化物が、導電性粉末の主成分元素より卑な元素からなる少なくとも1種以上の金属酸化物または複合金属酸化物であることを特徴とする、請求項1または請求項2に記載の積層セラミック電子部品の製造方法。   The oxide constituting the internal electrode is at least one or more metal oxides or composite metal oxides composed of an element lower than the main component element of the conductive powder. The manufacturing method of the multilayer ceramic electronic component of 2. 前記内部電極を構成する導電性粉末の比表面積径とセラミック粉末の比表面積径との粒径比率である、(セラミック粉末比表面積径)/(導電性粉末比表面積径)が、0.01以上0.20以下であることを特徴とする、請求項1ないし請求項3のいずれかに記載の積層セラミック電子部品の製造方法。   (Ceramic powder specific surface area diameter) / (conductive powder specific surface area diameter), which is the particle size ratio of the specific surface area diameter of the conductive powder constituting the internal electrode and the specific surface area diameter of the ceramic powder, is 0.01 or more. The method for producing a multilayer ceramic electronic component according to any one of claims 1 to 3, wherein the value is 0.20 or less. 前記内部電極を構成する酸化物粉末が、セラミック層の主成分と同じ成分であることを特徴とする、請求項1ないし請求項4のいずれかに記載の積層セラミック電子部品の製造方法。   5. The method for manufacturing a multilayer ceramic electronic component according to claim 1, wherein the oxide powder constituting the internal electrode is the same component as a main component of the ceramic layer. 前記内部電極を構成する酸化物粉末が、ペロブスカイト構造の酸化物であることを特徴とする、請求項1ないし請求項5のいずれかに記載の積層セラミック電子部品の製造方法。   6. The method for manufacturing a multilayer ceramic electronic component according to claim 1, wherein the oxide powder constituting the internal electrode is an oxide having a perovskite structure. 前記内部電極を構成する酸化物粉末の主成分が、チタン酸バリウムであることを特徴とする、請求項1ないし請求項6のいずれかに記載の積層セラミック電子部品の製造方法。   The method for producing a multilayer ceramic electronic component according to any one of claims 1 to 6, wherein a main component of the oxide powder constituting the internal electrode is barium titanate.
JP2014002711A 2014-01-09 2014-01-09 Manufacturing method of multilayer ceramic electronic component Active JP6314480B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014002711A JP6314480B2 (en) 2014-01-09 2014-01-09 Manufacturing method of multilayer ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014002711A JP6314480B2 (en) 2014-01-09 2014-01-09 Manufacturing method of multilayer ceramic electronic component

Publications (2)

Publication Number Publication Date
JP2015133360A true JP2015133360A (en) 2015-07-23
JP6314480B2 JP6314480B2 (en) 2018-04-25

Family

ID=53900378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014002711A Active JP6314480B2 (en) 2014-01-09 2014-01-09 Manufacturing method of multilayer ceramic electronic component

Country Status (1)

Country Link
JP (1) JP6314480B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016011221A (en) * 2014-06-27 2016-01-21 太陽誘電株式会社 Dielectric ceramic and production method thereof, and multilayer capacitor
JP2019519907A (en) * 2016-04-06 2019-07-11 ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフトTdk Electronics Ag module

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291072A (en) * 1992-03-16 1993-11-05 Du Pont Japan Ltd Manufacture of multi-layered ceramic capacitor
JPH06140279A (en) * 1992-09-11 1994-05-20 Murata Mfg Co Ltd Burning method of laminated ceramic electronic part
JP2004047902A (en) * 2002-07-15 2004-02-12 Murata Mfg Co Ltd Manufacture of laminated ceramic electronic part
JP2008226941A (en) * 2007-03-09 2008-09-25 Matsushita Electric Ind Co Ltd Manufacturing method of ceramic capacitor
JP2011134553A (en) * 2009-12-24 2011-07-07 Mitsubishi Materials Corp Method of forming dielectric thin film, and dielectric thin film formed by the method
JP2013243281A (en) * 2012-05-22 2013-12-05 Murata Mfg Co Ltd Method for manufacturing multilayer semiconductor ceramic capacitor and multilayer semiconductor ceramic capacitor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291072A (en) * 1992-03-16 1993-11-05 Du Pont Japan Ltd Manufacture of multi-layered ceramic capacitor
JPH06140279A (en) * 1992-09-11 1994-05-20 Murata Mfg Co Ltd Burning method of laminated ceramic electronic part
JP2004047902A (en) * 2002-07-15 2004-02-12 Murata Mfg Co Ltd Manufacture of laminated ceramic electronic part
JP2008226941A (en) * 2007-03-09 2008-09-25 Matsushita Electric Ind Co Ltd Manufacturing method of ceramic capacitor
JP2011134553A (en) * 2009-12-24 2011-07-07 Mitsubishi Materials Corp Method of forming dielectric thin film, and dielectric thin film formed by the method
JP2013243281A (en) * 2012-05-22 2013-12-05 Murata Mfg Co Ltd Method for manufacturing multilayer semiconductor ceramic capacitor and multilayer semiconductor ceramic capacitor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016011221A (en) * 2014-06-27 2016-01-21 太陽誘電株式会社 Dielectric ceramic and production method thereof, and multilayer capacitor
JP2019519907A (en) * 2016-04-06 2019-07-11 ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフトTdk Electronics Ag module
US11212947B2 (en) 2016-04-06 2021-12-28 Epcos Ag Power module with capacitor configured for improved thermal management

Also Published As

Publication number Publication date
JP6314480B2 (en) 2018-04-25

Similar Documents

Publication Publication Date Title
JP5397553B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP3785966B2 (en) Manufacturing method of multilayer ceramic electronic component and multilayer ceramic electronic component
JP5423977B2 (en) Manufacturing method of multilayer ceramic electronic component
JP2012169620A (en) Multilayer ceramic electronic component and method for manufacturing the same
JP2010153485A (en) Electronic component
JP2007173480A (en) Laminated electronic component and its manufacturing method
JP5293951B2 (en) Electronic components
JP2013214698A (en) Conductive paste composition for internal electrode and multilayer ceramic electronic component including the same
JP4303715B2 (en) Conductive paste and method for manufacturing multilayer electronic component
JPWO2005117040A1 (en) Electronic component, multilayer ceramic capacitor, and method for manufacturing the same
JP6314480B2 (en) Manufacturing method of multilayer ceramic electronic component
JP4688326B2 (en) Ceramic laminate and manufacturing method thereof
JP4735071B2 (en) Electronic component manufacturing method and electronic component
JP4888572B2 (en) Conductive paste and method for manufacturing electronic component
JP4858233B2 (en) Green sheet lamination unit, method for manufacturing electronic component, and electronic component
JP5071493B2 (en) Manufacturing method of multilayer electronic component
JP4432882B2 (en) Multilayer electronic component and manufacturing method thereof
JP2007149780A (en) Multilayered ceramic electronic component and its manufacturing method
JP3759386B2 (en) Multilayer ceramic capacitor and internal electrode paste used therefor
JP2006128282A (en) Laminated electronic component and its manufacturing method
JP2021072223A5 (en)
JP4088428B2 (en) Manufacturing method of multilayer electronic component
JP5429393B2 (en) Multilayer ceramic electronic component and method of manufacturing multilayer ceramic electronic component
JP2007157769A (en) Laminated electronic part
JP2013093462A (en) Manufacturing method of lamination electronic component and manufacturing method of lamination unit used in the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180312

R150 Certificate of patent or registration of utility model

Ref document number: 6314480

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150