JP2015125133A - 差動出力電流検出装置及び差動出力電流検出方法 - Google Patents
差動出力電流検出装置及び差動出力電流検出方法 Download PDFInfo
- Publication number
- JP2015125133A JP2015125133A JP2013272286A JP2013272286A JP2015125133A JP 2015125133 A JP2015125133 A JP 2015125133A JP 2013272286 A JP2013272286 A JP 2013272286A JP 2013272286 A JP2013272286 A JP 2013272286A JP 2015125133 A JP2015125133 A JP 2015125133A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- load
- current detection
- output
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
【課題】例えば次段の演算増幅回路等の入力範囲を過度に広げる必要がなく、動作点の変動を抑えて精度のよい負荷電流の検出を行う。【解決手段】駆動回路の正出力(Vi+)と負荷Rloadの正入力(Vo+)との間に第1の電流検出抵抗Rs1が挿入され、負荷Rloadの負入力(Vo−)と駆動回路の負出力(Vi−)との間に第2の電流検出抵抗Rs2が挿入されるように、駆動回路と負荷Rloadとを接続し、第1及び第2の検出電圧Va,Vbを差動出力(Va−Vb)として次段の演算増幅器等に供給する。第1の分圧部(R1,R4)により、負荷Rloadの負入力(Vo−)と駆動回路の正出力(Vi+)の間の電圧を2分の1に分圧して第1の検出電圧(Va)として出力し、第2の分圧部(R2,R3)により、負荷Rloadの正入力(Vo+)と駆動回路の負出力(Vi−)の間の電圧を2分の1に分圧して第2の検出電圧(Vb)として出力する。【選択図】図1
Description
本発明は、負荷に流れる電流を測定する差動出力電流検出装置及び差動出力電流検出方法に関する。
負荷に流れる電流(負荷電流)の測定は、負荷に直列に接続されている抵抗の両端の電圧を測定することによって行われている。例えば特許文献1中には、デジタルアンプの出力部分において、負荷であるスピーカーに直列に接続されるローパスフィルタのインダクタの両端の電圧を測定することにより、負荷に流れる電流を検出する技術が開示されている。
例えば図6に示すように負荷に直列に電流検出用の抵抗(Rs1,Rs2)を接続し、これらの両端の電圧によって負荷電流を測定する場合には、電流検出用の抵抗Rs1の両端の電圧(検出電圧)Va,Vbを差動出力として次段の演算増幅回路等に入力し、検出電圧Va,Vbの差(Va−Vb)を電圧出力等として出力する。負荷電流Iloadは、検出電圧Va,Vbの差(Va−Vb)と電流検出用の抵抗Rs1の比によって求めることができる。
このような測定方法において、いずれからの電流検出用の抵抗Rs1,Rs2のみの両端の電圧を測定した場合、検出電圧(Va,VbもしくはVc,Vd)の基準は、駆動電圧の振幅によって接地電圧GNDから電源電圧Vddの間で変動してしまう。このため、次段(例えば演算増幅回路等)の入力範囲をこれらの変動の範囲以上としておく必要がある。また、検出電圧Va,Vbの変動によって(次段の演算増幅回路等の)動作点が大きく変動すると、次段で誤差が生じることが考えられる。
例えば図7に示すようなパルス幅変調(PWM:Pulse Width Modulation)信号のようなパルス出力によって負荷を駆動している場合には、出力によって検出電圧の基準が接地電圧GNDから電源電圧Vddの間で頻繁に変動するため、検出電圧の基準が変動しないように、出力の極性に応じて両端の電圧を検出する抵抗をRs1とRs2の間で切り替えようとすると、次段との間にスイッチ等が必要になってしまう。
本発明は、上述した事情に鑑みてなされたものであり、精度のよい負荷電流の検出を行うことを解決課題の一つとする。
本発明に係る差動出力電流検出装置の一態様は、負荷に流れる電流を検出する差動出力電流検出装置であって、駆動回路の正出力(Vi+)と前記負荷の正入力(Vo+)との間に接続された第1の電流検出抵抗と、前記負荷の負入力(Vo−)と前記駆動回路の負出力(Vi−)との間に接続された第2の電流検出抵抗と、前記負荷の負入力(Vo−)と前記駆動回路の正出力(Vi+)の間の電圧を2分の1に分圧して第1の検出電圧として出力する第1の分圧部と、前記負荷の正入力(Vo+)と前記駆動回路の負出力(Vi−)の間の電圧を2分の1に分圧して第2の検出電圧として出力する第2の分圧部と、を備えている。この態様によれば、第1の検出電圧と第2の検出電圧の差は、駆動回路の正出力(Vi+)と負出力(Vi−)の電圧の中点を基準とする差動出力となるため、次段(例えば演算増幅回路)の入力範囲を過度に広げる必要がない。また、第1の検出電圧と第2の検出電圧を差動入力として次段(例えば演算増幅回路)に供給することにより、動作点の変動を抑えて精度のよい負荷電流の検出を行うことができる。
さらに好ましくは、前記第1の分圧部は、直列に接続された第1の抵抗と第2の抵抗を備え、第1の抵抗と第2の抵抗の間の電圧を前記第1の検出電圧として出力し、前記第2の分圧部は、直列に接続された第3の抵抗と第4の抵抗を備え、第3の抵抗と第4の抵抗の間の電圧を前記第2の検出電圧として出力する、構成としてもよい。
さらに好ましくは、前記第1及び第2の電流検出抵抗は、前記負荷の抵抗より十分小さく、前記第1から第4の抵抗は、前記負荷の抵抗より十分大きい、構成としてもよい。
本発明に係る差動出力電流検出方法の一態様は、駆動回路の正出力と負荷の正入力との間に接続された第1の電流検出抵抗と、前記負荷の負入力と前記駆動回路の負出力との間に接続された第2の電流検出抵抗と、前記負荷の負入力と前記駆動回路の正出力の間の電圧を2分の1に分圧して第1の検出電圧として出力する第1の分圧部と、前記負荷の正入力と前記駆動回路の負出力の間の電圧を2分の1に分圧して第2の検出電圧として出力する第2の分圧部とを有する差動出力電流検出装置を介して前記負荷に電流を供給し、前記第1の検出電圧と前記第2の検出電圧の差に基づいて負荷に流れる電流を検出する。
[A.構成]
本発明の一実施形態にかかる差動出力電流検出装置は、例えば図1に示すように、駆動回路の正出力(Vi+)と負荷Rloadの正入力(Vo+)との間に接続された第1の電流検出抵抗Rs1と、負荷Rloadの負入力(Vo−)と駆動回路の負出力(Vi−)との間に接続された第2の電流検出抵抗Rs2と、負荷Rloadの負入力(Vo−)と駆動回路の正出力(Vi+)の間の電圧を2分の1に分圧して第1の検出電圧(Va)として出力する第1の分圧部(R1,R4)と、負荷Rloadの正入力(Vo+)と駆動回路の負出力(Vi−)の間の電圧を2分の1に分圧して第2の検出電圧(Vb)として出力する第2の分圧部(R2,R3)とを備えている。なお、第1の電流検出抵抗Rs1,第2の電流検出抵抗Rs2の値は、同じ値であり、負荷Rloadに対して十分に小さい値となっている。具体的には、例えば負荷Rloadがスピーカーであり、最大8Ωと仮定する。この場合、第1の電流検出抵抗Rs1の値及び第2の電流検出抵抗Rs2の値を0.1Ω程度にして、第1の電流検出抵抗Rs1と第2の電流検出抵抗Rs2による電力損失を低減させる。あるいは、電力損失を許容できる場合には、第1の電流検出抵抗Rs1の値及び第2の電流検出抵抗Rs2の値を0.1Ωより大きくして、第1及び第2の検出電圧Va,Vbの差(Va−Vb)をより大きな値にしてもよい。
本発明の一実施形態にかかる差動出力電流検出装置は、例えば図1に示すように、駆動回路の正出力(Vi+)と負荷Rloadの正入力(Vo+)との間に接続された第1の電流検出抵抗Rs1と、負荷Rloadの負入力(Vo−)と駆動回路の負出力(Vi−)との間に接続された第2の電流検出抵抗Rs2と、負荷Rloadの負入力(Vo−)と駆動回路の正出力(Vi+)の間の電圧を2分の1に分圧して第1の検出電圧(Va)として出力する第1の分圧部(R1,R4)と、負荷Rloadの正入力(Vo+)と駆動回路の負出力(Vi−)の間の電圧を2分の1に分圧して第2の検出電圧(Vb)として出力する第2の分圧部(R2,R3)とを備えている。なお、第1の電流検出抵抗Rs1,第2の電流検出抵抗Rs2の値は、同じ値であり、負荷Rloadに対して十分に小さい値となっている。具体的には、例えば負荷Rloadがスピーカーであり、最大8Ωと仮定する。この場合、第1の電流検出抵抗Rs1の値及び第2の電流検出抵抗Rs2の値を0.1Ω程度にして、第1の電流検出抵抗Rs1と第2の電流検出抵抗Rs2による電力損失を低減させる。あるいは、電力損失を許容できる場合には、第1の電流検出抵抗Rs1の値及び第2の電流検出抵抗Rs2の値を0.1Ωより大きくして、第1及び第2の検出電圧Va,Vbの差(Va−Vb)をより大きな値にしてもよい。
第1の分圧部は、直列に接続された抵抗R1(第1の抵抗)と抵抗R4(第2の抵抗)とから構成されており、駆動回路の正出力(Vi+)の電圧V1と負荷Rloadの負入力(Vo−)の電圧V3の間の電圧を2分の1に分圧して電圧Vaとして出力する。第2の分圧部は、直列に接続された抵抗R2(第3の抵抗)と抵抗R3(第4の抵抗)とから構成されており、駆動回路の負出力(Vi−)の電圧V4と負荷Rloadの正入力(Vo+)の電圧V2の間の電圧を2分の1に分圧して電圧Vbとして出力する。なお、抵抗R1〜R4の値は、いずれも同じ値であり、負荷Rloadに対して十分に大きい値となっている。具体的には、抵抗R1〜R4の値は、例えば、上述のように、負荷抵抗が最大8オームで、第1の電流検出抵抗Rs1の値及び第2の電流検出抵抗Rs2の値が0.1Ωであり、要求される電流検出精度が1%のときには、抵抗R1〜R4の値は、3.2kΩ(=8Ω/0.0025)程度にすればよい。
[B.動作]
このように構成された差動出力電流検出装置1により、負荷Rloadに流れる電流を測定する際には、例えば図2に示すように、駆動回路の正出力(Vi+)と負荷Rloadの正入力(Vo+)との間に第1の電流検出抵抗Rs1が挿入され、負荷Rloadの負入力(Vo−)と駆動回路の負出力(Vi−)との間に第2の電流検出抵抗Rs2が挿入されるように、駆動回路と負荷Rloadとを接続し、第1及び第2の検出電圧Va,Vbを差動出力(Va−Vb)として、次段の演算増幅器,電圧検出器等に供給する。
このように構成された差動出力電流検出装置1により、負荷Rloadに流れる電流を測定する際には、例えば図2に示すように、駆動回路の正出力(Vi+)と負荷Rloadの正入力(Vo+)との間に第1の電流検出抵抗Rs1が挿入され、負荷Rloadの負入力(Vo−)と駆動回路の負出力(Vi−)との間に第2の電流検出抵抗Rs2が挿入されるように、駆動回路と負荷Rloadとを接続し、第1及び第2の検出電圧Va,Vbを差動出力(Va−Vb)として、次段の演算増幅器,電圧検出器等に供給する。
駆動回路は、例えば差動電圧を出力する差動出力アナログ増幅器を用いることができる。このような駆動回路が出力する信号では、例えば図3に示すように、駆動回路の正出力(Vi+)が、出力の大きさに応じて、リファレンス電圧Vref(電源電圧Vddの2分の1の電圧)を中心に電源電圧Vddと接地電圧GNDの間で変動し得る。また、駆動回路の負出力(Vi−)が、出力の大きさに応じて、正出力と逆極性でリファレンス電圧Vrefを中心に電源電圧Vddと接地電圧GNDの間で変動し得るようになっている。従って、負荷Rloadの両端の電圧は、例えば図4に示すように、駆動回路の正出力(Vi+)と負出力(Vi−)の差となり、電源電圧Vddと接地電圧GNDの間で変動し得る。
このように接続された状態において、本差動出力電流検出装置1による負荷Rloadに流れる電流Iloadの検出について検討する。
第1の検出電圧Vaは、上述の図2中の電圧V1と電圧V3の差を抵抗R1と抵抗R4で分圧した値に電圧V3を加えた値であり、次式で示され表される。
ここで、上述のように、抵抗R1〜R4の値は同じ値であり、R4/(R1+R4)は1/2となる。また、電圧V3は、電圧V4に第2の電流検出抵抗Rs2の両端の電圧Vs2を加えたものであり、上述のように、電圧V4はVref−Voutである。さらに、上述のように、第1の電流検出抵抗Rs1と第2の電流検出抵抗Rs2の値は同じであり、第1の電流検出抵抗Rs1と第2の電流検出抵抗Rs2の両端の電圧Vs1とVs2は同じ値Vsとなる。従って、(1)式は、次式のように変形できる。
また、上述のように、電圧V1はVref+Voutであるため、(2)式は、次式のように変形できる。
第1の検出電圧Vaは、上述の図2中の電圧V1と電圧V3の差を抵抗R1と抵抗R4で分圧した値に電圧V3を加えた値であり、次式で示され表される。
ここで、上述のように、抵抗R1〜R4の値は同じ値であり、R4/(R1+R4)は1/2となる。また、電圧V3は、電圧V4に第2の電流検出抵抗Rs2の両端の電圧Vs2を加えたものであり、上述のように、電圧V4はVref−Voutである。さらに、上述のように、第1の電流検出抵抗Rs1と第2の電流検出抵抗Rs2の値は同じであり、第1の電流検出抵抗Rs1と第2の電流検出抵抗Rs2の両端の電圧Vs1とVs2は同じ値Vsとなる。従って、(1)式は、次式のように変形できる。
また、上述のように、電圧V1はVref+Voutであるため、(2)式は、次式のように変形できる。
一方、第2の検出電圧Vbは、上述の図2中の電圧V2と電圧V4の差を抵抗R2と抵抗R3で分圧した値に電圧V4を加えた値であり、次式で示され表される。
ここで、上述のように、抵抗R1〜R4の値は同じ値であり、R3/(R2+R3)は1/2となる。また、上述のように、電圧V4はVref−Voutである。従って、(4)式は、次式のように変形できる。
また、上述のように、電圧V2は、電圧V1から第1の電流検出抵抗Rs1の両端の電圧Vs1を引いた値である。上述のように、電圧V1はVref+Voutである。さらに、上述のように、第1の電流検出抵抗Rs1と第2の電流検出抵抗Rs2の値は同じであり、第1の電流検出抵抗Rs1と第2の電流検出抵抗Rs2の両端の電圧Vs1とVs2は同じ値Vsとなる。このため、(5)式は、次式のように変形できる。
ここで、上述のように、抵抗R1〜R4の値は同じ値であり、R3/(R2+R3)は1/2となる。また、上述のように、電圧V4はVref−Voutである。従って、(4)式は、次式のように変形できる。
また、上述のように、電圧V2は、電圧V1から第1の電流検出抵抗Rs1の両端の電圧Vs1を引いた値である。上述のように、電圧V1はVref+Voutである。さらに、上述のように、第1の電流検出抵抗Rs1と第2の電流検出抵抗Rs2の値は同じであり、第1の電流検出抵抗Rs1と第2の電流検出抵抗Rs2の両端の電圧Vs1とVs2は同じ値Vsとなる。このため、(5)式は、次式のように変形できる。
上述のように求めた第1及び第2の検出電圧Va,Vbの差(Va−Vb)を求めると、次式のようになる。
ここで、電圧Vsは、第1の電流検出抵抗Rs1(あるいは第2の電流検出抵抗Rs2)の両端の電圧であり、Vs=Rs1×Iloadであるため、負荷Rloadに流れる電流Iloadは、次式によって求めることができる。
ここで、電圧Vsは、第1の電流検出抵抗Rs1(あるいは第2の電流検出抵抗Rs2)の両端の電圧であり、Vs=Rs1×Iloadであるため、負荷Rloadに流れる電流Iloadは、次式によって求めることができる。
従って、この差動出力電流検出装置1では、第1及び第2の検出電圧Va,Vbの差(Va−Vb)と第1の電流検出抵抗Rs1,第2の電流検出抵抗Rs2の値とから、負荷Rloadに流れる電流Iloadを検出することができる。このため、第1の検出電圧(Va)と第2の検出電圧(Vb)を差動入力として次段(例えば演算増幅回路や電圧測定器等)に供給することにより、精度のよい負荷電流の検出を行うことができる。
[C.効果]
本実施形態では、上述のように、差動出力する検出電圧VaとVbの範囲は、[数3],[数6]より、Vref±Vs/2となり、Vref(=Vdd/2)を基準とした検出電圧によって負荷に流れる電流を測定することができる。このため、動作点の変動による電流検出用抵抗の切り替え等が必要でなく、切り替えに伴う誤差を生じることがないため、精度のよい負荷電流Iloadの検出を行うことができる。また、次段に入力電圧のリファレンス電圧(基準電圧)としてVrefを供給すれば、次段の入力範囲は、±Vs/2となる。VaとVbの基準電圧は[数3],[数6]よりVrefとなるため、次段がVrefを基準電圧とした回路であれば直接入力することができる。これにより、次段の入力範囲を過度に広げる必要がない。入力範囲が広い方が、入力範囲が狭い場合に対して、出力の精度を向上させることが困難であるため、次段の入力範囲を過度に広げないことにより、精度の向上に寄与することができる。
本実施形態では、上述のように、差動出力する検出電圧VaとVbの範囲は、[数3],[数6]より、Vref±Vs/2となり、Vref(=Vdd/2)を基準とした検出電圧によって負荷に流れる電流を測定することができる。このため、動作点の変動による電流検出用抵抗の切り替え等が必要でなく、切り替えに伴う誤差を生じることがないため、精度のよい負荷電流Iloadの検出を行うことができる。また、次段に入力電圧のリファレンス電圧(基準電圧)としてVrefを供給すれば、次段の入力範囲は、±Vs/2となる。VaとVbの基準電圧は[数3],[数6]よりVrefとなるため、次段がVrefを基準電圧とした回路であれば直接入力することができる。これにより、次段の入力範囲を過度に広げる必要がない。入力範囲が広い方が、入力範囲が狭い場合に対して、出力の精度を向上させることが困難であるため、次段の入力範囲を過度に広げないことにより、精度の向上に寄与することができる。
また、本実施形態では、差動出力する検出電圧VaとVbの範囲は、例えば図5に示すように、Vref±Vs/2であり、動作点の変動は、±Vs/2となり、接地電圧GNDと電源電圧Vddの間で変動する場合に比較して極めて小さくなり、動作点の変動による次段の誤差を低減させることができる。さらに、上述のように、抵抗R1〜R4の値は、負荷Rloadに対して十分に大きい値になっているので、電流Iloadのほとんど全てが負荷Rloadに流れる。このため、Voutの絶対値が大きくなるほど、負荷Rloadに流れる電流Iloadが大きくなるので、Voutの絶対値が大きくなるほどVsが大きくなる。しかし、Vsが大きくなっても、第1の電流検出抵抗Rs1,第2の電流検出抵抗Rs2の値は負荷Rloadに対して十分に小さい値になっているため、Voutの絶対値のほとんど全てが負荷Rloadに印加される。このため、Vsは負荷Rloadに印加される電圧に対して無視でき、精度の向上に寄与することができる。
また、本実施形態では、検出電圧Va,Vbの基準がVref(=Vdd/2)であるため、いずれかの電流検出用の抵抗Rs1,Rs2のみの両端の電圧を測定する場合のように、動作点の変動を抑えるための切り替えが必要なく、スイッチ等を設ける必要がない。
[D.変形例]
本発明は、上述した各実施形態に限定されるものではなく、例えば、以下に述べる各種の変形例が可能である。また、各変形例は、変形例同士を適宜組み合わせてもよく、更に、上述した各実施形態と適宜組み合わせてもよい。
本発明は、上述した各実施形態に限定されるものではなく、例えば、以下に述べる各種の変形例が可能である。また、各変形例は、変形例同士を適宜組み合わせてもよく、更に、上述した各実施形態と適宜組み合わせてもよい。
(1)上述の説明では、駆動回路として差動出力アナログ増幅器を用いた場合について説明したが、駆動回路としていわゆるD級アンプ等のパルス幅変調(PWM:Pulse Width Modulation)信号を出力するインバータ回路、あるいは定電圧電源や交流電源等の他の電源を用いる場合にも本発明を適用することができる。
(2)また、上述の説明では、負荷の負入力と駆動回路の正出力の間の電圧を2分の1に分圧して第1の検出電圧として出力する第1の分圧部と、負荷の正入力と駆動回路の負出力の間の電圧を2分の1に分圧して第2の検出電圧として出力する第2の分圧部とを、各々2つの抵抗によって分圧する構成としたが、演算増幅器等の他の回路によって構成することもできる。
1…差動出力電流検出装置、Rload…負荷、Rs1…第1の電流検出抵抗、Rs2…第2の電流検出抵抗、R1,R2,R3,R4…抵抗。
Claims (4)
- 負荷に流れる電流を検出する差動出力電流検出装置であって、
駆動回路の正出力と前記負荷の正入力との間に接続された第1の電流検出抵抗と、
前記負荷の負入力と前記駆動回路の負出力との間に接続された第2の電流検出抵抗と、
前記負荷の負入力と前記駆動回路の正出力の間の電圧を2分の1に分圧して第1の検出電圧として出力する第1の分圧部と、
前記負荷の正入力と前記駆動回路の負出力の間の電圧を2分の1に分圧して第2の検出電圧として出力する第2の分圧部と、
を備えた差動出力電流検出装置。 - 前記第1の分圧部は、直列に接続された第1の抵抗と第2の抵抗を備え、第1の抵抗と第2の抵抗の間の電圧を前記第1の検出電圧として出力し、
前記第2の分圧部は、直列に接続された第3の抵抗と第4の抵抗を備え、第3の抵抗と第4の抵抗の間の電圧を前記第2の検出電圧として出力する、
ことを特徴とする請求項1に記載の差動出力電流検出装置。 - 前記第1及び第2の電流検出抵抗は、前記負荷の抵抗より十分小さく、
前記第1から第4の抵抗は、前記負荷の抵抗より十分大きい、
ことを特徴とする請求項1又は2に記載の差動出力電流検出装置。 - 駆動回路の正出力と負荷の正入力との間に接続された第1の電流検出抵抗と、前記負荷の負入力と前記駆動回路の負出力との間に接続された第2の電流検出抵抗と、前記負荷の負入力と前記駆動回路の正出力の間の電圧を2分の1に分圧して第1の検出電圧として出力する第1の分圧部と、前記負荷の正入力と前記駆動回路の負出力の間の電圧を2分の1に分圧して第2の検出電圧として出力する第2の分圧部とを有する差動出力電流検出装置を介して前記負荷に電流を供給し、
前記第1の検出電圧と前記第2の検出電圧の差に基づいて前記負荷に流れる電流を検出する、
ことを特徴とする差動出力電流検出方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013272286A JP2015125133A (ja) | 2013-12-27 | 2013-12-27 | 差動出力電流検出装置及び差動出力電流検出方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013272286A JP2015125133A (ja) | 2013-12-27 | 2013-12-27 | 差動出力電流検出装置及び差動出力電流検出方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015125133A true JP2015125133A (ja) | 2015-07-06 |
Family
ID=53535917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013272286A Pending JP2015125133A (ja) | 2013-12-27 | 2013-12-27 | 差動出力電流検出装置及び差動出力電流検出方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015125133A (ja) |
-
2013
- 2013-12-27 JP JP2013272286A patent/JP2015125133A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9753062B2 (en) | System and method for current measurement in the presence of high common mode voltages | |
US20070103174A1 (en) | Direct current test apparatus | |
KR101918338B1 (ko) | 센서 장치 | |
US7446554B2 (en) | Direct current measuring apparatus and limiting circuit | |
JP2011091642A (ja) | 過電流検出回路及び信号増幅装置 | |
JP3170470U (ja) | 積分値測定回路 | |
CN109782053B (zh) | 电源装置 | |
JP6646380B2 (ja) | 電流検出回路 | |
JP5057950B2 (ja) | 絶縁抵抗計 | |
JP2011053095A (ja) | 電流監視装置 | |
JP2015125133A (ja) | 差動出力電流検出装置及び差動出力電流検出方法 | |
JP2007315980A (ja) | 電流/電圧変換回路 | |
JP2012151973A (ja) | 電力変換装置 | |
JP7337723B2 (ja) | 電流供給回路および抵抗測定装置 | |
JP2016115240A (ja) | 乗算回路及びそれを備えた電力センサー | |
JP2015177205A (ja) | オフセットキャンセル回路 | |
JP5839387B2 (ja) | 磁界検出装置 | |
WO2012053992A1 (en) | Current source with active common mode rejection | |
JPS5868615A (ja) | 磁気式ロ−タリ・エンコ−ダの出力回路 | |
JP5758229B2 (ja) | 磁界検出装置 | |
JP5028228B2 (ja) | 直流測定装置および制限回路 | |
JP2007212192A (ja) | 電流計測回路及びそれを用いた検査装置 | |
JP2016133499A (ja) | 電力センサ | |
JP4154414B2 (ja) | 電流計測回路 | |
JP5003245B2 (ja) | 電圧発生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150410 |