JP2015115902A - Control device, processing apparatus, control method and program - Google Patents
Control device, processing apparatus, control method and program Download PDFInfo
- Publication number
- JP2015115902A JP2015115902A JP2013258699A JP2013258699A JP2015115902A JP 2015115902 A JP2015115902 A JP 2015115902A JP 2013258699 A JP2013258699 A JP 2013258699A JP 2013258699 A JP2013258699 A JP 2013258699A JP 2015115902 A JP2015115902 A JP 2015115902A
- Authority
- JP
- Japan
- Prior art keywords
- command
- unit
- data
- input
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Image Processing (AREA)
- Facsimiles In General (AREA)
Abstract
Description
本発明は制御装置、処理装置、制御方法及びプログラムに関する。 The present invention relates to a control device, a processing device, a control method, and a program.
近年、製品の高画質化、機能強化、高速化などのため、画像処理装置が多岐に渡る製品の動作モードで画像処理を実行することが求められている。画像処理装置には、例えば、高画質化や機能強化と高速化とを両立するために、多種多様な画像処理回路が搭載されている。そして、画像処理装置は、多岐に渡る製品の動作モードに対応して、これらの多種多様な画像処理回路を切り替え、また個々の画像処理回路の動作設定を変更して、画像処理装置の全体を制御する。 In recent years, there has been a demand for image processing apparatuses to perform image processing in a wide variety of product operation modes in order to improve image quality, enhance functions, and speed up products. In the image processing apparatus, for example, various image processing circuits are mounted in order to achieve both high image quality, enhanced function, and high speed. The image processing apparatus switches between these various image processing circuits in response to various product operation modes, and changes the operation settings of the individual image processing circuits to Control.
このとき、個々の画像処理回路は、画像、テーブル、設定値などを一時記憶するための大容量のメモリを含み、画像処理装置は、前述の多岐にわたる動作モードに応じて、これらのメモリに記憶される情報を書き換える。すなわち、画像処理装置は、動作モードに応じて画像処理回路を切り替えるために、画像処理の前に、必要となる情報を設定する処理を実行する。また、画像処理装置は、この設定の後に、設定された値に従って画像処理を実行する。そして、画像処理装置は、これらの2つの処理を順次実行しながら所定の画像処理を行う。 At this time, each image processing circuit includes a large-capacity memory for temporarily storing images, tables, setting values, and the like, and the image processing apparatus stores data in these memories according to the various operation modes described above. Rewrite information In other words, the image processing apparatus executes processing for setting necessary information before image processing in order to switch the image processing circuit in accordance with the operation mode. Further, after this setting, the image processing apparatus executes image processing according to the set value. Then, the image processing apparatus performs predetermined image processing while sequentially executing these two processes.
特許文献1には、設定のためのレジスタ制御コマンドと画像処理のためのデータ処理コマンドとを用意し、外部メモリ(DRAM等)からこれらのコマンドを交互に読み出して種々の画像処理回路に時分割多重で入力して、画像処理を行うことが記載されている。そして、特許文献1の画像処理装置は、処理後のコマンドを画像処理回路から受け取り、再び外部メモリ(DRAM等)に書き戻して画像処理を完了する。このとき、特許文献1の画像処理回路は、パイプライン動作により、レジスタ制御コマンドを連続して入力することで高速な設定を実現することができる。また、同様に、特許文献1の画像処理装置は、データ処理コマンドを連続して入力することで、高速な画像処理を実現することができる。
In
画像処理装置は、上述のような多種多様な動作モードに応じて、様々な画像処理回路を組み合せて使用するため、画像処理装置の全体の制御のための設定値の算出のために複雑な計算を行う必要がある。例えば、画像処理装置は、上述のコマンドを外部メモリ(DRAM等)から読み出し、処理後のコマンドを外部メモリ(DRAM等)に書き戻す。ここで、画像処理装置は、DMAC(ダイレクト・メモリ・アクセス・コントローラ)を備えるものとし、この外部メモリ(DRAM等)への読み書きを実行するものとする。このとき、画像処理装置は、上述の動作モードに応じて処理する画像の大きさや設定の情報量が変わるため、外部メモリ(DRAM等)への読み書きの転送量を算出してDMACに設定することとなる。そして、この算出された転送量と画像処理の動作とが整合していない場合、画像処理装置に含まれる画像処理回路に、先のコマンドが残留する場合がある。その結果、画像処理装置は、画像処理回路で構成される処理パイプラインに続くコマンドを投入できなくなり、画像処理装置がエラー(ハングアップ)状態になる場合がある。 Since the image processing apparatus uses a combination of various image processing circuits in accordance with the various operation modes as described above, a complicated calculation is required to calculate a set value for overall control of the image processing apparatus. Need to do. For example, the image processing apparatus reads the above-described command from an external memory (DRAM or the like), and writes the processed command back to the external memory (DRAM or the like). Here, it is assumed that the image processing apparatus includes a DMAC (direct memory access controller) and executes reading / writing to / from the external memory (DRAM or the like). At this time, the image processing apparatus calculates the transfer amount of reading / writing to the external memory (DRAM or the like) and sets it in the DMAC because the size of the image to be processed and the amount of setting information change according to the operation mode described above. It becomes. If the calculated transfer amount and the image processing operation do not match, the previous command may remain in the image processing circuit included in the image processing apparatus. As a result, the image processing apparatus cannot input a command following the processing pipeline constituted by the image processing circuit, and the image processing apparatus may be in an error (hang-up) state.
特許文献1の画像処理装置は、上述の2種のコマンドを、設定と画像処理とのそれぞれにおいて切り替えて、時分割多重で画像処理回路へ入出力する。そして、例えば画像処理において画像処理パイプラインにデータ処理コマンドが残留し、詰まっている状態になった場合、画像処理装置は、外部からレジスタ制御コマンドを投入することができなくなる。その結果、画像処理装置は、装置内の画像処理の状態(ステータスレジスタ)を読み取ることができなくなり、画像処理装置のエラー(ハングアップ)状態の原因を知ることができない。なお、外部から画像処理装置のリセット信号をアサートして、画像処理装置全体を初期化して、エラー状態から復帰させることは可能である。しかしながら、このような復帰では画像処理の状態(ステータスレジスタ)も初期化されるため、上記のエラー(ハングアップ)状態の原因を特定することはできない。また、ユーザ操作によって処理を中断する際に、外部から画像処理装置のリセット信号をアサートして、画像処理装置全体を初期化すると、処理を再度実行する又は再開する際に、再度設定を実行する必要がある。
The image processing apparatus of
本発明は、このような事情に鑑みてなされたもので、処理装置において、データの処理状態を維持したまま、処理が可能な状態で処理を中断または中止する技術を提供することを目的とする。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a technique for interrupting or canceling a process in a processable state while maintaining the data processing state in the processing apparatus. .
上記目的を達成するため、本発明による制御装置は、入力されたデータ処理コマンドに応じてデータに所定の処理を実行して、処理を実行した後のデータを含むデータ処理コマンドを出力する実行手段に対して、コマンドの入力または出力を制御する制御手段を有する制御装置であって、前記制御手段は、所定の指示を受け付けたことに応じて、前記実行手段に対する前記データ処理コマンドの入力を停止すると共に前記実行手段から出力された前記データ処理コマンドを破棄し、前記実行手段に対して所定のコマンドを入力すると共に当該実行手段から出力された当該所定のコマンドを受け付けて、前記実行手段の処理の状態を維持したまま処理が可能な状態で処理を中断または中止する、ことを特徴とする。 To achieve the above object, the control device according to the present invention executes a predetermined process on data in accordance with an input data processing command and outputs a data processing command including the data after the processing is executed. On the other hand, a control device having control means for controlling command input or output, wherein the control means stops input of the data processing command to the execution means in response to receiving a predetermined instruction. And discarding the data processing command output from the execution means, inputting a predetermined command to the execution means and receiving the predetermined command output from the execution means, and processing the execution means The processing is interrupted or stopped in a state where the processing is possible while maintaining the state.
本発明によれば、処理装置において、データの処理状態を維持したまま、処理が可能な状態で処理を中断または中止することができる。 According to the present invention, in the processing device, the processing can be interrupted or stopped while processing is possible while maintaining the data processing state.
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
<<実施形態1>>
(画像処理装置の構成)
図1は、本実施形態に係る画像処理装置の構成例を示すブロック図である。画像処理装置は、例えば、CPU回路部100、画像読み取り部120、画像処理部150を有する。
<<
(Configuration of image processing apparatus)
FIG. 1 is a block diagram illustrating a configuration example of an image processing apparatus according to the present embodiment. The image processing apparatus includes, for example, a
画像読み取り部120は、例えば、レンズ124、CCDセンサ126、及びアナログ信号処理部127を有する。画像読み取り部120では、レンズ124を介してCCDセンサ126に原稿110の画像情報が結像され、CCDセンサ126によりその画像情報がR(Red)、G(Green)、B(Blue)のアナログ電気信号に変換される。アナログ電気信号に変換された画像情報は、アナログ信号処理部127に入力され、R、G、Bの色毎に補正等が行われた後にアナログ/デジタル変換(A/D変換)される。こうして、デジタル化されたフルカラーのデジタル画像信号(画素値)が生成される。生成されたデジタル画像信号は、映像入力部130へ入力され、その後、DMAC(ダイレクト・メモリ・アクセス・コントローラ)192へ入力される。
The
DMAC192は、CPU102により予め動作が設定されており、共有バス190を介して、入力されたデジタル画像信号をCPU回路部100のメモリ(RAM106)に記憶させる。なお、以下では、複数の画素についてのデジタル画像信号を、1枚の画像や一部の画像領域を形成するように集合させたデータを、画像データと呼ぶ。本実施形態では、デジタル画像信号は画像データの形式でRAM106に記憶されるものとする。画像処理を行う場合、CPU102はDMAC194を起動してRAM106に記憶された画像データを読み出させ、処理の対象となる画素に対応するデジタル画像信号を画像処理部150に入力させる。
The operation of the
画像処理部150は、例えば、入力されたデジタル画像信号に対して、例えば、スキャナなどのセンサ・デバイスの読み取り素子の個体差の補正と入力ガンマ補正などの色補正とを行い、画像データを作成するデータ処理装置である。そして、DMAC196は、これらの処理が施された画像データをRAM106に格納する。なお、DMAC196の制御については、例えばCPU102が予めDMAC196の動作を設定し、また、CPU102がDMAC196を起動するようにする。DMAC196の動作は、例えば処理後の画像データをRAM106へ書き込むように設定しておく。
For example, the
これにより、例えば、画像処理部150は、入力されたデジタル画像信号に対し、入力色補正処理、空間フィルタ処理、色空間変換、濃度補正処理、及び中間調処理などの、画像の印刷のための画像処理を施す。そして、画像処理部150は、印刷可能な画像データを作成し、その画像データを、DMAC196によりRAM106に格納させる。
Thereby, for example, the
DMAC198は、RAM106に格納された画像処理済みの画像データを読み出して画像印刷部170へ出力する。画像印刷部170は例えばプリンタである。DMAC198の設定は例えばCPU102が行う。画像印刷部170は、例えば、インクジェットヘッドやサーマルヘッド等を使用した印刷出力部(不図示)を有する。そして、入力された画像データのデジタル画像信号に基づいて紙上に画像を記録する。なお、上述の説明では、画像印刷部170を用いる例を説明したがこれに限られない。例えば、映像入力部130や映像表示部160等を用いて、入力された映像に対し所定の画像(映像)処理を施し、処理後の映像をディスプレイなどの表示装置(不図示)に表示してもよい。
The
CPU回路部100は、演算制御用のCPU102、固定データやプログラムを格納するROM104、データの一時保存やプログラムのロードに使用されるRAM106、及び外部記憶装置108等を備える。CPU回路部100は、画像読み取り部120、画像処理部150、及び画像印刷部170等を制御し、本実施形態の画像処理装置のシーケンスを統括的に制御する。外部記憶装置108は、本実施形態の画像処理装置が使用するパラメータやプログラムや補正データを記憶するディスク等の記憶媒体であり、RAM106のデータやプログラム等は、外部記憶装置108からロードされてもよい。
The
(画像処理コマンドの構成)
次に図2を用いてRAM106へのコマンドリストの格納の仕方の例を説明する。図2において、DPL_AREA_STR_ADDRからDPL_AREA_END_ADDRまでが、画像処理に必要な種々のコマンドを格納する領域である。図2は、この領域にDPL(1)からDPL(3)までの、3種のコマンドリストが格納されている状態の例を示している。DRAMの性能を落とさずにデータにアクセスすることを可能とするため、各々格納されるデータの容量の最小単位は、図2の506に示すように32bit×8wordの32Byteとなっている。したがって、DPL(1)からDPL(3)までのコマンドリストの格納容量は、32Byteの整数倍となる。CPUは、選択されたアプリケーション又はユーザ操作等によって、使用するコマンドリストをDPL(1)からDPL(3)の中から選択して、異なる画像処理を実行する。
(Image processing command configuration)
Next, an example of how the command list is stored in the
さらに、図3を用いてメインメモリへ格納されているコマンドリストについて詳しく説明する。本発明のコマンドリストを構成するコマンドは、一例として、64bit長を有し、32Byte単位のデータ520に、4つのコマンドが格納される。またコマンドリストを構成するコマンドは、レジスタ制御コマンド540、データ取得コマンド542、データ処理コマンド544、終了コマンド546のように、例えば4つの種類が存在する。そして、各コマンドは上位8bitのopcodeにより識別され、下位56bitは各コマンドにより用途が異なる。
Further, the command list stored in the main memory will be described in detail with reference to FIG. As an example, the commands constituting the command list of the present invention have a 64-bit length, and four commands are stored in
上述のように、画像処理装置は、設定と画像処理との2つの処理を交互に繰り返す。そして、画像処理装置は、設定において、レジスタ制御コマンド540を用いて、多種多様の画像処理回路の制御レジスタに値の設定、又は、画像処理回路の状態を記憶しているステータスレジスタの値の読み出しなどを実行する。また画像処理装置は、画像処理において、データ処理コマンド544を用いて、画像処理回路に画像データを供給し、各画像処理回路は、供給されたデータに対して画像処理を実行して出力する。なお、データ取得コマンド542については、後述する実施形態3にて説明を行う。また終了コマンド546については後述する。
As described above, the image processing apparatus alternately repeats the two processes of setting and image processing. In setting, the image processing apparatus uses the
(画像処理コマンドの入出力)
これらのコマンドは、図1の画像処理部150における処理において機能する。以下、画像処理部150の構成例である図4を用いて各コマンドの機能について説明する。
(Image processing command input / output)
These commands function in the processing in the
まず、画像処理装置は、DMAC(Read)194を起動してメインメモリからコマンドリストを読み出し、入力ポート151を介して画像処理部150にコマンドを入力する。そして、コマンドリストを構成する各コマンドは、画像処理部150の各種画像処理回路(画像入力部1521、画像処理回路(1)1531〜画像処理回路(P)1537、画像出力部1523)で機能する。各コマンドは、その入力順にインターコネクト1530と内部バス(155、1532、1533、1535、1536、・・・、1538、1539、156)を経由する。そして各コマンドは、画像入力部1521、画像処理回路(1)1531〜画像処理回路(P)1537、画像出力部1523へと送られる。なお、各コマンドは、各種画像処理回路によって内部情報を書き換えられることはあるが、コマンド自体が途中で削除されることはない。
First, the image processing apparatus activates the DMAC (Read) 194 to read a command list from the main memory, and inputs a command to the
画像出力部1523は、最後に、画像処理装置によって予め起動されたDMAC(Write)196に出力ポート154を介してコマンドを送出する。そして、DMAC(Write)196は受け取ったコマンドをメインメモリに書き戻す。
Finally, the
また、後述の復帰指示の送受信のために、画像処理部150は、CPU102(上位層)とコマンド入出力部152との間にレジスタバス158を有する。このレジスタバス158を介して、CPU102(上位層)は、コマンド入出力部152に含まれるステータスレジスタを直接読み出して、コマンド入出力部152の状態を監視することができる。
Further, the
以下では、画像処理コマンドの動作についてさらに詳細に説明する。また画像処理回路によるコマンド動作の一例を、図5のフローチャートに示す。 Hereinafter, the operation of the image processing command will be described in more detail. An example of a command operation by the image processing circuit is shown in the flowchart of FIG.
(レジスタ制御コマンド)
レジスタ制御コマンド540は、画像処理部150の各種画像処理回路のレジスタに対して値を読み書きするためのコマンドである。コマンドの1bit情報“rw”が“0”のときレジスタ・リード・コマンドとなり、“rw”が“1”のときはレジスタ・ライト・コマンドとなる。7bitの回路識別情報“ip_id”は、上述の各種画像処理回路を区別する情報である。例えば、回路識別情報“ip_id”は、画像入力部1521は“0”、そして、画像出力部1523は“30”である。また、各画像処理回路に対する回路識別情報は、図6に示すように、画像処理回路(1)1531は“1”、画像処理回路(2)1534は“2”、・・・、そして、画像処理回路(P)1537は“P”である。また、16bit情報“address”は、上述の各種画像処理回路ごとの所有するレジスタの番地を示す情報である。
(Register control command)
The
例えば、“rw=1、ip_id=1、address=0x0、data=0xF”であるレジスタ制御コマンドの場合、画像入力部1521では、回路識別情報“ip_id”が異なるので無視される。そして、このレジスタ制御コマンドは、内部バス155を通って画像処理回路(1)1531に入力される。画像処理回路(1)1531では、画像処理回路(1)1531の識別情報と、このレジスタ制御コマンドの回路識別情報“ip_id”とが一致するため、レジスタ・ライト・コマンドが有効となる。そして、このレジスタ・ライト・コマンドは、画像処理回路(1)1531の“address=0x0”番地のレジスタに、“data=0xF”を書き込む。
For example, in the case of a register control command with “rw = 1, ip_id = 1, address = 0x0, data = 0xF”, the circuit input information “ip_id” is different in the
画像処理回路(1)1531はこのレジスタ制御コマンドを削除せず、そのまま内部バス1533へ出力する。そして、このレジスタ制御コマンドは、内部バス1531を介して、次の画像処理回路(2)1534へ入力される。画像処理回路(2)1534以降の回路では、その回路の識別情報が、レジスタ制御コマンドの回路識別情報“ip_id”と異なるため、このレジスタ制御コマンドは無視される。このレジスタ制御コマンドは、同様に画像出力部1523で無視された後、画像出力部1523によりメインメモリに書き戻される。なお、そのあとの画像処理で使用予定がない場合、画像出力部1523は、このコマンドを削除してもよい。
The image processing circuit (1) 1531 does not delete this register control command and outputs it to the
また“rw=0、ip_id =2、address=0x4、data=0x0”であるレジスタ・リード・コマンドの場合も、回路識別情報“ip_id =2”である画像処理回路(2)1534以外では無視される。このレジスタ・リード・コマンドは、回路識別情報“ip_id”が一致する画像処理回路(2)1534で有効となる。そして、このレジスタ・リード・コマンドに応じて、画像処理回路(2)1534の“address=0x4”番地のレジスタ値が読み出され、このレジスタ・リード・コマンドの“data”領域がこの読み出された値に置き換えられる。そして、このレジスタ・リード・コマンドは、内部バス1530を介して後段の画像処理回路に送られる。画像出力部1523では、前述のレジスタ・ライト・コマンドと異なり“data”だけが抜き取られるか、このレジスタ・リード・コマンドそのものが、CPUがアクセス可能なメモリ領域に出力(記憶)される。
The register read command with “rw = 0, ip_id = 2, address = 0x4, data = 0x0” is also ignored except for the image processing circuit (2) 1534 with the circuit identification information “ip_id = 2”. The This register read command is valid in the image processing circuit (2) 1534 having the same circuit identification information “ip_id”. Then, in response to this register read command, the register value at address “address = 0x4” of the image processing circuit (2) 1534 is read, and the “data” area of this register read command is read out. It is replaced with the value. The register read command is sent to the subsequent image processing circuit via the
(データ処理コマンド)
データ処理コマンド544も、レジスタ制御コマンドと同様に、メインメモリから入力され、以降の動作で画像処理が実行された後に、メインメモリに書き戻される。データ処理コマンド544は、画像処理回路(1)1531〜画像処理回路(P)1537を用いて画像処理を実行するためのコマンドである。画像処理を実行する前に、画像処理回路(1)1531〜画像処理回路(P)1537には、上述のレジスタ・ライト・コマンドにより、所定のレジスタ値が設定される。
(Data processing command)
Similarly to the register control command, the
データ処理コマンド544は、8bitデータ処理識別情報“step”を含む。また、画像処理回路(1)1531〜画像処理回路(P)1537のそれぞれには、予め、処理すべきデータ処理コマンドを識別するためのデータ処理識別情報“step”が設定されている。そして、各画像処理回路は、入力されたデータ処理コマンドのデータ処理識別情報“step”が、自らに設定された“step”と一致するコマンドについてのみ、画像処理を実行し、それ以外のコマンドは無視する。各画像処理回路は、データ処理コマンドから、各16bitのR、G、B領域の画像データを抜き出し、所定の画像処理を実行する。そして、各画像処理回路は、データ処理コマンドの各16bitのR、G、B領域に、処理結果をそれぞれ格納して内部バスを介して後段の画像処理回路に送る。画像処理回路(1)1531〜画像処理回路(P)1537のそれぞれが一連の画像処理を行うことで、パイプライン的に並列処理を行う。
The
(終了コマンド)
終了コマンド546は、コマンドリストの終了を示すコマンドであり、コマンドリストの最後に位置する。終了コマンド546も、他のコマンドと同様に、画像処理部150に入出力される。画像出力部1523は、このコマンドを受け取った後、CPUに対して終了割り込みを出力する。
(End command)
The
(画像処理実行部の動作)
画像処理実行部153について補足する。画像処理実行部153は、P個の画像処理回路(画像処理回路(1)1531〜画像処理回路(P)1537)と、インターコネクト1530とを含んで構成される。P個の画像処理回路と、インターコネクト1530とは、入力ポート1532、1535並びに1538、および出力ポート1533、1536並びに1539等のポートを介して互いに接続される。
(Operation of image processing execution unit)
The image
画像処理回路は、例えば、入力色補正処理、色空間変換、濃度補正処理、中間調処理、空間フィルタ処理、拡大処理、縮小処理、トリミング処理、端部拡張処理、IP変換、クロマ・アップサンプリングのうち、1つの処理を行う。これらの画像処理回路は、パイプライン回路等のハードウェアで実現されてもよいし、プロセッサとプログラム(ソフトウェア)等で実現されてもよい。そして、例えば、入力ポート1532、1535、1538等からコマンドを受け付け、処理を実行した後に、出力ポート1533、1536、1539から処理後のデータを含むコマンドを出力する。
The image processing circuit includes, for example, input color correction processing, color space conversion, density correction processing, halftone processing, spatial filter processing, enlargement processing, reduction processing, trimming processing, edge expansion processing, IP conversion, chroma upsampling. Of these, one process is performed. These image processing circuits may be realized by hardware such as a pipeline circuit, or may be realized by a processor and a program (software). For example, after receiving a command from the
また、インターコネクト1530はクロスバーやリングバス等で実現され、入力ポート及び出力ポートの接続先を任意に切り替えることができる。したがって、CPU102がこれらポートの接続先の指定を設定することで、インターコネクト1530は、例えばP個の画像処理回路の実行順序を変更し、または一部の処理をバイパスすることができる。このように、画像処理実行部153は、アプリケーションに応じて、各種の処理を取捨選択して組み合せ、所望の画像処理を実現する。
The
(画像処理部のエラー(ハングアップ)状態の発生)
画像処理装置は、例えば画像処理の実行に際し、画像処理実行部153に含まれる画像処理回路において、拡大処理を行うとする。このとき、画像処理装置は、予め拡大処理の拡大率を画像処理回路の該当するレジスタに設定する。また、画像処理装置は、画像処理の際に入力及び出力するデータ処理コマンドの転送量を、DMAC(Read)194とDMAC(Write)196とに設定する。
(Error in the image processing unit (hangup) occurred)
For example, when executing image processing, the image processing apparatus performs enlargement processing in an image processing circuit included in the image
画像処理実行部153は、入力されたデータ処理コマンドに対して、拡大処理を含む画像処理を施し、処理後のデータ処理コマンドとして出力する。この出力されたデータ処理コマンドは、コマンド入出力部152を介して、DMAC(Write)196によってRAM106に書き戻される。
The image
ここで、例えば、拡大により増加するコマンドの転送量よりDMAC(Write)196の転送量が小さく設定されると、画像処理実行部153で処理されたコマンドを全てRAM106に書き戻す前にDMAC(Write)196の転送が完了してしまう。そのため、画像処理実行部153にコマンドが残留してしまう。この一例では、拡大処理よってコマンドが増加するため、タイミングによってはDMAC(Read)194もコマンドの入力を完了しており、画像処理装置はDMA転送を完了していると誤判定してしまう。そして、画像処理装置は、画像処理から設定に移行し、レジスタ設定コマンドを入力しようとする。しかしながら、画像処理実行部153にはコマンドが残留しているため、画像処理実行部153がレジスタ設定コマンドを受け付けることはできない。
Here, for example, if the transfer amount of the DMAC (Write) 196 is set smaller than the transfer amount of the command that increases due to enlargement, the DMAC (Write) is written before all the commands processed by the image
(画像処理部の復帰シーケンス)
ここでは図7のフローチャートに基づいて、上述のエラー(ハングアップ)状態の発生からの、画像処理部の復帰手法について詳細説明を行う。本処理では、まず、コマンド入出力部152が、画像処理の入出力の状態の監視を行い(S640、S642、S644)、画像処理部のエラー状態が検出されたかを判定する。例えば、コマンド入出力部152は、所定時間の間、画像処理実行部153に対してデータ処理コマンドを入力できない場合に、エラー(ハングアップ)状態を検出する。また、コマンド入出力部152は、所定時間の間、画像処理実行部153から、処理を終えた後のデータを含むデータ処理コマンドを受け取らなかった場合に、エラー状態を検出する。また、さらに他のエラー状態の検出手法が用いられてもよい。例えば、他の画像処理部のエラー状態の検出の例について、後述する実施形態3において説明する。本処理においては、主としてコマンド入出力部152が復帰処理のための制御を行う制御装置として機能する。以下では、これらの処理について説明する。
(Return sequence of image processing unit)
Here, based on the flowchart of FIG. 7, a detailed description will be given of a method for returning the image processing unit from the occurrence of the above-described error (hang-up) state. In this process, first, the command input /
上述のようなエラー(ハングアップ)状態の後、CPU102(上位層)が画像処理部の復帰処理の必要性を判断し(S650でYES)、復帰指示を発行してコマンド入出力部152に通知する。コマンド入出力部152は、復帰指示を受け付ける(S610)。このとき、図4に示すように、復帰指示の受け付けのために、CPU102(上位層)とコマンド入出力部152との間に、レジスタバス158が設けられてもよい。この場合、コマンド入出力部152は復帰レジスタ(不図示)を有し、CPU102は、レジスタバス158を介して、その復帰レジスタに復帰指示を書き込む。コマンド入出力部152は復帰レジスタの値を監視し、その値に応じて復帰指示の有無を判断することができる。また、CPU102は復帰指示を送信し、コマンド入出力部152がそれを受信して受け付ける別の仕組みが用意されてもよい。
After the error (hang-up) state as described above, the CPU 102 (upper layer) determines whether the image processing unit needs to be restored (YES in S650), issues a restoration instruction, and notifies the command input /
コマンド入出力部152は、復帰指示を受け付けると、画像処理実行部153において実行される所定の処理を中止し、続いて、復帰処理に移る(S600)。まず、コマンド入出力部152は、DMA転送中であれば、DMAC(Read)194及びDMAC(Write)196に対して転送中断を要求する。各DMACは、システムバス190に要求済みのトランザクションについては実行を完了し、新規のトランザクションの発行をアボートする。その後、各DMACは、内部シーケンサを初期化する(S612)。
When the command input /
そして、コマンド入出力部152は、画像処理実行部153への画像処理コマンドの入力を停止する(S614)。これにより、画像処理実行部153は、画像処理実行部153のパイプラインに空きができても新たなコマンドを受け付ける必要がなくなる。そして、コマンド入出力部152は、画像処理実行部153から出力された出力コマンドを受け取りながら、そのコマンドを破棄する(S616)。これにより、画像処理実行部153のパイプラインに残留したコマンドが徐々に削減されることとなる。
Then, the command input /
ここで、所定の期間の間、画像処理実行部153から、コマンドが出力されなくなった場合、残留したコマンドはなくなったと想定できる。したがって、コマンド入出力部152に、この所定時間が経過したかを判別するためのタイマーを設け、タイマーの閾値レジスタに、予めその所定時間を設定しておいてもよい。このタイマーは、画像処理実行部153からのコマンド出力を検出するとタイマー値を0にクリアし、コマンド出力がなければ、クロックサイクル毎に1ずつタイマー値をインクリメントする。そして、コマンド入出力部152は、タイマー値が閾値レジスタの値を超えたときに、所定時間が経過したことを特定することができる。
Here, if no command is output from the image
コマンド入出力部152は、復帰確認のためにレジスタ制御コマンドを画像処理実行部153に入力する(S618)。そして、コマンド入出力部152は、画像処理実行部153へ入力したレジスタ制御コマンドが、画像処理実行部153から出力されるまで待機する(S620)。そして、画像処理実行部153からレジスタ制御コマンドが出力されると(S620のYES)、コマンド入出力部152は、復帰を確認して、復帰完了をCPU102(上位層)に通知する(S622)。このようにして、時間経過またはレジスタ制御コマンド等の入力と出力により、画像処理実行部にコマンドが残留していないことを確認する。
The command input /
なお、復帰完了の通知のため、コマンド入出力部152からCPU102(上位層)への割り込みを用意し、コマンド入出力部152が割り込みをアサートすることにより、復帰完了を通知してもよい。またコマンド入出力部152に復帰完了レジスタ(不図示)を設け、コマンド入出力部152は、上述の復帰指示を受け付けたことにより、復帰完了レジスタを初期化する。そしてコマンド入出力部152は、復帰完了時に復帰完了レジスタに値を書き込む。そして、CPU102(上位層)はこの復帰完了レジスタの値を読み取ることにより、復帰完了を確認してもよい。
In order to notify the completion of the return, an interrupt from the command input /
CPU102(上位層)は復帰完了を受信すると(S652)、例えば、レジスタ・リード・コマンドをRAM106に展開する。そして、コマンド入出力部152は、上述の設定と同様の手法で、レジスタ・リード・コマンドを画像処理実行部153に入出力し、種々の画像処理回路のステータスレジスタやレジスタの設定値を読み出す。CPU102(上位層)は、読み出された値に基づいて、設定の誤りを検証し、エラー状態の原因を調査することができる。
When the CPU 102 (upper layer) receives the completion of restoration (S652), for example, a register read command is developed in the
なお、上述の例では、復帰確認のためのレジスタ制御コマンドとエラー状態の原因調査のためのレジスタ制御コマンド(レジスタ・リード・コマンド)を2回に分けて入力するように説明した。しかしながら、画像処理装置は、エラー状態の原因調査のためのレジスタ・リード・コマンドを用いて、復帰確認を同時に評価するようにしてもよい。 In the above example, the register control command for confirming the return and the register control command (register read command) for investigating the cause of the error state have been described as being input in two steps. However, the image processing apparatus may simultaneously evaluate the return confirmation using a register read command for investigating the cause of the error state.
以上のように、本実施形態によれば、画像処理回路のレジスタ値の誤設定によるエラー状態から、容易に、画像処理部を所定の処理が実行可能な状態へと復帰させることができる。また、復帰の過程で画像処理実行部のパイプラインに残留したコマンドを破棄することにより、画像処理実行部のパイプラインを初期化することができる。そして、レジスタ制御コマンドの入出力により、復帰の確認をすることができる。また、処理の状態(ステータスレジスタ)がクリアされずに維持されるため、エラー状態を特定するための画像処理回路のステータスレジスタ値の読み出しを行うことができる。したがって、本実施形態の画像処理装置は、エラー状態からの復帰とデバッグ(原因の特定)とを効率的に実行することができる。 As described above, according to the present embodiment, it is possible to easily return the image processing unit to a state in which predetermined processing can be performed from an error state due to an erroneous setting of the register value of the image processing circuit. Further, by discarding commands remaining in the pipeline of the image processing execution unit during the return process, the pipeline of the image processing execution unit can be initialized. The return can be confirmed by inputting / outputting a register control command. Further, since the processing state (status register) is maintained without being cleared, the status register value of the image processing circuit for specifying the error state can be read. Therefore, the image processing apparatus according to the present embodiment can efficiently execute recovery from an error state and debugging (cause identification).
<<実施形態2>>
本実施形態では、上述の復帰シーケンスを利用することで、ユーザが画像処理の実行中に動作をキャンセルしたときの、画像処理の中断についても対応することができる。すなわち、実施形態1では、エラー状態をトリガに画像処理実行部が実行する処理を中止して復帰処理を行ったが、本実施形態では、ユーザからの処理の中断の操作を受け付けたことをトリガとして、画像処理実行部が実行する処理を中断する。
<<
In the present embodiment, by using the above-described return sequence, it is possible to cope with interruption of image processing when the user cancels the operation during execution of image processing. In other words, in the first embodiment, the process executed by the image processing execution unit is stopped by the error state as a trigger, and the return process is performed. However, in this embodiment, it is triggered that a process interruption operation from the user is accepted. The processing executed by the image processing execution unit is interrupted.
(画像処理部の中断シーケンス)
本実施形態では、ユーザが画像処理装置に対して処理の中断の操作を行うため、画像処理部のエラー(ハングアップ)状態の検出は不要である。したがって、図8に示すように、本シーケンスにおいては、まず、CPU102(上位層)が、ユーザから中断指示を受け付けたかを判定する(S660)。そして、ユーザからの中断指示を受け付けた場合(S660でYES)、CPU102は、実施形態1と同様に、復帰指示を発行し、コマンド入出力部152に通知する。コマンド入出力部152が復帰指示を受け付け(S610)てから、復帰完了をCPU102に通知する(S622)までの処理(S600)は、実施形態1と同様であるため、説明を省略する。そして、CPU102は、復帰完了を受信したら(S652)、中断シーケンスを完了する。
(Interrupt sequence of image processing unit)
In the present embodiment, since the user performs an operation to interrupt the processing on the image processing apparatus, it is not necessary to detect an error (hang-up) state of the image processing unit. Therefore, as shown in FIG. 8, in this sequence, first, the CPU 102 (upper layer) determines whether an interruption instruction has been received from the user (S660). When an interruption instruction is received from the user (YES in S660), the
以上のように、本実施形態によれば、ユーザによる画像処理の中断指示があった場合にも、画像処理装置を強制リセットすることによる初期化を行わず、画像処理実行部において所定の処理を実行可能な状態で、処理を中断することができる。すなわち、強制リセットにより、画像処理回路の非常に多くのレジスタ値やテーブル値が初期化されることがなくなる。この結果、画像処理装置は、処理を再度実行する又は再開する場合に、設定値を再ロードする手間を省くことができる。このようにすることで、画像処理装置は、確実な中断処理を行いつつ、ユーザ指示に応じた次の製品動作までの応答性を高めることができる。 As described above, according to the present embodiment, even when there is an instruction to interrupt image processing by the user, initialization by forcibly resetting the image processing apparatus is not performed, and predetermined processing is performed in the image processing execution unit. Processing can be interrupted in an executable state. That is, forcibly reset does not initialize a large number of register values and table values of the image processing circuit. As a result, the image processing apparatus can save the trouble of reloading the set value when the process is executed again or restarted. By doing in this way, the image processing apparatus can improve the responsiveness to the next product operation according to a user instruction | indication, performing a reliable interruption process.
<<実施形態3>>
実施形態1及び2では、メインメモリに記憶されているコマンドリストに、データ処理コマンド544が展開されていた。本実施形態では、メインメモリには画像データが記憶されており、データ処理コマンド544は、コマンドリストに展開されていない場合について説明する。コマンド入出力部152は、コマンドリストのデータ取得コマンド542によって設定から画像処理に移行する。そして、コマンド入出力部152は、画像データをメインメモリから読み出し、データ処理コマンド544に変換する。またコマンド入出力部152は、処理後のデータ処理コマンド544を画像データに変換し、メインメモリに、その画像データを画像処理の結果として書き戻す。
<<
In the first and second embodiments, the
本実施形態では、画像データを部分画像(後述のページ、バンド領域、小領域)に分解して画像処理する。上述の復帰シーケンスは、これらの部分画像の処理単位ごとに実行するかどうかを選択することができる。 In the present embodiment, image data is decomposed into partial images (pages, band areas, and small areas described later) and image processing is performed. It is possible to select whether or not the above-described return sequence is executed for each processing unit of these partial images.
(領域分割手法の一例としてのバンド処理)
次に、本実施形態における画像データの領域分割について説明する。本実施形態では、領域分割手法の1つであるバンド処理を用いるものとする。以下、バンド処理について、図を用いて説明する。バンド処理では、図9(a)〜(d)に示されるように、1枚の画像データ300を帯状のバンド領域301〜304に分割し、この領域毎に逐次的に各種の画像処理を行う。なお、バンド領域は、画像データを主走査方向または副走査方向のいずれかにおいて分割したものであり、バンド領域と画像データとは、主走査方向または副走査方向のいずれかにおいて長さが一致する。例えば、図9(a)〜(d)では、画像データは副走査方向において分割され、画像データとバンド領域とでは、主走査方向について同一の長さを有し、副走査方向において異なる長さを有する。以下では、この分割された細長い領域をバンド領域と呼び、バンド領域が展開される記憶領域をバンドメモリと呼び、画像データを分割する処理をバンド分割と呼ぶ。バンドメモリは、RAM106内に記憶領域として確保されてもよく、また、システム上の適切な記憶領域に確保されてもよい。なお、ここでは説明を簡潔にするために、バンドメモリをRAM106に確保する場合を例に挙げて説明する。
(Band processing as an example of area division method)
Next, image data area division in the present embodiment will be described. In this embodiment, it is assumed that band processing, which is one of the area division methods, is used. Hereinafter, band processing will be described with reference to the drawings. In the band processing, as shown in FIGS. 9A to 9D, one piece of
また、以下では、図9(e)に示すように、画像データの座標系(主走査方向−副走査方向)を、長さ方向、高さ方向という新たな座標系(バンド領域座標系)によって定義し、バンド領域を長さ×高さで表現する。バンド領域の長さ、すなわちバンド領域の長さ方向の一辺の大きさは、画像データの主走査方向の長さ、または副走査方向の長さの何れかの値とする。また、バンド領域の高さ、すなわちバンド領域の高さ方向の一辺の大きさは任意の値となる。例えば、図9(a)〜(d)では、長さ方向は主走査方向であり、高さ方向は副走査方向である。 In the following, as shown in FIG. 9E, the image data coordinate system (main scanning direction-sub-scanning direction) is changed to a new coordinate system (band region coordinate system) of the length direction and the height direction. Define and express the band area by length x height. The length of the band area, that is, the size of one side in the length direction of the band area is a value of either the length of the image data in the main scanning direction or the length of the sub scanning direction. The height of the band region, that is, the size of one side in the height direction of the band region is an arbitrary value. For example, in FIGS. 9A to 9D, the length direction is the main scanning direction, and the height direction is the sub-scanning direction.
バンド処理では、まず、図9(a)に示す第1のバンド領域301を、RAM106上のバンドメモリに展開して画像処理を行う。次に、図9(b)に示す第2のバンド領域302を、第1のバンド領域301が展開されたRAM106上のバンドメモリに上書き展開して、画像処理を行なう。さらにその後、図9(c)に示す第3のバンド領域303を、第2のバンド領域302が展開されたRAM106上のバンドメモリに上書き展開し、画像処理を行なう。最後に、図9(d)に示す第4のバンド領域304を、第3のバンド領域303が展開されたRAM106上のバンドメモリに上書き展開して画像処理を行なう。図9(a)〜(d)で明らかなように、バンド領域301〜304の長さは同じであるが、高さは同じでなくてもよい。したがって、メインメモリに確保される記憶領域であるバンドメモリの高さは、高さ方向の一辺の大きさが最も大きいバンド領域(図9の場合、第1〜第3のバンド領域301〜303)によって決定される。
In the band processing, first, the
なお、バンド処理では、各バンド領域間で隙間なく空間フィルタ処理などの局所(近傍)画像処理を行なうため、図10示すように、各バンド領域が、それぞれ隣接する領域との境界で一部分が互いに重なり合うようにしてもよい。そして、各領域の高さと同一の方向に1画素ずつ画素を走査することで、局所(近傍)画像処理に必要な処理画素を保持する遅延メモリの容量を各領域の高さで規定する。このような工夫により、局所(近傍)画像処理で必要となる遅延メモリの省メモリ化を実現できる。 In the band processing, local (neighboring) image processing such as spatial filter processing is performed without any gap between the band regions. Therefore, as shown in FIG. 10, each band region is partially separated from each other by a boundary with an adjacent region. You may make it overlap. Then, by scanning the pixels one by one in the same direction as the height of each area, the capacity of the delay memory that holds the processing pixels necessary for local (neighboring) image processing is defined by the height of each area. By such a device, it is possible to realize a memory saving of a delay memory required for local (neighboring) image processing.
(画像データのデータ構造)
次に画像データのデータ構造の一例について詳細に説明する。本実施形態では、上述のように、画像データはRAM106に一時的に格納される。一般的にRAM106は安価なDRAMで構成されることが多い。したがって、前述のようにDMACを介して画像データを読み書きする場合、DRAMが性能を落とさずに読み書きできる単位で画像データを取り扱うことが望ましい。そこで、RAM106の画像データの格納方法の一例と、画像データのデータ構造の一例について、図11を用いて詳しく説明する。図11は、RAM106(DRAM)上にデータが格納された状態を示している。図11の例では、あるデータ領域(IMG_AREA_STR_ADDRからIMG_AREA_END_ADDRまでの領域)が確保され、ここに画像処理に必要な種々の画像データが格納される。
(Data structure of image data)
Next, an example of the data structure of the image data will be described in detail. In the present embodiment, image data is temporarily stored in the
図11は、点順次形式の画像データの構造のRAM106への格納例であり、RAM106(DRAM)のデータ領域に画像データ(IMG425)が格納された例を示している。例では、DRAMの性能を落とさずに画像データを読み書きできるように、格納される画像データの容量の最小単位は、図11の408に示すように、32bit×8wordの32Byteとしている。すなわち、画像データの格納容量は32Byteの整数倍となる。なお、画像処理装置上でのRAM106の構成の仕方、RAM106を実現する記憶装置(DRAM等)の種類、または実行する画像処理の種類等に応じて、画像データの読み書き単位は32Byteではない大きさであってもよい。
FIG. 11 shows an example of storing the structure of dot sequential image data in the
次に、画像データのデータ構造を詳しく説明する。画像データ440は、点順次形式で、R(Red)、G(Green)、B(Blue)の画素値を有する。画像データ440に含まれる1つの領域442は32Byte単位のデータであり、1つの領域442の中には、領域444で示すように、複数個(8つ)の画素値がパッキングされている。そして、領域444に含まれる8つの画素値のそれぞれには、446で示すようにそれぞれ10bitのR、G、Bの値がパッキングされている。なお、図の例では、残りの2bitは、DRAMへのアクセスを簡単にするための無効データであり、データを格納しないものとする。図11において、太線で表される画像データ440は、8M×N画素のサイズを有する。
Next, the data structure of the image data will be described in detail. The
(データ取得コマンド)
データ取得コマンド542は、画像入力部1521と画像出力部1523の動作を制御するコマンドである。画像入力部1521は、データ取得コマンドを受け取り、上述のレジスタ制御コマンドにおいて予め設定されたレジスタ値に従い、DMAC(Read)194を起動してメインメモリから上述の画像データを取得する。そして、画像入力部1521は、このデータ取得コマンドを、画像処理回路(1)1531〜画像処理回路(P)1537、画像出力部1523へ内部バスを介して送る。このとき、画像処理回路(1)1531〜画像処理回路(P)1537は何も処理は行わず、後段の画像処理回路にこのデータ取得コマンドを送出する。最後に、画像出力部1523が、このデータ取得コマンドを受け取り、DMAC(Write)196を起動する。
(Data acquisition command)
The
そして、画像入力部1521は、取得した画像データを上述のデータ処理コマンド544の形式に変換して、順次画像処理回路(1)1531〜画像処理回路(P)1537、画像出力部1523へ内部バス1530を介して送る。画像出力部1523は、データ取得コマンドの後に続くデータ処理コマンドの画素値(RGB)領域から情報を抜き出して所定のパッキングを行い、32Byte単位の画像データに変換する。そして、画像出力部1523は、データ取得コマンドによって起動されたDMAC(Write)196によって、32Byte単位の処理後の画像データをRAM106へ書き出す。
Then, the
(画像データとデータ処理コマンド変換)
読み出された画像データは、入力ポート151を介して、画像処理部150のコマンド入出力部152へ入力される。コマンド入出力部152において、画像入力部1521は、画像データを取得すると、中間バッファ制御部1522に含まれる記憶装置(中間バッファ)の記憶領域(後述)に、取得した画像データを一時的に記憶させる。そして、画像入力部1521は、中間バッファに一時的に記憶された画像データを読み出しながら画素値(前述のRGB)を生成し、入力データ処理コマンドとして内部バス155を介して画像処理実行部153へ入力する。
(Image data and data processing command conversion)
The read image data is input to the command input /
画像処理実行部153は、入力されたデータ処理コマンドに対して所定の画像処理を実行し、処理後のデータを含むデータ処理コマンドを生成する。画像処理実行部153は、処理後のデータを含むデータ処理コマンドを、内部バス156を介してコマンド入出力部152へ出力する。なお、ここでは、画像データの複数の画素値が複数のデータ処理コマンドに変換されて画像処理される。
The image
コマンド入出力部152では、画像出力部1523は、処理後のデータを含むデータ処理コマンドから出力画像データを生成して中間バッファ制御部1522内の記憶装置(中間バッファ)に記憶する。画像出力部1523は、記憶装置(中間バッファ)に一時的に記憶された処理後の画像データを読み出し、出力画像データとして出力ポート154を介してDMAC196へ送出する。DMAC196は、上述の通り、既に起動されており、受け取った出力画像データをRAM106へ書き出す。
In the command input /
(画像データの入出力方法)
図12は、本実施形態の画像処理方法を用いた場合の、RAM106からコマンド入出力部152への、またはコマンド入出力部152からRAM106への、画像データの入出力方法についての説明図である。画像処理装置は、図12(a)及び(b)のように、1つの画像データ300からバンド領域301を抜き出し、入力画像データとしてRAM106に格納する。そして、このバンド領域の入力画像データは、先に図11を用いて説明したように、RAM106で取り扱いやすくなるように32Byteを単位としたデータ構造をもつ。そのため、バンド領域の入力画像データは図12(c)の210に示すようなデータ構造となる。
(Image data input / output method)
FIG. 12 is an explanatory diagram of an image data input / output method from the
図12(d)において、DMAC194は、図1の共有バス190を介して、このバンド領域の入力画像データ210をRAM106から読み出し、画像処理部150へ入力する。入力画像データ210は、先のデータ構造にしたがって、32Byte×Bdh_inの処理単位で、領域(1)211から領域(M)219までのM個の小さい画素領域(小領域)に分けられる。そして、DMAC194は、このM個の小領域(処理単位)の入力画像データを、小領域(1)211から小領域(M)219まで1つずつ読み出し、画像処理部150に入力する。画像処理部150は、この小領域(処理単位)の入力画像データを受け取り、この単位で画像処理を実行する。
In FIG. 12D, the
DMAC194は、例えば、「読み出し先の先頭アドレス」、「連続読み出し量(32Byte単位のデータを連続何回読み出すか)」、「インクリメント・アドレス」および「繰り返し回数」をもとに動作する。例えば、図11の点順次形式の画像データでは以下の通りとなる。
The
・「先頭アドレス」:S1_IMG_STR_ADDR
・「連続読み出し量」:1回(32Byte)
・「インクリメント・アドレス」:1ラインのデータ量=32Byte×M
・「繰り返し数」:バンド領域の高さ=Bdh_in回
このようにすることにより、先頭アドレスS1_IMG_STR_ADDRから、まず32Byteのデータが読みだされる。そして、次のデータを取得するため、アドレスを32Byte×Mだけ増加させることで、小領域(2)〜(M)の1行目のデータの読み出しが飛ばされて、小領域(1)211の第2行目の32Byteのデータを読み出すこととなる。そして、繰返し数Bdh_in回、すなわち、小領域(1)211のBdh_in行分のデータを読み出すことにより、小領域(1)211の全てのデータを読み出すことができる。小領域(2)〜小領域(M)の入力画像データの読み出しでは、順次「先頭アドレス」を順次32ByteずつずらしてDMAC194を動作させる。このように画像処理装置は、所望する小領域の入力画像データをRAM106からDMA転送で読み出す。
"Start address": S1_IMG_STR_ADDR
・ "Continuous read amount": 1 time (32 bytes)
“Increment address”: data amount of one line = 32 bytes × M
“Number of repetitions”: height of band area = Bdh_in times By doing this, first, 32 bytes of data are read from the head address S1_IMG_STR_ADDR. Then, in order to acquire the next data, by increasing the address by 32 bytes × M, reading of the data in the first row of the small areas (2) to (M) is skipped, and the small area (1) 211 The 32-byte data in the second row is read out. Then, by reading the number of repetitions Bdh_in times, that is, the data for the Bdh_in row of the small area (1) 211, all the data of the small area (1) 211 can be read. In reading the input image data in the small area (2) to the small area (M), the
コマンド入出力部152の画像入力部1521は、DMAC194から画像データを受け取り、データを中間バッファ制御部1522へ転送する。中間バッファ制御部1522は、図12(e)のように中間バッファ調停回路230と中間バッファ232とで構成される。中間バッファ232は、DMAC194から入力された画像データを格納する領域である入力領域234と、DMAC196へ出力する画像データを格納する領域である出力領域236とを含む。中間バッファ232の入力領域の先頭アドレスは、入力領域先頭アドレスとして、出力領域の先頭アドレスは、出力領域先頭アドレスとして、それぞれ予め設定される。なお、画像入力部1521から入力された入力画像データは、まず中間バッファ調停回路230へ入力される。
The
中間バッファ調停回路230は、受け取った入力画像データを、中間バッファ232の入力領域234に一時的に格納する。通常、中間バッファ232(記憶装置)は1つ以上の記憶領域で構成できる。例えば、1つの記憶領域に対して1つのSRAM等の記憶装置で実現する場合、中間バッファ232(記憶装置)は、記憶領域の数に応じた数のSRAM等の記憶装置で構成されることとなる。例えば、この記憶装置の1ワードあたりのビット長が256ビット(32Byte)長の場合、入力領域234で記憶するべきワード数はバンド領域の高さに相当し、DMA転送の繰り返し数であるBdh_inワードとなる。また、この記憶装置の1ワードあたりのビット長が64ビット(8Byte)長の場合、32Byte長のデータを受けるのに4ワード必要となる。そのため、入力領域234で記憶すべきワード数は、バンド領域の高さ(DMA転送の繰り返し数)Bdh_inを4倍したワード数となる。つまり、入力領域の容量は、1回のDMA転送の単位である小領域(処理単位)の入力画像データが格納できる容量となる。なお、DMAC194は、DMA転送や1つのバンド領域の入力画像データの転送が完了すると、割り込み信号を用いて、その旨をCPU102へ通知してもよい。
The intermediate
その後、画像入力部1521は、中間バッファ調停回路230を介して、一時的に記憶された小領域の入力画像データを読み出し、1画素ずつのデータ処理コマンドを順次生成して、画像処理実行部153へ入力する。
Thereafter, the
画像出力部1523は、処理後の出力データ処理コマンドから画素値に変換し中間バッファ制御部1522へ転送し、外部記憶装置108に出力する画像データとして蓄える。このとき、出力画像データのデータ構造は上述の図11の点順次形式のままであるが、出力画像データの形状は、図12(f)の250のように、入力時から形状が変わっていてもよい。画像処理実行部153では、入力画素領域のサイズと出力画素領域のサイズとが異なる様々な画像処理が実行される。そのため、入力画像データ210と出力画像データ250との画素数が異なる場合があり、例えば、出力画像データ250の出力バンド領域の高さはBdh_outとなる。また、出力画像データ250のバンド領域の長さは、8×Nとなる。すなわち、入力画像データ210と出力画像データ250とでは、バンド領域の高さが異なるため、小領域(処理単位)の容量が異なる。また、バンド領域の長さも異なるため、小領域(処理単位)の数もM個からN個に変化する。しかしながら、入力と出力とではデータ構造が同一であるため、中間バッファ232の出力領域236の容量は入力領域234の容量と同じ考え方で設定できる。
The
画像出力部1523は、例えば、Bdh_out個の画素のデータが4列分入力され、小領域(1)251の出力画像データが中間バッファ232の出力領域236に揃った時点で、画像処理実行部153からの処理後の出力画素値の受け取りを停止する。そして、出力領域236の出力画像データを順次読み出し、DMAC196へ送出する。そしてDMAC196は、処理後の画像データをRAM106へ書き込む。そして、同様の処理が小領域(2)から小領域(N)まで順次実行されることにより、図12(g)に示す出力バンド領域の出力画像データが、すべてRAM106へ書き戻される。
The
(画像処理部のエラー(ハングアップ)状態の検出)
上述の通り、画像処理部150にはコマンド入出力部152(画像入力部1521、画像出力部1523、中間バッファ制御部1522)が含まれる。そして、画像入力部1521は、中間バッファ制御部1522を介してDMAC(Read)194から転送単位ごとの画像データを受け取り、DMAC(Read)194と同期している。また画像出力部1523は、中間バッファ制御部1522を介してDMAC(Write)196に転送単位ごとの画像データを送出しており、DMAC(Write)196と同期している。このため、両者を含むコマンド入出力部152は、DMA転送の同期状態を転送単位ごとに把握することができる。
(Detection of an error (hang-up) in the image processing unit)
As described above, the
具体的には、コマンド入出力部152は、例えば、中間バッファ制御部1522の記憶装置232の入力領域に画像データが所定時間以上受け取れないとき、エラー状態を検出する。また、コマンド入出力部152は、例えば、所定時間以上、記憶装置232の出力領域から画像データを送出できないとき、エラー状態を検出する。また、コマンド入出力部152は、例えば、DMA転送が完了しているにも関わらず、上述の記憶装置232に未転送の画像データが残っていてもエラー状態を検出する。
Specifically, the command input /
また所定時間の計測の仕方は、実施形態1と同様でよい。例えば、コマンド入出力部152は、記憶装置232の入力領域や出力領域の更新される時間をクロックサイクル単位でカウントすればよい。小領域(1回の転送単位)の画像データに格納される画素値の個数は、画像データの格納形式から算出できる。例えば、図11の点順次形式の一例では、小領域に8×N個の画素値が格納されており、この個数と同じだけのデータ処理コマンドが生成される。コマンドの個数と画像処理実行部153の処理速度をもとに、予め入力画像データの処理時間を算出する。またDMA転送の性能と小領域の転送量から予め入力画像データの転送時間も算出する。これらの算出値から記憶装置232の入力領域の更新間隔を算出し、タイマーの閾値とすればよい。また画像データの出力に関しても同様に考えれば対応できる。すなわち、例えば、記憶装置232の出力領域に記憶されるデータの量と、データの出力速度(例えばDMA転送の速度)とに応じて、所定時間を定めてもよい。
The method for measuring the predetermined time may be the same as in the first embodiment. For example, the command input /
なお、この所定時間の算出を、バンド単位やページ単位に拡張しておけば、エラー状態の検出の単位を選択することが可能である。すなわち、バンド単位若しくはページ単位のデータを取得して、画像処理実行部153への入力が完了するまでに要する時間を所定時間としてもよい。また、これらの単位のデータが画像処理実行部153から出力されるまでの時間、またはこれらの単位のデータのDMA転送が完了するまでの時間を所定時間とすることもできる。すなわち、所定の量のデータが転送完了するのに要する時間に応じて、所定時間を算出することができる。なお、所定の量とは、1つのデータ処理コマンドに相当する料であってもよいし、上述のように、小領域単位、バンド単位、ページ単位の画素のデータであってもよい。
If the calculation of the predetermined time is extended to a band unit or a page unit, it is possible to select a unit for detecting an error state. That is, the time required for acquiring data in band units or page units and completing the input to the image
なお、エラー状態の検出後の復帰手法に関しては前述の通りである。 Note that the recovery method after detection of the error state is as described above.
以上のように、DMA転送の設定と画像処理の設定が合致していないときにエラー状態になるケースがあるため、両者の間に介在する中間バッファに基づいて、両者を連動させてエラー状態の検出と画像処理部の復帰とを実行することが有効である。また本実施形態では、画像入力部1521及び画像出力部1523を備えるため、転送データの入力と出力の両方を連動させたエラー状態の検出と復帰についても実現できる。
As described above, there is a case where an error state occurs when the DMA transfer setting and the image processing setting do not match. Therefore, based on the intermediate buffer interposed between the two, It is effective to execute detection and restoration of the image processing unit. In the present embodiment, since the
以上のように、本実施形態によれば、画像データの取得とデータ処理コマンドによる画像処理の実行とを連動させることができる。そして、連動したエラー状態の検出と画像処理部の復帰処理とを用いることで、エラー状態に対する効果的な対策を実行することが可能となる。またエラー状態の検出と復帰の実行単位を、中間バッファへの1転送単位(小領域)からバンド領域、ページまで広く選択できるので、より効率的なデバッグが可能である。例えば、開発当初は、中間バッファへの1転送単位(小領域)ごとに検出と復帰を繰り返して、誤設定を早期に発見することができる。そして画像処理装置の制御のためのドライバ/ファームウェアの品質の向上に伴い、バンド単位に検出と復帰の間隔を広げてもよい。また製品においては、検出と復帰の間隔をページ単位まで広げてもよい。以上のように、エラー状態の検知から復帰までの単位の選択の幅を広げ、デバッグを効率的に実現することができる。 As described above, according to the present embodiment, acquisition of image data and execution of image processing by a data processing command can be linked. By using linked error state detection and image processing unit return processing, it is possible to execute effective countermeasures against the error state. Further, the execution unit for detecting and returning the error state can be selected widely from one transfer unit (small area) to the intermediate buffer to the band area and page, so that more efficient debugging is possible. For example, at the beginning of development, detection and return can be repeated for each transfer unit (small area) to the intermediate buffer, so that erroneous settings can be detected at an early stage. Then, as the quality of the driver / firmware for controlling the image processing apparatus improves, the detection and return intervals may be widened for each band. In the product, the interval between detection and return may be extended to a page unit. As described above, it is possible to widen the range of unit selection from detection of error state to return, and to realize debugging efficiently.
なお、実施形態1〜3では、画像処理を例に説明したが、他のあらゆるデータに対しても、同様の処理が実行されてもよい。すなわち、データを処理する処理実行部を有するデータ処理装置において、処理実行部でのエラー状態の検出又はユーザ操作による中断があった時に、データの処理実行部への供給を停止して、処理実行部から出力されたデータを破棄してもよい。これにより、同様のエラー状態からの復帰などを実行することができる。 In the first to third embodiments, image processing has been described as an example, but the same processing may be executed for any other data. That is, in a data processing apparatus having a process execution unit for processing data, when an error state is detected in the process execution unit or an interruption is caused by a user operation, the supply of data to the process execution unit is stopped and the process is executed. The data output from the unit may be discarded. As a result, a return from a similar error state can be executed.
また、実施形態1〜3では、エラー状態をCPUに通知するように説明したが、CPUを経由せずに処理が行われてもよい。すなわち、コマンド入出力部152においてエラー状態を検出した場合、そのエラー状態の検出からの復帰指示を内部的に生成して、エラー状態を検出したことを外部に通知することなく、復帰処理を開始するようにしてもよい。
In the first to third embodiments, the error state is notified to the CPU. However, the process may be performed without going through the CPU. That is, when an error state is detected in the command input /
<<実施形態4>>
ユーザ操作による中断指示のような外的要因により画像処理装置を緊急停止するときに、DMA転送を停止しつつ、画像処理実行部との画像処理は通常動作させてもよい。この場合、DMA転送が停止するため、中間バッファの1転送単位(少領域)のデータが新しく読み出されることはない。また、中間バッファ上の1転送単位(少領域)が次の1転送単位(少領域)に切り替わる(バッファチェンジする)こともない。そのため、中間バッファの1転送単位(少領域)のデータ(コマンド)は、時間の経過とともに、画像処理実行部に入力されて通常の動作により画像処理されることとなる。この結果、やがて画像処理実行部にあるデータ(コマンド)の残留は自然となくなる。このような状態に対し、コマンドを画像処理実行部に入力して、画像処理実行部から戻ってきたコマンドをもとに、データ(コマンド)の残留がないことを判定してもよい。
<<
When the image processing apparatus is urgently stopped due to an external factor such as an interruption instruction by a user operation, the image processing with the image processing execution unit may be normally performed while the DMA transfer is stopped. In this case, since DMA transfer is stopped, data in one transfer unit (small area) of the intermediate buffer is not newly read. In addition, one transfer unit (small area) on the intermediate buffer is not switched (buffer changed) to the next one transfer unit (small area). For this reason, data (command) of one transfer unit (small area) in the intermediate buffer is input to the image processing execution unit with time and is subjected to image processing by a normal operation. As a result, the remaining data (command) in the image processing execution unit will naturally disappear. In such a state, a command may be input to the image processing execution unit, and it may be determined that there is no data (command) remaining based on the command returned from the image processing execution unit.
例えば、画像処理実行部の画像処理回路がパイプライン的に接続された回路ではなく、分散並列的に同時動作するように並列接続された回路のとき、これらの回路に並列にバリア同期コマンドを発行する。そして、すべてのバリア同期コマンドが戻ってくることにより、データ(コマンド)の残留がないことを判定することができる。 For example, when the image processing circuit of the image processing execution unit is not a circuit connected in a pipeline but a circuit connected in parallel so as to operate simultaneously in a distributed parallel manner, a barrier synchronization command is issued in parallel to these circuits To do. Then, when all the barrier synchronization commands are returned, it can be determined that there is no data (command) remaining.
また、1転送単位(少領域)のデータ(コマンド)を画像処理実行部に入力し終わった後、画像処理実行部からデータ(コマンド)が戻ってこなくなった後の経過時間を測定し、画像処理実行部にあるデータ(コマンド)の残留がないことを判定してもよい。以上のような手法により、ユーザ操作による中断指示を受けて画像処理実行部のデータ(コマンド)の残留がないことを保証し、必要であれば、外部に通知して復帰処理を開始するようにしてもよい。経過時間を測定してデータ(コマンド)の残留がないことを確認する場合、特に外部に通知することはせず、外部システムが中断指示を発行後、時間を測定して復帰処理を行ってもよい。 Further, after the data (command) of one transfer unit (small area) has been input to the image processing execution unit, the elapsed time after the data (command) is not returned from the image processing execution unit is measured, and the image processing is performed. It may be determined that there is no remaining data (command) in the execution unit. By using the above-described method, it is ensured that there is no data (command) remaining in the image processing execution unit upon receiving an interruption instruction by a user operation, and if necessary, notification is made to the outside to start the restoration process. May be. When measuring the elapsed time and confirming that there is no data (command) remaining, there is no particular notification to the outside, even if the external system issues a suspend instruction and measures the time to perform recovery processing. Good.
<<その他の実施形態>>
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
<< Other Embodiments >>
The present invention can also be realized by executing the following processing. That is, software (program) that realizes the functions of the above-described embodiments is supplied to a system or apparatus via a network or various storage media, and a computer (or CPU, MPU, or the like) of the system or apparatus reads the program. It is a process to be executed.
Claims (25)
前記制御手段は、所定の指示を受け付けた場合、前記実行手段に対する前記データ処理コマンドの入力を停止すると共に前記実行手段から出力された前記データ処理コマンドを破棄し、前記実行手段に対して所定のコマンドを入力すると共に当該実行手段から出力された当該所定のコマンドを受け付けて、前記実行手段の処理の状態を維持したまま処理が可能な状態で処理を中断または中止する、
ことを特徴とする制御装置。 A control device having a control means for controlling input or output of a command with respect to an execution means for processing data according to an input data processing command,
When the control unit receives a predetermined instruction, the control unit stops input of the data processing command to the execution unit, discards the data processing command output from the execution unit, and The command is input and the predetermined command output from the execution unit is accepted, and the process is interrupted or stopped in a state where the process is possible while maintaining the process state of the execution unit.
A control device characterized by that.
ことを特徴とする請求項1に記載の制御装置。 The control means interrupts the process of the execution means when receiving the predetermined instruction issued when an operation for interrupting the process from the user is received.
The control device according to claim 1.
前記制御手段は、前記エラーが検出された場合に発行される前記所定の指示を受け付けた場合、前記実行手段の処理を中断または中止する、
ことを特徴とする請求項1に記載の制御装置。 And further comprising detection means for detecting an error in the execution means,
The control means interrupts or cancels the processing of the execution means when receiving the predetermined instruction issued when the error is detected;
The control device according to claim 1.
前記制御手段は、前記発行手段から前記所定の指示を受け付ける、
ことを特徴とする請求項3に記載の制御装置。 The detecting means notifies the issuing means for issuing the predetermined instruction that the error has been detected,
The control means receives the predetermined instruction from the issuing means,
The control device according to claim 3.
ことを特徴とする請求項3又は4に記載の制御装置。 The detection means detects the error when the input of a predetermined amount of data processing command cannot be completed for a predetermined time with respect to the execution means.
The control device according to claim 3 or 4, wherein
ことを特徴とする請求項3又は4に記載の制御装置。 The detection means detects the error when a predetermined amount of data processing command including data after execution of the processing is not output from the execution means during a predetermined time.
The control device according to claim 3 or 4, wherein
ことを特徴とする請求項5又は6に記載の制御装置。 The predetermined amount of data processing command is a data processing command for pixel data included in a predetermined region or page of image data.
The control device according to claim 5 or 6, wherein
ことを特徴とする請求項5又は6に記載の制御装置。 The predetermined amount of data processing command is one data processing command,
The control device according to claim 5 or 6, wherein
前記検出手段は、前記出力手段から、所定時間の間、データが出力されていない場合に、前記エラーを検出する、
ことを特徴とする請求項3又は4に記載の制御装置。 Further comprising output means for outputting data after executing the processing included in the data processing command output from the execution means;
The detection means detects the error when data is not output for a predetermined time from the output means.
The control device according to claim 3 or 4, wherein
前記検出手段は、前記データが前記記憶手段に記憶されてから所定時間が経過したときに、当該データの少なくとも一部が前記実行手段へ入力されずに前記記憶手段に残っている場合に、前記エラーを検出する、
ことを特徴とする請求項3又は4に記載の制御装置。 A storage unit that stores data included in the data processing command input to the execution unit;
When the predetermined time has elapsed since the data was stored in the storage unit, the detection unit is not input to the execution unit and remains in the storage unit when the predetermined time has elapsed. Detect errors,
The control device according to claim 3 or 4, wherein
ことを特徴とする請求項10に記載の制御装置。 The predetermined time is determined based on the amount of data stored in the storage means and the speed of data processing in the execution means.
The control device according to claim 10.
前記所定時間は、前記ダイレクト・メモリ・アクセスによる所定の単位のデータを取得するのに要する時間にさらに基づいて、定められる、
ことを特徴とする請求項11に記載の制御装置。 The storage means stores data included in a data processing command input to the execution means, acquired from the memory by direct memory access,
The predetermined time is determined further based on a time required to acquire a predetermined unit of data by the direct memory access.
The control device according to claim 11.
前記記憶手段に記憶されているデータを出力する出力手段と、
をさらに有し、
前記検出手段は、前記データの少なくとも一部が前記記憶手段に記憶されてから所定時間が経過したときに、当該データが前記出力手段によって出力されずに前記記憶手段に残っている場合に、前記エラーを検出する、
ことを特徴とする請求項3又は4に記載の制御装置。 Storage means for storing data after execution of the processing included in the data processing command output from the execution means;
Output means for outputting data stored in the storage means;
Further comprising
When the predetermined time has elapsed since at least a part of the data is stored in the storage unit, the detection unit is not output by the output unit and remains in the storage unit. Detect errors,
The control device according to claim 3 or 4, wherein
前記所定時間は、前記記憶手段に記憶されているデータの量と、前記ダイレクト・メモリ・アクセスによる所定の単位のデータのメモリへの転送に要する時間とに基づいて定められる、
ことを特徴とする請求項13に記載の制御装置。 The output means outputs the data stored in the storage means to the memory by direct memory access,
The predetermined time is determined based on the amount of data stored in the storage means and the time required to transfer the predetermined unit of data to the memory by the direct memory access.
The control device according to claim 13.
ことを特徴とする請求項1から14のいずれか1項に記載の制御装置。 The control means sends the predetermined command to the execution means when the data processing command is not output from the execution means for a predetermined period after stopping the input of the data processing command to the execution means. Enter
The control apparatus according to claim 1, wherein the control apparatus is a control apparatus.
ことを特徴とする請求項1から15のいずれか1項に記載の制御装置。 The predetermined command is a command for reading a value indicating a state of processing included in the execution unit.
The control device according to claim 1, wherein the control device is a control device.
ことを特徴とする請求項1から15のいずれか1項に記載の制御装置。 After receiving the predetermined command from the execution unit, a command for reading a value indicating a state of processing included in the execution unit is input to the execution unit.
The control device according to claim 1, wherein the control device is a control device.
前記制御手段は、中断指示を受け付けた場合に前記実行手段に前記データ処理コマンドの残留がないことを判定する判定手段を備え、前記判定手段の判定に基づいて、前記実行手段の処理の状態を維持したまま処理が可能な状態で処理を中断または中止する、
ことを特徴とする制御装置。 A control device having control means for controlling input or output of a command to execution means for executing data processing in accordance with an input data processing command,
The control unit includes a determination unit that determines that the data processing command does not remain in the execution unit when an interruption instruction is received, and determines the processing state of the execution unit based on the determination of the determination unit. Suspend or cancel the process while it is still possible
A control device characterized by that.
ことを特徴とする請求項18に記載の制御装置。 The determination unit determines that there is no remaining data processing command by inputting the predetermined command to the execution unit and receiving the predetermined command output from the execution unit.
The control device according to claim 18.
ことを特徴とする請求項18に記載の制御装置。 When the execution unit is a plurality of circuits connected in parallel, the determination unit inputs a barrier synchronization command to the plurality of circuits, receives the barrier synchronization command output from the plurality of circuits, and Determine that no data processing commands remain,
The control device according to claim 18.
前記制御手段が、所定の指示を受け付けた場合、前記実行手段に対する前記データ処理コマンドの入力を停止すると共に前記実行手段から出力された前記データ処理コマンドを破棄し、前記実行手段に対して所定のコマンドを入力すると共に当該実行手段から出力された当該所定のコマンドを受け付けて、前記実行手段の処理の状態を維持したまま処理が可能な状態で処理を中断または中止する工程を有する、
ことを特徴とする制御方法。 A control method of a control device having a control means for controlling input or output of a command to an execution means for executing data processing in accordance with an input data processing command,
When the control unit receives a predetermined instruction, the control unit stops input of the data processing command to the execution unit, discards the data processing command output from the execution unit, and A step of inputting a command and receiving the predetermined command output from the execution unit, and interrupting or canceling the process in a state where the process is possible while maintaining the state of the process of the execution unit.
A control method characterized by that.
前記制御手段が、中断指示を受け付けた場合に前記実行手段に前記データ処理コマンドの残留がないことを判定する工程と、
前記制御手段が、当該判定に基づいて、前記実行手段の処理の状態を維持したまま処理が可能な状態で処理を中断または中止する工程と、
を有することを特徴とする制御方法。 A control method of a control device having a control means for controlling input or output of a command to an execution means for executing data processing in accordance with an input data processing command,
A step of determining that the data processing command does not remain in the execution unit when the control unit receives an interruption instruction;
The control means, based on the determination, the process of interrupting or stopping the process in a state where the process is possible while maintaining the state of the process of the execution means;
A control method characterized by comprising:
所定の指示を受け付けた場合、前記実行手段に対する前記データ処理コマンドの入力を停止すると共に前記実行手段から出力された前記データ処理コマンドを破棄し、前記実行手段に対して所定のコマンドを入力すると共に当該実行手段から出力された当該所定のコマンドを受け付けて、前記実行手段の処理の状態を維持したまま処理が可能な状態で処理を中断または中止する工程を実行させるためのプログラム。 A computer provided in a control device having a control means for controlling input or output of a command to execution means for executing data processing in accordance with an input data processing command,
When a predetermined instruction is received, the input of the data processing command to the execution unit is stopped, the data processing command output from the execution unit is discarded, and the predetermined command is input to the execution unit. A program for accepting the predetermined command output from the execution means and executing a process of interrupting or canceling the processing in a state where the processing is possible while maintaining the processing state of the execution means.
中断指示を受け付けた場合に前記実行手段に前記データ処理コマンドの残留がないことを判定する工程と、
当該判定に基づいて、前記実行手段の処理の状態を維持したまま処理が可能な状態で処理を中断または中止する工程と、
を実行させるためのプログラム。 A computer provided in a control device having a control means for controlling input or output of a command to execution means for executing data processing in accordance with an input data processing command,
Determining that there is no remaining data processing command in the execution means when an interruption instruction is received;
Based on the determination, the process of interrupting or stopping the process in a state where the process is possible while maintaining the state of the process of the execution unit;
A program for running
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013258699A JP6263016B2 (en) | 2013-12-13 | 2013-12-13 | Control device, processing device, control method, and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013258699A JP6263016B2 (en) | 2013-12-13 | 2013-12-13 | Control device, processing device, control method, and program |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015115902A true JP2015115902A (en) | 2015-06-22 |
JP6263016B2 JP6263016B2 (en) | 2018-01-17 |
Family
ID=53529293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013258699A Active JP6263016B2 (en) | 2013-12-13 | 2013-12-13 | Control device, processing device, control method, and program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6263016B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021090089A (en) * | 2019-12-02 | 2021-06-10 | 富士フイルムビジネスイノベーション株式会社 | Image processing system |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004094451A (en) * | 2002-08-30 | 2004-03-25 | Mitsubishi Electric Corp | On-chip jtag interface circuit and system lsi |
-
2013
- 2013-12-13 JP JP2013258699A patent/JP6263016B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004094451A (en) * | 2002-08-30 | 2004-03-25 | Mitsubishi Electric Corp | On-chip jtag interface circuit and system lsi |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021090089A (en) * | 2019-12-02 | 2021-06-10 | 富士フイルムビジネスイノベーション株式会社 | Image processing system |
JP7419773B2 (en) | 2019-12-02 | 2024-01-23 | 富士フイルムビジネスイノベーション株式会社 | Image processing device |
Also Published As
Publication number | Publication date |
---|---|
JP6263016B2 (en) | 2018-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6732534B2 (en) | Data processing device and data processing method | |
JP6403430B2 (en) | Image processing apparatus and image processing method | |
JP2010282429A (en) | Image processing device and control method thereof | |
US9786250B2 (en) | Control apparatus, image processing apparatus, control method, and non-transitory computer-readable storage medium | |
JP5993267B2 (en) | Image processing device | |
JP2017191145A (en) | Image processing apparatus, image processing method, and program | |
JP6263016B2 (en) | Control device, processing device, control method, and program | |
US11256459B2 (en) | Data processing apparatus that switches to execution of a different command list at a preset control point, method of controlling the same, and computer-readable storage medium | |
JP5737871B2 (en) | Information processing apparatus, image output apparatus, information processing method, and program | |
JP6238510B2 (en) | Buffer, buffer control method, synchronization control device, synchronization control method, image processing device, and image processing method | |
US8436915B2 (en) | Image processing apparatus | |
US9489712B2 (en) | Multiple simultaneous unique outputs from a single display pipeline | |
JP5583563B2 (en) | Data processing device | |
JP4748077B2 (en) | Pixel data transfer control device and pixel data transfer control method | |
US7558424B2 (en) | Scene change determination device/method and data transfer device/method | |
JP2011107558A (en) | Device and method for processing video, and computer program | |
US11222401B2 (en) | Apparatuses and computer-implemented methods for middle frame image processing | |
JP2011180653A (en) | Data transfer device and data transfer method | |
JP2018196156A (en) | Data processing device, method, and program | |
JP2009090543A (en) | Information processor, printing device and information processing method | |
US20010033700A1 (en) | Method and apparatus of image processing while inputting image data | |
JP2007213512A (en) | Printer and printer controller | |
JP2010287175A (en) | Data processor, data processing method, and program | |
JP2005244631A (en) | Image display system and device, image pickup device, and program | |
JP2010204360A (en) | Image processor and method for accessing image memory for display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171215 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6263016 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |