JP2015114204A - 電圧検出回路及びその制御方法とプログラム - Google Patents
電圧検出回路及びその制御方法とプログラム Download PDFInfo
- Publication number
- JP2015114204A JP2015114204A JP2013256419A JP2013256419A JP2015114204A JP 2015114204 A JP2015114204 A JP 2015114204A JP 2013256419 A JP2013256419 A JP 2013256419A JP 2013256419 A JP2013256419 A JP 2013256419A JP 2015114204 A JP2015114204 A JP 2015114204A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- voltage detection
- circuit
- cpu
- input port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
【課題】 ショットキーバリアダイオードの特性はデータブックなどに示された通りのものでなく、部品毎のばらつきがあることなどから複数のショットキーバリアダイオードを用いた電圧検出回路では検出電圧の精度を向上するのは難しい。
【解決手段】 第1の電源から供給される電力で動作するCPUと、第2の電源から供給される電力で電圧を発生する電圧検出部位とを有し、前記電圧検出部位の電圧を前記CPUの入力ポートに入力して検出する電圧検出回路とその制御方法であって、CPUの入力ポートにアノードが接続され、カソードが第1の電源の電源正端子側に接続されたダイオードと、ダイオードのアノードと接地とを接続する抵抗と、電圧検出部位を接地と短絡或いは接地から開放する短絡開放回路とを有し、電圧検出部位を接地と短絡した状態で入力ポートで検出した電圧値である第1の電圧値と、電圧検出部位を接地から開放した状態で入力ポートで検出した電圧値である第2の電圧値とに基づいて、電圧検出部位の電圧値を取得する。
【選択図】 図1
【解決手段】 第1の電源から供給される電力で動作するCPUと、第2の電源から供給される電力で電圧を発生する電圧検出部位とを有し、前記電圧検出部位の電圧を前記CPUの入力ポートに入力して検出する電圧検出回路とその制御方法であって、CPUの入力ポートにアノードが接続され、カソードが第1の電源の電源正端子側に接続されたダイオードと、ダイオードのアノードと接地とを接続する抵抗と、電圧検出部位を接地と短絡或いは接地から開放する短絡開放回路とを有し、電圧検出部位を接地と短絡した状態で入力ポートで検出した電圧値である第1の電圧値と、電圧検出部位を接地から開放した状態で入力ポートで検出した電圧値である第2の電圧値とに基づいて、電圧検出部位の電圧値を取得する。
【選択図】 図1
Description
本発明は、電圧検出回路及びその制御方法とプログラムに関するものである。
複数の電源装置から電力供給を受ける回路では、それぞれの電源装置の立ち上がり、立下りが制御されていない場合、各電源装置に接続されている回路に対してある電源装置からの電圧だけが供給される事態が生じる。このため、そのような事態に備えて保護回路を設ける必要がある。
図3は、12Vと3.3Vの2つ電源装置から電圧が供給される回路で、CPUにより電圧を検出する電圧検出回路の一例を示す回路図である。
図3ではCPUは、A/D入力ポートに入力される電圧検出部位の電圧を検出している。ここでは、CPUのA/D入力ポートに、CPUに損傷を与えるような過剰な正電圧が印加されるのを防ぐため、電圧検出部位と3.3Vの電源の電源ラインとの間にクランピング用のダイオードD1が接続されている。このダイオードD1は、CPUのA/D入力ポートの最大定格で決められる。一般的にCPUの入力ポートの最大定格は、CPUの電源電圧(Vcc)+0.3V程度であるため、この定格を守るためにクランピング用ダイオードD1の順方向電圧が0.3V程度以下のものを用いている。このような順方向電圧の小さいダイオードD1として、例えばショットキーバリアダイオードがある。
ショットキーバリアダイオードは、整流ダイオードと比べて漏れ電流が大きい特徴があり、かつ、周囲温度が高くなるに従って漏れ電流が増加するという特性を有している。このため、ショットキーバリアダイオードを備えた電圧検出回路では、CPUの入力ポートで検出される検出電圧の精度が問題となる。
これに対して、電圧検出部位に接続されたCPUのA/D入力ポートとは別の入力ポートにサーミスタを接続して周囲温度を検出し、その検出した温度を基に電圧を補正することにより検出電圧の精度を向上する技術が提案されている。このときCPUは、予め周囲温度とショットキーバリアダイオードの漏れ電流との関係を示すデータを記憶している。そしてCPUは、このサーミスタを接続した入力ポートで検出した電圧から周囲温度を求め、その求めた周囲温度とCPUに予め入力されていた周囲温度と漏れ電流との関係を示すデータから漏れ電流を求める。そして、その求めた漏れ電流に基づいて損失分の電圧値を求め、この求めた損失分の電圧値によりCPUの電圧検出部位に接続されたA/D入力ポートでの検出電圧を補正する。このような電圧検出回路では、サーミスタを用いて周囲温度を求め、その周囲温度と漏れ電流との理論上の関係に基づいてショットキーバリアダイオードの漏れ電流を換算して、この換算した漏れ電流に基づいて損失を求めている。
しかしながら、ショットキーバリアダイオードの特性はデータブックなどに示された通りのものでなくばらつきがある。このため、このような電圧検出回路では、十分な検出電圧の精度を得るのは難しい。
更に図4は、別の従来の電圧検出回路の回路構成を示す回路図である。
この回路では、CPUの電圧検出部位に接続されたA/D入力ポートとは別の入力ポートにショットキーバリアダイオードD2を接続している。ここでショットキーバリアダイオードD1とD2は同じ特性を有している。この場合、CPUは、別の入力ポートに接続されたショットキーバリアダイオードD2の漏れ電流を測定する。そしてCPUは、このショットキーバリアダイオードD2の漏れ電流を電圧検出部位に接続されたショットキーバリアダイオードD1の漏れ電流として、A/D入力ポートで検出した電圧値を補正する。
しかし、電圧検出部位のショットキーバリアダイオードD1の温度とショットキーバリアダイオードD2の温度とが同じであるとは限らない。またショットキーバリアダイオードの特性はデータブックなどに示された通りのものでなく、部品毎のばらつきがあることなどから、このような複数のショットキーバリアダイオードを用いた電圧検出回路では検出電圧の精度を向上するのは難しい。
本発明の目的は、上記従来技術の問題点を解決することにある。
本発明の特徴は、ダイオードの部品ごとのばらつきに影響されることなく、正確に電圧を検出できる電圧検出回路及びその制御方法を提供することにある。
上記目的を達成するために本発明の一態様に係る電圧検出回路は以下のような構成を備える。即ち、
第1の電源から供給される電力で動作するCPUと、第2の電源から供給される電力で電圧を発生する電圧検出部位とを有し、前記電圧検出部位の電圧を前記CPUの入力ポートに入力して検出する電圧検出回路であって、
前記CPUの前記入力ポートにアノードが接続され、カソードが前記第1の電源の電源正端子側に接続されたダイオードと、
前記ダイオードの前記アノードと接地とを接続する抵抗と、
前記電圧検出部位を前記接地と短絡及び前記接地から開放する短絡開放回路と、
前記短絡開放回路により前記電圧検出部位を前記接地と短絡した状態で前記入力ポートで検出した電圧値である第1の電圧値と、前記短絡開放回路により前記電圧検出部位を前記接地から開放した状態で前記入力ポートで検出した電圧値である第2の電圧値とに基づいて、前記電圧検出部位の電圧値を取得するように制御する制御手段と、を有することを特徴とする。
第1の電源から供給される電力で動作するCPUと、第2の電源から供給される電力で電圧を発生する電圧検出部位とを有し、前記電圧検出部位の電圧を前記CPUの入力ポートに入力して検出する電圧検出回路であって、
前記CPUの前記入力ポートにアノードが接続され、カソードが前記第1の電源の電源正端子側に接続されたダイオードと、
前記ダイオードの前記アノードと接地とを接続する抵抗と、
前記電圧検出部位を前記接地と短絡及び前記接地から開放する短絡開放回路と、
前記短絡開放回路により前記電圧検出部位を前記接地と短絡した状態で前記入力ポートで検出した電圧値である第1の電圧値と、前記短絡開放回路により前記電圧検出部位を前記接地から開放した状態で前記入力ポートで検出した電圧値である第2の電圧値とに基づいて、前記電圧検出部位の電圧値を取得するように制御する制御手段と、を有することを特徴とする。
本発明によれば、ダイオードの部品ごとのばらつきに影響されることなく、正確に電圧を検出できるという効果がある。
以下、添付図面を参照して本発明の実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る本発明を限定するものでなく、また本実施形態で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。
図1は、本発明の実施形態に係る電圧検出回路の概略構成を示す回路図である。
本実施形態の電圧検出回路は、第1の電源(3.3V)から供給される電力で動作するCPU101と、第2の電源(12V)から供給される電力で電圧を発生する電圧検出部位110とを有している。そして、電圧検出部位110の電圧をCPU101のアナログ/デジタル変換入力ポート102(以下、A/D入力ポート)に入力される電圧により検出している。CPU101のA/D入力ポート102にCPU101に損傷を与えるような過剰な電圧が印加されるのを防ぐために、クランピング用のダイオードD1を介して電源1(3.3V)が接続されている。このダイオードD1のアノードは、抵抗R1を介してCPU101のA/D入力ポート102に接続され、そのカソードはCPU101の電源1(3.3V)の電源正端子側に接続されている。更に、電圧検出部位110とCPU101のA/D入力ポート102との間には、電圧検出部位110側から直列に、第2の電源2(12V)に接続されたオペアンプ103を含むボルテージフォロア回路106、抵抗R3、抵抗R1の順に接続されている。また抵抗R1とR3との間は抵抗R2を介して接地電圧と接続され、第2の電源2(12V)に接続されたボルテージフォロア回路106の出力を抵抗R3抵抗R2とで分圧している。ここで第1の電源1(3.3V)と、第2の電源2(12V)がともに定格出力の場合は、CPU101のA/D入力ポート102の最大定格未満を満足するようにしている。尚、CPU101は例えば4ビットの1チップCPUで、プログラムを記憶したROM120、CPU101がROM120のプログラムに従って処理を実行する際に各種データを記憶するワークエリアとして使用されるRAM(メモリ)121を備えている。テーブル122は、A/D入力ポート102に入力される電圧値と、電圧検出部位110の電圧との関係を記憶している。CPU101は、A/D入力ポート102の電圧値をA/D変換したデジタル値をテーブル122に入力し、このときテーブル122から出力される電圧値を電圧検出部位110の電圧としている。
いま第1の電源1(3.3V)が定格出力未満で、第2の電源2(12V)が定格出力のときにCPU101のA/D入力ポート102に過剰な正電圧が印加される。これを防止するために、抵抗R3と抵抗R1との間にクランピング用のショットキーバリアダイオードD1のアノードを接続し、ダイオードD1のカソードを電源1の電源電圧(3.3V)に接続している。
また可変抵抗VRとボルテージフォロア回路106との間には、FET104(スイッチング素子)のドレインが接続され、FET104のソースは接地電圧と接続されている。また、このFET104のゲートはCPU101の出力ポート105と接続されている。このFET104は、出力ポート105の信号レベルに応じて電圧検出部位110と接地とを短絡、或いは電圧検出部位110と接地とを開放する短絡開放回路として機能している。
次にこの電圧検出回路の動作を説明する。
まずCPU101は、出力ポート105にハイレベルの信号を出力する。これによりFET104がオンとなって電圧検出部位110が接地電圧と短絡した状態になる。これによりボルテージフォロア回路106の出力電圧はほぼ0Vとなり、ショットキーバリアダイオードD1には電源1(3.3V)の電圧が印加されて漏れ電流が流れる。この状態で、CPU101のA/D入力ポート102で検出される電圧は、ショットキーバリアダイオードD1の漏れ電流の分だけ上昇した電圧値となり、これをV0とする。
次にCPU101は、出力ポート105の出力をロウレベルに遷移させてFET104をオフさせる。これにより電圧検出部位110と接地電圧とは開放された状態となり、電圧検出部位110の電圧がオペアンプ103へ供給される。これによりボルテージフォロア回路106の出力電圧は、電圧検出部位110の電圧に等しい電圧値となる。このとき、CPU101のA/D入力ポート102で検出される電圧は、電圧検出部位110の電圧に加えて、ショットキーバリアダイオードD1の漏れ電流による電圧分上昇した電圧値となっているため、これをV1とする。従って、電圧検出部位110の正確な電圧V2は(V1−V0)で求めることができる。
次に本実施形態に係る電圧検出回路におけるCPUの101動作を説明する。
図2は、実施形態に係る電圧検出回路におけるCPU101の制御処理を説明するフローチャートである。この処理はROM120に記憶されたプログラムをCPU101が実行することにより実行される。
まずS201でCPU101は、出力ポート105の出力をハイレベルにしてFET104をオン状態に遷移させる。これによりボルテージフォロア回路106の出力電圧はほぼ0Vとなる。このときA/D入力ポート102には、ショットキーバリアダイオードD1の漏れ電流により発生した電圧が入力される。よってS202でCPU101は、この電圧をA/D変換した電圧値(V0)をRAM121に記憶する。次にS203に進みCPU101は、出力ポート105の出力をロウレベルにしてFET104をオフ状態に遷移させる。これによりボルテージフォロア回路106の出力電圧は電圧検出部位110の電圧に等しくなる。そこでS204に進みCPU101は、この電圧をA/D変換した電圧値(V1)をRAM121に記憶する。そしてS205に進みCPU101は、S204で記憶した電圧値(V1)からS203で記憶した電圧値(V0)を引いた値、即ち、電圧値V2(=V1−V0)を求める。そして、テーブル122を参照して、この電圧値V2に対応する電圧検出部位110の検出電圧を取得する。
尚、抵抗R3,R2,R1により、FET104がオフ状態のときのA/D入力ポート102の入力電圧が3.3V以下になるように設定されている。具体的には、A/D入力ポート102の電圧値Vは、以下の数式で表される。
V=(ボルテージフォロア回路106の出力電圧)×(R2/(R2+R3))
ここでR2/(R2+R3)は1/4に設定されている。従ってテーブル122には、入力値に対応して、その4倍の値を出力するデータが記憶されていることになる。
ここでR2/(R2+R3)は1/4に設定されている。従ってテーブル122には、入力値に対応して、その4倍の値を出力するデータが記憶されていることになる。
尚、上述の説明からも明らかなように、テーブル122を用いずに、例えば上述の例では、A/D入力ポート102の入力電圧値を4倍した値を、検出した電圧検出部位110の電圧値としても良い。
以上説明したように本実施形態によれば、クランピング用のダイオードD1の漏れ電流を測定し、その漏れ電流分の電圧値を、実際に測定した電圧値から差し引くことにより、ダイオードの部品のバラつきや周囲温度の影響を受けずに正確に電圧を測定できる。
尚、本実施形態に係る電圧検出回路は、電圧の検出を行うさまざまな目的の回路や装置などに用いることができる。
(その他の実施形態)
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(又はCPUやMPU等)がプログラムを読み出して実行する処理である。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(又はCPUやMPU等)がプログラムを読み出して実行する処理である。
Claims (9)
- 第1の電源から供給される電力で動作するCPUと、第2の電源から供給される電力で電圧を発生する電圧検出部位とを有し、前記電圧検出部位の電圧を前記CPUの入力ポートに入力して検出する電圧検出回路であって、
前記CPUの前記入力ポートにアノードが接続され、カソードが前記第1の電源の電源正端子側に接続されたダイオードと、
前記ダイオードの前記アノードと接地とを接続する抵抗と、
前記電圧検出部位を前記接地と短絡及び前記接地から開放する短絡開放回路と、
前記短絡開放回路により前記電圧検出部位を前記接地と短絡した状態で前記入力ポートで検出した電圧値である第1の電圧値と、前記短絡開放回路により前記電圧検出部位を前記接地から開放した状態で前記入力ポートで検出した電圧値である第2の電圧値とに基づいて、前記電圧検出部位の電圧値を取得するように制御する制御手段と、
を有することを特徴とする電圧検出回路。 - 前記制御手段は、前記第2の電圧値から前記第1の電圧値を差し引いた電圧値に基づいて、前記電圧検出部位の電圧値を取得することを特徴とする請求項1に記載の電圧検出回路。
- 前記入力ポートは、前記CPUのアナログ/デジタル変換入力ポートであることを特徴とする請求項1に記載の電圧検出回路。
- 前記短絡開放回路は、
前記電圧検出部位の電圧を入力して出力するボルテージフォロア回路と、
前記ボルテージフォロア回路の入力と接地との間に接続され、前記CPUの出力ポートの信号をゲートに入力したスイッチング素子とを有し、
前記CPUの出力ポートの信号の信号レベルに応じて、前記電圧検出部位を前記接地と短絡或いは前記接地から開放することを特徴とする請求項1乃至3のいずれか1項に記載の電圧検出回路。 - 前記第1の電圧値は、前記ダイオードの漏れ電流が前記抵抗を流れることにより発生した電圧であることを特徴とする請求項1乃至4のいずれか1項に記載の電圧検出回路。
- 入力した電圧値に対応する検出電圧を記憶するテーブルを更に有し、
前記制御手段は、前記テーブルを参照して前記電圧検出部位の電圧値を取得することを特徴とする請求項1乃至5のいずれか1項に記載の電圧検出回路。 - 前記制御手段は、予め定められた数式に従って、前記電圧検出部位の電圧値を取得することを特徴とする請求項1乃至6のいずれか1項に記載の電圧検出回路。
- 第1の電源から供給される電力で動作するCPUと、第2の電源から供給される電力で電圧を発生する電圧検出部位と、前記CPUの前記入力ポートにアノードが接続され、カソードが前記第1の電源の電源正端子側に接続されたダイオードとを有し、前記電圧検出部位の電圧を前記CPUの入力ポートに入力して検出する電圧検出回路を制御する制御方法であって、
前記電圧検出部位を接地と短絡した状態で前記入力ポートで検出した電圧値である第1の電圧値と、前記電圧検出部位を前記接地から開放した状態で前記入力ポートで検出した電圧値である第2の電圧値とに基づいて、前記電圧検出部位の電圧値を取得するように制御する制御工程を有することを特徴とする電圧検出回路の制御方法。 - コンピュータを、請求項1乃至7のいずれか1項に電圧検出回路として機能させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013256419A JP2015114204A (ja) | 2013-12-11 | 2013-12-11 | 電圧検出回路及びその制御方法とプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013256419A JP2015114204A (ja) | 2013-12-11 | 2013-12-11 | 電圧検出回路及びその制御方法とプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015114204A true JP2015114204A (ja) | 2015-06-22 |
Family
ID=53528128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013256419A Pending JP2015114204A (ja) | 2013-12-11 | 2013-12-11 | 電圧検出回路及びその制御方法とプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015114204A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018235562A1 (ja) * | 2017-06-22 | 2018-12-27 | 株式会社オートネットワーク技術研究所 | 電圧検出器及び信号出力装置 |
-
2013
- 2013-12-11 JP JP2013256419A patent/JP2015114204A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018235562A1 (ja) * | 2017-06-22 | 2018-12-27 | 株式会社オートネットワーク技術研究所 | 電圧検出器及び信号出力装置 |
CN110709713A (zh) * | 2017-06-22 | 2020-01-17 | 株式会社自动网络技术研究所 | 电压检测器及信号输出装置 |
US10976356B2 (en) | 2017-06-22 | 2021-04-13 | Autonetworks Technologies, Ltd. | Voltage detector and signal output device |
CN110709713B (zh) * | 2017-06-22 | 2022-02-08 | 株式会社自动网络技术研究所 | 电压检测器及信号输出装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9772369B2 (en) | Precision measurement of voltage drop across a semiconductor switching element | |
US9806520B2 (en) | Inrush current limiting circuit | |
JP6360560B2 (ja) | 出力クランピング回路のためのイントリンシックコンパレータ遅延 | |
TWI523382B (zh) | 電源轉換裝置及其電流回授信號異常時的保護方法 | |
WO2017107267A1 (zh) | 一种反馈控制电路及电源管理模块 | |
JP6151295B2 (ja) | デューティサイクリングを用いる広範囲の電流計測 | |
JP2017050984A5 (ja) | ||
US10224815B2 (en) | Voltage converter having a step-up and step-down adjustment circuit | |
US20140300999A1 (en) | Excess power protection circuit | |
JP2015114204A (ja) | 電圧検出回路及びその制御方法とプログラム | |
TW201807978A (zh) | 供電裝置、偵測電路與其供電方法 | |
US20150229122A1 (en) | Method and device for recognizing a short circuit in a pwn driver circuit | |
US20150028935A1 (en) | Circuit breaker and method of controlling a power transistor with a circuit breaker | |
CN107947742B (zh) | 一种用于控制耗尽型功率器件的时序保护电路 | |
US20170344040A1 (en) | Electronic Device | |
JP2014042369A (ja) | 電源装置 | |
CN106992775B (zh) | 一种将负电压转换成零电平信号的装置及方法 | |
JP7297549B2 (ja) | 電圧電流変換回路、及び充放電制御装置 | |
JP2016140119A (ja) | 電源装置 | |
US20120002488A1 (en) | Current detection method | |
JP2012068074A (ja) | 電圧範囲検出装置 | |
JP2014155267A (ja) | スイッチ駆動装置 | |
US20170077868A1 (en) | Power point tracking via solar-battery-converter | |
JP2018084499A (ja) | 温度検出装置 | |
CN108663635B (zh) | 电源热插拔侦测装置 |