JP2015095688A - マルチキャリア送信装置、マルチキャリア送信回路及びマルチキャリア送信方法 - Google Patents

マルチキャリア送信装置、マルチキャリア送信回路及びマルチキャリア送信方法 Download PDF

Info

Publication number
JP2015095688A
JP2015095688A JP2013232405A JP2013232405A JP2015095688A JP 2015095688 A JP2015095688 A JP 2015095688A JP 2013232405 A JP2013232405 A JP 2013232405A JP 2013232405 A JP2013232405 A JP 2013232405A JP 2015095688 A JP2015095688 A JP 2015095688A
Authority
JP
Japan
Prior art keywords
transmission
power
subcarriers
signal
fourier transform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013232405A
Other languages
English (en)
Inventor
一輝 丸田
Kazuteru Maruta
一輝 丸田
淳 増野
Atsushi Masuno
淳 増野
杉山　隆利
Takatoshi Sugiyama
隆利 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2013232405A priority Critical patent/JP2015095688A/ja
Publication of JP2015095688A publication Critical patent/JP2015095688A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Transmitters (AREA)

Abstract

【課題】正確なサブキャリア送信電力割り当てを実施することができるマルチキャリア送信装置を提供する。
【解決手段】マルチキャリア伝送におけるサブキャリア間の送信電力を制御して送信を行うマルチキャリア送信装置であって、直列に入力されたシンボル列を所定の数のサブキャリアに割り当てるために並列化処理を行う直列／並列変換手段と、割り当てる電力値ごとに前記サブキャリアをグループにしたサブキャリアのシンボル列に対し逆フーリエ変換処理を行う逆フーリエ変換処理手段とを備えるデジタル処理部と、逆フーリエ変換処理手段から出力する信号をアナログ信号に変換し送信信号を生成するアナログ信号処理手段を割り当てる電力値の数と同数備えるアナログ処理部とからなり、アナログ信号処理手段が出力する信号それぞれに異なる電力を割り当てることによってサブキャリア毎に異なる送信電力を付与して送信信号を生成して送信を行う。
【選択図】図１

Description

本発明は、サブキャリアごとに異なる送信電力を割り当てるマルチキャリア送信装置、マルチキャリア送信回路及びマルチキャリア送信方法に関する。
近年、無線通信分野の著しい発展を背景として、移動端末によるインターネットアクセスが普及するとともに、マルチメディアコンテンツの利用者が急速に増加しており、無線通信の伝送速度の向上が要求されている。占有する周波数帯域と伝送速度とは比例するため、周波数帯域を拡大することでこれを実現することができる。しかし、広帯域無線伝送を行う場合、マルチパスに起因して周波数成分ごとにレベルが変動する周波数選択性フェージングが生じ、通信品質を低下させる。この影響を低減する通信方式として、マルチキャリア伝送方式が有効である。特に、周波数利用効率が高いマルチキャリア伝送方式としてＯＦＤＭ（Orthogonal Frequency Division Multiplexing）方式を用いた無線通信システムが普及している。
マルチキャリア伝送方式の特徴は、周波数選択性フェージング環境下においても各サブキャリアはフラットフェージングを受けるのみと見做すことができ、それぞれのサブキャリアに対して歪補償を実施することで通信品質の低下を防ぐことが可能となる。このとき、サブキャリアごとに受信電力は異なるため、安定した受信ＳＮＲ（Signal to Noise Power Ratio）を得るためには、非特許文献１のような、伝搬路の状態に応じて各サブキャリアに割り当てる送信電力を制御する方式が有効である。
図１０は、従来技術によるマルチキャリア送信装置１００の構成を示すブロック図である。マルチキャリア送信装置１００は、変調部１１、直列／並列変換部１２、電力制御部２１、ＩＤＦＴ部１３、デジタル／アナログ変換部（ＤＡＣ）１４、発信器１５、乗算器（ミキサー）１６、バンドパスフィルタ（ＢＰＦ）１７、ハイパワーアンプ（ＨＰＡ）１８、アンテナ２０とを備えている。
送信データがマルチキャリア送信装置１００に入力されると、変調部１１は入力されたデータ列に対して誤り訂正符号化処理を実施した後、シンボルマッピング処理を実施する。直列／並列変換部１２は、変調部１１から直列に入力されたシンボル列を所定の数のサブキャリアに割り当てるために並列化処理を行う。次に、電力制御部２１では各サブキャリアに割り当てられたシンボルに対しそれぞれ所定の電力値となるよう振幅値を調整する。ＩＤＦＴ部１３は周波数軸上の信号として割り当てられた全サブキャリアのシンボル列に対し逆離散フーリエ変換処理を行い、時間軸上の１シンボルに変換する。
なお、図面では省略しているが、マルチパスに起因するシンボル間干渉の影響を回避するために、ここでシンボルの最後尾から所定のサンプル数をコピーしたものをガードインターバルとして当該シンボルの先頭に付与する処理も含まれている場合もある。また、逆離散フーリエ変換の代わりに高速逆フーリエ変換（ＩＦＦＴ）を用いられる場合もある。ＤＡＣ１４は量子化されているシンボルをアナログ信号に変換する。発信器１５は所定の無線周波数（ＲＦ）帯の信号を発生する。乗算器１６はＤＡＣ１４から出力される信号と発信器１５の出力信号と乗算することでアップコンバートを行う。ＢＰＦ１７はアップコンバートされた送信信号の帯域外の信号を抑圧する。ＨＰＡ１８は所望の送信電力値となるよう送信信号を増幅する。アンテナ２０は上記の処理が施された送信信号を無線回線上へ放射する。
次に、図１１を参照して、図１０に示すマルチキャリア送信装置１００の送信動作を説明する。図１１は、図１０に示すマルチキャリア送信装置１００の送信動作を示すフローチャートである。まず、送信データがマルチキャリア送信装置１００に入力され、送信処理を開始すると、変調部１１は誤り訂正符号化処理を、シンボルマッピング処理を行い、変調した送信シンボルを直列／並列変換部１２へ出力する（ステップＳ１）。直列／並列変換部１２で並列化処理を行い、電力制御部２１へと出力する（ステップＳ２）。電力制御部２１は所定の電力を各サブキャリアのシンボルに割り当て、ＩＤＦＴ部１３へ出力する（ステップＳ３）。
次に、ＩＤＦＴ部１３は全サブキャリアのシンボル列に対し逆フーリエ変換処理を行い、ＤＡＣ１４へ出力する（ステップＳ４）。ＤＡＣ１４は量子化されているシンボルをアナログ信号に変換する（ステップＳ５）。乗算器１６は、発信器１５から出力する信号をＤＡＣ１４から出力する信号に乗算することによってアップコンバートし、ＢＰＦ１７へ出力する（ステップ６）。ＢＰＦ１７は帯域外の信号を抑圧し、ＨＰＡ１８に出力する（ステップ７）。ＨＰＡ１８は送信信号の電力を所定値まで増幅し、アンテナ２０へ出力する（ステップ８）。アンテナ２０は増幅された信号を受信側へと送信し（ステップＳ９）、送信処理を終了する。
以上のように構成されたマルチキャリア送信装置を用いることにより、サブキャリアごとの送信電力制御を施した信号を送信することができる。
頭川，大鐘，小川，"ＯＦＤＭ信号のサブキャリア送信電力制御に関する検討，" 電子情報通信学会技術研究報告. RCS, 無線通信システム 101(197), 55-60, 2001-07-12
しかしながら、図１０に示すマルチキャリア送信装置１００にあっては、電力制御部２１においてデジタル信号処理による送信電力制御が実施されているため、サブキャリア間で大きな電力差が生じる場合、デジタル処理における量子化誤差が発生する。振幅値を表現するビット幅の制約があるとさらに量子化誤差が大きくなり、正確な電力割り当て値を与えることができないという問題がある。
本発明は、このような事情に鑑みてなされたもので、正確なサブキャリア送信電力割り当てを実施することができるマルチキャリア送信装置、マルチキャリア送信回路及びマルチキャリア送信方法を提供することを目的とする。
本発明は、マルチキャリア伝送におけるサブキャリア間の送信電力を制御して送信を行うマルチキャリア送信装置であって、直列に入力されたシンボル列を所定の数のサブキャリアに割り当てるために並列化処理を行う直列／並列変換手段と、割り当てる電力値ごとに前記サブキャリアをグループにしたサブキャリアのシンボル列に対し逆フーリエ変換処理を行う逆フーリエ変換処理手段とを備えるデジタル処理部と、前記逆フーリエ変換処理手段から出力する信号をアナログ信号に変換し送信信号を生成するアナログ信号処理手段を前記割り当てる電力値の数と同数備えるアナログ処理部とからなり、前記アナログ信号処理手段が出力する信号それぞれに異なる電力を割り当てることによって前記サブキャリア毎に異なる送信電力を付与して前記送信信号を生成して送信を行うことを特徴とする。
本発明は、マルチキャリア伝送におけるサブキャリア間の送信電力を制御して送信を行うマルチキャリア送信装置であって、直列に入力されたシンボル列を所定の数のサブキャリアに割り当てるために並列化処理を行う直列／並列変換手段と、割り当てるべき電力値が近いサブキャリアをグループにしたサブキャリアのシンボル列それぞれに対して所定の電力値となるように振幅値を調整する電力制御手段と、振幅値が調整された前記サブキャリア毎のシンボル列に対し逆フーリエ変換処理を行う逆フーリエ変換処理手段とを備えるデジタル処理部と、前記逆フーリエ変換処理手段から出力する信号をアナログ信号に変換し送信信号を生成するアナログ信号処理手段を前記グループの数と同数備えるアナログ処理部とからなり、前記アナログ信号処理手段が出力する信号それぞれに異なる電力を割り当てることによって前記サブキャリア毎に異なる送信電力を付与して前記送信信号を生成して送信を行うことを特徴とする。
本発明は、マルチキャリア伝送におけるサブキャリア間の送信電力を制御して送信を行うマルチキャリア送信装置に用いるマルチキャリア送信回路であって、直列に入力されたシンボル列を所定の数のサブキャリアに割り当てるために並列化処理を行う直列／並列変換手段と、割り当てる電力値ごとに前記サブキャリアをグループにしたサブキャリアのシンボル列に対し逆フーリエ変換処理を行う逆フーリエ変換処理手段とを備えるデジタル処理部と、前記逆フーリエ変換処理手段から出力する信号をアナログ信号に変換し送信信号を生成するアナログ信号処理手段を前記割り当てる電力値の数と同数備えるアナログ処理部とからなり、前記アナログ信号処理手段が出力する信号それぞれに異なる電力を割り当てることによって前記サブキャリア毎に異なる送信電力を付与して前記送信信号を生成することを特徴とする。
本発明は、マルチキャリア伝送におけるサブキャリア間の送信電力を制御して送信を行うマルチキャリア送信装置に用いるマルチキャリア送信回路であって、直列に入力されたシンボル列を所定の数のサブキャリアに割り当てるために並列化処理を行う直列／並列変換手段と、割り当てるべき電力値が近いサブキャリアをグループにしたサブキャリアのシンボル列それぞれに対して所定の電力値となるように振幅値を調整する電力制御手段と、振幅値が調整された前記サブキャリア毎のシンボル列に対し逆フーリエ変換処理を行う逆フーリエ変換処理手段とを備えるデジタル処理部と、前記逆フーリエ変換処理手段から出力する信号をアナログ信号に変換し送信信号を生成するアナログ信号処理手段を前記グループの数と同数備えるアナログ処理部とからなり、前記アナログ信号処理手段が出力する信号それぞれに異なる電力を割り当てることによって前記サブキャリア毎に異なる送信電力を付与して前記送信信号を生成することを特徴とする。
本発明は、マルチキャリア伝送におけるサブキャリア間の送信電力を制御して送信を行うために、直列に入力されたシンボル列を所定の数のサブキャリアに割り当てるために並列化処理を行う直列／並列変換手段と、割り当てる電力値ごとに前記サブキャリアをグループにしたサブキャリアのシンボル列に対し逆フーリエ変換処理を行う逆フーリエ変換処理手段とを備えるデジタル処理部と、前記逆フーリエ変換処理手段から出力する信号をアナログ信号に変換し送信信号を生成するアナログ信号処理手段を前記割り当てる電力値の数と同数備えるアナログ処理部とからなるマルチキャリア送信装置が行うマルチキャリア送信方法であって、前記アナログ信号処理手段が出力する信号それぞれに異なる電力を割り当てることによって前記サブキャリア毎に異なる送信電力を付与して前記送信信号を生成して送信を行うことを特徴とする。
本発明は、マルチキャリア伝送におけるサブキャリア間の送信電力を制御して送信を行うために、直列に入力されたシンボル列を所定の数のサブキャリアに割り当てるために並列化処理を行う直列／並列変換手段と、割り当てるべき電力値が近いサブキャリアをグループにしたサブキャリアのシンボル列それぞれに対して所定の電力値となるように振幅値を調整する電力制御手段と、振幅値が調整された前記サブキャリア毎のシンボル列に対し逆フーリエ変換処理を行う逆フーリエ変換処理手段とを備えるデジタル処理部と、前記逆フーリエ変換処理手段から出力する信号をアナログ信号に変換し送信信号を生成するアナログ信号処理手段を前記グループの数と同数備えるアナログ処理部とからなるマルチキャリア送信装置が行うマルチキャリア送信方法であって、前記アナログ信号処理手段が出力する信号それぞれに異なる電力を割り当てることによって前記サブキャリア毎に異なる送信電力を付与して前記送信信号を生成して送信を行うことを特徴とする。
本発明によれば、サブキャリア送信電力制御において、割り当てる電力値ごとに分配したベースバンド信号をそれぞれ個別に信号処理を行い、それぞれの系統にアナログ処理によって電力制御を行うようにしたため、量子化誤差の影響を抑え、正確な電力割り当て値を与えることができるという効果を得られる。さらには、割り当てる電力値の近いものを個別に信号処理を行う複数個（サブキャリア数未満）のグループに分け、デジタル処理によって第１の電力制御を行い、アナログ処理によって第２の電力制御を行うようにしたため、上記の効果に加え回路規模を削減できるという効果も得られる。
本発明の第１の実施形態によるマルチキャリア送信装置２００の構成を示すブロック図である。 図１に示すマルチキャリア送信装置２００の動作を示すフローチャートである。 本発明の第２の実施形態によるマルチキャリア送信装置３００の構成を示すブロック図である。 図３に示すマルチキャリア送信装置３００の動作を示すフローチャートである。 本発明の第３の実施形態によるマルチキャリア送信装置４００の構成を示すブロック図である。 サブキャリアのグルーピング例を示す説明図である。 図５に示すマルチキャリア送信装置４００の動作を示すフローチャートである。 本発明の第４の実施形態によるマルチキャリア送信装置５００の構成を示すブロック図である。 図８に示すマルチキャリア送信装置５００の動作を示すフローチャートである。 従来技術によるマルチキャリア送信装置１００の構成を示すブロック図である。 図１０に示すマルチキャリア送信装置１００の動作を示すフローチャートである。
＜第１の実施形態＞
以下、図面を参照して、本発明の第１の実施形態によるマルチキャリア送信装置を説明する。図１は同実施形態の構成を示すブロック図である。マルチキャリア送信装置２００は、変調部１１、直列／並列変換部１２、逆離散フーリエ変換（ＩＤＦＴ）部１３ａ、１３ｂ、１３ｃ、デジタル／アナログ変換部（ＤＡＣ）１４ａ、１４ｂ、１４ｃ、発信器１５、乗算器１６ａ、１６ｂ、１６ｃ、バンドパスフィルタ（ＢＰＦ）１７ａ、１７ｂ、１７ｃ、ハイパワーアンプ（ＨＰＡ）１８ａ、１８ｂ、１８ｃ、加算器１９及びアンテナ２０を備えている。
図１において、図１０に示す従来の装置と同一の部分には同一の符号を付し、その説明を簡単に行う。図１に示すマルチキャリア送信装置２００が図１０に示す従来のマルチキャリア送信装置１００と異なる点は、電力制御部２１を省き、ＩＤＦＴ部（１３ａ、１３ｂ、１３ｃ）、ＤＡＣ（１４ａ、１４ｂ、１４ｃ）、乗算器（１６ａ、１６ｂ、１６ｃ）、ＢＰＦ（１７ａ、１７ｂ、１７ｃ）、ＨＰＡ（１８ａ、１８ｂ、１８ｃ）をそれぞれＮ（Ｎは２以上の自然数で割り当てる電力値の数に相当する）系統分設け、Ｎ系統の出力を加算器１９によって加算してアンテナ２０へ出力するようにした点である。
変調部１１は、送信データが入力されると、入力されたデータ列に対して誤り訂正符号化処理を実施した後、シンボルマッピング処理を実施する。直列／並列変換部１２は、変調部１１から直列に入力されたシンボル列を所定の数のサブキャリアに割り当てるために並列化処理を行う。さらに直列／並列変換部１２は、前記各サブキャリアのシンボル列に対し、電力値Ｐ１、Ｐ２、．．．、ＰＮを割り当てるサブキャリアごとにグループ分けを行い、グループごとにＩＤＦＴ部１３ａ、１３ｂ、１３ｃに出力する。ＩＤＦＴ部１３ａ、１３ｂ、１３ｃのそれぞれは周波数軸上の信号として割り当てられたサブキャリア毎のシンボル列に対し逆離散フーリエ変換処理を行い、時間軸上の１シンボルに変換してそれぞれ出力する。
ＤＡＣ１４ａ、１４ｂ、１４ｃのそれぞれは量子化されているシンボルをアナログ信号に変換して出力する。発信器１５は所定の無線周波数（ＲＦ）帯の信号を発生する。乗算器１６ａ、１６ｂ、１６ｃのそれぞれは、ＤＡＣ１４ａ、１４ｂ、１４ｃのそれぞれから出力される信号と発信器１５の出力信号とを乗算することでアップコンバートを行う。ＢＰＦ１７ａ、１７ｂ、１７ｃはアップコンバートされた送信信号の帯域外の信号を抑圧して出力する。ＨＰＡ１８ａ、１８ｂ、１８ｃのそれぞれは、ＢＰＦ１７ａ、１７ｂ、１７ｃの出力信号を、割り当てられた送信電力値Ｐ１、Ｐ２、．．．、ＰＮとなるようにそれぞれ増幅することにより系統毎の電力制御を行って出力する。加算器１９は、ＨＰＡ１８ａ、１８ｂ、１８ｃのそれぞれから出力する信号を加算して出力する。アンテナ２０は加算器１９の出力を送信信号として無線回線上へ放射する。
次に、図２を参照して、図１に示すマルチキャリア送信装置２００の送信動作を説明する。図２は、図１に示すマルチキャリア送信装置２００の送信動作を示すフローチャートである。まず、送信データがマルチキャリア送信装置２００に入力され、送信処理を開始すると、変調部１１は誤り訂正符号化処理を、シンボルマッピング処理を行い、変調した送信シンボルを直列／並列変換部１２へ出力する（ステップＳ１１）。直列／並列変換部１２で並列化処理を行った後、電力値Ｐ１、Ｐ２、．．．、ＰＮを割り当てるサブキャリアごとにグループ分けを行い、ＩＤＦＴ部１３ａ、１３ｂ、１３ｃそれぞれへ出力する（ステップＳ１２）。
以降のステップＳ１３ａ〜Ｓ１７ａ、Ｓ１３ｂ〜Ｓ１７ｂ、Ｓ１３ｃ〜Ｓ１７ｃの処理は、並行して実行される。ＩＤＦＴ部１３ａは、サブキャリアのシンボル列に対して電力Ｐ１を割り当てるとともに、サブキャリアのシンボル列に対し逆フーリエ変換処理を行い、ＤＡＣ１４ａへ出力する（ステップＳ１３ａ）。ＤＡＣ１４ａは量子化されているシンボルをアナログ信号に変換する（ステップＳ１４ａ）。乗算器１６ａは、発信器１５から出力する信号をＤＡＣ１４ａから出力する信号に乗算することによってアップコンバートし、ＢＰＦ１７ａへ出力する（ステップ１５ａ）。ＢＰＦ１７ａは帯域外の信号を抑圧し、ＨＰＡ１８ａに出力する（ステップ１６ａ）。ＨＰＡ１８ａは送信信号の電力を割り当てられたＰ１まで増幅し、加算器１９へ出力する（ステップＳ１７ａ）。
この動作と並行して、ＩＤＦＴ部１３ｂは、サブキャリアのシンボル列に対して電力Ｐ２を割り当てるとともに、サブキャリアのシンボル列に対し逆フーリエ変換処理を行い、ＤＡＣ１４ｂへ出力する（ステップＳ１３ｂ）。ＤＡＣ１４ｂは量子化されているシンボルをアナログ信号に変換する（ステップＳ１４ｂ）。乗算器１６ｂは、発信器１５から出力する信号をＤＡＣ１４ｂから出力する信号に乗算することによってアップコンバートし、ＢＰＦ１７ｂへ出力する（ステップ１５ｂ）。ＢＰＦ１７ｂは帯域外の信号を抑圧し、ＨＰＡ１８ｂに出力する（ステップ１６ｂ）。ＨＰＡ１８ｂは送信信号の電力を割り当てられたＰ２まで増幅し、加算器１９へ出力する（ステップＳ１７ｂ）。
さらにこれと並行して、ＩＤＦＴ部１３ｃは、サブキャリアのシンボル列に対して電力ＰＮを割り当てるとともに、サブキャリアのシンボル列に対し逆フーリエ変換処理を行い、ＤＡＣ１４ｃへ出力する（ステップＳ１３ｃ）。ＤＡＣ１４ｃは量子化されているシンボルをアナログ信号に変換する（ステップＳ１４ｃ）。乗算器１６ｃは、発信器１５から出力する信号をＤＡＣ１４ｃから出力する信号に乗算することによってアップコンバートし、ＢＰＦ１７ｃへ出力する（ステップ１５ｃ）。ＢＰＦ１７ｃは帯域外の信号を抑圧し、ＨＰＡ１８ｃに出力する（ステップ１６ｃ）。ＨＰＡ１８ｂは送信信号の電力を割り当てられたＰ２まで増幅し、加算器１９へ出力する（ステップＳ１７ｃ）。
次に、加算器１９は、ＨＰＡ１８ａ、ＨＰＡ１８ｂ、ＨＰＡ１８ｃのそれぞれから出力された信号を加算合成して、アンテナ２０へ出力する（ステップ１８）。アンテナ２０は増幅された信号を受信側へと送信し（ステップＳ１９）、送信処理を終了する。
このように、割り当てる電力値毎に信号処理の系統を分けて、アナログ処理である系統毎のＨＰＡ１８ａ、１８ｂ、１８ｃにおいて、それぞれ異なる増幅率による電力増幅を行うことにより、送信電力の制御を行うようにしたため、マルチキャリア送信においてサブキャリア送信電力制御の精度を向上させることが可能になる。
＜第２の実施形態＞
次に、本発明の第２の実施形態によるマルチキャリア送信装置を説明する。図３は同実施形態の構成を示すブロック図である。マルチキャリア送信装置３００は、変調部１１、直列／並列変換部１２、逆離散フーリエ変換（ＩＤＦＴ）部１３ａ、１３ｂ、１３ｃ、デジタル／アナログ変換部（ＤＡＣ）１４ａ、１４ｂ、１４ｃ、加算器１９、発信器１５、乗算器１６、バンドパスフィルタ（ＢＰＦ）１７、ハイパワーアンプ（ＨＰＡ）１８及びアンテナ２０を備えている。
図３において、図１に示す装置と同一の部分には同一の符号を付し、その説明を簡単に行う。図３に示すマルチキャリア送信装置３００が図１に示すマルチキャリア送信装置２００と異なる点は、ＤＡＣ１４ａ、１４ｂ、１４ｃの後段に加算器１９を配置し、乗算器１６、ＢＰＦ１７、ＨＰＡ１８は１系統とした点である。
変調部１１は、送信データが入力されると、入力されたデータ列に対して誤り訂正符号化処理を実施した後、シンボルマッピング処理を実施する。直列／並列変換部１２は、変調部１１から直列に入力されたシンボル列を所定の数のサブキャリアに割り当てるために並列化処理を行う。さらに直列／並列変換部１２は、前記各サブキャリアのシンボル列に対し、電力値Ｐ１、Ｐ２、．．．、ＰＮを割り当てるサブキャリアごとにグループ分けを行い、グループごとにＩＤＦＴ部１３ａ、１３ｂ、１３ｃに出力する。ＩＤＦＴ部１３ａ、１３ｂ、１３ｃのそれぞれは周波数軸上の信号として割り当てられたサブキャリア毎のシンボル列に対し逆離散フーリエ変換処理を行い、時間軸上の１シンボルに変換してそれぞれ出力する。
ＤＡＣ１４ａ、１４ｂ、１４ｃのそれぞれは量子化されているシンボルをアナログ信号に変換して出力する。ＤＡＣ１４ａ、１４ｂ、１４ｃのそれぞれはＤ／Ａ変換の出力値を制御することによりサブキャリアの電力制御を行う。加算器１９は、ＤＡＣ１４ａ、ＤＡＣ１４ｂ、ＤＡＣ１４ｃのそれぞれから出力する信号を加算して出力する。発信器１５は所定の無線周波数（ＲＦ）帯の信号を発生する。乗算器１６は、加算器１９から出力される信号と発信器１５の出力信号とを乗算することでアップコンバートを行う。ＢＰＦ１７はアップコンバートされた送信信号の帯域外の信号を抑圧して出力する。ＨＰＡ１８は、ＢＰＦ１７の出力信号を所定の送信電力値となるように増幅して出力する。アンテナ２０はＨＰＡ１８の出力を送信信号として無線回線上へ放射する。
次に、図４を参照して、図３に示すマルチキャリア送信装置３００の送信動作を説明する。図４は、図３に示すマルチキャリア送信装置３００の送信動作を示すフローチャートである。まず、送信データがマルチキャリア送信装置３００に入力され、送信処理を開始すると、変調部１１は誤り訂正符号化処理を、シンボルマッピング処理を行い、変調した送信シンボルを直列／並列変換部１２へ出力する（ステップＳ２１）。直列／並列変換部１２で並列化処理を行った後、電力値Ｐ１、Ｐ２、．．．、ＰＮを割り当てるサブキャリアごとにグループ分けを行い、ＩＤＦＴ部１３ａ、１３ｂ、１３ｃそれぞれへ出力する（ステップＳ２２）。
以降のステップＳ２３ａ〜Ｓ２４ａ、Ｓ２３ｂ〜Ｓ２４ｂ、Ｓ２３ｃ〜Ｓ２４ｃの処理は、並行して実行される。ＩＤＦＴ部１３ａは、サブキャリアのシンボル列に対して電力Ｐ１を割り当てるとともに、サブキャリアのシンボル列に対し逆フーリエ変換処理を行い、ＤＡＣ１４ａへ出力する（ステップＳ２３ａ）。ＤＡＣ１４ａは量子化されているシンボルをアナログ信号に変換して出力する際に、出力信号が割り当てられたＰ１になるように制御して出力する（ステップＳ２４ａ）。
この動作と並行して、ＩＤＦＴ部１３ｂは、サブキャリアのシンボル列に対して電力Ｐ２を割り当てるとともに、サブキャリアのシンボル列に対し逆フーリエ変換処理を行い、ＤＡＣ１４ｂへ出力する（ステップＳ２３ｂ）。ＤＡＣ１４ｂは量子化されているシンボルをアナログ信号に変換して出力する際に、出力信号が割り当てられたＰ２になるように制御して出力する（ステップＳ２４ｂ）。
さらにこれと並行して、ＩＤＦＴ部１３ｃは、サブキャリアのシンボル列に対して電力ＰＮを割り当てるとともに、サブキャリアのシンボル列に対し逆フーリエ変換処理を行い、ＤＡＣ１４ｃへ出力する（ステップＳ２３ｃ）。ＤＡＣ１４ｃは量子化されているシンボルをアナログ信号に変換して出力する際に、出力信号が割り当てられたＰＮになるように制御して出力する（ステップＳ２４ｃ）。
次に、加算器１９は、ＤＡＣ１４ａ、ＤＡＣ１４ｂ、ＤＡＣ１４ｃのそれぞれから出力された信号を加算合成して、乗算器１６へ出力する（ステップ２５）。乗算器１６は、発信器１５から出力する信号を加算器１９から出力する信号に乗算することによってアップコンバートし、ＢＰＦ１７へ出力する（ステップ２６）。ＢＰＦ１７は帯域外の信号を抑圧し、ＨＰＡ１８に出力する（ステップ２７）。ＨＰＡ１８はＢＰＦ１７の出力信号を所定の送信電力値となるように増幅してアンテナ２０へ出力する（ステップＳ２８）。アンテナ２０は増幅された信号を受信側へと送信し（ステップＳ２９）、送信処理を終了する。
このように、割り当てる電力値毎に信号処理の系統を分けて、Ｄ／Ａ変換後のアナログ信号の出力が、それぞれ割り当てられた電力になるように、送信電力の制御を行うようにしたため、マルチキャリア送信においてサブキャリア送信電力制御の精度を向上させることが可能になる。
＜第３の実施形態＞
次に、本発明の第３の実施形態によるマルチキャリア送信装置を説明する。図５は同実施形態の構成を示すブロック図である。マルチキャリア送信装置４００は、変調部１１、直列／並列変換部１２、電力制御部２１ａ、２１ｂ、逆離散フーリエ変換（ＩＤＦＴ）部１３ａ、１３ｂ、デジタル／アナログ変換部（ＤＡＣ）１４ａ、１４ｂ、発信器１５、乗算器１６ａ、１６ｂ、バンドパスフィルタ（ＢＰＦ）１７ａ、１７ｂ、ハイパワーアンプ（ＨＰＡ）１８ａ、１８ｂ、加算器１９及びアンテナ２０を備えている。
図５において、図１０に示す従来の装置と同一の部分には同一の符号を付し、その説明を簡単に行う。図５に示すマルチキャリア送信装置４００が図１０に示す従来のマルチキャリア送信装置１００と異なる点は、電力制御部（２１ａ、２１ｂ）、ＩＤＦＴ部（１３ａ、１３ｂ）、ＤＡＣ（１４ａ、１４ｂ）、乗算器（１６ａ、１６ｂ）、ＢＰＦ（１７ａ、１７ｂ）、ＨＰＡ（１８ａ、１８ｂ）をそれぞれ２系統分設け、２系統の出力を加算器１９によって加算してアンテナ２０へ出力するようにした点である。
変調部１１は、送信データが入力されると、入力されたデータ列に対して誤り訂正符号化処理を実施した後、シンボルマッピング処理を実施する。直列／並列変換部１２は、変調部１１から直列に入力されたシンボル列を所定の数のサブキャリアに割り当てるために並列化処理を行う。電力制御部２１ａ、２１ｂのそれぞれは、グルーピングされた（ここでは２グループにグルーピングしている）サブキャリアに割り当てられたシンボルに対しそれぞれ所定の電力値となるよう振幅値を調整する。ＩＤＦＴ部１３ａ、１３ｂのそれぞれは周波数軸上の信号として割り当てられたサブキャリア毎のシンボル列に対し逆離散フーリエ変換処理を行い、時間軸上の１シンボルに変換してそれぞれ出力する。
ＤＡＣ１４ａ、１４ｂｃのそれぞれは量子化されているシンボルをアナログ信号に変換して出力する。発信器１５は所定の無線周波数（ＲＦ）帯の信号を発生する。乗算器１６ａ、１６ｂのそれぞれは、ＤＡＣ１４ａ、１４ｂのそれぞれから出力される信号と発信器１５の出力信号とを乗算することでアップコンバートを行う。ＢＰＦ１７ａ、１７ｂはアップコンバートされた送信信号の帯域外の信号を抑圧して出力する。ＨＰＡ１８ａ、１８ｂのそれぞれは、ＢＰＦ１７ａ、１７ｂのそれぞれから出力する信号が所定の送信電力値となるように増幅して出力する。加算器１９は、ＨＰＡ１８ａ、１８ｂのそれぞれから出力する信号を加算して出力する。アンテナ２０は加算器１９の出力を送信信号として無線回線上へ放射する。
次に、図６を参照して、サブキャリアのグルーピングについて説明する。図６は、サブキャリアのグルーピング例を示す説明図である。図６に示すように、サブキャリアに対して割り当てるべき電力密度の高低に基づいてグルーピングを行う。図６に示す例では、低電力密度を割り当てるべきサブキャリアを第１のグループとし、高電力密度を割り当てるべきサブキャリアを第２のグループとなるように、グルーピングを行う。このように、同一グループ内においては、電力密度のレベルが近いため、精度の高い量子化が可能になる。なお、図６に示す例では、２つのグループに分けた例を示したが、グループの数は２に限るものではなく、３以上（例えば、高電力密度、中電力密度、低電力密度の３つにグルーピングする）でかつサブキャリア数未満であってもよい。この場合、グループの数と同数の信号処理系統をマルチキャリア送信装置４００内に備えればよい。図５に示す例は、２つのグループ（高電力密度と低電力密度）に分けて、２系統の信号処理系統を備えた例を示している。
次に、図７を参照して、図５に示すマルチキャリア送信装置４００の送信動作を説明する。図７は、図５に示すマルチキャリア送信装置４００の送信動作を示すフローチャートである。まず、送信データがマルチキャリア送信装置４００に入力され、送信処理を開始すると、変調部１１は誤り訂正符号化処理を、シンボルマッピング処理を行い、変調した送信シンボルを直列／並列変換部１２へ出力する（ステップＳ３１）。直列／並列変換部１２で並列化処理を行い、電力制御部２１ａ、２２ｂそれぞれへ出力する（ステップＳ３２）。
以降のステップＳ３３ａ〜Ｓ３８ａ、Ｓ３３ｂ〜Ｓ３８ｂの処理は、並行して実行される。電力制御部２１ａは、低電力密度のサブキャリアグループに対して電力を割り当てる（ステップＳ３３ａ）。続いて、ＩＤＦＴ部１３ａは、サブキャリアのシンボル列に対し逆フーリエ変換処理を行い、ＤＡＣ１４ａへ出力する（ステップＳ３４ａ）。ＤＡＣ１４ａは量子化されているシンボルをアナログ信号に変換する（ステップＳ３５ａ）。乗算器１６ａは、発信器１５から出力する信号をＤＡＣ１４ａから出力する信号に乗算することによってアップコンバートし、ＢＰＦ１７ａへ出力する（ステップ３６ａ）。ＢＰＦ１７ａは帯域外の信号を抑圧し、ＨＰＡ１８ａに出力する（ステップ３７ａ）。ＨＰＡ１８ａは送信信号の電力をＰ１まで増幅し、加算器１９へ出力する（ステップＳ３８ａ）。
この動作と並行して、電力制御部２１ｂは、高電力密度のサブキャリアグループに対して電力を割り当てる（ステップＳ３３ｂ）。続いて、ＩＤＦＴ部１３ｂは、サブキャリアのシンボル列に対し逆フーリエ変換処理を行い、ＤＡＣ１４ｂへ出力する（ステップＳ３４ｂ）。ＤＡＣ１４ｂは量子化されているシンボルをアナログ信号に変換する（ステップＳ３５ｂ）。乗算器１６ｂは、発信器１５から出力する信号をＤＡＣ１４ｂから出力する信号に乗算することによってアップコンバートし、ＢＰＦ１７ｂへ出力する（ステップ３６ｂ）。ＢＰＦ１７ｂは帯域外の信号を抑圧し、ＨＰＡ１８ｂに出力する（ステップ３７ｂ）。ＨＰＡ１８ｂは送信信号の電力をＰ２まで増幅し、加算器１９へ出力する（ステップＳ３８ｂ）。
次に、加算器１９は、ＨＰＡ１８ａ、ＨＰＡ１８ｂそれぞれから出力された信号を加算合成して、アンテナ２０へ出力する（ステップ３９）。アンテナ２０は増幅された信号を受信側へと送信し（ステップＳ４０）、送信処理を終了する。
このように、サブキャリアのグループ毎に信号処理の系統を分けて、アナログ処理である系統毎のＨＰＡ１８ａ、１８ｂにおいて、それぞれ異なる増幅率による電力増幅を行うことにより、送信電力の制御を行うようにしたため、マルチキャリア送信においてサブキャリア送信電力制御の精度を向上させることが可能になる。特に、同一グループ内においては、電力密度のレベルが近くなるため、精度の高い量子化が可能になり、サブキャリア送信電力制御の精度をさらに向上させることが可能となる。また、割り当てる電力値毎に信号処理系統が必要であった図１に示すマルチキャリア送信装置２００と比べて、回路規模を小さくすることができる。
＜第４の実施形態＞
次に、本発明の第４の実施形態によるマルチキャリア送信装置を説明する。図８は同実施形態の構成を示すブロック図である。マルチキャリア送信装置５００は、変調部１１、直列／並列変換部１２、電力制御部（２１ａ、２１ｂ）、逆離散フーリエ変換（ＩＤＦＴ）部１３ａ、１３ｂ、デジタル／アナログ変換部（ＤＡＣ）１４ａ、１４ｂ、加算器１９、発信器１５、乗算器１６、バンドパスフィルタ（ＢＰＦ）１７、ハイパワーアンプ（ＨＰＡ）１８及びアンテナ２０を備えている。
図８において、図５に示す装置と同一の部分には同一の符号を付し、その説明を簡単に行う。図８に示すマルチキャリア送信装置５００が図１に示すマルチキャリア送信装置４００と異なる点は、ＤＡＣ１４ａ、１４ｂの後段に加算器１９を配置し、乗算器１６、ＢＰＦ１７、ＨＰＡ１８は１系統とした点である。
変調部１１は、送信データが入力されると、入力されたデータ列に対して誤り訂正符号化処理を実施した後、シンボルマッピング処理を実施する。直列／並列変換部１２は、変調部１１から直列に入力されたシンボル列を所定の数のサブキャリアに割り当てるために並列化処理を行う。電力制御部２１ａ、２１ｂのそれぞれは、グルーピングされた（ここでは２グループにグルーピングしている）サブキャリアに割り当てられたシンボルに対しそれぞれ所定の電力値となるよう振幅値を調整する。ＩＤＦＴ部１３ａ、１３ｂのそれぞれは周波数軸上の信号として割り当てられたサブキャリア毎のシンボル列に対し逆離散フーリエ変換処理を行い、時間軸上の１シンボルに変換してそれぞれ出力する。
ＤＡＣ１４ａ、１４ｂのそれぞれは量子化されているシンボルをアナログ信号に変換して出力する。ＤＡＣ１４ａ、１４ｂのそれぞれはＤ／Ａ変換の出力値を制御することによりサブキャリアの電力制御を行う。加算器１９は、ＤＡＣ１４ａ、ＤＡＣ１４ｂのそれぞれから出力する信号を加算して出力する。発信器１５は所定の無線周波数（ＲＦ）帯の信号を発生する。乗算器１６は、加算器１９から出力される信号と発信器１５の出力信号とを乗算することでアップコンバートを行う。ＢＰＦ１７はアップコンバートされた送信信号の帯域外の信号を抑圧して出力する。ＨＰＡ１８は、ＢＰＦ１７の出力信号を所定の送信電力値となるように増幅して出力する。アンテナ２０はＨＰＡ１８の出力を送信信号として無線回線上へ放射する。
次に、図９を参照して、図８に示すマルチキャリア送信装置５００の送信動作を説明する。図９は、図８に示すマルチキャリア送信装置５００の送信動作を示すフローチャートである。まず、送信データがマルチキャリア送信装置４００に入力され、送信処理を開始すると、変調部１１は誤り訂正符号化処理を、シンボルマッピング処理を行い、変調した送信シンボルを直列／並列変換部１２へ出力する（ステップＳ４１）。直列／並列変換部１２で並列化処理を行い、電力制御部２１ａ、２２ｂそれぞれへ出力する（ステップＳ４２）。
以降のステップＳ４３ａ〜Ｓ４５ａ、Ｓ４３ｂ〜Ｓ４５ｂの処理は、並行して実行される。電力制御部２１ａは、低電力密度のサブキャリアグループに対して電力を割り当てる（ステップＳ４３ａ）。続いて、ＩＤＦＴ部１３ａは、サブキャリアのシンボル列に対し逆フーリエ変換処理を行い、ＤＡＣ１４ａへ出力する（ステップＳ４４ａ）。ＤＡＣ１４ａは量子化されているシンボルをアナログ信号に変換して出力する際に、出力信号がＰ１になるように制御して出力する（ステップＳ４５ａ）。
この動作と並行して、電力制御部２１ｂは、高電力密度のサブキャリアグループに対して電力を割り当てる（ステップＳ４３ｂ）。続いて、ＩＤＦＴ部１３ａは、サブキャリアのシンボル列に対し逆フーリエ変換処理を行い、ＤＡＣ１４ｂへ出力する（ステップＳ４４ｂ）。ＤＡＣ１４ｂは量子化されているシンボルをアナログ信号に変換して出力する際に、出力信号がＰ２になるように制御して出力する（ステップＳ４５ｂ）。
次に、加算器１９は、ＤＡＣ１４ａ、ＤＡＣ１４ｂのそれぞれから出力された信号を加算合成して、乗算器１６へ出力する（ステップ４６）。乗算器１６は、発信器１５から出力する信号を加算器１９から出力する信号に乗算することによってアップコンバートし、ＢＰＦ１７へ出力する（ステップ４７）。ＢＰＦ１７は帯域外の信号を抑圧し、ＨＰＡ１８に出力する（ステップ４８）。ＨＰＡ１８はＢＰＦ１７の出力信号を所定の送信電力値となるように増幅してアンテナ２０へ出力する（ステップＳ４９）。アンテナ２０は増幅された信号を受信側へと送信し（ステップＳ５０）、送信処理を終了する。
このように、サブキャリア毎に信号処理の系統を分けて、Ｄ／Ａ変換後のアナログ信号の出力が、それぞれ割り当てられた電力になるように、送信電力の制御を行うようにしたため、マルチキャリア送信においてサブキャリア送信電力制御の精度を向上させることが可能になる。特に、同一グループ内においては、電力密度のレベルが近くなるため、精度の高い量子化が可能になり、サブキャリア送信電力制御の精度をさらに向上させることが可能となる。また、割り当てる電力値毎に信号処理系統が必要であった図３に示すマルチキャリア送信装置３００と比べて、回路規模を小さくすることができる。
ＯＦＤＭなどのマルチキャリア伝送におけるサブキャリア間の受信電力差を補償し、安定した受信ＳＮＲを実現する手法が従来から提案されているが、送信電力を送信機のデジタル信号処理において制御しているため、特にサブキャリア間で大きな電力差を設定する場合、量子化誤差により正確な制御ができないという問題がある。前述した実施形態によるマルチキャリア送信装置では、送信装置内のアナログ信号処理において電力制御を行うようにしたため、マルチキャリア伝送における各サブキャリアに対して、正確な送信電力制御を実現することができる。特に、大きな電力差のある制御については、量子化誤差を少なくすることができるため、サブキャリア送信電力制御の精度を向上させることが可能となる。
前述した実施形態におけるマルチキャリア送信装置２００、３００、４００、５００をコンピュータで実現するようにしてもよい。その場合、この機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによって実現してもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含んでもよい。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであってもよく、ＰＬＤ（Programmable Logic Device）やＦＰＧＡ（Field Programmable Gate Array）等のハードウェアを用いて実現されるものであってもよい。
以上、図面を参照して本発明の実施の形態を説明してきたが、上記実施の形態は本発明の例示に過ぎず、本発明が上記実施の形態に限定されるものではないことは明らかである。したがって、本発明の技術思想及び範囲を逸脱しない範囲で構成要素の追加、省略、置換、その他の変更を行ってもよい。
マルチキャリア送信においてサブキャリア送信電力制御の精度を向上させることが不可欠な用途に適用できる。
１００、２００、３００、４００、５００・・・マルチキャリア送信装置、１１・・・変調部、１２・・・直列／並列変換部、１３、１３ａ、１３ｂ、１３ｃ・・・逆離散フーリエ変換（ＩＤＦＴ）部、１４、１４ａ、１４ｂ、１４ｃ・・・デジタル／アナログ変換部（ＤＡＣ）、１５・・・発信器、１６、１６ａ、１６ｂ、１６ｃ・・・乗算器（ミキサー）、１７、１７ａ、１７ｂ、１７ｃ・・・バンドパスフィルタ（ＢＰＦ）、１８、１８ａ、１８ｂ、１８ｃ・・・ハイパワーアンプ（ＨＰＡ）、１９・・・加算器、２０・・・アンテナ、２１、２１ａ、２１ｂ・・・電力制御部

Claims (6)

  1. マルチキャリア伝送におけるサブキャリア間の送信電力を制御して送信を行うマルチキャリア送信装置であって、
    直列に入力されたシンボル列を所定の数のサブキャリアに割り当てるために並列化処理を行う直列／並列変換手段と、割り当てる電力値ごとに前記サブキャリアをグループにしたサブキャリアのシンボル列に対し逆フーリエ変換処理を行う逆フーリエ変換処理手段とを備えるデジタル処理部と、
    前記逆フーリエ変換処理手段から出力する信号をアナログ信号に変換し送信信号を生成するアナログ信号処理手段を前記割り当てる電力値の数と同数備えるアナログ処理部とからなり、
    前記アナログ信号処理手段が出力する信号それぞれに異なる電力を割り当てることによって前記サブキャリア毎に異なる送信電力を付与して前記送信信号を生成して送信を行うことを特徴とするマルチキャリア送信装置。
  2. マルチキャリア伝送におけるサブキャリア間の送信電力を制御して送信を行うマルチキャリア送信装置であって、
    直列に入力されたシンボル列を所定の数のサブキャリアに割り当てるために並列化処理を行う直列／並列変換手段と、割り当てるべき電力値が近いサブキャリアをグループにしたサブキャリアのシンボル列それぞれに対して所定の電力値となるように振幅値を調整する電力制御手段と、振幅値が調整された前記サブキャリア毎のシンボル列に対し逆フーリエ変換処理を行う逆フーリエ変換処理手段とを備えるデジタル処理部と、
    前記逆フーリエ変換処理手段から出力する信号をアナログ信号に変換し送信信号を生成するアナログ信号処理手段を前記グループの数と同数備えるアナログ処理部とからなり、
    前記アナログ信号処理手段が出力する信号それぞれに異なる電力を割り当てることによって前記サブキャリア毎に異なる送信電力を付与して前記送信信号を生成して送信を行うことを特徴とするマルチキャリア送信装置。
  3. マルチキャリア伝送におけるサブキャリア間の送信電力を制御して送信を行うマルチキャリア送信装置に用いるマルチキャリア送信回路であって、
    直列に入力されたシンボル列を所定の数のサブキャリアに割り当てるために並列化処理を行う直列／並列変換手段と、割り当てる電力値ごとに前記サブキャリアをグループにしたサブキャリアのシンボル列に対し逆フーリエ変換処理を行う逆フーリエ変換処理手段とを備えるデジタル処理部と、
    前記逆フーリエ変換処理手段から出力する信号をアナログ信号に変換し送信信号を生成するアナログ信号処理手段を前記割り当てる電力値の数と同数備えるアナログ処理部とからなり、
    前記アナログ信号処理手段が出力する信号それぞれに異なる電力を割り当てることによって前記サブキャリア毎に異なる送信電力を付与して前記送信信号を生成することを特徴とするマルチキャリア送信回路。
  4. マルチキャリア伝送におけるサブキャリア間の送信電力を制御して送信を行うマルチキャリア送信装置に用いるマルチキャリア送信回路であって、
    直列に入力されたシンボル列を所定の数のサブキャリアに割り当てるために並列化処理を行う直列／並列変換手段と、割り当てるべき電力値が近いサブキャリアをグループにしたサブキャリアのシンボル列それぞれに対して所定の電力値となるように振幅値を調整する電力制御手段と、振幅値が調整された前記サブキャリア毎のシンボル列に対し逆フーリエ変換処理を行う逆フーリエ変換処理手段とを備えるデジタル処理部と、
    前記逆フーリエ変換処理手段から出力する信号をアナログ信号に変換し送信信号を生成するアナログ信号処理手段を前記グループの数と同数備えるアナログ処理部とからなり、
    前記アナログ信号処理手段が出力する信号それぞれに異なる電力を割り当てることによって前記サブキャリア毎に異なる送信電力を付与して前記送信信号を生成することを特徴とするマルチキャリア送信回路。
  5. マルチキャリア伝送におけるサブキャリア間の送信電力を制御して送信を行うために、直列に入力されたシンボル列を所定の数のサブキャリアに割り当てるために並列化処理を行う直列／並列変換手段と、割り当てる電力値ごとに前記サブキャリアをグループにしたサブキャリアのシンボル列に対し逆フーリエ変換処理を行う逆フーリエ変換処理手段とを備えるデジタル処理部と、前記逆フーリエ変換処理手段から出力する信号をアナログ信号に変換し送信信号を生成するアナログ信号処理手段を前記割り当てる電力値の数と同数備えるアナログ処理部とからなるマルチキャリア送信装置が行うマルチキャリア送信方法であって、
    前記アナログ信号処理手段が出力する信号それぞれに異なる電力を割り当てることによって前記サブキャリア毎に異なる送信電力を付与して前記送信信号を生成して送信を行うことを特徴とするマルチキャリア送信方法。
  6. マルチキャリア伝送におけるサブキャリア間の送信電力を制御して送信を行うために、直列に入力されたシンボル列を所定の数のサブキャリアに割り当てるために並列化処理を行う直列／並列変換手段と、割り当てるべき電力値が近いサブキャリアをグループにしたサブキャリアのシンボル列それぞれに対して所定の電力値となるように振幅値を調整する電力制御手段と、振幅値が調整された前記サブキャリア毎のシンボル列に対し逆フーリエ変換処理を行う逆フーリエ変換処理手段とを備えるデジタル処理部と、前記逆フーリエ変換処理手段から出力する信号をアナログ信号に変換し送信信号を生成するアナログ信号処理手段を前記グループの数と同数備えるアナログ処理部とからなるマルチキャリア送信装置が行うマルチキャリア送信方法であって、
    前記アナログ信号処理手段が出力する信号それぞれに異なる電力を割り当てることによって前記サブキャリア毎に異なる送信電力を付与して前記送信信号を生成して送信を行うことを特徴とするマルチキャリア送信方法。
JP2013232405A 2013-11-08 2013-11-08 マルチキャリア送信装置、マルチキャリア送信回路及びマルチキャリア送信方法 Pending JP2015095688A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013232405A JP2015095688A (ja) 2013-11-08 2013-11-08 マルチキャリア送信装置、マルチキャリア送信回路及びマルチキャリア送信方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013232405A JP2015095688A (ja) 2013-11-08 2013-11-08 マルチキャリア送信装置、マルチキャリア送信回路及びマルチキャリア送信方法

Publications (1)

Publication Number Publication Date
JP2015095688A true JP2015095688A (ja) 2015-05-18

Family

ID=53197842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013232405A Pending JP2015095688A (ja) 2013-11-08 2013-11-08 マルチキャリア送信装置、マルチキャリア送信回路及びマルチキャリア送信方法

Country Status (1)

Country Link
JP (1) JP2015095688A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180105529A (ko) * 2017-03-15 2018-09-28 한국전자통신연구원 송신신호 처리 방법 및 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010536249A (ja) * 2007-08-08 2010-11-25 クゥアルコム・インコーポレイテッド 無線通信システムの中の正確な送信電力調整のための方法およびシステム
WO2010143478A1 (ja) * 2009-06-08 2010-12-16 シャープ株式会社 送信電力制御方法および送信装置
JP2012503384A (ja) * 2008-09-19 2012-02-02 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 通信システムにおいて複数の周波数リソースで送信するための技術
JP2012191666A (ja) * 2009-03-10 2012-10-04 Sharp Corp 無線通信装置および制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010536249A (ja) * 2007-08-08 2010-11-25 クゥアルコム・インコーポレイテッド 無線通信システムの中の正確な送信電力調整のための方法およびシステム
JP2012503384A (ja) * 2008-09-19 2012-02-02 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 通信システムにおいて複数の周波数リソースで送信するための技術
JP2012191666A (ja) * 2009-03-10 2012-10-04 Sharp Corp 無線通信装置および制御方法
WO2010143478A1 (ja) * 2009-06-08 2010-12-16 シャープ株式会社 送信電力制御方法および送信装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180105529A (ko) * 2017-03-15 2018-09-28 한국전자통신연구원 송신신호 처리 방법 및 장치
KR102065056B1 (ko) 2017-03-15 2020-02-11 한국전자통신연구원 송신신호 처리 방법 및 장치

Similar Documents

Publication Publication Date Title
US8315335B2 (en) OFDM spectral control
US10581659B2 (en) System and method for communications with reduced peak to average power ratio
CN106576037B (zh) 一种波形生成及其利用的系统和方法
US9991913B1 (en) Discrete levels envelope tracking
US10340987B2 (en) Excursion compensation in multipath communication systems with a cyclic prefix
US11368348B2 (en) Signal transmission method and apparatus
US20190273536A1 (en) Excursion compensation in multipath communication systems with a cyclic prefix
CN108886442B (zh) 发送设备、接收设备及其方法
JP2018517343A5 (ja)
CN107371383B (zh) 用于使用频谱掩模填充来降低无线通信系统中的峰均功率的方法和设备
US20240187154A1 (en) Frequency spreading for high-performance communications
Salmanzadeh et al. A modified method based on the discrete sliding norm transform to reduce the PAPR in OFDM systems
US10361897B2 (en) Peak-to-average power ratio reduction in a multi-carrier signal
US20150055731A1 (en) Digital Transmitter With Sample Rate Digital Predistortion
JP5901868B1 (ja) 無線送信装置
JP2015095688A (ja) マルチキャリア送信装置、マルチキャリア送信回路及びマルチキャリア送信方法
JP4918390B2 (ja) 送信機
Omidi et al. PAPR reduction in OFDM systems: Polynomial-based compressing and iterative expanding
CN116389203A (zh) 一种非线性校正方法、装置及系统
JP2017509213A (ja) 情報処理装置、ネットワークノード、および情報処理方法
KR102407117B1 (ko) 무선 환경에서 papr을 낮추어 신호를 송수신하는 장치 및 방법
Al-Azzawi et al. Nonlinear Amplifier Effect on High Bit Rate Modulation Techniques Used in WiFi Generation with MATLAB Simulink.
Kulkarni et al. PAPR Performance Analysis of Unitary Transforms in SLM-OFDM for WLAN 802.11 a Mobile Terminals
JP5643278B2 (ja) 無線通信システム、受信装置、及び無線通信方法
JP5101970B2 (ja) 送信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170613