JP2015094893A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2015094893A JP2015094893A JP2013235241A JP2013235241A JP2015094893A JP 2015094893 A JP2015094893 A JP 2015094893A JP 2013235241 A JP2013235241 A JP 2013235241A JP 2013235241 A JP2013235241 A JP 2013235241A JP 2015094893 A JP2015094893 A JP 2015094893A
- Authority
- JP
- Japan
- Prior art keywords
- display device
- signal
- luminance
- pixel
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】階調特性を損なうことなく輝度調整を行うことのできる表示装置を提供する。【解決手段】自発光素子OLEDと、自発光素子に駆動電流を供給する画素回路(BCT、RST、DRT、SST)と、輝度調整用信号BNCに基づいて、画素回路に対して駆動電流の供給を可又は不可とする信号を供給する輝度制御回路BCとを有する表示装置であって、輝度調整用信号は、駆動電流の供給を可とする状態と、不可とする状態とを所定の周期で繰り返す二値信号である。【選択図】図4
Description
本発明の実施形態は、表示装置に関する。
近年、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、携帯情報機器を始め、種々のディスプレイに利用されている。
このような平面型のアクティブマトリクス型表示装置として、自己発光素子を用いた有機EL表示装置が注目され、盛んに研究開発が行われている。有機EL表示装置は、バックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地での使用にも適しているという特徴を有している。
一般に、有機EL表示装置は、複数行、複数列に並んで設けられた複数の画素を備えている。各画素は、自己発光素子である有機EL素子、及び有機EL素子に駆動電流を供給する画素回路により構成され、有機EL素子の発光輝度を制御することにより表示動作を行う。
画素回路の駆動方式としては、電圧信号により行なう方式が知られている。また、電圧電源をスイッチングし、ロー、ハイを切り換えるとともに、映像信号配線から映像信号及び初期化信号の両方を出力することにより、画素の構成素子数と配線数とを削減し、画素のレイアウト面積を小さくすることにより高精細化を図った表示装置が提案されている。
ところで、液晶表示装置ではバックライトが設けられているため、そのバックライトを明るくしたり、暗くしたりすることで階調特性を損なうことなく、容易に輝度調整を行うことが可能である。
一方、有機EL表示装置ではバックライトが存在しないため、表示するデータを加工処理することで輝度調整が行われている。しかしながら、デジタル処理によって輝度調整のためのデータ処理が行なわれるため階調潰れが発生して階調特性が損なわれるという問題が指摘されている。
この発明は以上の点に鑑みなされたもので、階調特性を損なうことなく輝度調整を行うことのできる表示装置を提供することを目的とする。
一実施形態に係る表示装置は、自発光素子と、前記自発光素子に駆動電流を供給する画素回路と、輝度調整用信号に基づいて、前記画素回路に対して前記駆動電流の供給を可又は不可とする信号を供給する輝度制御回路とを有し、前記輝度調整用信号は、前記駆動電流の供給を可とする状態と、不可とする状態とを所定の周期で繰り返す二値信号である、表示装置。
以下、図面を参照しながら実施形態に係る表示装置について詳細に説明する。この実施形態において、表示装置は、アクティブマトリクス型の表示装置であり、より詳しくはアクティブマトリクス型の有機EL(エレクトロルミネッセンス)表示装置である。
図1は、本実施形態に係る表示装置を概略的に示す平面図である。図1に示すように、本実施形態に係る表示装置は、例えば、2型以上のアクティブマトリクス型の表示装置として構成され、表示パネルDPと、表示パネルDPの動作を制御するコントローラ12とを含んでいる。この実施の形態において、表示パネルDPは、有機ELパネルである。
表示パネルDPは、ガラス板等の光透過性を有する絶縁基板SUB、絶縁基板SUBの矩形状の表示領域上にマトリクス状に配列されたm×n個の画素PX、複数本(m本)の走査信号線SGL(1〜m)と、複数本(m本)の制御信号線BGL(1〜m)と、複数本(m本)のリセット信号線RGL(1〜m)と、複数本(m本)のリセット電源線VRSTL(1〜m)と、複数本(n本)の映像信号線VL(1〜n)とを備えている。
画素PXは、列方向Yにm個、行方向Xにn個並べられている。走査信号線SGL、制御信号線BGL、リセット信号線RGL及びリセット電源線VRSTLは、行方向Xに延出して設けられている。映像信号線VLは、列方向Yに延出して設けられている。
走査信号線SGL(1〜m)、制御信号線BGL(1〜m)、リセット信号線RGL(1〜m)、リセット電源線VRSTL(1〜m)、及び映像信号線VL(1〜n)は、それぞれ、走査信号SG(1〜m)、制御信号BG(1〜m)、リセット信号RG(1〜m)、及びリセット電圧VRST(1〜m)、及び映像信号VSIG(1〜n)を画素PXに供給する。
表示パネルDPは、走査信号線SGL(1〜m)、制御信号線BGL(1〜m)、リセット信号線RGL(1〜m)及びリセット電源線VRSTL(1〜m)を画素PXの行毎に順に駆動するY回路ブロックYDR、映像信号線VL(1〜n)を駆動するX回路ブロックXDRを備えている。Y回路ブロックYDR及びX回路ブロックXDRは、絶縁基板SUBの表示領域外側の非表示領域上に一体的に形成され、コントローラ12とともに駆動部を構成している。
一方、コントローラ12は表示パネルDPの外部に配置されたプリント回路基板(図示せず)上に形成され、Y回路ブロックYDR及びX回路ブロックXDRを制御する。コントローラ12は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。
そして、コントローラ12は、これら垂直走査制御信号および水平走査制御信号をそれぞれY回路ブロックYDR及びX回路ブロックXDRに供給するとともに、水平および垂直走査タイミングに同期してデジタル映像信号及び初期化信号をX回路ブロックXDRに供給する。
X回路ブロックXDRは、水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換し階調に応じた映像信号VSIGを複数の映像信号線VL(1〜n)に並列的に供給する。また、X回路ブロックXDRは、初期化信号Vini(後述)を映像信号線VLに供給する。
Y回路ブロックYDRは、図示しないシフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、出力バッファを介して各行の画素PXに3種類の制御信号、すなわち、走査信号SG、制御信号BG、リセット信号RGを供給する。また、Y回路ブロックYDRは、リセット電源線VRSTLに対して、固定されたリセット電位VRSTを供給する。
図2は、本実施の形態の表示装置における画素PXの等価回路を示す図である。
各画素PXは、高電位Pvddに固定される高電位電源線と、低電位Pvssに固定される低電位電源線とに接続されている。そして各画素PXは、表示素子ELと、表示素子ELに駆動電流を供給する画素回路と、を含んでいる。表示素子ELは、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機ELダイオードOLED(以下、ダイオードOLEDと言う。)を用いている。
図2に示すように、各画素PXの画素回路は、電圧信号からなる映像信号VSIGに応じてダイオードOLEDの発光を制御する電圧信号方式の画素回路であり、画素スイッチSST、駆動トランジスタDRT、出力スイッチBCT、リセットスイッチRST及び保持容量Csを有している。保持容量Csは、キャパシタである。
画素スイッチSST、駆動トランジスタDRT、出力スイッチBCT及びリセットスイッチRSTは、ここでは同一導電型、例えばNチャネル型のTFT(薄膜トランジスタ)により構成されている。本実施形態に係る表示装置において、各駆動トランジスタ及び各スイッチをそれぞれ構成したTFTは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。
画素PXの画素回路において、駆動トランジスタDRT及び出力スイッチBCTは、高電位電源線(高電位PVDD)と低電位電源線(高電位PVSS)との間でダイオードOLEDと直列に接続されている。高電位PVDDは例えば10Vの電位に設定され、低電位PVSSは、例えば1.5Vの電位に設定されている。
出力スイッチBCTにおいて、ドレイン電極は高電位電源線(高電位PVDD)に接続され、ソース電極は駆動トランジスタDRTのドレイン電極に接続され、ゲート電極は制御信号線BGLに接続されている。これにより、出力スイッチBCTは、制御信号線BGLからの制御信号BGによりオン(導通状態)、オフ(非導通状態)制御される。出力スイッチBCTは、制御信号BGに応答して、ダイオードOLEDの発光時間を制御する。
駆動トランジスタDRTにおいて、ドレイン電極は出力スイッチBCTのソース電極及びリセットトランジスタRSTのドレイン電極に接続され、ソース電極はダイオードOLEDの一方の電極(ここでは陽極)に接続されている。ダイオードOLEDの他方の電極(ここでは陰極)は、低電位電源線(高電位PVSS)に接続されている。駆動トランジスタDRTのゲート電極は画素スイッチSSTのドレイン電極に接続され、駆動トランジスタDRTのゲート電極とソース電極とは保持容量Csを介して接続されている。駆動トランジスタDRTは、映像信号VSIGに応じた電流量の駆動電流をダイオードOLEDに出力する。
画素スイッチSSTにおいて、ソース電極は映像信号線VLに接続され、ドレイン電極は駆動トランジスタDRTのゲート電極に接続され、ゲート電極は信号書き込み制御用ゲート配線として機能する走査信号線SGLに接続されている。画素スイッチSSTは、走査信号線SGLから供給される走査信号SGによりオン、オフ制御される。そして、画素スイッチSSTは、走査信号SGに応答して、画素回路と映像信号線VLとの接続、非接続を制御し、対応する映像信号線VLから映像信号VSIGを画素回路に取り込む。
リセットスイッチRSTにおいて、ソース電極はリセット電源線VRSTLに接続され、ドレイン電極は駆動トランジスタDRTのドレイン電極に接続され、ゲート電極はリセット制御用ゲート配線として機能するリセット信号線RGLに接続されている。リセットスイッチRSTは、リセット信号線RGLを通して与えられるリセット信号RGに応じて、リセット電源線VRSTLと駆動トランジスタDRTのドレイン電極との間を導通状態(オン)又は非導通状態(オフ)に切替える。
次に、上記のように構成された表示装置(有機EL表示装置)の動作について説明する。
図3は、本実施の形態の表示装置における、それぞれの動作時のY回路ブロックYDRの制御信号を示すタイミングチャートである。
画素回路の動作は、ソース初期化期間Pisに行われるソース初期化動作と、ゲート初期化期間Pigに行われるゲート初期化動作と、オフセットキャンセル期間Poに行われる、オフセットキャンセル(OC)動作と、映像信号書き込み期間Pwに行われる映像信号書き込み動作と、表示期間Pd(発光期間)に行われる表示動作(発光動作)と、に分けられる。
[ソース初期化動作]
ソース初期化動作では、Y回路ブロックYDRから、走査信号SGが画素スイッチSSTをオフ状態とするレベル(オフ電位:ここではローレベル)、制御信号BGが出力スイッチBCTをオフ状態とするレベル(オフ電位:ここではローレベル)、リセット信号RGがリセットスイッチRSTをオン状態とするレベル(オン電位:ここではハイレベル)に設定される。
ソース初期化動作では、Y回路ブロックYDRから、走査信号SGが画素スイッチSSTをオフ状態とするレベル(オフ電位:ここではローレベル)、制御信号BGが出力スイッチBCTをオフ状態とするレベル(オフ電位:ここではローレベル)、リセット信号RGがリセットスイッチRSTをオン状態とするレベル(オン電位:ここではハイレベル)に設定される。
出力スイッチBCT、画素スイッチSSTがそれぞれオフ(非導通状態)、リセットスイッチRSTがオン(導通状態)となり、ソース初期化動作が開始される。リセットスイッチRSTがオンすることで、駆動トランジスタDRTのソース電極及びドレイン電極がリセット電源の電位(リセット電位VRST)と同電位にリセットされ、ソース初期化動作は完了する。ここで、リセット電位VRSTは、例えば−2Vに設定されている。
[ゲート初期化動作]
ゲート初期化動作では、Y回路ブロックYDRから、走査信号SGが画素スイッチSSTをオン状態とするレベル(オン電位:ここではハイレベル)、制御信号BGが出力スイッチBCTをオフ状態とするレベル、リセット信号RGがリセットスイッチRSTをオン状態とするレベルに設定される。出力スイッチBCTがオフ、画素スイッチSST及びリセットスイッチRSTがオンとなり、ゲート初期化動作が開始される。
ゲート初期化動作では、Y回路ブロックYDRから、走査信号SGが画素スイッチSSTをオン状態とするレベル(オン電位:ここではハイレベル)、制御信号BGが出力スイッチBCTをオフ状態とするレベル、リセット信号RGがリセットスイッチRSTをオン状態とするレベルに設定される。出力スイッチBCTがオフ、画素スイッチSST及びリセットスイッチRSTがオンとなり、ゲート初期化動作が開始される。
ゲート初期化期間Pigにおいて、映像信号線VLから出力された初期化信号Vini(初期化電圧)は、画素スイッチSSTを通して駆動トランジスタDRTのゲート電極に印加される。これにより、駆動トランジスタDRTのゲート電極の電位は、初期化信号Viniに対応する電位にリセットされ、前フレームの情報が初期化される。初期化信号Viniの電圧レベルは、例えば、2Vに設定されている。
[オフセットキャンセル動作]
オフセットキャンセル動作では、走査信号SGがオン電位、制御信号BGがオン電位(ハイレベル)、リセット信号RGがオフ電位(ローレベル)となる。これによりリセットスイッチRSTがオフ、画素スイッチSST及び出力スイッチBCTがオンとなり、閾値のオフセットキャンセル動作が開始される。
オフセットキャンセル動作では、走査信号SGがオン電位、制御信号BGがオン電位(ハイレベル)、リセット信号RGがオフ電位(ローレベル)となる。これによりリセットスイッチRSTがオフ、画素スイッチSST及び出力スイッチBCTがオンとなり、閾値のオフセットキャンセル動作が開始される。
オフセットキャンセル期間Poにおいて、駆動トランジスタDRTのゲート電極には映像信号線VL及び画素スイッチSSTを通して初期化信号Viniが与えられ、駆動トランジスタDRTのゲート電極の電位は固定される。
また、出力スイッチBCTはオン状態にあり、高電位電源線PSHから駆動トランジスタDRTに電流が流れ込む。駆動トランジスタDRTのソース電極の電位は、ソース初期化期間Pisに書き込まれた電位(リセット電位VRST)を初期値とし、駆動トランジスタDRTのドレイン電極−ソース電極間を通って流れ込む電流分を徐々に減少させながら、駆動トランジスタDRTのTFT特性ばらつきを吸収・補償しつつ、高電位側にシフトしていく。本実施形態では、オフセットキャンセル期間Poは例えば1μsec程度の時間に設定されている。
オフセットキャンセル期間Po終了時点で、駆動トランジスタDRTのソース電極の電位は、Vini−Vthとなる。なお、Viniは初期化信号Viniの電圧値であり、Vthは駆動トランジスタDRTの閾値電圧である。これにより、駆動トランジスタDRTのゲート電極−ソース電極間の電圧は、キャンセル点(Vgs=Vth)に到達し、このキャンセル点に相当する電位差が保持容量Csに蓄えられる(保持される)。
[映像信号書き込み動作]
続いて、映像信号書き込み期間Pwでは、走査信号SGが画素スイッチSSTをオン状態とするレベル、制御信号BGが出力スイッチBCTをオン状態とするレベル、リセット信号RGがリセットスイッチRSTをオフ状態とするレベルに設定される。すると、画素スイッチSST及び出力スイッチBCTがオン、リセットスイッチRSTがオフとなり、映像信号書き込み動作が開始される。
続いて、映像信号書き込み期間Pwでは、走査信号SGが画素スイッチSSTをオン状態とするレベル、制御信号BGが出力スイッチBCTをオン状態とするレベル、リセット信号RGがリセットスイッチRSTをオフ状態とするレベルに設定される。すると、画素スイッチSST及び出力スイッチBCTがオン、リセットスイッチRSTがオフとなり、映像信号書き込み動作が開始される。
映像信号書き込み期間Pwにおいて、映像信号線VLから画素スイッチSSTを通って駆動トランジスタDRTのゲート電極に映像信号VSIGが書き込まれる。また、高電位電源線から出力スイッチBCT及び駆動トランジスタDRTを通り、低電位電源線に電流が流れる。
その後、映像信号書き込み期間Pw終了時には、駆動トランジスタDRTのゲート電極の電位はVSIGとなり、保持容量Csの両端の電圧値は、駆動トランジスタDRTの閾値電圧によるばらつきの影響が補正された値となる。
[表示動作]
最後に、表示期間Pdでは、走査信号SGが画素スイッチSSTをオフ状態とするレベル、制御信号BGが出力スイッチBCTをオン状態とするレベル、リセット信号RGがリセットスイッチRSTをオフ状態とするレベルに設定される。出力スイッチBCTがオン、画素スイッチSST及びリセットスイッチRSTがオフとなり、表示動作が開始される。
最後に、表示期間Pdでは、走査信号SGが画素スイッチSSTをオフ状態とするレベル、制御信号BGが出力スイッチBCTをオン状態とするレベル、リセット信号RGがリセットスイッチRSTをオフ状態とするレベルに設定される。出力スイッチBCTがオン、画素スイッチSST及びリセットスイッチRSTがオフとなり、表示動作が開始される。
駆動トランジスタDRTは、保持容量Csに書込まれたゲート制御電圧に対応した電流量の駆動電流Ielを出力する。この駆動電流IelがダイオードOLEDに供給される。これにより、ダイオードOLEDが駆動電流Ielに応じた輝度で発光し、表示動作を行う。ダイオードOLEDは、1フレーム期間後に、再び制御信号BGがオフ電位となるまで発光状態を維持する。
なお、発光期間において、ダイオードOLEDに流れる駆動電流Ielは、駆動トランジスタDRTの飽和領域の電流値として、駆動トランジスタDRTの閾値Vthに依存しない値となる。そのため、駆動トランジスタDRTの閾値のバラツキによる影響を排除することができる。
上述したソース初期化動作、ゲート初期化動作、オフセットキャンセル動作、映像信号書き込み動作、及び表示動作を順次、各画素PXで繰り返し行うことにより、所望の画像を表示する。
図4は、本実施の形態の表示装置の輝度調整に関わる回路構成を示す図である。図4に示す構成では、輝度調整に関わる回路である複数(m個)の輝度制御回路BC(1〜m)は、Y回路ブロックYDR内に行毎に設けられている。そして、制御信号BG(1〜m)は、輝度制御回路BCを介して画素PXに出力される。
なお、図4では、リセット電源線VRSTLが1行目と2行目で同じリセット電源端子から分岐されているが、この形態に限られず、任意の複数本のリセット電源線VRSTLを同じリセット電源端子から分岐するようにしても良い。
次に、輝度制御回路BCの構成について輝度制御回路BC1を例として説明する。なお、他の輝度制御回路BC(2〜m)についても同様の構成である。
輝度制御回路BC1は、輝度オンスイッチBON1及び輝度オフスイッチBOFF1を備えている。そしてこの輝度制御回路BC1を駆動する輝度調整用信号BNCがX回路ブロックXDRから輝度調整用信号線BNCLを介して供給される。また、X回路ブロックXDRから切替電圧VGが切替電圧線VGLを介して供給される。切替電圧VGは、出力スイッチBCTをオフ状態とするレベル(オフ電位:ここではローレベル)の信号である。
輝度オンスイッチBON1は、例えばNチャネル型のTFT(薄膜トランジスタ)により構成されている。輝度オンスイッチBON1のソース電極は制御信号BG1の供給端子に接続され、ドレイン電極は制御信号線BGL及び輝度オフスイッチBOFF1のドレイン電極に接続され、ゲート電極は輝度調整用信号線BNCLに接続されている。
輝度オフスイッチBOFF1は、例えばPチャネル型のTFT(薄膜トランジスタ)により構成されている。輝度オフスイッチBOFF1のソース電極は切替電圧線VGLに接続され、ドレイン電極は制御信号線BGL及び輝度オンスイッチBON1のドレイン電極に接続され、ゲート電極は輝度調整用信号線BNCLに接続されている。
続いて輝度制御回路BC1の動作について説明する。輝度調整用信号BNCが輝度オンスイッチBON1をオン状態とするレベル(オン電位:ここではハイレベル)に設定されると、輝度オフスイッチBOFF1は、オフ状態(オフ電位:ここではハイレベル)となる。そのため、制御信号線BGLにはハイレベルの制御信号BG1が出力され出力スイッチBCTをオン状態とする。したがって、この状態ではダイオードOLEDは高電位電源線(高電位PVDD)と低電位電源線(高電位PVSS)との間で接続され、上述の画素回路の動作に従って駆動される。
輝度調整用信号BNCが輝度オンスイッチBON1をオフ状態とするレベル(オフ電位:ここではローレベル)に設定されると、輝度オフスイッチBOFF1は、オン状態(オン電位:ここではローレベル)となる。そのため、制御信号線BGLにはローレベルの切替電圧VGが出力され出力スイッチBCTをオフ状態とする。したがって、この状態ではダイオードOLEDは高電位電源線(高電位PVDD)と非接続状態となり、発光は行われない。
ここで、輝度調整用信号線BNCLは行毎に設けられている輝度制御回路BC(1〜m)の全てと接続している。したがって、全画面のダイオードOLEDに対して高電位PVDDの供給を同時にオン/オフすることができる。
図5は、本実施の形態の表示装置における、輝度調整用信号BNCを例示するタイムチャートである。本実施の形態では、輝度調整用信号BNCの周波数を200Hz(周期:5msec)とし、デューティ(Duty)を10〜100%可変として構成している。
実機における適用結果では、Duty100%での輝度を100%としたとき、Duty50%での輝度は50%であり、Duty10%での輝度は10%とリニアに輝度を変更することができた。また、階調特性についても輝度100%と輝度50%とで階調特性に差は見られなかった。
したがって、本実施の形態の表示装置においては、輝度調整用信号BNCのDutyを変更することで、階調特性を損なうことなく、バックライト(B/L)と同様にして輝度調整を行うことができる。例えば、ユーザが表示装置に設けられた輝度変更手段を操作したときは、コントローラ12は、操作入力に対応して輝度調整用信号BNCのDutyを指定された値に変更する。これによって、輝度が調整される。
なお、輝度調整用信号BNCについては、上述の例で示した周波数、Dutyに限られない。フリッカなどによる視認性の劣化が認められない限り、周波数、Dutyは任意の値を用いることができる。
なお、図2に示す画素回路ではリセットスイッチRSTが設けられているが、このリセットスイッチRSTは、例えばY回路ブロックYDRに行毎に共通して1個を設け、各行の画素回路にはリセットスイッチRSTで切り替えた後のリセット信号を供給するように構成しても良い。
また、図4に示す構成では、輝度制御回路BCは1行毎に1個設けられているが、複数行に対して1個設けるように構成しても良い。
なお、上述の画素回路の構成において、高電位電源を第1電源、定電位電源を第2電源、ソース電極を第1電極、ドレイン電極を第2電極、ゲート電極を制御電極と読み替えることで構成を一般化することができる。
上述のいくつかの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
なお、上述の実施の形態で説明した各機能は、ハードウエアを用いて構成しても良く、また、ソフトウエアを用いて各機能を記載したプログラムをコンピュータに読み込ませて実現しても良い。また、各機能は、適宜ソフトウエア、ハードウエアのいずれかを選択して構成するものであっても良い。
上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
DP…表示パネル、PX…画素、SGL…走査信号線、BGL…制御信号線、RGL…リセット信号線、VRSTL…リセット電源線、VL…映像信号線、VRST…リセット電圧、YDR…Y回路ブロック、XDR…X回路ブロック、VRST…リセット電位、Pvdd…高電位、Pvss…低電位、OLED…ELダイオード、SST…画素スイッチ、DRT…駆動トランジスタ、BCT…出力スイッチ、RST…リセットスイッチ、Cs…保持容量、RST…リセットトランジスタ、BC…輝度制御回路、BNCL…輝度調整用信号線、VG…切替電圧、VGL…切替電圧線、12…コントローラ。
Claims (10)
- 自発光素子と、
前記自発光素子に駆動電流を供給する画素回路と、
輝度調整用信号に基づいて、前記画素回路に対して前記駆動電流の供給を可又は不可とする信号を供給する輝度制御回路とを有し、
前記輝度調整用信号は、前記駆動電流の供給を可とする状態と、不可とする状態とを所定の周期で繰り返す二値信号である、表示装置。 - 前記画素回路は、前記画素回路に対して前記駆動電流の供給を可又は不可とする信号によって、当該画素回路用の電源を前記自発光素子に電気的に接続する電路を導通状態又は非導通状態に切り替える、請求項1に記載の表示装置。
- 前記自発光素子と画素回路とを有する画素は、基板上にマトリクス状に配置され、
全自発光素子に対して前記駆動電流の供給の可又は不可が同一タイミングで制御される、請求項2に記載の表示装置。 - 前記輝度制御回路は、少なくとも1行の画素回路群に対して1つ設けられ、
前記輝度調整用信号は、全ての輝度制御回路に同一タイミングで入力される、請求項3に記載の表示装置。 - 前記輝度調整用信号における前記駆動電流の供給を可とする状態の割合は、10%以上で100%以下の任意の値に設定可能になされる、請求項1に記載の表示装置。
- 前記画素回路は、
前記自発光素子の一端に接続された第1電極と、リセット配線に接続された第2電極と、制御電極とを有した駆動トランジスタと、
第1電源と前記駆動トランジスタの第2電極との間に接続され、前記第1電源と前記駆動トランジスタの第2電極との間を制御電極に入力される信号によって導通状態又は非導通状態に切替える出力スイッチと、
映像信号線と前記駆動トランジスタの制御電極との間に接続され、映像信号線を通して与えられる信号を前記駆動トランジスタの制御電極側に取り込むかどうかを切替える画素スイッチと、
前記駆動トランジスタの第1電極と制御電極との間に接続された保持容量と、を備える請求項1に記載の表示装置。 - 前記駆動電流の供給を可又は不可とする信号は、前記出力スイッチの制御電極に入力される、請求項6に記載の表示装置。
- 前記自発光素子と画素回路とを有する画素は、基板上にマトリクス状に配置され、
全自発光素子に対して前記駆動電流の供給の可又は不可が同一タイミングで制御される、請求項7に記載の表示装置。 - 前記輝度制御回路は、少なくとも1行の画素回路群に対して1つ設けられ、
前記輝度調整用信号は、全ての輝度制御回路に同一タイミングで入力される、請求項8に記載の表示装置。 - 前記輝度調整用信号における前記駆動電流の供給を可とする状態の割合は、10%以上で100%以下の任意の値に設定可能になされる、請求項6に記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013235241A JP2015094893A (ja) | 2013-11-13 | 2013-11-13 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013235241A JP2015094893A (ja) | 2013-11-13 | 2013-11-13 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015094893A true JP2015094893A (ja) | 2015-05-18 |
Family
ID=53197312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013235241A Pending JP2015094893A (ja) | 2013-11-13 | 2013-11-13 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015094893A (ja) |
-
2013
- 2013-11-13 JP JP2013235241A patent/JP2015094893A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5453121B2 (ja) | 表示装置および表示装置の駆動方法 | |
JP6311613B2 (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP5719571B2 (ja) | 表示装置および表示装置の駆動方法 | |
US11222587B2 (en) | Pixel circuit, display device, driving method of pixel circuit, and electronic apparatus | |
JP6153830B2 (ja) | 表示装置及びその駆動方法 | |
JP2011112724A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2015102793A (ja) | 表示装置及び表示装置の駆動方法 | |
US9454932B2 (en) | Display device and method of controlling the same | |
US8830215B2 (en) | Display device including plural displays | |
KR101509114B1 (ko) | 표시 장치 및 그 구동 방법 | |
JP6736276B2 (ja) | 表示パネルおよび表示装置 | |
JP2017151300A (ja) | 表示装置及び表示装置の駆動方法 | |
JP2018105917A (ja) | 表示パネルおよび表示装置 | |
JP2019101098A (ja) | 表示装置 | |
JP2019082548A (ja) | 画素回路、表示装置、画素回路の駆動方法および電子機器 | |
KR20170122432A (ko) | Oled 표시 장치 및 그의 구동 방법 | |
JP2010128183A (ja) | アクティブマトリクス型の表示装置およびその駆動方法 | |
JPWO2019159651A1 (ja) | 画素回路、表示装置、画素回路の駆動方法および電子機器 | |
JP2014085384A (ja) | 表示装置及び表示装置の駆動方法 | |
JP2016057359A (ja) | 表示装置、及びその駆動方法 | |
US10121413B2 (en) | Display device and driving method thereof | |
JP2014038168A (ja) | 表示装置、電子機器、駆動方法および駆動回路 | |
JP2010122320A (ja) | アクティブマトリクス型表示装置 | |
JP2007004035A (ja) | アクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の駆動方法 | |
JP2015094893A (ja) | 表示装置 |