JP2015082788A5 - - Google Patents

Download PDF

Info

Publication number
JP2015082788A5
JP2015082788A5 JP2013220751A JP2013220751A JP2015082788A5 JP 2015082788 A5 JP2015082788 A5 JP 2015082788A5 JP 2013220751 A JP2013220751 A JP 2013220751A JP 2013220751 A JP2013220751 A JP 2013220751A JP 2015082788 A5 JP2015082788 A5 JP 2015082788A5
Authority
JP
Japan
Prior art keywords
solid
imaging device
state imaging
predetermined number
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013220751A
Other languages
English (en)
Other versions
JP6149685B2 (ja
JP2015082788A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2013220751A priority Critical patent/JP6149685B2/ja
Priority claimed from JP2013220751A external-priority patent/JP6149685B2/ja
Priority to US14/517,431 priority patent/US9531978B2/en
Publication of JP2015082788A publication Critical patent/JP2015082788A/ja
Publication of JP2015082788A5 publication Critical patent/JP2015082788A5/ja
Application granted granted Critical
Publication of JP6149685B2 publication Critical patent/JP6149685B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本開示の第1の側面である固体撮像装置は、縦横に配置された画素のアナログ出力を縦方向に出力する多数のカラムコアと、前記多数のカラムコアそれぞれのアナログ出力を保持する数のデータラッチと、前記多数のデータラッチが直接接続され、前記多数のデータラッチの出力を所定の出力チャンネル数単位で出力するカウンタインタフェース回路と、前記カウンタインタフェース回路を介して、前記所定の出力チャンネル数単位で入力される前記多数のデータラッチの出力をデジタル変換するロジック回路とを備える。
本開示の第2の側面である電子装置は、固体撮像装置が搭載された電子装置であって、前記固体撮像装置が、縦横に配置された画素のアナログ出力を縦方向に出力する多数のカラムコアと、前記多数のカラムコアそれぞれのアナログ出力を保持する数のデータラッチと、前記多数のデータラッチが直接接続され、前記多数のデータラッチの出力を所定の出力チャンネル数単位で出力するカウンタインタフェース回路と、前記カウンタインタフェース回路を介して、前記所定の出力チャンネル数単位で入力される前記多数のデータラッチの出力をデジタル変換するロジック回路とを備える。
本開示の第1乃至第3の側面においては、数のデータラッチの出力がカウンタインタフェース回路を介して所定の出力チャンネル数単位でロジック回路に入力される。
図10乃至図12は、図6に示されたカラム共有の例における縦列読み出しの1回目のデータ転送、2回目のデータ転送、または3回目のデータ転送を示している。この場合においても、各カラムのAchとBcHが独立して、6カラムの画素信号が同時に出力することができる。
<まとめ>
以上説明したように、本開示によれば、従来においてはロジック回路の内部で行われていた画素信号の並び替えは無くなり、並び替え専用に搭載していたSRAMなどのメモリが不要となる。

Claims (9)

  1. 縦横に配置された画素のアナログ出力を縦方向に出力する多数のカラムコアと、
    前記多数のカラムコアそれぞれのアナログ出力を保持する数のデータラッチと、
    前記多数のデータラッチが直接接続され、前記多数のデータラッチの出力を所定の出力チャンネル数単位で出力するカウンタインタフェース回路と、
    前記カウンタインタフェース回路を介して、前記所定の出力チャンネル数単位で入力される前記多数のデータラッチの出力をデジタル変換するロジック回路と
    を備える固体撮像装置。
  2. 前記カウンタインタフェース回路は、多段化されたセレクタ群から構成され、1段目セレクタ群のセレクタには、所定の共有カラム数の前記データラッチが直接接続されている
    請求項1に記載の固体撮像装置。
  3. 前記1段目セレクタ群の前記セレクタには、所定の共有カラム数の所定のカラム周期毎の前記データラッチが直接接続されている
    請求項2に記載の固体撮像装置。
  4. 前記1段目セレクタ群の前記セレクタには、所定の共有カラム数の偶数カラムと奇数カラムの前記データラッチがペアとなって直接接続されている
    請求項2または3に記載の固体撮像装置。
  5. 前記1段目セレクタ群の前記セレクタは、前記ロジック回路から出力されるHSELパルスに基づいてアクティブ状態となりデータ転送を開始する
    請求項2から4のいずれかに記載の固体撮像装置。
  6. 前記1段目セレクタ群の前記セレクタは、データ転送を開始した後隣のセレクタから入力されるクロック停止信号に基づいて非アクティブ状態となる
    請求項2からのいずれかに記載の固体撮像装置。
  7. 前記ロジック回路から出力されるHSELパルスが前記1段目セレクタ群の各セレクタに供給されるタイミングを調整するシフトレジスタを
    さらに備える請求項2から6のいずれかに記載の固体撮像装置。
  8. 固体撮像装置が搭載された電子装置であって、
    前記固体撮像装置は、
    縦横に配置された画素のアナログ出力を縦方向に出力する多数のカラムコアと、
    前記多数のカラムコアそれぞれのアナログ出力を保持する数のデータラッチと、
    前記多数のデータラッチが直接接続され、前記多数のデータラッチの出力を所定の出力チャンネル数単位で出力するカウンタインタフェース回路と、
    前記カウンタインタフェース回路を介して、前記所定の出力チャンネル数単位で入力される前記多数のデータラッチの出力をデジタル変換するロジック回路とを備える
    電子装置。
  9. 固体撮像素子から得られたデータを保持するデータラッチが直接接続され、多数の前記データラッチの出力を所定の出力チャンネル数毎にロジック回路に出力するカウンタインタフェース回路において、
    多段化されたセレクタ群を備え、
    1段目セレクタ群のセレクタには、所定の共有カラム数の前記データラッチが直接接続されており、
    前記1段目セレクタ群の前記セレクタは、前記ロジック回路から出力されるHSELパルスに基づいてアクティブ状態となりデータ転送を開始する
    カウンタインタフェース回路。
JP2013220751A 2013-10-24 2013-10-24 固体撮像装置、電子装置、およびカウンタインタフェース回路 Active JP6149685B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013220751A JP6149685B2 (ja) 2013-10-24 2013-10-24 固体撮像装置、電子装置、およびカウンタインタフェース回路
US14/517,431 US9531978B2 (en) 2013-10-24 2014-10-17 Imaging device, electronic apparatus, and counter interface circuit connected to a plurality of data latches that output analog pixel signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013220751A JP6149685B2 (ja) 2013-10-24 2013-10-24 固体撮像装置、電子装置、およびカウンタインタフェース回路

Publications (3)

Publication Number Publication Date
JP2015082788A JP2015082788A (ja) 2015-04-27
JP2015082788A5 true JP2015082788A5 (ja) 2016-02-12
JP6149685B2 JP6149685B2 (ja) 2017-06-21

Family

ID=52994985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013220751A Active JP6149685B2 (ja) 2013-10-24 2013-10-24 固体撮像装置、電子装置、およびカウンタインタフェース回路

Country Status (2)

Country Link
US (1) US9531978B2 (ja)
JP (1) JP6149685B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006148509A (ja) * 2004-11-19 2006-06-08 Sony Corp 物理情報取得方法および物理情報取得装置並びに物理量分布検知の半導体装置
JP4389981B2 (ja) * 2007-08-06 2009-12-24 ソニー株式会社 固体撮像装置、固体撮像装置のアナログ−デジタル変換方法および撮像装置
JP5225145B2 (ja) * 2009-02-23 2013-07-03 キヤノン株式会社 固体撮像装置
JP5084922B2 (ja) * 2011-01-31 2012-11-28 キヤノン株式会社 固体撮像装置、カメラ及び情報処理装置

Similar Documents

Publication Publication Date Title
JP2009206976A5 (ja)
JP2014120858A5 (ja)
EP2252047B1 (en) Solid-state imaging apparatus
JP5232189B2 (ja) 固体撮像装置
JP2010268080A5 (ja)
JP2012034346A5 (ja)
JP2015136016A5 (ja)
EP2720012A3 (en) Ultra-high speed imaging array with orthogonal readout architecture
JP2010147684A (ja) 固体撮像装置及び固体撮像装置を用いた撮像システム
JP2009194656A5 (ja)
JP2009296364A5 (ja)
EP1729503A3 (en) Solid-state imaging device, driving method therefor, and imaging apparatus
FR2961019B1 (fr) Capteur d'image lineaire en technologie cmos
JP2013051576A5 (ja)
CN102771114A (zh) 固体摄像装置以及摄像装置
WO2012127772A9 (ja) 固体撮像素子および当該素子を備える撮像装置
JP2015154339A5 (ja)
JP2013183216A5 (ja)
JP2008139882A5 (ja)
JP2012049912A5 (ja)
JP2012049911A5 (ja)
JP2013062714A5 (ja)
JP2019068265A5 (ja)
JP2017147549A5 (ja)
JP2015082788A5 (ja)