JP2015080144A - 電力変換装置 - Google Patents

Abstract

【課題】スイッチング素子そのものが持つ特性またはスイッチング素子に付加した受動部品のみで分担電圧を改善することができ、装置の小型化、高信頼化さらにはコストの低減化を図る。
【解決手段】スイッチング素子１はゲート閾値温度特性が負特性である。各スイッチング素子１にはゲート駆動回路２を接続する。ゲート駆動回路２はゲート信号の伝達時間のバラつきがスイッチング素子１のミラー期間よりも短い。スイッチング素子１のドレイン−ゲート間には抵抗３を接続する。抵抗３は初期状態及び定常時の電圧分担を均等化する。スイッチング素子１のゲート−ソース間にはスイッチング素子１の誤ＯＮ防止用のコンデンサ４を接続する。
【選択図】図１

Description

本発明の実施形態は、直列接続したスイッチング素子の電圧不均衡を是正する電力変換装置に関するものである。

一般に、電力変換装置には、ＩＧＢＴやＭＯＳＦＥＴ、ＪＦＥＴなどのスイッチング素子が設けられているが、高圧変換器で素子を直列接続した場合は、スイッチング素子間の電圧不均衡を是正することが重要である。そこで従来の電力変換装置では、スイッチング素子間の電圧不均衡状態を把握する技術が提案されている。

具体的には、スイッチング素子毎の電圧、電流、温度のいずれかをモニタするためのセンサや回路を設けている。そして、素子の選別もしくは、主素子電圧のモニタ値を元にして、ゲート信号のタイミング制御やオフセット制御を行い、スイッチング素子間の分担電圧の改善を図っている。

また、ゲート信号の遅延制御によって電圧不均衡状態を是正するといった技術も知られている。例えば、特許文献１、２では、直列多重接続した電力用スイッチング素子において、ターンオフ時の分担電圧を検出し、最も電圧の低い素子との電圧差が所定以上あるスイッチング素子に対して、遅れ時間発生回路でゲート信号の印加を遅延させることによって、分担電圧の改善を図っている。

特開２０００−３６７３１号公報 特開２００１−１３４９１０号公報

しかしながら、従来技術において、スイッチング素子毎の電圧、電流、温度のいずれかをモニタする場合、高価なＩＣやセンサが不可欠であり、複雑な制御が必要となる。また、ゲート信号の遅延制御によって電圧不均衡状態を是正する技術では、分担電圧を検出するための測定回路や、モニタ結果のフィードバック回路、電圧差把握やゲート信号遅延制御を行うコントローラ、さらにはゲート信号遅延を発生させる遅延回路などが必要である。このような従来の電力変換装置では、必要とされる部材数が多く、部材自体が高価である。しかも制御自体が複雑であるため、高性能なＣＰＵが不可欠であった。したがって、装置が大型化し、高価なものとなって、経済的には不利であった。

本発明の実施形態は上記の課題を解決するためになされたものであり、スイッチング素子そのものが持つ特性またはスイッチング素子に付加した受動部品のみで分担電圧を改善することができ、装置の小型化、高信頼化さらにはコストの低減化を図った電力変換装置を提供することを目的としている。

上記目的を達成するために、本発明の実施形態は、直列接続された複数のスイッチング素子を有し、各スイッチング素子にゲート信号を伝えるゲート駆動回路を接続した電力変換装置において、各スイッチング素子はゲート閾値温度特性が負特性であることを特徴とするものである。また、本発明の実施形態に係る電力変換装置は、各スイッチング素子のドレイン−ゲート間に電圧均等化用のコンデンサを接続する態様も含む。

第１の実施形態の構成図。 第１の実施形態のスイッチング素子における温度とゲート閾値の関係を示すグラフ。 第１の実施形態のスイッチング素子においてゲート閾値によるスイッチングタイミング差を説明するための波形図。 第１の実施形態において２つのスイッチング素子を直列に接続した時の波形図。 第２の実施形態の構成図。 第２の実施形態のターンオン波形図。 第２の実施形態のターンオフ波形図。

以下、本発明の実施形態について、図面を参照して説明する。
（１）第１の実施形態
［構成］
図１に示すように、第１の実施形態に係る電力変換装置には、複数の直列接続されたスイッチング素子１が設けられている。第１の実施形態のスイッチング素子１は、ゲート閾値温度特性が負特性となる点に特徴がある。以下、ゲート閾値温度特性が負特性の場合を説明する。ゲート閾値温度特性が負特性であるとき、スイッチング素子１の温度が上昇するのに伴って、ゲート閾値は下がることになる（図２のグラフ参照）。

各スイッチング素子１にはゲート駆動回路２が接続されている。ゲート駆動回路２は、絶縁回路７を介してゲート信号をスイッチング素子１に伝えるものである。スイッチング素子１がノーマリーオン型の場合、ゲート信号がハイ、スイッチング素子１がＯＮしてドレインソース間電圧がロウ状態になる。このように、ゲート信号のハイ又はロウで、スイッチング素子１のハイ又はロウが変わる。ゲート駆動回路２はゲート信号の伝達時間のバラつきがスイッチング素子１のミラー期間よりも短くなるように設定されている。この点も第１の実施形態の構成上の特徴である。ミラー期間では、ゲート・ドレイン容量を充放電するためにゲート−ソース電圧がフラットとなる。

例えば、スイッチング素子１がターンオフを行う場合、ゲート−ソース電圧を下げて、ゲート−ソース電圧がドレイン−ソース電圧と等しくなった時点ｔ０で、ゲート・ドレイン間に空乏層が広がり始め、ドレイン−ソース電圧が上がり始める。つまり、時点ｔ０でゲート・ドレイン容量の低下が始まる。この時点ｔ０がミラー期間の開始時点となる。そして、ドレイン−ソース電圧が電源電圧に到達した時点ｔ１で、空乏層の広がりが止まって、ゲート・ドレイン容量の低下が止まる。この時点ｔ１がミラー期間の完了時点となる。

スイッチング素子１のドレイン−ゲート間には抵抗３が接続されている。この抵抗３は初期状態及び定常時の電圧分担を均等化するためのものである。また、スイッチング素子１のゲート−ソース間には、スイッチング素子１の誤ＯＮ防止用のコンデンサ４が接続されている。

［作用］
以上の構成を有する第１の実施形態において、スイッチング素子１はゲート閾値温度特性が負特性なので、温度上昇に伴ってゲート閾値が下がる。つまり、温度の高い素子ではゲート閾値が下がって、ターンオンが速くなり、ターンオフが遅れる。逆に、温度の低い素子ではゲート閾値が上がって、ターンオンが遅くなり、ターンオフが速くなる。

このようなスイッチング素子１を複数、直列接続した場合、図３の波形図からも明らかなように、温度が低くゲート閾値が高い素子のターンオンのタイミングＴ２は、温度が高くゲート閾値が低い素子のターンオンのタイミングＴ１よりも遅い。すなわち、温度が低くゲート閾値が高い素子は、温度が高くゲート閾値が低い素子よりも、ターンオンのタイミングが遅れて多くの損失が発生する。

また、温度が低くゲート閾値が高い素子のターンオフのタイミングＴ３は、温度が高くゲート閾値が低い素子のターンオフのタイミングＴ４よりも速い。すなわち、温度が低くゲート閾値が高い素子は、温度が高くゲート閾値が低い素子よりも、ターンオフのタイミングが速くなって多くの損失が発生する。

このように、温度が低い（＝ゲート閾値が高い）素子の方が、温度が高い（＝ゲート閾値が低い）素子よりも、損失が大きくなるようにスイッチングタイミングが変わる。そのため、複数のスイッチング素子１を連続スイッチした際、スイッチング損失が直列接続したスイッチング素子１間で均等化する。これにより、図４の波形図に示すように、スイッチング素子１の電圧不均衡を是正して、電圧分担を均衡化することができる。図４では、第１の実施形態において２つのスイッチング素子を直列に接続した時の波形図を示している。

しかも、ゲート駆動回路３がスイッチング素子１に伝えるゲート信号の伝達時間バラつきは、スイッチング素子１のミラー期間よりも短い設定してある。このため、図３に示したスイッチングタイミングの差は、ミラー期間中に収まることになる。また、第１の実施形態では、抵抗３は直流電圧印加初期時及び定常時の電圧分担を均等化し、コンデンサ４はスイッチング素子の誤ＯＮを防止している。このような本実施形態ではスイッチング素子１の電圧不均衡是正を安定して実施することが可能である。

［効果］
以上の第１の実施形態によれば、スイッチング素子１自体にゲート閾値温度特性の負特性という性質を持たせることにより、スイッチング素子１の温度の高低に応じて、分担電圧の改善を図るように、スイッチングタイミングを変えることができる。これにより、スイッチング素子の電圧不均衡の是正に際して、測定回路や遅延回路、各種コントローラなどは必要なくなり、複雑な制御も不要となる。したがって、第１の実施形態によれば、装置の小型化、高信頼化、コストの低減化に寄与することが可能である。

（２）第２の実施形態
［構成］
図５に示すように、第２の実施形態の構成上の特徴は、スイッチング素子１のゲート閾値温度特性を負特性とするのではなく、各スイッチング素子１のドレイン−ゲート間に、電圧均等化用のコンデンサ５を接続した点にある。第２の実施形態において、各スイッチング素子１にゲート駆動回路２を接続した点、ゲート駆動回路２はゲート信号の伝達時間のバラつきがスイッチング素子１のミラー期間よりも短く設定した点は、前記第１の実施形態と同様である。

コンデンサ５には、初期状態及び定常時の電圧分担を均等化するための抵抗３が並列に接続されている。これら抵抗３及びコンデンサ５、スイッチング素子１のゲート間には、第２の抵抗６が接続されている。第２の抵抗６は、スイッチング動作時の波形を安定させるためのものである。

［作用］
一般的に、ターンオンの速いスイッチング素子１とターンオンの遅いスイッチング素子１を比べると、ターンオンの速いスイッチング素子１のドレイン−ソース電圧が先に低くなり、ターンオンの遅いスイッチング素子１のドレイン−ソース電圧は高くなる。

第２の実施形態において、スイッチング素子１のドレイン−ゲート間にコンデンサ５を接続したので、ターンオンの場合、ドレイン−ソース電圧が高い＝ターンオンの遅いスイッチング素子１には、コンデンサ５を通して、ゲートに電流が流れ込むことになる。そのため、ドレイン−ソース電圧が高い＝ターンオンの遅いスイッチング素子１は、ゲートに電流が流れ込んだ分だけ、コンデンサ５が無い場合と比較して、ターンオンが速くなる（図６参照）。

すなわち、コンデンサ５をドレイン−ゲート間に接続したことにより、ターンオンの遅いスイッチング素子１ではゲートへの電流注入が促進される。その結果、ターンオンの遅いスイッチング素子１はターンオン遅れを挽回するように作用し、スイッチング素子１の電圧不均衡を是正して、電圧分担を均一化することができる。しかも、ゲート駆動回路２のゲート信号の伝達時間のバラつきがスイッチング素子１のミラー期間よりも短いので、ターンオンが速いスイッチング素子１のミラー期間中に、上記動作が起こる。そのため、電圧分担の均衡化を安定して実施することができる。

一方、ターンオフの場合には、ターンオフの速いスイッチング素子１のドレイン−ソース電圧が先に高くなり、ターンオフの遅いスイッチング素子１のドレイン−ソース電圧が低くなる。そのため、ドレイン−ソース電圧が低い＝ターンオフの遅いスイッチング素子１には、ドレイン−ゲート間に接続されたコンデンサ５を通して、ゲートから電流が引き込まれることになる。そのため、ドレイン−ソース電圧の低い＝ターンオフの遅いスイッチング素子１は、コンデンサ５が無い場合と比較して、ターンオフが速くなる（図７参照）。

すなわち、ドレイン−ゲート間に接続したコンデンサ５により、ターンオンの遅いスイッチング素子１の電流引き込みを促進することができ、やはりターンオフ遅れを挽回するように作用して、スイッチング素子１の電圧不均衡を是正して、電圧分担が均一化する。しかも、ゲート駆動回路２のゲート信号の伝達時間のバラつきがスイッチング素子１のミラー期間よりも短いので、ターンオフが速いスイッチング素子１のミラー期間中に、上記動作が起こる。そのため、電圧分担の均衡化を安定して実施することができる。

また、第２の実施形態では、抵抗３は直流電圧印加初期時及び定常時の電圧分担を均等化し、コンデンサ４はスイッチング素子の誤ＯＮを防止し、さらには、第２の抵抗６がスイッチング動作時の波形を安定させる。したがって、第２の実施形態では電圧分担の均衡化を一層安定して実施することが可能である。

［効果］
以上のような第２の実施形態によれば、スイッチング素子１のドレイン−ゲート間に接続するコンデンサ５といった安価な受動部品のみで、素子１のゲートへの電流注入又はゲートからの電流引き込みを進めることができる。これにより、ターンオン遅れ又はターンオフ遅れを挽回することができ、分担電圧の改善を図ることができる。よって、第２の実施形態においても、第１の実施形態と同様、装置の小型化及び高信頼化に寄与することが可能である。また、第２の実施形態では、ゲート閾値温度特性が負特性としたスイッチング素子１としていないので、第１の実施形態よりも更なるコストの低減化を進めることができる。

（３）他の実施形態
なお、上記の実施形態は、本明細書において一例として提示したものであって、発明の範囲を限定することを意図するものではない。すなわち、その他の様々な形態で実施されることが可能であり、発明の範囲を逸脱しない範囲で、種々の省略や置き換え、変更を行うことが可能である。これらの実施形態やその変形例は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

例えば、ゲート駆動回路２を駆動するための手段が単一のゲート信号発生手段とするようにしてもよい。このような実施形態によれば、単一のゲート信号発生手段を用いるため、回路を簡素化することができ、より小型化、低コスト化を実現することができる。また、第２の実施形態において、スイッチング素子１を、ゲート閾値温度特性が負特性とした素子としてもよい。この実施形態によれば、ゲート閾値温度特性の負特性を利用して、分担電圧の改善を図ることができるので、より優れた電圧分担の均衡化を図ることができる。

１…スイッチング素子
２…ゲート駆動回路
３…抵抗
４…誤ＯＮ防止用のコンデンサ
５…電圧均等化用のコンデンサ
６…第２の抵抗
７…絶縁回路

Claims (8)

1. 直列接続された複数のスイッチング素子を有し、各スイッチング素子にゲート信号を伝えるゲート駆動回路を接続した電力変換装置において、
   各スイッチング素子はゲート閾値温度特性が負特性であることを特徴とする電力変換装置。
2. 直列接続された複数のスイッチング素子を有し、各スイッチング素子にゲート信号を伝えるゲート駆動回路を接続した電力変換装置において、
   各スイッチング素子のドレイン−ゲート間に電圧均等化用のコンデンサを接続することを特徴とする電力変換装置。
3. 前記スイッチング素子はゲート閾値温度特性が負特性であることを特徴とする請求項２に記載の電力変換装置。
4. 前記ゲート駆動回路はゲート信号の伝達時間のバラつきをスイッチング素子のミラー期間よりも短く設定することを特徴とする請求項１〜３のいずれか１項に記載の電力変換装置。
5. 前記ゲート駆動回路を駆動するための手段が単一のゲート信号発生手段であることを特徴とする請求項１〜４のいずれか１項に記載の電力変換装置。
6. 各スイッチング素子のドレイン−ゲート間に初期状態及び定常時の電圧分担を均等化するための抵抗を接続したことを特徴とする請求項１〜５のいずれか１項に記載の電力変換装置。
7. 各スイッチング素子のゲート-ソース間にスイッチング素子誤ＯＮ防止用のコンデンサを接続したことを特徴とする請求項１〜６のいずれか１項に記載の電力変換装置。
8. 各スイッチング素子にスイッチング動作時の波形を安定させるための波形安定用の抵抗を接続したことを特徴とする請求項１〜７のいずれか１項に記載の電力変換装置。

Images