JP2015076487A - Method of manufacturing liquid crystal display device - Google Patents

Method of manufacturing liquid crystal display device Download PDF

Info

Publication number
JP2015076487A
JP2015076487A JP2013211331A JP2013211331A JP2015076487A JP 2015076487 A JP2015076487 A JP 2015076487A JP 2013211331 A JP2013211331 A JP 2013211331A JP 2013211331 A JP2013211331 A JP 2013211331A JP 2015076487 A JP2015076487 A JP 2015076487A
Authority
JP
Japan
Prior art keywords
chamber
liquid crystal
crystal display
display device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013211331A
Other languages
Japanese (ja)
Inventor
考雄 中村
Takao Nakamura
考雄 中村
修 刈込
Osamu Karikomi
修 刈込
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2013211331A priority Critical patent/JP2015076487A/en
Publication of JP2015076487A publication Critical patent/JP2015076487A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a liquid crystal display device capable of suppressing the reduction in an etching rate of metal wiring.SOLUTION: A method of manufacturing a liquid crystal display device includes: a step S501 for carrying a substrate having a Ti/Al-Si/Ti metal film into a chamber of a dry etching device; steps (S505, S506) for making reaction gas containing chlorine into plasma and etching and processing the metal film; and a step S507-1 for supplying oxygen gas while vacuum-sucking the inside of a chamber and purging oxygen for 20 seconds at a pressure equal to or less than 1.3 Pa.

Description

本発明は、横電界方式の液晶表示装置の製造方法に関する。   The present invention relates to a method for manufacturing a horizontal electric field type liquid crystal display device.

液晶表示装置では画素電極および薄膜トランジスタ(TFT)等を有する画素がマトリクス状に形成されたTFT基板と、TFT基板に対向して、TFT基板の画素電極と対応する場所にカラーフィルタ等が形成された対向基板が配置され、TFT基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。   In a liquid crystal display device, a TFT substrate having pixels having a pixel electrode and a thin film transistor (TFT) formed in a matrix, and a color filter or the like is formed at a position corresponding to the pixel electrode of the TFT substrate so as to face the TFT substrate. A counter substrate is disposed, and a liquid crystal is sandwiched between the TFT substrate and the counter substrate. An image is formed by controlling the light transmittance of the liquid crystal molecules for each pixel.

液晶表示装置はフラットで軽量であることから、色々な分野で用途が広がっている。携帯電話やDSC(Digital Still Camera)等には、小型の液晶表示装置が広く使用されている。液晶表示装置では視野角特性が問題である。視野角特性は、画面を正面から見た場合と、斜め方向から見た場合に、輝度が変化したり、色度が変化したりする現象である。視野角特性は、液晶分子を水平方向の電界によって動作させるIPS(In Plane Switching)方式が優れた特性を有している。IPS方式の液晶表示装置に関しては、例えば特許文献1に記載されている。また、メタルの微細加工技術に関しては、例えば特許文献2に記載されている。   Since liquid crystal display devices are flat and lightweight, they are used in various fields. Small liquid crystal display devices are widely used in mobile phones and DSCs (Digital Still Cameras). A viewing angle characteristic is a problem in a liquid crystal display device. The viewing angle characteristic is a phenomenon in which luminance changes or chromaticity changes when the screen is viewed from the front and when viewed from an oblique direction. The viewing angle characteristic is excellent in an IPS (In Plane Switching) system in which liquid crystal molecules are operated by a horizontal electric field. An IPS liquid crystal display device is described in Patent Document 1, for example. Further, for example, Patent Document 2 describes a metal microfabrication technique.

特開2012−128159号公報JP 2012-128159 A 特開2006−080421号公報JP 2006-080421 A

表示装置は高解像度化のために画素サイズが小さくなる方向にあり、IPS方式の液晶表示装置においても画素サイズの縮小化が図られている。フルHD(画素数1080RGB×1920)では画素のレイアウト設計が厳しくなるため、これを製造するためにはソース電極およびドレイン電極(ドレイン電極は各画素に跨って映像信号線を構成するが、ここでは纏めてドレイン電極と呼ぶ)を、等方的なウエットエッチングから異方性があり微細加工が可能なドライエッチングに切り替えることが必要になると予想される。ドライエッチング技術を用いる場合、それに適した材料を用いることが必要となる。ウエットエッチング技術で配線材料として実績のあるMoW/Al−Si/MoWの三層構造では腐食防止や形状制御が極めて困難であるため、発明者等は、ドライエッチング技術で実績のあるTi/Al−Si/Tiの三層構造に着目し、エッチングガスとして塩素系ガスを用いてIPS方式の液晶表示装置への適用について検討した。   Display devices tend to have smaller pixel sizes for higher resolution, and pixel sizes are also reduced in IPS liquid crystal display devices. In full HD (number of pixels 1080RGB × 1920), the layout design of the pixel becomes strict, and in order to manufacture this, a source electrode and a drain electrode (the drain electrode forms a video signal line across each pixel. It is expected that it will be necessary to switch from isotropic wet etching to dry etching that is anisotropic and capable of fine processing. When using a dry etching technique, it is necessary to use a material suitable for the dry etching technique. Since the three-layer structure of MoW / Al—Si / MoW, which has a proven track record as a wiring material in the wet etching technology, is extremely difficult to prevent corrosion and shape control, the inventors have developed a Ti / Al— Focusing on the three-layer structure of Si / Ti, application to an IPS liquid crystal display device using chlorine-based gas as an etching gas was studied.

図1は、発明者等が検討したIPS方式の液晶表示装置のTFT基板側に形成された画素の一例であり、図2は画素の要部拡大図、図3は図2に示されたA−AラインおよびB−Bラインでの断面図である。本液晶表示装置における画素部は、特に図3に示されているように薄膜トランジスタ(TFT)のソース領域(未記載)と接続するソース電極108の上に、画素電極102とコンタクトするための開口部を設けた有機絶縁膜113が形成され、前記有機絶縁膜113の上にコモン電極(対向電極)103が形成され、前記ソース電極108、有機絶縁膜113、コモン電極103を覆う第3層間絶縁膜116が形成され、前記第3層間絶縁膜116の上に櫛歯状の部分を有する画素電極102が形成されている。前記画素電極102と前記ソース電極108とは、有機絶縁膜113、コモン電極103、第3層間絶縁膜116に設けられた第2スルーホール110を介してコンタクトが取られている。なお、符号101はTFT基板、符号104は画素、符号105は半導体層、符号106はゲート電極(ゲート電極は各画素に跨って走査信号線を構成するが、ここではゲート電極と呼ぶ)、符号107はドレイン電極、符号109は第1スルーホール、符号111はゲート絶縁膜、符号112、114は第1、2層間絶縁膜であり、ここでは第1絶縁膜としてシリコン酸化膜、第2絶縁膜としてシリコン窒化膜を用いた。このような構成を有するTFT基板に形成され、ソース電極108およびドレイン電極107となるTi/Al−Si/Ti三層構造のメタル配線のドライエッチ加工を行った。   FIG. 1 is an example of a pixel formed on the TFT substrate side of an IPS liquid crystal display device examined by the inventors, FIG. 2 is an enlarged view of a main part of the pixel, and FIG. 3 is an A diagram shown in FIG. It is sectional drawing in the -A line and the BB line. The pixel portion in the present liquid crystal display device has an opening for contacting the pixel electrode 102 on a source electrode 108 connected to a source region (not shown) of a thin film transistor (TFT) as shown in FIG. A third interlayer insulating film covering the source electrode 108, the organic insulating film 113, and the common electrode 103, and forming a common electrode (counter electrode) 103 on the organic insulating film 113. 116 is formed, and a pixel electrode 102 having a comb-like portion is formed on the third interlayer insulating film 116. The pixel electrode 102 and the source electrode 108 are in contact with each other through a second through hole 110 provided in the organic insulating film 113, the common electrode 103, and the third interlayer insulating film 116. Reference numeral 101 denotes a TFT substrate, reference numeral 104 denotes a pixel, reference numeral 105 denotes a semiconductor layer, reference numeral 106 denotes a gate electrode (the gate electrode forms a scanning signal line across each pixel, but here is referred to as a gate electrode), reference numeral Reference numeral 107 denotes a drain electrode, reference numeral 109 denotes a first through hole, reference numeral 111 denotes a gate insulating film, reference numerals 112 and 114 denote first and second interlayer insulating films. Here, a silicon oxide film and a second insulating film are used as the first insulating film. A silicon nitride film was used. The Ti / Al—Si / Ti three-layer metal wiring formed on the TFT substrate having such a structure and serving as the source electrode 108 and the drain electrode 107 was dry-etched.

図10にドライエッチ加工工程の着工枚数とエッチング時間との関係を示す。図10から分かるように、着工(処理)枚数が増えるに従ってTi/Al−Si/Tiのエッチング時間が増加する、即ちエッチング速度が遅くなる現象がみられた。エッチング速度が枚毎変化してしまうと、処理能力や加工形状に支障をきたし、問題である。   FIG. 10 shows the relationship between the number of starts in the dry etching process and the etching time. As can be seen from FIG. 10, there was a phenomenon in which the etching time of Ti / Al—Si / Ti increased as the number of starts (treatments) increased, that is, the etching rate slowed. If the etching rate changes from one sheet to another, the processing capability and the processing shape are hindered, which is a problem.

本発明の目的は、メタル配線をドライエッチングする場合であっても、メタル配線のエッチング速度低下を抑制することのできる液晶表示装置の製造方法を提供することにある。   An object of the present invention is to provide a method of manufacturing a liquid crystal display device that can suppress a decrease in the etching rate of a metal wiring even when the metal wiring is dry-etched.

上記目的を達成するための一実施形態として、画素領域毎に配置された薄膜トランジスタを有する液晶表示装置の製造方法において、
基板上に形成された前記薄膜トランジスタのソース領域を覆ってTi/Al−Si/Tiの三層構造のメタル膜を形成する第1工程と、
前記基板をドライエッチング装置のチャンバへ搬入する第2工程と、
前記チャンバの内部へ塩素を含む反応ガスを供給し、プラズマ化して、前記メタル膜を所望の形状にエッチング加工してソース電極を形成する第3工程と、
前記チャンバの内部への前記反応ガスの供給を停止後、前記チャンバの内部を真空引きする第4工程と、
前記チャンバの内部を真空引きしながら酸素ガスを供給し、1.3Pa以下の圧力で20秒以上の酸素パージを行う第5工程と、を有することを特徴とする液晶表示装置の製造方法とする。
As an embodiment for achieving the above object, in a method of manufacturing a liquid crystal display device having a thin film transistor arranged for each pixel region,
Forming a Ti / Al-Si / Ti three-layer metal film covering a source region of the thin film transistor formed on the substrate;
A second step of carrying the substrate into a chamber of a dry etching apparatus;
A third step of supplying a reaction gas containing chlorine to the inside of the chamber, forming a plasma, and etching the metal film into a desired shape to form a source electrode;
A fourth step of evacuating the interior of the chamber after stopping the supply of the reaction gas to the interior of the chamber;
And a fifth step of supplying oxygen gas while evacuating the inside of the chamber and performing oxygen purge for 20 seconds or more at a pressure of 1.3 Pa or less. .

また、画素領域毎に配置された薄膜トランジスタを有する液晶表示装置の製造方法において、
基板上に形成された前記薄膜トランジスタのソース領域を覆ってTi/Al−Si/Tiの三層構造のメタル膜を形成する第1工程と、
前記メタル膜の上に所望の形状を有するレジスト膜を形成する第2工程と、
前記基板をドライエッチング装置のチャンバへ搬入する第3工程と、
前記チャンバの内部へ塩素を含む反応ガスを供給し、プラズマ化して、前記レジスト膜で覆われていない前記メタル膜をエッチング加工してソース電極を形成する第4工程と、
前記チャンバの内部への前記反応ガスの供給を停止後、前記チャンバの内部を真空引きする第5工程と、
前記チャンバの内部を真空引きしながら第1酸素ガスを供給し、1.3Pa以下の圧力で20秒以上の酸素パージを行う第6工程と、
前記チャンバの内部への前記第1酸素ガスの供給を停止し、真空引きを行う第7工程と、
前記チャンバの内部の圧力が13.3〜66.7Paの間となるように第2酸素ガスを供給する第8工程と、
前記第2酸素ガスをオゾン化して前記レジスト膜を除去する第9工程と、を有することを特徴とする液晶表示装置の製造方法とする。
Further, in a method of manufacturing a liquid crystal display device having a thin film transistor arranged for each pixel region,
Forming a Ti / Al-Si / Ti three-layer metal film covering a source region of the thin film transistor formed on the substrate;
A second step of forming a resist film having a desired shape on the metal film;
A third step of carrying the substrate into a chamber of a dry etching apparatus;
A fourth step of supplying a reaction gas containing chlorine to the inside of the chamber, turning it into plasma, and etching the metal film not covered with the resist film to form a source electrode;
A fifth step of evacuating the interior of the chamber after stopping the supply of the reaction gas to the interior of the chamber;
A sixth step of supplying a first oxygen gas while evacuating the inside of the chamber and performing an oxygen purge for 20 seconds or more at a pressure of 1.3 Pa or less;
A seventh step of stopping the supply of the first oxygen gas into the chamber and evacuating;
An eighth step of supplying the second oxygen gas so that the pressure inside the chamber is between 13.3 and 66.7 Pa;
And a ninth step of removing the resist film by ozonizing the second oxygen gas.

本発明によれば、メタル配線をドライエッチングする場合であっても、メタル配線のエッチング速度低下を抑制することのできる液晶表示装置の製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, even when it is a case where metal wiring is dry-etched, the manufacturing method of the liquid crystal display device which can suppress the etching rate fall of metal wiring can be provided.

発明者等が検討した、又実施例で作製した液晶表示装置の画素部の一例を示す概略平面図である。It is a schematic plan view which shows an example of the pixel part of the liquid crystal display device which the inventors examined and produced in the Example. 発明者等が検討した、又実施例で作製した液晶表示装置の画素部の一例を示す要部拡大平面図である。It is a principal part enlarged plan view which shows an example of the pixel part of the liquid crystal display device which the inventors examined and produced in the Example. 図2に示されたA−A’ラインおよびB−B’ラインでの断面図である。FIG. 3 is a cross-sectional view taken along line A-A ′ and line B-B ′ shown in FIG. 2. 発明者等が検討したメタル配線のドライエッチ加工方法を説明するためのドライエッチング装置内の概略断面模式図であり、上図はドライエッチング前の状態、中図はドライエッチング中の状態、下図はドライエッチング後(反応ガス停止及び真空引き)の状態を示す。It is a schematic cross-sectional schematic diagram in a dry etching apparatus for explaining the dry etching processing method of metal wiring examined by the inventors, the upper figure is the state before dry etching, the middle figure is the state during dry etching, the lower figure is The state after dry etching (reaction gas stop and evacuation) is shown. 液晶表示装置の製造方法におけるメタル配線加工工程のフロー図であり、(a)は発明者等が検討したフロー図、(b)は実施例で用いたフロー図を示す。It is a flowchart of the metal wiring processing process in the manufacturing method of a liquid crystal display device, (a) is a flowchart which inventors examined, (b) shows the flowchart used in the Example. 本発明の実施例に係る液晶表示装置の製造方法におけるメタル配線のドライエッチ加工方法を説明するためのドライエッチング装置内の概略断面模式図であり、上図はドライエッチング前の状態、中図はドライエッチング中の状態、下図はドライエッチング後(反応ガス停止及び真空排気)の状態を示す。FIG. 2 is a schematic cross-sectional schematic view in a dry etching apparatus for explaining a dry etching processing method for metal wiring in a method for manufacturing a liquid crystal display device according to an embodiment of the present invention. The state during dry etching, the figure below shows the state after dry etching (reaction gas stop and evacuation). 本発明の実施例に係る液晶表示装置の製造方法を用いて作製した液晶表示装置の画素部の概略平面図である。It is a schematic plan view of the pixel part of the liquid crystal display device produced using the manufacturing method of the liquid crystal display device which concerns on the Example of this invention. 図7に示すA−Aラインでの概略断面図である。It is a schematic sectional drawing in the AA line shown in FIG. 本発明の実施例に係る液晶表示装置の製造方法における液晶表示装置の画素部TFTを作製するためのフロー図(上図)及びメタル配線加工後の画素要部の断面図(下図)である。FIG. 6 is a flow diagram (upper diagram) for producing a pixel portion TFT of a liquid crystal display device in a method for manufacturing a liquid crystal display device according to an embodiment of the present invention, and a cross-sectional view (lower diagram) of the main part of the pixel after metal wiring processing. 発明者等が検討したメタル配線加工工程における課題を説明するための図で、加工工程での着工枚数とエッチング時間との関係を示す。It is a figure for demonstrating the subject in the metal wiring processing process which inventors examined, and shows the relationship between the number of the starts in a processing process, and etching time. 本発明の実施例に係る液晶表示装置の製造方法でのメタル配線加工工程における効果を説明するための図で、加工工程での着工枚数とエッチング時間との関係を示す。It is a figure for demonstrating the effect in the metal wiring processing process in the manufacturing method of the liquid crystal display device which concerns on the Example of this invention, and shows the relationship between the number of starts in a processing process, and etching time.

発明者等は、Ti/Al−Si/Tiの三層膜のエッチング速度が遅くなる原因に関し、処理枚数と関係していることから、ドライエッチング装置の処理室内壁に付着した反応生成物に着目した。図4は発明者等が検討したメタル配線のドライエッチ加工方法を説明するためのドライエッチング装置内の概略断面模式図であり、上図はドライエッチング前の状態、中図はドライエッチング中の状態、下図はドライエッチング後(反応ガス停止及び真空引き)の状態を示す。また、図5(a)は発明者等が検討した液晶表示装置の製造方法におけるメタル配線加工工程のフロー図である。   The inventors pay attention to the reaction product adhering to the processing chamber wall of the dry etching apparatus because the etching rate of the Ti / Al—Si / Ti three-layer film is related to the number of processed sheets. did. FIG. 4 is a schematic cross-sectional schematic view in the dry etching apparatus for explaining the dry etching processing method of the metal wiring examined by the inventors. The upper diagram is a state before dry etching, and the middle diagram is a state during dry etching. The lower figure shows the state after dry etching (reaction gas stop and evacuation). FIG. 5A is a flowchart of a metal wiring processing step in the method of manufacturing a liquid crystal display device examined by the inventors.

先ず、Ti/Al−Si/Tiの三層膜であるメタル層が形成された処理対象基板(TFT基板)を、処理を行うチャンバ(CH)内へ搬送する(図5(a)S501)。次に、BClガスを供給し(S502)、処理室内の圧力を調整する。次に、BClガスを用いてプラズマ放電によりTi/Al−Si/Tiの三層膜であるメタル層の表面酸化層をエッチングする(図5(a)S503)。引き続き、放電及びBClガスの供給を停止し、真空引きを行う(図5(a)S504)。 First, a substrate to be processed (TFT substrate) on which a metal layer, which is a three-layer film of Ti / Al—Si / Ti, is transferred into a chamber (CH) where processing is performed (FIG. 5A, S501). Next, BCl 3 gas is supplied (S502), and the pressure in the processing chamber is adjusted. Next, the surface oxide layer of the metal layer which is a three-layer film of Ti / Al—Si / Ti is etched by plasma discharge using BCl 3 gas (FIG. 5A, S503). Subsequently, the discharge and the supply of BCl 3 gas are stopped, and evacuation is performed (FIG. 5 (a) S504).

次に、図4の上図に示す「ドライエッチング前」の状態において、ドライエッチング装置の下部電極211の上に配置された、ソース電極108及びドレイン電極107となるTi/Al−Si/Tiの三層膜であるメタル層が形成されたTFT基板101へ向かうように、ドライエッチング装置の上部電極210側から反応ガスである塩素(Cl)と窒素(N)との混合ガスがドライエッチング装置のチャンバ(処理室)201に導入される(図5(a)S505)。なお、符号115はメタル層の加工用にパターニングされたレジスト膜を示す。図4において、TFT基板101上に形成された積層膜は一部省略されている。 Next, in the state “before dry etching” shown in the upper diagram of FIG. 4, Ti / Al—Si / Ti of the source electrode 108 and the drain electrode 107 disposed on the lower electrode 211 of the dry etching apparatus. A mixed gas of chlorine (Cl 2 ) and nitrogen (N 2 ) as a reaction gas is dry-etched from the upper electrode 210 side of the dry etching apparatus so as to go to the TFT substrate 101 on which the metal layer that is a three-layer film is formed. It is introduced into the chamber (processing chamber) 201 of the apparatus (FIG. 5 (a) S505). Reference numeral 115 denotes a resist film patterned for processing the metal layer. In FIG. 4, a part of the laminated film formed on the TFT substrate 101 is omitted.

ドライエッチングはClとNとの混合ガスをプラズマ化することにより開始され、Ti/Al−Si/Tiの三層膜であるメタル膜がレジスト膜115をマスクとしてエッチングされ、ソース電極108とドレイン電極107が形成される(図5(a)S506、図4中図)。ドライエッチングの際、反応ガス中の塩素や、エッチングされたメタル膜、特に含有量が多いアルミニウム(Al)の化合物(反応生成物)がチャンバ201の内壁に付着する。 Dry etching is started by converting a mixed gas of Cl 2 and N 2 into plasma, and a metal film, which is a three-layer film of Ti / Al—Si / Ti, is etched using the resist film 115 as a mask. The drain electrode 107 is formed (FIG. 5A, S506, FIG. 4). At the time of dry etching, chlorine in the reaction gas, an etched metal film, particularly an aluminum (Al) compound (reaction product) with a high content adheres to the inner wall of the chamber 201.

ドライエッチング後は、放電及び反応ガスの供給を停止し、真空引きを行う(図5(a)S507、図4下図)。   After the dry etching, the discharge and the supply of the reaction gas are stopped, and vacuuming is performed (FIG. 5 (a) S507, lower diagram in FIG. 4).

引き続き、酸素(O)ガスをチャンバ内へ供給し、圧力を調整(20.0Pa、チャンバ外壁温度80〜100℃)する(図5(a)S508)。酸素(O)ガスを20秒間流した後、放電により酸素をオゾン化してドライエッチングでダメージを受けたレジスト膜を除去(アッシング)し、除電処理を行う(図5(a)S509)。次いで、放電及びOガスの供給を停止し、真空引きを行う(図5(a)S510)。その後、処理済み基板を搬出し(S511)、ドライエッチング処理が終了する。これを繰り返すことにより、チャンバ内壁へのClやAlの化合物(反応生成物)の付着量が増加するものと思われた。 Subsequently, oxygen (O 2 ) gas is supplied into the chamber, and the pressure is adjusted (20.0 Pa, chamber outer wall temperature 80 to 100 ° C.) (FIG. 5 (a) S508). After flowing an oxygen (O 2 ) gas for 20 seconds, the resist film damaged by dry etching is removed (ashing) by discharging oxygen into ozone and discharging (FIG. 5 (a) S509). Next, the discharge and the supply of O 2 gas are stopped, and evacuation is performed (FIG. 5 (a) S510). Thereafter, the processed substrate is unloaded (S511), and the dry etching process is completed. By repeating this, the amount of Cl 2 or Al compound (reaction product) attached to the inner wall of the chamber seemed to increase.

仮にエッチング速度低下の原因が処理室内壁に付着した反応生成物であるなら、その後に流すガスの種類によっては、反応生成物と反応しその増減に影響し、エッチング速度に何らかの影響が出るのではないかと考えた。そこで、発明者等は、試料を載せるステージの温度を40℃、チャンバ外壁の温度を80〜100℃とし、各種ガスを流したところ、単なる真空引き、窒素ガスの空流し、希ガスの空流し等はエッチング速度に影響しないが、酸素ガスの流量2.0L/min以下(例えば、1.0L/min)及び圧力を1.3Pa以下(例えば、0.3Pa)で空流しすることによりエッチング速度が回復すること、空流し時間は20秒以上で有効であることを見出した。本発明は上記新たな知見に基づいて生まれたものである。   If the cause of the decrease in the etching rate is a reaction product adhering to the inner wall of the processing chamber, depending on the type of gas that flows after that, it will react with the reaction product and affect its increase and decrease, and the etching rate will have some effect. I thought. Therefore, the inventors set the temperature of the stage on which the sample is placed to 40 ° C., the temperature of the outer wall of the chamber to 80 to 100 ° C., and when various gases were flowed, they were simply evacuated, nitrogen gas was flushed, and rare gas was flushed. Etc. do not affect the etching rate, but the etching rate is obtained by air-flowing oxygen gas at a flow rate of 2.0 L / min or less (for example, 1.0 L / min) and a pressure of 1.3 Pa or less (for example, 0.3 Pa). Has been found to be effective, and the air flushing time is effective for 20 seconds or more. The present invention was born based on the above new findings.

以下、本発明について実施例により詳細に説明する。なお、同一符号は同一構成要素を示す。   Hereinafter, the present invention will be described in detail with reference to examples. In addition, the same code | symbol shows the same component.

本発明の第1の実施例について説明する。
図5(b)と図6とを用いて、本実施例に係る液晶表示装置の製造方法におけるメタル配線加工工程について説明する。図5(b)は、実施例で用いた液晶表示装置の製造方法におけるメタル配線加工工程のフロー図である。又図6は本発明の実施例に係る液晶表示装置の製造方法におけるメタル配線のドライエッチ加工方法を説明するためのドライエッチング装置内の概略断面模式図であり、上図はドライエッチング前の状態、中図はドライエッチング中の状態、下図はドライエッチング後(反応ガス停止及び真空排気)の状態を示す。
A first embodiment of the present invention will be described.
A metal wiring processing step in the method for manufacturing the liquid crystal display device according to this example will be described with reference to FIGS. FIG. 5B is a flowchart of the metal wiring processing step in the method for manufacturing the liquid crystal display device used in the example. FIG. 6 is a schematic cross-sectional schematic view in a dry etching apparatus for explaining a dry etching method for metal wiring in a method for manufacturing a liquid crystal display device according to an embodiment of the present invention. The middle diagram shows the state during dry etching, and the lower diagram shows the state after dry etching (reaction gas stop and evacuation).

先ず、Ti/Al−Si/Tiの三層膜であるメタル層が形成された処理対象基板(TFT基板)を、処理を行うチャンバ(CH)内へ搬送する(図5(b)S501)。次に、BClガスを供給し(図5(b)S502)、処理室内の圧力を調整する。次に、BClガスを用いてプラズマ放電によりTi/Al−Si/Tiの三層膜であるメタル層の表面酸化層をエッチングする(図5(b)S503)。引き続き、放電及びBClガスの供給を停止し、真空引きを行う(図5(b)S504)。 First, a substrate to be processed (TFT substrate) on which a metal layer, which is a three-layer film of Ti / Al—Si / Ti, is transferred into a chamber (CH) where processing is performed (FIG. 5B, S501). Next, BCl 3 gas is supplied (S502 in FIG. 5B), and the pressure in the processing chamber is adjusted. Next, the surface oxide layer of the metal layer which is a three-layer film of Ti / Al—Si / Ti is etched by plasma discharge using BCl 3 gas (FIG. 5B, S503). Subsequently, the discharge and the supply of BCl 3 gas are stopped, and evacuation is performed (FIG. 5 (b) S504).

次に、図6の上図に示す「ドライエッチング前」の状態において、下部電極211の上に配置された、ソース電極108やドレイン電極107となるTi/Al−Si/Tiの三層膜であるメタル層が形成されたTFT基板101へ向かうように、上部電極210側から反応ガスである塩素(Cl)と窒素(N)との混合ガスがチャンバ(処理室)201に導入される(図5(b)S505)。なお、符号105は半導体層、符号111はゲート絶縁膜、符号112は第1層間絶縁膜、符号115はメタル層加工用にパターニングされたレジスト膜を示す。図6において、TFT基板101上に形成された積層膜は一部省略されており、TFT基板上に形成された各層の構成はこれに限定されない。なお、ソース・ドレイン等の呼称は便宜的なものであり、一方をソースとした場合、他方をドレインと呼ぶことができる。 Next, in the state “before dry etching” shown in the upper diagram of FIG. 6, a Ti / Al—Si / Ti three-layer film disposed on the lower electrode 211 and serving as the source electrode 108 and the drain electrode 107. A mixed gas of chlorine (Cl 2 ) and nitrogen (N 2 ) as a reaction gas is introduced into the chamber (processing chamber) 201 from the upper electrode 210 side so as to go to the TFT substrate 101 on which a certain metal layer is formed. (FIG. 5 (b) S505). Reference numeral 105 denotes a semiconductor layer, reference numeral 111 denotes a gate insulating film, reference numeral 112 denotes a first interlayer insulating film, and reference numeral 115 denotes a resist film patterned for processing a metal layer. In FIG. 6, a part of the laminated film formed on the TFT substrate 101 is omitted, and the configuration of each layer formed on the TFT substrate is not limited to this. Note that the names such as source and drain are for convenience, and when one is a source, the other can be called a drain.

次に、ドライエッチングはClとNとの混合ガスをプラズマ化することにより開始され、Ti/Al−Si/Tiの三層膜であるメタル膜がレジスト膜115をマスクとしてエッチングされ、ソース電極108とドレイン電極107が形成される(図5(b)S506、図6中図)。ドライエッチングの際、反応ガス中の塩素や、エッチングされたメタル膜、特に含有量が多いアルミニウム(Al)の化合物(反応生成物)がチャンバ201の内壁に付着する。 Next, dry etching is started by turning a mixed gas of Cl 2 and N 2 into plasma, and a metal film that is a three-layer film of Ti / Al—Si / Ti is etched using the resist film 115 as a mask, The electrode 108 and the drain electrode 107 are formed (FIG. 5 (b) S506, the diagram in FIG. 6). At the time of dry etching, chlorine in the reaction gas, an etched metal film, particularly an aluminum (Al) compound (reaction product) with a high content adheres to the inner wall of the chamber 201.

ドライエッチング後は、放電及び反応ガスの供給を停止し、真空引きを行う(図5(b)S507)。   After dry etching, the discharge and reaction gas supply are stopped, and vacuuming is performed (FIG. 5B, S507).

次いで、酸素(O)ガスをチャンバ内へ供給(1.0L/min)しながら真空引きを行い、0.3Paの圧力で、チャンバ外壁温度80〜100℃として20秒間のパージを行った(図5(b)S507−1)。次に、Oガスの供給を停止し、チャンバ内の真空引きを40秒間行った((図5(b)S507−2、図6下図)。これにより、OガスとCl、Alの反応が促進し、チャンバ内壁に付着していた反応生成物が排気され易くなったものと推定される。 Next, evacuation was performed while supplying oxygen (O 2 ) gas into the chamber (1.0 L / min), and the chamber was purged for 20 seconds at a pressure of 0.3 Pa with a chamber outer wall temperature of 80 to 100 ° C. ( FIG. 5 (b) S507-1). Then, by stopping the supply of O 2 gas were evacuated chamber 40 seconds ((FIG. 5 (b) S507-2, the FIG. 6 below). This, of O 2 gas and Cl 2, Al It is presumed that the reaction was promoted and the reaction product adhering to the inner wall of the chamber was easily exhausted.

引き続き、酸素(O)ガスをチャンバ内へ供給(2.0L/min)し、圧力を調整(20.0Pa、チャンバ外壁温度80〜100℃)する(図5(b)S508)。なお、この時の酸素ガスの圧力は13.3〜66.7Paとすることができる。酸素(O)ガスを20秒間流した後、放電により酸素をオゾン化してドライエッチングでダメージを受けたレジスト膜を除去(アッシング)し、除電処理を行う(図5(b)S509)。次いで、放電及びOガスの供給を停止し、真空引きを行う(図5(b)S510)。その後、処理済み基板を搬出し(図5(b)S511)、ドライエッチング処理を終了した。 Subsequently, oxygen (O 2 ) gas is supplied into the chamber (2.0 L / min), and the pressure is adjusted (20.0 Pa, chamber outer wall temperature 80 to 100 ° C.) (FIG. 5B, S508). In addition, the pressure of the oxygen gas at this time can be set to 13.3 to 66.7 Pa. After flowing an oxygen (O 2 ) gas for 20 seconds, the resist film damaged by dry etching is removed (ashing) by discharging oxygen into ozone, and discharging treatment is performed (FIG. 5B, S509). Next, the discharge and the supply of O 2 gas are stopped, and vacuuming is performed (S510 in FIG. 5B). Thereafter, the processed substrate was unloaded (FIG. 5B, S511), and the dry etching process was completed.

複数の基板に対して、このメタル配線加工工程を繰り返し、着工枚数とエッチング時間との関係を調べた結果を図11に示す。Oパージを行わない場合(0秒)に対し、Oパージを20秒以上(20〜40秒)行うことにより、処理枚数を増やしてもエッチング時間の増加の無いことが判った。なお、ステップS507−1の酸素パージ時間は20秒以上で効果が得られるが、長すぎるとメタル配線加工工程でのスループットが低下するため、実用上は40秒以内が望ましい。 FIG. 11 shows the result of examining the relationship between the number of processes and the etching time by repeating this metal wiring processing step for a plurality of substrates. It was found that the etching time does not increase even when the number of processed sheets is increased by performing the O 2 purge for 20 seconds or longer (20 to 40 seconds), compared with the case where the O 2 purge is not performed (0 seconds). The effect is obtained when the oxygen purge time in step S507-1 is 20 seconds or longer. However, if it is too long, the throughput in the metal wiring processing step is lowered, so that it is desirable within practically 40 seconds.

次に、上記メタル配線工程を用いた液晶表示装置のTFT基板の製造方法について図9を用いて簡単に説明する。   Next, a manufacturing method of a TFT substrate of a liquid crystal display device using the metal wiring process will be briefly described with reference to FIG.

先ず、工程1においてTFT基板101を製造工程に投入する。工程2〜工程6において、TFTのチャネル層への光を遮るためのパターニングされた遮光メタル膜121を形成する。この遮光メタル膜はTFT、特にチャネル部への入射光を遮るためのものである。次に、工程7〜工程14において、アモルファスSi(a−Si)膜/酸化シリコン(SiO)膜/窒化シリコン(SiN)膜の下地3層膜を形成し、a−Si膜を多結晶化、パターニングすることにより、第1下地膜(SiN膜)122、第2下地膜(SiO膜)123及び多結晶化されパターニングされた半導体層(多結晶Si層)105とする。この半導体層105にTFTのチャネルが形成される。次に、工程15〜工程16において、TEOS(テトラエトキシシラン)を用いてゲート絶縁膜111を形成する。次いで、工程17〜工程19において、p型不純物となるホウ素(B)をイオン注入することによりTFTのチャネルとなる半導体層105内の不純物濃度を調整する。引き続き、工程20〜工程23において、ゲート電極106を形成する。次に、工程24〜工程27において、n型不純物となるリン(P)をイオン注入することにより半導体層105の所定の領域にソース・ドレイン領域を形成する。次いで、工程28〜工程33において、第1層間絶縁膜112と第2層間絶縁膜114を形成する。次に、工程34〜工程36において、ソース領域およびドレイン領域に対するスルーホール(第1スルーホール)109を形成する。   First, in step 1, the TFT substrate 101 is put into a manufacturing process. In Step 2 to Step 6, a patterned light shielding metal film 121 for blocking light to the channel layer of the TFT is formed. This light-shielding metal film is for shielding light incident on the TFT, particularly the channel portion. Next, in steps 7 to 14, a base three-layer film of amorphous Si (a-Si) film / silicon oxide (SiO) film / silicon nitride (SiN) film is formed, and the a-Si film is polycrystallized. By patterning, a first base film (SiN film) 122, a second base film (SiO film) 123, and a polycrystallized and patterned semiconductor layer (polycrystal Si layer) 105 are obtained. A TFT channel is formed in the semiconductor layer 105. Next, in Step 15 to Step 16, the gate insulating film 111 is formed using TEOS (tetraethoxysilane). Next, in steps 17 to 19, the impurity concentration in the semiconductor layer 105 serving as a TFT channel is adjusted by ion implantation of boron (B) serving as a p-type impurity. Subsequently, in Step 20 to Step 23, the gate electrode 106 is formed. Next, in Step 24 to Step 27, source / drain regions are formed in a predetermined region of the semiconductor layer 105 by ion implantation of phosphorus (P) as an n-type impurity. Next, in Step 28 to Step 33, a first interlayer insulating film 112 and a second interlayer insulating film 114 are formed. Next, in Step 34 to Step 36, a through hole (first through hole) 109 for the source region and the drain region is formed.

引き続き、工程37〜42において、Ti/Al−Si/Tiのメタル層をスパッタにより形成し、図5(b)に示したメタル配線加工工程によりソース電極108と、ドレイン電極となる配線107を形成する(図9下図ではソース電極のみ記載)。   Subsequently, in steps 37 to 42, a metal layer of Ti / Al-Si / Ti is formed by sputtering, and the source electrode 108 and the wiring 107 serving as the drain electrode are formed by the metal wiring processing step shown in FIG. (Only the source electrode is shown in the lower diagram of FIG. 9).

次に、工程43〜工程45において、ソース電極108を覆って有機絶縁膜(有機パッシベーション膜;有機PAS膜)を形成する。次に、工程46〜工程52において、コモン電極(対向電極)103を形成する。次いで、工程53〜工程55において、コモン電極103を覆って第3層間絶縁膜116を形成する。次に、工程56〜工程58において、ソース電極108に対するスルーホール(第2スルーホール)110を形成する。引き続き、工程59〜工程65において、ソース電極108に接続された櫛歯状の画素電極102を形成し、TFTが完成する。   Next, in Step 43 to Step 45, an organic insulating film (organic passivation film; organic PAS film) is formed so as to cover the source electrode 108. Next, in step 46 to step 52, the common electrode (counter electrode) 103 is formed. Next, in steps 53 to 55, a third interlayer insulating film 116 is formed so as to cover the common electrode 103. Next, in steps 56 to 58, a through hole (second through hole) 110 for the source electrode 108 is formed. Subsequently, in Step 59 to Step 65, the comb-like pixel electrode 102 connected to the source electrode 108 is formed, and the TFT is completed.

その後、TFTが形成されたTFT基板と、別途作製されたカラーフィルタ等が形成されたCF基板とを液晶を挟んで貼り合わせることにより液晶表示パネルとなる。更に、液晶表示パネル及び必要に応じバックライト等をフレームに組み込むことにより液晶表示装置が完成する。   Thereafter, a TFT substrate on which the TFT is formed and a CF substrate on which a separately prepared color filter or the like is formed are bonded to each other with a liquid crystal interposed therebetween, whereby a liquid crystal display panel is obtained. Furthermore, a liquid crystal display device is completed by incorporating a liquid crystal display panel and, if necessary, a backlight or the like into the frame.

図7に画素部の概略平面図を、図8に図7のAAラインでの断面図を示す。なお、符号116は第3層間絶縁膜である。メタル配線加工工程において、図5(b)に示す工程を用いることによりメタル配線のエッチング速度低下を抑制することのできるため、枚毎に安定したエッチング速度が得られ、処理能力を落とさずに再現性の良い加工を、処理条件を複雑化させることなく同一条件で行うことが可能となった。   FIG. 7 is a schematic plan view of the pixel portion, and FIG. 8 is a sectional view taken along line AA in FIG. Reference numeral 116 denotes a third interlayer insulating film. By using the process shown in Fig. 5 (b) in the metal wiring processing process, it is possible to suppress a decrease in the etching speed of the metal wiring, so that a stable etching speed can be obtained for each sheet, and the processing performance is not reduced. It has become possible to perform good processing under the same conditions without complicating the processing conditions.

以上、本実施例によれば、メタル配線をドライエッチングする場合であっても、メタル配線のエッチング速度低下を抑制することのできる液晶表示装置の製造方法を提供することができる。   As described above, according to this embodiment, it is possible to provide a method of manufacturing a liquid crystal display device that can suppress a decrease in the etching rate of the metal wiring even when the metal wiring is dry-etched.

なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。   In addition, this invention is not limited to an above-described Example, Various modifications are included. For example, the above-described embodiments have been described in detail for easy understanding of the present invention, and are not necessarily limited to those having all the configurations described.

101…TFT基板、102…画素電極、103…対向電極(コモン電極)、104…画素、105…半導体層、106…ゲート電極(走査信号線)、107…ドレイン電極(映像信号線)、108…ソース電極、109…第1スルーホール、110…第2スルーホール、111…ゲート絶縁膜、112…第1層間絶縁膜、113…有機絶縁膜(有機パッシベーション膜、有機PAS膜)、114…第2層間絶縁膜、115…レジスト膜、116…第3層間絶縁膜、121…遮光メタル膜、122…第1下地膜、123…第2下地膜、201…ドライエッチング装置のチャンバ(処理室)、210…ドライエッチング装置の上部電極、211…ドライエッチング装置の下部電極。 DESCRIPTION OF SYMBOLS 101 ... TFT substrate, 102 ... Pixel electrode, 103 ... Counter electrode (common electrode), 104 ... Pixel, 105 ... Semiconductor layer, 106 ... Gate electrode (scanning signal line), 107 ... Drain electrode (video signal line), 108 ... Source electrode 109 ... first through hole 110 ... second through hole 111 ... gate insulating film 112 ... first interlayer insulating film 113 ... organic insulating film (organic passivation film, organic PAS film) 114 ... second Interlayer insulating film, 115... Resist film, 116... Third interlayer insulating film, 121 .. light shielding metal film, 122... First base film, 123. ... upper electrode of dry etching apparatus, 211 ... lower electrode of dry etching apparatus.

Claims (11)

画素領域毎に配置された薄膜トランジスタを有する液晶表示装置の製造方法において、
基板上に形成された前記薄膜トランジスタのソース領域を覆ってTi/Al−Si/Tiの三層構造のメタル膜を形成する第1工程と、
前記基板をドライエッチング装置のチャンバへ搬入する第2工程と、
前記チャンバの内部へ塩素を含む反応ガスを供給し、プラズマ化して、前記メタル膜を所望の形状にエッチング加工してソース電極を形成する第3工程と、
前記チャンバの内部への前記反応ガスの供給を停止後、前記チャンバの内部を真空引きする第4工程と、
前記チャンバの内部を真空引きしながら酸素ガスを供給し、1.3Pa以下の圧力で20秒以上の酸素パージを行う第5工程と、を有することを特徴とする液晶表示装置の製造方法。
In a manufacturing method of a liquid crystal display device having a thin film transistor arranged for each pixel region,
Forming a Ti / Al-Si / Ti three-layer metal film covering a source region of the thin film transistor formed on the substrate;
A second step of carrying the substrate into a chamber of a dry etching apparatus;
A third step of supplying a reaction gas containing chlorine to the inside of the chamber, forming a plasma, and etching the metal film into a desired shape to form a source electrode;
A fourth step of evacuating the interior of the chamber after stopping the supply of the reaction gas to the interior of the chamber;
And a fifth step of supplying oxygen gas while evacuating the inside of the chamber and performing oxygen purge for 20 seconds or more at a pressure of 1.3 Pa or less.
請求項1記載の液晶表示装置の製造方法において、
前記第5工程は、前記酸素パージを20秒以上40秒以下の時間範囲で行うことを特徴とする液晶表示装置の製造方法。
In the manufacturing method of the liquid crystal display device of Claim 1,
In the fifth step, the oxygen purge is performed in a time range of not less than 20 seconds and not more than 40 seconds.
請求項1記載の液晶表示装置の製造方法において、
前記第5工程は、前記酸素ガスを1.0〜2.0L/minの流量で供給し、前記酸素ガスの圧力を1.3Pa以下の圧力範囲で行うことを特徴とする液晶表示装置の製造方法。
In the manufacturing method of the liquid crystal display device of Claim 1,
In the fifth step, the oxygen gas is supplied at a flow rate of 1.0 to 2.0 L / min, and the pressure of the oxygen gas is performed in a pressure range of 1.3 Pa or less. Method.
請求項1記載の液晶表示装置の製造方法において、
前記第3工程は、前記反応ガス中に窒素を含むことを特徴とする液晶表示装置の製造方法。
In the manufacturing method of the liquid crystal display device of Claim 1,
The third step is a method of manufacturing a liquid crystal display device, wherein the reaction gas contains nitrogen.
請求項1記載の液晶表示装置の製造方法において、
前記ソース電極は、櫛歯状の画素電極に接続されることを特徴とする液晶表示装置の製造方法。
In the manufacturing method of the liquid crystal display device of Claim 1,
The method of manufacturing a liquid crystal display device, wherein the source electrode is connected to a comb-like pixel electrode.
画素領域毎に配置された薄膜トランジスタを有する液晶表示装置の製造方法において、
基板上に形成された前記薄膜トランジスタのソース領域を覆ってTi/Al−Si/Tiの三層構造のメタル膜を形成する第1工程と、
前記メタル膜の上に所望の形状を有するレジスト膜を形成する第2工程と、
前記基板をドライエッチング装置のチャンバへ搬入する第3工程と、
前記チャンバの内部へ塩素を含む反応ガスを供給し、プラズマ化して、前記レジスト膜で覆われていない前記メタル膜をエッチング加工してソース電極を形成する第4工程と、
前記チャンバの内部への前記反応ガスの供給を停止後、前記チャンバの内部を真空引きする第5工程と、
前記チャンバの内部を真空引きしながら第1酸素ガスを供給し、1.3Pa以下の圧力で20秒以上の酸素パージを行う第6工程と、
前記チャンバの内部への前記第1酸素ガスの供給を停止し、真空引きを行う第7工程と、
前記チャンバの内部の圧力が13.3〜66.7Paの間となるように第2酸素ガスを供給する第8工程と、
前記第2酸素ガスをオゾン化して前記レジスト膜を除去する第9工程と、を有することを特徴とする液晶表示装置の製造方法。
In a manufacturing method of a liquid crystal display device having a thin film transistor arranged for each pixel region,
Forming a Ti / Al-Si / Ti three-layer metal film covering a source region of the thin film transistor formed on the substrate;
A second step of forming a resist film having a desired shape on the metal film;
A third step of carrying the substrate into a chamber of a dry etching apparatus;
A fourth step of supplying a reaction gas containing chlorine to the inside of the chamber, turning it into plasma, and etching the metal film not covered with the resist film to form a source electrode;
A fifth step of evacuating the interior of the chamber after stopping the supply of the reaction gas to the interior of the chamber;
A sixth step of supplying a first oxygen gas while evacuating the inside of the chamber and performing an oxygen purge for 20 seconds or more at a pressure of 1.3 Pa or less;
A seventh step of stopping the supply of the first oxygen gas into the chamber and evacuating;
An eighth step of supplying the second oxygen gas so that the pressure inside the chamber is between 13.3 and 66.7 Pa;
And a ninth step of removing the resist film by ozonizing the second oxygen gas.
請求項6記載の液晶表示装置の製造方法において、
前記第6工程は、前記酸素パージを20秒以上40秒以下の時間範囲で行うことを特徴とする液晶表示装置の製造方法。
In the manufacturing method of the liquid crystal display device of Claim 6,
In the sixth step, the oxygen purge is performed in a time range of 20 seconds to 40 seconds.
請求項6記載の液晶表示装置の製造方法において、
前記第6工程は、前記酸素ガスを1.0〜2.0L/minの流量で供給し、
前記第8工程は、前記第2酸素ガスの圧力を13.3Pa以上66.7Pa以下の圧力範囲で行うことを特徴とする液晶表示装置の製造方法。
In the manufacturing method of the liquid crystal display device of Claim 6,
In the sixth step, the oxygen gas is supplied at a flow rate of 1.0 to 2.0 L / min,
In the eighth step, the pressure of the second oxygen gas is performed in a pressure range of 13.3 Pa to 66.7 Pa.
画素領域毎に配置された薄膜トランジスタを有する液晶表示装置の製造方法において、
基板上に形成された前記薄膜トランジスタのソース領域を覆ってTi/Al−Si/Tiの三層構造のメタル膜を形成する第1工程と、
前記メタル膜の上に所望の形状を有するレジスト膜を形成する第2工程と、
前記基板をドライエッチング装置のチャンバへ搬入する第3工程と、
前記メタル膜の表面酸化層を除去する第4工程と、
前記チャンバの内部へ塩素を含む反応ガスを供給し、プラズマ化して、前記レジスト膜で覆われていない前記メタル膜をエッチング加工してソース電極を形成する第5工程と、
前記チャンバの内部への前記反応ガスの供給を停止後、前記チャンバの内部を真空引きする第6工程と、
前記チャンバの内部を真空引きしながら第1酸素ガスを供給し、1.3Pa以下の圧力で20秒以上の酸素パージを行う第7工程と、
前記チャンバの内部への前記第1酸素ガスの供給を停止し、真空引きを行う第8工程と、
前記チャンバの内部の圧力が13.3〜66.7Paの間となるように第2酸素ガスを供給する第9工程と、
前記第2酸素ガスをオゾン化して前記レジスト膜を除去する第10工程と、を有することを特徴とする液晶表示装置の製造方法。
In a manufacturing method of a liquid crystal display device having a thin film transistor arranged for each pixel region,
Forming a Ti / Al-Si / Ti three-layer metal film covering a source region of the thin film transistor formed on the substrate;
A second step of forming a resist film having a desired shape on the metal film;
A third step of carrying the substrate into a chamber of a dry etching apparatus;
A fourth step of removing the surface oxide layer of the metal film;
A fifth step of forming a source electrode by supplying a reaction gas containing chlorine to the inside of the chamber, forming a plasma, and etching the metal film not covered with the resist film;
A sixth step of evacuating the interior of the chamber after stopping the supply of the reaction gas to the interior of the chamber;
A seventh step of supplying a first oxygen gas while evacuating the inside of the chamber and performing an oxygen purge for 20 seconds or more at a pressure of 1.3 Pa or less;
An eighth step of stopping the supply of the first oxygen gas into the chamber and evacuating;
A ninth step of supplying a second oxygen gas so that the pressure inside the chamber is between 13.3 and 66.7 Pa;
And a tenth step of removing the resist film by ozonizing the second oxygen gas.
請求項9記載の液晶表示装置の製造方法において、
前記第4工程は、BClガスをプラズマ化して前記メタル膜の表面酸化層を除去する工程を含むことを特徴とする液晶表示装置の製造方法。
In the manufacturing method of the liquid crystal display device of Claim 9,
The method of manufacturing a liquid crystal display device, wherein the fourth step includes a step of removing a surface oxide layer of the metal film by converting BCl 3 gas into plasma.
請求項9記載の液晶表示装置の製造方法において、
前記第7工程は、0.3Pa以下の圧力で行うことを特徴とする液晶表示装置の製造方法。
In the manufacturing method of the liquid crystal display device of Claim 9,
The method of manufacturing a liquid crystal display device, wherein the seventh step is performed at a pressure of 0.3 Pa or less.
JP2013211331A 2013-10-08 2013-10-08 Method of manufacturing liquid crystal display device Pending JP2015076487A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013211331A JP2015076487A (en) 2013-10-08 2013-10-08 Method of manufacturing liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013211331A JP2015076487A (en) 2013-10-08 2013-10-08 Method of manufacturing liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2015076487A true JP2015076487A (en) 2015-04-20

Family

ID=53001120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013211331A Pending JP2015076487A (en) 2013-10-08 2013-10-08 Method of manufacturing liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2015076487A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180018409A (en) 2016-08-12 2018-02-21 도쿄엘렉트론가부시키가이샤 Substrate processing method and substrate processing apparatus
KR20180018411A (en) 2016-08-12 2018-02-21 도쿄엘렉트론가부시키가이샤 Plasma etching method and plasma etching system
JP2018041890A (en) * 2016-09-09 2018-03-15 東京エレクトロン株式会社 Plasma etching method
CN108417497A (en) * 2018-02-07 2018-08-17 信利(惠州)智能显示有限公司 A kind of etching technics of LTPS backboard wirings
KR20180133221A (en) * 2017-06-05 2018-12-13 도쿄엘렉트론가부시키가이샤 Etching method and etching apparatus
US10261373B2 (en) 2016-04-12 2019-04-16 Japan Display Inc. Display device and method of manufacturing the same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10261373B2 (en) 2016-04-12 2019-04-16 Japan Display Inc. Display device and method of manufacturing the same
KR20180018411A (en) 2016-08-12 2018-02-21 도쿄엘렉트론가부시키가이샤 Plasma etching method and plasma etching system
CN107731681A (en) * 2016-08-12 2018-02-23 东京毅力科创株式会社 Plasma-etching method and plasma etch system
KR20180018409A (en) 2016-08-12 2018-02-21 도쿄엘렉트론가부시키가이샤 Substrate processing method and substrate processing apparatus
TWI743155B (en) * 2016-08-12 2021-10-21 日商東京威力科創股份有限公司 Plasma etching method and plasma etching system
KR102013029B1 (en) * 2016-08-12 2019-08-21 도쿄엘렉트론가부시키가이샤 Plasma etching method and plasma etching system
KR102011567B1 (en) * 2016-08-12 2019-08-16 도쿄엘렉트론가부시키가이샤 Substrate processing method and substrate processing apparatus
JP2018041890A (en) * 2016-09-09 2018-03-15 東京エレクトロン株式会社 Plasma etching method
KR102033826B1 (en) * 2016-09-09 2019-10-17 도쿄엘렉트론가부시키가이샤 Plasma etching method
KR20180028949A (en) * 2016-09-09 2018-03-19 도쿄엘렉트론가부시키가이샤 Plasma etching method
KR20180133221A (en) * 2017-06-05 2018-12-13 도쿄엘렉트론가부시키가이샤 Etching method and etching apparatus
KR102136458B1 (en) * 2017-06-05 2020-07-21 도쿄엘렉트론가부시키가이샤 Etching method and etching apparatus
CN108417497A (en) * 2018-02-07 2018-08-17 信利(惠州)智能显示有限公司 A kind of etching technics of LTPS backboard wirings

Similar Documents

Publication Publication Date Title
JP7241942B2 (en) semiconductor equipment
JP2015076487A (en) Method of manufacturing liquid crystal display device
JP6851407B2 (en) Liquid crystal display device
JP6227396B2 (en) THIN FILM TRANSISTOR AND DISPLAY DEVICE USING THE SAME
JP5530860B2 (en) Method for manufacturing semiconductor device
TWI773335B (en) Display device
US8461630B2 (en) Semiconductor device and manufacturing method thereof
WO2012008080A1 (en) Thin-film transistor substrate
JP2011054950A (en) Method for manufacturing microcrystalline semiconductor film and thin film transistor
JP2008227368A (en) Thin film transistor, display apparatus using the same, and method of manufacturing the same
WO2016026207A1 (en) Array substrate and manufacturing method thereof, and display device
TW201421697A (en) Active matrix substrate, display device, and production method therefor
JP2008304830A (en) Method for manufacturing display device
JP4763568B2 (en) Transistor substrate
US20170012065A1 (en) Array substrate, a method for manufacturing the same, and display device
US11251207B2 (en) Method for preparing array substrate
JP2013105873A (en) Thin-film transistor
JP2011187859A (en) Display device and method of manufacturing the same
JP2010283060A (en) Display apparatus and manufacturing method thereof