JP2015069651A5 - - Google Patents

Claims (17)

1. コンピュータ読み取り可能な命令を保存するメモリと；
   前記命令を実行するよう構成された１つ又は複数のプロセッサとを備え； 前記プロセッサは、
   ミラーリングが適用される複数のストレージ装置の少なくとも１つを速いストレージ装置として設定し、
   ホストから書き込み要請されたデータへの命令を含む、第１書き込みコマンドを前記速いストレージ装置に送信し、
   ホストメモリ内に保存されたデータの前記ホストから書き込み要請されたデータにメモリロックを設定し、前記メモリロックされた前記データが前記複数のストレージ装置へ書き込まれた後に前記メモリロックを解除し、
   前記複数のストレージ装置の１つへの前記要請されたデータの書き込みについての情報に基づいて、前記第１書き込みコマンドを受信していなかったストレージ装置に対して、前記要請されたデータのためにトリムコマンドを送信することを特徴とするデータミラーリング制御装置。
2. 前記１つ又は複数のプロセッサは、複数の命令を実行するよう構成されており、
   前記プロセッサは、さらに、前記書き込みコマンドに応答する書き込み完了速度に基づいて、前記速いストレージ装置を設定するよう構成されていることを特徴とする、請求項１に記載のデータミラーリング制御装置。
3. 前記１つ又は複数のプロセッサは、複数の命令を実行するよう構成されており、
   前記プロセッサは、さらに、前記要請されたデータが前記速いストレージ装置に書き込まれた後に、前記ホストに前記要請されたデータが書き込まれたことを示す書き込み完了メッセージを送信するよう構成されていることを特徴とする、請求項１に記載のデータミラーリング制御装置。
4. 前記１つ又は複数のプロセッサは、複数の命令を実行するよう構成されており、
   前記プロセッサは、さらに、前記速いストレージ装置を周期的又は非周期的に変更するよう構成されていることを特徴とする、請求項１に記載のデータミラーリング制御装置。
5. 前記１つ又は複数のプロセッサは、複数の命令を実行するよう構成されており、
   前記プロセッサは、さらに、前記速いストレージ装置が変更されると、前記メモリロックされたデータに対する前記第１書き込みコマンドを新しい速いストレージ装置へ送信するよう構成されていることを特徴とする、請求項４に記載のデータミラーリング制御装置。
6. 前記１つ又は複数のプロセッサは、複数の命令を実行するよう構成されており、
   前記プロセッサは、さらに、前記速いストレージ装置を変更する条件が満たされていると決定したとき、前記メモリロックされたデータへの前記第１書き込みコマンドを第１ストレージ装置へ送信し、前記第１ストレージ装置が前記メモリロックした前記データの書き込み完了したとき、前記第１ストレージ装置を前記速いストレージ装置として設定することにより前記速いストレージ装置を変更するよう構成されていることを特徴とする、請求項４に記載のデータミラーリング制御装置。
7. 前記１つ又は複数のプロセッサは、複数の命令を実行するよう構成されており、
   前記プロセッサは、さらに、前記速いストレージ装置が故障したとき、前記メモリロックされたデータへの前記第１書き込みコマンドを故障していない他のストレージ装置へ送信するよう構成されていることを特徴とする、請求項１に記載のデータミラーリング制御装置。
8. 前記１つ又は複数のプロセッサは、複数の命令を実行するよう構成されており、
   前記プロセッサは、さらに、前記ホストに欠陥があるとき、前記複数のストレージ装置の各々に保存されているデータが同一であるか否かを決定し、保存されているデータが同一でなかったときには、前記速いストレージ装置に保存されているデータに基づいて前記複数のストレージ装置の中で前記速いストレージ装置として設定されていない１つ又は複数の他のストレージ装置に書き込みコマンドを送信するよう構成されていることを特徴とする、請求項１に記載のデータミラーリング制御装置。
9. 前記複数のストレージ装置は少なくとも１つのハードデスクドライブ（ＨＤＤ）であり、
   前記１つ又は複数のプロセッサは、複数の命令を実行するよう構成されており、
   前記プロセッサは、さらに、前記ＨＤＤが前記速いストレージ装置として設定されたミラーリングストレージ装置であれば、前記ホストによりランダムに書き込むよう要請されたデータへの命令を含むランダム書き込みコマンドを前記ホストにより順次に書き込むように要請されたデータへの命令を含む順次書き込みコマンドに変換し、
   前記順次書き込みコマンドを前記ＨＤＤに送信するように構成されていることを特徴とする、請求項１に記載のデータミラーリング制御装置。
10. コンピュータ読み取り可能な命令を保存するメモリと；
    前記命令を実行するよう構成された１つ又は複数のプロセッサとを備え；
    前記プロセッサは、
    ホストより書き込み要請されたデータの書き込みコマンドを複数のミラーリングストレージ装置へ送信し、前記要請されたデータが前記複数のミラーリングストレージの１つに書き込まれた後に、前記ホストへ前記要請されたデータの書き込み完了メッセージを送信し；
    前記要請されたデータの前記複数のミラーリングストレージ装置の１つへの書き込みに関する情報に基づいて、前記要請されたデータの前記書き込みコマンドを受信していなかったストレージ装置へトリムコマンドを送信するよう構成されていることを特徴とするデータミラーリング制御装置。
11. 前記１つ又は複数のプロセッサは、複数の命令を実行するよう構成されており、
    前記１つ又は複数のプロセッサは、さらに、前記複数のミラーリングストレージ装置の少なくとも１つを速いストレージ装置として設定し；前記速いストレージ装置を周期的又は非周期的に変更し；前記ホストにより書き込み要請されたデータの前記書き込みコマンドを前記速いストレージ装置へ送信するよう構成されていることを特徴とする、請求項１０に記載のデータミラーリング制御装置。
12. 前記１つ又は複数のプロセッサは、複数の命令を実行するよう構成されており、
    前記１つ又は複数のプロセッサは、さらに、前記速いストレージ装置が前記複数のミラーリングストレージ装置の第１の装置から前記ミラーリングストレージ装置の異なる１つに変更されると、
    前記要請されたデータの以前の速いストレージ装置への書き込みに関する情報に基づいて新しい速い装置へトリムコマンドを送信するよう構成されていることを特徴とする、請求項１１に記載のデータミラーリング制御装置。
13. 前記１つ又は複数のプロセッサは、複数の命令を実行するよう構成されており、
    前記１つ又は複数のプロセッサは、さらに、前記速いストレージ装置が前記複数のミラーリングストレージ装置の第１の装置から前記複数のミラーリングストレージ装置の異なる１つに変更されると、ガーベジコレクションコマンドを前記速いストレージ装置ではなくなったストレージ装置に送信するよう構成されていることを特徴とする、請求項１２に記載のデータミラーリング制御装置。
14. コンピュータ読み取り可能な命令を保存するメモリと；
    前記命令を実行するよう構成された１つ又は複数のプロセッサとを備え；
    前記プロセッサは、
    ホストからの書き込み要請に応答して複数のミラーリングストレージ装置に第１書き込みコマンドを送信し、前記第１書き込みコマンドは前記複数のミラーリングストレージ装置に対し要請されたデータを保存するよう指令するものであり、
    前記要請されたデータは、ホストに保存された第１データであり、前記書き込み要請は、前記第１データを前記複数のミラーリングストレージ装置の少なくとも１つに書き込む要請を示すものであり；
    前記書き込み要請に応答して、前記ホストにおいて前記第１データにメモリロックを設定し、前記第１データが前記複数のミラーリングストレージ装置への書き込みに応答して、前記ホストにおける前記第１データへの前記メモリロックを解除するよう構成されていることを特徴とするデータミラーリング制御装置。
15. 前記１つ又は複数のプロセッサは、複数の命令を実行するように構成されており、
    前記１つ又は複数のプロセッサは、さらに、前記第１ミラーリングストレージ装置が前記第１データの書き込みを完了したことを示す書き込み完了メッセージを受信した後に、前記複数のミラーリングストレージ装置の第１の装置に第２の書き込みコマンドを送信するよう構成されており、前記第１ミラーリングストレージ装置は、前記複数のミラーリングストレージ装置の中で、前記第１データの書き込みを、残った複数のミラーリングストレージ装置に対比して時間的に最も早いポイントで完了したストレージ装置であることを特徴とする、請求項１４に記載のデータミラーリング制御装置。
16. 前記１つ又は複数のプロセッサは、複数の命令を実行するように構成されており、
    前記１つ又は複数のプロセッサは、さらに、前記第１書き込みコマンドを受信したがディスエーブルされていない前記複数のミラーリングストレージ装置の中からすべての装置の前記第１データの書き込みの完了の決定に応答して、
    前記ホストでの前記第１データへの前記メモリロックを解除するように構成されていることを特徴とする、請求項１４に記載のデータミラーリング制御装置。
17. 前記１つ又は複数のプロセッサは、複数の命令を実行するように構成されており、
    前記１つ又は複数のプロセッサは、さらに、前記要請されたデータの前記書き込みコマンドを前記要請されたデータの前記書き込みコマンドを受信していないストレージ装置へ送信するよう構成されていることを特徴とする、請求項１０に記載のデータミラーリング制御装置。