JP2015043350A - Device and device manufacturing method - Google Patents

Device and device manufacturing method Download PDF

Info

Publication number
JP2015043350A
JP2015043350A JP2011278181A JP2011278181A JP2015043350A JP 2015043350 A JP2015043350 A JP 2015043350A JP 2011278181 A JP2011278181 A JP 2011278181A JP 2011278181 A JP2011278181 A JP 2011278181A JP 2015043350 A JP2015043350 A JP 2015043350A
Authority
JP
Japan
Prior art keywords
external connection
layer
connection electrode
capacitor
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011278181A
Other languages
Japanese (ja)
Inventor
憲郎 藤井
Norio Fujii
憲郎 藤井
哲夫 柴
Tetsuo Shiba
哲夫 柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RUBYCON CARLIT CO Ltd
Original Assignee
RUBYCON CARLIT CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RUBYCON CARLIT CO Ltd filed Critical RUBYCON CARLIT CO Ltd
Priority to JP2011278181A priority Critical patent/JP2015043350A/en
Priority to TW101148449A priority patent/TW201330036A/en
Priority to PCT/JP2012/008126 priority patent/WO2013094197A1/en
Publication of JP2015043350A publication Critical patent/JP2015043350A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/26Structural combinations of electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices with each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/008Terminals
    • H01G9/012Terminals specially adapted for solid capacitors

Abstract

PROBLEM TO BE SOLVED: To provide a miniaturized capacitor device having a large capacitance.SOLUTION: A capacitor element 5 includes: functional layers 31, 32 having a solid electrolyte layer 21 and an electrode layer 22 formed to cover each part of a surface 11 and a rear face 12 mutually facing on a tabular base body 10 to be a positive electrode; a first uncoated region 11a not covered with the functional layer 31 on the surface 11 of the base body 10; and a second uncoated region 12a not covered with the functional layer 32 on the rear face 12 of the base body 10. A device 1 includes: a capacitor unit 50 including at least one capacitor element 5; and at least one external connection electrode 91 which covers a first surface 71 formed by notching a part of a packaging member 99 covering the capacitor unit 50, together with the notches of each part of an insulating layer 41, the first uncoated region 11a, the second uncoated region 12a and an insulating layer 42, and is electrically connected to the base body 10 exposed on the first surface 71.

Description

本発明は、各種電子機器に採用されるコンデンサー素子を内蔵したデバイスに関するものである。   The present invention relates to a device incorporating a capacitor element employed in various electronic devices.

特許文献1には、コンデンサー素子とリードフレームの凸部を接続するときに高さが異なるが、陽極基体が曲がるのを避けるためリードフレームの凸部に段差を設けて陽極基体の湾曲を緩和するための高価な金型を製造することなく、コストが安く、漏れ電流値が良好なチップ状固体電解コンデンサーの提供することが記載されている。そのため、特許文献1には、表面に誘電体酸化皮膜層を有する平板状の弁作用金属からなる陽極基体、その端部を陽極部、この陽極基体の残部の前記誘電体酸化皮膜層上に半導体層、その上に導電体層を順に設けた固体電解コンデンサー素子がリードフレームに接続されており、且つリードフレームの一部を残して外装樹脂により封口されているチップ状固体電解コンデンサーにおいて、少なくとも弁作用金属基体の陽極部が金属線を介してリードフレームの陽極側に接続されているチップ状固体電解コンデンサーが記載されている。   In Patent Document 1, although the height differs when connecting the capacitor element and the convex part of the lead frame, a step is provided on the convex part of the lead frame to prevent the anode base from being bent, thereby relaxing the curvature of the anode base. Therefore, it is described that a chip-shaped solid electrolytic capacitor having a low cost and a good leakage current value can be provided without manufacturing an expensive metal mold. For this reason, Patent Document 1 discloses that an anode base made of a flat valve-acting metal having a dielectric oxide film layer on the surface, an end portion of the anode base, and a semiconductor on the dielectric oxide film layer of the remainder of the anode base. In a chip-shaped solid electrolytic capacitor in which a solid electrolytic capacitor element having a layer and a conductor layer provided thereon in order is connected to a lead frame and sealed by an exterior resin leaving a part of the lead frame, at least a valve A chip-shaped solid electrolytic capacitor is described in which the anode portion of the working metal substrate is connected to the anode side of the lead frame via a metal wire.

特開2003−264125号公報JP 2003-264125 A

スマートフォンなどの携帯情報端末を含む電子機器の高機能化および小型軽量化に伴って、電子機器のCPU周りに用いられるコンデンサーデバイスにも小型化および大容量化が要求されている。特許文献1に開示された技術においては、コンデンサー素子の陽極部とリードフレームの陽極側とを外装樹脂の内部で金属線により接続している。このため、外装樹脂は、コンデンサー素子に加え、金属線および金属線とリードフレームとの接続部分を含めた領域(体積)、すなわちコンデンサーデバイスの容量拡大に寄与しないコンデンサー素子以外の領域を覆うように成形される。   As electronic devices including portable information terminals such as smartphones become more functional and smaller and lighter, capacitor devices used around the CPU of electronic devices are also required to be smaller and larger in capacity. In the technique disclosed in Patent Document 1, the anode part of the capacitor element and the anode side of the lead frame are connected by a metal wire inside the exterior resin. For this reason, in addition to the capacitor element, the exterior resin covers the region (volume) including the connection portion between the metal wire and the metal wire and the lead frame, that is, the region other than the capacitor element that does not contribute to the capacity expansion of the capacitor device. Molded.

本発明の態様の1つは、陽極となる板状の基体の対峙する一方の面および他方の面のそれぞれの一部を覆うように形成された固体電解質層および電極層を備えた機能層を含むコンデンサー素子であって、基体の一方の面の機能層により覆われていない第1の非被覆領域と、基体の他方の面の機能層により覆われていない第2の非被覆領域とを備えたコンデンサー素子を少なくとも1つ含むコンデンサーユニットと、コンデンサーユニットを覆うパッケージング部材の一部を、基体の第1の非被覆領域の一部および第2の非被覆領域の一部とともに貫くことにより形成された第1の面を覆い、第1の面に露出した基体に電気的に接続された少なくとも1つの外部接続用電極とを有するデバイスである。   One of the aspects of the present invention includes a functional layer including a solid electrolyte layer and an electrode layer formed so as to cover a part of one side and the other side of a plate-like substrate that serves as an anode. A capacitor element including a first uncovered region that is not covered by a functional layer on one side of the substrate and a second uncovered region that is not covered by a functional layer on the other side of the substrate. A capacitor unit including at least one capacitor element and a part of a packaging member covering the capacitor unit are formed together with a part of the first uncovered region and a part of the second uncovered region of the substrate. A device having at least one external connection electrode that covers the first surface and is electrically connected to the substrate exposed on the first surface.

このデバイスは、モールド樹脂などのパッケージング部材でコンデンサーユニットを覆った後に、その一部を貫くように形成された第1の面を覆う外部接続用電極を含み、外部接続用電極は第1の面に露出した基体に電気的に接続される。このため、外部接続用電極は基体に対して直に接続され、金属線を省略できる。したがって、コンデンサーの容量拡大に寄与しない金属線のスペースを削減でき、スペース効率を高くすることができる。   The device includes an external connection electrode that covers a first surface formed so as to penetrate a part of the capacitor unit after the capacitor unit is covered with a packaging member such as a mold resin. The external connection electrode is a first electrode. It is electrically connected to the substrate exposed on the surface. For this reason, the electrode for external connection is directly connected with respect to a base | substrate, and a metal wire can be abbreviate | omitted. Therefore, the space of the metal wire that does not contribute to the capacity expansion of the capacitor can be reduced, and the space efficiency can be increased.

コンデンサーユニットは、積層され、機能層の少なくとも一部を介して電気的に接続された複数のコンデンサー素子を含んでいてもよく、少なくとも1つの外部接続用電極は、複数のコンデンサー素子の少なくともいずれかの基体が露出した第1の面を覆う外部接続用電極を含んでいてもよい。複数のコンデンサー素子が積層されたコンデンサーユニットを含むデバイスであっても、金属線を用いずに基体と外部接続用電極とを直に接続できる。   The capacitor unit may include a plurality of capacitor elements stacked and electrically connected via at least a part of the functional layer, and the at least one external connection electrode is at least one of the plurality of capacitor elements. An external connection electrode may be included to cover the first surface where the substrate is exposed. Even in a device including a capacitor unit in which a plurality of capacitor elements are stacked, the base and the external connection electrode can be directly connected without using a metal wire.

第1の非被覆領域および第2の非被覆領域は、一方の面および他方の面の対峙する位置に配置されていることが望ましい。   It is desirable that the first uncovered region and the second uncovered region are arranged at positions where one surface and the other surface face each other.

第1の面は、パッケージング部材の一部を、基体の第1の非被覆領域の一部および第2の非被覆領域の一部とともに切り欠いた端面を含んでいてもよく、少なくとも1つの外部接続用電極は、端面を覆うとともにコンデンサーユニットの一部を覆う外部接続用電極を含んでいてもよい。パッケージング部材の内部における配線用のスペースを削減または省略できる。このため、パッケージング部材で覆われるスペースの内部においてコンデンサーの容量拡大に寄与しない配線用のスペースを削減または省略でき、パッケージング部材で覆われるスペースをコンデンサーとして機能するスペースとして有効に使用できる。したがって、スペース効率が高く、小型で大容量のデバイスを提供できる。   The first surface may include an end surface in which a part of the packaging member is cut out together with a part of the first uncovered region and a part of the second uncovered region of the base, and at least one The external connection electrode may include an external connection electrode that covers the end surface and covers a part of the capacitor unit. The wiring space inside the packaging member can be reduced or omitted. For this reason, the space for wiring which does not contribute to the capacity expansion of the capacitor inside the space covered with the packaging member can be reduced or omitted, and the space covered with the packaging member can be effectively used as a space functioning as a capacitor. Therefore, it is possible to provide a device with high space efficiency, a small size and a large capacity.

さらに、このデバイスにおいては、モールド樹脂などのパッケージング部材で覆われるスペースに占める配線用のスペースを削減または省略できるので、電流経路を短くすることが可能となり、低ESLのデバイスを提供できる。   Further, in this device, since the space for wiring occupying the space covered with the packaging member such as mold resin can be reduced or omitted, the current path can be shortened and a low ESL device can be provided.

コンデンサー素子は、基体の第1の非被覆領域を機能層に対して絶縁する第1の絶縁層と、基体の第2の非被覆領域を機能層に対して絶縁する第2の絶縁層とを含み、第1の面は、第1の絶縁層の一部および第2の絶縁層の一部を含めて貫いていることが望ましい。第1の面は、パッケージング部材の一部を、第1の絶縁層の一部、第1の非被覆領域の一部、第2の非被覆領域の一部および第2の絶縁層の一部とともに切り欠いた端面を含んでいてもよく、少なくとも1つの外部接続用電極は、端面を覆うとともにコンデンサーユニットの一部を覆う外部接続用電極を含んでいてもよい。   The capacitor element includes a first insulating layer that insulates the first uncovered region of the base body from the functional layer, and a second insulating layer that insulates the second non-covered region of the base body from the functional layer. In addition, it is preferable that the first surface penetrates including a part of the first insulating layer and a part of the second insulating layer. The first surface includes a part of the packaging member, a part of the first insulating layer, a part of the first non-covered region, a part of the second non-covered region, and a part of the second insulating layer. The end face cut out together with the part may be included, and the at least one external connection electrode may include an external connection electrode that covers the end face and part of the capacitor unit.

少なくとも1つの外部接続用電極は、四角形の基体の4隅の少なくともいずれかが露出した、1または複数の第1の面を覆う外部接続用電極を含んでいてもよく、基体の4辺の少なくともいずれかが露出した、1または複数の第1の面を覆う外部接続用電極を含んでいてもよい。   The at least one external connection electrode may include an external connection electrode that covers one or a plurality of first surfaces in which at least any one of the four corners of the quadrangular base body is exposed. An external connection electrode may be included to cover one or a plurality of first surfaces exposed.

少なくとも1つの外部接続用電極は、溶射された金属層、蒸着された金属層、および導電性ペースト製の金属層の少なくともいずれかを含むことが望ましい。典型的な外部接続用電極は、粉霧状にした導電性金属を第1の面に溶射することにより形成されたメタリコン電極である。   The at least one external connection electrode desirably includes at least one of a sprayed metal layer, a deposited metal layer, and a metal layer made of a conductive paste. A typical external connection electrode is a metallicon electrode formed by spraying a conductive metal in a mist form on a first surface.

コンデンサー素子は、基体を貫き、一方の面および他方の面のそれぞれに形成された機能層の電極層を電気的に接続する貫通電極を含み、少なくとも1つの外部接続用電極は、四角形の基体の4隅または4辺のいずれかの位置に形成された複数の第1の面をそれぞれ覆う複数の外部接続用電極を含むことが望ましい。デバイスは、コンデンサーユニットを搭載する基板を有することが望ましい。   The capacitor element includes a through electrode that penetrates the base and electrically connects the electrode layers of the functional layer formed on each of the one surface and the other surface, and the at least one external connection electrode is formed of a rectangular base. It is desirable to include a plurality of external connection electrodes that respectively cover the plurality of first surfaces formed at any of the four corners or the four sides. The device desirably has a substrate on which the capacitor unit is mounted.

本発明の異なる態様の1つは、上記のデバイスが実装されたプリント配線板およびそのプリント配線板を有する電子機器である。   One of the different aspects of the present invention is a printed wiring board on which the above-described device is mounted and an electronic apparatus having the printed wiring board.

本発明のさらに異なる態様の1つは、コンデンサーユニットを有するデバイスを製造する方法である。コンデンサーユニットは、陽極となる板状の基体の対峙する一方の面および他方の面のそれぞれの一部を覆うように形成された固体電解質層および電極層を備えた機能層を含むコンデンサー素子であって、基体の一方の面の機能層により覆われていない第1の非被覆領域と、基体の他方の面の機能層により覆われていない第2の非被覆領域とを備えたコンデンサー素子を少なくとも1つ含み、当該方法は、コンデンサーユニットをパッケージング部材で覆い、パッケージング部材の一部を、基体の第1の非被覆領域の一部および第2の非被覆領域の一部とともに貫くことと、貫くことにより形成された第1の面を導電性部材で覆い、第1の面に露出した基体に電気的に接続される少なくとも1つの外部接続用電極を形成することとを有する。   One further different aspect of the present invention is a method of manufacturing a device having a capacitor unit. The capacitor unit is a capacitor element including a functional layer including a solid electrolyte layer and an electrode layer formed so as to cover a part of one side and the other side of a plate-like substrate serving as an anode. And a capacitor element comprising at least a first uncovered region not covered by the functional layer on one surface of the substrate and a second uncovered region not covered by the functional layer on the other surface of the substrate. And the method includes covering the capacitor unit with a packaging member and penetrating a portion of the packaging member with a portion of the first uncovered region and a portion of the second uncovered region of the substrate. Covering the first surface formed by the penetration with a conductive member, and forming at least one external connection electrode electrically connected to the base exposed on the first surface.

コンデンサーユニットは、積層され、機能層の少なくとも一部を介して電気的に接続された複数のコンデンサー素子を含んでいてもよく、少なくとも1つの外部接続用電極を形成することは、複数のコンデンサー素子の少なくともいずれかの基体が露出した第1の面を覆う外部接続用電極を形成することを含んでいてもよい。   The capacitor unit may include a plurality of capacitor elements stacked and electrically connected via at least a part of the functional layer, and forming at least one external connection electrode may be a plurality of capacitor elements. Forming an external connection electrode that covers the first surface where at least one of the substrates is exposed.

貫くことは、パッケージング部材の一部を、基体の第1の非被覆領域の一部および第2の非被覆領域の一部とともに切り欠くことを含んでいてもよく、少なくとも1つの外部接続用電極を形成することは、切り欠くことにより形成された端面を覆うとともにコンデンサーユニットの一部を覆う外部接続用電極を形成することを含んでいてもよい。   Puncturing may include cutting out a portion of the packaging member along with a portion of the first uncovered region and a portion of the second uncovered region of the substrate for at least one external connection Forming the electrode may include forming an external connection electrode that covers the end surface formed by the cutout and covers a part of the capacitor unit.

コンデンサー素子は、基体の第1の非被覆領域を機能層に対して絶縁する第1の絶縁層と、基体の第2の非被覆領域を機能層に対して絶縁する第2の絶縁層とを含み、貫くことは、第1の絶縁層の一部および第2の絶縁層の一部を含めて貫くことを含むことが望ましい。貫くことは、パッケージング部材の一部を、第1の絶縁層の一部、第1の非被覆領域の一部、第2の非被覆領域の一部および第2の絶縁層の一部とともに切り欠くことを含んでいてもよく、少なくとも1つの外部接続用電極を形成することは、切り欠くことにより形成された端面を覆うとともにコンデンサーユニットの一部を覆う外部接続用電極を形成することを含んでいてもよい。   The capacitor element includes a first insulating layer that insulates the first uncovered region of the base body from the functional layer, and a second insulating layer that insulates the second non-covered region of the base body from the functional layer. Including and penetrating preferably includes penetrating part of the first insulating layer and part of the second insulating layer. Penetrating means that part of the packaging member is part of the first insulating layer, part of the first uncovered region, part of the second uncovered region and part of the second insulating layer. The formation of at least one external connection electrode may include forming an external connection electrode that covers the end face formed by the cutout and covers a part of the capacitor unit. May be included.

少なくとも1つの外部接続用電極を形成することは、第1の面に金属を溶射すること、金属を蒸着すること、および導電性ペーストを塗布することのいずれかを含むことが望ましい。   Preferably, forming the at least one external connection electrode includes any one of spraying a metal on the first surface, depositing the metal, and applying a conductive paste.

本発明に係るデバイスを搭載したプリント配線板の一部を示す断面図。Sectional drawing which shows a part of printed wiring board carrying the device which concerns on this invention. デバイスの概要を示す斜視図。The perspective view which shows the outline | summary of a device. デバイスを、電極層を除いた状態で示す斜視図。The perspective view which shows a device in the state except the electrode layer. デバイスを、モールド樹脂を透かした状態で示す平面図。The top view which shows a device in the state which watermarked the mold resin. デバイスのV−V断面図(図4のV−V断面)。VV sectional view of a device (VV section of Drawing 4). 基板にコンデンサー素子を搭載する様子を示す断面図。Sectional drawing which shows a mode that a capacitor | condenser element is mounted in a board | substrate. 基板とコンデンサーユニットとをモールド樹脂により一体に成形する様子を示す断面図。Sectional drawing which shows a mode that a board | substrate and a capacitor | condenser unit are integrally shape | molded by mold resin. モールド体を切断する様子を示す断面図。Sectional drawing which shows a mode that a mold body is cut | disconnected. 端面に電極層を積層する様子を示す断面図。Sectional drawing which shows a mode that an electrode layer is laminated | stacked on an end surface. 異なるデバイスを、モールド樹脂を透かした状態で示す平面図。The top view which shows a different device in the state which watermarked the mold resin. 図10に示すデバイスを、電極層を透かした状態で示す斜視図。The perspective view which shows the device shown in FIG. 10 in the state which watermarked the electrode layer. さらに異なるデバイスを、モールド樹脂を透かした状態で示す平面図。Furthermore, the top view which shows a different device in the state which watermarked the mold resin. さらに異なるデバイスを、モールド樹脂を透かした状態で示す平面図。Furthermore, the top view which shows a different device in the state which watermarked the mold resin. 図13に示すデバイスのXIV−XIV断面図(図13のXIV−XIV断面)。XIV-XIV sectional drawing of the device shown in FIG. 13 (XIV-XIV section of FIG. 13). さらに異なるデバイスを、電極層を除いた状態で示す斜視図。Furthermore, the perspective view which shows a different device in the state except the electrode layer. 図15に示すデバイスのXVI−XVI断面図(図15のXVI−XVI断面)。XVI-XVI sectional drawing of the device shown in FIG. 15 (XVI-XVI cross section of FIG. 15). さらに異なるデバイスを示す断面図。Furthermore, sectional drawing which shows a different device. さらに異なるデバイスを示す断面図。Furthermore, sectional drawing which shows a different device. さらに異なるデバイスを示す断面図。Furthermore, sectional drawing which shows a different device.

図1に、本発明に係るデバイスを搭載したプリント配線板の一部を断面図により示している。プリント配線板100は、スマートフォンやノート型のパーソナルコンピュータなどの携帯情報端末を含む電子機器に搭載されるプリント基板であって、表面100aにはCPU200が搭載されており、裏面100bにはコンデンサーユニット50を含むデバイス(コンデンサーデバイス)1が搭載されている。CPU200の電源端子201と、デバイス1の接続電極(外部接続用の電極端子)91および92とは、プリント基板100を貫通する貫通電極101により電気的に接続されており、デバイス1は、デカップリンングコンデンサーまたはバイパスコンデンサーとして機能する。   FIG. 1 is a sectional view showing a part of a printed wiring board on which a device according to the present invention is mounted. The printed wiring board 100 is a printed circuit board mounted on an electronic device including a portable information terminal such as a smartphone or a notebook personal computer. The front surface 100a has a CPU 200 mounted thereon, and the back surface 100b has a capacitor unit 50. A device (capacitor device) 1 including is mounted. The power terminal 201 of the CPU 200 and the connection electrodes (electrode terminals for external connection) 91 and 92 of the device 1 are electrically connected by the through electrode 101 that penetrates the printed circuit board 100, and the device 1 is decoupled. Functions as a condenser or bypass condenser.

図2に、デバイス1の概要を斜視図により示している。デバイス1は、基板90と、基板90の搭載側の面90aに搭載されたコンデンサーユニット50と、基板90およびコンデンサーユニット50の一方の面(第1の面、端面)71を除き基板90およびコンデンサーユニット50を覆う外装用の部材(パッケージング部材、モールド樹脂)99と、端面71を覆う電極層81とを含む。端面71は、基板90およびコンデンサーユニット50がモールド樹脂99により薄い直方体状(板状)となるように一体に成形されたモールド体60の一端(一部、右側面)63aをカットすることにより形成されている。端面71を覆う電極層81は、端面71に面一になるように表れたコンデンサーユニット50の第1の電極部(陽極部)51と電気的に接続され、外部接続用の引き出し電極層および外部接続用の電極端子(外部接続用電極)91を兼ねる。モールド樹脂99としては、エポキシ樹脂などの封止樹脂が挙げられる。   FIG. 2 is a perspective view showing an outline of the device 1. The device 1 includes the substrate 90 and the capacitor except for the substrate 90, the capacitor unit 50 mounted on the surface 90a on the mounting side of the substrate 90, and one surface (first surface, end surface) 71 of the substrate 90 and the capacitor unit 50. An exterior member (packaging member, mold resin) 99 that covers the unit 50 and an electrode layer 81 that covers the end surface 71 are included. The end surface 71 is formed by cutting one end (a part of the right side surface) 63a of the molded body 60 that is integrally formed so that the substrate 90 and the capacitor unit 50 are formed into a thin rectangular parallelepiped shape (plate shape) with the mold resin 99. Has been. The electrode layer 81 covering the end surface 71 is electrically connected to the first electrode portion (anode portion) 51 of the capacitor unit 50 that appears so as to be flush with the end surface 71, and is connected to the lead electrode layer for external connection and the outside It also serves as an electrode terminal (external connection electrode) 91 for connection. An example of the mold resin 99 is a sealing resin such as an epoxy resin.

このデバイス1では、コンデンサーユニット50の陽極部51が外装を兼ねた電極層81により電気的に接続されている。典型的な電極層81は、アトマイズ法などにより粉霧状にした金属を端面71に溶射する(吹き付ける)ことにより形成(付着)されたメタリコン電極である。端面71に溶射される金属としては、金、銀、銅およびアルミニウムなどの導電性金属が挙げられるが、導電性およびコストのバランスを考慮すると銅が好適である。なお、電極層81は、金属蒸着または導電性ペーストを塗布することにより形成されていてもよい。   In this device 1, the anode part 51 of the capacitor unit 50 is electrically connected by an electrode layer 81 that also serves as an exterior. A typical electrode layer 81 is a metallicon electrode formed (attached) by spraying (spraying) a metal atomized by an atomizing method or the like onto the end surface 71. Examples of the metal sprayed on the end surface 71 include conductive metals such as gold, silver, copper, and aluminum. Copper is preferable in consideration of a balance between conductivity and cost. The electrode layer 81 may be formed by metal deposition or applying a conductive paste.

図3に、デバイス1を、電極層81を除いた状態で斜視図により示している。モールドされたコンデンサーユニット50は、上下に積層された2つのコンデンサー素子5を含む。コンデンサー素子5は、固体電解コンデンサー素子であり、ほぼ正方形状にカットされた薄膜状(板状)の弁作用基体(基体)10と、基体10の上下に対峙する両面11および12に形成された誘電体酸化皮膜20と、基体10の表面(一方の面)11の側の誘電体酸化皮膜20の上に積層された第1のコンデンサー機能層(機能層)31と、基体10の裏面(他方の面)12の側の誘電体酸化皮膜20の上に積層された第2のコンデンサー機能層(機能層)32と、第1の機能層31の周縁35の全部(全周)を覆うように基体10の表面11の側の誘電体酸化皮膜20の上に直に積層された第1の絶縁層41と、第2の機能層32の周縁36の全部(全周)を覆うように基体10の裏面12の側の誘電体酸化皮膜20の上に直に積層された第2の絶縁層42とを含む。   FIG. 3 is a perspective view of the device 1 with the electrode layer 81 removed. The molded capacitor unit 50 includes two capacitor elements 5 stacked one above the other. The capacitor element 5 is a solid electrolytic capacitor element, and is formed on a thin film (plate-like) valve action base body (base body) 10 cut into a substantially square shape, and on both surfaces 11 and 12 facing the top and bottom of the base body 10. Dielectric oxide film 20, first capacitor functional layer (functional layer) 31 laminated on dielectric oxide film 20 on the surface (one surface) 11 side of substrate 10, and back surface (other surface) of substrate 10 The second capacitor functional layer (functional layer) 32 laminated on the dielectric oxide film 20 on the 12 side, and the entire peripheral edge 35 of the first functional layer 31 (entire circumference). The base body 10 is covered so as to cover the first insulating layer 41 directly laminated on the dielectric oxide film 20 on the surface 11 side of the base body 10 and the entire periphery (entire circumference) 36 of the second functional layer 32. Directly laminated on the dielectric oxide film 20 on the back surface 12 side And and a second insulating layer 42.

第1の機能層31および第2の機能層32と、第1の絶縁層41および第2の絶縁層42とは、それぞれ、基体10を挟んで上下に対峙する位置(範囲)に配置されている。このデバイス1の端面71は、モールド樹脂99を含めて第1の絶縁層41、基体10、第2の絶縁層42および基板90を切り欠く(切断する、カットする)ことにより形成された段差のない平坦(面一)な面である。このため、端面71は、モールド樹脂99が門型状に表れた端部99eと、基板90の方形状の端部90eと、これらに挟まれるように上方から順番に積層された2つのコンデンサー素子5の第1の絶縁層41の方形状の端部41eと、基体10の方形状の端部10eと、第2の絶縁層42の方形状の端部42eと、第1の絶縁層41の方形状の端部41eと、基体10の方形状の端部10eと、第2の絶縁層42の方形状の端部42eとを含む。したがって、端面71には、それぞれのコンデンサー素子5の基体10の1辺13aを含む部分(端部)10eが、第1の絶縁層41および第2の絶縁層42に挟まれた状態で表れる(露出する)ことにより、コンデンサーユニット50の陽極部51が形成されている。   The first functional layer 31 and the second functional layer 32, and the first insulating layer 41 and the second insulating layer 42 are arranged at positions (ranges) facing each other up and down across the base body 10, respectively. Yes. The end surface 71 of the device 1 is a step formed by cutting (cutting or cutting) the first insulating layer 41, the base 10, the second insulating layer 42, and the substrate 90 including the mold resin 99. There is no flat surface. For this reason, the end surface 71 includes two capacitor elements in which the end portion 99e in which the mold resin 99 appears in a gate shape, the rectangular end portion 90e of the substrate 90, and the capacitor 90 are sequentially stacked from above so as to be sandwiched between them. 5 of the first insulating layer 41, the rectangular end portion 41e of the base 10, the square end portion 42e of the second insulating layer 42, and the first insulating layer 41 A square end 41 e, a square end 10 e of the base 10, and a square end 42 e of the second insulating layer 42 are included. Therefore, a portion (end portion) 10e including one side 13a of the base 10 of each capacitor element 5 appears on the end face 71 in a state of being sandwiched between the first insulating layer 41 and the second insulating layer 42 ( As a result, the anode part 51 of the capacitor unit 50 is formed.

なお、第1の絶縁層41および第2の絶縁層42を設けずに、基体10の両面11および12を覆う誘電体酸化皮膜20により、第1および第2の機能層31および32と電極層81との絶縁をとるようにすることもできる。誘電体酸化皮膜20の上に第1および第2の絶縁層41および42を積層することにより、第1および第2の機能層31および32と電極層81との絶縁性をいっそう向上させることができ、さらに、複数のコンデンサー素子5を上下に安定的に積層しやすくできる。   The first and second functional layers 31 and 32 and the electrode layer are formed by the dielectric oxide film 20 that covers the both surfaces 11 and 12 of the substrate 10 without providing the first insulating layer 41 and the second insulating layer 42. It is also possible to take insulation from 81. By laminating the first and second insulating layers 41 and 42 on the dielectric oxide film 20, it is possible to further improve the insulation between the first and second functional layers 31 and 32 and the electrode layer 81. In addition, the plurality of capacitor elements 5 can be easily and stably stacked one above the other.

図4に、デバイス1を、モールド樹脂99を透かした状態で平面図により示している。このコンデンサーユニット50の陽極部51は、基体10の4辺13a〜13dのうちの1辺13aを含む部分(端部)10eが端面71に表れることにより形成されている。なお、陽極部51は基体10の他の3辺13b〜13dを含む部分を上記と同様にモールド樹脂99とともにカットして端面として露出させることにより形成してもよく、4辺13a〜13dのうちの2辺以上が表れるような端面を形成してもよい。   FIG. 4 is a plan view showing the device 1 in a state where the mold resin 99 is seen through. The anode portion 51 of the capacitor unit 50 is formed by a portion (end portion) 10 e including one side 13 a among the four sides 13 a to 13 d of the base body 10 appearing on the end surface 71. The anode portion 51 may be formed by cutting the portion including the other three sides 13b to 13d of the base 10 together with the mold resin 99 in the same manner as described above, and exposing it as an end face, out of the four sides 13a to 13d. You may form the end surface which two or more sides of appear.

図5に、デバイス1のさらに詳細な構成をV−V断面図(図4のV−V断面)により示している。それぞれのコンデンサー素子5の第1の機能層31は、基体10の、エッチングなどにより多孔質化された表面11に形成された誘電体酸化皮膜20の上に順次積層された固体電解質層21と、電極層(陰極層)22a(22)とを含む。コンデンサー素子5の第2の機能層32は、基体10の、エッチングなどにより多孔質化された裏面12に形成された誘電体酸化皮膜20の上に順次積層された固体電解質層21と、電極層(陰極層)22b(22)とを含む。   FIG. 5 shows a more detailed configuration of the device 1 by a VV cross-sectional view (VV cross-section of FIG. 4). The first functional layer 31 of each capacitor element 5 includes a solid electrolyte layer 21 sequentially laminated on the dielectric oxide film 20 formed on the surface 11 of the base body 10 made porous by etching or the like, Electrode layer (cathode layer) 22a (22). The second functional layer 32 of the capacitor element 5 includes a solid electrolyte layer 21 sequentially laminated on the dielectric oxide film 20 formed on the back surface 12 of the substrate 10 made porous by etching or the like, and an electrode layer. (Cathode layer) 22b (22).

コンデンサー素子5は、基体10の表面11の第1の機能層31により覆われていない第1の非被覆領域11aと、基体10の裏面12の第2の機能層32により覆われていない第2の非被覆領域12aとを含む。さらに、コンデンサー素子5は、基体10の第1の非被覆領域11aを第1の機能層31に対して絶縁する第1の絶縁層41と、基体10の第2の非被覆領域12aを第2の機能層32に対して絶縁する第2の絶縁層42とを含む。第1の絶縁層41は、基体10の表面11の側の誘電体酸化皮膜20の上に、第1の機能層31の周縁35の全周を覆うように積層され、第2の絶縁層42は、基体10の裏面12の側の誘電体酸化皮膜20の上に、第2の機能層32の周縁36の全周を覆うように積層されている。したがって、第1および第2の絶縁層41および42とともに基体10の第1の非被覆領域11aの一部および第2の非被覆領域12aの一部を貫くように端面71を形成することにより、端面71に表れた基体10と、第1および第2の機能層31および32とを第1および第2の絶縁層41および42により絶縁できる。   The capacitor element 5 includes a first uncovered region 11 a that is not covered by the first functional layer 31 on the surface 11 of the base 10 and a second non-covered region that is not covered by the second functional layer 32 on the back surface 12 of the base 10. And an uncovered region 12a. Further, the capacitor element 5 includes a first insulating layer 41 that insulates the first uncovered region 11a of the base 10 from the first functional layer 31, and a second non-covered region 12a of the base 10 as the second. And a second insulating layer 42 that insulates the functional layer 32. The first insulating layer 41 is laminated on the dielectric oxide film 20 on the surface 11 side of the base 10 so as to cover the entire periphery of the peripheral edge 35 of the first functional layer 31, and the second insulating layer 42. Is laminated on the dielectric oxide film 20 on the back surface 12 side of the substrate 10 so as to cover the entire periphery of the peripheral edge 36 of the second functional layer 32. Therefore, by forming the end face 71 so as to penetrate a part of the first uncovered region 11a and a part of the second uncovered region 12a of the base 10 together with the first and second insulating layers 41 and 42, The base 10 appearing on the end face 71 and the first and second functional layers 31 and 32 can be insulated by the first and second insulating layers 41 and 42.

それぞれのコンデンサー素子5は、さらに、基体10の中央を貫く貫通孔(スルーホール)15と、貫通孔15の内周面15cに形成された第3のコンデンサー機能層(機能層)33とを含む。第3の機能層33は、基体10を覆う誘電体酸化皮膜20に接する側から順次積層された固体電解質層21と、貫通孔15に銀ペーストなどの導電性ペーストが充填されることにより形成された貫通電極19とを含む。このため、第1の機能層31の陰極層22aと第2の機能層32の陰極層22bとは、第3の機能層33の貫通電極19により電気的に接続されている。   Each capacitor element 5 further includes a through hole (through hole) 15 penetrating the center of the base 10 and a third capacitor functional layer (functional layer) 33 formed on the inner peripheral surface 15 c of the through hole 15. . The third functional layer 33 is formed by filling the solid electrolyte layer 21 sequentially from the side in contact with the dielectric oxide film 20 covering the substrate 10 and filling the through hole 15 with a conductive paste such as silver paste. Through electrode 19. For this reason, the cathode layer 22 a of the first functional layer 31 and the cathode layer 22 b of the second functional layer 32 are electrically connected by the through electrode 19 of the third functional layer 33.

さらに、このコンデンサーユニット50は、下側のコンデンサー素子5の陰極層22aと上側のコンデンサー素子5の陰極層22bとが、素子固定用の導電性ペーストなどにより電気的に接続されている。陽極部51は、第1の絶縁層41および第2の絶縁層42により上下に挟まれた状態で覆われているので、複数のコンデンサー素子5を上下に積層する際に、陽極部51と陰極層22とが短絡(ショート)するおそれはほとんどない。このため、複数のコンデンサー素子5を積層しやすく、積層枚数を増やすことによりコンデンサーユニット50の静電容量を増やしやすく、ESR(等価直列抵抗)も低下させやすい。   Further, in the capacitor unit 50, the cathode layer 22a of the lower capacitor element 5 and the cathode layer 22b of the upper capacitor element 5 are electrically connected by an element fixing conductive paste or the like. Since the anode part 51 is covered with being vertically sandwiched between the first insulating layer 41 and the second insulating layer 42, the anode part 51 and the cathode are stacked when the capacitor elements 5 are stacked one above the other. There is almost no possibility that the layer 22 is short-circuited. For this reason, it is easy to stack a plurality of capacitor elements 5, and by increasing the number of stacked layers, it is easy to increase the capacitance of the capacitor unit 50, and it is easy to reduce ESR (equivalent series resistance).

なお、基体10としては、エッチドアルミニウム箔、タンタル焼結体、ニオブ焼結体およびチタン焼結体などが挙げられるが、薄型のデバイス1を形成することを考慮するとエッチドアルミニウム箔が好適である。基体10にエッチドアルミニウム箔を使用した場合、誘電体酸化被膜20は、基体10の表面11および裏面12に形成された酸化アルミニウムである。固体電解質層21は、ポリピロール、ポリチオフェン、ポリアニリンなどの導電性高分子を電解重合などにより誘電体酸化被膜20の上に積層させることにより形成できる。電極層22(22a、22b)の一例は、銀ペーストなどの導電性ペーストを固体電解質層21の上に積層させることにより形成された陰極層である。第1の機能層31および第2の機能層32は、固体電解質層21と電極層(陰極層)22との間に積層された高導電性のグラファイト層などを含んでいてもよく、接触抵抗を低減しやすい。第1の絶縁層41および第2の絶縁層42の一例は、ポリイミド樹脂やエポキシ樹脂などの絶縁性の樹脂である。   Examples of the substrate 10 include an etched aluminum foil, a tantalum sintered body, a niobium sintered body, and a titanium sintered body. In consideration of forming the thin device 1, an etched aluminum foil is preferable. is there. When etched aluminum foil is used for the substrate 10, the dielectric oxide film 20 is aluminum oxide formed on the front surface 11 and the back surface 12 of the substrate 10. The solid electrolyte layer 21 can be formed by laminating a conductive polymer such as polypyrrole, polythiophene, or polyaniline on the dielectric oxide film 20 by electrolytic polymerization or the like. An example of the electrode layer 22 (22a, 22b) is a cathode layer formed by laminating a conductive paste such as a silver paste on the solid electrolyte layer 21. The first functional layer 31 and the second functional layer 32 may include a highly conductive graphite layer laminated between the solid electrolyte layer 21 and the electrode layer (cathode layer) 22. It is easy to reduce. An example of the first insulating layer 41 and the second insulating layer 42 is an insulating resin such as a polyimide resin or an epoxy resin.

なお、本明細書において、陰極層22として機能するように記載している電極層22は、見かけ上の陰極であって、固体電解質層21が真の陰極として機能する役割を担っている。以降の実施形態においても同様である。   In this specification, the electrode layer 22 described to function as the cathode layer 22 is an apparent cathode, and the solid electrolyte layer 21 functions to function as a true cathode. The same applies to the following embodiments.

コンデンサーユニット50が搭載された基板90は、ほぼ正方形状にカットされたガラスエポキシ基板であって、コンデンサーユニット50が搭載された搭載側の面90aと反対側の実装側の面90bは、モールド樹脂99により覆われておらず、デバイス1を外部のプリント基板100などに搭載するための実装面2として表れている。基板90は、搭載側の面90aおよび実装側の面90bの銅箔がエッチングなどによりパターニングされ、搭載側の面90aにコンデンサーユニット50の陰極層22と接続する陰極接続電極層92aが形成され、実装側の面90bに外部と接続される陰極端子電極層92bが形成されている。これらの電極層92aおよび92bは、基板90のコア層92cを貫通する電極(スルーホール)95により電気的に接続されている。   The substrate 90 on which the capacitor unit 50 is mounted is a glass epoxy substrate cut into a substantially square shape, and the mounting side surface 90b opposite to the mounting side surface 90a on which the capacitor unit 50 is mounted is molded resin. 99 and is shown as a mounting surface 2 for mounting the device 1 on an external printed circuit board 100 or the like. In the substrate 90, the copper foil on the mounting side surface 90a and the mounting side surface 90b is patterned by etching or the like, and a cathode connection electrode layer 92a connected to the cathode layer 22 of the capacitor unit 50 is formed on the mounting side surface 90a. A cathode terminal electrode layer 92b connected to the outside is formed on the surface 90b on the mounting side. These electrode layers 92 a and 92 b are electrically connected by an electrode (through hole) 95 that penetrates the core layer 92 c of the substrate 90.

このため、コンデンサーユニット50の陰極層22は、基板90に形成された電極層92aおよび92bを介してデバイス1の実装面2に陰極端子(陰極接続用電極)92として表れ、コンデンサーユニット50の陽極部51は、外装の一部を形成する電極層81により実装面2に陽極端子(陽極接続電極)91として表れる。実装面2に表れた陽極端子91および陰極端子92は、プリント基板100などに設けられた接続端子と電気的に接続され、デバイス1は表面実装型のデバイスとして機能する。   Therefore, the cathode layer 22 of the capacitor unit 50 appears as a cathode terminal (cathode connection electrode) 92 on the mounting surface 2 of the device 1 via the electrode layers 92a and 92b formed on the substrate 90, and the anode of the capacitor unit 50 The part 51 appears as an anode terminal (anode connection electrode) 91 on the mounting surface 2 by an electrode layer 81 that forms part of the exterior. The anode terminal 91 and the cathode terminal 92 appearing on the mounting surface 2 are electrically connected to connection terminals provided on the printed circuit board 100 or the like, and the device 1 functions as a surface-mount type device.

なお、基板90は、本例に限定されず、コア層92cをなくした薄型軽量のコアレス基板であってもよく、スルーホール95に起因するインダクタ成分を削減して電気特性を向上させやすく、配線の設計自由度も向上させやすい。さらに、コンデンサーユニット50に再配線層を形成することにより、基板90そのものをなくした基板レスとすることも可能である。   Note that the substrate 90 is not limited to this example, and may be a thin and light coreless substrate without the core layer 92c, and it is easy to improve the electrical characteristics by reducing the inductor component due to the through-hole 95, and the wiring It is easy to improve the design freedom. Furthermore, by forming a rewiring layer in the capacitor unit 50, it is possible to eliminate the substrate 90 and eliminate the substrate.

このデバイス1においては、モールド体60から切り出された端面71に積層され、外装(パッケージ)の一部を構成する電極層81が複数のコンデンサー素子5の陽極部51を接続し、さらに、電極層81が外部接続用の陽極端子91を兼ねる。したがって、モールド樹脂99および電極層81によりパッケージングされたデバイス1の内部スペース62に、陽極部51と外部接続用の端子とを接続するためのスペース、すなわち、電極引き出しのための配線スペースを設ける必要がなく、配線スペースを省略できる。このため、コンデンサーの容量拡大に実質的に寄与しない部分(配線スペース)をデバイス1の内部スペース62からカットまたは削減でき、デバイス1の内部スペース62をコンデンサー(蓄電器)として容量を確保するためのスペースとしてさらに効率よく使用(利用)できる。したがって、スペース効率が高く、小型で大容量のデバイス1を提供できる。   In this device 1, an electrode layer 81 that is laminated on an end surface 71 cut out from a mold body 60 and constitutes a part of an exterior (package) connects the anode portions 51 of a plurality of capacitor elements 5, and further, an electrode layer 81 also serves as an anode terminal 91 for external connection. Therefore, a space for connecting the anode 51 and the terminal for external connection, that is, a wiring space for drawing out the electrode, is provided in the internal space 62 of the device 1 packaged by the mold resin 99 and the electrode layer 81. There is no need and wiring space can be omitted. Therefore, a portion (wiring space) that does not substantially contribute to the capacity expansion of the capacitor can be cut or reduced from the internal space 62 of the device 1, and the space for securing the capacity using the internal space 62 of the device 1 as a capacitor (capacitor). Can be used (utilized) more efficiently. Therefore, it is possible to provide a device 1 having high space efficiency, small size and large capacity.

さらに、このデバイス1においては、端面71に表れた基体10の端部10eに電極層81を密着(付着、直付け)させている。このため、基体10の表面11、裏面12および貫通孔15の内周面15cに積層された蓄電部となる誘電体酸化被膜20と、外部接続用の陽極端子91との距離を短縮化できる。したがって、電流経路を短くすることが可能で、低ESL(等価直列インダクタンス)のデバイス1を提供できる。   Furthermore, in this device 1, the electrode layer 81 is adhered (attached or directly attached) to the end portion 10 e of the base body 10 that appears on the end surface 71. For this reason, the distance between the dielectric oxide film 20 serving as a power storage unit laminated on the front surface 11 and the back surface 12 of the substrate 10 and the inner peripheral surface 15c of the through hole 15 and the anode terminal 91 for external connection can be shortened. Therefore, the current path can be shortened, and the device 1 with low ESL (equivalent series inductance) can be provided.

さらに、このデバイス1においては、端面71を覆う電極層81の一部または全部に、直に外部の接続用電極を接続することができる。このため、プリント基板100との接続方法はフレキシブルである。たとえば、電極層81をデバイス1の実装面として外部のプリント基板100などに搭載することも可能で、電流経路がさらに短縮された低ESLのデバイス1を提供できる。   Furthermore, in this device 1, an external connection electrode can be directly connected to a part or all of the electrode layer 81 covering the end surface 71. For this reason, the connection method with the printed circuit board 100 is flexible. For example, the electrode layer 81 can be mounted on the external printed circuit board 100 or the like as the mounting surface of the device 1, and the low ESL device 1 with a further shortened current path can be provided.

本例のデバイス1においては、電極層81が端面71を覆うとともに、モールド樹脂99に代わりモールド体60の右側面(一部)63aを覆うことにより、外装(パッケージ)の一部を兼ねているが、電極層81の外側(外壁)にリードフレーム(金属プレート)、金属フィルムおよび端子ソケットなどを付加(接続)することにより、外部接続電極を形成してもよい。電極層81は、溶射された金属層、蒸着された金属層、あるいは導電性ペースト製の金属層などにより形成されているため、リードフレームなどの端子を密着させやすく、接触面積も向上させやすい。   In the device 1 of this example, the electrode layer 81 covers the end surface 71 and also covers the right side surface (part) 63a of the mold body 60 instead of the mold resin 99, thereby also serving as a part of the exterior (package). However, an external connection electrode may be formed by adding (connecting) a lead frame (metal plate), a metal film, a terminal socket, and the like to the outside (outer wall) of the electrode layer 81. Since the electrode layer 81 is formed of a sprayed metal layer, a deposited metal layer, a metal layer made of a conductive paste, or the like, it is easy to closely contact terminals such as a lead frame and to improve the contact area.

図6〜図9に、デバイス1を製造する方法について示している。図6は、基板90にコンデンサー素子5を含むコンデンサーユニット50を搭載する様子を示す断面図、図7は、基板90とコンデンサーユニット50とをモールド樹脂99により一体に成形する様子を示す断面図、図8は、モールド体60を切断する様子を示す断面図、図9は、端面71に電極層81を積層して覆う様子を示す断面図である。   6 to 9 show a method for manufacturing the device 1. 6 is a cross-sectional view showing a state in which the capacitor unit 50 including the capacitor element 5 is mounted on the substrate 90, and FIG. 7 is a cross-sectional view showing a state in which the substrate 90 and the capacitor unit 50 are integrally molded with the mold resin 99. FIG. 8 is a cross-sectional view showing a state in which the mold body 60 is cut, and FIG. 9 is a cross-sectional view showing a state in which the electrode layer 81 is laminated and covered on the end face 71.

まず、図6に示すように、コンデンサーユニット50を、導電性ペーストを介して基板90の搭載側の面90aに搭載する。これにより、基板90の陰極端子92と、コンデンサー素子5の陰極層22とが電気的に接続され、コンデンサーユニット50の上下に積層された複数のコンデンサー素子5の陰極層22が陰極端子92に対して並列に接続される。   First, as shown in FIG. 6, the capacitor unit 50 is mounted on the surface 90a on the mounting side of the substrate 90 via a conductive paste. As a result, the cathode terminal 92 of the substrate 90 and the cathode layer 22 of the capacitor element 5 are electrically connected, and the cathode layers 22 of the plurality of capacitor elements 5 stacked above and below the capacitor unit 50 are connected to the cathode terminal 92. Connected in parallel.

次に、図7に示すように、コンデンサーユニット50および基板90をモールド樹脂99により一体成型し、モールド体60を製造する。このデバイス1では、基板90の実装側の面90bを除いてモールド樹脂99により覆われる。   Next, as shown in FIG. 7, the capacitor unit 50 and the substrate 90 are integrally molded with a mold resin 99 to manufacture a mold body 60. In this device 1, the surface 90 b on the mounting side of the substrate 90 is removed and is covered with the mold resin 99.

次に、図8に示すように、モールド体60の一部をカットする。すなわち、コンデンサーユニット50および基板90がモールド樹脂99により覆われた状態で、モールド樹脂99を含めて第1の絶縁層41、基体10の第1の非被覆領域11a、第2の非被覆領域12a、第2の絶縁層42および基板90を、第1の絶縁層41および第2の絶縁層42の範囲内(幅の中)で、基板90に垂直な方向に貫くように切り欠く(切断する)。これにより、モールド体60の基板90に垂直な右側面63aが切り欠かれ、面一な端面71を形成できる。端面71には、基体10の端部10eが第1の絶縁層41および第2の絶縁層42に挟まれた状態で表れる。したがって、コンデンサーユニット50の陽極部51を、陰極層22(第1の機能層31および第2の機能層32)に対して絶縁された状態で端面71に形成できる。   Next, as shown in FIG. 8, a part of the mold body 60 is cut. That is, in a state where the capacitor unit 50 and the substrate 90 are covered with the mold resin 99, the first insulating layer 41 including the mold resin 99, the first uncovered region 11a of the base body 10, and the second uncovered region 12a. The second insulating layer 42 and the substrate 90 are cut out (cut) so as to penetrate in a direction perpendicular to the substrate 90 within the range (in the width) of the first insulating layer 41 and the second insulating layer 42. ). As a result, the right side surface 63a perpendicular to the substrate 90 of the mold body 60 is cut away, and the flush end surface 71 can be formed. On the end surface 71, the end portion 10 e of the substrate 10 appears in a state where it is sandwiched between the first insulating layer 41 and the second insulating layer 42. Therefore, the anode part 51 of the capacitor unit 50 can be formed on the end face 71 in a state of being insulated from the cathode layer 22 (the first functional layer 31 and the second functional layer 32).

次に、図9に示すように、粉霧状にした銅などを端面71に溶射することにより端面71を銅の層で覆い、陽極部51と電気的に接続される外部接続用の電極層81を積層(形成)する。これにより、図8においてモールド体60の切断された端面71が電極層81で覆われ、電極層81がデバイス1の外装の一部を構成するとともに、コンデンサーユニット50の複数のコンデンサー素子5の陽極部51が電極層81で並列に接続される。電極層81は、端面71を覆い、基板90に達し、基板90の実装側の面90bに表れ、外部接続用の電極(陽極端子)91となる。したがって、実装側の面90bに陽極端子91と陰極端子92とを備えた表面実装型のデバイス1が形成される。なお、電極層81は、金属蒸着または導電性ペーストを塗布することにより形成してもよい。   Next, as shown in FIG. 9, an electrode layer for external connection that is electrically connected to the anode portion 51 by covering the end surface 71 with a copper layer by spraying the powdered copper or the like onto the end surface 71. 81 are stacked (formed). As a result, the cut end surface 71 of the molded body 60 in FIG. 8 is covered with the electrode layer 81, and the electrode layer 81 constitutes a part of the exterior of the device 1 and the anodes of the plurality of capacitor elements 5 of the capacitor unit 50. The parts 51 are connected in parallel at the electrode layer 81. The electrode layer 81 covers the end surface 71, reaches the substrate 90, appears on the surface 90b on the mounting side of the substrate 90, and becomes an electrode (anode terminal) 91 for external connection. Therefore, the surface mount type device 1 including the anode terminal 91 and the cathode terminal 92 on the mounting side surface 90b is formed. The electrode layer 81 may be formed by metal deposition or applying a conductive paste.

この表面実装型のデバイスの製造方法においては、コンデンサーユニット50および基板90を封止(モールド)してモールド体60を形成した後、陽極部51がモールド体60の外部61に表れるようにモールド体60をカットして端面71を形成し、端面71を、外装を兼ねて電極層81で覆うことにより陽極部51同士を接続するとともに陽極部51を外部に接続するための陽極端子91が形成される。このため、陽極部51と陽極端子91とを電気的に接続する構成(電極)が外装を兼ねており、外装の内部、すなわち、モールド樹脂99により覆われる部分(デバイス1の内部62)の電極引き出しのための配線スペースを省略または削減できる。このため、小型で大容量のデバイス1を製造できる。   In this method for manufacturing a surface mount type device, the capacitor unit 50 and the substrate 90 are sealed (molded) to form the mold body 60, and then the mold body so that the anode portion 51 appears on the outside 61 of the mold body 60. 60 is cut to form an end surface 71, and the end surface 71 is covered with an electrode layer 81 so as to serve as an exterior, thereby connecting anode portions 51 to each other and forming an anode terminal 91 for connecting the anode portion 51 to the outside. The For this reason, the structure (electrode) which electrically connects the anode part 51 and the anode terminal 91 also serves as an exterior, and the electrode inside the exterior, that is, the part covered by the mold resin 99 (the interior 62 of the device 1) Wiring space for drawing out can be omitted or reduced. For this reason, a small and large-capacity device 1 can be manufactured.

図10に、異なる表面実装型のデバイス1aを、モールド樹脂99を透かした状態で平面図により示している。図11に、デバイス1aを、電極層81を透かした状態で斜視図により示している。このデバイス1aでは、直方体状のモールド体60の1つのコーナー(隅)64aが、コンデンサーユニット50および基板90を含めて切欠かれて円筒(1/4筒)状の端面71が形成されている。すなわち、端面71は、モールド樹脂99を含めて第1の絶縁層41、基体10の第1の非被覆領域11a、第2の非被覆領域12a、第2の絶縁層42および基板90を扇形状に切り欠く(カットする)ことにより形成された段差のない平坦(面一)な面である。さらに、デバイス1aは、端面71を覆い、デバイス1の全体形状が直方体となるように形成された電極(電極層)81を含む。   FIG. 10 is a plan view showing different surface-mount type devices 1a with the mold resin 99 being seen through. FIG. 11 is a perspective view of the device 1a with the electrode layer 81 being seen through. In this device 1a, one corner 64a of the rectangular parallelepiped mold body 60 is cut out including the capacitor unit 50 and the substrate 90 to form a cylindrical (1/4 cylinder) end face 71. That is, the end surface 71 includes the first insulating layer 41 including the mold resin 99, the first uncovered region 11a, the second uncovered region 12a, the second insulating layer 42, and the substrate 90 of the base 10 in a fan shape. It is a flat (flat) surface with no step formed by cutting out (cutting). Furthermore, the device 1a includes an electrode (electrode layer) 81 that covers the end surface 71 and is formed so that the entire shape of the device 1 is a rectangular parallelepiped.

端面71は、コンデンサーユニット50の基体10の4隅の1つの隅14aを含む部分(端部)10eを、絶縁層41および42の範囲内で切り欠くことにより形成されており、端面71に基体10の一部が絶縁された状態で表れ、陽極部51が形成される。すなわち、端面71には、基体10の1つの隅14aを含む部分(端部)10eが第1の絶縁層41の端部41eおよび第2の絶縁層42の端部42eに挟まれた状態で表れることにより、陽極部51が絶縁された状態で表れている。したがって、端面71を電極層81で覆うことにより、複数のコンデンサー素子5の陽極部51を電極層81で並列に接続することができる。それとともに、電極層81がデバイス1aの実装面90bに表れるので電極層81が外部接続用の電極(陽極端子)91を兼ねる。   The end surface 71 is formed by cutting out a portion (end portion) 10 e including one corner 14 a of the four corners of the base 10 of the capacitor unit 50 within the range of the insulating layers 41 and 42. 10 appears in an insulated state, and the anode 51 is formed. That is, the end surface 71 includes a portion (end portion) 10 e including one corner 14 a of the base 10 between the end portion 41 e of the first insulating layer 41 and the end portion 42 e of the second insulating layer 42. By appearing, the anode part 51 appears in an insulated state. Therefore, by covering the end surface 71 with the electrode layer 81, the anode portions 51 of the plurality of capacitor elements 5 can be connected in parallel with the electrode layer 81. At the same time, since the electrode layer 81 appears on the mounting surface 90b of the device 1a, the electrode layer 81 also serves as an electrode (anode terminal) 91 for external connection.

端面71は、基体10の4隅14a〜14dを含む部分のいずれかが表れるように形成できる。端面71は複数であってよく、4隅14a〜14dの2隅以上が表れることにより形成されていてもよい。また、複数の端面71を覆う電極層81(陽極端子91)は複数(多端子)であってもよく、連続した1つの電極層81(陽極端子91)であってもよい。   The end surface 71 can be formed so that any of the portions including the four corners 14a to 14d of the base body 10 appears. The end surface 71 may be plural, and may be formed by appearing at least two corners of the four corners 14a to 14d. Further, the electrode layer 81 (anode terminal 91) covering the plurality of end faces 71 may be a plurality (multi-terminal), or may be one continuous electrode layer 81 (anode terminal 91).

このデバイス1aにおいても、外装の一部を構成する電極層81により、コンデンサー素子5の陽極部51が接続され、さらに、電極層81が陽極端子91を兼ねる。したがって、複数のコンデンサー素子5を、陽極端子91を兼ねた電極層81で電気的に接続でき、簡易でコンパクトな構成のデバイス1aを提供できる。さらに、モールド体60のコーナーを切り欠いて、連結用および外部接続用の電極層81(陽極端子91)を形成しているので、配線または電極のために割かれるスペースを削減できる。したがって、デバイス1aの内容積をコンデンサーとしてさらに有効活用でき、コンパクトで大容量の表面実装型のデバイス1aを提供できる。また、モールド体60をカットする部分(体積)がコーナーに限定され、電極層81の溶射に使用する金属量も削減できる。このため、スペース効率が高く、大容量のデバイス1aをさらに低コストで提供できる。   Also in this device 1 a, the anode part 51 of the capacitor element 5 is connected by the electrode layer 81 constituting a part of the exterior, and the electrode layer 81 also serves as the anode terminal 91. Therefore, a plurality of capacitor elements 5 can be electrically connected by the electrode layer 81 also serving as the anode terminal 91, and the device 1a having a simple and compact configuration can be provided. Furthermore, since the electrode layer 81 (anode terminal 91) for connection and external connection is formed by cutting out the corners of the molded body 60, the space that is broken for wiring or electrodes can be reduced. Therefore, the internal volume of the device 1a can be further effectively used as a capacitor, and a compact and large-capacity surface-mounted device 1a can be provided. Moreover, the part (volume) which cuts the mold body 60 is limited to a corner, and the amount of metal used for thermal spraying of the electrode layer 81 can also be reduced. For this reason, the space efficiency is high and the large capacity device 1a can be provided at a lower cost.

図12に、さらに異なるデバイス1bを、モールド樹脂99を透かした状態で平面図により示している。デバイス1bのコンデンサーユニット50も、上下に積層された2つのコンデンサー素子5bを含み、コンデンサー素子5bは、ほぼ長方形状にカットされた薄膜状(板状)の弁作用基体(基体)10を含む。   FIG. 12 is a plan view showing still another device 1b through the mold resin 99. The capacitor unit 50 of the device 1b also includes two capacitor elements 5b stacked one above the other. The capacitor element 5b includes a thin film (plate-like) valve action base (base) 10 cut into a substantially rectangular shape.

このデバイス1bは、直方体状に成形されたモールド体60の右側面63aの中央を、モールド樹脂99を含めて第1の絶縁層41、基体10の第1の非被覆領域11a、第2の非被覆領域12a、第2の絶縁層42および基板90を半月状(半円形状)に切り欠く(カットする)ことにより形成された段差のない平坦(面一)な端面71と、その端面71を覆うように形成された電極層81とを有する。端面71は半円筒状であり、端面71を覆うように半円筒状の電極層81が形成され、モールド樹脂99と電極層81とにより全体が直方体状にパッケージングされたデバイス1bが形成されている。   The device 1b includes a first insulating layer 41 including the mold resin 99, the first uncovered region 11a of the base body 10, the second non-covering portion at the center of the right side surface 63a of the molded body 60 formed in a rectangular parallelepiped shape. A flat end face 71 having no step formed by cutting (cutting) the covering region 12a, the second insulating layer 42, and the substrate 90 into a semi-moon shape (semicircular shape), and the end face 71 And an electrode layer 81 formed to cover the electrode layer 81. The end surface 71 has a semi-cylindrical shape, and a semi-cylindrical electrode layer 81 is formed so as to cover the end surface 71, and the device 1 b that is packaged in a rectangular parallelepiped shape is formed by the mold resin 99 and the electrode layer 81. Yes.

このデバイス1bでは、コンデンサーユニット50の基体10の1つの辺13aの中央部分(端部)10eが、端面71により、第1および第2の絶縁層41および42の範囲内(幅以下)で半円状にカットされている。このため、端面71には、基体10の1辺13aの中央部分(端部)10eが第1の絶縁層41および第2の絶縁層42に挟まれた状態で表れ、陽極部51が絶縁された状態で表れている。したがって、端面71を覆うように電極層81を形成することにより複数のコンデンサー素子5の陽極部51を並列に接続するとともに、陽極端子91となる電極層81を形成できる。   In this device 1b, the central portion (end portion) 10e of one side 13a of the base body 10 of the capacitor unit 50 is half of the end face 71 within the range of the first and second insulating layers 41 and 42 (width or less). It is cut into a circle. For this reason, the central portion (end portion) 10e of one side 13a of the base 10 appears on the end surface 71 in a state sandwiched between the first insulating layer 41 and the second insulating layer 42, and the anode portion 51 is insulated. It appears in the state. Therefore, by forming the electrode layer 81 so as to cover the end surface 71, the anode portions 51 of the plurality of capacitor elements 5 can be connected in parallel and the electrode layer 81 that becomes the anode terminal 91 can be formed.

同様に、端面71は、基体10の4辺13a〜13dのいずれかの辺の中央あるいは中央から外れた位置を含むように形成することが可能である。また、複数の端面71を形成し、それぞれの端面71を覆うように複数の電極層81を形成し、複数の陽極端子91を備えたデバイスを提供することも可能である。   Similarly, the end surface 71 can be formed so as to include the center of any of the four sides 13a to 13d of the base body 10 or a position off the center. It is also possible to provide a device including a plurality of anode terminals 91 by forming a plurality of end surfaces 71 and forming a plurality of electrode layers 81 so as to cover the respective end surfaces 71.

このデバイス1bにおいても、モールド体60の右側面63aの中央を切り欠いた端面71に積層された電極層81により、モールド樹脂99の外部61で、外装を兼ねた電極層81によりコンデンサー素子5の陽極部51を接続している。したがって、モールド体60の内部62に配線スペースを設けなくて済み、コンパクトで大容量のデバイス1bを提供できる。また、直方体状のパッケージの1つの面全体を電極層に置き換えなくてよいので、電極層81の溶射に使用する金属量も削減でき、複数の陽極端子91を含むデバイスを提供できる。このため、低ESLおよび低ESRで小型大容量のデバイスを低コストで提供できる。   Also in this device 1b, the electrode layer 81 laminated on the end surface 71 cut out at the center of the right side surface 63a of the mold body 60 is used to form the capacitor element 5 on the outside 61 of the mold resin 99 by the electrode layer 81 also serving as an exterior. The anode part 51 is connected. Therefore, it is not necessary to provide a wiring space in the interior 62 of the mold body 60, and a compact and large-capacity device 1b can be provided. In addition, since it is not necessary to replace the entire surface of the rectangular parallelepiped package with the electrode layer, the amount of metal used for thermal spraying of the electrode layer 81 can be reduced, and a device including a plurality of anode terminals 91 can be provided. Therefore, a small and large capacity device with low ESL and low ESR can be provided at low cost.

図13に、さらに異なるデバイス1cを、モールド樹脂99を透かした状態で平面図により示している。また、図14に、デバイス1cをXIV−XIV断面図(図13のXIV−XIV断面)により示している。   FIG. 13 is a plan view showing still another device 1c with the mold resin 99 being seen through. In addition, FIG. 14 shows the device 1c with a XIV-XIV cross-sectional view (a XIV-XIV cross-section of FIG. 13).

このデバイス1cは、直方体状に成形されたモールド体60の1つのコーナー64aに形成された貫通孔70を含む。貫通孔70は、モールド樹脂99を含めて第1の絶縁層41、基体10の第1の非被覆領域11a、第2の非被覆領域12a、第2の絶縁層42および基板90を切り欠かずに円形状に貫く(抜き取る)ことにより形成された段差のない平坦(面一)な内周面(第1の面)71を有する。貫通孔70は、第1および第2の絶縁層41および42の幅内(範囲内)を貫通しており、内周面71には、コンデンサーユニット50のそれぞれのコンデンサー素子5の陽極部51が絶縁された状態で表れる。このため、貫通孔70に導電性ペーストなどを充填して、貫通孔70の内周面71に導電性ペースを塗布する(付着させる)ことにより、内周面71を覆うように電極層81を形成することができる。したがって、複数のコンデンサー素子5の陽極部51を接続でき、さらに、モールド体60の外部61に表れて陽極端子91となる電極層81を形成できる。なお、内周面(第1の面)71に導電性ペーストを塗布することは、貫通孔70に導電性ペーストを充填(注入)することを含む概念であり、さらに、貫通孔70に充填した導電性ペーストを内周面71に塗布する(付着させる、密着させる)ことを含む概念である。   The device 1c includes a through hole 70 formed in one corner 64a of a mold body 60 formed in a rectangular parallelepiped shape. The through hole 70 does not cut out the first insulating layer 41 including the mold resin 99, the first uncovered region 11 a, the second uncovered region 12 a, the second insulating layer 42, and the substrate 90 of the base 10. And a flat inner surface (first surface) 71 having no level difference formed by penetrating (extracting) into a circular shape. The through hole 70 penetrates the width (within the range) of the first and second insulating layers 41 and 42, and the anode portion 51 of each capacitor element 5 of the capacitor unit 50 is formed on the inner peripheral surface 71. Appears in an insulated state. For this reason, the electrode layer 81 is covered so as to cover the inner peripheral surface 71 by filling the through hole 70 with a conductive paste or the like and applying (attaching) a conductive pace to the inner peripheral surface 71 of the through hole 70. Can be formed. Therefore, the anode portions 51 of the plurality of capacitor elements 5 can be connected, and the electrode layer 81 that appears on the outside 61 of the molded body 60 and becomes the anode terminal 91 can be formed. The application of the conductive paste to the inner peripheral surface (first surface) 71 is a concept that includes filling (injecting) the conductive paste into the through hole 70, and further filling the through hole 70. This is a concept including applying (adhering or adhering) a conductive paste to the inner peripheral surface 71.

このように、モールド体60をいったん形成してから、モールド体60を含め、基体10の4辺13a〜13dを含む部分や4隅14a〜14dを含む部分を切り欠いた端面71を電極層81で覆うだけではなく、基体10を第1の絶縁層41および第2の絶縁層42の範囲内で貫いた端面71を電極層81で覆うことにより、すなわち貫通状に抜き取られた部分(貫通孔70)を電極層81で置き換えることにより、複数のコンデンサー素子5の陽極部51を並列に接続するとともに端子電極91となる電極層81を形成できる。   Thus, once the mold body 60 is formed, the electrode layer 81 is formed with the end surface 71 in which the mold body 60 and the portion including the four sides 13a to 13d and the portion including the four corners 14a to 14d of the base 10 are cut out. In addition to covering the substrate 10 with the electrode layer 81, the end surface 71 penetrating the base body 10 within the range of the first insulating layer 41 and the second insulating layer 42 is covered, that is, a portion (through-hole extracted). By replacing 70) with the electrode layer 81, the anode portions 51 of the plurality of capacitor elements 5 can be connected in parallel and the electrode layer 81 to be the terminal electrode 91 can be formed.

このデバイス1cにおいても、ボンディングワイヤ(金属線)などのコンデンサー素子5と基板90またはリードフレームとを接続する配線部材は不要であり、それらを配置するための配線スペースを省略できる。さらに、デバイス1cのパッケージングの大部分はモールド体60で占められており、バランスの取れた形状であって、スペース効率が高く、大容量のデバイス1cをさらに低コストで提供できる。   Also in this device 1c, a wiring member for connecting the capacitor element 5 such as a bonding wire (metal wire) and the substrate 90 or the lead frame is unnecessary, and a wiring space for arranging them can be omitted. Further, most of the packaging of the device 1c is occupied by the mold body 60, which has a balanced shape, is highly space efficient, and can provide a large capacity device 1c at a lower cost.

図15に、さらに異なるデバイス1dを、電極層81を除いた状態で斜視図により示している。図16に、デバイス1dの概略構造をXVI−XVI断面図(図15のXVI−XVI断面)により示している。   FIG. 15 shows a further different device 1d in a perspective view with the electrode layer 81 removed. FIG. 16 shows a schematic structure of the device 1d by an XVI-XVI cross-sectional view (XVI-XVI cross-section of FIG. 15).

このデバイス1dは、直方体状に成形されたモールド体60の右側面63aを、モールド樹脂99を含めて第1の絶縁層41、基体10の第1の非被覆領域11a、第2の非被覆領域12a、第2の絶縁層42および第1の陽極端子91となるリードフレーム190の陽極リード端子191を切り欠く(切断する、カットする)ことにより形成された段差のない平坦(面一)な端面71が形成されており、その端面71を覆うように形成された電極層81を有する。   In this device 1d, the right side surface 63a of the molded body 60 formed in a rectangular parallelepiped shape includes the first insulating layer 41 including the mold resin 99, the first uncovered region 11a of the base 10, and the second uncovered region. 12a, the second insulating layer 42, and the flat end face without a step formed by cutting (cutting, cutting) the anode lead terminal 191 of the lead frame 190 to be the first anode terminal 91. 71 is formed, and has an electrode layer 81 formed so as to cover the end surface 71 thereof.

デバイス1dのコンデンサーユニット50は、上下に積層された2つのコンデンサー素子5dを含む。コンデンサー素子5dは、基体10を貫通する貫通孔15がなく、代わりに、基体10の1つの辺35cの側面に形成された第3の機能層33であって、第1の機能層31および第2の機能層32を繋ぐ第3の機能層33を含む。したがって、第1の絶縁層41は、第1の機能層31の周縁35の3辺35a、35b、および35dに沿って形成され、第2の絶縁層42は、第2の機能層32の周縁36の3辺36a、36b、および36dに沿って形成され、第1の機能層31および第2の機能層32は、1つの辺35cに形成された第3の機能層33を介して電気的に接続される。   The capacitor unit 50 of the device 1d includes two capacitor elements 5d stacked one above the other. The capacitor element 5d does not have the through hole 15 penetrating the base body 10, but instead is a third functional layer 33 formed on the side surface of one side 35c of the base body 10, and includes the first functional layer 31 and the first functional layer 31d. A third functional layer 33 that connects the two functional layers 32 is included. Accordingly, the first insulating layer 41 is formed along the three sides 35 a, 35 b, and 35 d of the peripheral edge 35 of the first functional layer 31, and the second insulating layer 42 is the peripheral edge of the second functional layer 32. The first functional layer 31 and the second functional layer 32 are electrically connected to each other via the third functional layer 33 formed on one side 35c. Connected to.

したがって、コンデンサーユニット50のそれぞれのコンデンサー素子5dの陰極層22は、基体10を貫く貫通孔15の代わりに第3の機能層33を介して並列に接続され、陽極部51は端面71に形成された電極層81により並列に接続される。したがって、コンパクトで大容量のデバイス1dを提供できる。   Therefore, the cathode layer 22 of each capacitor element 5 d of the capacitor unit 50 is connected in parallel via the third functional layer 33 instead of the through hole 15 penetrating the base 10, and the anode portion 51 is formed on the end surface 71. The electrode layers 81 are connected in parallel. Therefore, a compact and large-capacity device 1d can be provided.

さらに、コンデンサーユニット50の陽極部51とリードフレーム190の陽極リード端子191とは、端面71を覆う電極層81により電気的に接続できる。また、コンデンサーユニット50の陰極層22とリードフレーム190の陰極リード端子192とは、導電性ペーストなどを介して電気的に接続できる。   Furthermore, the anode part 51 of the capacitor unit 50 and the anode lead terminal 191 of the lead frame 190 can be electrically connected by an electrode layer 81 that covers the end face 71. Further, the cathode layer 22 of the capacitor unit 50 and the cathode lead terminal 192 of the lead frame 190 can be electrically connected via a conductive paste or the like.

図17に、さらに異なるデバイス1eの概略構成を断面図により示している。デバイス1eのコンデンサーユニット50は、左右の位置をずらして(千鳥状に)上下に積層された2つのコンデンサー素子5eを含む。たとえば、それぞれのコンデンサー素子5eは、基体10を貫く貫通孔15が基体10の中央から4辺13a〜13dのいずれかの方向に若干ずれた位置(偏心(シフト)した位置)に設けられている。したがって、これらのコンデンサー素子5eを、向きを変えて貫通孔15が上下に対向するように重ね合せると、基体10の端部10eが上下に一致せずに、ずらして積層できる。中央に貫通孔15があるコンデンサー素子5や、貫通孔15のないコンデンサー素子5dを同様に基体10の端部10eが上下に一致しないように重ね合せてもよい。   FIG. 17 is a cross-sectional view showing a schematic configuration of a further different device 1e. The capacitor unit 50 of the device 1e includes two capacitor elements 5e that are vertically stacked with the left and right positions shifted (in a zigzag manner). For example, each capacitor element 5e is provided at a position where the through hole 15 penetrating the base body 10 is slightly shifted from the center of the base body 10 in any direction of the four sides 13a to 13d (a position that is eccentric (shifted)). . Therefore, when these capacitor elements 5e are superposed so that the through-holes 15 are vertically opposed to each other by changing the direction, the end portions 10e of the base body 10 do not coincide with each other and can be stacked in a shifted manner. Similarly, the capacitor element 5 having the through-hole 15 in the center or the capacitor element 5d without the through-hole 15 may be overlapped so that the end portions 10e of the base body 10 do not coincide with each other.

このデバイス1eでは、直方体状に成形されたモールド体60の両サイド、すなわち右側面63aと左側面63cとがそれぞれ切り欠かれて第1の端面71と第2の端面72とが形成されており、それぞれの端面71および72を覆うように第1の電極層81および第2の電極層82がそれぞれ形成されている。第1の端面71は、モールド樹脂99を含めて、下側のコンデンサー素子5eの第1の絶縁層41、基体10の第1の非被覆領域11a、第2の非被覆領域12a、第2の絶縁層42および第1の陽極端子91aとなるリードフレーム190の第1の陽極リード端子191aを切り欠く(切断、カットする)ことにより形成されている。第2の端面72は、モールド樹脂99を含めて、上側のコンデンサー素子5eの第1の絶縁層41、基体10の第1の非被覆領域11a、第2の非被覆領域12a、第2の絶縁層42および第2の陽極端子91bとなるリードフレーム190の第2の陽極リード端子191bを切り欠くことにより形成されている。   In this device 1e, the first end surface 71 and the second end surface 72 are formed by cutting out both sides of the molded body 60 formed into a rectangular parallelepiped shape, that is, the right side surface 63a and the left side surface 63c. The first electrode layer 81 and the second electrode layer 82 are formed so as to cover the end faces 71 and 72, respectively. The first end surface 71 includes the mold resin 99, the first insulating layer 41 of the lower capacitor element 5e, the first uncovered region 11a, the second uncovered region 12a of the base 10, the second The insulating layer 42 and the first anode lead terminal 191a of the lead frame 190 to be the first anode terminal 91a are cut out (cut or cut). The second end surface 72 includes the mold resin 99, the first insulating layer 41 of the upper capacitor element 5e, the first uncovered region 11a, the second uncovered region 12a, and the second insulating layer of the base body 10. The layer 42 and the second anode lead terminal 191b of the lead frame 190 to be the second anode terminal 91b are cut out.

このため、下側のコンデンサー素子5eの陽極部51とリードフレーム190の第1の陽極リード端子191aとは、第1の端面71を覆う第1の電極層81により電気的に接続されている。また、上側のコンデンサー素子5eの陽極部51とリードフレーム190の第2の陽極リード端子191bとは、第2の端面72を覆う第2の電極層82により電気的に接続されている。また、これらの電極層81および82は、実装面190bに到達しており、ぞれぞれの接続電極としての機能も果たす。さらに、実装面90bの中央には陰極端子92となるリードフレーム190の陰極リード端子192が設けられており、コンデンサー素子5eの陰極層22および/または貫通電極19と接続されている。   Therefore, the anode portion 51 of the lower capacitor element 5 e and the first anode lead terminal 191 a of the lead frame 190 are electrically connected by the first electrode layer 81 that covers the first end surface 71. Further, the anode portion 51 of the upper capacitor element 5 e and the second anode lead terminal 191 b of the lead frame 190 are electrically connected by the second electrode layer 82 covering the second end surface 72. Further, these electrode layers 81 and 82 reach the mounting surface 190b, and also function as respective connection electrodes. Further, a cathode lead terminal 192 of a lead frame 190 serving as a cathode terminal 92 is provided at the center of the mounting surface 90b, and is connected to the cathode layer 22 and / or the through electrode 19 of the capacitor element 5e.

このデバイス1eにおいては、積層された複数のコンデンサー素子5eが、水平方向の端部の位置がずれるように積層されており、第1および第2の端面71および72を形成したときに、異なるコンデンサー素子5eの基体10の端部10eがそれぞれの端面71および72に露出するようになっている。このため、それぞれのコンデンサー素子5eに、異なる端面71および72のそれぞれに形成された電極層81および82を介して独立して接続できる。このため、複数の静電容量を備えた多端子のコンデンサーデバイス1eを提供できる。さらに、上側のコンデンサー素子5eと下側のコンデンサー素子5eとで基体10の耐電圧を変更することにより、マルチ端子マルチ電圧仕様のデバイス1eを提供できる。   In this device 1e, a plurality of stacked capacitor elements 5e are stacked so that the positions of the end portions in the horizontal direction are shifted, and different capacitors are formed when the first and second end faces 71 and 72 are formed. The end portion 10e of the base body 10 of the element 5e is exposed to the respective end surfaces 71 and 72. Therefore, each capacitor element 5e can be independently connected via the electrode layers 81 and 82 formed on the different end faces 71 and 72, respectively. For this reason, the multi-terminal capacitor | condenser device 1e provided with several electrostatic capacitance can be provided. Furthermore, by changing the withstand voltage of the substrate 10 between the upper capacitor element 5e and the lower capacitor element 5e, a multi-terminal multi-voltage device 1e can be provided.

コンデンサー素子5eは、左右2方向に限らず、3方向また4方向にずらして積層することが可能であり、端面を覆う電極層は直方体状のパッケージの対峙する側面に限らず、3方あるいは4方の面にそれぞれ形成することができる。さらに、多角形のパッケージを採用したり、左右に複数のコンデンサー素子5eを配置したりすることにより、さらに多くの端子を設けることも可能である。   The capacitor element 5e can be stacked by shifting in three directions or four directions, not limited to the left and right two directions, and the electrode layer covering the end face is not limited to the opposite side surface of the rectangular parallelepiped package. Can be formed on each side. Further, it is possible to provide more terminals by adopting a polygonal package or arranging a plurality of capacitor elements 5e on the left and right.

図18に、さらに異なるデバイス1fの概略構成を断面図により示している。デバイス1fのコンデンサーユニット50は、上下に積層された2つのコンデンサー素子5fおよび5を含む。上側のコンデンサー素子5fは、下側のコンデンサー素子5のサイズを小さくしたものである。このコンデンサーユニット50では、異なるサイズの2つのコンデンサー素子5fおよび5を、下側のコンデンサー素子5の貫通孔15と上側のコンデンサー素子5fの貫通孔15とが上下に繋がるように積み重ねられている。   FIG. 18 is a cross-sectional view showing a schematic configuration of still another device 1f. The capacitor unit 50 of the device 1f includes two capacitor elements 5f and 5 stacked one above the other. The upper capacitor element 5 f is obtained by reducing the size of the lower capacitor element 5. In this capacitor unit 50, two capacitor elements 5f and 5 of different sizes are stacked such that the through hole 15 of the lower capacitor element 5 and the through hole 15 of the upper capacitor element 5f are connected vertically.

このデバイス1fも、直方体状に成形されたモールド体60の両サイド、すなわち右側面63aに表れた第1の端面71と、左側面63cに表れた第2の端面72とを有する。第1の端面71は、モールド樹脂99を含めて、下側のコンデンサー素子5の第1の絶縁層41、基体10の第1の非被覆領域11a、第2の非被覆領域12a、第2の絶縁層42および第1の陽極端子91aとなるリードフレーム190の第1の陽極リード端子191aを切り欠くことにより形成され、第1の端面71は第1の電極層81により覆われている。また、第2の端面72は、モールド樹脂99を含めて、上側のコンデンサー素子5fおよび下側のコンデンサー素子5の第1の絶縁層41、基体10の第1の非被覆領域11a、第2の非被覆領域12a、第2の絶縁層42および第2の陽極端子91bとなるリードフレーム190の第2の陽極リード端子191bを切り欠くことにより形成され、第2の端面72は第2の電極層82により覆われている。   This device 1 f also has a first end surface 71 appearing on both sides of the mold body 60 formed into a rectangular parallelepiped shape, that is, the right side surface 63 a, and a second end surface 72 appearing on the left side surface 63 c. The first end surface 71 includes the mold resin 99, the first insulating layer 41 of the lower capacitor element 5, the first uncovered region 11 a, the second uncovered region 12 a, and the second of the base 10. The first anode lead terminal 191 a of the lead frame 190 to be the insulating layer 42 and the first anode terminal 91 a is formed by cutting out, and the first end face 71 is covered with the first electrode layer 81. In addition, the second end surface 72 includes the mold resin 99, the first insulating layer 41 of the upper capacitor element 5f and the lower capacitor element 5, the first uncovered region 11a of the base 10, the second The second anode lead terminal 191b of the lead frame 190 to be the uncovered region 12a, the second insulating layer 42, and the second anode terminal 91b is formed by cutting out, and the second end face 72 is the second electrode layer. 82.

このため、下側のコンデンサー素子5の陽極部51とリードフレーム190の第1の陽極リード端子191aとは、第1の端面71の第1の電極層81により電気的に接続されており、上側のコンデンサー素子5fの陽極部51および下側のコンデンサー素子5の陽極部51とリードフレーム190の第2の陽極リード端子191bとは、第2の端面72の第2の電極層82により電気的に接続されている。   Therefore, the anode portion 51 of the lower capacitor element 5 and the first anode lead terminal 191a of the lead frame 190 are electrically connected by the first electrode layer 81 of the first end face 71, and the upper side The anode portion 51 of the capacitor element 5 f and the anode portion 51 of the lower capacitor element 5 and the second anode lead terminal 191 b of the lead frame 190 are electrically connected by the second electrode layer 82 of the second end face 72. It is connected.

したがって、下側のコンデンサー素子5の陽極部51のみを外部接続する場合には、第1の端面71の第1の電極層81および第1の陽極端子91a(第1の陽極リード端子191a)を使用できる。一方、上下に積層された2つのコンデンサー素子5fおよび5の陽極部51を外部接続する場合には、第2の端面72の電極層82および第2の陽極端子91b(第2の陽極リード端子191b)を使用できる。このため、両サイドで引き出す陽極部51の数を変更することにより、複数の静電容量を備えたデバイス1fを提供できる。さらに、上側のコンデンサー素子5fと下側のコンデンサー素子5とで基体10の耐電圧を変更することにより、マルチ電圧仕様のデバイス1fを提供できる。   Therefore, when only the anode part 51 of the lower capacitor element 5 is externally connected, the first electrode layer 81 and the first anode terminal 91a (first anode lead terminal 191a) on the first end face 71 are connected. Can be used. On the other hand, in the case where the anode parts 51 of the two capacitor elements 5f and 5 stacked one above the other are externally connected, the electrode layer 82 on the second end face 72 and the second anode terminal 91b (second anode lead terminal 191b). ) Can be used. For this reason, the device 1f provided with several electrostatic capacitance can be provided by changing the number of the anode parts 51 pulled out by both sides. Furthermore, by changing the withstand voltage of the base body 10 between the upper capacitor element 5f and the lower capacitor element 5, a multi-voltage specification device 1f can be provided.

図19に、さらに異なるデバイス1gの概略構成を断面図により示している。このデバイス1gは、図5に示したデバイス1から第1の絶縁層41および第2の絶縁層42を省いたものである。   FIG. 19 is a cross-sectional view showing a schematic configuration of a further different device 1g. The device 1g is obtained by omitting the first insulating layer 41 and the second insulating layer 42 from the device 1 shown in FIG.

このデバイス1gは、基体10の表面11および裏面12のそれぞれの周縁(全周)を除く部分を覆う第1の機能層31および第2の機能層32を備えたコンデンサー素子5gを含む。コンデンサー素子5gは、基体10の表面11の第1の機能層31により覆われていない第1の非被覆領域11aと、基体10の裏面12の第2の機能層32により覆われていない第2の非被覆領域12aとを含む。   The device 1g includes a capacitor element 5g including a first functional layer 31 and a second functional layer 32 that cover portions excluding the peripheral edges (entire circumference) of the front surface 11 and the back surface 12 of the substrate 10. The capacitor element 5g has a first uncovered region 11a that is not covered by the first functional layer 31 on the surface 11 of the base body 10 and a second functional layer 32 that is not covered by the second functional layer 32 on the back surface 12 of the base body 10. And an uncovered region 12a.

このデバイス1gの第1の非被覆領域11aおよび第2の非被覆領域12aは、誘電体酸化皮膜20により覆われているが、第1の絶縁層41および第2の絶縁層42により覆われていない。このため、デバイス1gにおいては、モールド樹脂99を含めて、コンデンサー素子5gの基体10の第1の非被覆領域11a、第2の非被覆領域12aおよび基板90を切り欠く(切断、カット)することにより端面71が形成され、電極層81により端面71が覆われている。このように、誘電体酸化皮膜20が、第1および第2の機能層31および32と電極層81とを絶縁する機能を兼ねるようにしてもよい。   The first uncovered region 11a and the second uncovered region 12a of the device 1g are covered with the dielectric oxide film 20, but are covered with the first insulating layer 41 and the second insulating layer. Absent. Therefore, in the device 1g, including the mold resin 99, the first uncovered region 11a, the second uncovered region 12a, and the substrate 90 of the base 10 of the capacitor element 5g are cut out (cut). Thus, the end surface 71 is formed, and the end surface 71 is covered with the electrode layer 81. As described above, the dielectric oxide film 20 may also have a function of insulating the first and second functional layers 31 and 32 and the electrode layer 81.

なお、本発明はこれらの実施形態に限定されず、特許請求の範囲に規定されたものを含む。また、本発明に係るデバイスのコンデンサーユニット50は、1つのコンデンサー素子を含むものであってもよく、2つ以上のコンデンサー素子を積層したものであってもよい。また、コンデンサー素子は、非固体の電解コンデンサー、セラミックタイプのコンデンサーおよびフィルムタイプのコンデンサーなどの他のタイプのコンデンサー素子であってもよい。また、本発明に係るデバイスは、CPUとの組み合わせだけではなく、他の回路素子と組み合わせて用いることも可能であり、たとえばDC−DCコンバータの平滑回路などにも適用できる。   In addition, this invention is not limited to these embodiment, What was prescribed | regulated by the claim is included. Further, the capacitor unit 50 of the device according to the present invention may include one capacitor element or may be a laminate of two or more capacitor elements. The capacitor element may also be other types of capacitor elements such as non-solid electrolytic capacitors, ceramic type capacitors, and film type capacitors. The device according to the present invention can be used not only in combination with a CPU but also in combination with other circuit elements, and can be applied to a smoothing circuit of a DC-DC converter, for example.

1、1a、1b、1c、1d、1e、1f、1g デバイス
71 第1の面
81 電極層
1, 1a, 1b, 1c, 1d, 1e, 1f, 1g Device 71 First surface 81 Electrode layer

Claims (19)

陽極となる板状の基体の対峙する一方の面および他方の面のそれぞれの一部を覆うように形成された固体電解質層および電極層を備えた機能層を含むコンデンサー素子であって、前記基体の前記一方の面の前記機能層により覆われていない第1の非被覆領域と、前記基体の前記他方の面の前記機能層により覆われていない第2の非被覆領域とを備えたコンデンサー素子を少なくとも1つ含むコンデンサーユニットと、
前記コンデンサーユニットを覆うパッケージング部材の一部を、前記基体の前記第1の非被覆領域の一部および前記第2の非被覆領域の一部とともに貫くことにより形成された第1の面を覆い、前記第1の面に露出した前記基体に電気的に接続された少なくとも1つの外部接続用電極とを有する、デバイス。
A capacitor element including a functional layer having a solid electrolyte layer and an electrode layer formed so as to cover a part of each of one surface and the other surface of a plate-shaped substrate that serves as an anode, A capacitor element comprising: a first uncovered area not covered by the functional layer on the one surface of the substrate; and a second uncovered area not covered by the functional layer on the other surface of the base. A capacitor unit including at least one of
Covering a first surface formed by penetrating a part of the packaging member covering the capacitor unit together with a part of the first uncovered region and a part of the second uncovered region of the base. A device having at least one external connection electrode electrically connected to the substrate exposed on the first surface.
請求項1において、
前記コンデンサーユニットは、積層され、前記機能層の少なくとも一部を介して電気的に接続された複数のコンデンサー素子を含み、
前記少なくとも1つの外部接続用電極は、前記複数のコンデンサー素子の少なくともいずれかの前記基体が露出した前記第1の面を覆う外部接続用電極を含む、デバイス。
In claim 1,
The capacitor unit includes a plurality of capacitor elements stacked and electrically connected via at least a part of the functional layer,
The device, wherein the at least one external connection electrode includes an external connection electrode that covers the first surface where the base of at least one of the plurality of capacitor elements is exposed.
請求項1または2において、
前記第1の非被覆領域および前記第2の非被覆領域は、前記一方の面および前記他方の面の対峙する位置に配置されている、デバイス。
In claim 1 or 2,
The device, wherein the first uncovered region and the second uncovered region are arranged at positions where the one surface and the other surface face each other.
請求項1ないし3のいずれかにおいて、
前記第1の面は、前記パッケージング部材の一部を、前記基体の前記第1の非被覆領域の一部および前記第2の非被覆領域の一部とともに切り欠いた端面を含み、
前記少なくとも1つの外部接続用電極は、前記端面を覆うとともに前記コンデンサーユニットの一部を覆う外部接続用電極を含む、デバイス。
In any of claims 1 to 3,
The first surface includes an end surface in which a part of the packaging member is cut out together with a part of the first uncovered region and a part of the second uncovered region of the base body,
The device, wherein the at least one external connection electrode includes an external connection electrode that covers the end face and covers a part of the capacitor unit.
請求項1ないし3のいずれかにおいて、
前記コンデンサー素子は、前記基体の前記第1の非被覆領域を前記機能層に対して絶縁する第1の絶縁層と、前記基体の前記第2の非被覆領域を前記機能層に対して絶縁する第2の絶縁層とを含み、
前記第1の面は、前記第1の絶縁層の一部および前記第2の絶縁層の一部を含めて貫いている、デバイス。
In any of claims 1 to 3,
The capacitor element insulates the first uncovered region of the base from the functional layer and the second non-covered region of the base from the functional layer. A second insulating layer,
The device, wherein the first surface penetrates including a part of the first insulating layer and a part of the second insulating layer.
請求項5において、
前記第1の面は、前記パッケージング部材の一部を、前記第1の絶縁層の一部、前記第1の非被覆領域の一部、前記第2の非被覆領域の一部および前記第2の絶縁層の一部とともに切り欠いた端面を含み、
前記少なくとも1つの外部接続用電極は、前記端面を覆うとともに前記コンデンサーユニットの一部を覆う外部接続用電極を含む、デバイス。
In claim 5,
The first surface includes a part of the packaging member, a part of the first insulating layer, a part of the first uncovered area, a part of the second uncovered area, and the first Including a notched end face together with a part of the insulating layer of 2,
The device, wherein the at least one external connection electrode includes an external connection electrode that covers the end face and covers a part of the capacitor unit.
請求項1ないし6のいずれかにおいて、
前記少なくとも1つの外部接続用電極は、四角形の前記基体の4隅の少なくともいずれかが露出した前記第1の面を覆う外部接続用電極を含む、デバイス。
In any one of Claims 1 thru | or 6.
The at least one external connection electrode includes an external connection electrode that covers the first surface in which at least one of four corners of the quadrangular base body is exposed.
請求項1ないし7のいずれかにおいて、
前記少なくとも1つの外部接続用電極は、四角形の前記基体の4辺の少なくともいずれかが露出した前記第1の面を覆う外部接続用電極を含む、デバイス。
In any one of Claims 1 thru | or 7,
The at least one external connection electrode includes an external connection electrode that covers the first surface where at least one of four sides of the quadrangular base body is exposed.
請求項1ないし8のいずれかにおいて、
前記少なくとも1つの外部接続用電極は、溶射された金属層、蒸着された金属層、および導電性ペースト製の金属層の少なくともいずれかを含む、デバイス。
In any of claims 1 to 8,
The at least one external connection electrode includes at least one of a sprayed metal layer, a deposited metal layer, and a metal layer made of a conductive paste.
請求項1ないし9のいずれかにおいて、
前記コンデンサー素子は、前記基体を貫き、前記一方の面および前記他方の面のそれぞれに形成された前記機能層の前記電極層を電気的に接続する貫通電極を含み、
前記少なくとも1つの外部接続用電極は、四角形の前記基体の4隅または4辺のいずれかの位置に形成された複数の前記第1の面をそれぞれ覆う複数の外部接続用電極を含む、デバイス。
In any one of Claim 1 thru | or 9,
The capacitor element includes a through electrode that penetrates the base body and electrically connects the electrode layers of the functional layer formed on each of the one surface and the other surface,
The at least one external connection electrode includes a plurality of external connection electrodes that respectively cover the plurality of first surfaces formed at any one of four corners or four sides of the quadrangular base.
請求項1ないし10のいずれかにおいて、
前記コンデンサーユニットを搭載する基板を有する、デバイス。
In any one of Claims 1 thru | or 10,
A device having a substrate on which the capacitor unit is mounted.
請求項1ないし11のいずれかに記載のデバイスが実装されたプリント配線板。   A printed wiring board on which the device according to claim 1 is mounted. 請求項12に記載のプリント配線板を有する電子機器。   An electronic device comprising the printed wiring board according to claim 12. コンデンサーユニットを有するデバイスを製造する方法であって、
前記コンデンサーユニットは、陽極となる板状の基体の対峙する一方の面および他方の面のそれぞれの一部を覆うように形成された固体電解質層および電極層を備えた機能層を含むコンデンサー素子であって、前記基体の前記一方の面の前記機能層により覆われていない第1の非被覆領域と、前記基体の前記他方の面の前記機能層により覆われていない第2の非被覆領域とを備えたコンデンサー素子を少なくとも1つ含み、
当該方法は、前記コンデンサーユニットをパッケージング部材で覆い、前記パッケージング部材の一部を、前記基体の前記第1の非被覆領域の一部および前記第2の非被覆領域の一部とともに貫くことと、
前記貫くことにより形成された第1の面を導電性部材で覆い、前記第1の面に露出した前記基体に電気的に接続される少なくとも1つの外部接続用電極を形成することとを有する、方法。
A method of manufacturing a device having a capacitor unit, comprising:
The capacitor unit is a capacitor element including a functional layer including a solid electrolyte layer and an electrode layer formed so as to cover a part of one side and the other side of a plate-like substrate serving as an anode. A first uncovered region not covered by the functional layer on the one surface of the base, and a second uncovered region not covered by the functional layer on the other surface of the base. Including at least one capacitor element with
The method includes covering the capacitor unit with a packaging member, and penetrating a part of the packaging member together with a part of the first uncovered region and a part of the second uncovered region of the base body. When,
Covering the first surface formed by penetrating with a conductive member and forming at least one external connection electrode electrically connected to the base exposed on the first surface; Method.
請求項14において、
前記コンデンサーユニットは、積層され、前記機能層の少なくとも一部を介して電気的に接続された複数の前記コンデンサー素子を含み、
前記少なくとも1つの外部接続用電極を形成することは、前記複数のコンデンサー素子の少なくともいずれかの前記基体が露出した前記第1の面を覆う外部接続用電極を形成することを含む、方法。
In claim 14,
The capacitor unit includes a plurality of the capacitor elements stacked and electrically connected via at least a part of the functional layer,
Forming the at least one external connection electrode includes forming an external connection electrode that covers the first surface where the base of at least one of the plurality of capacitor elements is exposed.
請求項14または15において、
前記貫くことは、前記パッケージング部材の一部を、前記基体の前記第1の非被覆領域の一部および前記第2の非被覆領域の一部とともに切り欠くことを含み、
前記少なくとも1つの外部接続用電極を形成することは、前記切り欠くことにより形成された端面を覆うとともに前記コンデンサーユニットの一部を覆う外部接続用電極を形成することを含む、方法。
In claim 14 or 15,
The penetrating includes cutting out a part of the packaging member together with a part of the first uncovered area and a part of the second uncovered area of the base body,
Forming the at least one external connection electrode includes forming an external connection electrode that covers an end surface formed by the notch and covers a part of the capacitor unit.
請求項14または15において、
前記コンデンサー素子は、前記基体の前記第1の非被覆領域を前記機能層に対して絶縁する第1の絶縁層と、前記基体の前記第2の非被覆領域を前記機能層に対して絶縁する第2の絶縁層とを含み、
前記貫くことは、前記第1の絶縁層の一部および前記第2の絶縁層の一部を含めて貫くことを含む、方法。
In claim 14 or 15,
The capacitor element insulates the first uncovered region of the base from the functional layer and the second non-covered region of the base from the functional layer. A second insulating layer,
The penetrating includes penetrating including part of the first insulating layer and part of the second insulating layer.
請求項17において、
前記貫くことは、前記パッケージング部材の一部を、前記第1の絶縁層の一部、前記第1の非被覆領域の一部、前記第2の非被覆領域の一部および前記第2の絶縁層の一部とともに切り欠くことを含み、
前記少なくとも1つの外部接続用電極を形成することは、前記切り欠くことにより形成された端面を覆うとともに前記コンデンサーユニットの一部を覆う外部接続用電極を形成することを含む、方法。
In claim 17,
The penetrating includes part of the packaging member, part of the first insulating layer, part of the first uncovered area, part of the second uncovered area, and the second part. Including notching together with part of the insulating layer,
Forming the at least one external connection electrode includes forming an external connection electrode that covers an end surface formed by the notch and covers a part of the capacitor unit.
請求項14ないし18のいずれかにおいて、
前記少なくとも1つの外部接続用電極を形成することは、前記第1の面に金属を溶射すること、金属を蒸着すること、および導電性ペーストを塗布することのいずれかを含む、方法。
In any of claims 14 to 18,
Forming the at least one external connection electrode includes any one of spraying metal on the first surface, depositing metal, and applying a conductive paste.
JP2011278181A 2011-12-20 2011-12-20 Device and device manufacturing method Pending JP2015043350A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011278181A JP2015043350A (en) 2011-12-20 2011-12-20 Device and device manufacturing method
TW101148449A TW201330036A (en) 2011-12-20 2012-12-19 Device and method for manufacturing device
PCT/JP2012/008126 WO2013094197A1 (en) 2011-12-20 2012-12-19 Device and method for manufacturing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011278181A JP2015043350A (en) 2011-12-20 2011-12-20 Device and device manufacturing method

Publications (1)

Publication Number Publication Date
JP2015043350A true JP2015043350A (en) 2015-03-05

Family

ID=48668115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011278181A Pending JP2015043350A (en) 2011-12-20 2011-12-20 Device and device manufacturing method

Country Status (3)

Country Link
JP (1) JP2015043350A (en)
TW (1) TW201330036A (en)
WO (1) WO2013094197A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020188147A (en) * 2019-05-15 2020-11-19 株式会社村田製作所 Method for manufacturing solid electrolytic capacitor, and solid electrolytic capacitor
US11355289B2 (en) * 2018-05-16 2022-06-07 Murata Manufacturing Co., Ltd. Solid electrolytic capacitor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3047024B2 (en) * 1990-09-10 2000-05-29 ルビコン株式会社 Solid electrolytic capacitors
JP3424247B2 (en) * 1992-12-09 2003-07-07 日本ケミコン株式会社 Solid electrolytic capacitors
JP2004158577A (en) * 2002-11-05 2004-06-03 Japan Carlit Co Ltd:The Process for producing laminated large area aluminum solid electrolytic capacitor and capacitor produced by that process
JP2005079463A (en) * 2003-09-02 2005-03-24 Nec Tokin Corp Laminated solid electrolytic capacitor and laminated transmission line element
JP5131079B2 (en) * 2007-08-29 2013-01-30 パナソニック株式会社 Manufacturing method of solid electrolytic capacitor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355289B2 (en) * 2018-05-16 2022-06-07 Murata Manufacturing Co., Ltd. Solid electrolytic capacitor
JP2020188147A (en) * 2019-05-15 2020-11-19 株式会社村田製作所 Method for manufacturing solid electrolytic capacitor, and solid electrolytic capacitor
JP7226081B2 (en) 2019-05-15 2023-02-21 株式会社村田製作所 Method for manufacturing solid electrolytic capacitor, and solid electrolytic capacitor

Also Published As

Publication number Publication date
WO2013094197A1 (en) 2013-06-27
TW201330036A (en) 2013-07-16

Similar Documents

Publication Publication Date Title
WO2010134335A1 (en) Surface mounting device and capacitor element
JP2006237520A (en) Thin-shaped multi-terminal capacitor, and manufacturing method therefor
JP2009158692A (en) Multilayer solid electrolytic capacitor
JP5415827B2 (en) Surface mount devices
JP2006032516A (en) Laminated solid electrolytic capacitor and its manufacturing method
JP2006190929A (en) Solid electrolytic capacitor and its manufacturing method
JP2003178933A (en) Capacitor
WO2013094197A1 (en) Device and method for manufacturing device
JP2002237431A (en) Solid-state electrolytic capacitor and method of manufacturing the same
JP5683169B2 (en) Device including a capacitor element
JP4879845B2 (en) Surface mount capacitor and method of manufacturing the same
JP5034887B2 (en) Chip type solid electrolytic capacitor
JP2006032880A (en) Solid electrolytic capacitor and manufacturing method for the same
JP2004095816A (en) Chip capacitor
JP2008021774A (en) Chip-type solid electrolytic capacitor, and manufacturing method thereof
JP2009123938A5 (en)
JP5415843B2 (en) Capacitor unit and device including stacked capacitor elements
JP2005311216A (en) Solid electrolytic capacitor and its manufacturing method
JP2002110458A (en) Solid electrolytic chip capacitor
JP5570903B2 (en) Device containing multiple capacitor elements
JP2008021772A (en) Chip-type solid electrolytic capacitor
CN111095452A (en) Solid electrolytic capacitor and method for manufacturing the same
JP2008166760A (en) Mounting body of electrolytic capacitor
JP2006179943A (en) Solid-state electrolytic capacitor
JP2008135424A (en) Chip-type solid electrolytic capacitor