JP2015039840A - 積層構造体およびパターン形成方法 - Google Patents

積層構造体およびパターン形成方法 Download PDF

Info

Publication number
JP2015039840A
JP2015039840A JP2013172063A JP2013172063A JP2015039840A JP 2015039840 A JP2015039840 A JP 2015039840A JP 2013172063 A JP2013172063 A JP 2013172063A JP 2013172063 A JP2013172063 A JP 2013172063A JP 2015039840 A JP2015039840 A JP 2015039840A
Authority
JP
Japan
Prior art keywords
copolymer
region
layer
containing layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013172063A
Other languages
English (en)
Inventor
丈博 近藤
Takehiro Kondo
丈博 近藤
佐藤　康彦
Yasuhiko Sato
康彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013172063A priority Critical patent/JP2015039840A/ja
Priority to US14/175,125 priority patent/US20150056811A1/en
Publication of JP2015039840A publication Critical patent/JP2015039840A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24612—Composite web or sheet

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Materials For Photolithography (AREA)
  • Laminated Bodies (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

【課題】低コストでパターン形成ができる積層構造体を提供する。
【解決手段】実施形態の積層構造体は、下地層と、前記下地層の上に設けられたマスク層と、前記マスク層の上に設けられ、金属と炭素とを含む共重合体含有層であり、第１共重合体領域と、前記第１共重合体領域の上に設けられ、前記第１共重合体領域よりも炭素濃度に対する金属濃度の割合が低い第２共重合体領域と、を有する共重合体含有層と、前記共重合体含有層の上に設けられたレジストパターンと、を備える。
【選択図】図１

Description

本発明の実施形態は、積層構造体およびパターン形成方法に関する。
半導体メモリの高集積化を達成するために、３次元構造のメモリセルが注目されている。３次元構造のメモリセルを形成する際には、レジスト層をマスク層として厚い積層構造をドライエッチングする場合がある。しかし、厚い積層構造をドライエッチングする際には、厚いレジスト層が必要になり、レジストパターンの倒壊、解像力不足の問題が浮上している。
これに対し、薄いレジスト層によって厚い積層構造をドライエッチングできる技術が注目されている。これは、レジスト層の下に、中間膜としての金属含有樹脂を形成する方法である。しかし、金属含有樹脂の露光光に対する光学定数ｋ（消衰係数）は比較的高い。このためレジスト層と中間膜との界面における光反射が大きくなってしまい、良好な形状のレジストパターンが形成されない場合がある。
中間膜とレジスト層の間に有機ＢＡＲＣ（Bottom Anti-Reflection Coating）層と呼ばれる反射防止層をさらに１層、形成することにより、界面反射は抑制される。しかし、有機ＢＡＲＣ層は、高価であり、その製造工程も増えることから低コスト化が難しくなっている。
特開２０１０−１１３２０９号公報
本発明が解決しようとする課題は、低コストでパターン形成ができる積層構造体およびパターン形成方法を提供することである。
実施形態の積層構造体は、下地層と、前記下地層の上に設けられたマスク層と、前記マスク層の上に設けられ、金属と炭素とを含む共重合体含有層であり、第１共重合体領域と、前記第１共重合体領域の上に設けられ、前記第１共重合体領域よりも炭素濃度に対する金属濃度の割合が低い第２共重合体領域と、を有する共重合体含有層と、前記共重合体含有層の上に設けられたレジストパターンと、を備える。
図１（ａ）は、本実施形態に係る積層構造体を表す模式的断面図であり、図１（ｂ）は、本実施形態に係る積層構造体を表す模式的平面図である。 図２（ａ）は、本実施形態に係る第２共重合体領域の分子構造の一例を表す図であり、図２（ｂ）は、本実施形態に係る第１共重合体領域の分子構造の一例を表す図である。 図３（ａ）〜図３（ｄ）は、本実施形態に係るパターン形成方法を表す模式的断面図である。 図４は、参考例に係るパターン形成方法を表す模式的断面図である。
以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。
図１（ａ）は、本実施形態に係る積層構造体を表す模式的断面図であり、図１（ｂ）は、本実施形態に係る積層構造体を表す模式的平面図である。
本実施形態に係る積層構造体１は、下地層１０と、マスク層２０と、共重合体含有層３０と、レジストパターン４０と、を備える。
マスク層２０は、下地層１０の上に設けられている。共重合体含有層３０は、マスク層２０の上に設けられている。共重合体含有層３０は、金属と酸素と炭素とを含む共重合体含有層である。共重合体含有層３０は、第１共重合体領域３１と第２共重合体領域３２とを有する。第２共重合体領域３２は、第１共重合体領域３１の上に設けられている。第２共重合体領域３２における炭素濃度に対する金属濃度の割合は、第１共重合体領域３１における炭素濃度に対する金属濃度の割合よりも小さい。レジストパターン４０は、共重合体含有層３０の上に設けられている。
なお、図１（ｂ）には、ストライプ状のレジストパターン４０が例示されているが、レジストパターン４０は、島状であってもよい。
図２（ａ）は、本実施形態に係る第２共重合体領域の分子構造の一例を表す図であり、図２（ｂ）は、本実施形態に係る第１共重合体領域の分子構造の一例を表す図である。
第１共重合体領域３１および第２共重合体領域３２のそれぞれは、主鎖Ｍが金属と酸素（Ｏ）とを含んでいる。ここで、金属としては、チタン（Ｔｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、タンタル（Ｔａ）のいずれかがあげられる。
また、第１共重合体領域３１および第２共重合体領域３２のそれぞれは、炭素（Ｃ）を含んでいる。それぞれの側鎖Ｓ１、Ｓ２は、アルキル基、シクロアルキル基、アルコキシ基、アルコキシカルボニル基のいずれかを含む。置換基Ｒｎと置換基Ｒｍとは異なった置換基でもよく、同じ置換基でもよい。同様に、置換基Ｒｎ’と置換基Ｒｍ’とは異なっていてもよく、同じであってもよい。また、第２共重合体領域３２のなかに、置換基Ｒｎおよび置換基Ｒｍのそれぞれは複数存在してもよい。同様に、第１共重合体領域３１のなかに、置換基Ｒｎ’および置換基Ｒｍ’のそれぞれは複数存在してもよい。
アルキル基（ＣｎＨｎ＋１）としては、炭素数ｎが１〜１０のアルキル基、または、炭素数ｎが３〜１０のシクロアルキル基などがあげられる。例えば、アルコキシ基（ＯＣｎＨｎ＋１）としては、メトキシ基、エトキシ基、１−プロトキシ基、２−プロトキシ基、およびｎ−ブトキシ基などがあげられる。また、アルコキシカルボニル基は、例えば、酢酸、トリフルオロ酢酸、２−メチルプロパン酸、ペンタン酸、およびブタン酸のいずれかと、アルコールとから合成される基などがあげられる。
本実施形態では、第２共重合体領域３２における炭素濃度（atoms・％）に対する金属濃度（atoms・％）の割合は、第１共重合体領域３１における炭素濃度に対する金属濃度の割合よりも小さくなっている。換言すれば、第２共重合体領域３２の方が第１共重合体領域３１よりもより疎水性になっている。
一例として、第２共重合体領域３２においては、側鎖Ｓ１の炭素数が９以上のアルキル基である。また、側鎖Ｓ２は、炭素数が６以上のアルコキシ基である。第１共重合体領域３１においては、側鎖Ｓ１は、メチル基である。また、側鎖Ｓ２は、メトキシ基である。このような場合、第２共重合体領域３２における炭素濃度（atoms・％）に対する金属濃度（atoms・％）の割合は、第１共重合体領域３１における炭素濃度に対する金属濃度の割合よりも小さくなる。
第２共重合体領域３２の方が第１共重合体領域３１よりも炭素含有率が高いため、フォトリソグラフィで使用される露光光に対するｋ値（光学定数）は、第２共重合体領域３２の方が第１共重合体領域３１よりも小さくなる。
例えば、第２共重合体領域３２の膜厚が１５ｎｍ、第１共重合体領域３１の膜厚が３５ｎｍの場合、第２共重合体領域３２の光学定数ｋは、例えば、０．２であり、第１共重合体領域３１の光学定数ｋは、例えば、０．４である。共重合体含有層３０と共重合体含有層３０の下層のマスク層２０との界面おける光反射率は、例えば、０．８９％である。
図３（ａ）〜図３（ｄ）は、本実施形態に係るパターン形成方法を表す模式的断面図である。
まず、図３（ａ）に表すように、下地層１０の上にマスク層２０を形成する。下地層１０は、例えば、シリコン等の半導体層、シリコン酸化物、シリコン窒化物等の層間絶縁膜、不純物添加ポリシリコン、タングステン、チタン等の導電層である。
マスク層２０は、例えば、カーボン膜である。マスク層２０は、ＣＶＤ（Chemical Vapor Deposition）によって形成される。マスク層２０の膜厚は、例えば、５００ｎｍである。
次に、図３（ｂ）に表すように、マスク層２０の上に共重合体含有層３０を形成する。上述したように、共重合体含有層３０は、第１共重合体領域３１と第２共重合体領域３２と、を有する。
共重合体含有層３０の形成では、まず、第１共重合体領域３１に含まれる共重合体を有機溶剤に溶解した溶液を、スピンコート法によってマスク層２０の上に形成する。この後、この溶液に、例えば２２０℃で１分間の加熱処理を施す。これより、膜厚が４０ｎｍの第１共重合体領域３１が形成する。
溶液には、架橋促進剤、界面活性剤を添加してもよい。例えば、架橋促進剤を溶液に添加することにより、第１共重合体領域の重合度が促進する。また、界面活性剤を溶液に混在することにより、スピンコート時の第１共重合体領域３１に印加される応力が緩和される。
続いて、第２共重合体領域３２については、第１共重合体領域３１と同様の方法で、第２共重合体領域３２を第１共重合体領域３１の上に形成する。
次に、図３（ｃ）に表すように、共重合体含有層３０の上にレジストパターン４０を形成する。レジストパターン４０の膜厚は、例えば、１００ｎｍである。レジストパターン４０の形成は、フォトリソグラフィおよびドライエッチングにより行われる。
レジストは、例えば、ＡｒＦポジ型レジストである。レジストをスピンコート法により共重合体含有層３０に均一に塗布した後、レジストに１３０℃で１分間の加熱処理を施す。この後、レジストに、ＡｒＦエキシマレーザー露光装置によって、ＮＡ：０．８５、２／３輪帯照明の条件で、透過率６％のハーフトーンマスクを用いて露光を行う。続いて、レジストに１００℃で１分間の加熱処理を施す。
続いて、２．３８重量%のテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液でレジストの現像を行う。これにより、図３（ｃ）に表されるごとく、断面が矩形状のレジストパターン４０が形成される。なお、レジストパターン４０と共重合体含有層３０との界面における光反射率は、０．８８〜０．８９％である。このような低い光反射率が得られる理由は、ｋ値がより小さい第２共重合体領域３２を第１共重合体領域３１の上に偏在させたためである。
レジストパターン４０のＹ方向における線幅は、例えば、１２０ｎｍである。また、隣り合うレジストパターン４０間のスペース幅は、例えば、１２０ｎｍである。
なお、レジストパターン４０を形成する際の露光光は、ｉ線、ＫｒＦ光、ＥＵＶ光等でもよい。また、レジストパターン４０は、架橋型のネガ型レジスト、もしくは、有機現像を使用するネガ型レジストでもよい。
その後、図３（ｄ）に表すように、レジストパターンから表出された共重合体含有層３０と、この下のマスク層２０をドライエッチング加工する。これにより、下地層１０の上にレジストパターン４０のパターンが転写されたマスク層２０が形成される。この後は、マスク層２０から表出された下地層１０にドライエッチング加工が行われる。
下地層１０をドライエッチングする際のガスとしては、例えば、酸素（Ｏ２）、酸化炭素（ＣＯ、ＣＯ２）等の酸素含有ガス、ヘリウム（Ｈｅ）、窒素（Ｎ２）、アルゴン（Ａｒ）等の不活性ガス、塩素（Ｃｌ２）、塩化ホウ素（ＢＣｌ３）等の塩素系ガス、フッ素系ガス（ＣＨＦ３、ＣＦ４等）があげられる。そのほか、水素（Ｈ２）、アンモニア（ＮＨ３）を用いてもよい。また、これらのガスは、混合してもよい。
図４は、参考例に係るパターン形成方法を表す模式的断面図である。
参考例に係る積層構造体１００は、下地層１０と、マスク層２０と、金属含有樹脂層３００と、レジストパターン４００と、を備える。ここで、金属含有樹脂層３００は、本実施形態のごとく、第１共重合体領域３１および第２共重合体領域３２を含んでいない。例えば、金属含有樹脂層３００の膜厚が５０ｎｍのときの金属含有樹脂層３００の光学定数ｋは、０．４である。そして、金属含有樹脂層３００とレジストパターン４００との界面における光反射率は、２．２％以上になっている。
このような界面における光反射率が高い状態で、レジストパターン４００を形成すると、露光光Ａと上記界面からの反射光Ｂとが干渉し易くなる。このため、界面付近では、レジストパターン４００の上部付近に比べて、露光光の強度が強くなったり弱くなったりする。
このため、参考例では、本実施形態のように、レジストパターン４００の断面が矩形にならず、例えば、レジストパターン４００の側面が歪になってしまう。
ここで、金属含有樹脂層３００とレジストパターン４００との界面における光反射率を下げるために、金属含有樹脂層３００とレジストパターン４００との間に有機ＢＡＲＣ層を設ける方法もある。しかし、この方法では、有機ＢＡＲＣ層の材料費、有機ＢＡＲＣ層を製造する工程数の増加によってコストが上昇してしまう。
これに対し、本実施形態では、有機ＢＡＲＣ層を用いず、反射防止膜として共重合体含有層３０を用いている。また、共重合体含有層３０を用いることにより、レジストパターン４０を厚さを薄くすることができる。そして、上述したように、レジストパターン４０の断面は矩形になる。さらに、低コスト化が実現する。
上記の実施形態では、「部位Ａは部位Ｂの上に設けられている」と表現された場合の「の上に」とは、部位Ａが部位Ｂに接触して、部位Ａが部位Ｂの上に設けられている場合の他に、部位Ａが部位Ｂに接触せず、部位Ａが部位Ｂの上方に設けられている場合との意味で用いられる場合がある。また、「部位Ａは部位Ｂの上に設けられている」は、部位Ａと部位Ｂとを反転させて部位Ａが部位Ｂの下に位置した場合や、部位Ａと部位Ｂとが横に並んだ場合にも適用される場合がある。これは、実施形態に係る半導体装置を回転しても、回転前後において半導体装置の構造は変わらないからである。
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、１００ 積層構造体
１０ 下地層
２０ マスク層
３０ 共重合体含有層
３１ 第１共重合体領域
３２ 第２共重合体領域
４０、４００ レジストパターン
３００ 金属含有樹脂層

Claims (7)

  1. 下地層と、
    前記下地層の上に設けられたマスク層と、
    前記マスク層の上に設けられ、金属と酸素と炭素とを含む共重合体含有層であり、第１共重合体領域と、前記第１共重合体領域の上に設けられ、前記第１共重合体領域よりも炭素濃度に対する金属濃度の割合が低い第２共重合体領域と、を有する共重合体含有層と、
    前記共重合体含有層の上に設けられたレジストパターンと、
    を備えた積層構造体。
  2. 下地層と、
    前記下地層の上に設けられたマスク層と、
    前記マスク層の上に設けられ、金属と炭素とを含む共重合体含有層であり、第１共重合体領域と、前記第１共重合体領域の上に設けられ、前記第１共重合体領域よりも炭素濃度に対する金属濃度の割合が低い第２共重合体領域と、を有する共重合体含有層と、
    前記共重合体含有層の上に設けられたレジストパターンと、
    を備えた積層構造体。
  3. 前記第１共重合体領域および前記第２共重合体領域のそれぞれの主鎖は、金属と酸素とを含み、
    前記第１共重合体領域および前記第２共重合体領域のそれぞれの側鎖は、炭素を含む請求項１または２に記載の積層構造体。
  4. 前記側鎖は、アルキル基、アルコキシ基、およびカルボニル基のいずれかを含む請求項３に記載の積層構造体。
  5. 下地層の上にマスク層を形成する工程と、
    前記マスク層の上に、金属と炭素とを含む共重合体含有層であり、第１共重合体領域と、前記第１共重合体領域の上に形成され、前記第１共重合体領域よりも炭素濃度に対する金属濃度の割合が低い第２共重合体領域と、を有する前記共重合体含有層を形成する工程と、
    前記共重合体含有層の上にパターニングされたレジスト層を形成する工程と、
    前記レジストパターンから表出された前記共重合体含有層と、前記レジストパターンから表出された前記共重合体含有層下の前記マスク層をエッチングすることにより、前記下地層の上に前記レジスト層のパターンが転写された前記マスク層を形成する工程と、
    備えたパターン形成方法。
  6. 前記第１共重合体領域および前記第２共重合体領域のそれぞれの主鎖は、金属と酸素とを含み、
    前記第１共重合体領域および前記第２共重合体領域のそれぞれの側鎖は、炭素を含む請求項５に記載のパターン形成方法。
  7. 前記側鎖は、アルキル基、アルコキシ基、およびカルボニル基のいずれかを含む請求項６に記載のパターン形成方法。
JP2013172063A 2013-08-22 2013-08-22 積層構造体およびパターン形成方法 Pending JP2015039840A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013172063A JP2015039840A (ja) 2013-08-22 2013-08-22 積層構造体およびパターン形成方法
US14/175,125 US20150056811A1 (en) 2013-08-22 2014-02-07 Stacked structure body and pattern formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013172063A JP2015039840A (ja) 2013-08-22 2013-08-22 積層構造体およびパターン形成方法

Publications (1)

Publication Number Publication Date
JP2015039840A true JP2015039840A (ja) 2015-03-02

Family

ID=52480743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013172063A Pending JP2015039840A (ja) 2013-08-22 2013-08-22 積層構造体およびパターン形成方法

Country Status (2)

Country Link
US (1) US20150056811A1 (ja)
JP (1) JP2015039840A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10541250B2 (en) 2015-12-29 2020-01-21 Toshiba Memory Corporation Method for manufacturing semiconductor device
JP2021040008A (ja) 2019-09-02 2021-03-11 キオクシア株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001242630A (ja) * 2000-01-10 2001-09-07 Internatl Business Mach Corp <Ibm> リソグラフィ構造
JP2009271562A (ja) * 2004-10-22 2009-11-19 Shin Etsu Chem Co Ltd フォトマスクブランクおよびフォトマスクならびにこれらの製造方法
JP2012098431A (ja) * 2010-11-01 2012-05-24 Shin Etsu Chem Co Ltd レジスト下層膜材料及びこれを用いたパターン形成方法
JP2012233259A (ja) * 2012-06-25 2012-11-29 Tokyo Electron Ltd アモルファスカーボン膜の成膜方法、それを用いた半導体装置の製造方法、およびコンピュータ読取可能な記憶媒体

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7329474B2 (en) * 2003-03-31 2008-02-12 Shin-Estu Chemical Co., Ltd. Photomask blank, photomask, and method of manufacture
JPWO2006067952A1 (ja) * 2004-12-20 2008-06-12 コニカミノルタホールディングス株式会社 ガスバリア性薄膜積層体、ガスバリア性樹脂基材、有機ｅｌデバイス
JP5464186B2 (ja) * 2011-09-07 2014-04-09 信越化学工業株式会社 フォトマスクブランク、フォトマスク及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001242630A (ja) * 2000-01-10 2001-09-07 Internatl Business Mach Corp <Ibm> リソグラフィ構造
JP2009271562A (ja) * 2004-10-22 2009-11-19 Shin Etsu Chem Co Ltd フォトマスクブランクおよびフォトマスクならびにこれらの製造方法
JP2012098431A (ja) * 2010-11-01 2012-05-24 Shin Etsu Chem Co Ltd レジスト下層膜材料及びこれを用いたパターン形成方法
JP2012233259A (ja) * 2012-06-25 2012-11-29 Tokyo Electron Ltd アモルファスカーボン膜の成膜方法、それを用いた半導体装置の製造方法、およびコンピュータ読取可能な記憶媒体

Also Published As

Publication number Publication date
US20150056811A1 (en) 2015-02-26

Similar Documents

Publication Publication Date Title
US10459338B2 (en) Exposure activated chemically amplified directed self-assembly (DSA) for back end of line (BEOL) pattern cutting and plugging
US7314810B2 (en) Method for forming fine pattern of semiconductor device
US9070557B2 (en) Method of forming double pattern in a structure
US8586290B2 (en) Patterning process and chemical amplified photoresist composition
US20070037410A1 (en) Method for forming a lithography pattern
US10366888B2 (en) Pattern forming method
JP2009016788A (ja) 半導体素子の微細パターン形成方法
TWI709165B (zh) 微影圖案化的方法
US8853093B2 (en) Method for forming double patterned structure
US20080063976A1 (en) Photoresist Composition and Method Of Forming A Resist Pattern
US9040429B2 (en) Pattern formation method
TW201708979A (zh) 用於微影製程之圖案化的方法
US8003540B2 (en) Method for manufacturing semiconductor device
US9436078B2 (en) Method for a low profile etchable EUV absorber layer with embedded particles in a photolithography mask
US20090298291A1 (en) Method for forming a pattern of a semiconductor device
TW201824346A (zh) 半導體裝置的製作方法
JP2015039840A (ja) 積層構造体およびパターン形成方法
US11112698B2 (en) Photoresist with gradient composition for improved uniformity
US20070161221A1 (en) Method for manufacturing semiconductor device
US8748077B2 (en) Resist pattern improving material, method for forming resist pattern, method for producing semiconductor device, and semiconductor device
US8980535B2 (en) Resist pattern improving material, method for forming resist pattern, and method for producing semiconductor device
CN101634806A (zh) 一种细线宽硅化物阻挡层图案形成方法
US10863630B2 (en) Material composition and methods thereof
TW201830471A (zh) 半導體裝置的製作方法
KR100819647B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160325