JP2015026866A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2015026866A
JP2015026866A JP2014221441A JP2014221441A JP2015026866A JP 2015026866 A JP2015026866 A JP 2015026866A JP 2014221441 A JP2014221441 A JP 2014221441A JP 2014221441 A JP2014221441 A JP 2014221441A JP 2015026866 A JP2015026866 A JP 2015026866A
Authority
JP
Japan
Prior art keywords
semiconductor chip
frame
support member
semiconductor device
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014221441A
Other languages
Japanese (ja)
Other versions
JP6092833B2 (en
Inventor
川藤　寿
Hisashi Kawato
寿 川藤
中川　信也
Shinya Nakagawa
信也 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014221441A priority Critical patent/JP6092833B2/en
Publication of JP2015026866A publication Critical patent/JP2015026866A/en
Application granted granted Critical
Publication of JP6092833B2 publication Critical patent/JP6092833B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which is a small size, inhibits flapping of a frame on the semiconductor chip for control side, and improves the adhesiveness between a frame on which a semiconductor chip for electric power is mounted and an insulation sheet.SOLUTION: A semiconductor device 1 comprises: a lead frame for a semiconductor chip for electric power 2a; the semiconductor chip for the electric power 4; an insulation sheet 8; a lead frame for a semiconductor chip for control 2c; the semiconductor chip for the control 5; a lead terminal for the semiconductor chip for the control 2d; a support member 7 disposed at the lower sides of the lead frame for the semiconductor chip for the control 2c and the lead terminal for the semiconductor chip for the control 2d; and a mold resin 9. The support member 7 is disposed around an upper region 6 of a juncture part 3 between the lead frame for the semiconductor chip for the electric power 2a and the insulation sheet 8.

Description

本発明は、半導体装置に関し、特に、モールド樹脂で封止される半導体装置に関するものである。   The present invention relates to a semiconductor device, and more particularly to a semiconductor device sealed with a mold resin.

半導体装置の一例としてのパワーモジュールでは、電力を制御するための電力用半導体チップ（パワーチップ）および電力用半導体チップを制御するための制御用半導体チップ（制御チップ）がフレーム上に搭載されている。放熱を考慮して、電力用半導体チップはパッケージの裏面近傍に配置されている。   In a power module as an example of a semiconductor device, a power semiconductor chip (power chip) for controlling power and a control semiconductor chip (control chip) for controlling the power semiconductor chip are mounted on a frame. . In consideration of heat dissipation, the power semiconductor chip is disposed near the back surface of the package.

また、放熱のため、パッケージの裏面にフィン（放熱フィン）が取り付けられている。パワーモジュールの外部端子とフィンとの間には一定の絶縁距離が必要である。そのため、フレームには曲げ加工が実施されており、外部端子と電力用半導体チップが搭載されたダイパッドとは高さ位置が異なっている。これにより、パワーモジュールの厚みが大きくなる。このような構造を備えた半導体装置は、たとえば特開２０００−１３８３４３号公報（特許文献１）および特開２００５−１２３４９５号公報（特許文献２）に開示されている。   Further, fins (radiation fins) are attached to the back surface of the package for heat dissipation. A certain insulation distance is required between the external terminal of the power module and the fin. Therefore, the frame is bent, and the height position is different from the die pad on which the external terminal and the power semiconductor chip are mounted. Thereby, the thickness of a power module becomes large. A semiconductor device having such a structure is disclosed in, for example, Japanese Patent Application Laid-Open No. 2000-138343 (Patent Document 1) and Japanese Patent Application Laid-Open No. 2005-123495 (Patent Document 2).

ところで、制御用半導体チップが搭載されたフレームが樹脂シートなどで支持された半導体装置が提案されている。たとえば、特開平９−２１３８７１号公報（特許文献３）には、リードフレームのアイランド部の表面に樹脂シートが固定された半導体装置が開示されている。これにより、トランスファーモールドの際にリードフレームが撓むことが抑制されている。また、たとえば特開２００１−３３９０４１号公報（特許文献４）には、内部リードフレームが絶縁フィルムで支持された半導体装置が開示されている。これにより、内部リードフレームが補強されている。   Incidentally, there has been proposed a semiconductor device in which a frame on which a control semiconductor chip is mounted is supported by a resin sheet or the like. For example, Japanese Patent Laid-Open No. 9-213871 (Patent Document 3) discloses a semiconductor device in which a resin sheet is fixed to the surface of an island portion of a lead frame. Thereby, it is suppressed that a lead frame bends in the case of transfer molding. For example, Japanese Unexamined Patent Publication No. 2001-339041 (Patent Document 4) discloses a semiconductor device in which an internal lead frame is supported by an insulating film. Thereby, the internal lead frame is reinforced.

特開２０００−１３８３４３号公報JP 2000-138343 A 特開２００５−１２３４９５号公報JP 2005-123495 A 特開平９−２１３８７１号公報JP 9-213871 A 特開２００１−３３９０４１号公報JP 2001-339041 A

上記の特開２０００−１３８３４３号公報および特開２００５−１２３４９５号公報に記載された半導体装置では、パワーモジュールの厚みが大きくなるため、パワーモジュールの大きさが大きくなる。   In the semiconductor devices described in JP 2000-138343 A and JP 2005-123495 A described above, the thickness of the power module increases, so the size of the power module increases.

一方、パワーモジュールの小型化および高機能化が求められている。パワーモジュールの小型化および高機能化のために制御用半導体チップ側のフレームの微細化および薄厚化が進んでいる。これにより、制御用半導体チップ側のフレームの強度が弱くなるため、モールド樹脂注入時に制御用半導体チップ側のフレームにばたつきが生じる。このため、制御用半導体チップに使用されている金線にフレームが接触することで金線にダメージが生じるおそれがある。また、電力用半導体チップを制御用半導体チップに接続するワイヤとフレームとがショートするおそれがある。   On the other hand, miniaturization and high functionality of power modules are required. The miniaturization and thinning of the frame on the control semiconductor chip side are progressing in order to reduce the size and increase the functionality of the power module. As a result, the strength of the frame on the control semiconductor chip side becomes weak, and the frame on the control semiconductor chip side flutters when the mold resin is injected. For this reason, there exists a possibility that a gold wire may be damaged when a flame | frame contacts the gold wire currently used for the semiconductor chip for control. Further, there is a possibility that the wire connecting the power semiconductor chip to the control semiconductor chip and the frame are short-circuited.

ところで、上記の特開平９−２１３８７１号公報および特開２００１−３３９０４１号公報に記載されているように制御用半導体チップ側のフレームを樹脂シートなどで支持することでフレームのばたつきが抑制され得る。しかしながら、特開平９−２１３８７１号公報に記載された半導体装置では、制御用半導体チップが搭載されたフレーム（ダイパッド）の周囲のフレームは樹脂シートで固定されているが、ダイパッドは樹脂シートで固定されていない。そのためフレームのばたつきの抑制が不十分である。また、特開２００１−３３９０４１号公報に記載された半導体装置でも、ダイパッドの周囲の内部リードフレームは絶縁フィルムで支持されているが、ダイパッドは絶縁フィルムで支持されていない。そのためフレームのばたつきの抑制が不十分である。   By the way, as described in JP-A-9-213871 and JP-A-2001-339041, fluttering of the frame can be suppressed by supporting the frame on the control semiconductor chip side with a resin sheet or the like. However, in the semiconductor device described in Japanese Patent Laid-Open No. 9-213871, the frame around the frame (die pad) on which the control semiconductor chip is mounted is fixed with a resin sheet, but the die pad is fixed with a resin sheet. Not. Therefore, the flapping of the frame is not sufficiently suppressed. Also in the semiconductor device described in Japanese Patent Laid-Open No. 2001-339041, the inner lead frame around the die pad is supported by an insulating film, but the die pad is not supported by the insulating film. Therefore, the flapping of the frame is not sufficiently suppressed.

さらに、放熱性の向上のため、電力用半導体チップが搭載されたフレームに接触するように絶縁シートが設けられる。なお、この絶縁シートはフィンと接触するようにパッケージの裏面から露出している。この絶縁シートと電力用半導体チップが搭載されたフレームとの密着性が低下すると放熱性が低下する。   Furthermore, in order to improve heat dissipation, an insulating sheet is provided so as to contact the frame on which the power semiconductor chip is mounted. The insulating sheet is exposed from the back surface of the package so as to come into contact with the fins. When the adhesion between the insulating sheet and the frame on which the power semiconductor chip is mounted is lowered, the heat dissipation is reduced.

本発明は、上記課題を鑑みてなされたものであり、その目的は、小型で、制御用半導体チップ側のフレームのばたつきを抑制することができ、かつ電力用半導体チップが搭載されたフレームと絶縁シートとの密着性を向上することができる半導体装置を提供することである。   The present invention has been made in view of the above problems, and an object of the present invention is to reduce the flutter of the frame on the control semiconductor chip side and to be insulated from the frame on which the power semiconductor chip is mounted. It is an object of the present invention to provide a semiconductor device capable of improving adhesion with a sheet.

本発明の半導体装置は、第１のフレーム部と、第１のフレーム部上に配置された電力用半導体チップと、第１のフレーム部の電力用半導体チップが配置された面と反対側の面に配置された絶縁シートと、第１のフレーム部よりも上方の高さ位置に位置する第２のフレームと、第２のフレームに搭載された電力用半導体チップを制御するための制御用半導体チップと、第２のフレーム部の周辺に配置され、かつ制御用半導体チップと電気的に接続された第３のフレーム部と、第２および第３のフレーム部をつなぐように第２および第３のフレーム部の下側に配置されたサポート部材と、第１のフレーム部、第２のフレーム、第３のフレーム部、電力用半導体チップ、制御用半導体チップおよびサポート部材を封止し、かつ絶縁シートを露出するためのモールド樹脂とを備えている。サポート部材は、第１のフレーム部と絶縁シートとの接合部の上方領域の周囲に配置されている。   A semiconductor device according to the present invention includes a first frame portion, a power semiconductor chip disposed on the first frame portion, and a surface opposite to the surface on which the power semiconductor chip of the first frame portion is disposed. An insulating sheet disposed on the second frame, a second frame positioned at a height above the first frame portion, and a control semiconductor chip for controlling the power semiconductor chip mounted on the second frame And a third frame portion disposed around the second frame portion and electrically connected to the control semiconductor chip, and the second and third frame portions so as to connect the second and third frame portions. A support member disposed under the frame portion, the first frame portion, the second frame, the third frame portion, the power semiconductor chip, the control semiconductor chip, and the support member are sealed, and the insulating sheet To expose And a fit of the mold resin. The support member is disposed around the upper region of the joint portion between the first frame portion and the insulating sheet.

本発明の半導体装置によれば、第２および第３のフレーム部をつなぐようにサポート部材が配置されているため、制御用半導体チップが搭載された第２のフレームがサポート部材でつながれている。これにより、第３のフレーム部のみがサポート部材でつながれている場合より第２のフレームのばたつきを抑制することができる。そして、サポート部材によって第２のフレームのばたつきが抑制されるため、第２のフレームを微細化および薄厚化することができる。これにより、半導体装置を小型化することができる。   According to the semiconductor device of the present invention, since the support member is disposed so as to connect the second and third frame portions, the second frame on which the control semiconductor chip is mounted is connected by the support member. Thereby, flapping of the second frame can be suppressed as compared with the case where only the third frame portion is connected by the support member. Since the flapping of the second frame is suppressed by the support member, the second frame can be miniaturized and thinned. Thereby, a semiconductor device can be reduced in size.

また、サポート部材は第２および第３のフレーム部の下側に配置されているため、サポート部材と第１のフレーム部との高さ方向の間隔を小さくすることができる。このため、第２および第３のフレーム部の下側のモールド樹脂が上側のモールド樹脂より先に流れる。そして、サポート部材は、第１のフレーム部と絶縁シートとの接合部の上方領域の周囲に配置されているため、上方領域でモールド樹脂が留まることができる。したがって、モールド樹脂による第１のフレーム部側から絶縁シート側への押し付けが安定する。これにより、第１のフレーム部と絶縁シートとの密着性を向上することができる。   In addition, since the support member is disposed below the second and third frame portions, the distance in the height direction between the support member and the first frame portion can be reduced. For this reason, the lower mold resin of the second and third frame portions flows before the upper mold resin. And since the support member is arrange | positioned around the upper area | region of the junction part of a 1st flame | frame part and an insulating sheet, mold resin can remain in an upper area | region. Accordingly, the pressing from the first frame portion side to the insulating sheet side by the mold resin is stabilized. Thereby, the adhesiveness of a 1st flame | frame part and an insulating sheet can be improved.

本発明の実施の形態１における半導体装置の概略平面図である。1 is a schematic plan view of a semiconductor device according to a first embodiment of the present invention. 本発明の実施の形態１における半導体装置の内部構成を示す概略平面図である。1 is a schematic plan view showing an internal configuration of a semiconductor device in a first embodiment of the present invention. 本発明の実施の形態１における半導体装置の内部構成を示す概略断面図である。It is a schematic sectional drawing which shows the internal structure of the semiconductor device in Embodiment 1 of this invention. 本発明の実施の形態１における半導体装置の製造方法の一工程を示す概略断面図である。It is a schematic sectional drawing which shows 1 process of the manufacturing method of the semiconductor device in Embodiment 1 of this invention. 本発明の実施の形態１における半導体装置の製造方法の図４に示す構成の後に行われる工程を示す概略断面図である。FIG. 5 is a schematic cross sectional view showing a process performed after the configuration shown in FIG. 4 of the method for manufacturing a semiconductor device in the first embodiment of the present invention. 本発明の実施の形態１における半導体装置の変形例の内部構成を示す概略断面図である。It is a schematic sectional drawing which shows the internal structure of the modification of the semiconductor device in Embodiment 1 of this invention. 本発明の実施の形態２における半導体装置の内部構成を示す概略断面図である。It is a schematic sectional drawing which shows the internal structure of the semiconductor device in Embodiment 2 of this invention. 本発明の実施の形態３における半導体装置の内部構成を示す概略断面図である。It is a schematic sectional drawing which shows the internal structure of the semiconductor device in Embodiment 3 of this invention. 本発明の実施の形態４における半導体装置の内部構成を示す概略断面図である。It is a schematic sectional drawing which shows the internal structure of the semiconductor device in Embodiment 4 of this invention. 本発明の実施の形態４における比較例の半導体装置の内部構成を示す概略部分断面図である。It is a general | schematic fragmentary sectional view which shows the internal structure of the semiconductor device of the comparative example in Embodiment 4 of this invention. 本発明の実施の形態５における半導体装置の内部構成を示す概略部分平面図である。It is a general | schematic fragmentary top view which shows the internal structure of the semiconductor device in Embodiment 5 of this invention.

以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
最初に本発明の実施の形態１の半導体装置の構成について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(Embodiment 1)
First, the configuration of the semiconductor device according to the first embodiment of the present invention will be described.

本実施の形態では、半導体装置についてパワーモジュールを一例として説明する。
図１および図２を参照して、半導体装置は、フレーム２上に電力用半導体チップ４および制御用半導体チップ５が搭載され、モールド樹脂９によって封止されている。図２では、モールド樹脂９によって封止された半導体装置１の内部構造が示されている。 In this embodiment, a semiconductor device is described using a power module as an example.
Referring to FIGS. 1 and 2, in the semiconductor device, a power semiconductor chip 4 and a control semiconductor chip 5 are mounted on a frame 2 and sealed with a mold resin 9. In FIG. 2, the internal structure of the semiconductor device 1 sealed with the mold resin 9 is shown.

図２および図３を参照して、半導体装置１の構成についてさらに詳しく説明する。半導体装置１は、フレーム２と、電力用半導体チップ４と、制御用半導体チップ５と、サポート部材７と、絶縁シート８と、モールド樹脂９と、ワイヤ１０，１１とを主に有している。   The configuration of the semiconductor device 1 will be described in more detail with reference to FIGS. The semiconductor device 1 mainly includes a frame 2, a power semiconductor chip 4, a control semiconductor chip 5, a support member 7, an insulating sheet 8, a mold resin 9, and wires 10 and 11. .

フレーム２は、電力用半導体チップ用リードフレーム（第１のフレーム部）２ａと、電力用半導体チップ用リード端子２ｂと、制御用半導体チップ用リードフレーム（第２のフレーム部）２ｃと、制御用半導体チップ用リード端子（第３のフレーム部）２ｄと、リード段差部２ｅと、中継リード２ｆとを有している。   The frame 2 includes a power semiconductor chip lead frame (first frame portion) 2a, a power semiconductor chip lead terminal 2b, a control semiconductor chip lead frame (second frame portion) 2c, and a control. A semiconductor chip lead terminal (third frame portion) 2d, a lead step portion 2e, and a relay lead 2f are provided.

電力用半導体チップ４は、たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）である。制御用半導体チップ５は、たとえばＬＶＩＣ（Low Voltage Integrated Circuit）またはＨＶＩＣ（High Voltage Integrated Circuit）である。   The power semiconductor chip 4 is, for example, an IGBT (Insulated Gate Bipolar Transistor). The control semiconductor chip 5 is, for example, an LVIC (Low Voltage Integrated Circuit) or an HVIC (High Voltage Integrated Circuit).

電力用半導体チップ４は電力用半導体チップ用リードフレーム２ａ上に配置されている。電力用半導体チップ４は電力用半導体チップ用リード端子２ｂとたとえばアルミニウム線からなるワイヤ１０によって電気的に接続されている。   The power semiconductor chip 4 is disposed on the power semiconductor chip lead frame 2a. The power semiconductor chip 4 is electrically connected to the power semiconductor chip lead terminal 2b by a wire 10 made of, for example, an aluminum wire.

制御用半導体チップ５は制御用半導体チップ用リードフレーム２ｃ上に配置されている。制御用半導体チップ５は制御用半導体チップ用リード端子２ｄとたとえば金線からなるワイヤ１１によって電気的に接続されている。制御用半導体チップ用リード端子２ｄは、制御用半導体チップ用リードフレーム２ｃの周辺に配置されている。   The control semiconductor chip 5 is disposed on the control semiconductor chip lead frame 2c. The control semiconductor chip 5 is electrically connected to the control semiconductor chip lead terminal 2d by a wire 11 made of, for example, a gold wire. The control semiconductor chip lead terminal 2d is arranged around the control semiconductor chip lead frame 2c.

電力用半導体チップ用リードフレーム２ａは、電力用半導体チップ用リード端子２ｂとリード段差部２ｅを介して、制御用半導体チップ用リードフレーム２ｃと略平行に配置さている。制御用半導体チップ用リードフレーム２ｃは、電力用半導体チップ用リードフレーム２ａよりも上方の高さ位置に位置している。   The power semiconductor chip lead frame 2a is disposed substantially parallel to the control semiconductor chip lead frame 2c via the power semiconductor chip lead terminal 2b and the lead step 2e. The control semiconductor chip lead frame 2c is positioned at a height above the power semiconductor chip lead frame 2a.

電力用半導体チップ４と所定の中継リード２ｆとをワイヤ１０によって電気的に接続するとともに、その中継リード２ｆと制御用半導体チップ５とをワイヤ１１によって電気的に接続することによって電力用半導体チップ４と制御用半導体チップ５とが電気的に接続されている。   The power semiconductor chip 4 and the predetermined relay lead 2 f are electrically connected by the wire 10, and the relay lead 2 f and the control semiconductor chip 5 are electrically connected by the wire 11, whereby the power semiconductor chip 4 is connected. And the control semiconductor chip 5 are electrically connected.

制御用半導体チップ用リードフレーム２ｃと制御用半導体チップ用リード端子２ｄをつなぐように制御用半導体チップ用リードフレーム２ｃと制御用半導体チップ用リード端子２ｄの下側にサポート部材７が配置されている。サポート部材７によって、制御用半導体チップ用リードフレーム２ｃと制御用半導体チップ用リード端子２ｄとが一体的に支持されている。サポート部材７は、電力用半導体チップ用リードフレーム２ａと絶縁シート８との接合部３の上方領域６の周囲に配置されている。   A support member 7 is disposed below the control semiconductor chip lead frame 2c and the control semiconductor chip lead terminal 2d so as to connect the control semiconductor chip lead frame 2c and the control semiconductor chip lead terminal 2d. . The support member 7 integrally supports the control semiconductor chip lead frame 2c and the control semiconductor chip lead terminal 2d. The support member 7 is disposed around the upper region 6 of the joint portion 3 between the power semiconductor chip lead frame 2 a and the insulating sheet 8.

サポート部材７は、サポートテープ７ａであってもよい。サポートテープ７ａは、たとえばＴＡＢ（Tape Automated Bonding）テープなどが用いられる。サポートテープ７ａの材質としては、制御用半導体チップ用リードフレーム２ｃおよび制御用半導体チップ用リード端子２ｄと電気的に絶縁するため、ポリイミドなどが用いられる。   The support member 7 may be a support tape 7a. As the support tape 7a, for example, a TAB (Tape Automated Bonding) tape or the like is used. As a material of the support tape 7a, polyimide or the like is used to electrically insulate the control semiconductor chip lead frame 2c and the control semiconductor chip lead terminal 2d.

電力用半導体チップ用リードフレーム２ａの電力用半導体チップ４が配置された面（表面）と反対側の面（裏面）に絶縁シート８が配置されている。絶縁シート８の熱伝導率は、モールド樹脂９の熱伝導度より大きな値を有している。絶縁シート８は、電力用半導体チップ４が配置された側と反対側の面（一方面）で図示しないフィンに接触可能に構成されている。   The insulating sheet 8 is disposed on the surface (back surface) opposite to the surface (front surface) on which the power semiconductor chip 4 of the power semiconductor chip lead frame 2a is disposed. The thermal conductivity of the insulating sheet 8 has a value larger than the thermal conductivity of the mold resin 9. The insulating sheet 8 is configured to be able to contact a fin (not shown) on the surface (one surface) opposite to the side where the power semiconductor chip 4 is disposed.

モールド樹脂９は、電力用半導体チップ用リードフレーム２ａと、制御用半導体チップ用リードフレーム２ｃと、制御用半導体チップ用リード端子２ｄと、電力用半導体チップ４、制御用半導体チップ５と、サポート部材７とを封止している。また、絶縁シート８は、一方面がモールド樹脂９から露出するようにモールド樹脂９によって封止されている。   The mold resin 9 includes a power semiconductor chip lead frame 2a, a control semiconductor chip lead frame 2c, a control semiconductor chip lead terminal 2d, a power semiconductor chip 4, a control semiconductor chip 5, and a support member. 7 is sealed. The insulating sheet 8 is sealed with the mold resin 9 so that one surface is exposed from the mold resin 9.

なお、制御用半導体チップ用リード端子２ｄの先端部はモールド樹脂９から突出している。また、電力用半導体チップ用リード端子２ｂの先端部もモールド樹脂９から突出している。さらに、モールド樹脂９は、リード段差部２ｅ、中継リード２ｆ、ワイヤ１０，１１を封止している。   The leading end of the control semiconductor chip lead terminal 2 d protrudes from the mold resin 9. Further, the leading end portion of the power semiconductor chip lead terminal 2 b also protrudes from the mold resin 9. Further, the mold resin 9 seals the lead step portion 2e, the relay lead 2f, and the wires 10 and 11.

次に、本実施の形態の半導体装置の製造方法について説明する。
制御用半導体チップ用リードフレーム２ｃと制御用半導体チップ用リード端子２ｄとなるフレーム２の下側にサポート部材７が配置される。 Next, a method for manufacturing the semiconductor device of the present embodiment will be described.
A support member 7 is disposed on the lower side of the frame 2 which becomes the control semiconductor chip lead frame 2c and the control semiconductor chip lead terminal 2d.

電力用半導体チップ用リードフレーム２ａ上に電力用半導体チップ４がダイボンドにより搭載される。また、制御用半導体チップ用リードフレーム２ｃ上に制御用半導体チップ５がダイボンドにより搭載される。続いて、ワイヤ１０のワイヤボンディングによって、電力用半導体チップ４と所定の内部リードとが電気的に接続される。同様に、ワイヤ１１のワイヤボンディングによって、制御用半導体チップ５と所定の内部リードとが電気的に接続される。絶縁シート８が電力用半導体チップ用リードフレーム２ａの裏面に配置される。   The power semiconductor chip 4 is mounted on the power semiconductor chip lead frame 2a by die bonding. Further, the control semiconductor chip 5 is mounted on the control semiconductor chip lead frame 2c by die bonding. Subsequently, the power semiconductor chip 4 and a predetermined internal lead are electrically connected by wire bonding of the wire 10. Similarly, the control semiconductor chip 5 and a predetermined internal lead are electrically connected by wire bonding of the wire 11. An insulating sheet 8 is disposed on the back surface of the power semiconductor chip lead frame 2a.

なお、電力用半導体チップ用リードフレーム２ａは、リード段差部２ｅを介して電力用半導体チップ用リード端子２ｂとなるフレーム２につながれて、制御用半導体チップ用リードフレーム２ｃと略平行に配置されている。   The power semiconductor chip lead frame 2a is connected to the frame 2 to be the power semiconductor chip lead terminal 2b via the lead step portion 2e, and is arranged substantially parallel to the control semiconductor chip lead frame 2c. Yes.

図４を参照して、図示しない金型にフレーム２が装着された状態で、電力用半導体チップ用リードフレーム２ａ側から金型内にモールド樹脂９が図中矢印で示されるように注入される。サポート部材７によって、制御用半導体チップ用リードフレーム２ｃと制御用半導体チップ用リード端子２ｄとが一体的に支持されているため、モールド樹脂９の注入による制御用半導体チップ用リードフレーム２ｃのばたつきが抑制される。   Referring to FIG. 4, in a state where frame 2 is mounted on a mold (not shown), mold resin 9 is injected into the mold from the power semiconductor chip lead frame 2a side as indicated by an arrow in the figure. . Since the control semiconductor chip lead frame 2c and the control semiconductor chip lead terminal 2d are integrally supported by the support member 7, the control semiconductor chip lead frame 2c flutters due to the injection of the mold resin 9. It is suppressed.

図５を参照して、さらに電力用半導体チップ用リードフレーム２ａ側から金型内にモールド樹脂９が図中矢印で示されるように注入される。この場合、制御用半導体チップ用リードフレーム２ｃと制御用半導体チップ用リード端子２ｄの下側にサポート部材７が配置されているため、電力用半導体チップ用リードフレーム２ａとの高さ方向での間隔が小さくなる。これにより、制御用半導体チップ用リードフレーム２ｃと制御用半導体チップ用リード端子２ｄの上側に流れるモールド樹脂９が、下側に流れるモールド樹脂より先行する。つまり、制御用半導体チップ用リードフレーム２ｃと制御用半導体チップ用リード端子２ｄの上側のモールド樹脂９の流れより下側のモールド樹脂９の流れが遅くなる。   Referring to FIG. 5, mold resin 9 is further injected into the mold from the power semiconductor chip lead frame 2a side as indicated by the arrows in the figure. In this case, since the support member 7 is disposed below the control semiconductor chip lead frame 2c and the control semiconductor chip lead terminal 2d, the distance between the power semiconductor chip lead frame 2a and the power semiconductor chip lead frame 2a in the height direction. Becomes smaller. Thereby, the mold resin 9 flowing above the control semiconductor chip lead frame 2c and the control semiconductor chip lead terminal 2d precedes the mold resin flowing downward. In other words, the flow of the lower mold resin 9 is slower than the flow of the mold resin 9 above the control semiconductor chip lead frame 2c and the control semiconductor chip lead terminal 2d.

モールド樹脂９によって、フレーム２、電力用半導体チップ４、制御用半導体チップ５、サポート部材７、絶縁シート８、モールド樹脂９およびワイヤ１０，１１が封止された後、電力用半導体チップ用リード端子２ｂおよび制御用半導体チップ用リード端子２ｄとなるフレーム２が曲げられて、半導体装置１が製造される。   After the frame 2, the power semiconductor chip 4, the control semiconductor chip 5, the support member 7, the insulating sheet 8, the mold resin 9 and the wires 10 and 11 are sealed with the mold resin 9, the power semiconductor chip lead terminals The semiconductor device 1 is manufactured by bending the frame 2 which becomes the lead terminals 2d for the control semiconductor chip 2b.

上記ではサポート部材７としてサポートテープ７ａが適用された場合について説明したが、サポート部材７はこれに限定されない。   Although the case where the support tape 7a was applied as the support member 7 was demonstrated above, the support member 7 is not limited to this.

図６を参照して、本実施の形態の変形例の半導体装置では、サポート部材７として基板７ｂが適用され得る。制御用半導体チップ用リードフレーム２ｃ上に基板７ｂが搭載されている。基板７ｂは制御用半導体チップ用リードフレーム２ｃにたとえば接着剤で接着される。基板７ｂは、たとえばガラスエポキシ基板である。ガラスエポキシ基板上には抵抗、コンデンサなどの電子部品が搭載されることで高機能化が可能である。また、基板７ｂ上に制御用半導体チップ５が搭載されている。   With reference to FIG. 6, a substrate 7 b can be applied as support member 7 in the semiconductor device of the modification of the present embodiment. A substrate 7b is mounted on the control semiconductor chip lead frame 2c. The substrate 7b is bonded to the control semiconductor chip lead frame 2c with an adhesive, for example. The substrate 7b is, for example, a glass epoxy substrate. High functionality can be achieved by mounting electronic components such as resistors and capacitors on the glass epoxy substrate. Further, the control semiconductor chip 5 is mounted on the substrate 7b.

次に、本実施の形態の半導体装置の作用効果について説明する。
本実施の形態の半導体装置１によれば、制御用半導体チップ用リードフレーム２ｃと制御用半導体チップ用リード端子２ｄをつなぐようにサポート部材７が配置されているため、制御用半導体チップ５が搭載された制御用半導体チップ用リードフレーム２ｃがサポート部材でつながれている。これにより、制御用半導体チップ用リード端子２ｄのみがサポート部材７でつながれている場合より制御用半導体チップ用リードフレーム２ｃのばたつきを抑制することができる。このため、制御用半導体チップ５に使用されているワイヤ１１にフレーム２が接触することでワイヤ１１にダメージが生じることを抑制できる。また、電力用半導体チップ４を制御用半導体チップ５に接続するワイヤ１０とフレーム２とがショートすることを抑制できる。 Next, functions and effects of the semiconductor device of this embodiment will be described.
According to the semiconductor device 1 of the present embodiment, since the support member 7 is arranged so as to connect the control semiconductor chip lead frame 2c and the control semiconductor chip lead terminal 2d, the control semiconductor chip 5 is mounted. The control semiconductor chip lead frame 2c is connected by a support member. Thereby, fluttering of the lead frame 2c for control semiconductor chip can be suppressed as compared with the case where only the lead terminal 2d for control semiconductor chip is connected by the support member 7. For this reason, it is possible to prevent the wire 11 from being damaged by the frame 2 coming into contact with the wire 11 used in the control semiconductor chip 5. Further, it is possible to suppress a short circuit between the wire 10 connecting the power semiconductor chip 4 to the control semiconductor chip 5 and the frame 2.

そして、サポート部材７によって制御用半導体チップ用リードフレーム２ｃのばたつきが抑制されるため、制御用半導体チップ用リードフレーム２ｃを微細化および薄厚化することができる。これにより、半導体装置１を小型化することができる。   Since the support member 7 suppresses fluttering of the control semiconductor chip lead frame 2c, the control semiconductor chip lead frame 2c can be made finer and thinner. Thereby, the semiconductor device 1 can be reduced in size.

また、サポート部材７は制御用半導体チップ用リードフレーム２ｃと制御用半導体チップ用リード端子２ｄの下側に配置されているため、サポート部材７と電力用半導体チップ用リードフレーム２ａとの高さ方向の間隔を小さくすることができる。このため、制御用半導体チップ用リードフレーム２ｃと制御用半導体チップ用リード端子２ｄの下側のモールド樹脂９が上側のモールド樹脂９より先に流れる。そして、サポート部材７は、電力用半導体チップ用リードフレーム２ａと絶縁シート８との接合部３の上方領域６の周囲に配置されているため、上方領域６でモールド樹脂９が留まることができる。したがって、モールド樹脂９による電力用半導体チップ用リードフレーム２ａ側から絶縁シート８側への押し付けが安定する。これにより、電力用半導体チップ用リードフレーム２ａと絶縁シート８との密着性を向上することができる。   Further, since the support member 7 is disposed below the control semiconductor chip lead frame 2c and the control semiconductor chip lead terminal 2d, the height direction between the support member 7 and the power semiconductor chip lead frame 2a. Can be reduced. For this reason, the lower mold resin 9 of the control semiconductor chip lead frame 2 c and the control semiconductor chip lead terminal 2 d flows before the upper mold resin 9. And since the support member 7 is arrange | positioned around the upper area | region 6 of the junction part 3 of the lead frame 2a for electric power semiconductor chips and the insulating sheet 8, the mold resin 9 can remain in the upper area | region 6. FIG. Therefore, pressing from the power semiconductor chip lead frame 2a side to the insulating sheet 8 side by the mold resin 9 is stabilized. As a result, the adhesion between the power semiconductor chip lead frame 2a and the insulating sheet 8 can be improved.

また、本実施の形態の半導体装置１によれば、サポート部材７はサポートテープ７ａを含むため、サポートテープ７ａによって制御用半導体チップ用リードフレーム２ｃと制御用半導体チップ用リード端子２ｄとを支持することができる。   Further, according to the semiconductor device 1 of the present embodiment, since the support member 7 includes the support tape 7a, the support semiconductor chip lead frame 2c and the control semiconductor chip lead terminal 2d are supported by the support tape 7a. be able to.

また、本実施の形態の半導体装置１によれば、サポート部材７は、基板７ｂを含むため、基板７ｂによって制御用半導体チップ用リードフレーム２ｃと制御用半導体チップ用リード端子２ｄとを支持することができる。   Further, according to the semiconductor device 1 of the present embodiment, since the support member 7 includes the substrate 7b, the control semiconductor chip lead frame 2c and the control semiconductor chip lead terminal 2d are supported by the substrate 7b. Can do.

（実施の形態２）
本発明の実施の形態２の半導体装置は実施の形態１の半導体装置と比較して、サポート部材と絶縁シートとの配置が主に異なっている。 (Embodiment 2)
The semiconductor device according to the second embodiment of the present invention is mainly different from the semiconductor device according to the first embodiment in the arrangement of the support member and the insulating sheet.

図７を参照して、本実施の形態の半導体装置１では、絶縁シート８の上方にサポート部材７が位置している。つまり、電力用半導体チップ用リードフレーム２ａと電力用半導体チップ４とが積層される方向（積層方向）から見て、絶縁シート８の端部とサポート部材７の端部とが重なるように配置されている。   With reference to FIG. 7, in semiconductor device 1 of the present embodiment, support member 7 is located above insulating sheet 8. In other words, the end of the insulating sheet 8 and the end of the support member 7 overlap each other when viewed from the direction in which the power semiconductor chip lead frame 2a and the power semiconductor chip 4 are stacked (stacking direction). ing.

なお、本実施の形態のこれ以外の構成および製造方法は上述した実施の形態１と同様であるため、同一の要素については同一の符号を付し、その説明を繰り返さない。   In addition, since the structure and manufacturing method other than this of this Embodiment are the same as that of Embodiment 1 mentioned above, the same code | symbol is attached | subjected about the same element and the description is not repeated.

本実施の形態の半導体装置１によれば、積層方向から見て絶縁シート８とサポート部材７とが重なるように配置されているため、サポート部材７と絶縁シート８との間隔を小さくすることができる。これにより、サポート部材７と絶縁シート８との間にモールド樹脂が注入され難くすることができる。このため、上方領域６でモールド樹脂９がさらに留まることができる。したがって、モールド樹脂９による電力用半導体チップ用リードフレーム２ａ側から絶縁シート８側への押し付けがさらに安定する。これにより、電力用半導体チップ用リードフレーム２ａと絶縁シート８との密着性をさらに向上することができる。   According to the semiconductor device 1 of the present embodiment, since the insulating sheet 8 and the support member 7 are arranged so as to overlap each other when viewed from the stacking direction, the distance between the support member 7 and the insulating sheet 8 can be reduced. it can. Thereby, mold resin can be made difficult to be injected between the support member 7 and the insulating sheet 8. For this reason, the mold resin 9 can further remain in the upper region 6. Therefore, the pressing from the power semiconductor chip lead frame 2a side to the insulating sheet 8 side by the mold resin 9 is further stabilized. Thereby, the adhesiveness between the power semiconductor chip lead frame 2a and the insulating sheet 8 can be further improved.

なお、本実施の形態のこれ以外の構成および製造方法は上述した実施の形態１と同様であるため、同一の要素については同一の符号を付し、その説明を繰り返さない。   In addition, since the structure and manufacturing method other than this of this Embodiment are the same as that of Embodiment 1 mentioned above, the same code | symbol is attached | subjected about the same element and the description is not repeated.

（実施の形態３）
本発明の実施の形態３の半導体装置は実施の形態１の半導体装置と比較して、サポート部材の形状が主に異なっている。 (Embodiment 3)
The semiconductor device according to the third embodiment of the present invention is mainly different from the semiconductor device according to the first embodiment in the shape of the support member.

図８を参照して、本実施の形態の半導体装置１では、サポート部材７はテーパ形状を有している。テーパ形状は、電力用半導体チップ用リードフレーム２ａと電力用半導体チップ４とが積層される方向（積層方向）から見て接合部３から離れるに従って、厚みが大きくなるように構成されている。   Referring to FIG. 8, in semiconductor device 1 of the present embodiment, support member 7 has a tapered shape. The taper shape is configured such that the thickness increases as the distance from the bonding portion 3 increases in the direction in which the power semiconductor chip lead frame 2a and the power semiconductor chip 4 are stacked (stacking direction).

なお、本実施の形態のこれ以外の構成および製造方法は上述した実施の形態１と同様であるため、同一の要素については同一の符号を付し、その説明を繰り返さない。   In addition, since the structure and manufacturing method other than this of this Embodiment are the same as that of Embodiment 1 mentioned above, the same code | symbol is attached | subjected about the same element and the description is not repeated.

本実施の形態の半導体装置１によれば、サポート部材７は、積層方向から見て接合部３から離れるに従って、厚みが大きくなるテーパ形状を有しているため、接合部３から離れるに従って、サポート部材７の下方にモールド樹脂が注入され難くすることができる。このため、接合部３の上方領域６でモールド樹脂９がさらに留まることができる。したがって、モールド樹脂９による電力用半導体チップ用リードフレーム２ａ側から絶縁シート８側への押し付けがさらに安定する。これにより、電力用半導体チップ用リードフレーム２ａと絶縁シート８との密着性をさらに向上することができる。   According to the semiconductor device 1 of the present embodiment, the support member 7 has a taper shape in which the thickness increases as the distance from the bonding portion 3 when viewed from the stacking direction. The mold resin can be made difficult to be injected below the member 7. For this reason, the mold resin 9 can further remain in the upper region 6 of the joint portion 3. Therefore, the pressing from the power semiconductor chip lead frame 2a side to the insulating sheet 8 side by the mold resin 9 is further stabilized. Thereby, the adhesiveness between the power semiconductor chip lead frame 2a and the insulating sheet 8 can be further improved.

（実施の形態４）
本発明の実施の形態４の半導体装置は実施の形態１の半導体装置と比較して、サポート部材の形状が主に異なっている。 (Embodiment 4)
The semiconductor device according to the fourth embodiment of the present invention is mainly different from the semiconductor device according to the first embodiment in the shape of the support member.

図９を参照して、本実施の形態の半導体装置１では、サポート部材７は、モールド樹脂９の外縁部９ａから離れて配置されている。つまり、サポート部材７がモールド樹脂９の外縁部９ａに達するように設けられていない。   Referring to FIG. 9, in semiconductor device 1 of the present embodiment, support member 7 is disposed away from outer edge portion 9 a of mold resin 9. That is, the support member 7 is not provided so as to reach the outer edge portion 9 a of the mold resin 9.

なお、本実施の形態のこれ以外の構成および製造方法は上述した実施の形態１と同様であるため、同一の要素については同一の符号を付し、その説明を繰り返さない。   In addition, since the structure and manufacturing method other than this of this Embodiment are the same as that of Embodiment 1 mentioned above, the same code | symbol is attached | subjected about the same element and the description is not repeated.

次に、本実施の形態の半導体装置の作用効果について比較例と対比して説明する。
図１０を参照して、本実施の形態の比較例では、サポート部材７がモールド樹脂９の外縁部９ａに達するように設けられている。この場合、フレーム２の下方のモールド樹脂９の外縁部９ａ付近がモールド樹脂９の最終充填箇所となる。この最終充填箇所では空気溜まり１２が発生しやすいため、パーティング面ＰＬ付近にボイドおよびウェルドが発生しやすい。 Next, the effect of the semiconductor device of this embodiment will be described in comparison with a comparative example.
Referring to FIG. 10, in the comparative example of the present embodiment, support member 7 is provided so as to reach outer edge portion 9 a of mold resin 9. In this case, the vicinity of the outer edge 9 a of the mold resin 9 below the frame 2 is the final filling location of the mold resin 9. Since the air reservoir 12 is likely to occur at the final filling location, voids and welds are likely to occur near the parting surface PL.

これに対して、本実施の形態の半導体装置１によれば、サポート部材７は、モールド樹脂９の外縁部９ａから離れて配置されているため、サポート部材７とモールド樹脂９の外縁部９ａとの間でフレーム２の上方および下方から充填されたモールド樹脂９が混合される。これにより、モールド樹脂９の外縁部９ａ付近でのボイドおよびウェルドの発生を抑制することができる。   On the other hand, according to the semiconductor device 1 of the present embodiment, since the support member 7 is arranged away from the outer edge portion 9a of the mold resin 9, the support member 7 and the outer edge portion 9a of the mold resin 9 The mold resin 9 filled from above and below the frame 2 is mixed. Thereby, generation | occurrence | production of the void and weld in the outer edge part 9a vicinity of the mold resin 9 can be suppressed.

（実施の形態５）
図１１を参照して、本発明の実施の形態５半導体装置では、中継リード２ｆがサポート部材７によって支持されている。中継リード２ｆは、電力用半導体チップ４と制御用半導体チップ５とに電気的に接続されている。サポート部材７は、制御用半導体チップ用リードフレーム２ｃおよび制御用半導体チップ用リード端子２ｄと中継リード２ｆとをつなぐように中継リード２ｆの下側に配置されている。 (Embodiment 5)
Referring to FIG. 11, in the semiconductor device in the fifth embodiment of the present invention, relay lead 2 f is supported by support member 7. The relay lead 2 f is electrically connected to the power semiconductor chip 4 and the control semiconductor chip 5. The support member 7 is disposed below the relay lead 2f so as to connect the control semiconductor chip lead frame 2c and the control semiconductor chip lead terminal 2d to the relay lead 2f.

なお、本実施の形態のこれ以外の構成および製造方法は上述した実施の形態１と同様であるため、同一の要素については同一の符号を付し、その説明を繰り返さない。   In addition, since the structure and manufacturing method other than this of this Embodiment are the same as that of Embodiment 1 mentioned above, the same code | symbol is attached | subjected about the same element and the description is not repeated.

本実施の形態の半導体装置１によれば、サポート部材７は、制御用半導体チップ用リードフレーム２ｃおよび制御用半導体チップ用リード端子２ｄと中継リード２ｆとをつなぐように中継リード２ｆの下側に配置されているため、サポート部材７によって中継リード２ｆが固定されている。サポート部材７によって中継リード２ｆが固定されているため、中継リード２ｆをモールド樹脂９の外部に突出させずに中継リード２ｆを保持することができる。そのため、中継リード２ｆをモールド樹脂９の外部に突出させる場合と比べて中継リード２ｆが突出しない分だけ半導体装置１を小型化することができる。   According to the semiconductor device 1 of the present embodiment, the support member 7 is provided below the relay lead 2f so as to connect the control semiconductor chip lead frame 2c, the control semiconductor chip lead terminal 2d, and the relay lead 2f. Since it is disposed, the relay lead 2 f is fixed by the support member 7. Since the relay lead 2 f is fixed by the support member 7, the relay lead 2 f can be held without causing the relay lead 2 f to protrude outside the mold resin 9. Therefore, the semiconductor device 1 can be reduced in size by the amount that the relay lead 2f does not protrude as compared with the case where the relay lead 2f protrudes outside the mold resin 9.

上記の各実施の形態は適宜組み合わせられ得る。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 Each of the above embodiments can be combined as appropriate.
The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

１ 半導体装置、２ フレーム、２ａ 電力用半導体チップ用リードフレーム、２ｂ 電力用半導体チップ用リード端子、２ｃ 制御用半導体チップ用リードフレーム、２ｄ 制御用半導体チップ用リード端子、２ｅ リード段差部、２ｆ 中継リード、３ 接合部、４ 電力用半導体チップ、５ 制御用半導体チップ、６ 上方領域、７ サポート部材、７ａ サポートテープ、７ｂ 基板、８ 絶縁シート、９ モールド樹脂、９ａ 外縁部、１０，１１ ワイヤ、１２ 空気溜まり。   DESCRIPTION OF SYMBOLS 1 Semiconductor device, 2 frame, 2a Power semiconductor chip lead frame, 2b Power semiconductor chip lead terminal, 2c Control semiconductor chip lead frame, 2d Control semiconductor chip lead terminal, 2e Lead level difference part, 2f Relay Lead, 3 joint portion, 4 power semiconductor chip, 5 control semiconductor chip, 6 upper region, 7 support member, 7a support tape, 7b substrate, 8 insulating sheet, 9 mold resin, 9a outer edge portion, 10, 11 wire, 12 Air pool.

Claims (7)

第１のフレーム部と、
前記第１のフレーム部上に配置された電力用半導体チップと、
前記第１のフレーム部の前記電力用半導体チップが配置された面と反対側の面に配置された絶縁シートと、
前記第１のフレーム部よりも上方の高さ位置に位置する第２のフレーム部と、
前記第２のフレーム部に搭載された前記電力用半導体チップを制御するための制御用半導体チップと、
前記第２のフレーム部の周辺に配置され、かつ前記制御用半導体チップと電気的に接続された第３のフレーム部と、
前記第２および第３のフレーム部をつなぐように前記第２および第３のフレーム部の下側に配置されたサポート部材と、
前記第１のフレーム部、前記第２のフレーム部、前記第３のフレーム部、前記電力用半導体チップ、前記制御用半導体チップおよび前記サポート部材を封止し、かつ前記絶縁シートを露出するためのモールド樹脂とを備え、
前記サポート部材は、前記第１のフレーム部と前記絶縁シートとの接合部の上方領域の周囲に配置されている、半導体装置。 A first frame portion;
A power semiconductor chip disposed on the first frame portion;
An insulating sheet disposed on a surface of the first frame portion opposite to the surface on which the power semiconductor chip is disposed;
A second frame portion located at a height position above the first frame portion;
A control semiconductor chip for controlling the power semiconductor chip mounted on the second frame portion;
A third frame portion disposed around the second frame portion and electrically connected to the control semiconductor chip;
A support member disposed below the second and third frame portions so as to connect the second and third frame portions;
Sealing the first frame portion, the second frame portion, the third frame portion, the power semiconductor chip, the control semiconductor chip, and the support member, and exposing the insulating sheet With mold resin,
The said support member is a semiconductor device arrange | positioned around the upper area | region of the junction part of a said 1st flame | frame part and the said insulating sheet. 前記第１のフレーム部と前記電力用半導体チップとが積層される方向から見て前記絶縁シートと前記サポート部材とが重なるように配置されている、請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the insulating sheet and the support member are disposed so as to overlap each other when viewed from a direction in which the first frame portion and the power semiconductor chip are stacked. 前記サポート部材は、前記第１のフレーム部と前記電力用半導体チップとが積層される方向から見て前記接合部から離れるに従って、厚みが大きくなるテーパ形状を有している、請求項１または２に記載の半導体装置。   The support member has a tapered shape in which the thickness increases as the distance from the joint portion increases when viewed from the direction in which the first frame portion and the power semiconductor chip are stacked. A semiconductor device according to 1. 前記サポート部材は、前記モールド樹脂の外縁部から離れて配置されている、請求項１〜３のいずれかに記載の半導体装置。   The semiconductor device according to claim 1, wherein the support member is disposed away from an outer edge portion of the mold resin. 前記電力用半導体チップと前記制御用半導体チップとに電気的に接続された中継リードをさらに含み、
前記サポート部材は、前記第２および第３のフレーム部と前記中継リードとをつなぐように前記中継リードの下側に配置されている、請求項１〜４のいずれかに記載の半導体装置。 A relay lead electrically connected to the power semiconductor chip and the control semiconductor chip;
The semiconductor device according to claim 1, wherein the support member is disposed below the relay lead so as to connect the second and third frame portions and the relay lead. 前記サポート部材は、サポートテープを含む、請求項１〜５のいずれかに記載の半導体装置。   The semiconductor device according to claim 1, wherein the support member includes a support tape. 前記サポート部材は、基板を含む、請求項１〜５のいずれかに記載の半導体装置。   The semiconductor device according to claim 1, wherein the support member includes a substrate.
JP2014221441A 2014-10-30 2014-10-30 Semiconductor device Active JP6092833B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014221441A JP6092833B2 (en) 2014-10-30 2014-10-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014221441A JP6092833B2 (en) 2014-10-30 2014-10-30 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011166834A Division JP5660990B2 (en) 2011-07-29 2011-07-29 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2015026866A true JP2015026866A (en) 2015-02-05
JP6092833B2 JP6092833B2 (en) 2017-03-08

Family

ID=52491228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014221441A Active JP6092833B2 (en) 2014-10-30 2014-10-30 Semiconductor device

Country Status (1)

Country Link
JP (1) JP6092833B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017068689A1 (en) * 2015-10-22 2017-04-27 サンケン電気株式会社 Semiconductor device on which two-dimensional code is displayed
CN110268518A (en) * 2017-02-10 2019-09-20 三菱电机株式会社 Semiconductor device and power inverter
CN111916404A (en) * 2019-05-08 2020-11-10 三菱电机株式会社 Power semiconductor device and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338601A (en) * 2003-06-13 2003-11-28 Hitachi Ltd Semiconductor device
JP2005109100A (en) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp Semiconductor device and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338601A (en) * 2003-06-13 2003-11-28 Hitachi Ltd Semiconductor device
JP2005109100A (en) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp Semiconductor device and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017068689A1 (en) * 2015-10-22 2017-04-27 サンケン電気株式会社 Semiconductor device on which two-dimensional code is displayed
CN110268518A (en) * 2017-02-10 2019-09-20 三菱电机株式会社 Semiconductor device and power inverter
CN110268518B (en) * 2017-02-10 2023-01-06 三菱电机株式会社 Semiconductor device and power conversion device
CN111916404A (en) * 2019-05-08 2020-11-10 三菱电机株式会社 Power semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP6092833B2 (en) 2017-03-08

Similar Documents

Publication Publication Date Title
US8981552B2 (en) Power converter, semiconductor device, and method for manufacturing power converter
TWI404177B (en) Electric power semiconductor circuit device and method for making same
US8203848B2 (en) Circuit device and method of manufacturing the same
JP5518000B2 (en) Power module and manufacturing method thereof
JP6619356B2 (en) Power semiconductor device and manufacturing method thereof
JP5936679B2 (en) Semiconductor device
JP5936310B2 (en) Power semiconductor module and its mounting structure
JPWO2012111254A1 (en) Semiconductor device and manufacturing method thereof
US20120241934A1 (en) Semiconductor apparatus and method for manufacturing the same
JP2009194327A (en) Power semiconductor device
US8633511B2 (en) Method of producing semiconductor device packaging having chips attached to islands separately and covered by encapsulation material
JP6092833B2 (en) Semiconductor device
JP6213554B2 (en) Semiconductor device
JP2005167075A (en) Semiconductor device
JP2015144216A (en) Semiconductor device and manufacturing method of the same
JP6092645B2 (en) Semiconductor device
WO2013065462A1 (en) Semiconductor device and manufacturing method therefor
JP6391430B2 (en) Electronic control device and manufacturing method thereof
JP2009164240A (en) Semiconductor device
JP5660990B2 (en) Semiconductor device
JP5147295B2 (en) Semiconductor device
JP2007288044A (en) Semiconductor device
WO2015052880A1 (en) Semiconductor device and method for producing same
JP2005175512A (en) Semiconductor device
KR20150060041A (en) Power Module Package and Method of the Manufacturing for the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141031

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160314

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160323

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20160603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170209

R150 Certificate of patent or registration of utility model

Ref document number: 6092833

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250