JP2015018851A - Method for manufacturing electronic component built-in substrate - Google Patents
Method for manufacturing electronic component built-in substrate Download PDFInfo
- Publication number
- JP2015018851A JP2015018851A JP2013143309A JP2013143309A JP2015018851A JP 2015018851 A JP2015018851 A JP 2015018851A JP 2013143309 A JP2013143309 A JP 2013143309A JP 2013143309 A JP2013143309 A JP 2013143309A JP 2015018851 A JP2015018851 A JP 2015018851A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resin
- layer
- electronic component
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は電子部品内蔵基板の製造方法に関する。 The present invention relates to a method of manufacturing an electronic component built-in substrate.
近年の電子機器の発達に伴い、電子機器に使用される電子部品装置の配線基板は、小型化及び高性能化などが要求されている。これに対応するため、配線基板内に電子部品が内蔵された電子部品内蔵基板が実用化されている。 With the recent development of electronic devices, wiring boards for electronic component devices used in electronic devices are required to be smaller and have higher performance. In order to cope with this, an electronic component built-in board in which an electronic component is built in a wiring board has been put into practical use.
そのような電子部品内蔵基板では、コア基板の開口部に電子部品が配置され、コア基板の両側にビルドアップ配線が形成される。 In such an electronic component built-in substrate, the electronic component is disposed in the opening of the core substrate, and build-up wiring is formed on both sides of the core substrate.
コア基板の開口部に電子部品を固定する第1の方法としては、コア基板の開口部の内壁に突起を設けておき、電子部品を開口部に圧入して突起に固定する方法がある。 As a first method for fixing the electronic component to the opening of the core substrate, there is a method in which a protrusion is provided on the inner wall of the opening of the core substrate, and the electronic component is press-fitted into the opening and fixed to the protrusion.
また、第2の方法としては、コア基板の開口部の内壁に電子部品の側面を接着剤で固定する方法がある。 As a second method, there is a method of fixing the side surface of the electronic component to the inner wall of the opening of the core substrate with an adhesive.
また、第3の方法としては、開口部が設けられたコア基板を仮止めテープの上に配置し、開口部内の仮止めテープの上に電子部品を仮固定した後に、開口部に樹脂を充填する方法がある。 As a third method, a core substrate provided with an opening is placed on a temporary fixing tape, an electronic component is temporarily fixed on the temporary fixing tape in the opening, and then the opening is filled with resin. There is a way to do it.
上記したコア基板の開口部に電子部品を固定する第1の方法では、基板の開口部の内壁を変形させるため、基板の絶縁性の信頼性が得らないことがある。また、電子部品の外形のばらつき及びコア基板の開口部の寸法のばらつきが生じることから、電子部品を精度よく安定して基板の開口部に固定することは困難である。 In the first method of fixing the electronic component to the opening of the core substrate described above, the inner wall of the opening of the substrate is deformed, so that the insulating reliability of the substrate may not be obtained. In addition, since variations in the outer shape of the electronic component and variations in the size of the opening of the core substrate occur, it is difficult to fix the electronic component to the opening of the substrate with high accuracy and stability.
また、上記した第2の方法では、コア基板の開口部の内壁に、電子部品を埋め込む樹脂と材料が異なる接着剤が残留するため、両者の物性の違いによる剥離や残留応力などが発生しやすい。さらには、接着剤がコア基板の表面の電極パッド上に押し出されることがあり、電極パッド上のビア接続の信頼性が低下するおそれがある。 Further, in the second method described above, since an adhesive having a different material from the resin that embeds the electronic component remains on the inner wall of the opening of the core substrate, peeling or residual stress due to the difference in physical properties between the two tends to occur. . Furthermore, the adhesive may be pushed out onto the electrode pad on the surface of the core substrate, which may reduce the reliability of via connection on the electrode pad.
また、上記した第3の方法では、仮止めテープを特別に使用するため、コスト上昇を招くと共に、製造プロセスが煩雑になり、製造効率が低下する問題がある。 Further, in the third method described above, since the temporary fixing tape is specially used, there is a problem in that the cost is increased, the manufacturing process becomes complicated, and the manufacturing efficiency is lowered.
基板の開口部に電子部品を配置し、その電子部品を絶縁層で封止する電子部品内蔵基板の製造方法において、不具合が発生しない新規な方法を提供することを目的とする。 An object of the present invention is to provide a novel method that does not cause a problem in a method for manufacturing an electronic component built-in substrate in which an electronic component is disposed in an opening of a substrate and the electronic component is sealed with an insulating layer.
以下の開示の一観点によれば、開口部が設けられた基板と、絶縁樹脂層の上に前記絶縁樹脂層と同一の樹脂からなる接着用樹脂層が形成された第1樹脂基材とを用意する工程と、前記基板の一方の面に前記第1樹脂基材の接着用樹脂を配置して、前記基板の開口部の一方の開口を閉塞する工程と、前記基板の開口部内の前記接着用樹脂層に電子部品を接着する工程と、前記基板の他方の面に第2樹脂基材を配置し、前記基板の両側から加熱圧着することにより、前記基板の両側に前記電子部品を封止する絶縁層を形成する工程とを有する電子部品内蔵基板の製造方法が提供される。 According to one aspect of the following disclosure, a substrate provided with an opening, and a first resin base material in which an adhesive resin layer made of the same resin as the insulating resin layer is formed on the insulating resin layer. A step of preparing, a step of disposing an adhesive resin of the first resin base material on one surface of the substrate to close one opening of the opening of the substrate, and the bonding in the opening of the substrate A step of adhering the electronic component to the resin layer, and placing the second resin base material on the other surface of the substrate, and thermocompression bonding from both sides of the substrate, thereby sealing the electronic component on both sides of the substrate There is provided a method of manufacturing an electronic component-embedded substrate having a step of forming an insulating layer.
以下の開示によれば、電子部品内蔵基板の製造方法では、層間絶縁材料として、絶縁樹脂層の上にそれと同一の樹脂からなる接着用樹脂層が形成された第1樹脂基材を使用する。そして、開口部が設けられた基板の一方の面に第1樹脂基材の接着用樹脂層を配置する。 According to the following disclosure, in the method for manufacturing an electronic component built-in substrate, a first resin base material in which an adhesive resin layer made of the same resin is formed on an insulating resin layer is used as an interlayer insulating material. And the resin layer for adhesion | attachment of a 1st resin base material is arrange | positioned on one side of the board | substrate with which the opening part was provided.
続いて、基板の開口部の接着用樹脂層に電子部品を接着する。さらに、基板の他方の面に第2樹脂基材を配置し、基板の両側から加熱圧着することにより、電子部品を封止する絶縁層を形成する。 Subsequently, the electronic component is bonded to the bonding resin layer in the opening of the substrate. Furthermore, the 2nd resin base material is arrange | positioned on the other surface of a board | substrate, and the insulating layer which seals an electronic component is formed by carrying out the thermocompression bonding from both sides of a board | substrate.
このように、絶縁層を得るための第1樹脂基材の表面にタック性をもたせて電子部品を接着している。このため、電子部品の周りに絶縁層と異なる材料の接着剤が存在しないため、物性の違いによる剥離や残留応力の発生が抑制される。 As described above, the electronic component is bonded to the surface of the first resin base material for obtaining the insulating layer with tackiness. For this reason, since the adhesive of a material different from an insulating layer does not exist around an electronic component, the peeling | exfoliation by the difference in physical property and generation | occurrence | production of a residual stress are suppressed.
また、基板の開口部に電子部品を配置する際に、基板の開口部の内壁を変形させることもないため、基板の絶縁性の信頼性を低下させることもない。 Further, when the electronic component is arranged in the opening of the substrate, the inner wall of the opening of the substrate is not deformed, so that the reliability of insulation of the substrate is not lowered.
さらには、基板の開口部に電子部品を配置する際に、仮止めテープを使用しないので、コストを削減できると共に、製造工程が簡略化される。 Furthermore, since the temporary fixing tape is not used when the electronic component is arranged in the opening of the substrate, the cost can be reduced and the manufacturing process is simplified.
以下、実施の形態について、添付の図面を参照して説明する。 Hereinafter, embodiments will be described with reference to the accompanying drawings.
図1〜図8は実施形態の電子部品内蔵基板の製造方法を示す図である。 1-8 is a figure which shows the manufacturing method of the electronic component built-in board | substrate of embodiment.
実施形態の電子部品内蔵基板の製造方法では、最初に、ガラスエポキシ樹脂などの絶縁材料から形成されるコア基板10を用意する。コア基板10の厚みは、例えば、100μm〜400μm程度である。
In the method for manufacturing an electronic component built-in substrate according to the embodiment, first, a
次いで、図1(b)に示すように、コア基板10をレーザやドリルなどによって厚み方向に貫通加工することにより、スルーホールTHを形成する。スルーホールTHの直径は、例えば、100μm〜200μm程度に設定される。
Next, as shown in FIG. 1B, through-holes TH are formed by penetrating the
その後に、図1(c)に示すように、コア基板10の両側及びスルーホールTHの内面に無電解めっき及び電解めっきにより銅などからなるスルーホールめっき層20aを形成する。さらに、図1(d)に示すように、スルーホールTHの残りの孔にエポキシ樹脂などの樹脂体Rを充填する。
After that, as shown in FIG. 1C, a through-
続いて、図2(a)に示すように、無電解めっき及び電解めっきにより、コア基板10の両側のスルーホールめっき層20a及び樹脂体Rの上に銅などからなる金属めっき層20bをそれぞれ形成する。
Subsequently, as shown in FIG. 2A, a
次いで、図2(b)に示すように、フォトリソグラフィにより、コア基板10の両側の金属めっき層20bの上にレジスト層12をそれぞれパターニングする。さらに、コア基板10の両側において、レジスト層12をマスクにして金属めっき層20b及びスルーホールめっき層20aをウェットエッチングして除去する。
Next, as shown in FIG. 2B, the
これにより、図2(c)に示すように、コア基板10の両側に第1配線層20がそれぞれ形成される。第1配線層20の厚みは、例えば、18μm〜33μm程度に設定される。
Thereby, as shown in FIG. 2C, the
図2(c)の部分拡大断面図に示すように、第1配線層20は、下から順に、スルーホールめっき層20a及び金属めっき層20bが積層されて形成される。両側の第1配線層20は、スルーホールめっき層20aを介して相互接続される。
2C, the
以上により、本実施形態で使用されるコア配線基板2が得られる。
As described above, the
図2(c)の例では、スルーホールTH内の孔に樹脂体Rが充填されているが、スルーホールTH内の全体が銅などの金属めっき層で埋め込まれていてもよい。 In the example of FIG. 2C, the resin body R is filled in the hole in the through hole TH, but the entire inside of the through hole TH may be embedded with a metal plating layer such as copper.
また、コア基板10の内部に多層配線が内蔵されるようにしてもよい。この場合は、例えば、コア材の両面に銅箔が貼付された銅張積層板を使用し、両側の銅箔をパターニングして配線層を形成し、片面に銅箔が貼付されたプリプレグを両面に積層した後に、基板全体にスルーホールを形成する方法に基づいて製造される。
Further, a multilayer wiring may be built in the
次に、コア配線基板2に電子部品を内蔵する方法について説明する。図2(d)に示すように、まず、金型を使用するプレス加工により、図2(c)のコア配線基板2の中央部に上面から下面まで貫通する開口部2aを形成する。金型を使用するプレス加工の代わりに、ルータ加工やレーザ加工などにより開口部2aを形成してもよい。開口部2aはキャビティとも呼ばれる。
Next, a method for incorporating electronic components in the
コア配線基板2の開口部2aは平面視して例えば四角形状で形成され、後述するように開口部2a内に電子部品が配置される。多面取り用の大型のコア配線基板2を使用する場合は、複数で画定された製品領域に開口部2aがそれぞれ配置される。
The
コア配線基板2に開口部2aを形成する前又は後に、第1配線層20の表面を黒化処理などにより粗化面とする。第1配線層20の表面を粗化面とすることにより、アンカー効果によって第1配線層20の上に絶縁樹脂層を密着性よく形成することができる。
Before or after the
以上のようにして、開口部2aが設けられたコア配線基板2を用意する。
As described above, the
次に、層間絶縁材料として使用される第1樹脂基材を用意する。図3(a)及び(b)には、第1樹脂基材の第1の作成方法が示されている。 Next, the 1st resin base material used as an interlayer insulation material is prepared. 3A and 3B show a first method for producing the first resin base material.
第1樹脂基材の第1の作成方法では、図3(a)に示すように、片面に銅箔34が貼付された半硬化状態(Bステージ)の絶縁樹脂層32を用意する。絶縁樹脂層32としては、好適に、プリプレグが使用される。プリプレグは、ガラスクロスなどの繊維補強材にエポキシ樹脂などの熱硬化性樹脂を含侵させた半硬化状態(Bステージ)の樹脂からなるシート状の中間材料である。
In the first production method of the first resin base material, as shown in FIG. 3A, a semi-cured (B stage) insulating
そして、図3(b)に示すように、絶縁樹脂層32の樹脂と同一の樹脂を溶剤に溶かした液状樹脂(ワニス)を絶縁樹脂層32の上に塗布して接着用樹脂層36を形成する。絶縁樹脂層32がプリプレグから形成される場合は、プリプレグに含有される樹脂と同一の樹脂からなる接着用樹脂層36が形成される。
Then, as shown in FIG. 3B, a liquid resin (varnish) obtained by dissolving the same resin as the resin of the insulating
接着用樹脂層36の厚みは、好適には2μm〜3μm程度に設定されるが、15μm〜20μm程度まで厚くしてもよい。
The thickness of the
以上のように、半硬化状態の絶縁樹脂層32の上にそれと同一樹脂からなる接着用樹脂層36を形成することにより、絶縁樹脂層32の表面にタック性(接着性)をもたせることができる。
As described above, by forming the
このようにして、絶縁樹脂層32と、その一方の面に形成された銅箔34と、その他方の面に形成された接着用樹脂層36とを備えるタック性を有する第1樹脂基材5を作成する。
Thus, the 1st
なお、絶縁樹脂層32としてプリプレグを例示したが、ガラスクロスなどの繊維補強材を含まないエポキシ樹脂などの半硬化状態(Bステージ)の樹脂シートを使用してもよい。絶縁樹脂層32として樹脂シートを使用する場合は、片面に銅箔が貼付されていなくてもよい。この場合は、樹脂シートと同一の樹脂を溶剤に溶かした液状樹脂(ワニス)を樹脂シートの上に塗布して接着用樹脂層36を形成する。
In addition, although the prepreg was illustrated as the insulating
この他にも、絶縁樹脂層32として、各種の熱硬化性樹脂を使用することができる。
In addition, various thermosetting resins can be used as the insulating
液状樹脂(ワニス)を形成するための溶液の好適な例としては、メタノール、メチルエチルケトン(MEK)、メチルイソブチルケトン(MBK)、ジメチルホルムアミド、ジメチルセルソルブ、アセトン、及びそれらの複合物のいずれかから選択される。 Suitable examples of the solution for forming the liquid resin (varnish) include methanol, methyl ethyl ketone (MEK), methyl isobutyl ketone (MBK), dimethylformamide, dimethyl cellosolve, acetone, and a composite thereof. Selected.
上記した溶剤は、比較的低温の沸点を有し、それらの沸点は35℃以上で180℃未満の範囲である。液状樹脂(ワニス)においては、常温(25℃)で溶剤が揮発せずに粘着性を有する接着剤として機能し、180℃以上の温度でキュアして層間絶縁層を形成する際に溶剤が完全に揮発する特性を有することが好ましいからである。 The above-mentioned solvents have boiling points at relatively low temperatures, and their boiling points are in the range of 35 ° C. or more and less than 180 ° C. In the liquid resin (varnish), it functions as an adhesive that does not volatilize at room temperature (25 ° C) and is adhesive, and the solvent is completely removed when cured at a temperature of 180 ° C or higher to form an interlayer insulating layer. This is because it preferably has the property of volatilizing.
図4には、第1樹脂基材の第2の作成方法が示されている。第1樹脂基材の第2の作成方法では、図4(a)に示すように、まず、上記した図3(a)と同様に、片面に銅箔34が貼付された半硬化状態の絶縁樹脂層32を用意する。そして、スプレー装置のマルチノズル14から溶剤Sを絶縁樹脂層32の表面に塗布する。
FIG. 4 shows a second method for creating the first resin base material. In the second method for producing the first resin substrate, as shown in FIG. 4A, first, as in FIG. 3A described above, insulation in a semi-cured state in which a
これにより、図4(b)に示すように、絶縁樹脂層32の表面の樹脂が溶剤Sに溶けて接着用樹脂層36となる。絶縁樹脂層32がプリプレグからなる場合は、プリプレグに含有される樹脂が溶剤Sに溶けて接着用樹脂層36が得られる。
As a result, as shown in FIG. 4B, the resin on the surface of the insulating
第2の作成方法においても、樹脂を溶かす溶剤Sは、好適には、上記した第1の作成方法で説明した溶剤と同一のものが使用され、溶剤の沸点においても同様の範囲に設定される。 Also in the second preparation method, the solvent S for dissolving the resin is preferably the same as that described in the first preparation method, and the boiling point of the solvent is set in the same range. .
以上のように、第2の作成方法を使用しても、同様に、絶縁樹脂層32の上にそれと同一樹脂から形成された接着用樹脂層36を形成することができる。
As described above, even when the second production method is used, the
このようにして、第2の作成方法により、絶縁樹脂層32と、その一方の面に形成された銅箔34と、その他方の面に形成された接着用樹脂層36とを備えるタック性を有する第1樹脂基材5aが得られる。
Thus, by the second preparation method, the tackiness provided with the insulating
第2の作成方法で作成された図4(b)の第1樹脂部材5aは、第1の作成方法で作成された図3(b)の第1樹脂基材5と実質的に同じ構造を有する。
The first resin member 5a shown in FIG. 4B created by the second creation method has substantially the same structure as the
次いで、図5(a)に示すように、図2(d)の開口部2aが設けられたコア配線基板2の一方の面に上記した第1樹脂基材5の接着用樹脂層36を配置する。これによって、コア配線基板2の開口部2aの一方の開口を閉塞する。
Next, as shown in FIG. 5A, the above-described
この工程では、ステージ(不図示)上に固定された第1樹脂基材5にコア配線基板2を貼り付けてもよいし、逆に、ステージ上に固定されたコア配線基板5に第1樹脂基材5を貼り付けてもよい。これにより、コア配線基板2の開口部2a内に第1樹脂基材5の接着用樹脂層36が露出した状態となる。
In this step, the
さらに、図5(b)に示すように、コア配線基板2の開口部2内の接着用樹脂層36にチップキャパシタ40を接着して配置する。前述したように、接着用樹脂層36に含まれる溶剤は、その沸点は35℃以上であるため、常温(25℃)で粘性を有する接着剤として機能する。
Further, as shown in FIG. 5B, the
コア配線基板2の開口部2aの面積は、内蔵されるチップキャパシタ40の面積より一回り大きな面積で形成されている。
The area of the
チップキャパシタ40は、横方向の両端側に一対の接続端子42を備えており、一対の接続端子42がコア配線基板2の表面と平行な水平方向に配置される。
The
チップキャパシタ40の接続端子42は両側面から上下面の端部まで延在して形成されている。図5(b)の例では、コア配線基板2の全体の厚みは、チップキャパシタ40の接続端子42を含む全体の厚みと同一に設定されている。あるいは、コア配線基板2の全体の厚みがチップキャパシタ40の全体の厚みより厚く設定されるようにしてもよい。
The
この時点では、コア配線基板2の開口部2aの内壁と、チップキャパシタ40の側面との間に隙間Cが生じた状態となっている。隙間Cの幅は、例えば、40μm〜60μm程度である。
At this time, a gap C is generated between the inner wall of the
チップキャパシタ40の一例としては、直方体からなるキャパシタ本体の長手方向の両端に電極が設けられたセラミックチップキャパシタがある。
As an example of the
電子部品として、チップキャパシタ40を例示するが、半導体チップ、抵抗素子、インダクタ素子などの接続端子を備えた各種の電子部品を使用することができる。また、コア配線基板2の1つの開口部2aに複数の電子部品を配置してもよい。
Although the
次いで、図5(c)に示すように、半硬化状態の絶縁樹脂層32aの片面に銅箔34aが貼付された第2樹脂基材6を用意する。第2樹脂基材6の絶縁樹脂層32aは、第1樹脂基材5の絶縁樹脂層32と同一の樹脂から形成される。
Next, as shown in FIG. 5 (c), a second resin base material 6 is prepared in which a
第1樹脂基材5と同様に、絶縁樹脂層32aは、好適には、プリプレグから形成される。
As with the first
あるいは、絶縁樹脂層32aとして、エポキシ樹脂などの半硬化状態の樹脂シートを使用してもよい。この場合は、銅箔34aを省略して樹脂シートを単層で使用してもよい。
Alternatively, a semi-cured resin sheet such as an epoxy resin may be used as the insulating
第2樹脂基材6は、コア配線基板2の上面側に絶縁層を形成するための層間絶縁材料である。このため、第2樹脂基材6は、第1樹脂基材5と違って表面にタック性を有する必要はなく、接着用樹脂層を備えている必要はない。しかし、第2樹脂基材6として、第1樹脂基材5と同一構造のものを使用しても差し支えない。
The second resin base material 6 is an interlayer insulating material for forming an insulating layer on the upper surface side of the
そして、加熱圧着機能を備えた真空ラミネーターによって、コア配線基板2の上面側に第2樹脂基材6の絶縁樹脂層32aの面を対向させて配置する。
And the surface of the insulating
このとき、まず、130℃〜150℃の温度で加熱圧着することにより、コア配線基2の下面側から第1樹脂基材5の接着用樹脂層36及び絶縁樹脂層32を流動化させて開口部2a内に流入させる。これと同時に、コア配線基2の上面側から第2樹脂基材6の絶縁樹脂層32aを流動化させて開口部2a内に流入させる。その後に、流入させた樹脂を180℃〜200℃の温度で本キュアする。
At this time, first, the
これにより、図6(a)に示すように、コア配線基板2の両側に、第1配線層20を被覆してチップキャパシタ40を封止する第1層間絶縁層50がそれぞれ形成される。前述したように、第1樹脂基材5の接着用樹脂層36に含まれる溶剤の沸点は180℃未満である。
As a result, as shown in FIG. 6A, first
このため、第1層間絶縁層50を形成する際のキュアにより接着用樹脂層36内の溶剤は完全に揮発し、接着用樹脂層36が第1層間絶縁層50の一部として形成される。
For this reason, the solvent in the
チップキャパシタ40の側面とコア配線基板2の開口部2aの内壁との隙間C(図5(b))が第1層間絶縁層50の充填絶縁部50xで埋め込まれる。これにより、チップキャパシタ40の両面及び全側面にわたってその周り全体が第1層間絶縁層52によって封止された状態となる。両側の第1層間絶縁層50は、各外面に銅箔34,34aがそれぞれ貼付された状態で形成される。
A gap C (FIG. 5B) between the side surface of the
本実施形態では、第1樹脂基材5の接着用樹脂層36と絶縁樹脂層32とは同一の樹脂から形成される。さらに、第2樹脂基材6においても、第1樹脂基材5の絶縁樹脂層32と同一の樹脂からされる。このため、チップキャパシタ40はその側面の隙間を含めて同一の樹脂で封止される。
In the present embodiment, the
このように、チップキャパシタ40の周りには、充填用の第1層間絶縁層50と異なる材料の接着剤が存在しないため、物性の違いによる剥離や残留応力の発生が抑制される。さらに、第1層間絶縁層50と物性の異なる接着剤が第1配線層20の上に押しだされることもない。
As described above, since there is no adhesive of a material different from that of the first
また、コア配線基板2の開口部2aにチップキャパシタ40を配置する際に、コア配線基板2の開口部2aの内壁を変形させることもないため、コア基板10の絶縁性の信頼性を低下させることもない。
Further, when the
さらには、仮止めテープを使用せずに、第1層間絶縁層50を得るための第1樹脂基材5にタック性をもたせてチップキャパシタ40を接着している。このため、仮止めテープのコストを削減できると共に、製造工程が簡略化されるため生産効率を向上させることができる。
Further, the
さらには、チップキャパシタ40は第1樹脂基材5の接着用樹脂層36に十分な接着力で仮固定されるため、コア配線基板2の両側に第1、第2樹脂基材5,6を加熱圧着する際に、チップキャパシタ40が位置ずれおそれがない。このため、チップキャパシタ40の全側面が充填樹脂部50xで信頼性よく封止される。
Further, since the
また、コア配線基板2の両側に第1層間絶縁層50が対称になって配置されるため、加熱処理時に熱応力が発生するとしても、反りの発生が抑制される構造となる。
In addition, since the first
なお、チップキャパシタ40の位置ずれを防止するためにチップキャパシタ40をより強く接着用樹脂層36に接着する場合は、図5(b)の工程で、100℃程度の温度で予め加熱して接着してもよい。
When the
次いで、図6(b)に示すように、コア配線基板2の両側において、レーザなどで銅箔34,34a及び第1層間絶縁層50を加工する。これにより、コア配線基板2の両側に、チップキャパシタ40の接続端子42及び第1配線層20の接続部に到達する第1ビアホールVH1をそれぞれ形成する。あるいは、第1層間絶縁層50を感光性樹脂から形成し、フォトリソグラフィによって第1ビアホールVH1を形成してもよい。
Next, as shown in FIG. 6B, the copper foils 34 and 34 a and the first
前述したように、本実施形態では、チップキャパシタ40の側面を接着剤でコア配線基板2の開口部2の内壁に固定する手法は使用していない。このため、第1層間絶縁層50と物性の異なる接着剤が第1配線層20の上に押しだされることもないため、信頼性よく第1ビアホールVH1を形成することができる。
As described above, in the present embodiment, the technique of fixing the side surface of the
続いて、図6(c)に示すように、コア配線基板2の両側において、銅箔34,34
a上及び第1ビアホールVH1の内面に無電解めっきにより銅などならなるシード層22aを形成する。
Subsequently, as shown in FIG. 6 (c), copper foils 34, 34 are formed on both sides of the
A
次いで、図7(a)に示すように、コア配線基板2の両側において、第2配線層が配置される部分に開口部16aが設けられためっきレジスト層16をフォトリソグラフィによってそれぞれ形成する。さらに、コア配線基板2の両側において、シード層22aをめっき給電経路に利用する電解めっきにより、めっきレジスト層16の開口部16aに金属めっき層22bを形成する。
Next, as shown in FIG. 7A, on both sides of the
その後に、めっきレジスト層16が剥離される。続いて、コア配線基板2の両側において、金属めっき層22bをマスクにしてシード層22a及び銅箔34,34aをウェットエッチングして除去する。
Thereafter, the plating resist
これにより、図7(b)に示すように、コア基板10の両側の第1層間絶縁層50の上に第2配線層22がそれぞれ形成される。図7(b)の部分断面図に示すように、上面側の第2配線層22は、下から順に、銅箔34a、シード層22a及び金属めっき層22bが積層されて形成される。
As a result, as shown in FIG. 7B, the second wiring layers 22 are formed on the first
両側の第2配線層22は、第1ビアホールVH1内のビア導体を介してチップキャパシタ40の接続端子42及び第1配線層20にそれぞれ接続される。本実施形態では、第1ビアホールVH1内に接着剤が残存するおそれがないため、チップキャパシタ40の接続端子42と第2配線層22とを信頼よく電気的に接続することができる。
The second wiring layers 22 on both sides are connected to the
次いで、図7(c)に示すように、両側の第1層間絶縁層50の上に、第2配線層22を被覆する第2層間絶縁層52をそれぞれ形成する。第2層間絶縁層52は、例えば、エポキシ樹脂などの半硬化状態の樹脂シートを加熱圧着することによって形成される。さらに、両側の第2層間絶縁層52に、レーザ加工などにより第2配線層22に到達する第2ビアホールVH2をそれぞれ形成する。
Next, as shown in FIG. 7C, the second
その後に、両側の第2層間絶縁層52の上に、第2ビアホールVH2内のビア導体を介して第2配線層22に接続される第3配線層24をそれぞれ形成する。第3配線層24は、例えば、セミアディティブ法によって形成される。
Thereafter, the third wiring layers 24 connected to the
次いで、図8に示すように、両側の第2層間絶縁層52の上に、第3配線層24の接続部上に開口部54aが設けられたソルダレジスト層54をそれぞれ形成する。さらに、第3配線層24の接続部にニッケル/金めっき層を形成するなどしてコンタクト層(不図示)を形成する。
Next, as shown in FIG. 8, solder resist
以上により、実施形態の電子部品内蔵基板1が得られる。なお、多面取り用の大型のコア配線基板2を使用する場合は、各製品領域から個々の電子部品内蔵基板1が得られるように分割される。
Thus, the electronic component built-in
図9には、図8の電子部品内蔵基板1に半導体チップが実装された様子が示されている。図9に示すように、図8の電子部品内蔵基板1の上面側の第3配線層24に、半導体チップ60の接続部がはんだなどのバンプ電極62を介してフリップチップ接続される。
FIG. 9 shows a state in which a semiconductor chip is mounted on the electronic component built-in
その後に、半導体チップ60と電子部品内蔵基板1との隙間にアンダーフィル樹脂64が充填される。
Thereafter, the
さらに、電子部品内蔵基板1の下面側の第3配線層24の接続部にはんだボールを搭載するなどして外部接続端子66を形成する。
Further,
図9の例では、電子部品内蔵基板1のチップキャパシタ40は、半導体チップ60の電源電圧を安定させ、かつ高周波ノイズを低減させる目的で電源ラインとグランドラインとの間にデカップリングキャパシタとして配置される。
In the example of FIG. 9, the
本実施形態では、コア配線基板2にチップキャパシタ40を内蔵させ、表面に半導体チップ60を実装する組み合わせを例示したが、各種の電子部品の組み合わせに適用することができる。
In the present embodiment, the combination in which the
1…電子部品内蔵基板、2…コア配線基板、2a,16a,54a…開口部、5,5a…第1樹脂基材、6…第2樹脂基材、10…コア基板、12…レジスト層、14…マルチノズル、16…めっきレジスト層、20…第1配線層、20a…スルーホールめっき層、20b,22b…金属めっき層、22…第2配線層、22a…シード層、24…第3配線層、32…絶縁樹脂層、34,34a…銅箔、36…接着用樹脂層、40…チップキャパシタ、42…接続端子、50…第1層間絶縁層、50x…充填樹脂部、52…第2層間絶縁層、54…ソルダレジスト層、60…半導体チップ、62…バンプ電極、64…アンダーフィル樹脂、66…外部接続端子、C…隙間、R…樹脂体、S…溶剤、TH…スルーホール。VH1…第1ビアホール、VH2…第2ビアホール。
DESCRIPTION OF
Claims (7)
前記基板の一方の面に前記第1樹脂基材の接着用樹脂層を配置して、前記基板の開口部の一方の開口を閉塞する工程と、
前記基板の開口部内の前記接着用樹脂層に電子部品を接着する工程と、
前記基板の他方の面に第2樹脂基材を配置し、前記基板の両側から加熱圧着することにより、前記基板の両側に前記電子部品を封止する絶縁層を形成する工程とを有することを特徴とする電子部品内蔵基板の製造方法。 Preparing a substrate provided with an opening, and a first resin base material in which an adhesive resin layer made of the same resin as the insulating resin layer is formed on the insulating resin layer;
Disposing an adhesive resin layer of the first resin base on one surface of the substrate and closing one opening of the opening of the substrate;
Bonding an electronic component to the adhesive resin layer in the opening of the substrate;
Forming a second resin base material on the other surface of the substrate and forming an insulating layer for sealing the electronic component on both sides of the substrate by thermocompression bonding from both sides of the substrate. A method for manufacturing a substrate with a built-in electronic component.
前記第1樹脂基材の接着用樹脂層は、
半硬化状態の前記絶縁樹脂層の上に、前記絶縁樹脂層と同一の樹脂を溶剤に溶かした液状樹脂を塗布することにより得られることを特徴とする請求項1に記載の電子部品内蔵基板の製造方法。 In the step of preparing the first resin base material,
The adhesive resin layer of the first resin substrate is
2. The electronic component-embedded substrate according to claim 1, obtained by applying a liquid resin obtained by dissolving the same resin as the insulating resin layer in a solvent on the semi-cured insulating resin layer. Production method.
前記第1樹脂基材の接着用樹脂層は、
半硬化状態の前記絶縁樹脂層の上に溶剤を塗布して、前記絶縁樹脂層の表面の樹脂を前記溶剤に溶かすことにより得られることを特徴とする請求項1に記載の電子部品内蔵基板の製造方法。 In the step of preparing the first resin base material,
The adhesive resin layer of the first resin substrate is
2. The electronic component-embedded substrate according to claim 1, wherein the substrate is obtained by applying a solvent on the semi-cured insulating resin layer and dissolving the resin on the surface of the insulating resin layer in the solvent. Production method.
前記第1樹脂基材の絶縁樹脂層はプリプレグから形成され、前記絶縁樹脂層の前記接着用絶縁層が形成された面と反対面に銅箔が貼付されていることを特徴とする請求項1乃至5のいずれか一項に記載の電子部品内蔵基板の製造方法。 In the step of preparing the first resin base material,
The insulating resin layer of the first resin base material is formed from a prepreg, and a copper foil is pasted on the surface of the insulating resin layer opposite to the surface on which the insulating layer for adhesion is formed. The manufacturing method of the electronic component built-in substrate as described in any one of thru | or 5.
前記電子部品は、チップキャパシタであり、
前記絶縁層を形成する工程の後に、
前記基板の両側の絶縁層に、前記チップキャパシタの接続端子及び前記第1配線層に到達するビアホールをそれぞれ形成する工程と、
前記基板の両側の絶縁層の上に、前記ビアホールを介して前記接続端子及び前記第1配線層に接続される第2配線層をそれぞれ形成する工程とを有することを特徴とする請求項1乃至6のいずれか一項に記載の電子部品内蔵基板の製造方法。 The substrate is a wiring substrate having a first wiring layer on both sides;
The electronic component is a chip capacitor,
After the step of forming the insulating layer,
Forming via holes reaching the connection terminals of the chip capacitors and the first wiring layers in the insulating layers on both sides of the substrate;
And forming a second wiring layer connected to the connection terminal and the first wiring layer through the via hole on the insulating layers on both sides of the substrate, respectively. The method for manufacturing an electronic component built-in substrate according to claim 6.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013143309A JP6266908B2 (en) | 2013-07-09 | 2013-07-09 | Manufacturing method of electronic component built-in substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013143309A JP6266908B2 (en) | 2013-07-09 | 2013-07-09 | Manufacturing method of electronic component built-in substrate |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015018851A true JP2015018851A (en) | 2015-01-29 |
JP2015018851A5 JP2015018851A5 (en) | 2016-06-02 |
JP6266908B2 JP6266908B2 (en) | 2018-01-24 |
Family
ID=52439628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013143309A Active JP6266908B2 (en) | 2013-07-09 | 2013-07-09 | Manufacturing method of electronic component built-in substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6266908B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3343594A2 (en) | 2016-12-28 | 2018-07-04 | Renesas Electronics Corporation | Semiconductor device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08113764A (en) * | 1994-10-17 | 1996-05-07 | Sumitomo Electric Ind Ltd | Adhesive sheet, cover lay film, printed circuit board and production of printed circuit board |
JP2000077800A (en) * | 1998-06-16 | 2000-03-14 | Matsushita Electric Ind Co Ltd | Wiring board and manufacture thereof |
JP2007129148A (en) * | 2005-11-07 | 2007-05-24 | Shinko Electric Ind Co Ltd | Method of manufacturing electronic component packaging structure |
WO2011102561A1 (en) * | 2010-02-22 | 2011-08-25 | 三洋電機株式会社 | Multilayer printed circuit board and manufacturing method therefor |
-
2013
- 2013-07-09 JP JP2013143309A patent/JP6266908B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08113764A (en) * | 1994-10-17 | 1996-05-07 | Sumitomo Electric Ind Ltd | Adhesive sheet, cover lay film, printed circuit board and production of printed circuit board |
JP2000077800A (en) * | 1998-06-16 | 2000-03-14 | Matsushita Electric Ind Co Ltd | Wiring board and manufacture thereof |
JP2007129148A (en) * | 2005-11-07 | 2007-05-24 | Shinko Electric Ind Co Ltd | Method of manufacturing electronic component packaging structure |
WO2011102561A1 (en) * | 2010-02-22 | 2011-08-25 | 三洋電機株式会社 | Multilayer printed circuit board and manufacturing method therefor |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3343594A2 (en) | 2016-12-28 | 2018-07-04 | Renesas Electronics Corporation | Semiconductor device |
US10515890B2 (en) | 2016-12-28 | 2019-12-24 | Renesas Electronics Corporation | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP6266908B2 (en) | 2018-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6200178B2 (en) | Electronic component built-in substrate and manufacturing method thereof | |
KR102032171B1 (en) | Electronic component built-in substrate and method of manufacturing the same | |
JP5093353B2 (en) | Manufacturing method of component built-in module and component built-in module | |
JP2013074178A (en) | Method for manufacturing wiring board with built-in component | |
JP2009200389A (en) | Method of manufacturing electronic component built-in board | |
US20150319848A1 (en) | Printed wiring board, semiconductor package and method for manufacturing printed wiring board | |
JP5163806B2 (en) | Manufacturing method of component built-in module and component built-in module | |
JP2016134624A (en) | Electronic element built-in printed circuit board and manufacturing method therefor | |
KR20140083514A (en) | Core substrate and method for manufacturing the same, and substrate with built-in electronic component and method for manufacturing the smae | |
JP2015050309A (en) | Method for manufacturing wiring board | |
JP5192865B2 (en) | Manufacturing method of wiring board with built-in components | |
JP2016134621A (en) | Electronic component embedded printed circuit board and method of manufacturing the same | |
JP6266908B2 (en) | Manufacturing method of electronic component built-in substrate | |
JP5958558B2 (en) | Resin multilayer board | |
TWI552662B (en) | A manufacturing method of a substrate in which an element is incorporated, and a substrate having a built-in element manufactured by the method | |
JP2015109346A (en) | Component incorporated wiring board and manufacturing method thereof | |
KR101205464B1 (en) | Method for manufacturing a printed circuit board | |
JP5385699B2 (en) | Manufacturing method of multilayer wiring board | |
JP4899409B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
KR101580472B1 (en) | Method for manufacturing a circuit board | |
WO2018096830A1 (en) | Electronic component and method for producing same | |
JP2015141953A (en) | Component built-in wiring board and method for manufacturing the same | |
JP4803918B2 (en) | Manufacturing method of multilayer wiring board | |
JP6367902B2 (en) | Wiring board | |
JP6075789B2 (en) | Wiring board manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160406 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160406 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6266908 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |