JP6075789B2 - A method for manufacturing a wiring board - Google Patents

A method for manufacturing a wiring board Download PDF

Info

Publication number
JP6075789B2
JP6075789B2 JP2014016269A JP2014016269A JP6075789B2 JP 6075789 B2 JP6075789 B2 JP 6075789B2 JP 2014016269 A JP2014016269 A JP 2014016269A JP 2014016269 A JP2014016269 A JP 2014016269A JP 6075789 B2 JP6075789 B2 JP 6075789B2
Authority
JP
Japan
Prior art keywords
surface
insulating layer
insulating
resin layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014016269A
Other languages
Japanese (ja)
Other versions
JP2015144151A (en
Inventor
安田 正治
正治 安田
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to JP2014016269A priority Critical patent/JP6075789B2/en
Publication of JP2015144151A publication Critical patent/JP2015144151A/en
Application granted granted Critical
Publication of JP6075789B2 publication Critical patent/JP6075789B2/en
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA

Description

本発明は、絶縁層に設けられたキャビティ内に電子部品が収容されて成る電子部品内蔵型の配線基板の製造方法に関するものである。 The present invention relates to a method of manufacturing an electronic component built-in wiring board comprising the electronic components are housed in a cavity provided in the insulating layer.

まず、図4を基に、従来の製造方法により製造される配線基板Bの一例を説明する。 First, based on FIG. 4, an example of a wiring board B which is produced by the conventional manufacturing method.
配線基板Bは、絶縁板21と、第1絶縁層22と、第2絶縁層23と、配線導体24と、ソルダーレジスト層25と、電子部品Dとを具備する。 Wiring board B includes an insulating plate 21, a first insulating layer 22, the second insulating layer 23, the wiring conductor 24, the solder resist layer 25 comprises the electronic component D.

絶縁板21には、電子部品Dを収容するキャビティ26が形成されている。 The insulating plate 21, a cavity 26 for accommodating the electronic component D is formed. そして、キャビティ26内に、電子部品Dが第1絶縁層22および第2絶縁層23により固着された状態で収容されている。 Then, into the cavity 26, it is housed in a state where the electronic component D is secured by a first insulating layer 22 and the second insulating layer 23.
さらに絶縁板21には、複数のスルーホール27が形成されている。 Furthermore the insulating plate 21 has a plurality of through holes 27 are formed. そして、絶縁板21の表面およびスルーホール27内には、配線導体24が被着されている。 And, in the surface and through-holes 27 of the insulating plate 21, the wiring conductor 24 is deposited. 絶縁板21上下の配線導体24同士は、スルーホール27を介して電気的に接続される。 Wiring conductors 24 between the insulating plate 21 up and down are electrically connected via the through holes 27.

第1絶縁層22は、絶縁板21の上面に被着されている。 The first insulating layer 22 is deposited on the upper surface of the insulating plate 21. 第2絶縁層23は、絶縁板21の下面に被着されている。 The second insulating layer 23 is deposited on the lower surface of the insulating plate 21. 第1および第2絶縁層22,23には、複数のビアホール28が形成されている。 The first and second insulating layers 22 and 23, a plurality of via holes 28 are formed. そして、第1および第2絶縁層22,23の表面およびビアホール28内には、配線導体4が被着されている。 Then, on the inner surface and the via hole 28 of the first and second insulating layers 22 and 23, the wiring conductor 4 is deposited. 第1絶縁層22上面の配線導体24の一部は、絶縁板21上面の配線導体24にビアホール28を介して電気的に接続されている。 A portion of the first insulating layer 22 top surface of the wiring conductors 24 are electrically connected through the insulating plate 21 the upper surface of the wiring conductors 24 in the via hole 28. また、第1絶縁層22表面の配線導体24の別の一部は、電子部品Dの電極Tにビアホール28を介して電気的に接続されている。 Further, another part of the wiring conductor 24 of the first insulating layer 22 surface, are electrically connected through a via hole 28 to the electrode T of the electronic component D.
さらに第1絶縁層22の表面に形成された配線導体24の一部は、ソルダーレジスト層25に形成された第1開口部25a内に露出して、半導体素子接続パッド29を形成している。 Further part of the wiring conductor 24 formed on the surface of the first insulating layer 22, exposed to the first opening 25a formed in the solder resist layer 25 to form a semiconductor element connection pads 29. そして、この半導体素子接続パッド29に、半導体素子Sの電極を半田バンプを介して接続することにより、配線基板Bの上面に半導体素子Sが搭載される。 Then, the semiconductor element connection pads 29, by connecting the electrodes of the semiconductor device S through the solder bumps, the semiconductor device S is mounted on the upper surface of the wiring board B.

第2絶縁層23下面の配線導体24の一部は、絶縁板21下面の配線導体24にビアホール28を介して電気的に接続されている。 A portion of the second insulating layer 23 lower surface of the wiring conductors 24 are electrically connected via an insulating plate 21 lower surface of the wiring conductors 24 in the via hole 28. また、第2絶縁層23下面の配線導体24の別の一部は、電子部品Dの電極Tにビアホール28を介して電気的に接続されている。 Further, another part of the second insulating layer 23 lower surface of the wiring conductors 24 are electrically connected through a via hole 28 to the electrode T of the electronic component D.
第2絶縁層23の下面に形成された配線導体24の一部は、ソルダーレジスト層25に形成された第2開口部25b内に露出して、外部の電気回路基板と接続するための外部接続パッド30を形成している。 Some of the wiring conductor 24 formed on the lower surface of the second insulating layer 23, exposed to the second opening 25b formed in the solder resist layer 25, an external connection for connecting to an external electric circuit board forming a pad 30. そして、外部接続パッド30と電気回路基板の電極とを接続することにより、半導体素子Sが外部の電気回路基板に電気的に接続され、半導体素子Sと外部の電気回路基板との間で配線導体24および電子部品Dを介して信号を伝送することにより半導体素子Sが作動する。 By connecting the external connection pads 30 and the electric circuit board electrodes, the semiconductor element S is electrically connected to an external electric circuit board, the semiconductor element S and the external wiring conductors between the electrical circuit board semiconductor device S is operated by transmitting a signal via 24 and the electronic component D.
電子部品Dとしては、例えば半導体素子Sへの電力の供給を安定化させるチップコンデンサー等が挙げられる。 The electronic component D, chip capacitors, etc. to stabilize the power supply to the semiconductor device S can be mentioned, for example.

次に、図5〜図6を基に、従来の配線基板Bの製造方法の一例を説明する。 Next, based on FIGS. 5-6, an example of a conventional method for manufacturing a wiring board B. なお、図5〜図6においては、製造工程毎の要部を概略断面図で示す。 Note that, in FIGS. 5-6 shows the main portion of each manufacturing process in a schematic cross-sectional view. なお、図4と同一の個所については同じ符号を付して詳細な説明は省略する。 Incidentally, a detailed description the same reference numerals are given to the same locations as FIG. 4 will be omitted.

まず、図5(a)に示すように、スルーホール27内および上下面に配線導体24が形成された絶縁板21を準備する。 First, as shown in FIG. 5 (a), to prepare the insulating plate 21 where the wiring conductors 24 are formed in and the upper and lower surfaces through hole 27.

次に、図5(b)に示すように、絶縁板21にキャビティ26を形成する。 Next, as shown in FIG. 5 (b), to form a cavity 26 in the insulating plate 21.

次に、図5(c)に示すように、絶縁板21を粘着シートN上に載置する。 Next, as shown in FIG. 5 (c), placing the insulating plate 21 on the adhesive sheet N.

次に、図5(d)に示すように、キャビティ26内に電子部品Dを挿入して、キャビティ26内に露出する粘着シートN上に電子部品Dを載置する。 Next, as shown in FIG. 5 (d), by inserting the electronic component D in the cavity 26, placing the electronic component D on the adhesive sheet N that is exposed in the cavity 26.

次に、図5(e)に示すように、絶縁板21の上側に未硬化の第1樹脂層22aを積層するとともに加熱処理して硬化することにより第1絶縁層22を形成する。 Next, as shown in FIG. 5 (e), to form the first insulating layer 22 by heating and curing treatment with stacking the first resin layer 22a of uncured upper insulating plate 21. これにより電子部品Dがキャビティ26内の所定の位置に固定される。 Thus the electronic component D is fixed at a predetermined position in the cavity 26.

次に、図6(f)に示すように、粘着シートNを剥離する。 Next, as shown in FIG. 6 (f), separating the pressure-sensitive adhesive sheet N.

次に、図6(g)に示すように、絶縁板21の下側に未硬化の第2樹脂層23aを積層するとともに加熱処理して硬化することにより、第2絶縁層23を形成する。 Next, as shown in FIG. 6 (g), by curing heat treatment to thereby laminating the second resin layer 23a of uncured lower insulating plate 21, a second insulating layer 23.

次に、図6(h)に示すように、第1および第2絶縁層22、23に複数のビアホール28を形成する。 Next, as shown in FIG. 6 (h), to form a plurality of via holes 28 in the first and second insulating layers 22, 23. 一部のビアホール28は、電子部品Dの電極Tを底面としている。 Some of the via hole 28 is directed to the bottom surface of the electrode T of the electronic component D. また、別のビアホール28は、絶縁板21上の配線導体24を底面としている。 Another hole 28 is directed to the bottom surface of the wiring conductor 24 on the insulating plate 21. ビアホール28を形成した後は、第1および第2絶縁層22、23の表面を粗化処理する。 After forming the via hole 28, roughening treatment of the surface of the first and second insulating layers 22, 23.

次に、図6(i)に示すように、第1および第2絶縁層22、23の表面およびビアホール28内に配線導体24を被着させる。 Next, as shown in FIG. 6 (i), depositing a wiring conductor 24 in the surface and the via hole 28 of the first and second insulating layers 22, 23.
なお、上述の粗化処理により、配線導体24と第1および第2絶縁層22、23の表面との密着力が向上する。 Incidentally, the roughening treatment described above, adhesion between the wiring conductor 24 and the first and the surface of the second insulating layer 22, 23 is improved.

最後に、図6(j)に示すように、第1および第2絶縁層22、23の表面に形成された配線導体24の一部を露出させる第1開口部25aおよび第2開口部25bを有するソルダーレジスト層25を、第1絶縁層22の上面および第2絶縁層23の下面に被着することで配線基板Bが形成される。 Finally, as shown in FIG. 6 (j), the first and second first opening 25a and second opening 25b exposing a part of the wiring conductor 24 formed on the surface of the insulating layer 22, 23 the solder resist layer 25 having the wiring board B is formed by depositing on the lower surface of the upper surface and the second insulating layer 23 of the first insulating layer 22.

ところで、このような方法で配線基板Bを形成する場合には、第1樹脂層22aを硬化する1回目の加熱工程と、第2樹脂層23aを硬化する2回目の加熱工程とがある。 Incidentally, in the case of forming the wiring board B in this way, there are a first heating step of curing the first resin layer 22a, a second heating step of curing the second resin layer 23a is.
このため、第1絶縁層22は、第2絶縁層23よりも多くの加熱履歴を受けており、第2絶縁層23よりも硬化度合が進んでいる。 Therefore, the first insulating layer 22 are subjected to many heating history than the second insulating layer 23, it is progressing curing degree than the second insulating layer 23. 第1および第2絶縁層は、その硬化度合いが進むにしたがって粗化がされにくくなる。 The first and second insulating layers are less likely to be the roughened in accordance with the curing degree progresses.
したがって、第1絶縁層22と、第2絶縁層23との硬化度合が異なると、図6(h)で説明した粗化処理において、第1絶縁層22表面の粗化状態と、第2絶縁層23表面の粗化状態とが異なってしまう。 Accordingly, the first insulating layer 22, the curing degree of the second insulating layer 23 are different, in the roughening process described in FIG. 6 (h), the coarse state of the first insulating layer 22 surface, the second insulating a roughened state of the layer 23 surface becomes different. 具体的には、第1絶縁層22表面の粗化が小さいのに対して、第2絶縁層23表面の粗化が大きくなる。 Specifically, while the coarse of the first insulating layer 22 surface is small, roughness of the second insulating layer 23 surface is increased. そのため、第1絶縁層22表面に形成される配線導体24の密着力と、第2絶縁層23表面に形成される配線導体24の密着力とにバラツキが生じてしまい、安定した密着力を有する配線導体24を形成できないという問題がある。 Therefore, the adhesion of the wiring conductor 24 formed on the first insulating layer 22 surface, will occur variation in the adhesion of the wiring conductor 24 formed on the second insulating layer 23 surface, it has a stable adhesion it is impossible to form the wiring conductor 24.
なお、第1および第2絶縁層の硬化度合の差を小さくするために、第2樹脂層23aを積層する時点では先に積層された第1樹脂層22aを半硬化状態にとどめておき、第2樹脂層23aの硬化時に第1樹脂層22aもあわせて完全に硬化することも考えられる。 In order to reduce the difference in curing degree of the first and second insulating layer, at the time of laminating the second resin layer 23a keep kept the first resin layer 22a which is laminated on previously semi-cured state, the the first resin layer 22a during curing of the second resin layer 23a may also be considered to be completely hardened together.
しかし、電子部品Dが第1樹脂層22aにより完全に固定されていないため、第2樹脂層23a硬化時に、第1および第2樹脂層22a、23aの熱伸縮により電子部品Dの位置が変動して所定の位置に内蔵できない場合がある。 However, since the electronic component D is not completely fixed by the first resin layer 22a, upon curing the second resin layer 23a, the position of the electronic component D is varied first and second resin layers 22a, by thermal expansion and contraction of 23a it may not be built in place Te.

特許第4054216号公報 Patent No. 4054216 Publication

本発明は、第1絶縁層表面の硬化度合と第2絶縁層表面の硬化度合との差を抑えて、第1絶縁層表面の粗化状態と第2絶縁層表面の粗化状態との差を小さくすることで、第1絶縁層表面に形成される配線導体の密着力と、第2絶縁層表面に形成される配線導体の密着力とのバラツキが小さい安定した密着力を有する配線導体を備えた配線基板を提供することを課題とする。 The present invention, by suppressing the difference between the curing degree of the curing degree and the second insulating layer surface of the first insulating layer surface, the difference between the roughened state of the roughened state and a second insulating layer surface of the first insulating layer surface by the smaller, the adhesion of the wiring conductors formed on the first insulating layer surface, a wiring conductor having adhesion variation is small stable with adhesion of the wiring conductors formed on the second insulating layer surface and to provide a wiring board having.

本発明の配線基板の製造方法は、一方の主面側から他方の主面側に貫通するキャビティを有する絶縁板を準備する工程と、キャビティ内に電子部品を挿入するとともに、一方の主面に、該一方の主面およびキャビティを覆う未硬化の第1樹脂層を、電子部品に密着してキャビティ内の隙間の一部を充填するように被着する工程と、第1樹脂層を硬化させ、硬化した第1樹脂層により電子部品をキャビティ内に固定する工程と、他方の主面に、他方の主面およびキャビティを覆う未硬化の第2樹脂層を、キャビティ内の隙間の残部を充填するように被着するとともに、第1樹脂層の外側主面に、外側主面を覆う未硬化の第3樹脂層を被着する工程と、第2および第3樹脂層を硬化させ、一方の主面上に第1および第3樹脂層から成る第1絶縁層 A method for manufacturing a wiring board of the present invention includes the steps of preparing an insulating plate having a cavity penetrating from one main surface side to the other main surface side, it is inserted an electronic component in the cavity, on one major surface the first resin layer of uncured covering the one main face and the cavity said, the steps of depositing to fill some of the gaps in the cavity in close contact with the electronic component, curing the first resin layer , filling and fixing the electronic component in the cavity by the first resin layer cured, on the other main surface, a second resin layer of uncured covering the other main surface and the cavity, the remainder of the gap cavity with deposited to the outer side surface of the first resin layer, the third resin layer of uncured which covers the outer main surface and a step of depositing, curing the second and third resin layers, of one the first insulating layer consisting of the first and third resin layer on the main surface 、他方の主面上に第2樹脂層から成る第2絶縁層とを形成する工程と、第1および第2絶縁層の表面を粗化する工程と、粗化された第1および第2絶縁層の表面に配線導体を形成する工程とを含むことを特徴とするものである。 A step of forming a second insulating layer made of the second resin layer on the other main surface, a step of roughening the surface of the first and second insulating layer, the first and second insulating which is roughened it is characterized in that a step of forming a wiring conductor on the surface of the layer.

本発明の配線基板の製造方法によれば、絶縁板に形成されたキャビティ内の電子部品を、電子部品に密着して絶縁板の一方の主面に被着された未硬化の第1樹脂層を硬化させることによりキャビティ内に固定する。 According to the method for manufacturing a wiring board of the present invention, an electronic component in the cavity formed in the insulating plate, a first resin layer of the adhesion to uncured is deposited on one main surface of the insulating plate to the electronic component fixed in the cavity by curing. そして、絶縁板の他方の主面に未硬化の第2樹脂層を被着するとともに、第1樹脂層の外側主面に未硬化の第3樹脂層を被着する。 Then, the second uncured resin layer on the other main surface of the insulating plate together with the deposited, depositing a third resin layer of uncured outer surface of the first resin layer. その後に、第2および第3樹脂層を硬化させて一方の主面上に第1および第3樹脂層から成る第1絶縁層と、他方の主面上に第2樹脂層から成る第2絶縁層とを形成する。 Thereafter, a first insulating layer made of the first and third resin layer in the second and third resin layer is cured on one of the main surfaces, the second insulating made of the second resin layer on the other main surface to form a layer. このようにすることで、第1および第2絶縁層表面における硬化履歴が同じとなる。 In this way, the curing history of the first and second insulating layer surface are the same. したがって、第1および第2絶縁層表面の硬化度合は略同一となる。 Accordingly, the curing degree of the first and second insulating layer surface is substantially the same. これにより、第1絶縁層表面および第2絶縁層表面を粗化処理する際に、両表面の粗化状態は略同一となる。 Thus, when the first insulating layer surface and a second insulating layer surface roughening treatment, the roughened state of the two surfaces is substantially equal. その結果、第1絶縁層表面に形成される配線導体の密着力と、第2絶縁層表面に形成される配線導体の密着力とのバラツキが小さい安定した密着力を有する配線導体を備えた配線基板を提供することができる。 As a result, the adhesion of the wiring conductors formed on the first insulating layer surface, with a wire conductor having an adhesion variation is small stable with adhesion of the wiring conductors formed on the second insulating layer surface wiring it is possible to provide a substrate.

図1は、本発明の製造方法により製造される配線基板の実施形態の一例を示す概略断面図である。 Figure 1 is a schematic sectional view showing an example of an embodiment of a wiring substrate manufactured by the manufacturing method of the present invention. 図2(a)〜(e)は、本発明の製造方法における実施形態の一例を説明するための工程毎の要部概略断面図である。 Figure 2 (a) ~ (e) is a main part schematic cross-sectional view of each step for explaining an example of an embodiment of the production method of the present invention. 図3(f)〜(j)は、本発明の製造方法における実施形態の一例を説明するための工程毎の要部概略断面図である。 Figure 3 (f) ~ (j) is a main part schematic cross-sectional view of each step for explaining an example of an embodiment of the production method of the present invention. 図4は、従来の製造方法により製造される配線基板の実施形態の一例を示す概略断面図である。 Figure 4 is a schematic sectional view showing an example of an embodiment of a wiring substrate manufactured by the conventional manufacturing method. 図5(a)〜(e)は、従来の製造方法における実施形態の一例を説明するための工程毎の要部概略断面図である。 Figure 5 (a) ~ (e) is a main part schematic cross-sectional view of each step for explaining an example of embodiment of the conventional manufacturing method. 図6(f)〜(j)は、従来の製造方法における実施形態の一例を説明するための工程毎の要部概略断面図である。 FIG 6 (f) ~ (j) is a main part schematic cross-sectional view of each step for explaining an example of embodiment of the conventional manufacturing method.

まず、図1を基に、本発明の製造方法により製造される配線基板Aの一例を説明する。 First, based on FIG 1, an example of a wiring board A produced by the method of the present invention.
配線基板Aは、絶縁板1と、第1絶縁層2と、第2絶縁層3と、配線導体4と、ソルダーレジスト層5と、電子部品Dとを具備する。 Wiring board A includes an insulating plate 1, a first insulating layer 2, a second insulating layer 3, a wiring conductor 4, a solder resist layer 5 comprises the electronic component D.

絶縁板1には、電子部品Dを収容するキャビティ6が形成されている。 The insulating plate 1, a cavity 6 for housing the electronic component D is formed. そして、キャビティ6内に、電子部品Dが第1絶縁層2および第2絶縁層3により固着された状態で収容されている。 Then, in the cavity 6, it is accommodated in a state where the electronic component D is secured by the first insulating layer 2 and the second insulating layer 3.
また、絶縁板1には、複数のスルーホール7が形成されている。 Further, the insulating plate 1, a plurality of through holes 7 are formed. そして、絶縁板1の表面およびスルーホール7内に配線導体4が被着されており、絶縁板1上下の配線導体4同士がスルーホール7を介して電気的に接続される。 Then, insulating plate 1 surface and the through-hole 7 wiring conductor 4 within are deposited, upper and lower wiring conductor 4 between the insulating plate 1 are electrically connected via the through holes 7.

第1絶縁層2は、絶縁板1の上面に被着されている。 The first insulating layer 2 is deposited on the upper surface of the insulating plate 1. 第2絶縁層3は、絶縁板1の下面に被着されている。 The second insulating layer 3 is deposited on the lower surface of the insulating plate 1. これらの第1および第2絶縁層2、3には、複数のビアホール8が形成されている。 The first and second insulating layers 2 and 3 of these, a plurality of via holes 8 are formed. そして、第1および第2の絶縁層2、3の表面およびビアホール8内には、配線導体4が被着されている。 Then, on the inner surface and the via hole 8 of the first and second insulating layers 2 and 3, the wiring conductor 4 is deposited. なお、この配線基板Aにおいては、第1絶縁層2は、電子部品Dをキャビティ内に固定する第1樹脂層2aと、この第1樹脂層2a上に積層された第3樹脂層2bとから成る。 Incidentally, the in the wiring board A, the first insulating layer 2, a first resin layer 2a for fixing the electronic component D in the cavity, and the third resin layer 2b stacked on the first resin layer 2a Become. 第1樹脂層2aは単独で硬化され、第3樹脂層2bは第2絶縁層3と同時に硬化されている。 The first resin layer 2a is cured by itself, a third resin layer 2b is cured simultaneously with the second insulating layer 3.
第1絶縁層2上面の配線導体4の一部は、絶縁板1上面の配線導体4にビアホール8を介して電気的に接続されている。 Some of the first insulating layer 2 the upper surface of the wiring conductor 4 are electrically connected through the via hole 8 to the wiring conductor 4 of the insulating plate 1 top surface. また、第1絶縁層2表面の配線導体4の別の一部は、電子部品Dの電極Tにビアホール8を介して電気的に接続されている。 Further, another part of the wiring conductor 4 of the first insulating layer 2 surface, are electrically connected through the via hole 8 to the electrode T of the electronic component D.
さらに第1絶縁層2の表面に形成された配線導体4の一部は、ソルダーレジスト層5に形成された第1開口部5a内に露出して、半導体素子接続パッド9を形成している。 Further part of the first insulating layer 2 of the formed wire conductor to the surface 4, exposed to the first opening 5a formed in the solder resist layer 5, to form a semiconductor element connection pad 9. そして、この半導体素子接続パッド9に、半導体素子Sの電極を半田バンプを介して接続することにより、配線基板Aの上面に半導体素子Sが搭載される。 Then, the semiconductor element connection pads 9, by connecting the electrodes of the semiconductor device S through the solder bumps, the semiconductor device S is mounted on the upper surface of the wiring board A.

第2絶縁層3下面の配線導体4の一部は、絶縁板1下面の配線導体4にビアホール8を介して電気的に接続されている。 Some of the second insulating layer 3 lower surface of the wiring conductors 4 are electrically connected through a via hole 8 in the insulation plate 1 the lower surface of the wiring conductor 4. また、第2絶縁層3下面の配線導体4の別の一部は、電子部品Dの電極Tにビアホール8を介して電気的に接続されている。 Further, another part of the second insulating layer 3 lower surface of the wiring conductors 4 are electrically connected through the via hole 8 to the electrode T of the electronic component D.
また、第2絶縁層3の下面に形成された配線導体4の一部は、ソルダーレジスト層5に形成された第2開口部5b内に露出して、外部の電気回路基板と接続するための外部接続パッド10を形成している。 A part of the second insulating layer 3 of the wiring conductor 4 formed on the lower surface is exposed to the second opening 5b formed in the solder resist layer 5, for connecting to an external electric circuit board forming an external connection pad 10. そして、外部接続パッド10と電気回路基板の電極とを接続することにより、半導体素子Sが外部の電気回路基板に電気的に接続され、半導体素子Sと外部の電気回路基板との間で配線導体4および電子部品Dを介して信号を伝送することにより半導体素子Sが作動する。 By connecting the external connection pads 10 and the electric circuit board electrodes, the semiconductor element S is electrically connected to an external electric circuit board, the semiconductor element S and the external wiring conductors between the electrical circuit board semiconductor device S is operated by 4 and transmitting the signals through the electronic component D.
電子部品Dとしては、例えば半導体素子Sへの電力の供給を安定化させるチップコンデンサー等が挙げられる。 The electronic component D, chip capacitors, etc. to stabilize the power supply to the semiconductor device S can be mentioned, for example.

次に、図2〜図3を基に、本発明の配線基板の製造方法を説明する。 Next, based on FIGS. 2-3, a method for manufacturing a wiring board of the present invention. なお、図2〜図3においては、製造工程毎の要部を概略断面図で示し、図1を基に説明した配線基板Aと同一の箇所には同一の符号を付し、その詳細な説明は省略する。 In the Figures 2-3, the main part of the respective manufacturing processes shown in schematic cross section, the same reference numerals are given to the same parts as the wiring substrate A described based on FIG. 1, a detailed description thereof It omitted.

まず、図2(a)に示すように、スルーホール7および上下面に配線導体4が形成された絶縁板1を準備する。 First, as shown in FIG. 2 (a), to prepare the insulating plate 1, the wiring conductor 4 are formed in the through hole 7 and the upper and lower surfaces.
絶縁板1は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。 Insulating plate 1, for example made of an electrically insulating material to glass cloth impregnated with a thermosetting resin such as epoxy resin or bismaleimide triazine resin. 絶縁板1の厚みは、およそ40〜600μm程度である。 The thickness of the insulating plate 1 is about approximately 40~600Myuemu.
配線導体4は、例えば周知のセミアディティブ法やサブトラクティブ法により、銅等の良導電性金属で形成される。 Wiring conductor 4, for example, by a known semi-additive method or a subtractive method, are formed in the highly conductive metal such as copper.
スルーホール7の直径は、例えば50〜300μm程度であり、例えばドリル加工やレーザー加工、あるいはブラスト加工により形成される。 The diameter of the through holes 7, for example, about 50 to 300 [mu] m, is formed, for example drilling or laser processing, or by blasting.

次に、図2(b)に示すように、絶縁板1にキャビティ6を形成する。 Next, as shown in FIG. 2 (b), to form a cavity 6 in the insulating plate 1. キャビティ6は、例えばブラスト加工やレーザー加工により形成される。 Cavity 6 is formed, for example by blasting or laser machining.

次に、図2(c)に示すように、絶縁板1を粘着シートN上に載置する。 Next, as shown in FIG. 2 (c), placing the insulating plate 1 on the adhesive sheet N.

次に、図2(d)に示すように、キャビティ6内に電子部品Dを挿入して、キャビティ6内に露出する粘着シートN上に電子部品Dを載置する。 Next, as shown in FIG. 2 (d), by inserting the electronic component D in the cavity 6, placing the electronic component D on the adhesive sheet N that is exposed in the cavity 6.

次に、図2(e)に示すように、絶縁板1の上側に未硬化の第1樹脂層2aを積層する。 Next, as shown in FIG. 2 (e), laminating the first resin layer 2a of the uncured upper insulating plate 1. そして、未硬化の第1樹脂層2aを加熱処理して硬化することで、電子部品Dをキャビティ6内の所定の位置に固定するとともにキャビティ6内の隙間の一部を充填する。 Then, by curing the first resin layer 2a of the uncured heat processed to fill some of the gaps in the cavity 6 is fixed to the electronic component D in a predetermined position within the cavity 6. このとき、電子部品Dが後工程の処理の際に動かないように未硬化の第1樹脂層2aを完全に硬化しておくことが重要である。 At this time, it is important that electronic components D is kept completely cure the first resin layer 2a of the work so as not to uncured during processing in a subsequent step.
第1樹脂層2aは、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成り、厚みはおよそ5〜15μm程度である。 The first resin layer 2a is made of, for example, an electrically insulating material containing a thermosetting resin such as epoxy resin or polyimide resin and has a thickness of approximately about 5 to 15 [mu] m.

次に、図3(f)に示すように、粘着シートNを剥離する。 Next, as shown in FIG. 3 (f), peel the adhesive sheet N.

次に、図3(g)に示すように、絶縁板1の下側に未硬化の第2樹脂層3aを積層するとともに、硬化された第1樹脂層2aの上側に未硬化の第3樹脂層2bを積層する。 Next, as shown in FIG. 3 (g), with laminating the second resin layer 3a uncured below the insulating plate 1, the cured third resin uncured on the upper side of the first resin layer 2a laminating a layer 2b. そして、未硬化の第2樹脂層3aおよび未硬化の第3樹脂層2bを加熱処理して硬化する。 Then, curing the second resin layer 3a and the third resin layer 2b uncured uncured heat treated to. これにより、絶縁板1の上側に第1および第3樹脂層2a、2bから成る第1絶縁層2と、絶縁板1の下側に第2樹脂層3aから成る第2絶縁層3とが形成される。 Thus, the first and third resin layer 2a on the upper side of the insulating plate 1, a first insulating layer 2 made of 2b, a second insulating layer 3 made of the second resin layer 3a on the lower side of the insulating plate 1 is formed It is. また、キャビティ6内の隙間の残部は第2絶縁層3により充填される。 Also, the remainder of the gap in the cavity 6 is filled with the second insulating layer 3.
このとき、第1および第2絶縁層2、3表面の硬化履歴は同じであるため、第1絶縁層2表面の硬化度合と、第2絶縁層3表面の硬化度合とは実質的に同じとなる。 At this time, since the curing history of the first and second insulating layers 2 and 3 the surface is the same, a curing degree of the first insulating layer 2 surface, the curing degree of the second insulating layer 3 surface substantially the same Become.
第2樹脂層3aは、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成り、厚みはおよそ30〜40μm程度である。 The second resin layer 3a is made of, for example, an electrically insulating material containing a thermosetting resin such as epoxy resin or polyimide resin and has a thickness of about approximately 30 to 40 .mu.m. また、第3樹脂層2bは、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成り、厚みはおよそ15〜35μm程度である。 The third resin layer 2b is made of, for example, an electrically insulating material containing a thermosetting resin such as epoxy resin or polyimide resin and has a thickness of about approximately 15~35Myuemu.

次に、図3(h)に示すように、第1絶縁層2および第2絶縁層3に複数のビアホール8を形成する。 Next, as shown in FIG. 3 (h), to form a plurality of via holes 8 on the first insulating layer 2 and the second insulating layer 3. 一部のビアホール8は、電子部品Dの電極Tを底面としている。 Some of the via hole 8 is directed to the bottom surface of the electrode T of the electronic component D. また、別のビアホール8は、絶縁板1表面の配線導体4を底面としている。 Another via hole 8 is directed to the bottom surface of the wiring conductor 4 of the insulating plate 1 surface. ビアホール8を形成した後は、第1絶縁層2および第2絶縁層3表面を、例えば過マンガン酸カリウム溶液により粗化処理する。 After forming the via hole 8, a first insulating layer 2 and the second insulating layer 3 surface is roughened by, for example, potassium permanganate solution.
このとき、第1絶縁層2表面の硬化度合と、第2絶縁層3表面の硬化度合とは実質的に同じであることから、第1絶縁層2表面の粗化状態と、第2絶縁層3表面の粗化状態とが実質的に同じとなる。 In this case, the curing degree of the first insulating layer 2 surface, since the curing degree of the second insulating layer 3 surface is substantially the same, the roughened state of the first insulating layer 2 surface, a second insulating layer 3 and roughened state of the surface is substantially the same.
なお、ビアホール8の直径は、20〜100μm程度であり、例えばレーザー加工により形成される。 The diameter of the via hole 8 is about 20 to 100 [mu] m, for example, formed by laser processing.

次に、図3(i)に示すように、第1絶縁層2および第2絶縁層3の表面およびビアホール8内に配線導体4を被着させる。 Next, as shown in FIG. 3 (i), depositing a wiring conductor 4 on the first insulating layer 2 and the second insulating layer 3 of the surface and the via hole 8. 配線導体4は、例えば周知のセミアディティブ法により、銅等の良導電性金属で形成される。 Wiring conductor 4, for example, by a known semi-additive method, is formed by the highly conductive metal such as copper.
なお、上述のように、第1絶縁層2表面の粗化状態と、第2絶縁層3表面の粗化状態とが実質的に同じであることから、第1絶縁層2表面の配線導体4の密着力と、第2絶縁層3表面の配線導体4の密着力とのバラツキを抑えることができる。 As described above, the rough state of the first insulating layer 2 surface, because the rough state of the second insulating layer 3 surface is substantially the same, the wiring conductor of the first insulating layer 2 surface 4 it can be suppressed and the adhesion, the variation of the adhesion of the wiring conductor 4 of the second insulating layer 3 surface.

最後に、図3(j)に示すように、第1および第2絶縁層2、3表面に形成された配線導体4の一部を露出させる第1開口部5aおよび第2開口部5bを有するソルダーレジスト層5を、第1絶縁層2の上面および第2絶縁層3の下面に被着することで配線基板Aが形成される。 Finally, as shown in FIG. 3 (j), having a first opening 5a and the second opening 5b to expose a portion of the first and second insulating layers 2 and 3 the wiring conductor 4 formed on the surface the solder resist layer 5, the wiring board a is formed by depositing on the lower surface of the first upper surface of the insulating layer 2 and the second insulating layer 3.
ソルダーレジスト層5は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成る樹脂ペーストまたはフィルムを、第1および第2絶縁層2、3および配線導体4の上に塗布または貼着して熱硬化させることにより形成される。 The solder resist layer 5, for example coating a resin paste or film of electrically insulating material containing a thermosetting resin such as epoxy resin, polyimide resin, on the first and second insulating layers 2 and 3 and the wiring conductors 4 or stuck to be formed by thermally curing.

ところで、本発明の配線基板の製造方法によると、絶縁板1に形成されたキャビティ6内の電子部品Dを、電子部品Dに密着して絶縁板1の一方の主面に被着された未硬化の第1樹脂層2aを完全に硬化させることによりキャビティ6内に固定する。 Meanwhile, according to the method of manufacturing a wiring board of the present invention, non of the electronic component D in the cavity 6 formed in the insulating plate 1, it was deposited on one main surface of the insulating plate 1 in close contact with the electronic components D by completely cure the first resin layer 2a of the curing secured within the cavity 6. そして、絶縁板1の他方の主面に未硬化の第2樹脂層3aを被着するとともに、第1樹脂層2aの外側主面に未硬化の第3樹脂層2bを被着する。 Then, the second resin layer 3a uncured on the other main surface of the insulating plate 1 with deposited, depositing a third resin layer 2b of uncured outer surface of the first resin layer 2a. その後に、第2および第3樹脂層3a、2bを硬化させて一方の主面上に第1および第3樹脂層2a、2bから成る第1絶縁層2と、他方の主面上に第2樹脂層3aから成る第2絶縁層3とを形成する。 Thereafter, the second and third resin layer 3a, the first and third resin layer 2a on one major surface by curing 2b, first an insulating layer 2 made of 2b, the on the other main surface 2 forming a second insulating layer 3 made of the resin layer 3a. このようにすることで、第1および第2絶縁層2、3表面における硬化履歴が同じになる。 In this way, the curing history in the first and second insulating layers 2 and 3 the surface of the same. したがって、第1及び第2絶縁層2、3表面の硬化度合は略同一となる。 Accordingly, the curing degree of the first and second insulating layers 2 and 3 surface is substantially the same. これにより、第1絶縁層2表面および第2絶縁層3表面を粗化処理する際に、両表面の粗化状態は略同一となる。 Thus, when the first insulating layer 2 surface and a second insulating layer 3 surface roughening treatment, the roughened state of the two surfaces is substantially equal. その結果、第1絶縁層2表面に形成される配線導体4の密着力と、第2絶縁層3表面に形成される配線導体4の密着力とのバラツキが小さい安定した密着力を有する配線導体4を備えた配線基板Aを提供することができる。 As a result, the wiring conductor having an adhesion strength of the wiring conductor 4 formed on the first insulating layer 2 surface, the adhesion unevenness is small stable with adhesion of the wiring conductor 4 formed on the second insulating layer 3 surface 4 it is possible to provide a wiring board a with the.
なお、本発明においては、未硬化の第1樹脂層2aを完全に硬化して電子部品Dを固定した後に、第2および第3樹脂層3a、2bを被着して硬化する。 In the present invention, after fixing the electronic component D is completely cured first resin layer 2a of the uncured, second and third resin layer 3a, and 2b cured by adhering. このため、電子部品Dが両樹脂3a、2bの熱伸縮により変動することなく所定の位置に内蔵することもできる。 Therefore, it is also possible electronic component D is incorporated in a predetermined position without varying the thermal expansion and contraction of the two resins 3a, 2b.

1 絶縁板2 第1絶縁層2a 第1樹脂層2b 第3樹脂層3 第2絶縁層3a 第2樹脂層4 配線導体6 キャビティA 配線基板 1 insulating plate 2 first insulating layer 2a first resin layer 2b third resin layer 3 and the second insulating layer 3a second resin layer 4 wiring conductors 6 cavities A wiring board

Claims (1)

  1. 一方の主面側から他方の主面側に貫通するキャビティを有する絶縁板を準備する工程と、 A step of preparing an insulating plate having a cavity that penetrates the other principal surface side from the one main surface,
    前記キャビティ内に電子部品を挿入するとともに、前記一方の主面に、該一方の主面および前記キャビティを覆う未硬化の第1樹脂層を、前記電子部品に密着して前記キャビティ内の隙間の一部を充填するように被着する工程と、 Is inserted the electronic component in the cavity, said one main surface, a first resin layer of uncured covering one major surface and said cavity said, the gap in the cavity in close contact with the electronic component a step of depositing to fill a part,
    前記第1樹脂層を硬化させ、該硬化した第1樹脂層により前記電子部品を前記キャビティ内に固定する工程と、 Curing the first resin layer, and fixing the electronic component by the first resin layer cured into the cavity,
    前記他方の主面に、該他方の主面および前記キャビティを覆う未硬化の第2樹脂層を、前記キャビティ内の隙間の残部を充填するように被着するとともに、前記第1樹脂層の外側主面に、該外側主面を覆う未硬化の第3樹脂層を被着する工程と、 The other main surface, a second resin layer of uncured which covers the said other main surface and said cavity, with deposited to fill the remainder of the gap in the cavity, outside the first resin layer the main surface, a step of depositing a third resin layer of uncured which covers the outer main surface,
    前記第2および第3樹脂層を硬化させ、前記一方の主面上に前記第1および第3樹脂層から成る第1絶縁層と、前記他方の主面上に前記第2樹脂層から成る第2絶縁層とを形成する工程と、 Wherein curing the second and third resin layer, a first insulating layer made of the first and third resin layer on the one on the main surface, the first consisting of the second resin layer on the other on the main surface forming a second insulating layer,
    前記第1および第2絶縁層の表面を粗化する工程と、 A step of roughening the surface of the first and second insulating layer,
    粗化された前記第1および第2絶縁層の表面に配線導体を形成する工程と、 Forming a wiring conductor roughened the first and the surface of the second insulating layer,
    を含むことを特徴とする配線基板の製造方法。 Method for manufacturing a wiring board, which comprises a.
JP2014016269A 2014-01-31 2014-01-31 A method for manufacturing a wiring board Active JP6075789B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014016269A JP6075789B2 (en) 2014-01-31 2014-01-31 A method for manufacturing a wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014016269A JP6075789B2 (en) 2014-01-31 2014-01-31 A method for manufacturing a wiring board

Publications (2)

Publication Number Publication Date
JP2015144151A JP2015144151A (en) 2015-08-06
JP6075789B2 true JP6075789B2 (en) 2017-02-08

Family

ID=53889060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014016269A Active JP6075789B2 (en) 2014-01-31 2014-01-31 A method for manufacturing a wiring board

Country Status (1)

Country Link
JP (1) JP6075789B2 (en)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117345A (en) * 1997-06-19 1999-01-22 Ibiden Co Ltd Multilayer printed wiring board
JP2012151372A (en) * 2011-01-20 2012-08-09 Ibiden Co Ltd Wiring board and manufacturing method of the same
JP2012186440A (en) * 2011-02-18 2012-09-27 Ibiden Co Ltd Inductor component, printed circuit board incorporating the component, and manufacturing method of the inductor component
KR101422437B1 (en) * 2011-05-13 2014-07-22 이비덴 가부시키가이샤 Circuit board and manufacturing method thereof
JP2013115136A (en) * 2011-11-25 2013-06-10 Ibiden Co Ltd Substrate with built-in electronic components and manufacturing method of the same
US9117730B2 (en) * 2011-12-29 2015-08-25 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP5955102B2 (en) * 2012-05-29 2016-07-20 京セラ株式会社 Wiring board and manufacturing method thereof
JP6208411B2 (en) * 2012-06-15 2017-10-04 新光電気工業株式会社 Wiring board and manufacturing method thereof
JP6057641B2 (en) * 2012-09-20 2017-01-11 新光電気工業株式会社 Wiring board and manufacturing method thereof
KR20140080119A (en) * 2012-12-20 2014-06-30 삼성전기주식회사 Build-up film structrue and circuit board manufactured using the build-up film structure, and method for manufacturing circuit board using the build-up film structure

Also Published As

Publication number Publication date
JP2015144151A (en) 2015-08-06

Similar Documents

Publication Publication Date Title
JP5395360B2 (en) A method of manufacturing an electronic component built-in substrate
US5744758A (en) Multilayer circuit board and process of production thereof
JP4510020B2 (en) A method of manufacturing an electronic module
JP4575071B2 (en) A method of manufacturing an electronic component built-in substrate
CN102293071B (en) Wiring board and method for manufacturing same
JP5064210B2 (en) Electronic module and fabrication method thereof
JP4024188B2 (en) The method of manufacturing a semiconductor chip built-in wiring board
US8379401B2 (en) Wiring board, method of manufacturing the same, and semiconductor device having wiring board
US20090101400A1 (en) Method for manufacturing component-embedded substrate and component-embedded substrate
JP2006261246A (en) Wiring circuit board and manufacturing method thereof
JP2007535156A (en) Heat conduction from the embedded component
KR20060047178A (en) Semiconductor device
US8177577B2 (en) Printed wiring board having a substrate with higher conductor density inserted into a recess of another substrate with lower conductor density
US20080121416A1 (en) Multilayer Printed Wiring Board And Manufacturing Method For Same
CN1716587A (en) Interposer, method of fabricating the same, and semiconductor device using the same
TW200505304A (en) Multilayer circuit board and method for manufacturing the same
CN101827494B (en) Wiring board and method for manufacturing the same
JP2004200201A (en) Multilayer substrate with built-in electronic part
JP2010157709A (en) Printed wiring board and method for manufacturing the same
JP5219276B2 (en) Method for manufacturing a component-embedded printed circuit board
WO2010007704A1 (en) Flex-rigid wiring board and electronic device
US8789271B2 (en) Method for integrating an electronic component into a printed circuit board
JP2010135721A (en) Printed circuit board comprising metal bump and method of manufacturing the same
US9232657B2 (en) Wiring substrate and manufacturing method of wiring substrate
WO2010013366A1 (en) Flex-rigid wiring board and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160105

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170105

R150 Certificate of patent or registration of utility model

Ref document number: 6075789

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150