JP2015005635A - Manufacturing method for silicon carbide semiconductor device - Google Patents

Manufacturing method for silicon carbide semiconductor device Download PDF

Info

Publication number
JP2015005635A
JP2015005635A JP2013130257A JP2013130257A JP2015005635A JP 2015005635 A JP2015005635 A JP 2015005635A JP 2013130257 A JP2013130257 A JP 2013130257A JP 2013130257 A JP2013130257 A JP 2013130257A JP 2015005635 A JP2015005635 A JP 2015005635A
Authority
JP
Japan
Prior art keywords
silicon carbide
carbide semiconductor
substrate
semiconductor substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013130257A
Other languages
Japanese (ja)
Other versions
JP5975940B2 (en
Inventor
吉徳 松野
Yoshinori Matsuno
吉徳 松野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=52301295&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2015005635(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013130257A priority Critical patent/JP5975940B2/en
Publication of JP2015005635A publication Critical patent/JP2015005635A/en
Application granted granted Critical
Publication of JP5975940B2 publication Critical patent/JP5975940B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method for a silicon carbide semiconductor device, capable of suppressing cracking in a substrate during formation of a backside ohmic.SOLUTION: The present invention comprises: a step (a) for forming membrane structures (2, 3) in at least one of a front face and a rear face of a silicon carbide semiconductor substrate (1) and exposing an end of the silicon carbide semiconductor substrate (1); a step (b) for performing heat treatment at the rear face of the silicon carbide semiconductor substrate (1) and forming an ohmic junction.

Description

本発明は、炭化珪素半導体装置の製造方法に関するものである。   The present invention relates to a method for manufacturing a silicon carbide semiconductor device.

炭化珪素(以下SiCとも記載する)半導体は、シリコン半導体と比べて、破壊電界、バンドギャップおよび熱伝導率が大きい。バンドギャップおよび熱伝導率が大きいため耐熱性に優れており、高温動作および簡易冷却が可能となる。また、破壊電界が大きいため薄型化が容易であり、低損失および高温動作が可能となる。   Silicon carbide (hereinafter also referred to as SiC) semiconductors have a larger breakdown electric field, band gap, and thermal conductivity than silicon semiconductors. Because of its large band gap and thermal conductivity, it has excellent heat resistance, enabling high temperature operation and simple cooling. Moreover, since the breakdown electric field is large, it is easy to reduce the thickness, and low loss and high temperature operation are possible.

SiCショットキーバリアダイオード(以下SiC−SBD)、または、SiC−MOSFET(Metal Oxide Semiconductor Field Effect Transistor)の設計においては、シリコンの破壊電界が0.3MV/cmであるのに対しSiCの破壊電界が2.8MV/cmである特長を活かして、活性層であるドリフトエピタキシャル層の厚みおよび終端構造を決定されている。   In the design of a SiC Schottky barrier diode (hereinafter referred to as SiC-SBD) or SiC-MOSFET (Metal Oxide Field Effect Transistor), the breakdown field of silicon is 0.3 MV / cm, whereas the breakdown field of SiC is Taking advantage of the feature of 2.8 MV / cm, the thickness and termination structure of the drift epitaxial layer as the active layer are determined.

破壊電界がシリコンの約10倍大きいSiCでは、形成すべきドリフトエピタキシャル層の厚さはシリコンの場合の1/10程度で良い。ただし、SiC基板プロセスにおいて基板の機械的強度を維持するために、例えば2インチ〜4インチの基板径の場合に350μm程度の厚さのn型4H−SiC基板が用いられており、その上に、厚さ数μm〜数十μmのエピタキシャル層が形成されて活性層とされる。   For SiC, which has a breakdown electric field about 10 times larger than that of silicon, the thickness of the drift epitaxial layer to be formed may be about 1/10 that of silicon. However, in order to maintain the mechanical strength of the substrate in the SiC substrate process, for example, an n-type 4H-SiC substrate having a thickness of about 350 μm is used in the case of a substrate diameter of 2 inches to 4 inches, and on top of that, An epitaxial layer having a thickness of several μm to several tens of μm is formed as an active layer.

例えばkV級高耐圧のSiC−SBDでは、n型SiCエピタキシャル層上にショットキー電極が形成されている。当該構造では、エピタキシャル層とショットキー電極との間の接合面周縁に電界が集中し易くなるので、その接合面(ショットキー接合面)周縁の表層に、電界集中緩和のためのp型終端構造を形成する必要がある。   For example, in a k-class high breakdown voltage SiC-SBD, a Schottky electrode is formed on an n-type SiC epitaxial layer. In this structure, since the electric field is easily concentrated on the periphery of the junction surface between the epitaxial layer and the Schottky electrode, the p-type termination structure for reducing the electric field concentration is formed on the surface layer of the periphery of the junction surface (Schottky junction surface). Need to form.

当該p型終端構造の形成には、一般に、Al(アルミニウム)またはB(ボロン)等のp型不純物をn型エピタキシャル層にイオン注入し、1500℃程度以上の高温熱処理で活性化アニールする方法が用いられる。   In order to form the p-type termination structure, generally, a p-type impurity such as Al (aluminum) or B (boron) is ion-implanted into the n-type epitaxial layer, and activation annealing is performed by high-temperature heat treatment at about 1500 ° C. or higher. Used.

続いて基板裏面を研磨し、その後、Ni等のオーミック材料を用いた1000℃程度の熱処理により裏面オーミックを形成する。一方で、基板おもて面にはショットキー接合を形成する。さらに基板おもて面には、ワイヤボンド時のパッドとしてAlを厚さ5μm程度で形成するのが一般的である。   Subsequently, the back surface of the substrate is polished, and then a back surface ohmic is formed by a heat treatment at about 1000 ° C. using an ohmic material such as Ni. On the other hand, a Schottky junction is formed on the front surface of the substrate. Further, Al is generally formed with a thickness of about 5 μm on the front surface of the substrate as a pad for wire bonding.

1500℃程度以上の高温熱処理である活性化アニール、および、1000℃程度の熱処理である裏面オーミック形成については、いずれも加熱プログラムの詳細、雰囲気ガスに関する事項、および、基板面内の温度均一性等のプロセス詳細を最適化することにより、基板割れを防止することが重要となる。   For activation annealing, which is a high-temperature heat treatment of about 1500 ° C. or higher, and backside ohmic formation, which is a heat treatment of about 1000 ° C., details of the heating program, matters concerning the atmospheric gas, temperature uniformity within the substrate surface, etc. It is important to prevent substrate cracking by optimizing the process details.

プロセス上流の活性化アニール時は、n型エピタキシャル層にイオン注入された程度であり、他に酸化膜および金属膜等は形成されていない。しかし、1000℃程度の熱処理である裏面オーミック形成時には、酸化膜および金属膜等が形成されており、基板反りおよび内部ストレスが発生する原因となる。基板反りおよび内部ストレスが増加しその限界を越えた場合、基板割れの問題が生じてしまう。   At the time of activation annealing upstream of the process, the ion-implanted layer is ion-implanted, and no oxide film, metal film, or the like is formed. However, during the formation of the backside ohmic, which is a heat treatment at about 1000 ° C., an oxide film, a metal film, and the like are formed, which causes substrate warpage and internal stress. When the substrate warpage and internal stress increase and exceed the limit, the problem of substrate cracking occurs.

ここで、基板割れを抑制さらには防止するためには、SiC基板のエッジに関しては、特に熱プロセスで割れの原因にならないように留意することが重要である。また、基板のおもて面および裏面に関しては、基板反りおよび内部ストレスを低減するように留意することが重要である。   Here, in order to suppress and prevent substrate cracking, it is important to pay attention to the edge of the SiC substrate so as not to cause cracking particularly in the thermal process. In addition, regarding the front surface and the back surface of the substrate, it is important to pay attention to reduce the substrate warpage and internal stress.

これらに関する技術としては、例えば特許文献1および特許文献2に記載された技術が知られている。   As techniques related to these, for example, techniques described in Patent Document 1 and Patent Document 2 are known.

特許文献1には、GaN等の窒化物半導体基板をエッジ研磨(以下ベベリング)することによって、基板の欠け、割れおよびクラックの発生を防止する方法が記載されている。   Patent Document 1 describes a method of preventing chipping, cracking and cracking of a substrate by edge polishing (hereinafter, beveling) a nitride semiconductor substrate such as GaN.

特許文献2には、基板反りを低減するために、基板裏面をパターニングする方法が記載されている。パターニング形状としては格子状パターンおよびドット状パターンが示されており、具体的なパターン形状としては繰り返し連続パターンが想定されている。   Patent Document 2 describes a method of patterning the back surface of a substrate in order to reduce substrate warpage. As the patterning shape, a lattice pattern and a dot pattern are shown, and a repetitive continuous pattern is assumed as a specific pattern shape.

特開2004−319951号公報JP 2004-319951 A 特許第4904688号公報Japanese Patent No. 4904688

上述のとおり、シリコンの破壊電界が0.3MV/cmであるのに対しSiCの破壊電界が2.8MV/cmである特長を活かせば、活性層であるドリフトエピタキシャル層の厚みはシリコンの場合の1/10程度で十分である。このときSiC基板は、その上に形成されるエピタキシャル層を機械的に保持する機能を担う。   As described above, if the feature that the breakdown electric field of silicon is 0.3 MV / cm while the breakdown electric field of SiC is 2.8 MV / cm is utilized, the thickness of the drift epitaxial layer as the active layer is the same as that of silicon. About 1/10 is sufficient. At this time, the SiC substrate has a function of mechanically holding the epitaxial layer formed thereon.

シリコン半導体基板の場合は、エピタキシャル層の形成、基板の薄板化プロセス、基板プロセス途中または最終的な膜形成、さらには、研磨による基板厚みの減少も考慮して、基板品質が管理されている。具体的には、インゴットから切り出した、基板プロセス前の基板のエッジ形状管理、さらには、ベベリングの管理により、基板品質が管理されている。   In the case of a silicon semiconductor substrate, the substrate quality is controlled in consideration of the formation of an epitaxial layer, the thinning process of the substrate, the formation of a film during or in the substrate process, and the reduction of the substrate thickness due to polishing. Specifically, the substrate quality is managed by managing the edge shape of the substrate before the substrate process cut out from the ingot, and further by managing the beveling.

一方で、SiC半導体基板の場合は、そのような管理が十分でなく、また、より高温での動作が可能となることに関連して、シリコンの場合と同等のレベルで品質を管理することが容易でない場合が多い。特に裏面オーミック形成時には、基板割れの発生を十分に抑制することができていなかった。   On the other hand, in the case of a SiC semiconductor substrate, such management is not sufficient, and quality can be managed at the same level as in the case of silicon in connection with the fact that operation at a higher temperature is possible. Often not easy. In particular, during the formation of the backside ohmic, the generation of substrate cracks could not be sufficiently suppressed.

本発明は、上記のような問題を解決するためになされたものであり、裏面オーミックを形成する際の基板割れを抑制することができる炭化珪素半導体装置の製造方法を提供することを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a method for manufacturing a silicon carbide semiconductor device capable of suppressing substrate cracking when forming a backside ohmic. .

本発明の一態様に関する炭化珪素半導体装置の製造方法は、(a)炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成し、かつ、前記炭化珪素半導体基板の端部を露出させる工程と、(b)前記炭化珪素半導体基板の裏面において熱処理を行い、オーミック接合を形成する工程とを備えることを特徴とする。   A method for manufacturing a silicon carbide semiconductor device according to one aspect of the present invention includes: (a) forming a film structure on at least one of a front surface and a back surface of a silicon carbide semiconductor substrate, and forming an end portion of the silicon carbide semiconductor substrate And (b) performing a heat treatment on the back surface of the silicon carbide semiconductor substrate to form an ohmic junction.

本発明の上記態様によれば、炭化珪素半導体基板の端部を露出させた状態で、裏面オーミックを形成することができるため、裏面オーミックを形成する際の基板割れを抑制することができる。   According to the said aspect of this invention, since the back surface ohmic can be formed in the state which exposed the edge part of the silicon carbide semiconductor substrate, the substrate crack at the time of forming a back surface ohmic can be suppressed.

第1実施形態に関する炭化珪素半導体装置の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the silicon carbide semiconductor device regarding 1st Embodiment. 第2実施形態に関する炭化珪素半導体装置の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the silicon carbide semiconductor device regarding 2nd Embodiment. 第3実施形態に関する炭化珪素半導体装置の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the silicon carbide semiconductor device regarding 3rd Embodiment. 第5実施形態に関する炭化珪素半導体装置の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the silicon carbide semiconductor device regarding 5th Embodiment. 第5実施形態に関する金属膜の他のパターニング例を示した図である。It is the figure which showed the other example of patterning of the metal film regarding 5th Embodiment. 前提技術に関する構造を示した断面図である。It is sectional drawing which showed the structure regarding a base technology.

以下、添付の図面を参照しながら実施形態について説明する。   Hereinafter, embodiments will be described with reference to the accompanying drawings.

図6は、前提技術に関する構造を示した断面図であり、裏面オーミック形成のための熱処理直前の、基板の一般的な断面構造を示した図である。特にSiC基板の端部(エッジ)においては、n+基板1のおもて面に形成された保護絶縁膜30と、n+基板1の裏面に形成された金属膜20とがそれぞれ延在しており、基板のエッジを覆っている。ここで、基板割れを抑制さらには防止するためには、SiC基板のエッジに関しては、特に熱プロセスで割れの原因にならないように留意することが重要である。また、基板のおもて面および裏面に関しては、基板反りおよび内部ストレスを低減するように留意することが重要である。   FIG. 6 is a cross-sectional view showing a structure related to the base technology, and is a view showing a general cross-sectional structure of the substrate immediately before the heat treatment for forming the back surface ohmic. In particular, at the edge (edge) of the SiC substrate, a protective insulating film 30 formed on the front surface of the n + substrate 1 and a metal film 20 formed on the back surface of the n + substrate 1 extend. Covers the edge of the substrate. Here, in order to suppress and prevent substrate cracking, it is important to pay attention to the edge of the SiC substrate so as not to cause cracking particularly in the thermal process. In addition, regarding the front surface and the back surface of the substrate, it is important to pay attention to reduce the substrate warpage and internal stress.

以下に説明する実施形態は、上記のような問題を解決する炭化珪素半導体装置の製造方法に関するものである。   Embodiment described below is related with the manufacturing method of the silicon carbide semiconductor device which solves the above problems.

<第1実施形態>
<構成>
以下、本発明の炭化珪素半導体装置およびその製造方法の概要は、SiC−SBDを例として説明する。
<First Embodiment>
<Configuration>
Hereinafter, the outline of the silicon carbide semiconductor device and the manufacturing method thereof according to the present invention will be described using SiC-SBD as an example.

例えば、口径4インチ4°オフ角のn型4H−SiC基板のシリコン面(0001)に、CVD(Chemical Vapor Deposition)法によりn型SiC層をエピタキシャル成長させる。   For example, an n-type SiC layer is epitaxially grown by a CVD (Chemical Vapor Deposition) method on a silicon surface (0001) of an n-type 4H—SiC substrate having a diameter of 4 inches and an off angle of 4 °.

n型エピタキシャル層の濃度および厚みについては、所望の耐圧を実現するよう調整する。   The concentration and thickness of the n-type epitaxial layer are adjusted to achieve a desired breakdown voltage.

その後、写真製版工程で必要となる基板内の位置合わせ基準のためのマーク形成を行い、以降、p型終端構造形成、裏面研磨および裏面オーミック形成、おもて面におけるショットキー接合形成、ワイヤボンド用の表面パッド形成、裏面におけるダイボンド用の裏面メタライズを順次行う。ここで、裏面研磨工程および裏面オーミック形成工程と、基板割れに関して大きく影響を及ぼす工程について、以下で詳しく説明する。   After that, mark formation for alignment reference in the substrate required in the photoengraving process is performed, and thereafter, p-type termination structure formation, back surface polishing and back surface ohmic formation, Schottky junction formation on the front surface, wire bond The front surface pad for forming and the back surface metallization for die bonding on the back surface are sequentially performed. Here, the back surface polishing step, the back surface ohmic forming step, and the step that greatly affects the substrate cracking will be described in detail below.

図1は、第1実施形態に関する炭化珪素半導体装置の製造工程を説明するための図である。具体的には、SiC−SBDの製造工程における、裏面オーミック形成時の熱処理直前の断面図である。   FIG. 1 is a diagram for illustrating a manufacturing process of the silicon carbide semiconductor device according to the first embodiment. Specifically, in the manufacturing process of SiC-SBD, it is a cross-sectional view just before the heat treatment at the time of backside ohmic formation.

図1においては、SiC基板の裏面オーミックを形成するため熱処理する際、少なくとも基板エッジのべべリング加工が施された部分に関して金属または酸化膜等が除膜され、あるいは膜が形成されず、SiC基板が露出している状態が示されている。なお、基板エッジには、べべリング加工が施されなくてもよい。   In FIG. 1, when heat treatment is performed to form the backside ohmic of the SiC substrate, at least a portion of the substrate edge that has been subjected to beveling processing is stripped of a metal or an oxide film, or no film is formed. The state where is exposed is shown. The substrate edge does not have to be beveled.

図1においてはn型エピタキシャル層がその上面に形成されたn+基板1が示されており、n+基板1の裏面にはオーミック電極となるべき金属膜2が形成され、n+基板1のおもて面には保護絶縁膜3が形成されている。しかし、少なくともSiC基板のエッジ、正確にはベベリング加工が施された部分に関してSiCが露出していれば、基板エッジを除く基板おもて面および裏面についての構造および仕様は限定されない。   FIG. 1 shows an n + substrate 1 having an n-type epitaxial layer formed on its upper surface, and a metal film 2 to be an ohmic electrode is formed on the back surface of the n + substrate 1. A protective insulating film 3 is formed on the surface. However, as long as SiC is exposed at least with respect to the edge of the SiC substrate, more precisely, the portion subjected to beveling, the structure and specifications of the front surface and the back surface of the substrate excluding the substrate edge are not limited.

<第2実施形態>
<構成>
図2は、第2実施形態に関する炭化珪素半導体装置の製造工程を説明するための図である。具体的には、SiC−SBDの製造工程における、裏面オーミック形成時の熱処理直前の断面図である。
Second Embodiment
<Configuration>
FIG. 2 is a diagram for describing a manufacturing process of the silicon carbide semiconductor device according to the second embodiment. Specifically, in the manufacturing process of SiC-SBD, it is a cross-sectional view just before the heat treatment at the time of backside ohmic formation.

第1実施形態では、裏面オーミック形成時の熱処理直前の基板断面構造に関して、SiC基板のエッジについてSiCが露出していることに着目して説明されているが、図2においては、基板裏面の金属膜2に関して、ベベリング加工が施された部分には形成されないように、あるいはいったん形成された後除去された状態とする。   In the first embodiment, the substrate cross-sectional structure immediately before the heat treatment at the time of forming the back surface ohmic is explained by focusing on the fact that SiC is exposed at the edge of the SiC substrate. However, in FIG. The film 2 is not formed in a portion subjected to beveling processing, or once formed and then removed.

このことにより、熱処理する際の基板ストレスを低減し、基板割れを防止することができる。   This can reduce the substrate stress during the heat treatment and prevent the substrate from cracking.

なお第2実施形態では、基板おもて面に保護絶縁膜が形成されない製造方法も想定しており、例えば、Ti成膜によりショットキー接合形成する直前に、酸ウエット処理またはスパッタエッチング等のドライ処理を実施することで、SiCおもて面を清浄化し良好な接合形成が可能である。   The second embodiment also assumes a manufacturing method in which a protective insulating film is not formed on the front surface of the substrate. For example, a dry process such as acid wet treatment or sputter etching is performed immediately before forming a Schottky junction by forming a Ti film. By carrying out the treatment, it is possible to clean the SiC front surface and to form a good bond.

<第3実施形態>
<構成>
図3は、第3実施形態に関する炭化珪素半導体装置の製造工程を説明するための図である。具体的には、SiC−SBDの製造工程における、裏面オーミック形成時の熱処理直前の断面図である。
<Third Embodiment>
<Configuration>
FIG. 3 is a diagram for describing a manufacturing process of the silicon carbide semiconductor device according to the third embodiment. Specifically, in the manufacturing process of SiC-SBD, it is a cross-sectional view just before the heat treatment at the time of backside ohmic formation.

第2実施形態では、オーミック面となる裏面に形成された金属膜2についても着目した熱処理直前の基板構造について説明されているが、図3においては、ショットキー面となるおもて面の構造について着目した熱処理直前の基板構造について説明される。   In the second embodiment, the substrate structure immediately before the heat treatment focusing on the metal film 2 formed on the back surface serving as the ohmic surface has been described. In FIG. 3, the structure of the front surface serving as the Schottky surface is illustrated. The substrate structure immediately before the heat treatment focusing on the above will be described.

図3に示されるように、基板裏面に関してはオーミック電極用の金属膜は示されていない。基板裏面の構造については、この後、図6に示されるような、基板裏面のエッジ部分にまでオーミック電極用の金属膜20が形成されてもよいし、図4および図5に示されるような、裏面オーミック電極用の金属膜が裏面にパターニングされていてもよい。   As shown in FIG. 3, the metal film for the ohmic electrode is not shown on the back surface of the substrate. As for the structure of the back surface of the substrate, a metal film 20 for ohmic electrodes may be formed up to the edge portion of the back surface of the substrate as shown in FIG. 6, or as shown in FIGS. The metal film for the back ohmic electrode may be patterned on the back surface.

オーミック形成のための熱処理を実施する際、ショットキー面となるおもて面に保護絶縁膜3を形成する理由は、オーミック形成のための熱処理の後にショットキーメタルを成膜する場合に、それ以前の工程の影響でショットキー形成予定面であるSiCおもて面が汚染されることを防ぐためである。   The reason why the protective insulating film 3 is formed on the front surface serving as the Schottky surface when performing the heat treatment for ohmic formation is that the Schottky metal film is formed after the heat treatment for ohmic formation. This is to prevent contamination of the SiC front surface, which is the Schottky formation planned surface, due to the influence of the previous process.

保護絶縁膜3としては、CVD法によって形成される、一般にデポ膜と呼ばれるSiO酸化絶縁膜、あるいは、熱酸化によって形成される、一般に犠牲酸化膜と呼ばれるSiO酸化絶縁膜を想定している。 The protective insulating film 3, is formed by a CVD method, generally SiO 2 oxide insulating film called deposition film or is formed by thermal oxidation, it is assumed that SiO 2 oxide insulating film, commonly referred to as a sacrificial oxide film .

塗布膜または常圧CVD膜等のように基板の片面だけに成膜可能な場合と、熱酸化または減圧CVD等のように基板のおもて面および裏面、さらには基板エッジを含む基板全体を覆い尽くす場合とで、除去すべき箇所は異なる。しかし、いずれの場合でも基板のエッジ、正確にはベベリング加工が施された部分に関してSiCが露出するように、湿式または乾式のエッチング、または研削等の機械的手法により不要な箇所を除去する。   When the film can be formed on only one side of the substrate, such as a coating film or atmospheric pressure CVD film, and the entire substrate including the front and back surfaces of the substrate, as well as the substrate edge, such as thermal oxidation or low pressure CVD. The part to be removed differs depending on whether the cover is completely covered. However, in any case, unnecessary portions are removed by a mechanical method such as wet or dry etching or grinding so that SiC is exposed at the edge of the substrate, more precisely, at the portion subjected to the beveling process.

こうしてオーミック形成のための熱処理時にSiC基板に加わるストレスを最小限に抑制しつつ、SiCショットキー面に1000℃程度の加熱処理を行ってもSiCショットキー面が汚染されないよう保護することができる。   In this way, it is possible to protect the SiC Schottky surface from being contaminated even if the SiC Schottky surface is subjected to a heat treatment at about 1000 ° C. while minimizing the stress applied to the SiC substrate during the heat treatment for ohmic formation.

裏面オーミックが完成した後、Ti等のショットキーメタルを成膜する直前に、フッ酸により酸化膜(保護絶縁膜3)を除去すれば、清浄なSiC面が再現性よく形成できる。   A clean SiC surface can be formed with good reproducibility by removing the oxide film (protective insulating film 3) with hydrofluoric acid immediately after the backside ohmic is completed and immediately before forming a Schottky metal such as Ti.

<第4実施形態>
<構成>
第1または第3実施形態において説明されたように保護絶縁膜3を犠牲酸化膜を用いて形成する場合、基板エッジはベベリング後に少なくとも1回の犠牲酸化膜形成、およびその除去を実施することで、ベベリングによる基板エッジ部最表面の機械的ダメージ層を除去することができる。ダメージ層が厚い場合は完全に除去することはできないが、その厚みを薄くするだけでも機械的ダメージを受けた脆弱層を低減させることができるため、熱処理時に亀裂およびクラックに進展することによる基板割れを抑制することができる。
<Fourth embodiment>
<Configuration>
As described in the first or third embodiment, when the protective insulating film 3 is formed using a sacrificial oxide film, the substrate edge is formed by performing at least one sacrificial oxide film formation and removal after the beveling. The mechanical damage layer on the outermost surface of the substrate edge by beveling can be removed. If the damaged layer is thick, it cannot be completely removed, but the fragile layer that has been mechanically damaged can be reduced just by reducing the thickness. Can be suppressed.

<第5実施形態>
<構成>
図4および図5は、第5実施形態に関する炭化珪素半導体装置の製造工程を説明するための図である。図4は、SiC−SBDの製造工程における、裏面オーミック形成時の熱処理直前の断面図である。図5は、金属膜の他のパターニング例を示した図である。
<Fifth Embodiment>
<Configuration>
4 and 5 are diagrams for illustrating a manufacturing process of the silicon carbide semiconductor device according to the fifth embodiment. FIG. 4 is a cross-sectional view immediately before the heat treatment at the time of forming the back surface ohmic in the manufacturing process of SiC-SBD. FIG. 5 is a diagram showing another patterning example of the metal film.

第1または第2実施形態では、裏面オーミック形成時の熱処理直前の基板断面構造に関して、ベベリング加工が施された部分に金属膜が形成されないことが熱処理時の基板割れ防止に効果的であることが説明されている。   In the first or second embodiment, regarding the substrate cross-sectional structure immediately before the heat treatment at the time of forming the back surface ohmic, it is effective for preventing the substrate from being cracked at the time of the heat treatment that the metal film is not formed on the portion subjected to the beveling process. Explained.

ここで裏面における金属膜を裏面全面に形成せず、環状に(例えば同心円環状)に配置(パターニング)することで、基板中心から外縁方向に向かって金属膜が不連続に形成されるため、オーミック電極によるストレスを効果的に低減できる(図4の金属膜2aを参照)。よって、基板割れを効果的に防ぐことができる。   Here, the metal film on the back surface is not formed on the entire back surface, but is arranged (patterned) in a ring shape (for example, concentric ring), so that the metal film is formed discontinuously from the center of the substrate toward the outer edge direction. The stress due to the electrodes can be effectively reduced (see the metal film 2a in FIG. 4). Therefore, substrate cracking can be effectively prevented.

より望ましくは、図5に示されるように、各環状パターニングを1周の連続パターンとせず、不連続部分を有する環状パターン(金属膜2b)とすることで、環状パターンの周方向においても金属膜が不連続に形成されるため、より効果的にストレスを低減できる。よって、基板割れを効果的に防ぐことができる。   More preferably, as shown in FIG. 5, each annular patterning is not a continuous pattern of one round, but a cyclic pattern having a discontinuous portion (metal film 2 b), so that the metal film is also formed in the circumferential direction of the annular pattern. Is formed discontinuously, so that stress can be reduced more effectively. Therefore, substrate cracking can be effectively prevented.

以下、寸法等の詳細について説明する。   Details of dimensions and the like will be described below.

裏面メタルを同心円環状に配置すると、基板割れ防止に有効である。同心円環状に配置された各金属膜2bの間隔は20μm〜100μm程度が望ましい。20μm未満の狭い開口幅になると、加熱時にNiシリサイドの凝集現象により各金属膜2b間が完全な非連続とならず、内部ストレスおよび基板の反りを低減する効果が弱まる。逆に、各金属膜2bの間隔が100μm以上になると、アセンブリのダイボンド工程でのボイド発生の要因になる場合がある。   Arranging the back metal in a concentric ring shape is effective in preventing substrate cracking. The distance between the metal films 2b arranged concentrically is preferably about 20 μm to 100 μm. When the opening width is narrower than 20 μm, the metal film 2b is not completely discontinuous due to the Ni silicide aggregation phenomenon during heating, and the effect of reducing internal stress and warping of the substrate is weakened. On the contrary, if the interval between the metal films 2b is 100 μm or more, it may cause a void in the die bonding process of the assembly.

同心円環状に配置された金属膜2b幅については、内部ストレスおよび基板の反りを低減する目的からは、細い(狭い)ほど効果は大きい。しかし、上記の各金属膜2bの間隔における場合と同様に、実際のパターニングプロセス、および、ダイボンド工程でのボイド発生防止の観点から、およそ1mm以上が望ましい。   With regard to the width of the metal film 2b arranged in a concentric ring shape, the thinner (narrower) the effect is greater for the purpose of reducing internal stress and warping of the substrate. However, as in the case of the interval between the metal films 2b, about 1 mm or more is desirable from the viewpoint of the actual patterning process and the prevention of void generation in the die bonding step.

同心円環状に配置された金属膜2b幅を太く(広く)することは、内部ストレスおよび基板の反りを低減させる効果が減少することを意味するが、実際のデバイス構造により、オーミック接合形成するための急峻加熱時(1000℃程度)における内部ストレスおよび基板の反り量はそれぞれ異なるので、必要に応じてメタル幅、または、同心円環状に配置された金属膜2bの本数を決定すればよい。   Increasing the width of the metal film 2b arranged in a concentric ring shape means that the effect of reducing the internal stress and the warpage of the substrate is reduced. However, an actual device structure is used to form an ohmic junction. Since the internal stress and the amount of warpage of the substrate during steep heating (about 1000 ° C.) are different, the metal width or the number of metal films 2b arranged in a concentric ring shape may be determined as necessary.

裏面オーミック形成後、裏面にはダイボンド用の裏面メタライズが形成されるが、これに関しては数百℃以上の加熱は不要である。よって、オーミック形成されていない開口部も含む裏面全面にダイボンド用の裏面メタライズが形成されても、基板割れを起こすようなストレスは発生しない。   After the backside ohmic formation, backside metallization for die bonding is formed on the backside, but in this regard, heating at several hundred degrees C or higher is not necessary. Therefore, even if the backside metallization for die bonding is formed on the entire backside including the opening that is not ohmic-formed, no stress that causes substrate cracking occurs.

また図5におけるオーミック形成されていない開口部に関して、オーミック電極が極薄で形成される場合であっても、内部ストレスの低減には効果がある。例えば、図5に示されるパターンに対応する金属マスクを用いた蒸着法による選択成膜によれば、実際にはマスク箇所への回り込みが生じる。そのため、マスク下に形成された極薄のオーミック電極を利用した内部ストレスの低減を実現することができる。   Further, even if the ohmic electrode is formed to be extremely thin with respect to the opening in which ohmic formation is not performed in FIG. 5, it is effective in reducing internal stress. For example, according to selective film formation by a vapor deposition method using a metal mask corresponding to the pattern shown in FIG. Therefore, it is possible to reduce internal stress using an ultrathin ohmic electrode formed under the mask.

<効果>
オーミック接合形成する1000℃程度で行う急峻加熱時の基板割れを防止するには、基板おもて面、基板エッジ、基板裏面全ての領域において対策することでその顕著な効果を期待できる。
<Effect>
In order to prevent substrate cracking at the time of steep heating performed at about 1000 ° C. in which ohmic contact is formed, a remarkable effect can be expected by taking measures in all regions of the substrate front surface, substrate edge, and substrate back surface.

おもて面に関しては、例えば、熱酸化膜等の絶縁膜で被覆保護されている場合が想定される。SiC基板を熱酸化する場合、形成される膜の膜厚に関し、おもて面の(0001)シリコン面において形成される膜の膜厚に対し、裏面の(000_1)カーボン面では20倍程度厚い酸化膜が形成される。基板エッジについては明確でないが、ベベリングおよび裏面研磨後の仕上がり形状ばらつきにより、酸化膜の厚みを含む膜質についてもばらつきが大きいと考えられる。   As for the front surface, for example, a case where it is covered and protected by an insulating film such as a thermal oxide film is assumed. When the SiC substrate is thermally oxidized, the thickness of the film to be formed is about 20 times thicker on the (000_1) carbon surface on the back surface than on the (0001) silicon surface on the front surface. An oxide film is formed. Although it is not clear about the substrate edge, the film quality including the thickness of the oxide film is considered to vary greatly due to variations in the finished shape after beveling and back surface polishing.

このような熱酸化膜で被覆された状態で1000℃程度の急峻加熱をすると、基板エッジにおける、SiC基板と熱酸化膜とによるストレスが局所的に不安定な状態となり、熱酸化膜に亀裂が入ることも予想される。   When abrupt heating at about 1000 ° C. is performed while being covered with such a thermal oxide film, the stress at the substrate edge due to the SiC substrate and the thermal oxide film becomes locally unstable, and the thermal oxide film is cracked. It is also expected to enter.

これを抑制するためには、基板エッジ部に形成された熱酸化膜を除去した状態で加熱することが望ましい。なお、熱酸化による酸化膜形成の場合、基板おもて面、基板エッジおよび基板裏面全てを覆い尽くすように酸化膜が形成される。裏面については、オーミック接合形成のためのメタルを形成する前までに酸化膜等が形成されていれば、エッチングまたは研磨等の方法により除去する。   In order to suppress this, it is desirable to heat in a state where the thermal oxide film formed on the substrate edge portion is removed. In the case of forming an oxide film by thermal oxidation, the oxide film is formed so as to cover all of the substrate front surface, substrate edge, and substrate back surface. The back surface is removed by a method such as etching or polishing if an oxide film or the like is formed before the metal for forming the ohmic junction is formed.

裏面に関しては、通常、オーミック材料として例えばNiをスパッタ法により全面に形成し、熱処理によりNiシリサイドを形成しオーミック接合としている。   Regarding the back surface, normally, for example, Ni is formed as an ohmic material on the entire surface by sputtering, and Ni silicide is formed by heat treatment to form an ohmic junction.

この場合は、自己犠牲酸化である熱酸化膜のような極端な厚みばらつきが生じることはないと考えられるが、Niシリサイド化の反応は犠牲酸化同様、SiC基板のSi元素を自己犠牲消費してNi等のメタルと結合する反応であるため、基板周辺部、特にベベリングされた領域において、Niのシリサイド化反応の際、消費されるNi量および反応の程度にばらつきが発生する。   In this case, it is considered that there is no extreme variation in thickness as in the thermal oxide film that is self-sacrificial oxidation, but the Ni silicidation reaction is similar to sacrificial oxidation in that the Si element of the SiC substrate is self-sacrificed. Since this reaction is combined with a metal such as Ni, the amount of Ni consumed and the degree of reaction vary during the Ni silicidation reaction in the periphery of the substrate, particularly in the beveled region.

よって、少なくとも基板エッジのべべリング加工が施された部分については、Ni除去状態で加熱することが望ましい。特に、ベベリングおよび裏面研磨後の仕上がり形状ばらつきにより、加熱時に形成されるNiシリサイドまたは局所的な残留Niが発生すると、熱膨張係数の違いによりクラックまたは亀裂を誘発し、基板割れが生じることが考えられる。   Therefore, it is desirable to heat at least a portion of the substrate edge that has been subjected to the beveling process in a Ni-removed state. In particular, when Ni silicide or local residual Ni formed during heating is generated due to variations in the finished shape after beveling and backside polishing, cracks or cracks are induced due to differences in the thermal expansion coefficient, and substrate cracking may occur. It is done.

以上の通り、少なくとも基板エッジのべべリング加工が施された部分については、酸化膜等の絶縁膜、オーミック材料となる金属膜等の一切の被覆膜が除去され、SiCが露出している状態が望ましい。   As described above, at least a portion subjected to beveling processing of the substrate edge is in a state in which all the coating films such as an insulating film such as an oxide film and a metal film serving as an ohmic material are removed and SiC is exposed. Is desirable.

さらに、裏面オーミックに関しては、要求される電気的特性からは全面に形成されることが必須ではないので、裏面メタルによる加熱前後の内部ストレスおよび基板反りを低減するために、オーミック未形成領域を設けることも基板割れ防止に有効である。   Furthermore, as for the backside ohmic, it is not essential to be formed on the entire surface due to required electrical characteristics. Therefore, an ohmic non-formed region is provided in order to reduce internal stress before and after heating by the backside metal and substrate warpage. This is also effective in preventing substrate cracking.

基板の反りはほとんどの場合、凹面または凸面の椀状になるので、内部ストレスおよび基板反りを低減するためには基板中心から円周方向に、不連続な裏面メタルが形成されていることが効果的である。さらに望ましくは、各円環を1周連続パターンとせず不連続にすることにより、各円環がSiC基板にもたらすストレスをより低減することができる。   In most cases, the warpage of the substrate is concave or convex, and in order to reduce internal stress and substrate warpage, it is effective that discontinuous backside metal is formed in the circumferential direction from the center of the substrate. Is. More desirably, by making each ring discontinuous rather than having a one-round continuous pattern, the stress that each ring causes on the SiC substrate can be further reduced.

上記実施形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。   In the said embodiment, although the material of each component, material, the conditions of implementation, etc. are described, these are illustrations and are not restricted to what was described.

なお本発明は、その発明の範囲内において、各実施形態の自由な組み合わせ、あるいは各実施形態の任意の構成要素の変形、もしくは各実施形態において任意の構成要素の省略が可能である。   In addition, within the scope of the present invention, the present invention can be freely combined with each embodiment, modified with any component in each embodiment, or omitted with any component in each embodiment.

1 n+基板、2,2a,2b,20 金属膜、3,30 保護絶縁膜。   1 n + substrate, 2, 2a, 2b, 20 metal film, 3, 30 protective insulating film.

Claims (12)

(a)炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成し、かつ、前記炭化珪素半導体基板の端部を露出させる工程と、
(b)前記炭化珪素半導体基板の裏面において熱処理を行い、オーミック接合を形成する工程とを備えることを特徴とする、
炭化珪素半導体装置の製造方法。
(A) forming a film structure on at least one of the front surface and the back surface of the silicon carbide semiconductor substrate and exposing an end portion of the silicon carbide semiconductor substrate;
(B) performing a heat treatment on the back surface of the silicon carbide semiconductor substrate to form an ohmic junction,
A method for manufacturing a silicon carbide semiconductor device.
前記工程(a)は、前記炭化珪素半導体基板の裏面において金属膜を形成し、かつ、前記炭化珪素半導体基板の端部を露出させる工程であり、
前記工程(b)が、前記金属膜を用いて熱処理を行い、オーミック接合を形成する工程であることを特徴とする、
請求項1に記載の炭化珪素半導体装置の製造方法。
The step (a) is a step of forming a metal film on the back surface of the silicon carbide semiconductor substrate and exposing an end portion of the silicon carbide semiconductor substrate,
The step (b) is a step of performing heat treatment using the metal film to form an ohmic junction,
A method for manufacturing a silicon carbide semiconductor device according to claim 1.
前記工程(a)が、環状にパターニングされた前記金属膜を形成し、かつ、前記炭化珪素半導体基板の端部を露出させる工程であることを特徴とする、
請求項2に記載の炭化珪素半導体装置の製造方法。
The step (a) is a step of forming the annularly patterned metal film and exposing an end portion of the silicon carbide semiconductor substrate,
A method for manufacturing a silicon carbide semiconductor device according to claim 2.
前記工程(a)が、不連続部分を有する環状にパターニングされた前記金属膜を形成し、かつ、前記炭化珪素半導体基板の端部を露出させる工程であることを特徴とする、
請求項2または3に記載の炭化珪素半導体装置の製造方法。
The step (a) is a step of forming the annularly patterned metal film having a discontinuous portion and exposing an end portion of the silicon carbide semiconductor substrate,
A method for manufacturing a silicon carbide semiconductor device according to claim 2.
(c)前記工程(b)の前に、前記炭化珪素半導体基板の端部をべべリングする工程をさらに備えることを特徴とする、
請求項2〜4のいずれかに記載の炭化珪素半導体装置の製造方法。
(C) before the step (b), further comprising the step of beveling the end of the silicon carbide semiconductor substrate,
The manufacturing method of the silicon carbide semiconductor device in any one of Claims 2-4.
(d)前記工程(c)の後、前記工程(b)の前に、前記炭化珪素半導体基板の端部において犠牲酸化膜を形成し、当該犠牲酸化膜を除去する工程をさらに備えることを特徴とする、
請求項5に記載の炭化珪素半導体装置の製造方法。
(D) A step of forming a sacrificial oxide film at an end portion of the silicon carbide semiconductor substrate and removing the sacrificial oxide film after the step (c) and before the step (b). And
A method for manufacturing a silicon carbide semiconductor device according to claim 5.
前記工程(a)は、前記炭化珪素半導体基板のおもて面において、絶縁膜を形成し、かつ、前記炭化珪素半導体基板の端部を露出させる工程であり、
(c)前記工程(a)の後、前記工程(b)の前に、前記炭化珪素半導体基板の裏面において、金属膜を形成する工程をさらに備えることを特徴とする、
請求項1に記載の炭化珪素半導体装置の製造方法。
The step (a) is a step of forming an insulating film on the front surface of the silicon carbide semiconductor substrate and exposing an end portion of the silicon carbide semiconductor substrate,
(C) After the step (a) and before the step (b), the method further comprises a step of forming a metal film on the back surface of the silicon carbide semiconductor substrate.
A method for manufacturing a silicon carbide semiconductor device according to claim 1.
前記工程(c)が、環状にパターニングされた前記金属膜を形成する工程であることを特徴とする、
請求項7に記載の炭化珪素半導体装置の製造方法。
The step (c) is a step of forming the metal film patterned in an annular shape,
A method for manufacturing a silicon carbide semiconductor device according to claim 7.
前記工程(c)が、不連続部分を有する環状にパターニングされた前記金属膜を形成する工程であることを特徴とする、
請求項7または8に記載の炭化珪素半導体装置の製造方法。
The step (c) is a step of forming the metal film patterned in an annular shape having a discontinuous portion,
A method for manufacturing a silicon carbide semiconductor device according to claim 7 or 8.
(d)前記工程(b)の前に、前記炭化珪素半導体基板の端部をべべリングする工程をさらに備えることを特徴とする、
請求項7〜9のいずれかに記載の炭化珪素半導体装置の製造方法。
(D) before the step (b), further comprising the step of beveling the end portion of the silicon carbide semiconductor substrate,
The manufacturing method of the silicon carbide semiconductor device in any one of Claims 7-9.
前記工程(a)が、前記炭化珪素半導体基板の端部に形成された前記膜構造を除去して、前記炭化珪素半導体基板の端部を露出させる工程であることを特徴とする、
請求項1〜10のいずれかに記載の炭化珪素半導体装置の製造方法。
The step (a) is a step of removing the film structure formed at the end portion of the silicon carbide semiconductor substrate to expose the end portion of the silicon carbide semiconductor substrate,
The manufacturing method of the silicon carbide semiconductor device in any one of Claims 1-10.
前記工程(a)が、前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方において、前記炭化珪素半導体基板の端部を除く領域に前記膜構造を形成する工程であることを特徴とする、
請求項1〜10のいずれかに記載の炭化珪素半導体装置の製造方法。
The step (a) is a step of forming the film structure in a region excluding an end of the silicon carbide semiconductor substrate on at least one of a front surface and a back surface of the silicon carbide semiconductor substrate. ,
The manufacturing method of the silicon carbide semiconductor device in any one of Claims 1-10.
JP2013130257A 2013-06-21 2013-06-21 Method for manufacturing silicon carbide semiconductor device Active JP5975940B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013130257A JP5975940B2 (en) 2013-06-21 2013-06-21 Method for manufacturing silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013130257A JP5975940B2 (en) 2013-06-21 2013-06-21 Method for manufacturing silicon carbide semiconductor device

Publications (2)

Publication Number Publication Date
JP2015005635A true JP2015005635A (en) 2015-01-08
JP5975940B2 JP5975940B2 (en) 2016-08-23

Family

ID=52301295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013130257A Active JP5975940B2 (en) 2013-06-21 2013-06-21 Method for manufacturing silicon carbide semiconductor device

Country Status (1)

Country Link
JP (1) JP5975940B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170141308A (en) * 2016-06-14 2017-12-26 삼성전자주식회사 Method for manufacturing nitride semiconductor substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093863A (en) * 1999-09-24 2001-04-06 Toshiba Corp Wafer back side sputtering method and semiconductor manufacturing apparatus
JP2002151692A (en) * 2000-11-07 2002-05-24 Fuji Electric Co Ltd Manufacturing method of semiconductor device
JP2006165179A (en) * 2004-12-06 2006-06-22 Denso Corp Semiconductor device and manufacturing method therefor
JP2010118573A (en) * 2008-11-14 2010-05-27 Mitsubishi Electric Corp Method for manufacturing semiconductor device
WO2011161906A1 (en) * 2010-06-21 2011-12-29 三菱電機株式会社 Method and device for producing silicon carbide semiconductor element

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093863A (en) * 1999-09-24 2001-04-06 Toshiba Corp Wafer back side sputtering method and semiconductor manufacturing apparatus
JP2002151692A (en) * 2000-11-07 2002-05-24 Fuji Electric Co Ltd Manufacturing method of semiconductor device
JP2006165179A (en) * 2004-12-06 2006-06-22 Denso Corp Semiconductor device and manufacturing method therefor
JP4904688B2 (en) * 2004-12-06 2012-03-28 株式会社デンソー Semiconductor substrate and manufacturing method thereof
JP2010118573A (en) * 2008-11-14 2010-05-27 Mitsubishi Electric Corp Method for manufacturing semiconductor device
WO2011161906A1 (en) * 2010-06-21 2011-12-29 三菱電機株式会社 Method and device for producing silicon carbide semiconductor element

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170141308A (en) * 2016-06-14 2017-12-26 삼성전자주식회사 Method for manufacturing nitride semiconductor substrate
KR102608902B1 (en) 2016-06-14 2023-12-04 삼성전자주식회사 Method for manufacturing nitride semiconductor substrate

Also Published As

Publication number Publication date
JP5975940B2 (en) 2016-08-23

Similar Documents

Publication Publication Date Title
WO2013146326A1 (en) Silicon carbide semiconductor device
JP5914060B2 (en) Method for manufacturing silicon carbide semiconductor device
WO2011142288A9 (en) Semiconductor device, bonded substrate, and manufacturing methods therefor
US9728606B2 (en) Silicon carbide semiconductor element and fabrication method thereof
KR101327657B1 (en) Method for manufacturing silicon carbide schottky diode
WO2018150861A1 (en) Silicon carbide laminated substrate and production method therefor
JP2009094392A (en) Method for manufacturing silicon carbide semiconductor device
JP5047133B2 (en) Manufacturing method of semiconductor device
JP4942255B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
JP2013084844A (en) Silicon carbide semiconductor device and manufacturing method thereof
JP2011171639A (en) Semiconductor device, semiconductor wafer, method of manufacturing semiconductor device, and method of manufacturing semiconductor wafer
JP5975940B2 (en) Method for manufacturing silicon carbide semiconductor device
JP6014322B2 (en) Method for manufacturing silicon carbide semiconductor device
JP2010068008A (en) Method of manufacturing silicon carbide schottky barrier diode
JP5207939B2 (en) Method for manufacturing silicon carbide semiconductor device
JP6248520B2 (en) Semiconductor device and manufacturing method thereof
JP2013089907A (en) Silicon carbide semiconductor device
JP5884585B2 (en) Method for manufacturing silicon carbide semiconductor device
JP2010262952A (en) Method for manufacturing silicon carbide semiconductor device
JPH10125905A (en) Semiconductor substrate, and method for correcting warping of semiconductor substrate
WO2017138499A1 (en) Method for manufacturing semiconductor element, and semiconductor substrate
JP5738376B2 (en) Method for manufacturing silicon carbide Schottky barrier diode
JP5775711B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
JP5352999B2 (en) Manufacturing method of semiconductor device
JP6107450B2 (en) Method for manufacturing silicon carbide semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160719

R150 Certificate of patent or registration of utility model

Ref document number: 5975940

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250