JP2015001635A - Electro-optic device, method for manufacturing electro-optic device, and electronic equipment - Google Patents

Electro-optic device, method for manufacturing electro-optic device, and electronic equipment Download PDF

Info

Publication number
JP2015001635A
JP2015001635A JP2013126341A JP2013126341A JP2015001635A JP 2015001635 A JP2015001635 A JP 2015001635A JP 2013126341 A JP2013126341 A JP 2013126341A JP 2013126341 A JP2013126341 A JP 2013126341A JP 2015001635 A JP2015001635 A JP 2015001635A
Authority
JP
Japan
Prior art keywords
insulating layer
pixel
layer
pixel electrode
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013126341A
Other languages
Japanese (ja)
Other versions
JP6201442B2 (en
Inventor
野澤 陵一
Ryoichi Nozawa
陵一 野澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2013126341A priority Critical patent/JP6201442B2/en
Publication of JP2015001635A publication Critical patent/JP2015001635A/en
Application granted granted Critical
Publication of JP6201442B2 publication Critical patent/JP6201442B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/875Arrangements for extracting light from the devices
    • H10K59/878Arrangements for extracting light from the devices comprising reflective means

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electro-optic device having an optical resonant structure that can decrease a leakage current generated between pixels and can extract light of a resonant wavelength for each pixel with high accuracy, and a method for manufacturing an electro-optic device and electronic equipment including the electro-optic device.SOLUTION: An organic EL device 100 as an electro-optic device has light-emitting pixels 20B, 20G, 20R formed on a material 10s of a device substrate 10. The light-emitting pixels 20B, 20G, 20R include an optical resonant structure which shares a power supply line 14 as a reflection layer, a functional layer 32 including a light-emitting layer, and a counter electrode 33, and in which a thickness of an insulating layer between the power supply line 14 and the pixel electrodes 31B, 31G, 31R varies. A recessed portion 28a as a step structure is formed by etching the insulating layer between adjoining pixel electrodes 31B, 31G, 31R.

Description

本発明は、電気光学装置、該電気光学装置の製造方法、電子機器に関する。   The present invention relates to an electro-optical device, a method for manufacturing the electro-optical device, and an electronic apparatus.

電気光学装置として、互いに異なる波長の光を出射する、第1画素、第2画素、第3画素を有し、第1画素、第2画素、第3画素のそれぞれにおける光学距離調整層の膜厚が、第1画素>第2画素>第3画素の関係を満たす光共振構造を備えた電気光学装置とその製造方法が開示されている(特許文献1)。
特許文献1の電気光学装置の製造方法によれば、上記光学距離調整層を構成するための透光膜を形成し、該透光膜上に膜厚が第1画素>第2画素>第3画素の関係を満たすマスクを形成する。その後に、膜厚が異なるマスクを段階的にアッシングして除去する工程と、アッシングにより露出した透光膜をエッチングする工程とを組み合わせることにより、膜厚が第1画素>第2画素>第3画素の関係を満たす上記光学距離調整層を形成する例が示されている。
The electro-optical device has first, second, and third pixels that emit light having different wavelengths, and the film thickness of the optical distance adjustment layer in each of the first, second, and third pixels However, an electro-optical device having an optical resonance structure that satisfies the relationship of first pixel> second pixel> third pixel and a manufacturing method thereof are disclosed (Patent Document 1).
According to the method for manufacturing an electro-optical device disclosed in Patent Document 1, a light-transmitting film for forming the optical distance adjusting layer is formed, and the film thickness is first pixel> second pixel> third on the light-transmitting film. A mask that satisfies the pixel relationship is formed. After that, the step of removing the masks having different thicknesses by ashing stepwise and the step of etching the light-transmitting film exposed by ashing are combined, so that the thickness of the first pixel> second pixel> third. An example is shown in which the optical distance adjustment layer that satisfies the pixel relationship is formed.

また、他の電気光学装置として、基板上に、複数の有機エレクトロルミネッセンス素子(以降、有機EL素子と表記する)と、複数の有機EL素子の間の素子間領域に設けられた絶縁膜とを有し、隣り合う有機EL素子の間の位置の該絶縁膜に溝が設けられた表示装置が開示されている(特許文献2)。
特許文献2の表示装置によれば、上記溝を設けることにより、隣り合う有機EL素子の間での駆動電流のリークを抑えることができるとしている。
As another electro-optical device, a plurality of organic electroluminescence elements (hereinafter referred to as organic EL elements) and an insulating film provided in an inter-element region between the plurality of organic EL elements are formed on a substrate. A display device in which a groove is provided in the insulating film at a position between adjacent organic EL elements is disclosed (Patent Document 2).
According to the display device disclosed in Patent Document 2, it is possible to suppress the leakage of the drive current between adjacent organic EL elements by providing the groove.

特開2009−134067号公報JP 2009-134067 A 特開2012−216338号公報JP 2012-216338 A

特許文献1の電気光学装置に特許文献2に開示された技術を適用して、画素間の駆動電流のリークを抑制しようとすると、光学距離調整層に上記溝を形成する工程が必要となり、電気光学装置の製造方法が複雑になるという課題があった。
また、特許文献1の電気光学装置において、第1画素、第2画素、第3画素のそれぞれから所望の共振波長の光を取り出すには、光学距離調整層の膜厚を第1画素、第2画素、第3画素のそれぞれにおいて精度よく実現することが求められる。しかしながら、上記特許文献1の電気光学装置の製造方法では、透光膜を精度よくエッチングすることが難しいという課題があった。その理由として、例えば、上記段階的なアッシングにおいて適正なアッシング量に対して過不足が生ずれば、アッシング後のマスクの膜厚にばらつきが生じ、透光膜を所望の範囲に亘って適正なエッチング量でエッチングできないことが挙げられる。また、例えば、安定したエッチング条件(エッチング速度など)を実現することが難しく、エッチング後の透光膜の膜厚がばらつきやすいということが挙げられる。
Applying the technique disclosed in Patent Document 2 to the electro-optical device of Patent Document 1 to suppress leakage of drive current between pixels requires a step of forming the groove in the optical distance adjustment layer. There has been a problem that the manufacturing method of the optical device becomes complicated.
In the electro-optical device of Patent Document 1, in order to extract light having a desired resonance wavelength from each of the first pixel, the second pixel, and the third pixel, the thickness of the optical distance adjustment layer is set to the first pixel, the second pixel, and the second pixel. It is required to realize with high accuracy in each of the pixel and the third pixel. However, the method of manufacturing the electro-optical device disclosed in Patent Document 1 has a problem that it is difficult to etch the light-transmitting film with high accuracy. The reason for this is, for example, if an excess or deficiency occurs with respect to the appropriate amount of ashing in the above-mentioned stepwise ashing, the film thickness of the mask after ashing will vary, and the translucent film will be adequate over a desired range. It cannot be etched with the amount of etching. In addition, for example, it is difficult to realize stable etching conditions (such as an etching rate), and the thickness of the light-transmitting film after etching is likely to vary.

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。   SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or application examples.

[適用例]本適用例に係わる電気光学装置は、基板と、前記基板上に形成された第1の画素と、前記第1の画素に隣り合う第2の画素と、を有し、前記第1の画素は、光反射性を有する反射層と、光反射性及び光透過性を有する対向電極と、前記反射層と前記対向電極との間に設けられた、絶縁層と、第1画素電極と、発光層を含む機能層とを含み、前記第2の画素は、前記反射層と、前記対向電極と、前記反射層と前記対向電極との間に設けられた、前記絶縁層と、第2画素電極と、前記機能層とを含み、前記反射層と前記第1画素電極との間の前記絶縁層の第1の膜厚と、前記反射層と前記第2画素電極との間の前記絶縁層の第2の膜厚とが異なり、隣り合う前記第1画素電極と前記第2画素電極との間の前記絶縁層に段差構造が形成されていることを特徴とする。   Application Example An electro-optical device according to this application example includes a substrate, a first pixel formed on the substrate, and a second pixel adjacent to the first pixel. One pixel includes a reflective layer having light reflectivity, a counter electrode having light reflectivity and light transmissivity, an insulating layer provided between the reflective layer and the counter electrode, and a first pixel electrode. And the functional layer including a light emitting layer, wherein the second pixel includes the reflective layer, the counter electrode, the insulating layer provided between the reflective layer and the counter electrode, A first pixel thickness of the insulating layer between the reflective layer and the first pixel electrode, and a gap between the reflective layer and the second pixel electrode. Unlike the second film thickness of the insulating layer, a step structure is formed in the insulating layer between the adjacent first pixel electrode and the second pixel electrode. And wherein the are.

本適用例によれば、反射層と第1画素電極との間の絶縁層の第1の膜厚と、反射層と第2画素電極との間の絶縁層の第2の膜厚とを異ならせることにより、隣り合う第1画素電極と第2画素電極との間の絶縁層に段差構造が形成されている。したがって、該段差構造を設けるための工程を新たに設けずに、第1の画素と第2の画素との間のリーク電流を低減可能な電気光学装置を提供できる。
なお、反射層は、第1の画素及び第2の画素に共通に設けられていてもよいし、第1の画素に対応して設けられた反射層と第2の画素に対応して設けられた反射層とを有するものであってもよい。また、発光層は、第1の画素及び第2の画素に共通に設けられてもよいし、第1の画素に対応して設けられた発光層と第2の画素に対応して設けられた発光層とを有するものであってもよい。
According to this application example, the first film thickness of the insulating layer between the reflective layer and the first pixel electrode is different from the second film thickness of the insulating layer between the reflective layer and the second pixel electrode. As a result, a step structure is formed in the insulating layer between the adjacent first pixel electrode and second pixel electrode. Accordingly, it is possible to provide an electro-optical device that can reduce the leakage current between the first pixel and the second pixel without newly providing a step for providing the step structure.
Note that the reflective layer may be provided in common to the first pixel and the second pixel, or provided in correspondence with the reflective layer provided corresponding to the first pixel and the second pixel. And a reflective layer. In addition, the light emitting layer may be provided in common to the first pixel and the second pixel, or is provided corresponding to the light emitting layer provided corresponding to the first pixel and the second pixel. It may have a light emitting layer.

上記適用例に係わる電気光学装置において、前記第1画素電極及び前記第2画素電極のそれぞれは、平面視で矩形状であり、短手方向において隣り合う前記第1画素電極と前記第2画素電極との間の前記絶縁層に前記段差構造が形成され、前記段差構造は、前記第1画素電極及び前記第2画素電極の長手方向に延びていることが好ましい。
この構成によれば、第1の画素と第2の画素との間においてリーク電流が流れ易い側に段差構造が形成されているので、リーク電流を効果的に低減することができる。
In the electro-optical device according to the application example, each of the first pixel electrode and the second pixel electrode has a rectangular shape in plan view, and is adjacent to the first pixel electrode and the second pixel electrode in a short direction. Preferably, the step structure is formed in the insulating layer between the first and second pixel electrodes, and the step structure extends in a longitudinal direction of the first pixel electrode and the second pixel electrode.
According to this configuration, since the step structure is formed on the side where the leakage current easily flows between the first pixel and the second pixel, the leakage current can be effectively reduced.

上記適用例に係わる電気光学装置において、前記絶縁層は、前記反射層側から順に積層された第1絶縁層、第2絶縁層、第3絶縁層を含み、前記段差構造は、少なくとも前記第2絶縁層及び前記第3絶縁層を貫通して形成された凹部であることが好ましい。   In the electro-optical device according to the application example, the insulating layer includes a first insulating layer, a second insulating layer, and a third insulating layer stacked in order from the reflective layer side, and the step structure includes at least the second step structure. Preferably, the recess is formed through the insulating layer and the third insulating layer.

上記適用例に係わる電気光学装置において、前記絶縁層は、前記反射層側から順に積層された第1絶縁層、第2絶縁層、第3絶縁層を含み、前記段差構造は、少なくとも前記第2絶縁層及び前記第3絶縁層を用いて形成された凸部であるとしてもよい。
これらの構成によれば、絶縁層に凹部又は凸部の段差構造を設けることで、第1の画素と第2の画素との間におけるリーク電流を低減できる。
In the electro-optical device according to the application example, the insulating layer includes a first insulating layer, a second insulating layer, and a third insulating layer stacked in order from the reflective layer side, and the step structure includes at least the second step structure. It is good also as a convex part formed using the insulating layer and the said 3rd insulating layer.
According to these configurations, the leakage current between the first pixel and the second pixel can be reduced by providing the stepped structure of the concave portion or the convex portion in the insulating layer.

上記適用例に係わる電気光学装置において、前記第2の画素に隣り合う第3の画素をさらに有し、前記第3の画素は、前記反射層と、前記対向電極と、前記反射層と前記対向電極との間に設けられた、前記絶縁層と、第3画素電極と、前記機能層とを含み、前記絶縁層は、前記反射層側から順に積層された第1絶縁層、第2絶縁層、第3絶縁層を含み、前記第3画素電極は、前記第3絶縁層上に配置され、前記反射層と前記対向電極との間の前記絶縁層の第3の膜厚は、前記絶縁層の前記第1の膜厚及び前記第2の膜厚と異なり、隣り合う前記第2画素電極と前記第3画素電極との間の前記絶縁層に前記段差構造が形成されていることが好ましい。
この構成によれば、第1の画素と第2の画素との間のリーク電流の低減に加えて、第2の画素と第3の画素との間のリーク電流も低減することができる。そして、第1の画素、第2の画素、第3の画素において、例えば、赤(R)、緑(G)、青(色)の発光が得られる構成とすれば、優れたフルカラーの表示品質を有する電気光学装置を実現できる。
The electro-optical device according to the application example further includes a third pixel adjacent to the second pixel, and the third pixel includes the reflective layer, the counter electrode, and the reflective layer. The insulating layer, the third pixel electrode, and the functional layer provided between the electrodes, and the insulating layer is a first insulating layer and a second insulating layer stacked in order from the reflective layer side , The third pixel electrode is disposed on the third insulating layer, and a third film thickness of the insulating layer between the reflective layer and the counter electrode is the insulating layer. Unlike the first film thickness and the second film thickness, the step structure is preferably formed in the insulating layer between the adjacent second pixel electrode and the third pixel electrode.
According to this configuration, in addition to reducing the leakage current between the first pixel and the second pixel, the leakage current between the second pixel and the third pixel can also be reduced. If the first pixel, the second pixel, and the third pixel emit light of red (R), green (G), and blue (color), for example, excellent full color display quality is obtained. An electro-optical device having the above can be realized.

上記適用例に係わる電気光学装置における、前記基板上において、前記基板と前記段差構造との間には、前記反射層が設けられていないことが好ましい。
この構成によれば、第1の画素と第2の画素との間にリーク電流が生じて、意図しない発光が起ったとしても、画素間に相当する部分に反射層が設けられていないので、意図しない発光が目立ち難い、すなわち、視認され難くなる。
In the electro-optical device according to the application example, it is preferable that the reflective layer is not provided between the substrate and the step structure on the substrate.
According to this configuration, even if a leakage current occurs between the first pixel and the second pixel and unintentional light emission occurs, the reflective layer is not provided in a portion corresponding to the area between the pixels. Unintentional light emission is inconspicuous, that is, it is difficult to see.

[適用例]本適用例に係わる電気光学装置の製造方法は、基板と、前記基板上に形成された第1の画素と、前記第1の画素に隣り合う第2の画素と、を有し、前記第1の画素は、光反射性を有する反射層と、光反射性及び光透過性を有する対向電極と、前記反射層と前記対向電極との間に設けられた、絶縁層と、第1画素電極と、発光層を含む機能層とを含み、前記第2の画素は、前記反射層と、前記対向電極と、前記反射層と前記対向電極との間に設けられた、前記絶縁層と、第2画素電極と、前記機能層とを含む、電気光学装置の製造方法であって、前記第1の画素及び前記第2の画素に亘って前記絶縁層を形成する工程と、前記反射層と前記第1画素電極との間の前記絶縁層の第1の膜厚と、前記反射層と前記第2画素電極との間の前記絶縁層の第2の膜厚とが異なるように、前記絶縁層をエッチングすると共に、隣り合う前記第1画素電極と前記第2画素電極との間の前記絶縁層をエッチングして段差構造を形成する工程と、前記第1の膜厚を有する前記絶縁層上に前記第1画素電極を形成すると共に、前記第2の膜厚を有する前記絶縁層上に前記第2画素電極を形成する画素電極形成工程と、前記第1画素電極と前記第2画素電極とに接する前記機能層を形成する工程と、前記機能層を覆う前記対向電極を形成する工程と、を備えたことを特徴とする。   [Application Example] A method of manufacturing an electro-optical device according to this application example includes a substrate, a first pixel formed on the substrate, and a second pixel adjacent to the first pixel. The first pixel includes a reflective layer having light reflectivity, a counter electrode having light reflectivity and light transmittance, an insulating layer provided between the reflective layer and the counter electrode, The insulating layer including one pixel electrode and a functional layer including a light emitting layer, wherein the second pixel is provided between the reflective layer, the counter electrode, and the reflective layer and the counter electrode. And a second pixel electrode and the functional layer, wherein the insulating layer is formed over the first pixel and the second pixel, and the reflection is performed. A first film thickness of the insulating layer between the layer and the first pixel electrode, and a front layer between the reflective layer and the second pixel electrode. Etching the insulating layer so that the second thickness of the insulating layer is different, and etching the insulating layer between the adjacent first pixel electrode and the second pixel electrode to form a step structure Forming the first pixel electrode on the insulating layer having the first film thickness, and forming the second pixel electrode on the insulating layer having the second film thickness. The method includes a forming step, a step of forming the functional layer in contact with the first pixel electrode and the second pixel electrode, and a step of forming the counter electrode covering the functional layer.

本適用例に係わる電気光学装置の製造方法によれば、反射層と第1画素電極との間の絶縁層の第1の膜厚と、反射層と第2画素電極との間の絶縁層の第2の膜厚とが異なるように絶縁層をエッチングする工程で、隣り合う第1画素電極と第2画素電極との間の絶縁層に段差構造を形成する。したがって、該段差構造を設けるための工程を新たに設けずに、第1の画素と第2の画素との間のリーク電流を低減可能な電気光学装置の製造方法を提供できる。   According to the method for manufacturing the electro-optical device according to this application example, the first film thickness of the insulating layer between the reflective layer and the first pixel electrode, and the insulating layer between the reflective layer and the second pixel electrode. In the step of etching the insulating layer so that the second film thickness is different, a step structure is formed in the insulating layer between the adjacent first pixel electrode and the second pixel electrode. Accordingly, it is possible to provide an electro-optical device manufacturing method capable of reducing the leakage current between the first pixel and the second pixel without newly providing a step for providing the step structure.

上記適用例に係わる電気光学装置の製造方法において、前記絶縁層をエッチングする工程では、隣り合う前記第1画素電極と前記第2画素電極との間の前記絶縁層をエッチングして前記段差構造としての凹部を形成することを特徴とする。   In the method of manufacturing the electro-optical device according to the application example, in the step of etching the insulating layer, the insulating layer between the adjacent first pixel electrode and the second pixel electrode is etched to form the step structure. A recess is formed.

上記適用例に係わる電気光学装置の製造方法において、前記絶縁層をエッチングする工程では、隣り合う前記第1画素電極と前記第2画素電極との間の前記絶縁層をエッチングして前記段差構造としての凸部を形成するとしてもよい。
これらの方法によれば、絶縁層をエッチングして段差構造としての凹部又は凸部を形成するので、第1の画素と第2の画素との間におけるリーク電流を低減できる。
In the method of manufacturing the electro-optical device according to the application example, in the step of etching the insulating layer, the insulating layer between the adjacent first pixel electrode and the second pixel electrode is etched to form the step structure. The convex portion may be formed.
According to these methods, since the insulating layer is etched to form the concave portion or the convex portion as the step structure, the leakage current between the first pixel and the second pixel can be reduced.

上記適用例に係わる電気光学装置の製造方法において、前記絶縁層を形成する工程では、前記反射層側から順に、第1絶縁層、第2絶縁層、第3絶縁層を積層して形成し、前記絶縁層をエッチングする工程では、前記第3絶縁層をエッチングして、前記第1画素電極及び前記第2画素電極とに対応した位置に第1開口を形成する工程と、前記第1開口に露出した前記第2絶縁層をエッチングして、前記第1画素電極に対応した位置に第2開口を形成する工程とを含み、前記画素電極形成工程では、前記第2開口において前記第1絶縁層上に前記第1画素電極を形成し、前記第1開口において前記第2絶縁層上に前記第2画素電極を形成することを特徴とする。
この方法によれば、第3絶縁層をエッチングして第1開口を形成してから、第2絶縁層をエッチングして第2開口を形成する。したがって、前述した特許文献1のように1つの絶縁層を段階的にエッチングする場合に比べて、第1絶縁層はエッチングされないので、反射層と第1画素電極との間、及び反射層と第2画素電極との間の絶縁層のエッチングに起因する膜厚すなわち光学的な距離のばらつきを抑えることができる。ゆえに、所望の光学特性が得られる第1の画素と第2の画素とを備えた電気光学装置を製造できる。
In the method of manufacturing the electro-optical device according to the application example, in the step of forming the insulating layer, a first insulating layer, a second insulating layer, and a third insulating layer are stacked in order from the reflective layer side. In the step of etching the insulating layer, the third insulating layer is etched to form a first opening at a position corresponding to the first pixel electrode and the second pixel electrode, and the first opening is formed. Etching the exposed second insulating layer to form a second opening at a position corresponding to the first pixel electrode. In the pixel electrode forming step, the first insulating layer is formed in the second opening. The first pixel electrode is formed thereon, and the second pixel electrode is formed on the second insulating layer in the first opening.
According to this method, the third insulating layer is etched to form the first opening, and then the second insulating layer is etched to form the second opening. Therefore, the first insulating layer is not etched as compared to the case where one insulating layer is etched stepwise as in Patent Document 1 described above, and therefore, between the reflective layer and the first pixel electrode, and between the reflective layer and the first layer. Variation in film thickness, that is, optical distance due to etching of the insulating layer between the two pixel electrodes can be suppressed. Therefore, an electro-optical device including the first pixel and the second pixel that can obtain desired optical characteristics can be manufactured.

上記適用例に係わる電気光学装置の製造方法において、前記基板上に形成された第3の画素をさらに有し、前記第3の画素は、前記反射層と、前記対向電極と、前記反射層と前記対向電極との間に設けられた、前記絶縁層と、第3画素電極と、前記機能層とを含み、前記絶縁層をエッチングする工程では、前記反射層と前記第3画素電極との間の前記絶縁層の第3の膜厚と、前記絶縁層の前記第1の膜厚及び前記第2の膜厚とが異なるように、前記絶縁層をエッチングすると共に、隣り合う前記第2画素電極と前記第3画素電極との間の前記絶縁層をエッチングして前記段差構造を形成することを特徴とする。
この方法によれば、第1の画素と第2の画素との間のリーク電流の低減に加えて、第2の画素と第3の画素との間のリーク電流も低減することができる。そして、第1の画素、第2の画素、第3の画素において、例えば、赤(R)、緑(G)、青(色)の発光が得られる構成とすれば、優れたフルカラーの表示品質を有する電気光学装置を製造できる。
The electro-optical device manufacturing method according to the application example further includes a third pixel formed on the substrate, wherein the third pixel includes the reflective layer, the counter electrode, and the reflective layer. In the step including the insulating layer, the third pixel electrode, and the functional layer provided between the counter electrode and etching the insulating layer, between the reflective layer and the third pixel electrode. The insulating layer is etched so that the third film thickness of the insulating layer differs from the first film thickness and the second film thickness of the insulating layer, and the adjacent second pixel electrode The step structure is formed by etching the insulating layer between the first pixel electrode and the third pixel electrode.
According to this method, in addition to reducing the leakage current between the first pixel and the second pixel, the leakage current between the second pixel and the third pixel can also be reduced. If the first pixel, the second pixel, and the third pixel emit light of red (R), green (G), and blue (color), for example, excellent full color display quality is obtained. Can be manufactured.

上記適用例に係わる電気光学装置の製造方法における、前記基板上において、前記第1画素電極、前記第2画素電極、前記第3画素電極と対応するように前記反射層を形成する工程を有し、前記反射層を形成する工程では、前記基板と前記段差構造との間の前記反射層を除去する工程を含むことが好ましい。
この方法によれば、第1の画素と第2の画素との間にリーク電流が生じて、予期しない発光が起ったとしても、画素間に相当する部分の反射層が除去されているので、予期しない発光が目立ち難い、すなわち、視認され難い電気光学装置を製造することができる。
In the method of manufacturing the electro-optical device according to the application example, the method includes: forming the reflective layer on the substrate so as to correspond to the first pixel electrode, the second pixel electrode, and the third pixel electrode. Preferably, the step of forming the reflective layer includes a step of removing the reflective layer between the substrate and the step structure.
According to this method, even if a leakage current occurs between the first pixel and the second pixel and unexpected light emission occurs, the reflective layer corresponding to the portion between the pixels is removed. Thus, it is possible to manufacture an electro-optical device in which unexpected light emission is hardly noticeable, that is, difficult to be visually recognized.

[適用例]本適用例に係わる電子機器は、上記適用例に記載の電気光学装置を備えたことを特徴とする。   [Application Example] An electronic apparatus according to this application example includes the electro-optical device described in the application example.

また、本適用例に係わる他の電子機器は、上記適用例に記載の電気光学装置の製造方法を用いて形成された電気光学装置を備えたことを特徴とする。   Another electronic apparatus according to the application example includes an electro-optical device formed by using the method for manufacturing the electro-optical device described in the application example.

これらの適用例によれば、画素間におけるリーク電流が低減されると共に、所望の光学特性が実現され、優れた表示品質を有する電子機器を提供できる。   According to these application examples, the leakage current between the pixels is reduced, and desired optical characteristics are realized, and an electronic apparatus having excellent display quality can be provided.

第1実施形態の電気光学装置としての有機EL装置の構成を示す概略平面図。1 is a schematic plan view illustrating a configuration of an organic EL device as an electro-optical device according to a first embodiment. 発光画素の電気的な構成を示す等価回路図。FIG. 3 is an equivalent circuit diagram illustrating an electrical configuration of a light emitting pixel. 発光画素の構成を示す概略平面図。The schematic plan view which shows the structure of a luminescent pixel. 発光画素をX方向に沿って切ったときの構造を示す概略断面図。The schematic sectional drawing which shows a structure when a luminescent pixel is cut along the X direction. 発光画素をY方向に沿って切ったときの構造を示す概略断面図。The schematic sectional drawing which shows a structure when a luminescent pixel is cut along the Y direction. 電源線の配置を示す概略平面図。The schematic plan view which shows arrangement | positioning of a power wire. 第1実施形態の有機EL装置の製造方法を示すフローチャート。The flowchart which shows the manufacturing method of the organic electroluminescent apparatus of 1st Embodiment. (a)〜(f)は第1実施形態の有機EL装置の製造方法を示す概略断面図。(A)-(f) is a schematic sectional drawing which shows the manufacturing method of the organic electroluminescent apparatus of 1st Embodiment. 第2実施形態の有機EL装置における発光画素の構成を示す概略平面図。The schematic plan view which shows the structure of the light emission pixel in the organic electroluminescent apparatus of 2nd Embodiment. 第2実施形態の有機EL装置における発光画素の構造を示す概略断面図。The schematic sectional drawing which shows the structure of the light emission pixel in the organic electroluminescent apparatus of 2nd Embodiment. 第2実施形態の有機EL装置の製造方法を示すフローチャート。The flowchart which shows the manufacturing method of the organic electroluminescent apparatus of 2nd Embodiment. (a)〜(f)は第2実施形態の有機EL装置の製造方法を示す概略断面図。(A)-(f) is a schematic sectional drawing which shows the manufacturing method of the organic electroluminescent apparatus of 2nd Embodiment. 電子機器の一例としてのヘッドマウントディスプレイを示す概略図。Schematic which shows the head mounted display as an example of an electronic device. 変形例の有機EL装置の発光画素の構造を示す概略断面図。The schematic sectional drawing which shows the structure of the light emission pixel of the organic electroluminescent apparatus of a modification. (a)及び(b)は変形例の段差構造を示す概略平面図。(A) And (b) is a schematic plan view which shows the level | step difference structure of a modification.

以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大又は縮小して表示している。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, embodiments of the invention will be described with reference to the drawings. Note that the drawings to be used are appropriately enlarged or reduced so that the part to be described can be recognized.

なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、又は基板の上に他の構成物を介して配置される場合、又は基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。   In the following embodiments, for example, when “on the substrate” is described, the substrate is disposed so as to be in contact with the substrate, or is disposed on the substrate via another component, or the substrate. It is assumed that a part is arranged so as to be in contact with each other and a part is arranged via another component.

(第1実施形態)
<電気光学装置>
まず、本実施形態の電気光学装置の一例として、有機エレクトロルミネッセンス装置(以下、有機EL装置と呼ぶ)を挙げ、図1〜図3を参照して説明する。
(First embodiment)
<Electro-optical device>
First, as an example of the electro-optical device according to the present embodiment, an organic electroluminescence device (hereinafter referred to as an organic EL device) will be given and described with reference to FIGS.

図1は第1実施形態の電気光学装置としての有機EL装置の構成を示す概略平面図、図2は発光画素の電気的な構成を示す等価回路図、図3は発光画素の構成を示す概略平面図である。
図1に示すように、本実施形態の電気光学装置としての有機EL装置100は、基板としての素子基板10と、素子基板10の表示領域Eにマトリックス状に配置された複数の発光画素20と、複数の発光画素20を駆動制御する周辺回路であるデータ線駆動回路101及び走査線駆動回路102と、外部回路との電気的な接続を図るための複数の外部接続用端子103とを備えている。
FIG. 1 is a schematic plan view showing a configuration of an organic EL device as an electro-optical device according to the first embodiment, FIG. 2 is an equivalent circuit diagram showing an electrical configuration of a light emitting pixel, and FIG. 3 is a schematic showing a configuration of the light emitting pixel. It is a top view.
As shown in FIG. 1, an organic EL device 100 as an electro-optical device according to this embodiment includes an element substrate 10 as a substrate, and a plurality of light emitting pixels 20 arranged in a matrix in a display area E of the element substrate 10. A data line driving circuit 101 and a scanning line driving circuit 102 which are peripheral circuits for driving and controlling the plurality of light emitting pixels 20, and a plurality of external connection terminals 103 for electrical connection with an external circuit. Yes.

発光画素20は、青色(B)の発光が得られる発光画素20Bと、緑色(G)の発光が得られる発光画素20Gと、赤色(R)の発光が得られる発光画素20Rとがある。また、同色の発光が得られる発光画素20が図面上において縦方向に配列し、異なる色の発光が得られる発光画素20が、図面上において横方向にB,G,Rの順に繰り返して配置されている。このような発光画素20の配置は、ストライプ方式と呼ばれるものであるが、これに限定されるものではない。例えば、異なる色の発光が得られる発光画素20の横方向における配置は、B,G,Rの順でなくてもよく、例えば、R,G,Bの順としてもよい。
以降、同色の発光が得られる発光画素20が配列した縦方向をY方向とし、Y方向に直交する方向をX方向として説明する。
The light emitting pixel 20 includes a light emitting pixel 20B that can emit blue (B) light, a light emitting pixel 20G that can emit green (G) light, and a light emitting pixel 20R that can emit red (R) light. The light emitting pixels 20 that can emit light of the same color are arranged in the vertical direction on the drawing, and the light emitting pixels 20 that can emit light of different colors are repeatedly arranged in the order of B, G, and R in the horizontal direction on the drawing. ing. Such an arrangement of the light emitting pixels 20 is called a stripe method, but is not limited thereto. For example, the arrangement in the horizontal direction of the light emitting pixels 20 that can emit light of different colors may not be in the order of B, G, and R, and may be in the order of R, G, and B, for example.
Hereinafter, the vertical direction in which the light emitting pixels 20 that can emit light of the same color are arranged is referred to as the Y direction, and the direction orthogonal to the Y direction is referred to as the X direction.

発光画素20の詳しい構成については後述するが、本実施形態における発光画素20B,20G,20Rのそれぞれは、発光素子として有機エレクトロルミネッセンス素子(以下、有機EL素子と呼ぶ)と、B,G,Rの各色に対応するカラーフィルターとを備え、有機EL素子からの発光をB,G,Rの各色に変換してフルカラー表示を可能とするものである。また、有機EL素子からの発光波長範囲のうち特定の波長の輝度を向上させる光共振構造が発光画素20B,20G,20Rごとに構築されている。   Although the detailed configuration of the light emitting pixel 20 will be described later, each of the light emitting pixels 20B, 20G, and 20R in the present embodiment is an organic electroluminescent element (hereinafter referred to as an organic EL element) as a light emitting element, and B, G, R. And a color filter corresponding to each of the colors, and the light emitted from the organic EL element is converted into each color of B, G, and R to enable full color display. In addition, an optical resonant structure that improves the luminance of a specific wavelength in the emission wavelength range from the organic EL element is constructed for each of the light emitting pixels 20B, 20G, and 20R.

有機EL装置100において、発光画素20B,20G,20Rは、サブ画素として機能するものであり、B,G,Rに対応する発光が得られる3つの発光画素20B,20G,20Rにより、画像表示における1つの画素単位が構成されている。なお、画素単位の構成はこれに限定されず、B,G,R以外の発光色(白色を含む)が得られる発光画素20が画素単位に含まれていてもよい。   In the organic EL device 100, the light emitting pixels 20B, 20G, and 20R function as sub-pixels. In the image display, the three light emitting pixels 20B, 20G, and 20R that can emit light corresponding to B, G, and R are used. One pixel unit is configured. The configuration of the pixel unit is not limited to this, and the light emitting pixel 20 that can obtain a light emission color (including white) other than B, G, and R may be included in the pixel unit.

素子基板10の第1辺部に沿って、複数の外部接続用端子103がX方向に配列して設けられている。また、Y方向において外部接続用端子103と表示領域Eとの間にデータ線駆動回路101が配置され、X方向に延在している。また、X方向において表示領域Eを挟んで互いに対向するように一対の走査線駆動回路102が設けられている。   A plurality of external connection terminals 103 are arranged in the X direction along the first side of the element substrate 10. In addition, the data line driving circuit 101 is disposed between the external connection terminal 103 and the display area E in the Y direction and extends in the X direction. In addition, a pair of scanning line driving circuits 102 are provided so as to face each other across the display region E in the X direction.

前述したように表示領域Eには、複数の発光画素20がマトリックス状に設けられており、素子基板10には、図2に示すように、発光画素20に対応する信号線として、走査線11、データ線12、点灯制御線13、電源線14が設けられている。
本実施形態では、走査線11と点灯制御線13とがX方向に並行して延びており、データ線12と電源線14とがY方向に並行して延びている。
表示領域Eには、マトリックス状に配置された複数の発光画素20におけるM行に対応して複数の走査線11と複数の点灯制御線13とが設けられ、図1に示した一対の走査線駆動回路102のそれぞれに接続されている。また、マトリックス状に配置された複数の発光画素20におけるN列に対応して複数のデータ線12と複数の電源線14とが設けられ、複数のデータ線12は、図1に示したデータ線駆動回路101に接続され、複数の電源線14は複数の外部接続用端子103のうちいずれかと接続されている。
As described above, the display area E is provided with a plurality of light emitting pixels 20 in a matrix, and the element substrate 10 has scanning lines 11 as signal lines corresponding to the light emitting pixels 20 as shown in FIG. A data line 12, a lighting control line 13, and a power line 14 are provided.
In the present embodiment, the scanning line 11 and the lighting control line 13 extend in parallel in the X direction, and the data line 12 and the power supply line 14 extend in parallel in the Y direction.
In the display area E, a plurality of scanning lines 11 and a plurality of lighting control lines 13 are provided corresponding to M rows in the plurality of light emitting pixels 20 arranged in a matrix, and the pair of scanning lines shown in FIG. Each of the driving circuits 102 is connected. A plurality of data lines 12 and a plurality of power supply lines 14 are provided corresponding to N columns in the plurality of light emitting pixels 20 arranged in a matrix, and the plurality of data lines 12 are the data lines shown in FIG. Connected to the drive circuit 101, the plurality of power supply lines 14 are connected to one of the plurality of external connection terminals 103.

走査線11とデータ線12との交差部付近に、発光画素20の画素回路を構成する第1トランジスター21、第2トランジスター22、第3トランジスター23、蓄積容量24、そして発光素子である有機EL素子30が設けられている。
有機EL素子30は、陽極である画素電極31と、陰極である対向電極33と、これらの電極間に挟まれた、発光層を含む機能層32とを有している。対向電極33は、複数の発光画素20に跨って共通に設けられた電極であり、例えば、電源線14に与えられる電源電圧Vddに対して、低位の基準電位VssやGNDの電位が与えられる。
Near the intersection of the scanning line 11 and the data line 12, a first transistor 21, a second transistor 22, a third transistor 23, a storage capacitor 24, and an organic EL element that is a light emitting element are included in the pixel circuit of the light emitting pixel 20. 30 is provided.
The organic EL element 30 includes a pixel electrode 31 that is an anode, a counter electrode 33 that is a cathode, and a functional layer 32 including a light emitting layer sandwiched between these electrodes. The counter electrode 33 is an electrode provided in common across the plurality of light emitting pixels 20, and, for example, a lower reference potential Vss or GND potential is applied to the power supply voltage Vdd applied to the power supply line 14.

第1トランジスター21及び第3トランジスター23は、例えばnチャネル型のトランジスターである。第2トランジスター22は、例えばpチャネル型のトランジスターである。   The first transistor 21 and the third transistor 23 are, for example, n-channel transistors. The second transistor 22 is, for example, a p-channel type transistor.

第1トランジスター21のゲート電極は走査線11に接続され、一方の電流端はデータ線12に接続され、他方の電流端は第2トランジスター22のゲート電極と、蓄積容量24の一方の電極とに接続されている。
第2トランジスター22の一方の電流端は、電源線14に接続されると共に蓄積容量24の他方の電極に接続されている。第2トランジスター22の他方の電流端は、第3トランジスター23の一方の電流端に接続されている。言い換えれば、第2トランジスター22と第3トランジスター23とは一対の電流端のうち1つの電流端を共有している。
第3トランジスター23のゲート電極は点灯制御線13に接続され、他方の電流端は有機EL素子30の画素電極31に接続されている。
第1トランジスター21、第2トランジスター22及び第3トランジスター23のそれぞれにおける一対の電流端は、一方がソースであり、他方がドレインである。
The gate electrode of the first transistor 21 is connected to the scanning line 11, one current end is connected to the data line 12, and the other current end is connected to the gate electrode of the second transistor 22 and one electrode of the storage capacitor 24. It is connected.
One current end of the second transistor 22 is connected to the power supply line 14 and to the other electrode of the storage capacitor 24. The other current end of the second transistor 22 is connected to one current end of the third transistor 23. In other words, the second transistor 22 and the third transistor 23 share one current end of the pair of current ends.
The gate electrode of the third transistor 23 is connected to the lighting control line 13, and the other current end is connected to the pixel electrode 31 of the organic EL element 30.
One of the pair of current ends in each of the first transistor 21, the second transistor 22, and the third transistor 23 is a source, and the other is a drain.

このような画素回路において、走査線駆動回路102から走査線11に供給される走査信号Yiの電圧水準がHiレベルになると、nチャネル型の第1トランジスター21がオン状態(ON)となる。オン状態(ON)の第1トランジスター21を介してデータ線12と蓄積容量24とが電気的に接続される。そして、データ線駆動回路101からデータ線12にデータ信号が供給されると、データ信号の電圧水準Vdataと電源線14に与えられた電源電圧Vddとの電位差が蓄積容量24に蓄積される。   In such a pixel circuit, when the voltage level of the scanning signal Yi supplied from the scanning line driving circuit 102 to the scanning line 11 becomes Hi level, the n-channel first transistor 21 is turned on (ON). The data line 12 and the storage capacitor 24 are electrically connected via the first transistor 21 in the on state (ON). When a data signal is supplied from the data line driving circuit 101 to the data line 12, a potential difference between the voltage level Vdata of the data signal and the power supply voltage Vdd applied to the power supply line 14 is stored in the storage capacitor 24.

走査線駆動回路102から走査線11に供給される走査信号Yiの電圧水準がLowレベルになると、nチャネル型の第1トランジスター21がオフ状態(OFF)となり、第2トランジスター22のゲート・ソース間電圧Vgsは、電圧水準Vdataが与えられたときの電圧に保持される。また、走査信号YiがLowレベルになった後に、点灯制御線13に供給される点灯制御信号Vgiの電圧水準がHiレベルとなり、第3トランジスター23がオン状態(ON)となる。そうすると、第2トランジスター22のソース・ドレイン間には、第2トランジスター22のゲート・ソース電圧Vgsに応じた電流が流れる。この電流は、具体的には、電源線14から第2トランジスター22及び第3トランジスター23を経由して、有機EL素子30に至る経路で流れる。   When the voltage level of the scanning signal Yi supplied from the scanning line driving circuit 102 to the scanning line 11 becomes low level, the n-channel first transistor 21 is turned off (OFF), and the second transistor 22 is connected between the gate and the source. The voltage Vgs is held at the voltage when the voltage level Vdata is given. In addition, after the scanning signal Yi becomes Low level, the voltage level of the lighting control signal Vgi supplied to the lighting control line 13 becomes Hi level, and the third transistor 23 is turned on (ON). Then, a current corresponding to the gate-source voltage Vgs of the second transistor 22 flows between the source and drain of the second transistor 22. Specifically, this current flows through a path from the power supply line 14 to the organic EL element 30 via the second transistor 22 and the third transistor 23.

有機EL素子30は、有機EL素子30を流れる電流の大きさに応じて発光する。有機EL素子30を流れる電流は、第2トランジスター22のゲート・ソース間の電圧Vgsで設定される第2トランジスター22と有機EL素子30の動作点によって定まる。第2トランジスター22のゲート・ソース間の電圧Vgsは、走査信号YiがHiレベルのときに、データ線12の電圧水準Vdataと電源電圧Vddとの電位差によって蓄積容量24に保持された電圧である。このように、発光画素20は、データ信号における電圧水準Vdata及び第3トランジスター23がオン状態になる期間の長さによって発光輝度が規定される。つまり、データ信号における電圧水準Vdataの値により、発光画素20において画像情報に応じた輝度の階調性を与えることができ、フルカラー表示を可能としている。   The organic EL element 30 emits light according to the magnitude of the current flowing through the organic EL element 30. The current flowing through the organic EL element 30 is determined by the operating point of the second transistor 22 and the organic EL element 30 set by the gate-source voltage Vgs of the second transistor 22. The gate-source voltage Vgs of the second transistor 22 is a voltage held in the storage capacitor 24 due to the potential difference between the voltage level Vdata of the data line 12 and the power supply voltage Vdd when the scanning signal Yi is at the Hi level. As described above, the light emission luminance of the light emitting pixel 20 is defined by the voltage level Vdata in the data signal and the length of the period during which the third transistor 23 is turned on. That is, the value of the voltage level Vdata in the data signal can give the luminance gradation in accordance with the image information in the light emitting pixels 20 and enables full color display.

なお、本実施形態において、発光画素20の画素回路は、3つのトランジスター21,22,23を有することに限定されず、スイッチング用トランジスターと駆動用トランジスターとを有する構成としてもよい。また画素回路を構成するトランジスターは、nチャネル型のトランジスターでもよいし、pチャネル型のトランジスターでもよいし、nチャネル型のトランジスター及びpチャネル型のトランジスターの双方を備えるものであってもよい。また、発光画素20の画素回路を構成するトランジスターは、半導体基板にアクティブ層を有するMOS型トランジスターであってもよいし、薄膜トランジスターであってもよいし、電界効果トランジスターであってもよい。
また、走査線11、データ線12以外の信号線である点灯制御線13、電源線14の配置は、トランジスターや蓄積容量24の配置により左右され、これに限定されるものではない。
本実施形態では、発光画素20の画素回路を構成するトランジスターとして、半導体基板にアクティブ層を有するMOS型トランジスターを採用した例について、以降説明する。
In the present embodiment, the pixel circuit of the light emitting pixel 20 is not limited to having the three transistors 21, 22, and 23, and may be configured to have a switching transistor and a driving transistor. In addition, a transistor included in the pixel circuit may be an n-channel transistor, a p-channel transistor, or may include both an n-channel transistor and a p-channel transistor. The transistor constituting the pixel circuit of the light emitting pixel 20 may be a MOS transistor having an active layer on a semiconductor substrate, a thin film transistor, or a field effect transistor.
Further, the arrangement of the lighting control lines 13 and the power supply lines 14 which are signal lines other than the scanning lines 11 and the data lines 12 depends on the arrangement of the transistors and the storage capacitors 24, and is not limited thereto.
In the present embodiment, an example in which a MOS transistor having an active layer on a semiconductor substrate is employed as a transistor constituting the pixel circuit of the light emitting pixel 20 will be described below.

<発光画素の構成>
発光画素20の具体的な構成について図3を参照して説明する。図3に示すように、発光画素20B,20G,20Rのそれぞれは、平面視で矩形状となっており、長手方向がY方向に沿って配置されている。発光画素20B,20G,20Rのそれぞれには、図2に示した等価回路の有機EL素子30が設けられている。発光画素20B,20G,20Rごとに設けられた有機EL素子30を区別するため、有機EL素子30B,30G,30Rとして説明することもある。また、有機EL素子30の画素電極31を発光画素20B,20G,20Rごとに区別するため、画素電極31B,31G,31Rとして説明することもある。
<Configuration of light emitting pixel>
A specific configuration of the light emitting pixel 20 will be described with reference to FIG. As shown in FIG. 3, each of the light emitting pixels 20 </ b> B, 20 </ b> G, and 20 </ b> R has a rectangular shape in plan view, and the longitudinal direction is arranged along the Y direction. Each of the light emitting pixels 20B, 20G, and 20R is provided with the organic EL element 30 of the equivalent circuit shown in FIG. In order to distinguish the organic EL element 30 provided for each of the light emitting pixels 20B, 20G, and 20R, the organic EL elements 30B, 30G, and 30R may be described. Further, in order to distinguish the pixel electrode 31 of the organic EL element 30 for each of the light emitting pixels 20B, 20G, and 20R, the pixel electrode 31 may be described as the pixel electrodes 31B, 31G, and 31R.

発光画素20Bには画素電極31Bと、画素電極31Bと第3トランジスター23とを電気的に接続させるコンタクト部31Bcとが設けられている。同様に、発光画素20Gには画素電極31Gと、画素電極31Gと第3トランジスター23とを電気的に接続させるコンタクト部31Gcとが設けられている。発光画素20Rには画素電極31Rと、画素電極31Rと第3トランジスター23とを電気的に接続させるコンタクト部31Rcとが設けられている。
各画素電極31B,31G,31Rも平面視で矩形状であり、長手方向の上方側に各コンタクト部31Bc,31Gc,31Rcがそれぞれ配置されている。
The light emitting pixel 20B is provided with a pixel electrode 31B and a contact portion 31Bc that electrically connects the pixel electrode 31B and the third transistor 23. Similarly, the light emitting pixel 20G is provided with a pixel electrode 31G and a contact portion 31Gc that electrically connects the pixel electrode 31G and the third transistor 23. The light emitting pixel 20 </ b> R is provided with a pixel electrode 31 </ b> R and a contact portion 31 </ b> Rc that electrically connects the pixel electrode 31 </ b> R and the third transistor 23.
The pixel electrodes 31B, 31G, and 31R are also rectangular in plan view, and the contact portions 31Bc, 31Gc, and 31Rc are arranged on the upper side in the longitudinal direction.

発光画素20B,20G,20Rのそれぞれは、隣り合う画素電極31同士を電気的に絶縁すると共に、画素電極31B,31G,31R上に機能層32(図4参照)と接する領域を規定する開口29B,29G,29Rが形成された絶縁構造を有している。
また、該絶縁構造は、X方向に隣り合う発光画素20Bと発光画素20Gとの間、及び発光画素20Gと発光画素20Rとの間の境界に相当する位置に設けられた段差構造としての凹部28aを有している。凹部28aは、矩形状の発光画素20B,20G,20Rの長手方向に沿って設けられている。発光画素20B,20G,20Rは矩形状であることに限定されず、一方の辺部の長さが他方の辺部に比べて長ければよく、円弧で構成された辺部を有するトラック状や楕円形でもよい。凹部28aの詳しい構成と構造については、後述する。
Each of the light emitting pixels 20B, 20G, and 20R electrically insulates the adjacent pixel electrodes 31 from each other, and the opening 29B that defines a region in contact with the functional layer 32 (see FIG. 4) on the pixel electrodes 31B, 31G, and 31R. , 29G, 29R are formed.
Further, the insulating structure is a recess 28a as a step structure provided at a position corresponding to a boundary between the light emitting pixel 20B and the light emitting pixel 20G adjacent to each other in the X direction and between the light emitting pixel 20G and the light emitting pixel 20R. have. The recess 28a is provided along the longitudinal direction of the rectangular light emitting pixels 20B, 20G, and 20R. The light emitting pixels 20B, 20G, and 20R are not limited to a rectangular shape, and the length of one side only needs to be longer than the other side, and a track shape or an ellipse having sides formed by arcs. It may be in shape. The detailed configuration and structure of the recess 28a will be described later.

なお、本実施形態において、発光画素20Bが本発明の第1の画素に相当するものであり、発光画素20Gが本発明の第2の画素に相当するものであり、発光画素20Rが本発明の第3の画素に相当するものである。したがって、画素電極31Bが本発明の第1画素電極に相当し、画素電極31Gが本発明の第2画素電極に相当し、画素電極31Rが本発明の第3画素電極に相当するものである。   In the present embodiment, the light emitting pixel 20B corresponds to the first pixel of the present invention, the light emitting pixel 20G corresponds to the second pixel of the present invention, and the light emitting pixel 20R corresponds to the present invention. This corresponds to the third pixel. Accordingly, the pixel electrode 31B corresponds to the first pixel electrode of the present invention, the pixel electrode 31G corresponds to the second pixel electrode of the present invention, and the pixel electrode 31R corresponds to the third pixel electrode of the present invention.

また、有機EL素子30B,30G,30Rの機能層32に対して電荷を注入する画素電極31B,30G,30Rとして実質的に機能するのは、上記絶縁構造における開口29B,29G,29Rによって規定され、それぞれ機能層32と接する部分である。したがって、画素電極31B,31G,31Rのそれぞれにおいて、後述する第4絶縁層29(図4、図5参照)で覆われる部分は、上記各コンタクト部31Bc,31Gc,31Rcを経由して、第3トランジスター23に電気的に接続される配線部分である。すなわち、機能層32と接する画素電極31B,31G,31Rの部分が、本発明における第1画素電極、第2画素電極、第3画素電極に相当するものであると言い換えることもできる。   Further, the functions of the pixel electrodes 31B, 30G, and 30R for injecting charges into the functional layers 32 of the organic EL elements 30B, 30G, and 30R are defined by the openings 29B, 29G, and 29R in the insulating structure. , Each of which is in contact with the functional layer 32. Therefore, in each of the pixel electrodes 31B, 31G, and 31R, a portion covered with a fourth insulating layer 29 (see FIGS. 4 and 5), which will be described later, passes through the contact portions 31Bc, 31Gc, and 31Rc. The wiring portion is electrically connected to the transistor 23. That is, it can be said that the portions of the pixel electrodes 31B, 31G, and 31R that are in contact with the functional layer 32 correspond to the first pixel electrode, the second pixel electrode, and the third pixel electrode in the present invention.

また、凹部28aの短手方向の幅は、開口29B,29G,29R内の実質的に機能する画素電極31B,31G,31R間のスペースに対して、半分以上の長さであることが好ましい。例えば、本実施形態では、開口29B,29G,29Rの大きさが4μm×12μmで、その間隔が1μm、凹部28aの短手方向の幅は、0.5μmである。   The width in the short direction of the recess 28a is preferably half or more than the space between the substantially functioning pixel electrodes 31B, 31G, 31R in the openings 29B, 29G, 29R. For example, in this embodiment, the size of the openings 29B, 29G, and 29R is 4 μm × 12 μm, the interval is 1 μm, and the width in the short direction of the recess 28a is 0.5 μm.

<発光画素の構造>
次に、発光画素20の構造について、図4及び図5を参照して説明する。図4は発光画素をX方向に沿って切ったときの構造を示す概略断面図、図5は発光画素をY方向に沿って切ったときの構造を示す概略断面図である。なお、図4では画素回路のうち、第1トランジスター21及び第2トランジスター22と、第1トランジスター21及び第2トランジスター22に関連する配線などを示し、第3トランジスター23の図示を省略している。図5では画素回路のうち、第2トランジスター22及び第3トランジスター23と、第2トランジスター22及び第3トランジスター23に関連する配線などを示し、第1トランジスター21の図示を省略している。また、図5は発光画素20GをY方向に沿って切ったときの構造を示すものである。
<Structure of light-emitting pixels>
Next, the structure of the light emitting pixel 20 will be described with reference to FIGS. 4 is a schematic cross-sectional view showing a structure when the light-emitting pixel is cut along the X direction, and FIG. 5 is a schematic cross-sectional view showing a structure when the light-emitting pixel is cut along the Y direction. In FIG. 4, in the pixel circuit, the first transistor 21 and the second transistor 22, the wiring related to the first transistor 21 and the second transistor 22, and the like are shown, and the third transistor 23 is not shown. FIG. 5 shows the second transistor 22 and the third transistor 23 in the pixel circuit, wirings related to the second transistor 22 and the third transistor 23, and the like, and the illustration of the first transistor 21 is omitted. FIG. 5 shows a structure when the light emitting pixel 20G is cut along the Y direction.

図4に示すように、有機EL装置100は、発光画素20B,20G,20R、カラーフィルター50などが形成された素子基板10と、透光性の封止基板70とを備えている。素子基板10と封止基板70とは、接着性と透明性とを兼ね備えた樹脂層60によって貼り合わされている。カラーフィルター50は、B,G,Rの各色に対応したフィルター層50B,50G,50Rを有している。各フィルター層50B,50G,50Rは、素子基板10において、発光画素20B,20G,20Rのそれぞれに対応して配置されている。機能層32から発せられた光は、対応するフィルター層50B,50G,50Rのいずれかを透過して封止基板70側から射出される。つまり、有機EL装置100は、トップエミッション構造となっている。   As shown in FIG. 4, the organic EL device 100 includes an element substrate 10 on which light emitting pixels 20B, 20G, and 20R, a color filter 50, and the like are formed, and a light-transmitting sealing substrate 70. The element substrate 10 and the sealing substrate 70 are bonded together by a resin layer 60 having both adhesiveness and transparency. The color filter 50 has filter layers 50B, 50G, and 50R corresponding to B, G, and R colors. The filter layers 50B, 50G, and 50R are arranged on the element substrate 10 so as to correspond to the light emitting pixels 20B, 20G, and 20R, respectively. The light emitted from the functional layer 32 passes through one of the corresponding filter layers 50B, 50G, and 50R and is emitted from the sealing substrate 70 side. That is, the organic EL device 100 has a top emission structure.

素子基板10の基材10sは、有機EL装置100がトップエミッション構造であることから、透明なガラス基板だけでなく、不透明なセラミック基板や半導体基板を用いることができる。
本実施形態では、基材10sとして半導体基板を用いている。半導体基板は例えばシリコン基板である。
Since the organic EL device 100 has a top emission structure, the base material 10s of the element substrate 10 can use not only a transparent glass substrate but also an opaque ceramic substrate or semiconductor substrate.
In the present embodiment, a semiconductor substrate is used as the base material 10s. The semiconductor substrate is, for example, a silicon substrate.

基材10sには、半導体基板にイオンを注入することによって形成されたウェル部10wと、ウェル部10wとは異なる種類のイオンをウェル部10wに注入することにより形成されたアクティブ層であるイオン注入部10dとが設けられている。ウェル部10wは、発光画素20におけるトランジスター21,22,23のチャネルとして機能し、イオン注入部10dは、発光画素20におけるトランジスター21,22,23のソース・ドレインや配線の一部として機能するものである。   In the base material 10s, an ion implantation which is an active layer formed by injecting into the well 10w a well portion 10w formed by implanting ions into the semiconductor substrate, and ions of a type different from the well 10w. 10d. The well portion 10w functions as a channel of the transistors 21, 22, 23 in the light emitting pixel 20, and the ion implantation portion 10d functions as a source / drain of the transistors 21, 22, 23 in the light emitting pixel 20 and a part of wiring. It is.

次に、イオン注入部10dやウェル部10wが形成された基材10sの表面を覆う絶縁膜10aが形成される。絶縁膜10aはゲート絶縁膜として機能するものである。絶縁膜10a上に例えばポリシリコンなどの導電膜が成膜され、これをパターニングしてゲート電極22gが形成される。ゲート電極22gは、第2トランジスター22のチャネルとして機能するウェル部10wに対向するように配置されている。他の第1トランジスター21や第3トランジスター23においても同様にゲート電極が配置されている。   Next, an insulating film 10a is formed to cover the surface of the base material 10s on which the ion implantation part 10d and the well part 10w are formed. The insulating film 10a functions as a gate insulating film. A conductive film such as polysilicon is formed on the insulating film 10a and patterned to form the gate electrode 22g. The gate electrode 22g is disposed so as to face the well portion 10w that functions as a channel of the second transistor 22. The gate electrodes are similarly arranged in the other first transistors 21 and third transistors 23.

次に、ゲート電極22gを覆う第1層間絶縁膜15が形成される。そして、第1層間絶縁膜15を貫通して、例えば第1トランジスター21のドレインや第2トランジスター22のゲート電極22gに至るコンタクトホールが形成される。このコンタクトホール内を少なくとも被覆し、第1層間絶縁膜15の表面を覆う導電膜が成膜され、これをパターニングすることにより、例えば、第1トランジスター21のドレイン電極21dと第2トランジスター22のゲート電極22gとに接続される配線が形成される。   Next, a first interlayer insulating film 15 covering the gate electrode 22g is formed. Then, a contact hole that penetrates through the first interlayer insulating film 15 and reaches, for example, the drain of the first transistor 21 and the gate electrode 22g of the second transistor 22 is formed. A conductive film that covers at least the inside of the contact hole and covers the surface of the first interlayer insulating film 15 is formed. By patterning the conductive film, for example, the drain electrode 21d of the first transistor 21 and the gate of the second transistor 22 are formed. A wiring connected to the electrode 22g is formed.

次に、第1層間絶縁膜15上の各種配線を覆う第2層間絶縁膜16が形成される。そして、第2層間絶縁膜16を貫通して、第1層間絶縁膜15上に形成された配線に至るコンタクトホールが形成される。このコンタクトホール内を被覆し、第2層間絶縁膜16の表面を覆う導電膜が成膜され、これをパターニングすることにより、例えば、蓄積容量24の一方の電極24aと、該一方の電極24aと第2トランジスター22のゲート電極22gとを電気的に接続させるコンタクト部とが形成される。また、一方の電極24aと同層にデータ線12が形成される。データ線12は、図4では図示省略された配線によって、第1トランジスター21のソースに接続されている。   Next, a second interlayer insulating film 16 that covers various wirings on the first interlayer insulating film 15 is formed. Then, a contact hole that penetrates through the second interlayer insulating film 16 and reaches the wiring formed on the first interlayer insulating film 15 is formed. A conductive film that covers the contact hole and covers the surface of the second interlayer insulating film 16 is formed. By patterning the conductive film, for example, one electrode 24a of the storage capacitor 24, the one electrode 24a, A contact portion that electrically connects the gate electrode 22g of the second transistor 22 is formed. Further, the data line 12 is formed in the same layer as the one electrode 24a. The data line 12 is connected to the source of the first transistor 21 by a wiring not shown in FIG.

次に、少なくとも一方の電極24aを覆う誘電体層(図4では図示を省略している)が形成される。また、誘電体層を挟んで一方の電極24aに対向する位置に蓄積容量24の他方の電極24bが形成される。これにより、一対の電極24a,24b間に誘電体層を有する蓄積容量24が形成される。   Next, a dielectric layer (not shown in FIG. 4) covering at least one electrode 24a is formed. Further, the other electrode 24b of the storage capacitor 24 is formed at a position facing the one electrode 24a with the dielectric layer interposed therebetween. Thereby, the storage capacitor 24 having a dielectric layer between the pair of electrodes 24a and 24b is formed.

次に、データ線12及び蓄積容量24を覆う第3層間絶縁膜17が形成される。第3層間絶縁膜17を貫通して、例えば、蓄積容量24の他方の電極24bや第2層間絶縁膜16上に形成された配線に至るコンタクトホールが形成される。このコンタクトホール内を少なくとも被覆し、第3層間絶縁膜17の表面を覆う導電膜が成膜され、これをパターニングすることにより、電源線14や電源線14と他方の電極24bとを接続させるコンタクト部が形成される。   Next, a third interlayer insulating film 17 that covers the data line 12 and the storage capacitor 24 is formed. A contact hole that penetrates through the third interlayer insulating film 17 and reaches, for example, the other electrode 24b of the storage capacitor 24 and the wiring formed on the second interlayer insulating film 16 is formed. A conductive film that covers at least the inside of the contact hole and covers the surface of the third interlayer insulating film 17 is formed. By patterning the conductive film, a contact for connecting the power line 14 and the power line 14 to the other electrode 24b is formed. Part is formed.

図6は電源線の配置を示す概略平面図である。本実施形態では、電源線14は光反射性と導電性とを兼ね備えた、例えばAl(アルミニウム)やAg(銀)などの金属、あるいはこれらの金属の合金を用いて形成される。また、電源線14には、図6に示すように、開口14aと開口14bとが形成されている。平面視で矩形状の開口14aは、X方向において隣り合う発光画素20Bと発光画素20Gとの間、及び発光画素20Gと発光画素20Rとの間の境界に対応してY方向に延在するように形成されている。つまり、開口14aは、前述した段差構造としての凹部28aと重なる部分に形成されている。同じく平面視で矩形状の開口14bは、発光画素20B,20G,20Rのコンタクト部31Bc,31Gc,31Rcと重なる部分に形成されている。また、電源線14は、画素電極31B,31G,31Rと対向し、発光画素20B,20G,20Rが設けられた表示領域Eに亘る平面を構成するように形成される。電源線14の画素電極31B,31G,31Rと対向する部分が反射層として機能する。
なお、導電性を有する材料で電源線14を形成し、電源線14と画素電極31B,31G,31Rとの間に反射層を設ける構成としてもよい。該反射層は、画素電極31B,31G,31Rのそれぞれに対して、共通に設けてもよいし、独立して設けてもよい。
FIG. 6 is a schematic plan view showing the arrangement of the power supply lines. In the present embodiment, the power supply line 14 is formed using a metal such as Al (aluminum) or Ag (silver), or an alloy of these metals, which has both light reflectivity and conductivity. Further, as shown in FIG. 6, the power supply line 14 has an opening 14a and an opening 14b. The rectangular opening 14a in plan view extends in the Y direction corresponding to the boundary between the light emitting pixel 20B and the light emitting pixel 20G adjacent in the X direction and between the light emitting pixel 20G and the light emitting pixel 20R. Is formed. That is, the opening 14a is formed in a portion overlapping the concave portion 28a as the step structure described above. Similarly, the rectangular opening 14b in plan view is formed in a portion overlapping the contact portions 31Bc, 31Gc, 31Rc of the light emitting pixels 20B, 20G, 20R. Further, the power supply line 14 is formed so as to form a plane that faces the pixel electrodes 31B, 31G, and 31R and extends over the display region E in which the light emitting pixels 20B, 20G, and 20R are provided. Portions of the power supply line 14 facing the pixel electrodes 31B, 31G, and 31R function as a reflective layer.
Note that the power supply line 14 may be formed using a conductive material, and a reflective layer may be provided between the power supply line 14 and the pixel electrodes 31B, 31G, and 31R. The reflective layer may be provided in common or independently for each of the pixel electrodes 31B, 31G, and 31R.

ここで、図5を参照して、発光画素20(発光画素20G)におけるY方向の断面構造について説明する。図5に示すように、基材10sには、第2トランジスター22と第3トランジスター23とが共用するウェル部10wが設けられている。当該ウェル部10wには、3つのイオン注入部10dが設けられている。3つのイオン注入部10dのうち中央側に位置するイオン注入部10dは、第2トランジスター22と第3トランジスター23とが共用するドレイン22d(23d)として機能するものである。当該ウェル部10wを覆う絶縁膜10aが設けられる。そして、絶縁膜10aを覆って例えばポリシリコンなどの導電膜が成膜され、この導電膜をパターニングすることによって、絶縁膜10a上に、第2トランジスター22のゲート電極22g及び第3トランジスター23のゲート電極23gが形成される。ゲート電極22g,23gのそれぞれは、中央側のイオン注入部10dと端側のイオン注入部10dとの間のウェル部10wにおけるチャネルとして機能する部分に対向するように配置されている。   Here, a cross-sectional structure in the Y direction of the light emitting pixel 20 (light emitting pixel 20G) will be described with reference to FIG. As shown in FIG. 5, the base portion 10 s is provided with a well portion 10 w shared by the second transistor 22 and the third transistor 23. Three wells 10w are provided with three ion implantation portions 10d. Of the three ion implanters 10d, the ion implanter 10d located at the center functions as a drain 22d (23d) shared by the second transistor 22 and the third transistor 23. An insulating film 10a is provided to cover the well portion 10w. Then, a conductive film such as polysilicon is formed so as to cover the insulating film 10a, and the gate electrode 22g of the second transistor 22 and the gate of the third transistor 23 are formed on the insulating film 10a by patterning the conductive film. An electrode 23g is formed. Each of the gate electrodes 22g and 23g is disposed so as to face a portion functioning as a channel in the well portion 10w between the central-side ion implantation portion 10d and the end-side ion implantation portion 10d.

次に、第2トランジスター22のゲート電極22gは、第1層間絶縁膜15と第2層間絶縁膜16とを貫通するコンタクトホールによって、第2層間絶縁膜16上に設けられた蓄積容量24の一方の電極24aに接続されている。第2トランジスター22のソース電極22sは、第2層間絶縁膜16及び第3層間絶縁膜17を貫通するコンタクトホールによって、第3層間絶縁膜17上に設けられた電源線14に接続されている。
第3トランジスター23のゲート電極23gは、第1層間絶縁膜15を貫通するコンタクトホールによって、第1層間絶縁膜15上に設けられた点灯制御線13に接続されている。第1層間絶縁膜15上には、点灯制御線13以外に走査線11が設けられている。走査線11は、図5には図示されていないコンタクトホールを経由して、第1トランジスター21のゲートに接続されている。
第3トランジスター23のソース電極23sは、第2層間絶縁膜16及び第3層間絶縁膜17を貫通するコンタクホールと、さらに絶縁層28を貫通するコンタクトホール107とによって、絶縁層28(第3絶縁層27)上に設けられた配線106に接続されている。配線106は、発光画素20Gのコンタクト部31Gcに対応して設けられたものであり、当該コンタクト部31Gcにおいて配線106と画素電極31Gとが接することにより、電気的な接続が図られている。
Next, the gate electrode 22g of the second transistor 22 is connected to one of the storage capacitors 24 provided on the second interlayer insulating film 16 by a contact hole penetrating the first interlayer insulating film 15 and the second interlayer insulating film 16. Are connected to the electrode 24a. The source electrode 22 s of the second transistor 22 is connected to the power supply line 14 provided on the third interlayer insulating film 17 through a contact hole that penetrates the second interlayer insulating film 16 and the third interlayer insulating film 17.
The gate electrode 23 g of the third transistor 23 is connected to the lighting control line 13 provided on the first interlayer insulating film 15 by a contact hole penetrating the first interlayer insulating film 15. On the first interlayer insulating film 15, the scanning line 11 is provided in addition to the lighting control line 13. The scanning line 11 is connected to the gate of the first transistor 21 via a contact hole not shown in FIG.
The source electrode 23 s of the third transistor 23 includes an insulating layer 28 (third insulating layer) formed by a contact hole that penetrates the second interlayer insulating film 16 and the third interlayer insulating film 17 and a contact hole 107 that penetrates the insulating layer 28. It is connected to the wiring 106 provided on the layer 27). The wiring 106 is provided corresponding to the contact portion 31Gc of the light emitting pixel 20G, and the wiring 106 and the pixel electrode 31G are in contact with each other at the contact portion 31Gc so that electrical connection is achieved.

発光画素20B,20Rの画素電極31B,31Rのそれぞれと対応する第3トランジスター23のソース電極23sとの電気的な接続は、発光画素20Gと同様にコンタクト部31Bc、コンタクト部31Rcを介して行われている(図3参照)。   The electrical connection between each of the pixel electrodes 31B and 31R of the light emitting pixels 20B and 20R and the corresponding source electrode 23s of the third transistor 23 is performed through the contact portion 31Bc and the contact portion 31Rc as in the light emitting pixel 20G. (See FIG. 3).

有機EL素子30は、反射層として機能する電源線14上に設けられている。また、発光画素20B,20G,20Rごとに異なる共振波長の光を取り出すことができる光共振構造が電源線14上に構築されている。電源線14は、前述したように、平面視で発光画素20B,20G,20Rが設けられた表示領域Eに亘って第3層間絶縁膜17の表面を覆うように形成されている。また、電源線14は、段差構造としての凹部28aと重なる部分と、コンタクト部31Bc,31Gc、31Rcと重なる部分とが除去されるようにパターニングされている。したがって、電源線14よりも下層に設けられた画素回路の構成による凹凸が、電源線14よりも上層に設けられる光共振構造に影響を及ぼし難い構造となっている。   The organic EL element 30 is provided on the power supply line 14 that functions as a reflective layer. In addition, an optical resonance structure that can extract light having different resonance wavelengths for each of the light emitting pixels 20B, 20G, and 20R is constructed on the power supply line. As described above, the power supply line 14 is formed so as to cover the surface of the third interlayer insulating film 17 over the display region E in which the light emitting pixels 20B, 20G, and 20R are provided in a plan view. Further, the power supply line 14 is patterned so as to remove a portion overlapping the concave portion 28a as a step structure and a portion overlapping the contact portions 31Bc, 31Gc, and 31Rc. Accordingly, the unevenness due to the configuration of the pixel circuit provided in the lower layer than the power supply line 14 has a structure that hardly affects the optical resonance structure provided in the upper layer than the power supply line 14.

電源線14よりも上層に設けられる光共振構造は、本発明の特徴部分に相当するので、以降、本実施形態の電気光学装置の製造方法として、図7、図8を参照して具体的に説明する。図7は第1実施形態の有機EL装置の製造方法を示すフローチャート、図8(a)〜(f)は第1実施形態の有機EL装置の製造方法を示す概略断面図である。なお、図8は図4における発光画素20B,20G,20RのX方向の概略断面図に相当するものであって、基材10sにおける電源線14よりも下層に設けられた画素回路や配線の図示を省略している。   Since the optical resonance structure provided above the power supply line 14 corresponds to a characteristic part of the present invention, hereinafter, as a method for manufacturing the electro-optical device according to the present embodiment, a specific description will be given with reference to FIGS. explain. FIG. 7 is a flowchart showing the method for manufacturing the organic EL device of the first embodiment, and FIGS. 8A to 8F are schematic cross-sectional views showing the method for manufacturing the organic EL device of the first embodiment. 8 corresponds to a schematic cross-sectional view in the X direction of the light emitting pixels 20B, 20G, and 20R in FIG. 4, and illustrates pixel circuits and wirings provided below the power supply line 14 in the base material 10s. Is omitted.

<電気光学装置の製造方法>
本実施形態の電気光学装置としての有機EL装置100の製造方法は、図7に示すように、絶縁層の形成工程(ステップS1)、開口・凹部の形成工程(ステップS2)、画素電極の形成工程(ステップS3)、第4絶縁層の形成工程(ステップS4)、機能層の形成工程(ステップS5)、対向電極の形成工程(ステップS6)を含んでいる。なお、開口・凹部の形成工程が、本発明における絶縁層のエッチング工程に相当するものである。
<Method of manufacturing electro-optical device>
As shown in FIG. 7, the manufacturing method of the organic EL device 100 as the electro-optical device of the present embodiment includes an insulating layer forming step (step S1), an opening / recess forming step (step S2), and a pixel electrode forming step. It includes a step (step S3), a fourth insulating layer forming step (step S4), a functional layer forming step (step S5), and a counter electrode forming step (step S6). The opening / recess forming step corresponds to the insulating layer etching step in the present invention.

図7のステップS1では、図8(a)に示すように、電源線14を覆うように第1絶縁層25を形成する。続いて、第1絶縁層25に第2絶縁層26、第3絶縁層27を積層形成する。本実施形態では、第1絶縁層25を形成する絶縁材料として窒化シリコン(SiN)が用いられている。第2絶縁層26、第3絶縁層27を形成する絶縁材料として酸化シリコン(SiO2)が用いられている。このように、異なる絶縁材料が用いられているのは、この後に行われる第2絶縁層26及び第3絶縁層27のパターニングにおいて、第1絶縁層25に対してエッチング選択比を持たせるためである。積層された第1絶縁層25、第2絶縁層26、第3絶縁層27を総称して絶縁層28と呼ぶ。そして、ステップS2へ進む。なお、上記第1絶縁層25を形成する前に、電源線14は、隣り合う発光画素20B,20G,20Rの間の境界にあたる部分に開口14aが開口するようにパターニングされている。 In step S1 of FIG. 7, the first insulating layer 25 is formed so as to cover the power supply line 14 as shown in FIG. Subsequently, a second insulating layer 26 and a third insulating layer 27 are stacked on the first insulating layer 25. In this embodiment, silicon nitride (SiN) is used as an insulating material for forming the first insulating layer 25. Silicon oxide (SiO 2 ) is used as an insulating material for forming the second insulating layer 26 and the third insulating layer 27. As described above, the different insulating materials are used in order to give an etching selectivity to the first insulating layer 25 in the subsequent patterning of the second insulating layer 26 and the third insulating layer 27. is there. The stacked first insulating layer 25, second insulating layer 26, and third insulating layer 27 are collectively referred to as an insulating layer 28. Then, the process proceeds to step S2. Before forming the first insulating layer 25, the power supply line 14 is patterned so that the opening 14a is opened at a portion corresponding to the boundary between the adjacent light emitting pixels 20B, 20G, and 20R.

次に、図7のステップS2では、まず、図8(b)に示すように、絶縁層28を覆う感光性レジスト層を形成し、露光・現像することによりレジストパターン81を形成する。レジストパターン81には、発光画素20Bと発光画素20Gとに対応した電源線14の上方において開口する開口81aと、X方向において隣り合う発光画素20間に相当する境界部分に開口する開口81bとが形成される。発光画素20Rに対応した電源線14の上方に位置する第3絶縁層27の部分は感光性レジスト層で覆われる。そして、開口81aと開口81bとに露出した第3絶縁層27を部分的にエッチングして、図8(c)に示すように、平面視で発光画素20Bの画素電極31Bと発光画素20Gの画素電極31Gとがそれぞれ後に配置される開口27cを形成する。また、発光画素20間に開口27bを形成する。基材10sに形成された絶縁層28の表面に対して法線方向から見れば、図3に示すように、発光画素20Bと発光画素20Gとに亘って開口する開口27aが形成される。第3絶縁層27に形成された開口27aは、発光画素20Bと発光画素20Gとに対応してそれぞれ形成された開口27cと、発光画素20B,20G,20Rの間に形成された開口27bとを含むものであり、本発明の第1開口の一例である。   Next, in step S2 of FIG. 7, first, as shown in FIG. 8B, a photosensitive resist layer covering the insulating layer 28 is formed, and a resist pattern 81 is formed by exposure and development. The resist pattern 81 has an opening 81a opened above the power supply line 14 corresponding to the light emitting pixel 20B and the light emitting pixel 20G, and an opening 81b opened in a boundary portion corresponding to the adjacent light emitting pixels 20 in the X direction. It is formed. The portion of the third insulating layer 27 located above the power supply line 14 corresponding to the light emitting pixel 20R is covered with a photosensitive resist layer. Then, the third insulating layer 27 exposed in the opening 81a and the opening 81b is partially etched, and as shown in FIG. 8C, the pixel electrode 31B of the light emitting pixel 20B and the pixel of the light emitting pixel 20G in plan view. The electrode 31G forms an opening 27c in which each electrode is disposed later. In addition, an opening 27 b is formed between the light emitting pixels 20. When viewed from the normal direction with respect to the surface of the insulating layer 28 formed on the base material 10s, as shown in FIG. 3, an opening 27a is formed that opens between the light emitting pixel 20B and the light emitting pixel 20G. The opening 27a formed in the third insulating layer 27 includes an opening 27c formed corresponding to each of the light emitting pixels 20B and 20G, and an opening 27b formed between the light emitting pixels 20B, 20G, and 20R. This is an example of the first opening of the present invention.

続いて、図8(d)に示すように、絶縁層28を覆う感光性レジスト層を形成し、露光・現像することによりレジストパターン82を形成する。レジストパターン82には、第3絶縁層27の発光画素20Bに対応して形成された開口27cを露出させる開口82aが形成される。また、第3絶縁層27の開口27bを露出させる開口82bが形成される。発光画素20Gに対応して形成された開口27cと、発光画素20Rに対応する電源線14の上方に位置する第3絶縁層27の部分は感光性レジスト層で覆われる。そして、開口82a及び開口82b内に露出させた第2絶縁層26を部分的にエッチングして、図8(e)に示すように、平面視で発光画素20Bの画素電極31Bが後に配置される開口26cを形成する。開口26cは本発明の第2開口の一例である。また、X方向において隣り合う発光画素20B,20G,20Rの間において第2絶縁層26と第3絶縁層27とを貫通する凹部28aを形成する。第2絶縁層26に形成された開口26cと凹部28aを含む部分が図3に示した開口26aに相当する。酸化シリコンを用いて形成された第2絶縁層26及び第3絶縁層27のエッチング方法としては、例えばCF4、C28などのフッ素を含む処理ガスを用いたドライエッチング法を用いることが好ましい。そして、ステップS3へ進む。 Subsequently, as shown in FIG. 8D, a photosensitive resist layer covering the insulating layer 28 is formed, and a resist pattern 82 is formed by exposure and development. In the resist pattern 82, an opening 82a that exposes the opening 27c formed corresponding to the light emitting pixel 20B of the third insulating layer 27 is formed. Further, an opening 82b that exposes the opening 27b of the third insulating layer 27 is formed. The opening 27c formed corresponding to the light emitting pixel 20G and the portion of the third insulating layer 27 located above the power supply line 14 corresponding to the light emitting pixel 20R are covered with a photosensitive resist layer. Then, the second insulating layer 26 exposed in the opening 82a and the opening 82b is partially etched, and as shown in FIG. 8E, the pixel electrode 31B of the light emitting pixel 20B is disposed later in plan view. Opening 26c is formed. The opening 26c is an example of the second opening of the present invention. Further, a recess 28a penetrating the second insulating layer 26 and the third insulating layer 27 is formed between the light emitting pixels 20B, 20G, and 20R adjacent in the X direction. A portion including the opening 26c and the recess 28a formed in the second insulating layer 26 corresponds to the opening 26a shown in FIG. As an etching method of the second insulating layer 26 and the third insulating layer 27 formed using silicon oxide, for example, a dry etching method using a processing gas containing fluorine such as CF 4 or C 2 F 8 is used. preferable. Then, the process proceeds to step S3.

図7のステップS3では、図8(f)に示すように、開口26c,27c及び凹部28aを被覆すると共に、第3絶縁層27を覆う透明導電膜を成膜し、これをパターニングすることにより、開口26c内の第1絶縁層25上に画素電極31Bを形成し、開口27c内の第2絶縁層26上に画素電極31Gを形成し、第3絶縁層27上に画素電極31Rを形成する。透明導電膜は例えばITO(Indium Tin Oxide)膜、IZO(Indium Zinc Oxide)膜である。画素電極31B,31G,31Rの膜厚は、それぞれおよそ100nmである。これにより、電源線14と画素電極31Bとの間には第1絶縁層25が存在し、電源線14と画素電極31Gとの間には第1絶縁層25と第2絶縁層26とが存在し、電源線14と画素電極31Rとの間には第1絶縁層25、第2絶縁層26、第3絶縁層27が存在することになる。以降、電源線14と画素電極31との間に配置された絶縁層の層数に係わらず、これを絶縁層28と呼ぶこととする。第1絶縁層25の平均膜厚をd1とし、第2絶縁層26の平均膜厚をd2とし、第3絶縁層27の平均膜厚をd3とすると、画素電極31B,31G,31Rの間の絶縁層28の膜厚はd1となり、d2にd3を加えた値に相当する段差が画素電極31B,31G,31Rの間に生ずる。
そして、図7のステップS4では、図8(f)に示すように、画素電極31B,31G,31Rと凹部28aとを覆う第4絶縁層29が形成される。第4絶縁層29は例えば酸化シリコン(SiO2)を用いて形成される。そして、この後に形成される機能層32と各画素電極31B,31G,31Rとが接する領域を規定するために、第4絶縁層29を部分的にエッチングして、画素電極31B,31G,31R上に開口する開口29B,29G,29Rを形成する(図3及び図4参照)。第4絶縁層29の膜厚はおよそ60nmである。第4絶縁層29のエッチングも第3絶縁層27と同様にドライエッチング法を用いることが好ましい。そして、ステップS5へ進む。
In step S3 of FIG. 7, as shown in FIG. 8 (f), a transparent conductive film that covers the openings 26c and 27c and the recess 28a and covers the third insulating layer 27 is formed and patterned. The pixel electrode 31B is formed on the first insulating layer 25 in the opening 26c, the pixel electrode 31G is formed on the second insulating layer 26 in the opening 27c, and the pixel electrode 31R is formed on the third insulating layer 27. . The transparent conductive film is, for example, an ITO (Indium Tin Oxide) film or an IZO (Indium Zinc Oxide) film. The film thickness of the pixel electrodes 31B, 31G, and 31R is approximately 100 nm. Accordingly, the first insulating layer 25 exists between the power supply line 14 and the pixel electrode 31B, and the first insulating layer 25 and the second insulating layer 26 exist between the power supply line 14 and the pixel electrode 31G. The first insulating layer 25, the second insulating layer 26, and the third insulating layer 27 exist between the power supply line 14 and the pixel electrode 31R. Hereinafter, this is referred to as an insulating layer 28 regardless of the number of insulating layers disposed between the power supply line 14 and the pixel electrode 31. When the average film thickness of the first insulating layer 25 is d1, the average film thickness of the second insulating layer 26 is d2, and the average film thickness of the third insulating layer 27 is d3, it is between the pixel electrodes 31B, 31G, and 31R. The thickness of the insulating layer 28 is d1, and a step corresponding to a value obtained by adding d3 to d2 occurs between the pixel electrodes 31B, 31G, and 31R.
Then, in step S4 of FIG. 7, as shown in FIG. 8F, a fourth insulating layer 29 that covers the pixel electrodes 31B, 31G, and 31R and the recess 28a is formed. The fourth insulating layer 29 is formed using, for example, silicon oxide (SiO 2 ). Then, the fourth insulating layer 29 is partially etched to define regions where the functional layer 32 and the pixel electrodes 31B, 31G, and 31R that are formed thereafter are in contact with each other, and the pixel electrodes 31B, 31G, and 31R. Openings 29B, 29G, and 29R are formed to open (see FIGS. 3 and 4). The film thickness of the fourth insulating layer 29 is approximately 60 nm. For the etching of the fourth insulating layer 29, it is preferable to use a dry etching method similarly to the third insulating layer 27. Then, the process proceeds to step S5.

図7のステップS5では、画素電極31B,31G,31Rが配置された表示領域Eに亘って、上記開口29B,29G,29Rを埋めるように機能層32を形成する(図4参照)。
機能層32は、発光材料として有機半導体材料が用いられた発光層を含んでおり、例えば、画素電極31側から順に積層された、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などを含んで構成される。機能層32の構成は、特に限定されるものではなく、公知の構成を適用することができる。例えば、機能層32は、B(青),G(緑),R(赤)の各発光色が得られる発光層を含んで白色発光を実現するものや、B(青)と橙の発光色が得られる発光層を含んで擬似白色発光を実現するものでもよい。また、発光層は、発光画素20B,20G,20Rのそれぞれに対して共通に設けられることに限定されず、機能層32は、発光画素20B,20G,20Rのそれぞれに対応した発光色が得られる発光層を含んでいてもよい。さらに、発光効率などを改善する目的で、発光層に注入されるキャリアとしての正孔や電子の移動を助けたり、妨げたりする中間層を含む構成としてもよい。
機能層32を構成する各層の形成方法についても特に限定されるものではなく、例えば、真空蒸着法などの気相プロセスやインクジェット法などの液相プロセスを用いることができる。あるいは気相プロセスと液相プロセスの両方を組み合わせて機能層32を形成してもよい。そして、ステップS6へ進む。
In step S5 of FIG. 7, the functional layer 32 is formed so as to fill the openings 29B, 29G, and 29R over the display region E in which the pixel electrodes 31B, 31G, and 31R are disposed (see FIG. 4).
The functional layer 32 includes a light emitting layer in which an organic semiconductor material is used as a light emitting material. For example, a hole injection layer, a hole transport layer, a light emitting layer, and an electron transport layer are sequentially stacked from the pixel electrode 31 side. And an electron injection layer. The configuration of the functional layer 32 is not particularly limited, and a known configuration can be applied. For example, the functional layer 32 includes a light emitting layer that can obtain B (blue), G (green), and R (red) emission colors to achieve white emission, or B (blue) and orange emission colors. It is also possible to realize pseudo white light emission including the light emitting layer from which is obtained. Further, the light emitting layer is not limited to be provided in common to each of the light emitting pixels 20B, 20G, and 20R, and the functional layer 32 can obtain light emission colors corresponding to each of the light emitting pixels 20B, 20G, and 20R. A light emitting layer may be included. Further, for the purpose of improving the light emission efficiency, an intermediate layer that assists or prevents the movement of holes and electrons as carriers injected into the light emitting layer may be included.
A method for forming each layer constituting the functional layer 32 is not particularly limited, and for example, a vapor phase process such as a vacuum deposition method or a liquid phase process such as an inkjet method can be used. Alternatively, the functional layer 32 may be formed by combining both a gas phase process and a liquid phase process. Then, the process proceeds to step S6.

図7のステップS6では、少なくとも表示領域Eに亘って機能層32を覆うように共通の陰極である対向電極33を形成する。本実施形態では、対向電極33は、光反射性と光透過性とを有するように、例えば、Agを含む合金(MgAgなど)を用い膜厚を制御して形成する。対向電極33は、水分や熱などによる機能層32の損傷を考慮して、真空蒸着法などの気相プロセスを用いて形成することが好ましい。これにより、発光画素20B,20G,20Rごとに有機EL素子30が形成される(図4参照)。   In step S <b> 6 of FIG. 7, the counter electrode 33, which is a common cathode, is formed so as to cover the functional layer 32 over at least the display region E. In the present embodiment, the counter electrode 33 is formed by controlling the film thickness using, for example, an alloy containing Ag (MgAg or the like) so as to have light reflectivity and light transmissivity. The counter electrode 33 is preferably formed using a vapor phase process such as a vacuum evaporation method in consideration of damage to the functional layer 32 due to moisture, heat, or the like. Thereby, the organic EL element 30 is formed for each of the light emitting pixels 20B, 20G, and 20R (see FIG. 4).

次に、表示領域Eに形成された複数の有機EL素子30を覆う封止層40を形成する。本実施形態では、封止層40は、対向電極33の表面を覆う第1封止膜41と、緩衝層42と、緩衝層42を覆う第2封止膜43とにより構成されている。   Next, the sealing layer 40 that covers the plurality of organic EL elements 30 formed in the display region E is formed. In the present embodiment, the sealing layer 40 includes a first sealing film 41 that covers the surface of the counter electrode 33, a buffer layer 42, and a second sealing film 43 that covers the buffer layer 42.

第1封止膜41は、水分や酸素などのガスを透過し難いガスバリア性、且つ透明性が得られる、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化チタンなどの金属酸化物などの無機化合物を用いて形成する。形成方法としては、低温で緻密な膜を形成可能な気相プロセスを用いることが好ましく、例えば、プラズマCVD法やECRプラズマスパッタ法などの高密度プラズマ成膜法や、真空蒸着法、イオンプレーティング法を挙げることができる。第1封止膜41の膜厚はおよそ200nm〜400nmである。   The first sealing film 41 has a gas barrier property that is difficult to permeate a gas such as moisture and oxygen, and transparency, for example, an inorganic material such as a metal oxide such as silicon oxide, silicon nitride, silicon oxynitride, or titanium oxide. Form with compound. As a forming method, it is preferable to use a vapor phase process capable of forming a dense film at a low temperature. For example, a high-density plasma film forming method such as a plasma CVD method or an ECR plasma sputtering method, a vacuum evaporation method, an ion plating method, or the like. The law can be mentioned. The film thickness of the first sealing film 41 is approximately 200 nm to 400 nm.

第1封止膜41の表面は、下層に設けられた有機EL素子30などの構造体の影響を受けて凹凸が生ずる。本実施形態では、該凹凸や異物の付着などに起因する第2封止膜43の封止機能の低下を防止するために、第1封止膜41の表面のうち少なくとも表示領域Eを覆い、少なくとも表示領域Eにおける該凹凸を緩和して平坦化する緩衝層42を形成する。   The surface of the first sealing film 41 is uneven due to the influence of a structure such as the organic EL element 30 provided in the lower layer. In the present embodiment, in order to prevent a decrease in the sealing function of the second sealing film 43 due to the unevenness or adhesion of foreign matters, at least the display region E is covered on the surface of the first sealing film 41, A buffer layer 42 is formed that relaxes and flattens at least the unevenness in the display region E.

緩衝層42は、例えば、透明性を有する有機樹脂を溶媒に溶解させた溶液を用い、印刷法やスピンコート法で該溶液を塗布して乾燥することにより形成された有機樹脂層である。有機樹脂としては、エポキシ樹脂などを挙げることができる。第1封止膜41の表面の該凹凸を緩和したり、第1封止膜41に付着した異物を覆って平坦化することから、その膜厚は、1μm〜5μmが好ましく、本実施形態では、エポキシ樹脂を用いて膜厚がおよそ3μmの緩衝層42を形成した。緩衝層42は、平面視で少なくとも機能層32を覆うように形成され、且つ対向電極33を覆うように形成されることが好ましい。緩衝層42を少なくとも機能層32を覆うように形成することで、機能層32の端部での凹凸を緩和することができる。なお、緩衝層42は、表示領域Eに加えて、周辺回路(データ線駆動回路101及び一対の走査線駆動回路102)の表示領域E側の少なくとも一部を覆うように形成してもよい(図1参照)。   The buffer layer 42 is an organic resin layer formed by, for example, using a solution in which a transparent organic resin is dissolved in a solvent, applying the solution by a printing method or a spin coating method, and drying the solution. Examples of the organic resin include an epoxy resin. The thickness of the first sealing film 41 is preferably 1 μm to 5 μm because the unevenness on the surface of the first sealing film 41 is alleviated and the foreign matter attached to the first sealing film 41 is covered and flattened. A buffer layer 42 having a thickness of about 3 μm was formed using an epoxy resin. The buffer layer 42 is preferably formed so as to cover at least the functional layer 32 in plan view and so as to cover the counter electrode 33. By forming the buffer layer 42 so as to cover at least the functional layer 32, unevenness at the end of the functional layer 32 can be reduced. In addition to the display area E, the buffer layer 42 may be formed so as to cover at least a part of the peripheral circuit (the data line driving circuit 101 and the pair of scanning line driving circuits 102) on the display area E side ( (See FIG. 1).

次に、緩衝層42を覆う第2封止膜43を形成する。第2封止膜43は、第1封止膜41と同様に、透明性とガスバリア性とを兼ね備え、耐水性、耐熱性に優れた無機化合物を用いて形成される。無機化合物としては、酸化シリコン、窒化シリコン、酸窒化シリコンが挙げられる。第2封止膜43は、第1封止膜41と同じ方法を用いて形成することができる。第2封止膜43の膜厚は、成膜時にクラックが生じないように、200nm〜700nmの範囲で成膜されることが好ましく、300nm〜400nmの範囲で成膜することがより好ましい。これにより、少なくとも表示領域Eにおいて、緩衝層42を挟んで第1封止膜41と第2封止膜43とが積層された封止層40ができあがる(図4及び図5参照)。封止層40のうちの緩衝層42が対向電極33を覆うように形成すれば、第1封止膜41とこれに直接積層した第2封止膜43により、対向電極33の端部を覆うことができる。   Next, a second sealing film 43 that covers the buffer layer 42 is formed. Similar to the first sealing film 41, the second sealing film 43 is formed using an inorganic compound that has both transparency and gas barrier properties and is excellent in water resistance and heat resistance. Examples of the inorganic compound include silicon oxide, silicon nitride, and silicon oxynitride. The second sealing film 43 can be formed using the same method as the first sealing film 41. The film thickness of the second sealing film 43 is preferably in the range of 200 nm to 700 nm, and more preferably in the range of 300 nm to 400 nm so that cracks do not occur during film formation. Thereby, at least in the display region E, the sealing layer 40 in which the first sealing film 41 and the second sealing film 43 are stacked with the buffer layer 42 interposed therebetween is completed (see FIGS. 4 and 5). If the buffer layer 42 of the sealing layer 40 is formed so as to cover the counter electrode 33, the end portion of the counter electrode 33 is covered with the first sealing film 41 and the second sealing film 43 directly laminated thereon. be able to.

周辺回路(データ線駆動回路101及び一対の走査線駆動回路102)と素子基板10の端面との間の領域では、第1封止膜41と第2封止膜43とが接して積層されている。素子基板10の第1辺部側において、第1封止膜41、第2封止膜43を貫通する開口が設けられ、開口内に外部接続用端子103が位置している(図1参照)。   In a region between the peripheral circuit (the data line driving circuit 101 and the pair of scanning line driving circuits 102) and the end face of the element substrate 10, the first sealing film 41 and the second sealing film 43 are stacked in contact with each other. Yes. On the first side portion side of the element substrate 10, an opening penetrating the first sealing film 41 and the second sealing film 43 is provided, and the external connection terminal 103 is located in the opening (see FIG. 1). .

次に、図4及び図5に示すように、封止層40上にカラーフィルター50を形成する。カラーフィルター50は、発光画素20B,20G,20Rに対応したフィルター層50B,50G,50Rを有するものである。フィルター層50B,50G,50Rのそれぞれは、例えば、染料や顔料などの色材が溶解あるいは分散された感光性樹脂材料を含む溶液を塗布して乾燥することにより得られた感光性樹脂層を露光・現像することにより形成される。したがって、3色のフィルター層50B,50G,50Rを形成する場合、少なくとも3回の露光・現像が行われる。図4では、フィルター層50B,50G,50Rの膜厚が同じであるように示されているが、実際には、有機EL素子30からの発光が各フィルター層50B,50G,50Rを透過したときに、適正な色度やホワイトバランスなどの光学特性が得られるように、1.0μm〜2.0μmの範囲内でフィルター層50B,50G,50Rの膜厚がそれぞれ調整される。
また、フィルター層50B,50G,50Rは平面視でそれぞれ対応する画素電極31B,31G,31Rと重なり合うように露光・現像されている。さらに、隣り合うフィルター層の境界は、画素電極間に位置して、一方のフィルター層に対して他方のフィルター層の一部が重なるように露光・現像されていてもよい。
Next, as shown in FIGS. 4 and 5, the color filter 50 is formed on the sealing layer 40. The color filter 50 includes filter layers 50B, 50G, and 50R corresponding to the light emitting pixels 20B, 20G, and 20R. Each of the filter layers 50B, 50G, and 50R exposes a photosensitive resin layer obtained by applying and drying a solution containing a photosensitive resin material in which a coloring material such as a dye or pigment is dissolved or dispersed. -It is formed by developing. Therefore, when the three color filter layers 50B, 50G, and 50R are formed, at least three exposures and developments are performed. In FIG. 4, the filter layers 50B, 50G, and 50R are shown to have the same film thickness, but actually, when light emitted from the organic EL element 30 passes through the filter layers 50B, 50G, and 50R. In addition, the film thicknesses of the filter layers 50B, 50G, and 50R are adjusted within a range of 1.0 μm to 2.0 μm so that appropriate optical characteristics such as chromaticity and white balance can be obtained.
The filter layers 50B, 50G, and 50R are exposed and developed so as to overlap with the corresponding pixel electrodes 31B, 31G, and 31R in plan view. Further, the boundary between adjacent filter layers may be located between the pixel electrodes, and may be exposed and developed so that a part of the other filter layer overlaps one filter layer.

基材10s上に形成された、画素回路、有機EL素子30、封止層40、カラーフィルター50を含む素子基板10は、接着性と透明性とを兼ね備えた樹脂層60を介して封止基板70と貼り合わされる(図4及び図5参照)。樹脂層60は、例えば、熱硬化型や光硬化型のエポキシ樹脂材料などを用いることができる。該樹脂材料を素子基板10に塗布した後に、封止基板70を素子基板10に押圧して、該樹脂材料を所定の範囲に押し広げた後に硬化させる。これにより、有機EL装置100ができあがる。   The element substrate 10 including the pixel circuit, the organic EL element 30, the sealing layer 40, and the color filter 50 formed on the base material 10s is sealed via a resin layer 60 having both adhesiveness and transparency. 70 (see FIGS. 4 and 5). For the resin layer 60, for example, a thermosetting or photo-curing epoxy resin material can be used. After the resin material is applied to the element substrate 10, the sealing substrate 70 is pressed against the element substrate 10 to spread the resin material within a predetermined range and then be cured. Thereby, the organic EL device 100 is completed.

本実施形態では、有機EL素子30から発せられた光がカラーフィルター50を透過することで、発光画素20B,20G,20Rごとに所望の発光色が得られる構成となっている。加えて、発光画素20B,20G,20Rごとに反射層として機能する電源線14と対向電極33との間で光共振構造が構築されており、B,G,Rの各発光色に対応した共振波長において輝度が強調された発光が得られる。
発光画素20B,20G,20Rごとの共振波長は、反射層としての電源線14と対向電極33との間の光学的な距離(光路長とも言う)によって決まる。
具体的には、反射層から対向電極33までの光学的な距離をD、反射層での反射における位相シフトをφL、対向電極33での反射における位相シフトをφU、定在波のピーク波長をλ、整数をmとすると、光学的な距離Dは、下記の数式(1)を満たす構造となっている。
D={(2πm+φL+φU)/4π}λ・・・(1)
発光画素20B,20G,20Rの光共振構造における光学的な距離Dは、B,G,Rの順に大きくなり、電源線14と画素電極31との間に配置された絶縁層28の膜厚を異ならせることによって調整されている。具体的には、電源線14と画素電極31Bとの間には第1絶縁層25が存在し、電源線14と画素電極31Gとの間には第1絶縁層25及び第2絶縁層26が存在し、電源線14と画素電極31Rとの間には第1絶縁層25、第2絶縁層26、第3絶縁層27が存在することで該光学的な距離Dが発光画素20B,20G,20Rごとに異なっている。絶縁層28の光学的な距離は、光が透過する絶縁層28の膜厚(t)と屈折率(n)との積で表すことができる。
例えば、発光画素20Bにおける輝度のピーク波長(共振波長)は、470nmに設定されている。同じく、発光画素20Gにおける輝度のピーク波長(共振波長)は、540nmに設定され、発光画素20Rにおける輝度のピーク波長(共振波長)は、610nmに設定されている。
上記ピーク波長に合わせた上記光学的な距離Dを実現するため、例えば、ITOなどの透明導電膜からなる画素電極31B,31G,31Rの膜厚を前述したようにおよそ100nmとし、機能層32の膜厚をおよそ110nmとして、上記数式(1)において、m=1として、反射層と対向電極33との間の絶縁層28の膜厚を算出すると、発光画素20Bでは50nm、発光画素20Gでは115nm、発光画素20Rでは170nmの値が得られる。したがって、窒化シリコン(SiN)からなる第1絶縁層25の膜厚の範囲を40nm〜100nmとし、酸化シリコン(SiO2)からなる第2絶縁層26の膜厚の範囲を40nm〜50nmとし、酸化シリコン(SiO2)からなる第3絶縁層27の膜厚の範囲を40nm〜70nmとすることができる。
In the present embodiment, the light emitted from the organic EL element 30 is transmitted through the color filter 50, so that a desired emission color can be obtained for each of the light emitting pixels 20B, 20G, and 20R. In addition, an optical resonance structure is constructed between the power supply line 14 functioning as a reflective layer and the counter electrode 33 for each of the light emitting pixels 20B, 20G, and 20R, and resonance corresponding to the respective emission colors of B, G, and R. Light emission with enhanced brightness at the wavelength is obtained.
The resonance wavelength for each of the light emitting pixels 20B, 20G, and 20R is determined by an optical distance (also referred to as an optical path length) between the power supply line 14 serving as a reflective layer and the counter electrode 33.
Specifically, the optical distance from the reflection layer to the counter electrode 33 is D, the phase shift in reflection at the reflection layer is φL, the phase shift in reflection at the counter electrode 33 is φU, and the peak wavelength of the standing wave is When λ and the integer are m, the optical distance D has a structure satisfying the following mathematical formula (1).
D = {(2πm + φL + φU) / 4π} λ (1)
The optical distance D in the optical resonance structure of the light emitting pixels 20B, 20G, and 20R increases in the order of B, G, and R, and the thickness of the insulating layer 28 disposed between the power supply line 14 and the pixel electrode 31 is increased. It is adjusted by making it different. Specifically, the first insulating layer 25 exists between the power supply line 14 and the pixel electrode 31B, and the first insulating layer 25 and the second insulating layer 26 exist between the power supply line 14 and the pixel electrode 31G. And the first insulating layer 25, the second insulating layer 26, and the third insulating layer 27 exist between the power supply line 14 and the pixel electrode 31R, so that the optical distance D becomes the light emitting pixels 20B, 20G, Different for each 20R. The optical distance of the insulating layer 28 can be represented by the product of the film thickness (t) and the refractive index (n) of the insulating layer 28 through which light is transmitted.
For example, the luminance peak wavelength (resonance wavelength) in the light emitting pixel 20B is set to 470 nm. Similarly, the luminance peak wavelength (resonance wavelength) in the light emitting pixel 20G is set to 540 nm, and the luminance peak wavelength (resonance wavelength) in the light emitting pixel 20R is set to 610 nm.
In order to realize the optical distance D matched to the peak wavelength, for example, the film thickness of the pixel electrodes 31B, 31G, and 31R made of a transparent conductive film such as ITO is set to about 100 nm as described above, and the functional layer 32 When the film thickness is approximately 110 nm and m = 1 in the above formula (1) and the film thickness of the insulating layer 28 between the reflective layer and the counter electrode 33 is calculated, the light-emitting pixel 20B has a thickness of 50 nm and the light-emitting pixel 20G has a thickness of 115 nm. In the light emitting pixel 20R, a value of 170 nm is obtained. Therefore, the thickness range of the first insulating layer 25 made of silicon nitride (SiN) is set to 40 nm to 100 nm, the thickness range of the second insulating layer 26 made of silicon oxide (SiO 2 ) is set to 40 nm to 50 nm, and oxidation is performed. The film thickness range of the third insulating layer 27 made of silicon (SiO 2 ) can be set to 40 nm to 70 nm.

なお、上記ピーク波長に合わせた上記光学的な距離Dを精度よく実現するため、上記光学的な距離Dを発光画素20ごとに調整する絶縁層28の膜厚は、絶縁層28を構成する第1絶縁層25、第2絶縁層26、第3絶縁層27のそれぞれの屈折率、画素電極31及び機能層32の膜厚及び屈折率、反射層としての電源線14及び対向電極33の膜厚及び屈折率並びに消衰係数を鑑み、設定される。また、光が透過する層の屈折率は透過する光の波長に依存する。   In addition, in order to implement | achieve the said optical distance D matched with the said peak wavelength accurately, the film thickness of the insulating layer 28 which adjusts the said optical distance D for every light emitting pixel 20 is the 1st layer which comprises the insulating layer 28. Refractive index of each of the first insulating layer 25, the second insulating layer 26, and the third insulating layer 27, the film thickness and refractive index of the pixel electrode 31 and the functional layer 32, the film thickness of the power supply line 14 and the counter electrode 33 as a reflective layer And the refractive index and extinction coefficient are set. Further, the refractive index of the layer through which light is transmitted depends on the wavelength of the transmitted light.

また、画素電極31B,31G,31Rの間に段差構造(凹部28a)を形成して、有機EL素子30B,30G,30Rの間のリーク電流を低減する観点からすると、画素電極31B,31G,31R上に最初に形成される電荷輸送層(正孔注入層、あるいは正孔注入輸送層)の膜厚よりも、段差構造(凹部28a)における段差が大きいことが好ましい。本実施形態における凹部28aの第1絶縁層25上の段差は、第2絶縁層26の平均膜厚d2に第3絶縁層27の平均膜厚d3を加えた値に相当するので、およそ80nm〜120nmである。これに対して、機能層32の膜厚は前述したように110nmであり、そのうちの正孔注入層の膜厚はおよそ50nmである。したがって、凹部28aの段差は正孔注入層の膜厚よりも大きい。   From the viewpoint of reducing the leakage current between the organic EL elements 30B, 30G, and 30R by forming a step structure (recess 28a) between the pixel electrodes 31B, 31G, and 31R, the pixel electrodes 31B, 31G, and 31R. It is preferable that the step in the step structure (recess 28a) is larger than the film thickness of the charge transport layer (hole injection layer or hole injection / transport layer) formed first. The step on the first insulating layer 25 of the recess 28a in this embodiment corresponds to a value obtained by adding the average film thickness d3 of the third insulating layer 27 to the average film thickness d2 of the second insulating layer 26. 120 nm. On the other hand, the thickness of the functional layer 32 is 110 nm as described above, and the thickness of the hole injection layer is about 50 nm. Therefore, the step of the recess 28a is larger than the film thickness of the hole injection layer.

上記第1実施形態の効果は、以下の通りである。
(1)上記有機EL装置100及びその製造方法によれば、X方向において隣り合う発光画素20B,20G,20Rにおいて、画素電極31B,31G,31Rの間に凹部28aが形成されている。凹部28aは、反射層として機能する電源線14と画素電極31B,31G,31Rとの間に形成された絶縁層28のうち、第2絶縁層26及び第3絶縁層27を部分的にエッチングすることにより形成されている。したがって、X方向において隣り合う画素電極31B,31G,31Rの間に第2絶縁層26の平均膜厚d2に第3絶縁層27の平均膜厚d3を加えた値の段差が生ずる。それゆえに、平均膜厚d2又は平均膜厚d3の値に相当する段差が生じている場合に比べて、有機EL素子30B,30G,30Rの間におけるリーク電流を低減できる。
加えて、発光画素20Bの反射層として機能する電源線14と画素電極31Bとの間には第1絶縁層25が配置され、発光画素20Gの電源線14と画素電極31Gとの間には第1絶縁層25及び第2絶縁層26が配置され、発光画素20Rの電源線14と画素電極31Rとの間には第1絶縁層25、第2絶縁層26、第3絶縁層27が配置されている。このような光共振構造によれば、第1絶縁層25、第2絶縁層26、第3絶縁層27を形成する際に、それぞれの膜厚を所定の範囲で制御すれば、有機EL素子30B,30G,30Rのそれぞれから所望のピーク波長の光を取り出すことができる。ゆえに、透光膜を段階的にエッチングして発光画素ごとに光学的な距離を異ならせる光学距離調整層を構成又は形成する場合に比べて、発光画素20B,20G,20Rごとの光共振構造における光学的な距離を精度よく調整できる。すなわち、発光画素20B,20G,20Rのそれぞれに所望の光学特性を有すると共にリーク電流が低減され、優れた表示品質が得られる有機EL装置100を提供又は製造することができる。
(2)発光画素20B,20G,20Rは平面視で矩形状であって、凹部28aは、短手方向(X方向)に隣り合う画素電極31B,31G,31Rの間に長手方向に延在して形成されている。リーク電流は、画素電極31B,31G,31Rの長辺側であって、画素電極31間の距離が狭い短手方向(X方向)に生じ易いので、リーク電流を効果的に低減できる。
(3)電源線14は、X方向に隣り合う画素電極31B,31G,31Rの間に対応する部分が除かれた開口14aを有している。つまり、絶縁層28の凹部28aの下層には反射層として機能する電源線14が配置されていない。これにより、有機EL素子30B,30G,30Rの間にリーク電流が生じ、意図しない発光が発光画素20B,20G,20Rの間で生じたとしても、反射層として機能する電源線14が配置されていないので、意図しない発光を目立ち難くすることができる。
The effects of the first embodiment are as follows.
(1) According to the organic EL device 100 and the manufacturing method thereof, in the light emitting pixels 20B, 20G, and 20R adjacent in the X direction, the recesses 28a are formed between the pixel electrodes 31B, 31G, and 31R. The recess 28a partially etches the second insulating layer 26 and the third insulating layer 27 in the insulating layer 28 formed between the power supply line 14 functioning as a reflective layer and the pixel electrodes 31B, 31G, 31R. It is formed by. Accordingly, a step having a value obtained by adding the average film thickness d3 of the third insulating layer 27 to the average film thickness d2 of the second insulating layer 26 occurs between the pixel electrodes 31B, 31G, and 31R adjacent in the X direction. Therefore, the leakage current between the organic EL elements 30B, 30G, and 30R can be reduced as compared with the case where a step corresponding to the value of the average film thickness d2 or the average film thickness d3 occurs.
In addition, a first insulating layer 25 is disposed between the power supply line 14 functioning as a reflective layer of the light emitting pixel 20B and the pixel electrode 31B, and a first insulating layer 25 is disposed between the power supply line 14 of the light emitting pixel 20G and the pixel electrode 31G. A first insulating layer 25 and a second insulating layer 26 are disposed, and a first insulating layer 25, a second insulating layer 26, and a third insulating layer 27 are disposed between the power supply line 14 of the light emitting pixel 20R and the pixel electrode 31R. ing. According to such an optical resonance structure, when the first insulating layer 25, the second insulating layer 26, and the third insulating layer 27 are formed, if the respective film thicknesses are controlled within a predetermined range, the organic EL element 30B , 30G, and 30R, light having a desired peak wavelength can be extracted. Therefore, in the optical resonance structure for each of the light emitting pixels 20B, 20G, and 20R, compared to the case where an optical distance adjustment layer that etches the light-transmitting film in stages to change the optical distance for each light emitting pixel is formed or formed. The optical distance can be adjusted accurately. That is, it is possible to provide or manufacture the organic EL device 100 that has the desired optical characteristics in each of the light emitting pixels 20B, 20G, and 20R, reduces the leakage current, and provides excellent display quality.
(2) The light emitting pixels 20B, 20G, and 20R are rectangular in plan view, and the recess 28a extends in the longitudinal direction between the pixel electrodes 31B, 31G, and 31R adjacent in the short direction (X direction). Is formed. Leakage current is likely to occur in the short direction (X direction) on the long sides of the pixel electrodes 31B, 31G, and 31R and the distance between the pixel electrodes 31 is narrow, so that the leakage current can be effectively reduced.
(3) The power supply line 14 has an opening 14a in which a corresponding portion is removed between the pixel electrodes 31B, 31G, and 31R adjacent in the X direction. That is, the power supply line 14 that functions as a reflective layer is not disposed below the recess 28 a of the insulating layer 28. As a result, a leakage current is generated between the organic EL elements 30B, 30G, and 30R, and the power supply line 14 that functions as a reflective layer is disposed even if unintended light emission occurs between the light emitting pixels 20B, 20G, and 20R. Therefore, unintended light emission can be made inconspicuous.

(第2実施形態)
<電気光学装置>
次に、第2実施形態の電気光学装置としての有機EL装置について、図9及び図10を参照して説明する。図9は第2実施形態の有機EL装置における発光画素の構成を示す概略平面図、図10は第2実施形態の有機EL装置における発光画素の構造を示す概略断面図である。
第2実施形態の有機EL装置は、上記第1実施形態の有機EL装置100に対して、X方向に隣り合う発光画素20B,20G,20Rの間に形成される段差構造を異ならせたものである。したがって、上記第1実施形態の有機EL装置100と同じ構成には同じ符号を付して詳細な説明は省略する。なお、図10は上記第1実施形態おける図4に相当する概略断面図である。
(Second Embodiment)
<Electro-optical device>
Next, an organic EL device as an electro-optical device according to the second embodiment will be described with reference to FIGS. FIG. 9 is a schematic plan view showing the configuration of the light emitting pixel in the organic EL device of the second embodiment, and FIG. 10 is a schematic cross-sectional view showing the structure of the light emitting pixel in the organic EL device of the second embodiment.
The organic EL device according to the second embodiment is different from the organic EL device 100 according to the first embodiment in the step structure formed between the light emitting pixels 20B, 20G, and 20R adjacent in the X direction. is there. Therefore, the same components as those of the organic EL device 100 of the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted. FIG. 10 is a schematic cross-sectional view corresponding to FIG. 4 in the first embodiment.

図9に示すように、本実施形態の電気光学装置としての有機EL装置200は、X方向に隣り合う発光画素20B,20G,20Rを有している。発光画素20B,20G,20Rは、互いに異なる発光色が得られる有機EL素子30(30B,30G,30R)を備えている。有機EL素子30は、画素電極31と対向電極33との間に発光層を含む機能層32を備えている(図2参照)。また、有機EL装置200には、画素電極31B,31G,31Rと機能層32とが接する部分を規定する開口29B,29G,29Rを有する絶縁構造が採用されている。開口29B,29G,29Rの平面形状は、短手方向がX方向に沿い、長手方向がY方向に沿った矩形状である。すなわち、発光画素20B,20G,20Rの平面形状は矩形状である。   As shown in FIG. 9, the organic EL device 200 as the electro-optical device of the present embodiment has light emitting pixels 20B, 20G, and 20R adjacent in the X direction. The light emitting pixels 20B, 20G, and 20R include organic EL elements 30 (30B, 30G, and 30R) that can obtain different emission colors. The organic EL element 30 includes a functional layer 32 including a light emitting layer between the pixel electrode 31 and the counter electrode 33 (see FIG. 2). Further, the organic EL device 200 employs an insulating structure having openings 29B, 29G, and 29R that define portions where the pixel electrodes 31B, 31G, and 31R are in contact with the functional layer 32. The planar shapes of the openings 29B, 29G, and 29R are rectangular shapes in which the short side direction is along the X direction and the long side direction is along the Y direction. That is, the planar shape of the light emitting pixels 20B, 20G, and 20R is rectangular.

X方向に隣り合う画素電極31B,31G,31Rの間の絶縁構造部分には、Y方向に延在する一対の凹部28bと、一対の凹部28bの間で同じくY方向に延在する凸部28cとが形成されている。凸部28cが本発明の段差構造の一例である。次に、図10を参照して本実施形態における発光画素20B,20G,20Rの構造について説明する。なお、素子基板10の基材10s上における電源線14を含む画素回路の構成は、上記第1実施形態と同じであるため、電源線14よりも上層の光共振構造を含む絶縁構造について説明する。   In the insulating structure portion between the pixel electrodes 31B, 31G, and 31R adjacent in the X direction, a pair of concave portions 28b extending in the Y direction and a convex portion 28c extending in the Y direction between the pair of concave portions 28b are also provided. And are formed. The convex portion 28c is an example of the step structure of the present invention. Next, the structure of the light emitting pixels 20B, 20G, and 20R in this embodiment will be described with reference to FIG. Since the configuration of the pixel circuit including the power supply line 14 on the base material 10s of the element substrate 10 is the same as that in the first embodiment, an insulating structure including an optical resonance structure above the power supply line 14 will be described. .

図10に示すように、有機EL装置200は、発光画素20B,20G,20R、カラーフィルター50などが形成された素子基板10と、透光性の封止基板70とを備えている。素子基板10と封止基板70とは、接着性と透明性とを兼ね備えた樹脂層60によって貼り合わされている。カラーフィルター50は、B,G,Rの各色に対応したフィルター層50B,50G,50Rを有している。各フィルター層50B,50G,50Rは、素子基板10において、発光画素20B,20G,20Rのそれぞれに対応して配置されている。機能層32から発せられた光は、対応するフィルター層50B,50G,50Rのいずれかを透過して封止基板70側から射出される。つまり、有機EL装置200は、第1実施形態の有機EL装置100と同様に、トップエミッション構造となっている。   As shown in FIG. 10, the organic EL device 200 includes an element substrate 10 on which light emitting pixels 20B, 20G, and 20R, a color filter 50, and the like are formed, and a light-transmitting sealing substrate 70. The element substrate 10 and the sealing substrate 70 are bonded together by a resin layer 60 having both adhesiveness and transparency. The color filter 50 has filter layers 50B, 50G, and 50R corresponding to B, G, and R colors. The filter layers 50B, 50G, and 50R are arranged on the element substrate 10 so as to correspond to the light emitting pixels 20B, 20G, and 20R, respectively. The light emitted from the functional layer 32 passes through one of the corresponding filter layers 50B, 50G, and 50R and is emitted from the sealing substrate 70 side. That is, the organic EL device 200 has a top emission structure like the organic EL device 100 of the first embodiment.

発光画素20Bでは、電源線14と画素電極31Bとの間に第1絶縁層25が存在している。発光画素20Gでは、電源線14と画素電極31Gとの間に第1絶縁層25及び第2絶縁層26が存在している。発光画素20Rでは、電源線14と画素電極31Gとの間に第1絶縁層25、第2絶縁層26、第3絶縁層27が存在している。第1絶縁層25は、発光画素20B,20G,20Rに亘って電源線14を覆うように形成されている。これにより、発光画素20B,20G,20Rのそれぞれから所望の共振波長の光を取り出すことができるように、光共振構造における光学的な距離が、発光画素20B<発光画素20G<発光画素20Rの関係を満たすように調整されている。   In the light emitting pixel 20B, the first insulating layer 25 exists between the power supply line 14 and the pixel electrode 31B. In the light emitting pixel 20G, the first insulating layer 25 and the second insulating layer 26 exist between the power supply line 14 and the pixel electrode 31G. In the light emitting pixel 20R, the first insulating layer 25, the second insulating layer 26, and the third insulating layer 27 exist between the power supply line 14 and the pixel electrode 31G. The first insulating layer 25 is formed so as to cover the power supply line 14 over the light emitting pixels 20B, 20G, and 20R. Thus, the optical distance in the optical resonance structure is such that the relationship of the light emitting pixel 20B <the light emitting pixel 20G <the light emitting pixel 20R so that light having a desired resonance wavelength can be extracted from each of the light emitting pixels 20B, 20G, and 20R. It is adjusted to meet.

また、X方向に隣り合う画素電極31B,31G,31Rの間の第1絶縁層25上に、凸部28cが形成されている。凸部28cは、積層された第2絶縁層26及び第3絶縁層27を部分的にエッチングして形成された一対の凹部28bによって挟まれることにより形成されたものである。言い換えれば、X方向に隣り合う発光画素20B,20G,20Rの間に複数の凹部28bが存在している。これらの凹部28b及び凸部28cを覆うと共に、各画素電極31B,31G,31Rの外縁部を覆って開口29B,29G,29Rを構成する第4絶縁層29が形成されている。   In addition, a projection 28c is formed on the first insulating layer 25 between the pixel electrodes 31B, 31G, and 31R adjacent in the X direction. The convex portion 28 c is formed by being sandwiched between a pair of concave portions 28 b formed by partially etching the stacked second insulating layer 26 and third insulating layer 27. In other words, there are a plurality of recesses 28b between the light emitting pixels 20B, 20G, and 20R adjacent in the X direction. A fourth insulating layer 29 that covers the recesses 28b and the protrusions 28c and covers the outer edges of the pixel electrodes 31B, 31G, and 31R to form the openings 29B, 29G, and 29R is formed.

画素電極31B,31G,31Rに接して形成される機能層32、対向電極33、封止層40、カラーフィルター50、樹脂層60、封止基板70の構成は、上記第1実施形態の有機EL装置100と同じである。よって、詳細な説明は省略する。   The configuration of the functional layer 32, the counter electrode 33, the sealing layer 40, the color filter 50, the resin layer 60, and the sealing substrate 70 formed in contact with the pixel electrodes 31B, 31G, and 31R is the organic EL of the first embodiment. It is the same as the device 100. Therefore, detailed description is omitted.

<電気光学装置の製造方法>
次に、本実施形態の電気光学装置の製造方法としての有機EL装置200の製造方法について、図11及び図12を参照して説明する。図11は第2実施形態の有機EL装置の製造方法を示すフローチャート、図12(a)〜(f)は第2実施形態の有機EL装置の製造方法を示す概略断面図である。なお、図11は図10における発光画素20B,20G,20RのX方向に沿った概略断面図に相当するものであって、基材10sにおける電源線14よりも下層に設けられた画素回路や配線の図示を省略している。
<Method of manufacturing electro-optical device>
Next, a method for manufacturing the organic EL device 200 as a method for manufacturing the electro-optical device according to the present embodiment will be described with reference to FIGS. FIG. 11 is a flowchart illustrating a method for manufacturing an organic EL device according to the second embodiment, and FIGS. 12A to 12F are schematic cross-sectional views illustrating a method for manufacturing the organic EL device according to the second embodiment. 11 corresponds to a schematic cross-sectional view along the X direction of the light emitting pixels 20B, 20G, and 20R in FIG. 10, and the pixel circuits and wirings provided below the power supply line 14 in the base material 10s. Is omitted.

本実施形態の有機EL装置200の製造方法は、図11に示すように、絶縁層の形成工程(ステップS11)、開口・凸部の形成工程(ステップS12)、画素電極の形成工程(ステップS13)、第4絶縁層の形成工程(ステップS14)、機能層の形成工程(ステップS15)、対向電極の形成工程(ステップS16)を含んでいる。なお、開口・凸部の形成工程が、本発明における絶縁層のエッチング工程に相当するものである。   As shown in FIG. 11, the manufacturing method of the organic EL device 200 of this embodiment includes an insulating layer forming step (step S11), an opening / projection forming step (step S12), and a pixel electrode forming step (step S13). ), A fourth insulating layer forming step (step S14), a functional layer forming step (step S15), and a counter electrode forming step (step S16). The opening / projection forming process corresponds to the insulating layer etching process in the present invention.

図11のステップS11では、図12(a)に示すように、電源線14を覆うように第1絶縁層25を形成する。続いて、第1絶縁層25に第2絶縁層26、第3絶縁層27を積層形成する。この後に行われる第2絶縁層26及び第3絶縁層27のパターニングにおいて、第1絶縁層25に対してエッチング選択比を持たせるため、窒化シリコン(SiN)を用いて第1絶縁層25を形成し、酸化シリコン(SiO2)を用いて第2絶縁層26及び第3絶縁層27を形成する。積層された第1絶縁層25、第2絶縁層26、第3絶縁層27を総称して絶縁層28と呼ぶ。そして、ステップS12へ進む。なお、上記第1絶縁層25を形成する前に、電源線14は、隣り合う発光画素20B,20G,20Rの間の境界にあたる部分に開口14aが開口するようにパターニングされている。 In step S11 of FIG. 11, the first insulating layer 25 is formed so as to cover the power supply line 14 as shown in FIG. Subsequently, a second insulating layer 26 and a third insulating layer 27 are stacked on the first insulating layer 25. In the subsequent patterning of the second insulating layer 26 and the third insulating layer 27, the first insulating layer 25 is formed using silicon nitride (SiN) in order to have an etching selectivity with respect to the first insulating layer 25. Then, the second insulating layer 26 and the third insulating layer 27 are formed using silicon oxide (SiO 2 ). The stacked first insulating layer 25, second insulating layer 26, and third insulating layer 27 are collectively referred to as an insulating layer 28. Then, the process proceeds to step S12. Before forming the first insulating layer 25, the power supply line 14 is patterned so that the opening 14a is opened at a portion corresponding to the boundary between the adjacent light emitting pixels 20B, 20G, and 20R.

次に、図11のステップS12では、まず、図12(b)に示すように、絶縁層28を覆う感光性レジスト層を形成し、露光・現像することによりレジストパターン83を形成する。レジストパターン83には、発光画素20Bと発光画素20Gとに対応した電源線14の上方において開口する開口83aと、X方向において隣り合う発光画素20間に相当する境界部分に開口する一対の開口83bとが形成される。また、発光画素20Rに対応した電源線14の上方に位置する第3絶縁層27の部分は感光性レジスト層で覆われる。そして、開口83aと開口83bとに露出した第3絶縁層27を部分的にエッチングして、図12(c)に示すように、平面視で発光画素20Bの画素電極31Bと発光画素20Gの画素電極31Gとがそれぞれ後に配置される開口27cを形成する。また、発光画素20間に一対の開口27bを形成する。基材10sに形成された絶縁層28の表面に対して法線方向から見れば、図9に示すように、発光画素20Bと発光画素20Gとに亘って開口する開口27aが形成される。第3絶縁層27に形成された開口27aは、発光画素20Bと発光画素20Gとに対応して形成された開口27cと、発光画素20Bと発光画素20Gとの間及び発光画素20Gと発光画素20Rとの間に形成された一対の開口27bとを含むものである。   Next, in step S12 of FIG. 11, first, as shown in FIG. 12B, a photosensitive resist layer covering the insulating layer 28 is formed, and a resist pattern 83 is formed by exposure and development. The resist pattern 83 includes an opening 83a that opens above the power supply line 14 corresponding to the light emitting pixel 20B and the light emitting pixel 20G, and a pair of openings 83b that open at a boundary portion corresponding to the adjacent light emitting pixels 20 in the X direction. And are formed. The portion of the third insulating layer 27 located above the power supply line 14 corresponding to the light emitting pixel 20R is covered with a photosensitive resist layer. Then, the third insulating layer 27 exposed in the opening 83a and the opening 83b is partially etched, and as shown in FIG. 12C, the pixel electrode 31B of the light emitting pixel 20B and the pixel of the light emitting pixel 20G in plan view. The electrode 31G forms an opening 27c in which each electrode is disposed later. In addition, a pair of openings 27 b are formed between the light emitting pixels 20. When viewed from the normal line direction with respect to the surface of the insulating layer 28 formed on the base material 10s, as shown in FIG. 9, an opening 27a is formed that opens between the light emitting pixel 20B and the light emitting pixel 20G. The opening 27a formed in the third insulating layer 27 includes the opening 27c formed corresponding to the light emitting pixel 20B and the light emitting pixel 20G, between the light emitting pixel 20B and the light emitting pixel 20G, and between the light emitting pixel 20G and the light emitting pixel 20R. And a pair of openings 27b formed between the two.

続いて、図12(d)に示すように、絶縁層28を覆う感光性レジスト層を形成し、露光・現像することによりレジストパターン84を形成する。レジストパターン84には、第3絶縁層27の発光画素20Bに対応して形成された開口27cを露出させる開口84aが形成される。また、第3絶縁層27の一対の開口27bを露出させる開口84bが形成される。発光画素20Gに対応して形成された開口27cと、発光画素20Rに対応する電源線14の上方に位置する第3絶縁層27の部分は感光性レジスト層で覆われる。そして、開口84a及び開口84b内に露出させた第2絶縁層26を部分的にエッチングして、図12(e)に示すように、平面視で発光画素20Bの画素電極31Bが後に配置される開口26cを形成する。また、X方向において隣り合う発光画素20B,20G,20Rの間において第2絶縁層26と第3絶縁層27とを貫通する一対の凹部28bを形成する。これにより、X方向において隣り合う発光画素20B,20G,20Rの間に、一対の凹部28bにより挟まれた凸部28cがそれぞれ形成される。酸化シリコンを用いて形成された第2絶縁層26及び第3絶縁層27のエッチング方法としては、上記第1実施形態と同様に、例えばCF4、C28などのフッ素を含む処理ガスを用いたドライエッチング法を用いることが好ましい。そして、ステップS13へ進む。 Subsequently, as shown in FIG. 12D, a photosensitive resist layer covering the insulating layer 28 is formed, and a resist pattern 84 is formed by exposure and development. In the resist pattern 84, an opening 84a is formed to expose the opening 27c formed corresponding to the light emitting pixel 20B of the third insulating layer 27. In addition, an opening 84b that exposes the pair of openings 27b of the third insulating layer 27 is formed. The opening 27c formed corresponding to the light emitting pixel 20G and the portion of the third insulating layer 27 located above the power supply line 14 corresponding to the light emitting pixel 20R are covered with a photosensitive resist layer. Then, the second insulating layer 26 exposed in the openings 84a and 84b is partially etched, and as shown in FIG. 12E, the pixel electrode 31B of the light emitting pixel 20B is disposed later in plan view. Opening 26c is formed. A pair of recesses 28b penetrating the second insulating layer 26 and the third insulating layer 27 is formed between the light emitting pixels 20B, 20G, and 20R adjacent in the X direction. Thereby, convex portions 28c sandwiched between the pair of concave portions 28b are formed between the light emitting pixels 20B, 20G, and 20R adjacent in the X direction. As a method for etching the second insulating layer 26 and the third insulating layer 27 formed using silicon oxide, a processing gas containing fluorine such as CF 4 and C 2 F 8 is used, as in the first embodiment. It is preferable to use the dry etching method used. Then, the process proceeds to step S13.

図11のステップS13では、図12(f)に示すように、開口26c、開口27c、凹部28b、凸部28cを被覆すると共に、第3絶縁層27を覆う透明導電膜を成膜し、これをパターニングすることにより、開口26c内の第1絶縁層25上に画素電極31Bを形成し、開口27c内の第2絶縁層26上に画素電極31Gを形成し、第3絶縁層27上に画素電極31Rを形成する。透明導電膜は例えばITO(Indium Tin Oxide)膜、IZO(Indium Zinc Oxide)膜である。画素電極31B,31G,31Rの膜厚は、それぞれおよそ100nmである。これにより、電源線14と画素電極31Bとの間には第1絶縁層25が存在し、電源線14と画素電極31Gとの間には第1絶縁層25と第2絶縁層26とが存在し、電源線14と画素電極31Rとの間には第1絶縁層25、第2絶縁層26、第3絶縁層27が存在することになる。
そして、図11のステップS14では、図12(f)に示すように、画素電極31B,31G,31R、凹部28b、凸部28cを覆う第4絶縁層29が形成される。第4絶縁層29は例えば酸化シリコン(SiO2)を用いて形成される。そして、この後に形成される機能層32と各画素電極31B,31G,31Rとが接する領域を規定するために、第4絶縁層29を部分的にエッチングして、画素電極31B,31G,31R上に開口する開口29B,29G,29Rを形成する(図9及び図10参照)。第4絶縁層29の膜厚はおよそ60nmである。第4絶縁層29のエッチングも第3絶縁層27と同様にドライエッチング法を用いることが好ましい。そして、ステップS15へ進む。
In step S13 of FIG. 11, as shown in FIG. 12 (f), a transparent conductive film is formed to cover the third insulating layer 27 while covering the opening 26c, the opening 27c, the concave portion 28b, and the convex portion 28c. To form a pixel electrode 31B on the first insulating layer 25 in the opening 26c, a pixel electrode 31G on the second insulating layer 26 in the opening 27c, and a pixel on the third insulating layer 27. The electrode 31R is formed. The transparent conductive film is, for example, an ITO (Indium Tin Oxide) film or an IZO (Indium Zinc Oxide) film. The film thickness of the pixel electrodes 31B, 31G, and 31R is approximately 100 nm. Accordingly, the first insulating layer 25 exists between the power supply line 14 and the pixel electrode 31B, and the first insulating layer 25 and the second insulating layer 26 exist between the power supply line 14 and the pixel electrode 31G. The first insulating layer 25, the second insulating layer 26, and the third insulating layer 27 exist between the power supply line 14 and the pixel electrode 31R.
Then, in step S14 of FIG. 11, as shown in FIG. 12 (f), a fourth insulating layer 29 is formed to cover the pixel electrodes 31B, 31G, 31R, the concave portion 28b, and the convex portion 28c. The fourth insulating layer 29 is formed using, for example, silicon oxide (SiO 2 ). Then, the fourth insulating layer 29 is partially etched to define regions where the functional layer 32 and the pixel electrodes 31B, 31G, and 31R that are formed thereafter are in contact with each other, and the pixel electrodes 31B, 31G, and 31R. Openings 29B, 29G, and 29R that are opened are formed (see FIGS. 9 and 10). The film thickness of the fourth insulating layer 29 is approximately 60 nm. For the etching of the fourth insulating layer 29, it is preferable to use a dry etching method similarly to the third insulating layer 27. Then, the process proceeds to step S15.

図11のステップS15では、画素電極31B,31G,31Rが配置された表示領域Eに亘って、上記開口29B,29G,29Rを埋めるように機能層32を形成する(図10)。機能層32の形成方法は、上記第1実施形態における有機EL装置100の製造方法のステップS5と同じである。そして、ステップS16へ進む。   In step S15 of FIG. 11, the functional layer 32 is formed so as to fill the openings 29B, 29G, and 29R over the display region E in which the pixel electrodes 31B, 31G, and 31R are disposed (FIG. 10). The formation method of the functional layer 32 is the same as step S5 of the manufacturing method of the organic EL device 100 in the first embodiment. Then, the process proceeds to step S16.

図11のステップS16では、少なくとも表示領域Eに跨って機能層32を覆うように共通の陰極である対向電極33を形成する。対向電極33の形成方法は、上記第1実施形態における有機EL装置100の製造方法のステップS6と同じである。   In step S <b> 16 of FIG. 11, the counter electrode 33, which is a common cathode, is formed so as to cover the functional layer 32 over at least the display region E. The formation method of the counter electrode 33 is the same as step S6 of the manufacturing method of the organic EL device 100 in the first embodiment.

以降の封止層40の形成工程、カラーフィルター50の形成工程、カラーフィルター50が形成された素子基板10と封止基板70とを樹脂層60を介して貼り合わせる工程は、上記第1実施形態にて説明した通りである。   The subsequent steps of forming the sealing layer 40, forming the color filter 50, and bonding the element substrate 10 on which the color filter 50 is formed and the sealing substrate 70 through the resin layer 60 are the first embodiment described above. As explained in.

上記第2実施形態の効果は、以下の通りである。
(1)上記有機EL装置200及びその製造方法によれば、X方向において隣り合う発光画素20B,20G,20Rにおいて、画素電極31B,31G,31Rの間に凸部28cが形成されている。凸部28cは、反射層として機能する電源線14と画素電極31B,31G,31Rとの間に形成された絶縁層28のうち、第2絶縁層26及び第3絶縁層27を部分的にエッチングすることにより形成されている。したがって、X方向において隣り合う画素電極31B,31G,31Rの間に第2絶縁層26の平均膜厚d2に第3絶縁層27の平均膜厚d3を加えた値の段差が生ずる。それゆえに、平均膜厚d2又は平均膜厚d3の値に相当する段差が生じている場合に比べて、有機EL素子30B,30G,30Rの間におけるリーク電流を低減できる。
加えて、発光画素20Bの反射層として機能する電源線14と画素電極31Bとの間には第1絶縁層25が配置され、発光画素20Gの電源線14と画素電極31Gとの間には第1絶縁層25及び第2絶縁層26が配置され、発光画素20Rの電源線14と画素電極31Rとの間には第1絶縁層25、第2絶縁層26、第3絶縁層27が配置されている。このような光共振構造によれば、第1絶縁層25、第2絶縁層26、第3絶縁層27を形成する際に、それぞれの膜厚を所定の範囲で制御すれば、有機EL素子30B,30G,30Rのそれぞれから所望の共振波長の光を取り出すことができる。ゆえに、透光膜を段階的にエッチングして発光画素ごとに光学的な距離を異ならせる光学距離調整層を構成又は形成する場合に比べて、発光画素20B,20G,20Rごとの光共振構造における光学的な距離を精度よく調整できる。すなわち、発光画素20B,20G,20Rのそれぞれに所望の光学特性を有すると共にリーク電流が低減され、優れた表示品質が得られる有機EL装置200を提供又は製造することができる。
(2)発光画素20B,20G,20Rは平面視で矩形状であって、凸部28cは、短手方向(X方向)に隣り合う画素電極31B,31G,31Rの間に長手方向に延在して形成されている。リーク電流は、画素電極31B,31G,31Rの長辺側であって、画素電極31間の距離が狭い短手方向(X方向)に生じ易いので、リーク電流を効果的に低減できる。
(3)電源線14は、X方向に隣り合う画素電極31B,31G,31Rの間に対応する部分が除かれた開口14aを有している。つまり、絶縁層28の凸部28cの下層には反射層として機能する電源線14が配置されていない。これにより、有機EL素子30B,30G,30R間にリーク電流が生じ、意図しない発光が発光画素20B,20G,20Rの間で生じたとしても、反射層として機能する電源線14が配置されていないので、意図しない発光を目立ち難くすることができる。
The effects of the second embodiment are as follows.
(1) According to the organic EL device 200 and the manufacturing method thereof, in the light emitting pixels 20B, 20G, and 20R adjacent in the X direction, the convex portion 28c is formed between the pixel electrodes 31B, 31G, and 31R. The protrusion 28c partially etches the second insulating layer 26 and the third insulating layer 27 in the insulating layer 28 formed between the power supply line 14 functioning as a reflective layer and the pixel electrodes 31B, 31G, 31R. It is formed by doing. Accordingly, a step having a value obtained by adding the average film thickness d3 of the third insulating layer 27 to the average film thickness d2 of the second insulating layer 26 occurs between the pixel electrodes 31B, 31G, and 31R adjacent in the X direction. Therefore, the leakage current between the organic EL elements 30B, 30G, and 30R can be reduced as compared with the case where a step corresponding to the value of the average film thickness d2 or the average film thickness d3 occurs.
In addition, a first insulating layer 25 is disposed between the power supply line 14 functioning as a reflective layer of the light emitting pixel 20B and the pixel electrode 31B, and a first insulating layer 25 is disposed between the power supply line 14 of the light emitting pixel 20G and the pixel electrode 31G. A first insulating layer 25 and a second insulating layer 26 are disposed, and a first insulating layer 25, a second insulating layer 26, and a third insulating layer 27 are disposed between the power supply line 14 of the light emitting pixel 20R and the pixel electrode 31R. ing. According to such an optical resonance structure, when the first insulating layer 25, the second insulating layer 26, and the third insulating layer 27 are formed, if the respective film thicknesses are controlled within a predetermined range, the organic EL element 30B , 30G, and 30R, light having a desired resonance wavelength can be extracted. Therefore, in the optical resonance structure for each of the light emitting pixels 20B, 20G, and 20R, compared to the case where an optical distance adjustment layer that etches the light-transmitting film in stages to change the optical distance for each light emitting pixel is formed or formed. The optical distance can be adjusted accurately. In other words, it is possible to provide or manufacture the organic EL device 200 that has desired optical characteristics in each of the light emitting pixels 20B, 20G, and 20R, reduces leakage current, and provides excellent display quality.
(2) The light emitting pixels 20B, 20G, and 20R have a rectangular shape in plan view, and the convex portion 28c extends in the longitudinal direction between the pixel electrodes 31B, 31G, and 31R adjacent in the short direction (X direction). Is formed. Leakage current is likely to occur in the short direction (X direction) on the long sides of the pixel electrodes 31B, 31G, and 31R and the distance between the pixel electrodes 31 is narrow, so that the leakage current can be effectively reduced.
(3) The power supply line 14 has an opening 14a in which a corresponding portion is removed between the pixel electrodes 31B, 31G, and 31R adjacent in the X direction. That is, the power supply line 14 that functions as a reflective layer is not disposed below the convex portion 28 c of the insulating layer 28. Thereby, even if leakage current occurs between the organic EL elements 30B, 30G, and 30R and unintentional light emission occurs between the light emitting pixels 20B, 20G, and 20R, the power supply line 14 that functions as a reflective layer is not disposed. Therefore, unintended light emission can be made inconspicuous.

(第3実施形態)
<電子機器>
次に、第3実施形態としての電子機器について、図13を参照して説明する。図13は電子機器の一例としてのヘッドマウントディスプレイを示す概略図である。
(Third embodiment)
<Electronic equipment>
Next, an electronic apparatus as a third embodiment will be described with reference to FIG. FIG. 13 is a schematic diagram illustrating a head mounted display as an example of an electronic apparatus.

図13に示すように、本実施形態の電子機器としてのヘッドマウントディスプレイ(HMD)1000は、左右の目に対応して設けられた2つの表示部1001を有している。観察者Mはヘッドマウントディスプレイ1000を眼鏡のように頭部に装着することにより、表示部1001に表示された文字や画像などを見ることができる。例えば、左右の表示部1001に視差を考慮した画像を表示すれば、立体的な映像を見て楽しむこともできる。   As illustrated in FIG. 13, a head mounted display (HMD) 1000 as an electronic apparatus according to the present embodiment includes two display units 1001 provided corresponding to the left and right eyes. The observer M can see characters and images displayed on the display unit 1001 by wearing the head mounted display 1000 on the head like glasses. For example, if an image in consideration of parallax is displayed on the left and right display units 1001, a stereoscopic video can be viewed and enjoyed.

表示部1001には、上記第1実施形態の自発光型の表示装置である有機EL装置100(又は上記第2実施形態の有機EL装置200)が搭載されている。したがって、所望の光学特性が得られると共に、発光画素20B,20G,20R間のリーク電流が低減され、優れた表示品質を有する軽量なヘッドマウントディスプレイ1000を提供することができる。   The display unit 1001 includes the organic EL device 100 (or the organic EL device 200 of the second embodiment) that is the self-luminous display device of the first embodiment. Therefore, it is possible to provide a lightweight head-mounted display 1000 that can obtain desired optical characteristics, reduce leakage current between the light emitting pixels 20B, 20G, and 20R, and have excellent display quality.

ヘッドマウントディスプレイ1000は、観察者Mが表示部1001の表示内容を直接見る構成に限定されず、ミラーなどによって間接的に表示内容を見る構成としてもよい。
また、ヘッドマウントディスプレイ1000は、2つの表示部1001を有することに限定されず、左右の目のいずれかに対応させた1つの表示部1001を備える構成としてもよい。
The head mounted display 1000 is not limited to the configuration in which the observer M directly sees the display content of the display unit 1001, but may be configured to indirectly view the display content by a mirror or the like.
Further, the head mounted display 1000 is not limited to having the two display units 1001, and may be configured to include one display unit 1001 corresponding to either the left or right eye.

なお、上記有機EL装置100又は上記有機EL装置200が搭載される電子機器は、ヘッドマウントディスプレイ1000に限定されない。例えば、ヘッドアップディスプレイや、デジタルカメラのEVF(電子ビューファー)、携帯型情報端末、ナビゲーターなどの表示部を有する電子機器が挙げられる。また、表示部に限定されず、本発明を照明装置や露光装置にも適用することができる。   The electronic device on which the organic EL device 100 or the organic EL device 200 is mounted is not limited to the head mounted display 1000. For example, an electronic device having a display unit such as a head-up display, an EVF (electronic viewer) of a digital camera, a portable information terminal, or a navigator can be given. Further, the present invention is not limited to the display unit, and the present invention can be applied to an illumination device and an exposure device.

本発明は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置の製造方法ならびに該電気光学装置を適用する電子機器もまた本発明の技術的範囲に含まれるものである。上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。   The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the spirit or concept of the invention that can be read from the claims and the entire specification. The manufacturing method of the electro-optical device and the electronic apparatus to which the electro-optical device is applied are also included in the technical scope of the present invention. Various modifications other than the above embodiment are conceivable. Hereinafter, a modification will be described.

(変形例1)図14は変形例の有機EL装置の発光画素の構造を示す概略断面図である。なお、第1実施形態の図4に対応する概略断面図である。
図14に示すように、変形例1の有機EL装置300は、X方向に隣り合う発光画素20B,20G,20Rの間に段差構造としての凹部28dを有している。凹部28dは、第1絶縁層25、第2絶縁層26、第3絶縁層27を貫通して形成されている。したがって、上記第1実施形態の有機EL装置100における凹部28aに比べて、画素電極31B,31G,31Rの間に生ずる段差が大きい。つまり、有機EL素子30B,30G,30Rの間に生ずるリーク電流をより効果的に低減できる。
このような凹部28dの形成方法としては、まず、上記第1実施形態の有機EL装置100の製造方法と同じく、ステップS1からステップS2までの工程を済ませる。その後に、画素電極31B,31G,31Rのそれぞれを第3トランジスター23に電気的に接続させるコンタクト部31Bc,31Gc,31Rc(図5参照)を形成する際に、絶縁層28を貫通するコンタクトホール107(図5参照)を形成する工程で、凹部28aに露出した第1絶縁層25をエッチングして除去すれば、製造工程を増やすこと無く、凹部28dを形成することができる。
また、変形例1の凹部28dの形成方法を用いれば、画素電極31B,31G,31Rの間に、一対の凹部28dを形成して、一対の凹部28dの間に、上記第2実施形態の凸部28cよりも段差が大きい凸部を形成することもできる。
(Modification 1) FIG. 14 is a schematic sectional view showing the structure of a light emitting pixel of an organic EL device according to a modification. FIG. 5 is a schematic cross-sectional view corresponding to FIG. 4 of the first embodiment.
As shown in FIG. 14, the organic EL device 300 of Modification 1 has a recess 28 d as a step structure between the light emitting pixels 20 </ b> B, 20 </ b> G, and 20 </ b> R adjacent in the X direction. The recess 28 d is formed through the first insulating layer 25, the second insulating layer 26, and the third insulating layer 27. Therefore, the step generated between the pixel electrodes 31B, 31G, and 31R is larger than the concave portion 28a in the organic EL device 100 of the first embodiment. That is, the leak current generated between the organic EL elements 30B, 30G, and 30R can be more effectively reduced.
As a method for forming such a recess 28d, first, the steps from Step S1 to Step S2 are completed as in the method for manufacturing the organic EL device 100 of the first embodiment. Thereafter, when forming contact portions 31Bc, 31Gc, and 31Rc (see FIG. 5) for electrically connecting the pixel electrodes 31B, 31G, and 31R to the third transistor 23, contact holes 107 that penetrate the insulating layer 28 are formed. If the first insulating layer 25 exposed in the recess 28a is removed by etching in the step of forming (see FIG. 5), the recess 28d can be formed without increasing the number of manufacturing steps.
Further, if the method for forming the recess 28d of Modification 1 is used, a pair of recesses 28d are formed between the pixel electrodes 31B, 31G, and 31R, and the projection of the second embodiment is interposed between the pair of recesses 28d. A convex part having a larger step than the part 28c can also be formed.

(変形例2)上記第2実施形態では、段差構造として一対の凹部28bに挟まれることで構成された凸部28cの例を挙げたが、凸部の構成は、これに限定されない。図15(a)及び(b)は変形例の段差構造を示す概略平面図である。例えば、図15(a)に示すように、画素電極31Bを挟んで設けられた凹部28aの内側に独立した凸部28eを設けてもよい。凸部28eは、凹部28aの長手方向(Y方向)に沿って延在している。
また、例えば、図15(b)に示すように、画素電極31Bを挟んで設けられた凹部28aの内側に島状に独立した複数の凸部28fを設ける構成としてもよい。凸部28fの平面形状は円形に限らず、楕円形、四角形などを挙げることができる。
なお、図15は、有機EL素子30Bを備えた発光画素20Bに対応する変形例の段差構造を示す概略平面図であるが、他の発光画素20G,20Rにも適用されることは言うまでもない。
(Modification 2) In the second embodiment, the example of the convex portion 28c configured by being sandwiched between the pair of concave portions 28b as the step structure has been described. However, the configuration of the convex portion is not limited thereto. FIGS. 15A and 15B are schematic plan views showing a step structure of a modification. For example, as shown in FIG. 15A, an independent convex portion 28e may be provided inside a concave portion 28a provided with the pixel electrode 31B interposed therebetween. The convex portion 28e extends along the longitudinal direction (Y direction) of the concave portion 28a.
Also, for example, as shown in FIG. 15B, a plurality of island-shaped protrusions 28f may be provided inside a recess 28a provided with the pixel electrode 31B interposed therebetween. The planar shape of the convex portion 28f is not limited to a circle but may be an ellipse or a rectangle.
FIG. 15 is a schematic plan view showing a step structure of a modification corresponding to the light emitting pixel 20B provided with the organic EL element 30B, but it goes without saying that it is also applied to the other light emitting pixels 20G and 20R.

(変形例3)上記有機EL装置100又は有機EL装置200において、発光画素20B,20G,20Rの構成は、これに限定されない。例えば、カラーフィルター50は、素子基板10側に形成されることに限定されず、封止基板70側に形成されていてもよい。さらには、カラーフィルター50は必須ではなく、発光画素20B,20G,20Rのそれぞれにおいて有機EL素子30から所望の色の発光が得られる構成としてもよい。   (Modification 3) In the organic EL device 100 or the organic EL device 200, the configuration of the light emitting pixels 20B, 20G, and 20R is not limited to this. For example, the color filter 50 is not limited to being formed on the element substrate 10 side, and may be formed on the sealing substrate 70 side. Furthermore, the color filter 50 is not essential, and a configuration in which light emission of a desired color can be obtained from the organic EL element 30 in each of the light emitting pixels 20B, 20G, and 20R may be employed.

(変形例4)発光画素20B,20G,20Rの間に段差構造としての凹部28aや凸部28cを備える構成は、トップエミッション型の有機EL装置100や有機EL装置200に適用されることに限定されない。例えば、素子基板10の基材10sを光透過性の例えば石英基板とする。そして、絶縁層28を介して画素電極31B,31G,31Rと対向する位置に光透過性と光反射性とを有する半透過反射層を配置し、対向電極33を光反射性を有する構成とする。有機EL素子30からの光は、素子基板10側から取り出される。すなわち、ボトムエミッション型の有機EL装置にも上記段差構造を適用することができる。   (Modification 4) The configuration including the concave portion 28a and the convex portion 28c as a step structure between the light emitting pixels 20B, 20G, and 20R is limited to being applied to the top emission type organic EL device 100 and the organic EL device 200. Not. For example, the base material 10s of the element substrate 10 is a light transmissive quartz substrate, for example. Then, a transflective layer having a light transmitting property and a light reflecting property is disposed at a position facing the pixel electrodes 31B, 31G, 31R through the insulating layer 28, and the counter electrode 33 has a light reflecting property. . Light from the organic EL element 30 is extracted from the element substrate 10 side. That is, the step structure can be applied to a bottom emission type organic EL device.

10…基板としての素子基板、14…反射層としての電源線、20B…第1の画素としての発光画素、20G…第2の画素としての発光画素、20R…第3の画素としての発光画素、25…第1絶縁層、26…第2絶縁層、26a…第2開口としての開口、27…第3絶縁層、27a…第1開口としての開口、28…絶縁層、28a…段差構造としての凹部、28c…段差構造としての凸部、30,30B,30G,30R…有機EL素子、31B…第1画素電極としての画素電極、31G…第2画素電極としての画素電極、31R…第3画素電極としての画素電極、32…機能層、33…対向電極、100,150,200,250…電気光学装置としての有機EL装置、1000…電子機器としてのヘッドマウントディスプレイ。   DESCRIPTION OF SYMBOLS 10 ... Element board | substrate as a board | substrate, 14 ... Power supply line as a reflection layer, 20B ... Light emission pixel as 1st pixel, 20G ... Light emission pixel as 2nd pixel, 20R ... Light emission pixel as 3rd pixel, 25 ... 1st insulating layer, 26 ... 2nd insulating layer, 26a ... Opening as 2nd opening, 27 ... 3rd insulating layer, 27a ... Opening as 1st opening, 28 ... Insulating layer, 28a ... As step structure Concave part, 28c ... convex part as step structure, 30, 30B, 30G, 30R ... organic EL element, 31B ... pixel electrode as first pixel electrode, 31G ... pixel electrode as second pixel electrode, 31R ... third pixel Pixel electrode as electrode, 32... Functional layer, 33. Counter electrode, 100, 150, 200, 250... Organic EL device as electro-optical device, 1000.

Claims (14)

基板と、
前記基板上に形成された第1の画素と、
前記第1の画素に隣り合う第2の画素と、を有し、
前記第1の画素は、光反射性を有する反射層と、光反射性及び光透過性を有する対向電極と、前記反射層と前記対向電極との間に設けられた、絶縁層と、第1画素電極と、発光層を含む機能層とを含み、
前記第2の画素は、前記反射層と、前記対向電極と、前記反射層と前記対向電極との間に設けられた、前記絶縁層と、第2画素電極と、前記機能層とを含み、
前記反射層と前記第1画素電極との間の前記絶縁層の第1の膜厚と、前記反射層と前記第2画素電極との間の前記絶縁層の第2の膜厚とが異なり、
隣り合う前記第1画素電極と前記第2画素電極との間の前記絶縁層に段差構造が形成されていることを特徴とする電気光学装置。
A substrate,
A first pixel formed on the substrate;
A second pixel adjacent to the first pixel;
The first pixel includes a reflective layer having light reflectivity, a counter electrode having light reflectivity and light transmittance, an insulating layer provided between the reflective layer and the counter electrode, Including a pixel electrode and a functional layer including a light emitting layer,
The second pixel includes the reflective layer, the counter electrode, the insulating layer, the second pixel electrode, and the functional layer provided between the reflective layer and the counter electrode,
The first film thickness of the insulating layer between the reflective layer and the first pixel electrode is different from the second film thickness of the insulating layer between the reflective layer and the second pixel electrode,
An electro-optical device, wherein a step structure is formed in the insulating layer between the adjacent first pixel electrode and the second pixel electrode.
前記第1画素電極及び前記第2画素電極のそれぞれは、平面視で矩形状であり、
短手方向において隣り合う前記第1画素電極と前記第2画素電極との間の前記絶縁層に前記段差構造が形成され、
前記段差構造は、前記第1画素電極及び前記第2画素電極の長手方向に延びていることを特徴とする請求項1に記載の電気光学装置。
Each of the first pixel electrode and the second pixel electrode is rectangular in plan view,
The step structure is formed in the insulating layer between the first pixel electrode and the second pixel electrode that are adjacent in the lateral direction,
The electro-optical device according to claim 1, wherein the step structure extends in a longitudinal direction of the first pixel electrode and the second pixel electrode.
前記絶縁層は、前記反射層側から順に積層された第1絶縁層、第2絶縁層、第3絶縁層を含み、
前記段差構造は、少なくとも前記第2絶縁層及び前記第3絶縁層を貫通して形成された凹部であることを特徴とする請求項1又は2に記載の電気光学装置。
The insulating layer includes a first insulating layer, a second insulating layer, and a third insulating layer stacked in order from the reflective layer side,
3. The electro-optical device according to claim 1, wherein the step structure is a recess formed so as to penetrate at least the second insulating layer and the third insulating layer.
前記絶縁層は、前記反射層側から順に積層された第1絶縁層、第2絶縁層、第3絶縁層を含み、
前記段差構造は、少なくとも前記第2絶縁層及び前記第3絶縁層を用いて形成された凸部であることを特徴とする請求項1又は2に記載の電気光学装置。
The insulating layer includes a first insulating layer, a second insulating layer, and a third insulating layer stacked in order from the reflective layer side,
The electro-optical device according to claim 1, wherein the step structure is a convex portion formed using at least the second insulating layer and the third insulating layer.
前記第2の画素に隣り合う第3の画素をさらに有し、
前記第3の画素は、前記反射層と、前記対向電極と、前記反射層と前記対向電極との間に設けられた、前記絶縁層と、第3画素電極と、前記機能層とを含み、
前記絶縁層は、前記反射層側から順に積層された第1絶縁層、第2絶縁層、第3絶縁層を含み、
前記第3画素電極は、前記第3絶縁層上に配置され、
前記反射層と前記対向電極との間の前記絶縁層の第3の膜厚は、前記絶縁層の前記第1の膜厚及び前記第2の膜厚と異なり、
隣り合う前記第2画素電極と前記第3画素電極との間の前記絶縁層に前記段差構造が形成されていることを特徴とする請求項1乃至4のいずれか一項に記載の電気光学装置。
A third pixel adjacent to the second pixel;
The third pixel includes the reflective layer, the counter electrode, the insulating layer, the third pixel electrode, and the functional layer provided between the reflective layer and the counter electrode,
The insulating layer includes a first insulating layer, a second insulating layer, and a third insulating layer stacked in order from the reflective layer side,
The third pixel electrode is disposed on the third insulating layer;
The third film thickness of the insulating layer between the reflective layer and the counter electrode is different from the first film thickness and the second film thickness of the insulating layer,
5. The electro-optical device according to claim 1, wherein the step structure is formed in the insulating layer between the adjacent second pixel electrode and the third pixel electrode. 6. .
前記基板上において、前記基板と前記段差構造との間には、前記反射層が設けられていないことを特徴とする請求項1乃至5のいずれか一項に記載の電気光学装置。   6. The electro-optical device according to claim 1, wherein the reflective layer is not provided between the substrate and the step structure on the substrate. 基板と、
前記基板上に形成された第1の画素と、
前記第1の画素に隣り合う第2の画素と、を有し、
前記第1の画素は、光反射性を有する反射層と、光反射性及び光透過性を有する対向電極と、前記反射層と前記対向電極との間に設けられた、絶縁層と、第1画素電極と、発光層を含む機能層とを含み、
前記第2の画素は、前記反射層と、前記対向電極と、前記反射層と前記対向電極との間に設けられた、前記絶縁層と、第2画素電極と、前記機能層とを含む、電気光学装置の製造方法であって、
前記第1の画素及び前記第2の画素に亘って前記絶縁層を形成する工程と、
前記反射層と前記第1画素電極との間の前記絶縁層の第1の膜厚と、前記反射層と前記第2画素電極との間の前記絶縁層の第2の膜厚とが異なるように、前記絶縁層をエッチングすると共に、隣り合う前記第1画素電極と前記第2画素電極との間の前記絶縁層をエッチングして段差構造を形成する工程と、
前記第1の膜厚を有する前記絶縁層上に前記第1画素電極を形成すると共に、前記第2の膜厚を有する前記絶縁層上に前記第2画素電極を形成する画素電極形成工程と、
前記第1画素電極と前記第2画素電極とに接する前記機能層を形成する工程と、
前記機能層を覆う前記対向電極を形成する工程と、を備えたことを特徴とする電気光学装置の製造方法。
A substrate,
A first pixel formed on the substrate;
A second pixel adjacent to the first pixel;
The first pixel includes a reflective layer having light reflectivity, a counter electrode having light reflectivity and light transmittance, an insulating layer provided between the reflective layer and the counter electrode, Including a pixel electrode and a functional layer including a light emitting layer,
The second pixel includes the reflective layer, the counter electrode, the insulating layer, the second pixel electrode, and the functional layer provided between the reflective layer and the counter electrode. A method for manufacturing an electro-optical device, comprising:
Forming the insulating layer over the first pixel and the second pixel;
The first film thickness of the insulating layer between the reflective layer and the first pixel electrode is different from the second film thickness of the insulating layer between the reflective layer and the second pixel electrode. Etching the insulating layer and etching the insulating layer between the adjacent first pixel electrode and the second pixel electrode to form a step structure;
Forming a first pixel electrode on the insulating layer having the first thickness, and forming a second pixel electrode on the insulating layer having the second thickness;
Forming the functional layer in contact with the first pixel electrode and the second pixel electrode;
And a step of forming the counter electrode covering the functional layer.
前記絶縁層をエッチングする工程では、隣り合う前記第1画素電極と前記第2画素電極との間の前記絶縁層をエッチングして前記段差構造としての凹部を形成することを特徴とする請求項7に記載の電気光学装置の製造方法。   8. The step of etching the insulating layer includes etching the insulating layer between the adjacent first pixel electrode and the second pixel electrode to form a recess as the step structure. A method for manufacturing the electro-optical device according to claim 1. 前記絶縁層をエッチングする工程では、隣り合う前記第1画素電極と前記第2画素電極との間の前記絶縁層をエッチングして前記段差構造としての凸部を形成することを特徴とする請求項7に記載の電気光学装置の製造方法。   The step of etching the insulating layer includes etching the insulating layer between the adjacent first pixel electrode and the second pixel electrode to form a convex portion as the step structure. A method for manufacturing the electro-optical device according to claim 7. 前記絶縁層を形成する工程では、前記反射層側から順に、第1絶縁層、第2絶縁層、第3絶縁層を積層して形成し、
前記絶縁層をエッチングする工程では、前記第3絶縁層をエッチングして、前記第1画素電極及び前記第2画素電極とに対応した位置に第1開口を形成する工程と、
前記第1開口に露出した前記第2絶縁層をエッチングして、前記第1画素電極に対応した位置に第2開口を形成する工程とを含み、
前記画素電極形成工程では、前記第2開口において前記第1絶縁層上に前記第1画素電極を形成し、前記第1開口において前記第2絶縁層上に前記第2画素電極を形成することを特徴とする請求項7乃至9のいずれか一項に記載の電気光学装置の製造方法。
In the step of forming the insulating layer, the first insulating layer, the second insulating layer, and the third insulating layer are stacked in order from the reflective layer side,
Etching the insulating layer, etching the third insulating layer to form a first opening at a position corresponding to the first pixel electrode and the second pixel electrode;
Etching the second insulating layer exposed in the first opening to form a second opening at a position corresponding to the first pixel electrode;
In the pixel electrode forming step, the first pixel electrode is formed on the first insulating layer in the second opening, and the second pixel electrode is formed on the second insulating layer in the first opening. The method of manufacturing an electro-optical device according to claim 7, wherein the electro-optical device is a manufacturing method.
前記基板上に形成された第3の画素をさらに有し、
前記第3の画素は、前記反射層と、前記対向電極と、前記反射層と前記対向電極との間に設けられた、前記絶縁層と、第3画素電極と、前記機能層とを含み、
前記絶縁層をエッチングする工程では、前記反射層と前記第3画素電極との間の前記絶縁層の第3の膜厚と、前記絶縁層の前記第1の膜厚及び前記第2の膜厚とが異なるように、前記絶縁層をエッチングすると共に、隣り合う前記第2画素電極と前記第3画素電極との間の前記絶縁層をエッチングして前記段差構造を形成することを特徴とする請求項7乃至10のいずれか一項に記載の電気光学装置の製造方法。
A third pixel formed on the substrate;
The third pixel includes the reflective layer, the counter electrode, the insulating layer, the third pixel electrode, and the functional layer provided between the reflective layer and the counter electrode,
In the step of etching the insulating layer, a third film thickness of the insulating layer between the reflective layer and the third pixel electrode, the first film thickness, and the second film thickness of the insulating layer. And the step of forming the step structure by etching the insulating layer and etching the insulating layer between the second pixel electrode and the third pixel electrode adjacent to each other. Item 11. The method for manufacturing an electro-optical device according to any one of Items 7 to 10.
前記基板上において、前記第1画素電極、前記第2画素電極、前記第3画素電極と対応するように前記反射層を形成する工程を有し、
前記反射層を形成する工程では、前記基板と前記段差構造との間の前記反射層を除去する工程を含むことを特徴とする請求項11に記載の電気光学装置の製造方法。
Forming the reflective layer on the substrate so as to correspond to the first pixel electrode, the second pixel electrode, and the third pixel electrode;
12. The method of manufacturing an electro-optical device according to claim 11, wherein the step of forming the reflective layer includes a step of removing the reflective layer between the substrate and the step structure.
請求項1乃至6のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1. 請求項7乃至12のいずれか一項に記載の電気光学装置の製造方法を用いて形成された電気光学装置を備えたことを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device formed using the method for manufacturing an electro-optical device according to claim 7.
JP2013126341A 2013-06-17 2013-06-17 Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus Active JP6201442B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013126341A JP6201442B2 (en) 2013-06-17 2013-06-17 Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013126341A JP6201442B2 (en) 2013-06-17 2013-06-17 Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2015001635A true JP2015001635A (en) 2015-01-05
JP6201442B2 JP6201442B2 (en) 2017-09-27

Family

ID=52296181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013126341A Active JP6201442B2 (en) 2013-06-17 2013-06-17 Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP6201442B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783377A (en) * 2018-07-31 2020-02-11 乐金显示有限公司 Display device
CN110783480A (en) * 2018-07-30 2020-02-11 苹果公司 Organic light emitting diode display with structured electrodes
EP4033475A4 (en) * 2019-10-28 2023-10-18 Canon Kabushiki Kaisha Organic device, method for manufacturing same, display device, photoelectric conversion device, electronic apparatus, illumination device, and mobile body

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007188653A (en) * 2006-01-11 2007-07-26 Seiko Epson Corp Light emitting unit and electronic apparatus
JP2009134067A (en) * 2007-11-30 2009-06-18 Seiko Epson Corp Method for manufacturing electrooptical device, and electrooptical device
JP2010056015A (en) * 2008-08-29 2010-03-11 Fujifilm Corp Display device and method of manufacturing the same
JP2010211984A (en) * 2009-03-09 2010-09-24 Seiko Epson Corp Organic el device, method for manufacturing the same, and electronic apparatus
US20120112172A1 (en) * 2010-11-04 2012-05-10 Sony Corporation Display device, method of manufacturing display device, and electronic apparatus
US20120248475A1 (en) * 2011-03-31 2012-10-04 Sony Corporation Display unit and method of manufacturing the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007188653A (en) * 2006-01-11 2007-07-26 Seiko Epson Corp Light emitting unit and electronic apparatus
JP2009134067A (en) * 2007-11-30 2009-06-18 Seiko Epson Corp Method for manufacturing electrooptical device, and electrooptical device
JP2010056015A (en) * 2008-08-29 2010-03-11 Fujifilm Corp Display device and method of manufacturing the same
JP2010211984A (en) * 2009-03-09 2010-09-24 Seiko Epson Corp Organic el device, method for manufacturing the same, and electronic apparatus
US20120112172A1 (en) * 2010-11-04 2012-05-10 Sony Corporation Display device, method of manufacturing display device, and electronic apparatus
JP2012114073A (en) * 2010-11-04 2012-06-14 Sony Corp Display device, method of manufacturing display device, and electronic apparatus
US20120248475A1 (en) * 2011-03-31 2012-10-04 Sony Corporation Display unit and method of manufacturing the same
JP2012216338A (en) * 2011-03-31 2012-11-08 Sony Corp Display device and method for manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783480A (en) * 2018-07-30 2020-02-11 苹果公司 Organic light emitting diode display with structured electrodes
US11211587B2 (en) 2018-07-30 2021-12-28 Apple Inc. Organic light-emitting diode display with structured electrode
TWI768227B (en) * 2018-07-30 2022-06-21 美商蘋果公司 Display, method of forming the same, and electronic device
CN110783480B (en) * 2018-07-30 2024-04-05 苹果公司 Organic light emitting diode display with structured electrodes
CN110783377A (en) * 2018-07-31 2020-02-11 乐金显示有限公司 Display device
EP4033475A4 (en) * 2019-10-28 2023-10-18 Canon Kabushiki Kaisha Organic device, method for manufacturing same, display device, photoelectric conversion device, electronic apparatus, illumination device, and mobile body

Also Published As

Publication number Publication date
JP6201442B2 (en) 2017-09-27

Similar Documents

Publication Publication Date Title
JP6119437B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP6182985B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP6286941B2 (en) LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE MANUFACTURING METHOD, ELECTRONIC DEVICE
US11201315B2 (en) Electro-optical device with a luminance adjustment layer
JP2019153411A (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
JP6724973B2 (en) Light emitting device and electronic device
JP6525081B2 (en) Electro-optical device and electronic apparatus
JP6428822B2 (en) Electro-optical device and electronic apparatus
JP6201442B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP6721083B2 (en) Electro-optical device and electronic equipment
KR20180077856A (en) Electroluminescent Display Device
JP6620860B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP2020061377A (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
JP6458886B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
JP6915734B2 (en) Light emitting device, manufacturing method of light emitting device, electronic device
JP6933231B2 (en) Light emitting device, manufacturing method of light emitting device, and electronic equipment

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160518

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160616

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170214

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170814

R150 Certificate of patent or registration of utility model

Ref document number: 6201442

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150