JP2014528666A

JP2014528666A - リソース・プーリング増幅器

Info

Publication number: JP2014528666A
Application number: JP2014533685A
Authority: JP
Inventors: デラノ，ケイリー・エル
Original assignee: クレヴェック・コーポレーション
Priority date: 2011-09-30
Filing date: 2012-09-26
Publication date: 2014-10-27
Also published as: EP2761743A4; US20130082771A1; US8773196B2; EP2761743A1; CN103828231A; CN103828231B; JP6421136B2; USRE47383E1; JP2016106487A; WO2013049212A1; EP2761743B1

Abstract

本明細書ではリソース・プーリング増幅器と呼ぶ新しい種類の増幅器は、共有によって実装された少なくとも１つのインダクタの拡張使用をもたらす。この共有は、２つ以上の負荷端子間での１つ若しくは複数のインダクタの同時切り替えによる共有、又は異なる時点における２つ以上の目的のための１つ若しくは複数のインダクタの使用による共有のいずれかである。また、負荷要求を監視し、１つ又は複数のインダクタを必要な時にのみ（他の負荷に関するインダクタ・サイクルは放置して）使用することによって、１つ又は複数のインダクタを共有してもよい。更に、１つのシステムで２つ以上の負荷が同時に必要ではない場合等には、インダクタ共有を異なる適用要件中に実装できる。これらの種類の共有は、組み合わせてよい。【選択図】図１

Description

本発明は、電力増幅器に関する。

異なるトレードオフで使用可能な多くの異なる種類の電力増幅器がある。ＡＢ級増幅器は、その高線形性及び低価格構造は良好であるものの、電力散逸が大きい。ほとんどのＤ級増幅器は、出力インダクタの費用がかかり、ＥＭＩに関する問題を生じる場合があるが、電力散逸が小さい。場合によっては、ＡＢ級増幅器の電源電圧をＤ級調整器で修正することにより、ＡＢ級増幅器の利益の一部及びＤ級増幅器の利益の一部を得る。

電源生成回路構成では、１つのインダクタを多数の出力で共有するために、単一インダクタ・マルチ出力（Ｓ１ＭＯ）調整器を使用してきた。しかし、これらの調整器はこれまで、他の機能で使用する際に増幅器としての使用には成功していない。また、本開示では、ＰＤＭ増幅器等、Ｄ級増幅器の非ＰＷＭ（パルス幅変調）の変形体は、まとめてＤ級の分類に含める。

高効率というＤ級増幅器の利点を有する一方で、費用を低く、ＥＭＩ問題も少ない増幅器が求められている。

本発明によれば、本明細書ではリソース・プーリング増幅器と呼ぶ新しい種類の増幅器は、共有によって実装された少なくとも１つのインダクタの拡張使用をもたらす。この共有は、２つ以上の負荷端子（例えばブリッジ構成、若しくは異なる極性条件を有する２つの異なる負荷端子）間での１つ若しくは複数のインダクタの同時切り替えによる共有、又は異なる時点における２つ以上の目的のための１つ若しくは複数のインダクタの使用による共有のいずれかである。異なるクロック位相に応じて使用を割り当てること等によって、１つ又は複数のインダクタを共有できる。また、負荷要求を監視し、１つ又は複数のインダクタを必要な時にのみ（他の負荷に関するインダクタ・サイクルは放置して）使用することによって、１つ又は複数のインダクタを共有してもよい。更に、１つのシステムで２つ以上の負荷を同時に駆動する必要がない場合等には、インダクタ共有を異なる適用要件中に実装できる。これらの種類の共有は、組み合わせてよい。

本発明は、添付の図面に関連する以下の詳細な説明を参照することによってよりよく理解されるであろう。添付の図面は、あらゆる目的のために本明細書に援用される。

図１は、従来の設計のＳ１ＭＯステレオ・ヘッドホン増幅器の一例の概略ブロック図である。図２は、本発明による共有機能インダクタを有するデバイスの汎用回路図である。図３は、本発明を組み込んだステレオ・オーディオ・ヘッドホン増幅器及びＤＣ−ＤＣ変換器の出力段の概略図である。図４は、図３の回路に関する、正弦曲線の一部に関する入力電圧対出力電圧のグラフである。図５は、信号動作が０ボルトを通る間の入力電圧対出力電圧のグラフである。図６は、出力電圧のＦＦＴのグラフである。図７は、本技術の一実施例に関する、図２の簡略化バージョンである。図８は、図７の増幅器の出力波形のグラフである。図９は、負荷の両端子が同時に駆動される一実施形態の出力段の図である。図１０は、図９からの回路の入力出力波形のグラフである。図１１は、図９の回路から得られる周波数領域結果のグラフである。図１２は、従来技術のＢＯＭ及びブーストした応用例のブロック図を示すための概略図である。図１３は、図７の実施例に基づく、図１２に対する本発明によるＢＯＭの利点の概略図である。

Ｓ１ＭＯ増幅器の先行技術による実装形態を図１に示す。本明細書で説明する番号の付いた構成要素は、特定の請求項の要素に対応する。Ｓ１ＭＯ増幅器のこの実施形態は、二重増幅器として例示する場合は不安定性の問題により、この形態では実装されない。この設計では、電源Ｖ１３によってインダクタＬ２を正方向又は負方向に帯電させる。これは、正電荷の場合はスイッチＳ８と共にスイッチＳ９をオンすることによって、又は負電荷の場合はスイッチＳ４と共にスイッチＳ２をオンにすることによって行われる。インダクタＬ２を帯電させた後、Ｓ４及びスイッチＳ１２をオンにすることによってインダクタＬ２を放電させ、これによってＬ２は、キャパシタＣ１３及び負荷Ｒ２０内に放電する。その後、スイッチＳ１をオンにすることにより、インダクタの残余電流を保持する。次に別の帯電サイクルを実施し、Ｓ４及びスイッチＳ１１をオンにすることによって第２の放電が起こり、これによってＬ２は、キャパシタＣ２及び負荷Ｒ１内に放電する。その後、Ｓ１を再度オンにすることにより、インダクタ電流を保持する。次に、全サイクルを繰り返す。両負荷のフィードバックは、スイッチを制御する変調器（及び量子化器）にフィードバックされる。ステレオチャンネル間を連結するインダクタの残余電流による不安定性の問題こそが、本設計時の実装を妨げてきたものである。

新規の技術の汎用バージョンを図２に示す。分かりやすくするために、従来設計のスイッチ制御器は図示しない。本明細書で説明する本発明に従ってスイッチを操作するために、スイッチ制御が含まれる。入力信号が変調器に印加され、変調器の出力は量子化器に供給される。この量子化器は、変調器の一部として見ることができる。量子化器はいくつかのスイッチを駆動し、これらのスイッチは、図示しかつ本明細書で説明するように、インダクタＬ２及び負荷Ｒ２０に接続される。この負荷は、この負荷の端子に接続されたフィルタリング・キャパシタＣ９、Ｃ１３を有してよい（本明細書ではフィルタリング・キャパシタは、接地に接続して示すが、負荷に接続してもよい）。負荷を通る信号は、変調器及び任意に量子化器の両方に、増幅器フィードバックの一部としてフィードバックされる（全経路図示せず）。

変調器及び量子化器は、本新規技術と齟齬をきたすことなく多くの様式で実装できる。変調器はノイズ整形を使用することも、ノイズ整形を使用しないこともある。制御はＰＷＭを使用することも、ＰＤＭ又は別の変調方式を使用することもある。時間ステップは個別であることも、個別ではないこともある。スイッチを制御する方法は多数存在し、これらの方法を本新規技術に含めるものとする。

特に図２を参照すると、負荷Ｒ２０は、第１の負荷端子（左）及び第２の負荷端子（右）、第１の負荷端子から変調器及び任意に量子化器への第１のフィードバック経路、並びに第２の負荷端子から変調器及び任意に量子化器への第２のフィードバック経路を有する。量子化器は、インダクタＬ２及び負荷Ｒ２０を通る電力を配向する複数のスイッチの開放及び閉鎖を制御するよう、動作可能に連結され、これに応答する。変調器は、変調器への信号入力に応答する。

更に、インダクタＬ２は第１の端子（左）及び第２の端子（右）を有し、複数のスイッチは以下のように配置される。第２のスイッチＳ２を第２のインダクタ端子とＤＣ電源Ｖ１３との間に連結し、第３のスイッチＳ３を第２の負荷端子と接地との間に連結し、第４のスイッチＳ４を第１のインダクタ端子と接地との間に連結し、第５のスイッチＳ５を第１の負荷端子と接地との間に連結し、第７のスイッチＳ７を第２のインダクタ端子と第２の負荷端子との間に連結し、第８のスイッチＳ８を第２のインダクタ端子と接地との間に連結し、第９のスイッチＳ９を第１のインダクタ端子とＤＣ電源Ｖ１３との間に連結し、第１０のスイッチＳ１０を第１のインダクタ端子と第２の負荷端子との間に連結し、第１１のスイッチＳ１１を第１のインダクタ端子と第１の負荷端子との間に連結し、第１２のスイッチＳ１２を第２のインダクタ端子と第１の負荷端子との間に連結する。バイパスとして、第１のキャパシタＣ１３を第１の負荷端子と接地との間に連結し、第２のキャパシタＣ９を第２の負荷端子と接地との間に連結する。この回路は、ここで説明するように、インダクタＬ２及び負荷Ｒ１０の周りに再構成可能なリソースを形成する。

スイッチの操作は、Ｓ９及びＳ８の両方をオンにすることによってインダクタＬ２を帯電させる第１の段階を含む。Ｌ２を帯電させる代替方法は、Ｓ２及びＳ４をオンにして反対極性であるインダクタ電流を生成するものである。次に、インダクタＬ２に蓄積した電流は、Ｓ７及びＳ１１又はＳ１２及びＳ１０を通って完全に又は部分的に負荷Ｒ２０内へと解放される。放電の第２の方法は、Ｓ４と、Ｓ５と共にＳ７又はＳ３と共にＳ１２のうちの一方とをオンにするものである。放電の第３の方法は、Ｓ８と、Ｓ５と共にＳ１０又はＳ３と共にＳ１１のうちの一方とをオンにするものである。放電の第４の方法は、Ｓ９と、Ｓ５と共にＳ７又はＳ３と共にＳ１２のうちの一方とをオンにするものである。第５の放電方法は、Ｓ２と、Ｓ５と共にＳ１０又はＳ３と共にＳ１１のうちの一方とをオンにするものである。第４の放電法及び第５の放電方法により、インダクタＬ２の電圧が電源Ｖ１３によって増大するため、負荷Ｒ２０への最大電力伝達が可能となる。これは、電圧ブーストを実現するのに良い方法である。放電段階の後、１つの増幅器のみがオンの場合、Ｓ４及びＳ８をオンにするか又はＳ２及びＳ９をオンにすることによってインダクタＬ２を短絡することで、インダクタ残余電流を（これが存在する場合は）保持できる。更なるスイッチＳ１を追加して使用することもできるが、これは必要ではない。２つ以上の増幅器を同時に使用する場合、Ｌ２に接続した全てのスイッチを開放して、寄生スイッチダイオードにインダクタ端子をクランプさせることにより、残余電流をゼロ化する。このインダクタ端子は、インダクタ残余電流からの増幅器間のクロストークによって生じることがある安定性の損失を回避するために重要である。インダクタからの放電を可能にするためのスイッチを有する更なる負荷を、Ｌ２の端子のいずれかに接続でき、これによってＳ２、Ｓ９、Ｓ４、Ｓ８を共有可能にする。

操作の代替モードでは、Ｓ７、Ｓ５又はＳ１２、Ｓ３のいずれかをオンにして保持する。次に、Ｓ４、Ｓ９は（量子化器からの制御信号に依存して）交替し、Ｄ級スイッチング波形を生成する。このスイッチング・パターンは、インダクタＬ２、Ｓ７又はＳ１２のいずれか及びＣ１３又はＣ９のいずれか（どのスイッチがオンであったかによる）を通ってフィルタリングされる。これによって、従来のＤ級増幅器動作モードが生成される。Ｓ７とＳ５の組及びペアＳ１２とＳ３の組のオン状態を交互にすることで、Ｄ級パターンは、どの負荷の側を駆動するかを変更できる。変調器及び場合によっては量子化器に差動信号のみをフィードバックするので、差動出力信号を線形にすることができる。負荷の各半分の出現は、入力信号の整流バージョンとして現れる、フィルタリングされた出力である。整流されず、フィルタリングもされない差動信号は、Ｄ級モードのこの交互の動作を可能にする。

従来のＤ級動作モードとは異なり、この動作モードはレール電圧を超えることができる。Ｓ１０、Ｓ１１又はＳ７、Ｓ１２を使用して両負荷端子を放電する場合は、これは自然に発生する。上記整流アプローチを使用すると、スイッチ動作の更なる明確化がここで実現される。Ｓ４、Ｓ９をＤ級増幅器として動作させた後、出力信号がＶ１３で提供される電圧に接近した時に更なるモードをオンにして、Ｖ１３を超えて動作させる。このモードでは、Ｓ９はオン状態に保持され、Ｓ８はＳ７（Ｓ５がオン状態に保持される間）又はＳ１２（Ｓ３がオン状態に保持される間）のいずれかと共に交替する。これにより、出力信号がＶ１３によって供給される電圧を超えることができるようになる。次の実施例では、更なる詳細を提供する。ここに示すインダクタ値、キャパシタ値及び電源電圧値は、様々な実施形態において変更できることに留意されたい。また、スイッチの対称性は、本新規技術によって包含されるものとする。例えばブースト・モードでは、Ｓ４、Ｓ１０（Ｓ５をオン状態に保持）又はＳ１１（Ｓ３をオン状態に保持）が交替する間、Ｓ２をオン状態に保持し得る。

これらのモードのいずれも、同じ帯電インダクタＬ２を共有し、Ｓ２、Ｓ９、Ｓ４、Ｓ８を共有して、一緒に合わせることができる。

本発明のいくつかの実施例を、動作の説明と共に以下に示す。構成及び動作の理解は、ＡＢ級増幅器、Ｄ級調整器及び増幅器（ブリッジ構成及びシングルエンド構成の両方に対する様々なアーキテクチャ）、Ｓ１ＭＯ調整器、増幅器切り替えの連続動作モード及び不連続動作モード、増幅器技術、オーディオ技術並びにデルタ・シグマ変換器概念を前提とする。保護ダイオード等の更なる回路構成もこれらの実施例に必要であるが、簡単にする目的で一部の場合では図示しない。

図２のスイッチ構成は冗長性を有し、以下の実施例で示すように用途に応じて簡略化できる。信号を負荷の両端子に接続することに加えて、インダクタは異なる負荷にスイッチングできる。これは、全ての負荷が同時にフィルタリング信号を有するように時間交替することにより行うことができる。これは、インダクタが別の負荷がオフになった時に異なる負荷に接続されるようにモード交替することによっても行うことができる。これらの一部を以下の実施例に示す。

実施例１：高効率ステレオ・ヘッドホン増幅器及び１つの追加ＤＣ電源
図３は、追加ＤＣ電源を有する、接地中心（ｇｒｏｕｎｄ−ｃｅｎｔｅｒｅｄ）ステレオ・オーディオ・ヘッドホン増幅器の電力段を示す。この実施例では、増幅器はインダクタを帯電させ、次に負荷１（Ｒ２０）内に放電する。次に増幅器は、再度インダクタを帯電させ、次に負荷２（Ｒｌ）内に放電する。最後に増幅器は、インダクタを帯電させ、負荷３（Ｒ２）内に放電する。次にこのサイクルを負荷１に戻って繰り返す。

この実施例では、帯電はＳ９、Ｓ４、Ｓ２、Ｓ８によって行う。これらのスイッチは、全ての出力間で共有される。インダクタは、Ｓ８、Ｓ９を閉鎖することで、又はＳ２、Ｓ４を閉鎖することで、いずれの極性にも帯電できる。

放電は、どの負荷を使用しているかに依存する。Ｒ２０に関して、この実施例では、放電は、Ｓ４と、Ｓ５と共にＳ７又はＳ３と共にＳ１２のいずれかとをオンにすることによって行う。Ｒ２０に関して、この実施例では、放電はＳ４及びＳ１２をオンにすることによって行う。Ｒ１に関して、この実施例では、放電はＳ１１及びＳ１１をオンにすることによって行う。Ｒ２に関して、この実施例では、放電はＳ８及びＳ１６をオンにすることで行う。図１に示す構成とは異なり、スイッチＳ１はない。問題のあるクロスカップリングをチャンネル間に生じさせるスイッチをインダクタにわたって使用する代わりに、Ｓ９、Ｓ４、Ｓ２、Ｓ８は、クロックの一部において各サイクルの終わりで開放され、インダクタを完全に放電し、異なる増幅器間同士のインダクタ電流の形態のいずれのメモリを除去する。スイッチは当然、電源又は接地へのダイオードを有するパワーＦＥＴにより実装される。これらのダイオードは、残存するインダクタ電流のほとんどを電源へと再循環させる。ＦＥＴ寄生ダイオードと同様の構成のショットキーダイオード又は制御スイッチを使用して、本新規技術と齟齬をきたすことなく寄生ダイオードによる一連の損失を低減できた。

インダクタ帯電スイッチは、他の増幅器と共有できる。共有が発生した時にこれらの増幅器がオフである場合、スイッチＳ５、Ｓ１１、Ｓ１４は、Ｌ２を他の目的で使用している時にＳ１２、Ｓ１１、又はＳ１６の寄生ダイオードを通じた連結を防止するために使用できる任意スイッチとして提供される。

増幅器は３つの出力、即ちヘッドホン用の２つの出力及びＤＣ−ＤＣ出力用の１つの出力を有し、この実施例では、これらをそれぞれ抵抗Ｒ２０、Ｒｌ、Ｒ２によってモデル化した。図４、５、６は、ヘッドホン出力のうちの１つに関して本発明で達成した複数種の性能の例を示す。図４は、ゼロからピークのヘッドホン実施例の２つの入力電圧及び１つの出力電圧を示す。図５は、信号が０Ｖを通る際のヘッドホン実施例の入力電圧及び１つの出力電圧の両方を示す。図６は、ヘッドホン実施例の出力電圧のうち１つの高速フーリエ変換（ＦＦＴ）及びＡ重み付き出力電圧を示す。ＦＦＴビンの大きさは２００Ｈｚであり、従ってこのＡ重み付きＳＮＲは、１００ｄＢよりも大きい。Ａ重み付き低周波数の増加は、開始時の時間領域過渡電流によるものにすぎない。

実施例２：電源端子（ＶＣＣ及び／又はＧＮＤ）を超える出力電圧に関する能力を有する１つのインダクタを使用したブリッジ高効率増幅器
この新規技術アーキテクチャでは、実施例１で実装したように、インダクタ電流は増幅器において著しく高い電力散逸を引き起こすことがある。例えば、連続ブースト・モードで動作させる場合でさえ、インダクタが負荷５０％の時点で負荷に接続される場合、平均電流は約２倍の負荷電流となり得る。インダクタが多くの負荷の間で循環する場合、インダクタのピーク電流は極めて高くなることがある。というのは、インダクタは典型的には各サイクルのうち短い割合の間だけ負荷に接続され、インダクタは通常、チャンネル間のクロストークを低減するために完全に放電されるからである。このことは、ヘッドホン等の小さな出力電流を有する負荷においては許容可能であるが、高出力電力負荷の場合は負荷を変更するのが望ましい。従って、交替クロック・サイクルを使用して、実施例１で行ったのと同様にインダクタを他のチャンネルと共有していない場合、増幅器を連続モードで使用する方がよく、これによって増幅器全体の効率が向上する。連続モードは、信号のピーク又は必要に応じて信号の他の部分で使用できる。

この回路構成によって、負荷の両端子に同時に又は独立してスイッチングするインダクタ放電段階が可能となる。図２では、負荷の両端子は、Ｓ１０／Ｓ１１又はＳ７／１２で放電が行われた時に駆動される。独立した負荷端子は、放電経路がインダクタに連結された１つのスイッチのみを使用する時に駆動され、Ｓ３又はＳ５は他の端子を接地する。

Ｄ級増幅器より優れたこの種類の増幅器の利点は、電源電圧によって制限されないことである。負荷を駆動するための両方の技術（両方の端子を駆動する、又は端子を独立して駆動する）は、電源電圧を超えることができるが、端子を独立して駆動するにはより明確化が要求される。図７に示される、図２によるスイッチのサブセットを使用して、強化されたた出力が生成された。

図７の番号をたどると、複数のスイッチは、第２のインダクタ端子とＤＣ電源との間に連結された第２のスイッチ、第２の負荷端子と接地との間に連結された第３のスイッチ、第１のインダクタ端子と接地との間に連結された第４のスイッチ、第１の負荷端子と接地との間に連結された第５のスイッチ、第２のインダクタ端子と第２の負荷端子との間に連結された第７のスイッチ、第２のインダクタ端子と接地との間に連結された第８のスイッチ、第２のインダクタ端子と第１の負荷端子との間に連結された第１２のスイッチ、第１の負荷端子と接地との間に連結された第１のキャパシタ、及び第２の負荷端子と接地との間に連結された第２のキャパシタを含む。

インダクタ帯電段階は、スイッチＳ９及びスイッチＳ８により行われるか、その代替としてスイッチＳ２及びスイッチＳ４により行われる。この実施例における放電は、ユーザがレール（Ｖ１３）未満か、レール（Ｖ１３）と交わる／レール（Ｖ１３）を超えるかどうかに依存する。レール未満の場合、Ｓ４及びＳ９を交替させ、スイッチＳ５と共にスイッチＳ７をオンにするか、又はＳ３と共にＳ１２をオンにする。Ｖ１３の電圧を交差させ、Ｖ１３の電圧を超えるために、Ｓ９をオンにする。次に、Ｓ８はＳ７又をＳ１２と交替させる。Ｓ７がＳ８と交替した場合、Ｓ５が保持される。Ｓ１２がＳ８と交替した場合、Ｓ３が保持される。

図８では、２Ｖ電源及び接地を有するブリッジ増幅器による時間領域出力波形を示す。この実施例では、増幅器は、ゼロ交差を達成するために非連続モードに変更したが、ゼロ交差のための連続モードのままであってもよい。

この結果得られたシングルエンド負荷出力端子信号は、入力信号の整流バージョンに似ている。しかし、差動信号はきれいな正弦曲線であり、差動フィードバックは共通モード成分を除去し、線形性を保証する。

信号が適用電源レールに達する場合、Ｄ級増幅器は難点を有し、クリップする。本回路構成は、レールに達し、これを高効率で超えることができる。

従来のＤ級増幅器は、２つのブリッジ出力をフィルタリングするのに２つのインダクタを必要とする。更に、クリッピングを防止するためにより高い電圧が望ましい場合、電源をブーストするために第３のインダクタが必要となることが多い。本発明によれば、ブリッジ出力波形は、１つのインダクタのみで実装でき、利用可能な供給電圧を超えることができる。従来アプローチに対するこの新しいアプローチのＢＯＭの利益を、図１２対図１３で比較する。

図７では、Ｓ２、Ｓ８、Ｓ９、Ｓ４は、図３で行ったのと同様に追加のスイッチを追加することにより、更なる増幅器で共有できる。いくつかの出力は、異なるクロック位相を共有することによって同時にオンであってもよく、他の出力は、独立してオンにしてより高効率の連続モードで動作できる。

実施例３：上記ヘッドホン又はＡＢ級、Ｇ級若しくはＨ級ヘッドホンのための電源レールを有する共有高効率ブリッジ増幅器
携帯電話では、高出力増幅器及びヘッドホン増幅器は、同時には（もしあったとしても）ほとんど使用されない。従って、インダクタは両方の目的で使用できる（上述の両実施例はインダクタを共有できる）。両方がオンである場合、変調器の安定性は、更なるＡＢ級増幅器を追加する等によって高出力スピーカ増幅器がインダクタを使用しないモードで動作することを要求し得る。

新しい携帯電話の多くは、正電源電圧及び負電源電圧を追加することによってヘッドホンが給電されるアーキテクチャを採用している。インダクタを使用してこれらのレール（第１の実施例と同様であるが、固定ＤＣ出力電圧を単に出力する）を生成することもできる。

実施例４：両負荷端子への放電
両負荷端子へ放電することも可能である。このアプローチの実施例を図９に示す。図９における構成要素の番号をたどると、複数のスイッチは、第１のインダクタ端子と接地との間に連結された第４のスイッチ、及び第１の負荷端子と接地との間に連結された第５のスイッチ、並びに第２のインダクタ端子と第２の負荷端子との間に連結された第７のスイッチ、第２のインダクタ端子と接地との間に連結された第８のスイッチ、第１のインダクタ端子とＤＣ電源との間に連結された第９のスイッチ、第１のインダクタ端子と第２の負荷端子との間に連結された第１０のスイッチ、第１のインダクタ端子と第１の負荷端子との間に連結された第１１のスイッチ、第２のインダクタ端子と第１の負荷端子との間に連結された第１２のスイッチ、第１の負荷端子と接地との間に連結された第１のキャパシタ、及び第２の負荷端子と接地との間に連結された第２のキャパシタを備える。

この実施形態では、変調器、量子化器及びフィードバック要素は、上述の実施例と同様に挙動を示す。この実施形態では、インダクタＬ２は、スイッチＳ９、Ｓ８及び電源Ｖ１３を使用して常に同じ方向に帯電する。次に、インダクタＬ２は、スイッチＳ７、Ｓ１２を使用して、又はスイッチＳ１０、１１を使用して負荷Ｒ２０及びキャパシタＣ１３、Ｃ９にわたって放電する。放電後、帯電段階にすぐに戻ることにより電流を無視でき、インダクタは、全てのスイッチを開放することによって完全に放電できるか、又はＳ４、Ｓ８をオンにすることによって保存できる。Ｒ２０の端子の共通モードは、当業者のための多くの技法を使用して制御でき、そのための情報は本明細書には示さない。

この実施形態のアプローチは、Ｖ１３が提供する電圧を超えることができ、接地を下回ることもできる。このアプローチを使用し、Ｓ４、Ｓ８をオンにするのと同様の技法で残余電流を保存することで、図１０に示す結果（入力及び出力が示される）並びに図１１に示す結果（ＦＦＴ）が達成された。Ｖ１３は０Ｖに接続されて５Ｖ出力を供給され、これによりこの出力波形は両方のレールを超えた。

本発明と公知の従来技術との間の相違の一部を以下に列挙する。
１．１つのインダクタを２つ以上の目的に使用すること。少なくとも１つの目的又は使用は信号増幅であり、２つ以上の増幅器を同時に使用する場合出力インダクタをサイクルの一部で開放して、インダクタのメモリを消去する。
２．負荷のいくつかがオフである時に、複数の負荷にわたってリソースを共有するために２つ以上のインダクタを共有すること（実施例の簡単な拡張）。
３．１つのインダクタを両負荷端子で共有すること。
４．共有又は単一インダクタ増幅器を使用して、電源電圧（ＶＣＣ又はＧＮＤ）を超えるフィルタリング出力信号を生成すること。
５．異なる信号出力レベルに対して、以下のモードのうちの２つ以上を変更してアクティブ状態とすること：
モード１−負荷に接続された放電サイクルのみを使用（帯電を負荷から切断）。
モード２−負荷に接続された帯電・放電サイクルの両方を使用（Ｄ級モード）。
モード３−負荷及び電源に接続された放電サイクルを使用。
６．異なる負荷で同じインダクタを使用して上記２つ以上のモード間でスイッチングすること。
７．出力信号を全波整流化すること（又はほぼ全波整流化すること）、及び出力信号の異なる部分で上記２つ以上のモードを使用できること。
８．インダクタと負荷との間にスイッチを配設し、固定電圧（例えば−ＧＮＤ）へのもう一方の側の負荷にスイッチを有すること。

上記の点は、本発明に対する限定を意図したものではなく、単にいくつかの特徴を強調することを意図したものである。変形形態が可能であり、それらを包含することを意図する。いくつかの例は、変調器及び／又は量子化器設計に対する変形形態、帯電／放電の実装方法に関する変形形態、並びにこの回路構成を実装するために使用されるプロセス技術である。フィードバック信号の場所、インダクタ帯電及び放電サイクルのタイミング等に関する更なる変形形態可能である。上記例は、本質的に例示を意図する。本明細書の実施例のほとんどは、オーディオを対象としたものであるが、この種類の技術は、モータ・ドライバ等の多くの異なる形態の増幅にも適用可能である。

Claims

第１の負荷端子及び第２の負荷端子を有する負荷を具備する、回路デバイスであって、
少なくとも１つのインダクタ；並びに
前記インダクタ及び前記負荷に連結された、複数の制御可能なスイッチ
を備え、
前記スイッチは、前記負荷及び前記インダクタを通る経路を構成するためのものであり、
前記スイッチは、前記インダクタが出力信号を生成しながらプールされたリソースとなるよう、前記インダクタが複数の回路機能を実行できるようにするために構成される、回路デバイス。
前記負荷は、前記第１の負荷端子及び前記第２の負荷端子を有し、
変調器；
前記第１の負荷端子から前記変調器への第１のフィードバック経路；及び
前記第２の負荷端子から前記変調器への第２のフィードバック経路
を更に含み、
前記変調器は、前記インダクタ及び前記負荷を通る電力を配向する前記複数のスイッチの開放及び閉鎖を制御するよう、動作可能に連結され；
前記変調器は、前記変調器への信号入力に応答する、請求項１に記載の回路デバイス。
前記変調器は量子化器を含む、請求項２に記載の回路デバイス。
前記複数のスイッチは：
第２のインダクタ端子とＤＣ電源との間に連結された第２のスイッチ；
前記第２の負荷端子と接地との間に連結された第３のスイッチ；
第１のインダクタ端子と接地との間に連結された第４のスイッチ；
前記第１の負荷端子と接地との間に連結された第５のスイッチ；
前記第２のインダクタ端子と前記第２の負荷端子との間に連結された第７のスイッチ；
前記第２のインダクタ端子と接地との間に連結された第８のスイッチ；
前記第１のインダクタ端子と接地との間に連結された第９のスイッチ；
前記第１のインダクタ端子と前記第２の負荷端子との間に連結された第１０のスイッチ；
前記第１のインダクタ端子と前記第１の負荷端子との間に連結された第１１のスイッチ；
前記第２のインダクタ端子と前記第１の負荷端子との間に連結された第１２のスイッチ；
前記第１の負荷端子と接地との間に連結された第１のキャパシタ；及び
前記第２の負荷端子と接地との間に連結された第２のキャパシタ
を備え、
前記回路は、前記インダクタの周りに再構成可能なリソースを形成する、請求項＊に記載の増幅器回路デバイス。
前記インダクタは信号増幅に使用され、前記スイッチを用いて複数の前記負荷端子に交替して連結される、請求項２に記載の回路デバイス。
前記インダクタは信号増幅に使用され、前記スイッチを用いて複数の前記負荷に交替して連結される、請求項２に記載の回路デバイス。
前記回路デバイスは信号増幅器であり、
出力信号のレベルは、帯電及び放電サイクル中に電源電圧を超える、請求項２に記載の回路デバイス。
前記回路デバイスは、２つの負荷端子を有する整流ブリッジ増幅器であり、
前記インダクタを切り替えて、前記２つの負荷端子のそれぞれを歪みなしに駆動できる、請求項２に記載の回路デバイス。
前記回路デバイスは、前記第２の負荷端子が接地に連結されている間、前記第１の負荷端子上において前記インダクタからの信号の一部を受信し、前記第１の負荷端子が接地に連結されている間、前記第２の負荷端子上において前記インダクタからの信号の別の一部を受信する、請求項８に記載の回路デバイス。
第１の負荷端子及び第２の負荷端子を有する負荷を有する、回路デバイスであって、
少なくとも１つのインダクタ；
変調器；
前記第１の負荷端子から前記変調器への第１のフィードバック経路；
前記第２の負荷端子から前記変調器への第２のフィードバック経路；及び
前記インダクタ及び前記負荷に連結された、複数の制御可能なスイッチ
を備え、
前記スイッチは、前記負荷及び前記インダクタを通る経路を構成するためのものであり、
前記スイッチは、前記インダクタが出力信号を生成しながらプールされたリソースとなるよう、前記インダクタが複数の回路機能を実行できるようにするために構成され；
前記変調器は、前記インダクタ及び前記負荷を通る電力を配向する複数のスイッチの開放及び閉鎖を制御するよう、動作可能に連結され；
前記変調器は、前記変調器への入力信号に応答し；
前記複数のスイッチは：
第２のインダクタ端子とＤＣ電源との間に連結された第２のスイッチ；
前記第２の負荷端子と接地との間に連結された第３のスイッチ；
第１のインダクタ端子と接地との間に連結された第４のスイッチ；
前記第１の負荷端子と接地との間に連結された第５のスイッチ；
前記第２のインダクタ端子と前記第２の負荷端子との間に連結された第７のスイッチ；
前記第２のインダクタ端子と接地との間に連結された第８のスイッチ；
前記第２のインダクタ端子と前記第１の負荷端子との間に連結された第１２のスイッチ；
前記第１の負荷端子と接地との間に連結された第１のキャパシタ；及び
前記第２の負荷端子と接地との間に連結された第２のキャパシタ
を備え、
前記回路は、前記インダクタの周りに再構成可能なリソースを形成する、回路デバイス。
第１の負荷端子及び第２の負荷端子を有する負荷を有する、回路デバイスであって、
少なくとも１つのインダクタ；
変調器；
前記第１の負荷端子から前記変調器への第１のフィードバック経路；
前記第２の負荷端子から前記変調器への第２のフィードバック経路；及び
前記インダクタ及び前記負荷に連結された、複数の制御可能なスイッチ
を備え、
前記スイッチは、前記負荷及び前記インダクタを通る経路を構成するためのものであり、
前記スイッチは、前記インダクタが出力信号を生成しながらプールされたリソースとなるよう、前記インダクタが複数の回路機能を実行できるようにするために構成され；
前記変調器は、前記インダクタ及び前記負荷を通る電力を配向する複数のスイッチの開放及び閉鎖を制御するよう、動作可能に連結され；
前記変調器は、前記変調器への信号入力に応答し；
前記複数のスイッチは：
第１のインダクタ端子と接地との間に連結された第４のスイッチ；
前記第１の負荷端子と接地との間に連結された第５のスイッチ；
前記第２のインダクタ端子と前記第２の負荷端子との間に連結された第７のスイッチ；
前記第２のインダクタ端子と接地との間に連結された第８のスイッチ；
前記第１のインダクタ端子とＤＣ電源との間に連結された第９のスイッチ；
前記第１のインダクタ端子と前記第２の負荷端子との間に連結された第１０のスイッチ；
前記第１のインダクタ端子と前記第１の負荷端子との間に連結された第１１のスイッチ；
前記第２のインダクタ端子と前記第１の負荷端子との間に連結された第１２のスイッチ；
前記第１の負荷端子と接地との間に連結された第１のキャパシタ；及び
前記第２の負荷端子と接地との間に連結された第２のキャパシタ
を備え、
前記回路は、前記インダクタの周りに再構成可能なリソースを形成する、回路デバイス。