JP2014527213A - 電子機器用の電力管理 - Google Patents

電子機器用の電力管理 Download PDF

Info

Publication number
JP2014527213A
JP2014527213A JP2014517154A JP2014517154A JP2014527213A JP 2014527213 A JP2014527213 A JP 2014527213A JP 2014517154 A JP2014517154 A JP 2014517154A JP 2014517154 A JP2014517154 A JP 2014517154A JP 2014527213 A JP2014527213 A JP 2014527213A
Authority
JP
Japan
Prior art keywords
power
signal
power signal
level
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014517154A
Other languages
English (en)
Other versions
JP5816747B2 (ja
Inventor
ラヴィチャンドラン、クリシュナン
ケー. クリシュナムルシー、ハリシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2014527213A publication Critical patent/JP2014527213A/ja
Application granted granted Critical
Publication of JP5816747B2 publication Critical patent/JP5816747B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W52/00Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02Power saving arrangements
    • H04W52/0209Power saving arrangements in terminal devices
    • H04W52/0261Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0274Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Sources (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Remote Monitoring And Control Of Power-Distribution Networks (AREA)

Abstract

制御デバイスはセレクタとコントローラとを含む。セレクタは、電子製品のそれぞれの電力ドメインに供給するべき電力信号を選択する。コントローラは、セレクタ回路が選択した第1の電力信号のレベルを第1のターゲットレベルと比較して、第1の電力信号のレベルと第1のターゲットレベルとの差を減らすための第1の設定信号を生成する。コントローラ、セレクタ回路、および、電力ドメインは、電力信号を生成または出力する電力マネージャチップとは異なる同じチップ上に設けられている。
【選択図】図1

Description

ここに記載する1以上の実施形態は、電力管理に関する。
エレクトロニクス産業は、小型の消費者製品を提供する必要がある。この需要を満たすべく、消費者製品のコンピューティングプラットフォームは、高度に集積する必要があり、高度な集積には、電力供給および制御チップに対して大きな機能を設計する必要がある。
この複雑性のために、コンピューティングプラットフォームのそれぞれ異なるセグメントに、それぞれ別の電圧レールおよび電流レベルが必要となる。これら異なるレベルは、レール数、レール電圧、最大レール電流、および、その他の要素といったパフォーマンスの上で具体的に固定された別個の電圧レギュレータを利用して提供されてきた。それぞれ別の電圧レギュレータまたは調整アレイを、それぞれの種類の電子製品に提供する必要は、控え目に言っても非効率的で高価であることが既に証明されている。
電力管理システムの一実施形態を示す。 再構成可能な電力マネージャの1つの可能性のある構造を示す。 コントローラおよび電力ドメインの1つの可能な構造を示す。 コントローラのより詳しい例を示す。 電力制御方法に含まれる動作を示す。 再構成可能な電力マネージャの別の構造を示す。 再構成可能な電力マネージャの別の構造を示す。
図1は、スマートフォン、コンピュータタブレット、情報携帯端末、ネットブック、電子ブック、モバイルフォン、その他の種類の端末、グローバル・ポジショニング・システム、電子カメラ、メディアプレーヤ、その他の種類の電子機器等の電子製品で利用可能な電力管理システムの一実施形態を示す。
電力管理システムは、電力マネージャ10とコントローラ20とを含む。電力マネージャからの複数のレールを、図6および図7の点線が示すボード上に構成することができるが、各レールの電圧レベルは、コントローラによって、製品の複数の電力ドメイン30、30,…30のそれぞれに対して異なる種類の電圧を供給するように、プログラミングされてよい。電力ドメインは、それぞれ別の機能、回路、またはセグメントに対応したものであってよい。例えば、製品がスマートフォンである場合には、1つの電力ドメインが表示ユニットその他の出力デバイスに対応しており、別のドメインがプロセッサに対応しており、別のドメインがメディアプレーヤに対応しており、といったようになっていてよく、これら全てがそれぞれ別の電力要件を有していてよい。
上記に加えて、または上記の代わりに、電力ドメインは、異なる時点および/または異なる条件において動作するホスト製品の機能または回路に対応していてよい。たとえば一部の電力ドメインは、電力投入時または電力停止時のみに動作してもよい。他の電力ドメインは、連続して動作してもよい。同じ電力ドメインに属する回路または機能は、製品内の中央に位置する(centrally located)のではなく、別々の位置に配置されていてもよい。しかしこれら回路または機能は、共通の電力要件を共有しているがために、同じ電力または電流レールからの電力信号によって駆動されてよい。
電力マネージャは、コントローラ20によって電力ドメインのそれぞれに様々な種類の電力を出力するよう、独立して、選択的にイネーブルすることができる複数の電圧レギュレータを備えていてよい。電圧レギュレータは、さらに、コントローラによって、選択的におよび独立して再構成可能、および/または、組み合わせ可能としてよく、こうすることにより、電力管理システムを含む1つのチップを、それぞれ異なる動作特徴を有する様々な製品用に製造することができるようになる。このシステムを利用すると、製造業者は、たとえば、複数の製品に対して1つのチップのみを製造すればよくなり、各製品に固有の固定された構成を有するチップを開発する必要がなくなる。こうすることで、効率が増し、実質的にコストを減らしてチップを製造することができるようになるだろう。
一実施形態では、電圧レギュレータがそれぞれ別の電力ステージまたはスライスに含まれていてよい。例えば図示しているように、電力ステージまたはスライスは、コントローラ20が独立して、および、選択的にイネーブルできる複数のドライバおよび電界効果トランジスタ(FET)を含んでよい。ドライバおよびFETスライスは、供給可能な一定量の電流を提供してよい。一例では、スライス数が増えると、電流容量(current capability)も増える。後で詳述するように、一定の電圧ドメインに、より多くの電流を供給する場合には、ドライバ入力の様々な組み合わせを連結することができ、さらに、FET出力の様々な組み合わせも連結することができる。さらに、各レールの電圧レベルは、コントローラによって選択的に、および独立して再構成可能であり、こうすることにより、電力管理システムを含む1つのチップを、それぞれ異なる動作特徴を有する様々な製品用として製造することができるようになる。
コントローラ20は電力管理システムの一部として示されているが、他の実施形態では電力マネージャが、1つのチップ上に別個に設けられ、コントローラはオフチップで(たとえばマザーボードの上の別の位置または製品の一部に)設けられてもよい。この代わりに、コントローラには、製造時に限って電力マネージャを連結して、マネージャは、特定の製品の要件を満たすよう構成しておき、その後取り外してもよい。コントローラは、予め格納されている情報に基づいて、および/または、電力レールからのフィードバックに基づいて、電力マネージャを調節してもよいが、これに関しては後述する。
図2は、再構成可能な電力マネージャ10の1つの可能性のある構造を示す。この構造は、複数の制御回路(たとえばFET)12…12および制御レジスタ13のそれぞれに連結されたドライバ(DR)11…11のアレイを含んでいる。このレジスタは、たとえばイネーブル/ディセーブルレジスタを含んでよい。電力マネージャは、1つのチップに形成されてよく、ドライバへの入力と制御回路の出力とがチップの別々のノードに連結されていてよい。これらのノードは、たとえば、ピン、はんだバンプ、リード、もしくはその他の任意の地点、またはチップおよび外部回路へ、チップおよび外部回路から、もしくは、チップと外部回路との間で信号を搬送する経路ケーブルであってよい。もちろん、他の実施形態では、電力マネージャが別のやりかたで構成されてもよい。
この例では、ドライバ回路および制御回路の対応する対が、予め定められたタイプ(たとえば降圧型(buck-type))のDC−DC電圧変換器の電力ステージを形成してよい。さらに、各ドライバ回路を、制御レジスタ13から出力されるイネーブル信号によって選択的および独立してイネーブルしてもよい。イネーブル信号は、予め定められたバスプロトコル(例でありこれらに限定はされないが、シリアル・ペリフェラル・インタフェース(SPI)プロトコルまたはI2C(inter-integrated circuit)プロトコル)を利用してドライバに送信されてよい。
電力ドメインの要件によっては、ある時点で1つのドライバ回路のみをイネーブルすることもできる。これに代えて、ドライバ回路の全てまたはそのサブセットをイネーブルして、電力ドメインの要件に合致した、それぞれ異なる種類の電力を出力させることもできる。
さらに、各電力ステージが別々の電力出力を提供してもよいし、または、複数のステージの電力出力を組み合わせてもよい。これらのケースは、たとえば、ある電力ステージの最大電力レベルが、特定のドメインに供給される電力より低い場合に生じうる。複数の電力ステージの出力を合計することで、ドメイン要件を満たすことができる場合がある。
各制御回路12は、1以上の関連ドメインの負荷の要件(load requirements)に電力を供給するよう動作するトランジスタを含んでよい。制御回路(たとえばFET)は、ドライバ回路に助けられて、コントローラの論理ドメイン(設定)信号を電力出力に変換する。したがって例えば電力マネージャは、コントローラが提供する論理信号のための電力増幅器として動作してよい。
電力ステージの出力(電力信号P…P)は、たとえば、予め定められたそれぞれ異なる種類の電力または電力レベルに対応していてよい。これらのタイプの電力は、たとえば、特定の供給またはレール電圧(Vcc)または電圧の範囲、レールごとの固有最大電流(specific maximum current)、もしくは、これらの両方を含んでよい。一実施形態では、電力信号が、フルパワー、より低い電力、スリープモード、および/またはその他のモードのレベルの電力(other mode-level power)といった範囲でレベルを変化させてもよい。他の実施形態では、供給またはレール電圧が異なっているが、各電力ステージの出力においては、最大電流または通電容量が同じであってもよい。スマートフォンへの用途では、電流は500mAであってよい。
具体的な一例では、電力ステージの出力(電力信号P…P)が、対応する入力電圧が決定する予め定められた電圧レベルに対応していてよい。出力(P…P)は、コントローラからの設定信号のうち対応するものによって決定される可変デューティサイクルで波形を切り替えられてよい。設定信号は、パルス幅変調(PWM)信号であってよい。
図3は、コントローラ20および電力ドメインの1つの可能な構造を示す。この構造では、コントローラ20が、電力マネージャが設けられている同じチップには設けられておらず、当該チップから電力信号を受信することができるよう連結されている。(既に示唆したように、他の実施形態では、コントローラは、電力マネージャと同じチップに設けられていてよい。)さらに一実施形態では、電力ドメインおよびコントローラは、電力マネージャから出力される電力信号のうち対応するものを受信するピンまたはリード、および、マネージャの入力に連結された別のピンも有してよい同じチップ(たとえばシステムオンチップ(SOC))に含まれてよい。
その位置がオンチップであろうとオフチップであろうと、コントローラ20は、マルチプレクサ21、アナログ−デジタル変換器22、高度なデジタル電圧レギュレータ(VR)コントローラ(ADVC)23、統一電力コントローラ(UPC)24、および、UPCとオフチップの電力管理ユニット(PMU)との間のインタフェース25を含んでよい。図4は、コントローラのより詳しい実装例を示す。
一実施形態では、PMUおよびUPCは、システムオンチップ(SoC)内の電力状態を管理して、電子製品(たとえば電話器)のプラットフォーム全体の電力状態を示すことができる。この情報は次に、VRコントローラとの通信に適した電圧レベルに変換される。特定の状態の最大電力はUPCブロックに格納され、この情報を利用して、電力マネージャの最も効率のよい動作状態を決定して、プラットフォーム効率全体を向上させる。ある特定の1つの例では、PMUおよびUPCが、コントローラ12内の、またはコントローラ12に連結されている対応する制御レジスタをプログラミングすることで、様々なレールのレベルを決定してよい。
図3および図4を参照すると、マルチプレクサ21が、電力マネージャが出力する電力信号P…Pのそれぞれを受信するよう連結されている。動作においては、マルチプレクサは、信号を受信して各入力を選択する。選択信号は、たとえばVRコントローラ23によって生成されてよく、電力信号は、連続して、または、たとえば制御ソフトウェアにより特定される予め定められたスケジュールに基づいて、選択することができる。このソフトウェアは、コントローラ20および/または電力ドメインを含むチップ上に常駐してもよいし、もしくは、たとえば、PMU、プロセッサチップ、またはVRコントローラの内部の、または、PMU、プロセッサチップ、またはVRコントローラに連結されているメモリ27内に常駐していてもよい。あくまで例示であるが、メモリ27は、VRコントローラに連結されているものとして示されている。
図5に示すフローチャートを参照すると、あくまで例であるが、マルチプレクサへの第1の入力Pは、たとえばメモリ27内の制御ソフトウェアに基づいて選択されている。(ブロック510)。第1の入力が選択されると、電力信号Pがデジタル信号(またはワード)にコンバータ22によって変換される。(ブロック520)。デジタル信号は、たとえば電圧または電流で電力信号のレベルを示す。
次いで、デジタル信号をVRコントローラ23に入力するが、VRコントローラ23は、信号が示すデジタルレベルを、予め定められたターゲットまたは基準と比較する(電圧識別(ID)レベルT)。(ブロック530)。ターゲットレベルは、メモリ50に予め格納され、UPC24によってVRコントローラに提供されてよい。このレベルは、第1の電力ドメイン301の電力要件に合致する電力信号Pのレベルを定義するように設定される。
VRコントローラが実行する比較に基づいて、電力マネージャの出力である電力信号Pのレベルを調節する必要があるかを判断する。(ブロック540)。例えば、電力レベルPのレベルが、ターゲットレベルTから少しでもずれている、または、予め定められた量だけずれている場合、VRコントローラは、ずれを低減させて、第1の電力ドメインの電力要件によりよく合致させるために電力信号のレベルを調節する必要がある、と判断する。
ずれがあると判断されると、VRコントローラは、設定信号を電力マネージャに送信して、第1の電力ドメインの電力信号を調節する。(ブロック550)。設定信号は、調節に利用される予め定められた数のデジタル情報ビットを含んでよい。この信号の一例としては、パルス幅変調(PWM)信号があるが、他の実施形態では別のタイプの信号を利用することもできる。
設定信号の送信前または送信中に、イネーブル信号を電力マネージャに送信してよい。(ブロック560)。イネーブル信号は、たとえばVRコントローラまたはUPCから送信され、ドライバ回路をイネーブルして、調節された電力ドメイン信号を生成してよい。(一例として、UPCがイネーブル信号を生成するとして示されている)。イネーブル信号はイネーブルレジスタに格納されてもよいし、もしくは、イネーブルレジスタとは独立して、またはイネーブルレジスタを利用せずに、ドライバ回路に入力されてよい。
UPCはさらに、各電力信号レールに割り当てられるビット数を制御することで、位相を下げたり(phase shedding)領域の拡大縮小を実行したり、これらの処理を両方とも実行したりすることで、電力マネージャの効率を上げることもできる。たとえばUPCは、対象の特定のレールの電力状態情報を受信して、その動作状態における最大電流要件を決定してよい。各電力ステージまたはスライスが500mAにレーティングされており、動作状態がC6(たとえばIntelのまたはその他のタイプのプロセッサの複数の動作状態の1つ)であり、レールがスタンバイ状態に入っている場合には、UPCは、そのレールの電流要件で給電するためには1つのスライスで十分であると判断する。他のレールに連結されている、または、同じレールの一部を形成する全ての他のスライスをディセーブルして、最高の効率にすることもできる。
このような電力状態に入っている間は、必要な最低電圧も判断して、VRコントローラに対して電圧識別(VID)を命令して、要求されている状態を維持するのに必要な電圧を修正させてもよい。この例では、C6状態の間に、出力電圧も下げて、電圧ドメインが消費する漏れ電力を低減させる。これは、ADVCの制御レジスタによって行われ、UPCにより判断される。関連するドライバ回路をイネーブルすると、ドライバは自身の電力レベル出力を、設定信号、入力電圧に基づいて調節する(前述した通りである)。(ブロック570)。
電力信号Pを調節した後で、メモリ27の制御ソフトウェアが、電力信号の後続するものを選択するために信号をマルチプレクサに出力してよい。これに加えてまたはこれに代えて、VRコントローラおよびUPCは、電力ドメインの残りに対する電力信号を調節するために電力信号Pに行われる調節と類似した方法で協調することができる。この処理は、他の電力ドメインについても、メモリ50に予め格納されているターゲットレベルに従って行われてよい。(ブロック580)これら処理の最後に、電力マネージャ10が、各ドメインの電力を生成するよう構成される。
さらに、それぞれ異なる動作特性に従って機能するそれぞれ別の電子製品の電力ドメインの要件を自動的に満たすために、メモリ50に格納されている電力信号のターゲットレベルを設定または変更することで、電力マネージャは、製造業者によって初期設定されてもよいし、製造業者またはその分野の技術者によって再構成されてもよい。こうすることで、異なる動作特性であるにも関わらず、同じ電力マネージャチップをそれぞれ別の製品に製造および利用することができるようになる。
少なくとも1つの実施形態では、VRコントローラ、UPC、マルチプレクサ、アナログ−デジタル変換器、および電力管理ユニットに給電するための電圧を、電力マネージャに関連しない別のレールから供給してもよい。これは、たとえば、バッテリに接続されたホストのプリント回路基板の上に搭載されている簡単な低損失レギュレータ(low drop out (LDO) regulator)を利用して行うことができる。
図6は、再構成可能な電力マネージャの別の構造を示す。本実施形態は、前の実施形態に類似しているが、少なくとも1つの電力信号が、複数の電力ステージから出力される電力信号に基づいて生成される点が異なる。たとえば、第1の電力信号(Vcc1)が、第1の4つの電力ステージから出力される電力信号を組み合わせることで生成される。これら出力は、たとえばVcc1レールまたは第1の電力ドメインの入力に連結されているインダクタに連結されたり、この第1のドメインを含むチップに連結されたりしてよい。
第2の電力信号(Vcc2)は、第5および第6の電力ステージから出力される電力信号を組み合わせることで生成される。第3の電力信号(Vcc3)は、第7および第8の電力ステージから出力される電力信号を組み合わせることで生成される。各出力レールで組み合わせられる電力ステージまたはスライスの数は、例えば、それぞれのレールの電流要件に応じたものであってよい。たとえば各スライスが500mAに対応可能である場合、図6の実施形態では、電力信号Vcc1、Vcc2、およびVcc3を搬送するレールは、2アンペア、1アンペア、および1アンペアの最大電流Iccをそれぞれ必要としてよい。
VRコントローラは、各電力ドメイン信号に対応する電力ステージのドライバ回路への入力のための設定信号を生成する。一実施形態では、同じ設定信号を、たとえば第1から第4のドライバに入力してよい。これはたとえば、電力マネージャチップの第1から第4のドライバの入力ピン同士を連結して、この設定信号を受信することで達成されてよい。第5から第6のドライバには別の設定信号が入力されてよく(対応する入力ピン同士が連結される)、第7から第8のドライバにはまた別の設定信号が入力されてよい(対応する入力ピン同士が連結される)。
この構成の結果、第1から第4のドライバが同じ電力レベルを出力して、第5および第6のドライバが同じ電力レベルを出力して、第7および第8のドライバが同じ電力レベルを出力する。
別の実施形態では、VRコントローラは、Vcc1を生成するために利用されるドライバそれぞれに別の設定信号を出力する。これは、4つのフェーズがそれぞれ異なる設定信号を必要とするマルチフェーズのアプリケーションに有用である。上記に加えてまたは上記に代えて、第1から第4のドライバのうち少なくとも2つが、それぞれ別のレベルで電力信号を出力することで、第1の電力ドメインのために意図されているレベルVcc1を達成してもよい。同じことを他のドライバにも当てはめてもよいし、または、他のドライバは、同じ設定信号をそれぞれ受信して、それぞれ同じ電力レベルを出力してもよい。既に示唆したように、図6に示す設定信号はPWM信号であっても、デジタルその他の情報を搬送することができる別の種類の信号であってもよい。
これら特徴に加えて、第1から第4のドライバを、たとえばイネーブルレジスタ内のまたはUPCからのイネーブル信号に基づいて同時にイネーブルしてもよい。同じことを、第5から第6のドライバのイネーブルについても、および、第7から第8のドライバのイネーブルについても、当てはめてよい。イネーブル信号および設定信号は連続送信されるものとして示されている。しかし別の実施形態では、イネーブル信号および/または設定信号を並行して生成および送信することで、ドライバの全てまたはドライバの一部の電力信号を同時に設定または調節してもよく、または、ダイレクトワイヤで送信することで、各電力ステージについてのイネーブルをSOCピンの出力が直接駆動するようにしてもよい。
さらに図6では、電力マネージャ10、コントローラ20、および電力ドメイン30が、全て、同じプリント回路基板(PCB)上に形成されてよい。電力マネージャは、図示されているように入力および出力リードが連結された1つのチップとして実施されてよく、電力ドメインは、コントローラ20と共に、又は、コントローラ20とは別に、システムオンチップ上に形成されてよい。
図7は、再構成可能な電力マネージャの別の構造を示す。本実施形態は、前の実施形態に類似しているが、少なくとも1つの電力信号が、複数の電力ステージから出力される電力信号(Vcc1、Vcc2、および、Vcc3)に基づいて生成され、電力ステージが2つのチップ710および720の上に分散されている点が異なる。本実施形態は、電力マネージャが出力するために必要となる全電流(たとえば電力レールが必要とする合計最大電流レベル)が、1つの電力マネージャチップの容量を超える場合に利用可能である。
たとえば、各電力マネージャチップの合計出力が4アンペアである場合(各ドライバの出力電力が500mAである)、2以上の電力マネージャチップをまとめて(grouped together)、より高い電流レールを形成してよい。さらにマルチフェーズの電圧レギュレータ(つまり数が電力マネージャチップに等しい複数のVRコントローラおよびそれぞれ出力される別の設定(たとえばPWM)信号)が提供されて、まとめられた電力マネージャチップから電力信号を生成して、電力ドメインの要件を満たすことができてよい。
図7に示すように、チップ720の出力ピンをチップ710の入力ピンに連結することで、チップ間でイネーブル信号をやりとりしてもよい。2つのチップに、より多い合計数の入力があるために、設定信号も、より多数のビット(たとえば、前述した1つのチップの実施形態では3ビットに対して、4ビット)をもつPWM信号に対応していてよい。
本実施形態は、たとえば、Vcc1が3アンペアにレーティングされており、2フェーズの設計であり、Vcc2およびVcc3がそれぞれ2.5アンペアである場合に適用されてよい。2フェーズの電圧出力を作成するためには、各フェーズを制御するための、別の設定(たとえばPWM)信号も利用可能である。したがってこの例では、コントローラ20が、Vcc1レールの変化する位相を制御するために2つの信号と、Vcc2レールで電力信号を設定するための1つの信号と、Vcc3レールで電力信号を設定するための1つの信号とを含む4つの設定(PWM)信号を出力してよい。1以上のVRコントローラを利用して、これら設定信号を生成することができる。
図7では、電力マネージャチップが、同じ数の電力ステージをもつものとして示されており、たとえば同じ数のドライバがそれぞれ同じ数のFETに連結されている。他の実施形態では、電力マネージャチップが、異なる数の電力ステージを有してもよい(たとえば1つのチップがそれぞれ300mAでレーティングされた8つの電力ステージをもち、他のチップがそれぞれ500mAその他の定格電流である20個の電力ステージをもってよい)
上述した各実施形態では、電力レールの1以上の電流を検知したり、および/または、各レールが消費する電力量を検知したりするための回路が含まれていてよい。別のアナログ−デジタル変換器を追加して、VRコントローラまたは電力管理ユニット(PMU)に入力するために、電流検知回路の出力を変換してもよい。さらに、アナログ−デジタル変換器が提供する電圧および電流のデジタルバージョンを提供することで、PMUにレールの電力消費ステータスを通知することもできる。次に、VRコントローラで設定信号を生成して出力することにより、電力マネージャからの電力を調節してもよい。電流検知回路は、コントローラ20またはオフチップの位置に含ませてもよい。
上述した実施形態のいずれかにおいて、電力マネージャと電力ドメインとの間に連結された電力レールが、シングルフェーズのレールであってもマルチフェーズのレールであってもよい。
本明細書において「実施形態」という場合、その実施形態との関連で記載される特定の特徴、構造、または特性が、本発明の少なくとも1つの実施形態に含まれることを意味している。明細書の随所にみられるこのような言い回しは、必ずしも全てが同じ実施形態のことを言っているわけではない。さらに特定の特徴、構造、または特性がある実施形態との関連で記載されている場合、その特徴、構造、または特性を他の実施形態との関連で実施することも当業者の範囲内である。いずれか1つの実施形態の特徴を、ここで記載する1以上の他の実施形態の特徴と組み合わせて、別の実施形態を形成することも可能である。
さらに、理解を容易にさせるべく、一定の機能ブロックが別のブロックとして区別して描かれている場合があるが、これら別個に区別して描かれているブロックが必ず記載したまたは提示した順序ではなくてはならない、と解釈されるべきではない。たとえば一部のブロックは別の順序で、同時に、などで実行することもできる。
本発明を複数の例示である実施形態を参照して説明してきたが、複数の他の変形例も可能であり、当業者であれば本発明の精神および範囲内の他の変形例および実施形態をいくつも想到するであろうことを理解されたい。より詳しくは、前述した開示の主題の部材よび/または構成には、前述した開示、図面、および添付請求項の範囲内において、本発明の精神を逸脱せずに、合理的な変形例および修正例が可能である。部材および/または構成の変形例および修正例に加えて、別の用途も当業者には明らかである。

Claims (20)

  1. 1以上の電力ドメインに供給するべき、複数の電力信号から第1の電力信号を選択するセレクタ回路と、
    前記セレクタ回路が選択した前記第1の電力信号のレベルを第1のターゲットレベルと比較して、前記第1の電力信号のレベルと前記第1のターゲットレベルとの差を減らすための第1の設定信号を生成するコントローラと
    を備える装置であって、
    前記コントローラ、前記セレクタ回路、および、前記1以上の電力ドメインは、1以上の電力信号を出力する別のチップとは異なる同じチップ上に設けられている、装置。
  2. 前記セレクタ回路は、前記第1の電力信号に対応する電力ドメインとは別の電力ドメインに供給する第2の電力信号を選択し、
    前記コントローラは、前記セレクタ回路が選択した前記第2の電力信号のレベルを前記第1のターゲットレベルとは異なる第2のターゲットレベルと比較して、前記第2の電力信号のレベルと前記第2のターゲットレベルとの差を減らすための第2の設定信号を生成する、請求項1に記載の装置。
  3. 複数のイネーブル信号を生成する回路をさらに備え、
    前記第1の設定信号によって前記第1の電力信号の調節を行うための第1のイネーブル信号は、前記第2の設定信号によって前記第2の電力信号の調節を行うための第2のイネーブル信号とは独立して生成される、請求項2に記載の装置。
  4. 前記コントローラは、第1の電力ドメインおよび第2の電力ドメインに対してそれぞれ、前記第1のターゲットレベルおよび前記第2のターゲットレベルを示す情報をメモリから受信する、請求項2または3に記載の装置。
  5. 前記メモリは、前記コントローラ、前記セレクタ回路、および、前記1以上の電力ドメインと同じチップに設けられている、請求項4に記載の装置。
  6. 前記セレクタ回路はマルチプレクサを含む、請求項1から5のいずれか一項に記載の装置。
  7. 前記1以上の電力ドメインは、スマートフォンのためのそれぞれ異なる電力のドメインに対応している、請求項1から6のいずれか一項に記載の装置。
  8. 前記コントローラによって前記第1のターゲットレベルと比較するために、前記第1の電力信号のレベルをデジタル値に変換する変換回路をさらに備える、請求項1から7のいずれか一項に記載の装置。
  9. 少なくとも1つの電力ドメインが前記別のチップの複数の出力ノードに連結されており、
    前記第1の電力信号は、前記複数の出力ノードの上に出力される電力信号に基づいて生成される、請求項1から8のいずれか一項に記載の装置。
  10. 1以上の電力ドメインに給電するべく、複数の電力信号から第1の電力信号を選択する段階と、
    第1の電力信号のレベルを第1のターゲットレベルと比較する段階と、
    前記第1の電力信号のレベルと前記第1のターゲットレベルとの差を減らすための第1の設定信号を生成する段階と
    を備える方法であって、
    前記選択する段階は、セレクタ回路によって実行され、前記比較する段階および前記生成する段階は、コントローラによって実行され、
    前記コントローラ、前記セレクタ回路、および、前記1以上の電力ドメインは、前記複数の電力信号を出力する別のチップとは異なる同じチップ上に設けられている、方法。
  11. 前記第1の電力信号に対応する電力ドメインとは別の電力ドメインに供給する第2の電力信号を選択する段階と、
    前記第2の電力信号のレベルを前記第1のターゲットレベルとは異なる第2のターゲットレベルと比較する段階と、
    前記第2の電力信号のレベルと前記第2のターゲットレベルとの差を減らすための第2の設定信号を生成する段階と
    をさらに備える、請求項10に記載の方法。
  12. 複数のイネーブル信号を生成する段階をさらに備え、
    前記第1の設定信号によって前記第1の電力信号の調節を行うための第1のイネーブル信号は、前記第2の設定信号によって前記第2の電力信号の調節を行うための第2のイネーブル信号とは独立して生成される、請求項11に記載の方法。
  13. メモリに格納されており、第1の電力ドメインおよび第2の電力ドメインにそれぞれ対応している前記第1のターゲットレベルおよび前記第2のターゲットレベルを示す情報を受信する段階をさらに備える、請求項11または12に記載の方法。
  14. 前記メモリは、前記コントローラ、前記セレクタ回路、および、前記1以上の電力ドメインと同じチップに設けられている、請求項13に記載の方法。
  15. 前記1以上の電力ドメインは、スマートフォンのためのそれぞれ異なる電力のドメインに対応している、請求項10から14のいずれか一項に記載の方法。
  16. 少なくとも1つの電力ドメインが前記別のチップの複数のノードに連結されており、
    前記第1の電力信号は、前記複数のノードの上に出力される電力信号に基づいて生成される、請求項10から15のいずれか一項に記載の方法。
  17. 第1の電力信号を生成する第1のステージと、
    第2の電力信号を生成する第2のステージと
    を備える装置であって、
    前記第1のステージと前記第2のステージとは同じチップの上に設けられ、
    前記第1のステージは、前記チップの第1のノードを介して第1の設定信号を受信して、
    前記第2のステージは、前記チップの第2のノードを介して第2の設定信号を受信して、
    前記第1のステージは、前記第2のステージが受信する前記第2の設定信号とは独立して前記第1の設定信号を受信して、
    前記第1の電力信号および前記第2の電力信号のそれぞれは、前記第1の設定信号および前記第2の設定信号のうち対応するものに基づいてそれぞれ別のレベルに変更される、装置。
  18. 前記第1の設定信号は、第1のドメインに対応するよう前記第1の電力信号を設定し、
    前記第2の設定信号は、前記第1のドメインとは別の第2のドメインに対応するよう前記第2の電力信号を設定し、
    前記第1の電力信号と前記第2の電力信号とは互いに独立して生成される、請求項17に記載の装置。
  19. 前記第1の電力信号は、前記チップの第3のノードを介して出力され、
    前記第2の電力信号は、前記チップの第4のノードを介して出力される、請求項18に記載の装置。
  20. 第3の電力信号を生成する第3のステージと、
    第4の電力信号を生成する第4のステージと
    をさらに備え、
    前記第3の電力信号および前記第4の電力信号が組み合わせられて、第5の電力信号が形成される、請求項17から19のいずれか一項に記載の装置。
JP2014517154A 2011-06-24 2012-06-21 電子機器用の電力管理 Active JP5816747B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/168,492 US8494477B2 (en) 2011-06-24 2011-06-24 Power management for an electronic device
US13/168,492 2011-06-24
PCT/US2012/043527 WO2012177861A2 (en) 2011-06-24 2012-06-21 Power management for an electronic device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015190237A Division JP6156754B2 (ja) 2011-06-24 2015-09-28 電子機器用の電力管理

Publications (2)

Publication Number Publication Date
JP2014527213A true JP2014527213A (ja) 2014-10-09
JP5816747B2 JP5816747B2 (ja) 2015-11-18

Family

ID=47362344

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014517154A Active JP5816747B2 (ja) 2011-06-24 2012-06-21 電子機器用の電力管理
JP2015190237A Active JP6156754B2 (ja) 2011-06-24 2015-09-28 電子機器用の電力管理

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015190237A Active JP6156754B2 (ja) 2011-06-24 2015-09-28 電子機器用の電力管理

Country Status (7)

Country Link
US (1) US8494477B2 (ja)
EP (1) EP2724205A4 (ja)
JP (2) JP5816747B2 (ja)
KR (1) KR101489669B1 (ja)
CN (1) CN103930848B (ja)
TW (1) TWI550392B (ja)
WO (1) WO2012177861A2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9363749B2 (en) * 2012-09-13 2016-06-07 Qualcomm Incorporated Dynamic power scaling of digital modems
US9823719B2 (en) 2013-05-31 2017-11-21 Intel Corporation Controlling power delivery to a processor via a bypass
US9383807B2 (en) * 2013-10-01 2016-07-05 Atmel Corporation Configuring power domains of a microcontroller system
KR20150085642A (ko) * 2014-01-16 2015-07-24 삼성전자주식회사 전원 공급 장치, 이를 포함하는 전자 장치 및 전원 공급 방법
US9606616B2 (en) * 2015-03-13 2017-03-28 International Business Machines Corporation Device and method for reconfigurable power conversion
CN104734503B (zh) * 2015-04-15 2018-03-06 上海斐讯数据通信技术有限公司 一种电源转换系统及具有该种电源转换系统的电子设备
US9753510B2 (en) 2015-08-26 2017-09-05 Intel Corporation Apparatus and method to reduce power losses in an integrated voltage regulator
US10627839B2 (en) 2016-03-02 2020-04-21 Qualcomm Incorporated Multiple input multiple output regulator controller system
US10642329B2 (en) * 2016-03-23 2020-05-05 Qualcomm Incorporated Peak current support for a power rail system via a shared secondary power supply
US10210116B2 (en) * 2017-04-27 2019-02-19 Qualcomm Incorporated Method, apparatus, and system for semaphore-based protection of power-domain-crossing signals
DE102017218336A1 (de) * 2017-10-13 2019-04-18 Continental Automotive Gmbh Schaltungsanordnung mit einem Mikroprozessor und einem Spannungserzeugungs-Schaltkreis
US11048321B2 (en) 2018-06-01 2021-06-29 Nvidia Corporation Distributed digital low-dropout voltage micro regulator
US11353900B2 (en) * 2018-06-27 2022-06-07 Intel Corporation Integrated cross-domain power transfer voltage regulators
US11422576B2 (en) * 2020-08-28 2022-08-23 Hewlett Packard Enterprise Development Lp Modular power supply unit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020184547A1 (en) * 2000-11-03 2002-12-05 Stmicroelectronics S.R.I. Device and method for selectively powering down integrated circuit blocks within a system on chip
JP2006293768A (ja) * 2005-04-12 2006-10-26 Univ Waseda マルチプロセッサシステム及びマルチグレイン並列化コンパイラ
WO2008088924A2 (en) * 2007-01-19 2008-07-24 Astec International Limited Centralized controller, power manager and dc-dc switching cells for on-board power systems

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57154919A (en) * 1981-03-20 1982-09-24 Hitachi Denshi Ltd Detecting system for high frequency faulty power level
JP2930445B2 (ja) * 1991-04-23 1999-08-03 富士通株式会社 電源ユニット
JP3702091B2 (ja) * 1998-03-31 2005-10-05 富士通株式会社 電源装置、および電源回路の制御方法
US6802014B1 (en) * 2000-10-26 2004-10-05 Apple Computer, Inc. Method and apparatus for managing power in computer systems
US20030158609A1 (en) * 2002-02-19 2003-08-21 Koninklijke Philips Electronics N.V. Power saving management for portable devices
KR100548321B1 (ko) * 2003-01-07 2006-02-02 엘지전자 주식회사 동위상 합성 다이버시티 수신 장치 및 방법
JP2006513645A (ja) * 2003-01-17 2006-04-20 フリースケール セミコンダクター インコーポレイテッド 電力管理システム
US20050046400A1 (en) 2003-05-21 2005-03-03 Efraim Rotem Controlling operation of a voltage supply according to the activity of a multi-core integrated circuit component or of multiple IC components
JP3851303B2 (ja) * 2003-09-08 2006-11-29 ローム株式会社 多出力型電源装置及びこれを用いた携帯機器
US7333563B2 (en) * 2004-02-20 2008-02-19 Research In Motion Limited Method and apparatus for improving power amplifier efficiency in wireless communication systems having high peak to average power ratios
US7181188B2 (en) * 2004-03-23 2007-02-20 Freescale Semiconductor, Inc. Method and apparatus for entering a low power mode
TWI258071B (en) * 2004-12-13 2006-07-11 Via Tech Inc Mainboard and power control device thereof
JP2006318380A (ja) * 2005-05-16 2006-11-24 Handotai Rikougaku Kenkyu Center:Kk 回路システム
WO2007010472A2 (en) * 2005-07-22 2007-01-25 Nxp B.V. Path sharing high-voltage esd protection using distributed low-voltage clamps
JP4773186B2 (ja) * 2005-11-18 2011-09-14 コーセル株式会社 並列運転電源システム
US9146600B2 (en) 2006-10-11 2015-09-29 Texas Instruments Incorporated Array and peripheral power control decoded from circuitry and registers
US8064533B2 (en) * 2006-12-29 2011-11-22 Broadcom Corporation Reconfigurable MIMO transceiver and method for use therewith
US8107895B2 (en) * 2007-09-26 2012-01-31 Broadcom Corporation Independent power consumption management in a MIMO transceiver and method for use therewith
US7830039B2 (en) * 2007-12-28 2010-11-09 Sandisk Corporation Systems and circuits with multirange and localized detection of valid power
US9411390B2 (en) 2008-02-11 2016-08-09 Nvidia Corporation Integrated circuit device having power domains and partitions based on use case power optimization
CN101277027A (zh) * 2008-02-22 2008-10-01 无锡紫芯集成电路系统有限公司 单片集成电源选择电路
US8090327B2 (en) * 2008-12-02 2012-01-03 Broadcom Corporation Configurable baseband processing for receiver and transmitter and methods for use therewith
US20100201198A1 (en) * 2009-02-10 2010-08-12 Moxa Inc. Low- voltage dual power loop device and method
US8174288B2 (en) * 2009-04-13 2012-05-08 International Business Machines Corporation Voltage conversion and integrated circuits with stacked voltage domains
US8930733B2 (en) * 2009-06-12 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Separating power domains of central processing units
KR101034690B1 (ko) * 2009-09-02 2011-06-13 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
ITMI20111070A1 (it) * 2011-06-14 2012-12-15 Uhdenora Spa Componente di sostituzione per flange di elettrolizzatori

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020184547A1 (en) * 2000-11-03 2002-12-05 Stmicroelectronics S.R.I. Device and method for selectively powering down integrated circuit blocks within a system on chip
JP2006293768A (ja) * 2005-04-12 2006-10-26 Univ Waseda マルチプロセッサシステム及びマルチグレイン並列化コンパイラ
WO2008088924A2 (en) * 2007-01-19 2008-07-24 Astec International Limited Centralized controller, power manager and dc-dc switching cells for on-board power systems

Also Published As

Publication number Publication date
CN103930848A (zh) 2014-07-16
JP2016028336A (ja) 2016-02-25
TW201301005A (zh) 2013-01-01
CN103930848B (zh) 2016-08-24
TWI550392B (zh) 2016-09-21
WO2012177861A3 (en) 2013-02-28
US20120329509A1 (en) 2012-12-27
JP5816747B2 (ja) 2015-11-18
EP2724205A4 (en) 2015-03-04
JP6156754B2 (ja) 2017-07-05
KR20140025535A (ko) 2014-03-04
WO2012177861A2 (en) 2012-12-27
US8494477B2 (en) 2013-07-23
KR101489669B1 (ko) 2015-02-04
EP2724205A2 (en) 2014-04-30

Similar Documents

Publication Publication Date Title
JP6156754B2 (ja) 電子機器用の電力管理
US10642329B2 (en) Peak current support for a power rail system via a shared secondary power supply
JP6374575B2 (ja) 高周波オンパッケージ電圧レギュレータ
US11444539B2 (en) Switching regulator and electronic device including the same
EP2894541B1 (en) Power supply device and micro server having the same
US9948186B2 (en) Master-slave digital voltage regulators
WO2013130088A1 (en) Dual mode voltage regulator with reconfiguration capability
JP5878742B2 (ja) コントローラ
US20170054368A1 (en) Multi-Topology Power Converter Controller
JP2015226340A (ja) マルチフェーズ電源装置
JP2013162586A (ja) Dc/dcコンバータ
US10802519B2 (en) Automatic configuration of multiple-phase digital voltage regulator
JP7001840B2 (ja) 電源管理回路および電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150728

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150826

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150928

R150 Certificate of patent or registration of utility model

Ref document number: 5816747

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250