KR101489669B1 - 전자 디바이스의 전력 관리 - Google Patents

전자 디바이스의 전력 관리 Download PDF

Info

Publication number
KR101489669B1
KR101489669B1 KR1020137034407A KR20137034407A KR101489669B1 KR 101489669 B1 KR101489669 B1 KR 101489669B1 KR 1020137034407 A KR1020137034407 A KR 1020137034407A KR 20137034407 A KR20137034407 A KR 20137034407A KR 101489669 B1 KR101489669 B1 KR 101489669B1
Authority
KR
South Korea
Prior art keywords
power
signal
power signal
controller
level
Prior art date
Application number
KR1020137034407A
Other languages
English (en)
Other versions
KR20140025535A (ko
Inventor
크리쉬난 라비찬드란
하리쉬 케이 크리쉬나무르시
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20140025535A publication Critical patent/KR20140025535A/ko
Application granted granted Critical
Publication of KR101489669B1 publication Critical patent/KR101489669B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0274—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Sources (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Remote Monitoring And Control Of Power-Distribution Networks (AREA)

Abstract

제어 디바이스는 선택기 및 제어기를 포함한다. 선택기는 전자 제품의 각각의 전력 도메인들에 공급될 전력 신호들을 선택한다. 제어기는 선택기에 의해 선택된 제 1 전력 신호의 레벨을 제 1 타겟 레벨에 비교하고, 제 1 전력 신호와 제 1 타겟 레벨 사이의 차이를 감소시키기 위해 제 1 세팅 신호를 생성한다. 비교기, 선택기, 및 전력 도메인들은 전력 신호가 생성되거나 그렇지 않으면 출력되는 전력 관리자 칩과는 상이한 동일한 칩상에 위치될 수도 있다.

Description

전자 디바이스의 전력 관리{POWER MANAGEMENT FOR AN ELECTRONIC DEVICE}
본 명세서에 개시된 하나 이상의 실시예들은 전력 관리에 관한 것이다.
전자 산업은 제조자들에게 소형의 소비자 제품들을 제공하기를 요구한다. 이러한 요구를 충족시키기 위해, 이들 제품들의 컴퓨팅 플랫폼들은 고도로 집적되어야 하고, 이는 전원 및 제어 칩들에 더 큰 기능이 설계되도록 요구한다.
이들의 복잡성으로 인해, 컴퓨팅 플랫폼들의 상이한 세그먼트들은 상이한 전압 레일 및 전류 레벨들을 요구한다. 이들 상이한 레벨들은 그들의 성능, 예를 들어, 레일들의 수, 레일 전압들, 최대 레일 전류 뿐만 아니라 다른 팩터들에 관하여 구체적으로 고정되는 개별 전압 레귤레이터들을 사용하여 제공되었다. 각 종류의 전자 제품에 대한 상이한 전압 레귤레이터들, 또는 레귤레이터 어레이들을 생산해야 하는 요건은 조금도 과장하지 않고 비효율적이며 고가인 것으로 입증되었다.
도 1은 전력 관리 시스템의 일 실시예를 도시한다.
도 2는 재구성가능한 전력 관리자의 하나의 가능한 구조를 도시한다.
도 3은 제어기 및 전력 도메인들에 대한 하나의 가능한 구조를 도시한다.
도 4는 제어기의 더욱 특정한 예를 도시한다.
도 5는 전력 제어 방법에 포함되는 동작들을 도시한다.
도 6은 재구성가능한 전력 관리자에 대한 다른 가능한 구조를 도시한다.
도 7은 재구성가능한 전력 관리자에 대한 다른 가능한 구조를 도시한다.
도 1은 스마트 폰, 컴퓨터 태블릿, 휴대 보조 단말기, 노트북, 전자북, 모바일 폰 또는 다른 타입의 단말기, 글로벌 포지셔닝 시스템, 전자 카메라, 미디어 플레이어, 또는 다른 타입의 전자 디바이스와 같은 전자 제품에서 사용될 수도 있는 전력 관리 시스템의 일 실시예를 도시한다.
전력 관리 시스템은 전력 관리자(10) 및 제어기(20)를 포함한다. 전력 관리자로부터의 레일들의 수는 도 6 및 도 7에서 점선들에 의해 도시된 보드상에 구성될 수도 있지만, 각 레일의 전압 레벨은 상이한 종류의 전압들을 제품에서의 복수의 전력 도메인들(301, 302, ... 30n) 중 각각의 하나에 공급하기 위해 제어기에 의해 프로그래밍될 수도 있다. 전력 도메인들은 상이한 기능들, 회로들, 또는 세그먼트들에 대응할 수도 있다. 예를 들어, 제품이 스마트 폰인 경우에, 하나의 전력 도메인은 디스플레이 유닛 또는 출력 디바이스에 대응할 수도 있고, 다른 도메인은 프로세서에 대응할 수도 있고, 다른 도메인은 미디어 플레이어에 대응할 수도 있고, 이들 모두는 상이한 전력 요건들을 가질 수도 있다.
추가로 또는 대안으로, 전력 도메인들은 상이한 시간들 및/또는 상이한 조건들 하에서 동작하는 호스트 제품의 기능들 또는 회로들에 대응할 수도 있다. 예를 들어, 일부 전력 도메인들은 파워업 또는 셧다운시에만 동작할 수도 있다. 다른 것들은 연속 기반으로 동작할 수도 있다. 일부 전력 도메인에 속하는 회로들 또는 기능들은 제품 내에 집중적으로 위치되지 않을 수도 있고 오히려 상이한 위치들에 있을 수도 있다. 그러나, 이들은 공통 전력 요건들을 모두 공유할 수도 있고, 따라서, 동일한 전력 또는 전류 레일로부터의 전력 신호에 의해 모두 구동될 수도 있다.
전력 관리자에게는 상이한 종류의 전력을 전력 도메인들 중 각각의 하나에 출력하기 위해 제어기에 의해 독립적으로 및 선택적으로 인에이블될 수 있는 복수의 전압 레귤레이터들이 장착될 수도 있다. 전압 레귤레이터들은 또한 전력 관리 시스템을 포함하는 단일 칩이 상이한 동작 특징들을 갖는 다양한 제품들에 대해 제조되게 하기 위해 제어기에 의해 선택적으로 및 독립적으로 구성가능하고/하거나 결합가능하다. 이러한 시스템을 사용하여, 제조자는 예를 들어, 다중이 제품들에 대해 하나의 칩을 생산해야 하면, 이에 의해, 각 제품에 특정된 고정 구성들을 갖는 칩들을 개발하기 위한 필요성을 경감시킨다. 이것은 실질적으로 저비용으로 칩들의 효율성 및 생산성을 증가시킬 수도 있다.
일 실시예에 따르면, 전압 레귤레이터들은 상이한 전력 스테이지들 또는 슬라이스들에 포함될 수도 있다. 예를 들어, 도시되어 있는 바와 같이, 전력 스테이지들 또는 슬라이스들은 제어기(20)에 의해 독립적으로 및 선택적으로 인에이블될 수 있는 복수의 드라이버들 및 전계 효과 트랜지스터(FET)들을 포함할 수도 있다. 드라이버 및 FET 슬라이스들은 공급될 수 있는 특정한 양의 전류를 제공할 수도 있다. 일례에 따르면, 슬라이스들의 수가 크면 전력 능력이 크다. 더 상세히 설명하는 바와 같이, 더 많은 전류가 소정의 전압 도메인에 공급되어야 하는 경우에, 드라이버 입력들의 다양한 조합들 뿐만 아니라 FET 출력들의 다양한 조합들이 커플링될 수도 있다. 또한, 각 레일의 전압 레벨은 전력 관리 시스템을 포함하는 단일 칩이 상이한 동작 특징들을 갖는 다양한 제품들에 대해 제조되게 하기 위해 제어기에 의해 선택적으로 및 독립적으로 재구성가능하다.
제어기(20)가 전력 관리 시스템이 일부로서 도시되어 있지만, 다른 실시예들에서는, 전력 관리자는 단일 칩상에 별도로 존재할 수도 있고, 제어기는 예를 들어, 제품의 마더 보드 또는 섹션상의 다른 위치에 오프-칩으로 위치될 수도 있다. 대안으로, 제어기는 관리자가 특정한 제품의 요건을 충족시키도록 구성된 후 제거될 수도 있도록 제조시에 전력 관리자에만 커플링될 수도 있다. 제어기는 더 상세히 설명하는 바와 같이, 기저장된 정보 및/또는 전력 레일들로부터의 피드백에 기초하여 전력 관리자를 조정할 수도 있다.
도 2는 재구성가능한 전력 관리자(10)의 하나의 가능한 구조의 예를 도시한다. 이러한 구조는 복수의 제어 회로들(예를 들어, FET들)(121 ... 128) 중 각각의 하나 및 제어 레지스터(13)에 커플링된 드라이버(DR)(111 ... 118)들의 어레이를 포함한다. 이러한 레지스터는 예를 들어, 인에이블/디스에이블 레지스터일 수도 있거나 이를 포함할 수도 있다. 전력 관리자는 단일 칩상에 형성될 수도 있고, 여기서, 드라이버들로의 입력들 및 제어 회로들의 출력들이 칩의 개별 노드들에 커플링된다. 이들 노드들은 예를 들어, 칩과 외부 회로로, 그로부터, 또는 그 사이에서 신호를 전달하는 핀들, 솔더 범프들, 리드들, 또는 임의의 다른 포인트 또는 경로 케이블일 수도 있다. 물론, 전력 관리자는 다른 실시예에서는 상이하게 구성될 수도 있다.
이러한 예에서, 대응하는 한 쌍의 드라이버 및 제어 회로들은 소정의 타입의 전력 스테이지, 예를 들어, 벅-타입(buck-type) DC-DC 전압 컨버터를 형성할 수도 있다. 또한, 각 드라이버 회로는 제어 레지스터(13)로부터 출력된 인에이블 신호에 의해 선택적으로 및 독립적으로 인에이블될 수도 있다. 인에이블 신호들은 직렬 주변 인터페이스(SPI) 프로토콜 또는 인터 집적 회로(I2C) 프로토콜과 같지만 이에 제한되지 않는 소정의 버스 프로토콜을 사용하여 드라이버들에 전송될 수도 있다.
전력 도메인들의 요건들에 의존하여, 하나의 드라이버 회로만이 임의의 소정의 시간에 인에이블될 수도 있다. 대안으로, 드라이버 회로들 중 모두 또는 서브세트가 전력 도메인들의 요건들과 일치하는 상이한 종류의 전력을 출력하도록 인에이블될 수도 있다.
또한, 각 전력 스테이지는 개별 전력 출력을 제공할 수도 있거나 다중의 스테이지들의 전력 출력들은 결합될 수도 있다. 이러한 경우는, 예를 들어, 임의의 소정의 전력 스테이지의 최대 전력 레벨이 특정한 도메인에 공급될 전력 보다 작은 경우에 발생할 수도 있다. 다중의 전력 스테이지들의 출력들을 모음으로써, 도메인 요건들이 충족될 수도 있다.
각 제어 회로(12)는 하나 이상의 연관된 도메인들의 부하 요건들에 전력을 공급하도록 동작하는 트랜지스터를 포함할 수도 있다. 제어 회로들(예를 들어, FET들)은 제어기의 로직 도메인(세팅) 신호들을 드라이버 회로들의 도움으로 전력 출력들로 트랜슬레이팅(translate)한다. 따라서, 예를 들어, 전력 관리자는 제어기에 의해 제공된 로직 신호들에 대한 전력 증폭기로서 동작할 수도 있다.
전력 스테이지들의 출력(전력 신호들(P1 ... P8))은 예를 들어, 소정의 상이한 종류의 전력 또는 전력 레벨들에 대응할 수도 있다. 이들 타입의 전력은 예를 들어, 특정한 공급 또는 레일 전압(Vcc) 또는 전압 범위, 레일 당 특정한 최대 전류, 또는 양자를 포함할 수도 있다. 일 실시예에서, 전력 신호들은 풀 전력으로부터 하위 전력, 슬립 모드, 및/또는 다른 모드 레벨 전력까지의 범위의 레벨들로 변할 수도 있다. 다른 실시예들에서, 공급 또는 레일 전압들은 상이할 수도 있지만, 각 전력 스테이지 출력은 동일한 최대 전류 또는 전류 반송 용량을 가질 수도 있다. 스마트 폰 애플리케이션에서, 전류는 500mA일 수도 있다.
특정한 예에 따르면, 전력 스테이지들의 출력(전력 신호들(P1 ... P8))은 대응하는 입력 전압들에 의해 결정된 소정의 전압 레벨들에 대응할 수도 있다. 출력들(P1 ... P8)은 제어기로부터의 세팅 신호들 중 대응하는 하나에 의해 결정된 가변 듀티 사이클들을 갖는 스위칭 파형들일 수도 있다. 세팅 신호들은 펄스 폭 변조(PWM) 신호들일 수도 있다.
도 3은 제어기(20) 및 전력 도메인들에 대한 하나의 가능한 구조를 도시한다. 이러한 구조에 따르면, 제어기(20)는 전력 관리자가 위치되는 동일한 칩상에 위치되지 않고, 칩으로부터 전력 신호들을 수신하도록 커플링된다. (표시된 바와 같이, 다른 실시예들에서는, 제어기는 전력 관리자와 동일한 칩상에 위치될 수도 있다). 또한, 일 실시예에 따르면, 전력 도메인들 및 제어기는 전력 관리자로부터 출력된 전력 신호들 중 대응하는 하나를 수신하기 위해 핀들 또는 리드들, 및 관리자의 입력들에 커플링된 추가의 핀들을 갖는 동일한 칩(예를 들어, 시스템-온-칩(SOC))상에 포함될 수도 있다.
그것의 온 또는 오프-칩 위치에 관계없이, 제어기(20)는 멀티플렉서(21), 아날로그-디지털 컨버터(22), 어드밴스드 디지털 전압 레귤레이터(VR) 제어기(ADVD; 23), 단일화된 전력 제어기(UPC; 24), 및 UPC와 오프-칩 전력 관리 유닛(PMU) 사이의 인터페이스(25)를 포함할 수도 있다. 도 4는 제어기의 더욱 특정한 구현을 도시한다.
일 실시예에 따르면, PMU 및 UPC는 시스템-온-칩(SoC)내의 전력 상태들을 관리하고, 전자 제품, 예를 들어, 전화에 대한 전체 플랫폼의 전력 상태를 표시할 수 있다. 그 후, 이러한 정보는 VR 제어기로 통신될 적절할 전압 레벨로 트랜슬레이팅된다. 특정한 상태에 대한 최대 전력은 UPC 블록에 저장되고, 이러한 정보는 전력 관리자의 가장 효율적인 동작 상태를 결정하여 전체 플랫폼 효율을 개선시키기 위해 사용된다. 하나의 특정한 예에 따르면, PMU & UPC는 제어기(12)에서 또는 제어기(12)에 커플링된 대응하는 제어 레지스터를 프로그래밍함으로써 다양한 레일들의 레벨들을 결정할 수도 있다.
도 3 및 도 4를 참조하면, 멀티플렉서(21)는 전력 관리자로부터 출력된 전력 신호들(P1 ... P8) 중 각각의 하나에 커플링된다. 동작중에, 멀티플렉서는 각 입력을 선택하기 위해 신호를 수신한다. 선택 신호는 예를 들어, VR 제어기(23)에 의해 생성될 수도 있고, 전력 신호들은 순차적으로 또는 예를 들어, 제어 소프트웨어에 의해 특정된 소정의 스케줄에 기초하여 선택될 수도 있다. 이러한 소프트웨어는 전력 도메인들 및/또는 제어기(20)를 포함하는 칩상에, 또는 예를 들어, PMU, 프로세서 칩, 또는 VR 제어기의 내부 또는 그에 커플링된 메모리(27)에 상주할 수도 있다. 예시를 위해, 메모리(27)는 VR 제어기에 커플링되는 것으로 도시되어 있다.
예로서 및 도 5의 플로우차트를 참조하여, 멀티플렉서로의 제 1 입력(P1)은 예를 들어, 메모리(27)에서의 제어 소프트웨어에 기초하여 선택된다(블록 510). 제 1 입력이 선택될 때, 전력 신호(P1)는 컨버터(22)에 의해 디지털 신호(또는 워드)로 변환된다(블록 520). 디지털 신호는 예를 들어, 전압 또는 전류에 관한 전력 신호의 레벨을 표시할 수도 있다.
그 후, 디지털 신호는 신호에 의해 표시된 디지털 레벨을 소정의 타겟 또는 레퍼런스(전압 식별(ID)) 레벨(T1)에 비교하는 비교기를 포함하는 VR 제어기(23)로 입력된다(블록 530). 타겟 레벨은 메모리(50)에 사전 저장될 수도 있고, UPC(24)를 통해 VR 제어기에 제공될 수도 있다. 이러한 레벨은 제 1 전력 도메인(301)의 요건에 매칭하는 전력 신호(P1)의 레벨을 정의하도록 설정된다.
VR 제어기에 의해 수행된 비교에 기초하여, 전력 관리자로부터 출력될 때 전력 신호(P1)의 레벨이 조정될 필요가 있는지에 관한 결정이 이루어진다(블록 540). 예를 들어, 전력 신호(P1)의 레벨이 타겟 레벨(T1)로부터 조금 또는 소정의 양 만큼 벗어나면, VR 제어기는 벗어남을 감소시켜서 제 1 전력 도메인의 전력 요건들을 더 양호하게 매칭하기 위해, 전력 신호의 레벨이 조정을 요구한다는 것을 결정할 수도 있다.
벗어남이 존재하는 것으로 결정될 때, VR 제어기는 세팅 신호를 전력 관리자에게 전송하여 제 1 전력 도메인에 대한 전력 신호를 조정한다(블록 550). 세팅 신호는 조정을 하는데 사용될 소정의 수의 비트들의 디지털 정보를 포함할 수도 있다. 이러한 신호의 일례가 펄스 폭 변조(PWM) 신호이지만, 다른 타입의 신호들이 다른 실시예들에서 사용될 수도 있다.
세팅 신호가 전송되기 이전 또는 전송되는 동안, 인에이블 신호가 전력 관리자에게 전송될 수도 있다(블록 560). 인에이블 신호는 예를 들어, 조정된 전력 도메인 신호를 생성하는 드라이버 회로(들)를 인에이블하기 위해 VR 제어기 또는 UPC로부터 전송될 수도 있다. (예시를 위해, UPC는 인에이블 신호를 생성하는 것으로서 도시되어 있다). 인에이블 신호는 인에이블 레지스터에 저장될 수도 있거나 인에이블 레지스터와 독립적으로 또는 인에이블 레지스터를 사용하지 않고 드라이버 회로(들)로 입력될 수도 있다.
UPC는 각 전력 신호 레일에 할당된 비트들의 수를 제어함으로써 위상 셰딩(shedding) 또는 영역 스케일링, 또는 양자를 수행하여 전력 관리자의 효율을 또한 증가시킬 수도 있다. 예를 들어, UPC는 해당하는 특정한 레벨의 전력 상태 정보를 수신할 수도 있고 그 동작 상태에 대한 최대 전류 요건을 결정할 수도 있다. 각 전력 스테이지 또는 스테이지가 500mA에 대해 레이팅되고 동작 상태가 C6(예를 들어, 인텔 또는 다른 타입의 프로세서들의 복수의 동작 상태들 중 하나)이고, 레일이 대기 상태에 진입하면, 단일 슬라이스가 그 레일의 전류 요건을 전달하는데 충분하다는 것이 UPC에 의해 결정될 수도 있다. 다른 레일들에 커플링되거나 동일한 레일의 일부를 형성하는 모든 다른 슬라이스들은 최고 효율을 인에이블하기 위해 디스에이블될 수도 있다.
이러한 전력 상태에 진입하는 동안, 요구되는 최저 전압이 또한 결정될 수도 있고, 전압 식별(VID)이 요구된 전압을 변경하여 요구된 상태를 유지하도록 VR 제어기에 커맨드될 수도 있다. 이러한 예에서, C6 상태 동안, 출력 전압은 전압 도메인에 의해 소비된 누설 전력을 감소시키기 위해 또한 낮아진다. 이것은 ADVC의 제어 레지스터들을 통해 행해지고 UPC에 의해 결정된다. 관련 드라이버 회로(들)가 인에이블되면, 드라이버들은 상술한 바와 같이, 세팅 신호, 입력 전압에 기초하여 그들의 전력 레벨 출력을 조정한다(블록 570).
전력 신호(P1)가 조정된 이후에, 메모리(27)에서의 제어 소프트웨어는 전력 신호들 중 후속 신호를 선택하기 위해 신호를 멀티플렉서에 출력할 수도 있다. 추가로 또는 대안으로, VR 제어기 및 UPC는 전력 도메인들 중 나머지 도메인들에 대한 저력 신호들을 조정하기 위해 전력 신호(P1)에 대해 이루어진 조정과 유사한 방식으로 함께 동작할 수도 있다. 이것은 다른 전력 도메인들에 대한 메모리(50)에 사전 저장된 타겟 레벨들에 따라 달성될 수도 있다(블록 580). 이들 동작들의 종단에서, 전력 관리자(10)는 도메인들 각각에 대한 전력을 생성하도록 구성된다.
더욱이, 메모리(50)에 저장된 전력 신호들의 타겟 레벨들을 설정하거나 변경함으로써, 전력 관리자는 상이한 동작 특징들에 따라 기능하는 상이한 전자 제품들의 전력 도메인들의 요건들을 자동으로 충족시키기 위해 제조자에 의해 초기에 구성될 수도 있거나, 제조자 또는 당업자에 의해 재구성될 수도 있다. 그 후, 이것은 상이한 동작 특징들에도 불구하고 동일한 전력 관리자 칩이 제조되게 하고 상이한 제품들에 대해 사용되게 한다.
적어도 하나의 실시예에 따라, VR 제어기, UPC, 멀티플렉서, 아날로그-디지털 컨버터, 및 전력 관리 유닛에 전력을 공급하는 전압이 전력 관리자와 연관되지 않고 개별 레일로부터 공급될 수도 있다. 이것은 예를 들어, 배터리에 접속된 호스트 인쇄 회로 기판상에 탑재된 단순한 로우 드롭 아웃(low drop out: LDO) 레귤레이터를 사용하여 달성될 수도 있다.
도 6은 재구성가능한 전력 관리자의 다른 실시예를 도시한다. 이러한 실시예는, 적어도 하나의 전력 신호가 복수의 전력 스테이지로부터 출력된 전력 신호들에 기초하여 생성되는 것을 제외하고 이전의 실시예와 유사하다. 예를 들어, 제 1 전력 신호(Vcc1)는 제 1의 4개의 전력 스테이지들로부터 출력된 전력 신호들을 조합함으로써 생성된다. 이들 출력들은 예를 들어, Vcc 레일 또는 제 1 전력 도메인의 입력, 또는 이러한 제 1 도메인을 포함하는 칩에 커플링된 인덕터에 커플링될 수도 있다.
제 2 전력 신호(Vcc2)는 제 5 및 제 6 전력 스테이지들로부터 출력된 전력 신호들을 조합함으로써 생성된다. 그리고, 제 3 전력 신호(Vcc3)는 제 7 및 제 8 전력 스테이지들로부터 출력된 전력 신호들을 조합함으로써 생성된다. 각 출력 레일에서 조합되는 전력 스테이지들 또는 슬라이스들의 수는 예를 들어, 각각의 레일의 전류 요건에 의존할 수도 있다. 예를 들어, 각 슬라이스가 500mA를 처리할 수 있으면, 도 6의 실시예에서는, 전력 신호들(Vcc1, Vcc2, 및 Vcc3)을 반송하는 레일들은 2 amp, 1 amp, 및 1 amp 각각의 최대 전류(Icc)를 요구할 수도 있다.
VR 제어기는 전력 도메인 신호들 각각에 대응하는 전력 스테이지들의 드라이버 회로들로의 입력에 대한 세팅 신호들을 생성한다. 일 실시예에 따르면, 동일한 세팅 신호가 예를 들어, 제 1 내지 제 4 드라이버들로 입력될 수도 있다. 이것은 예를 들어, 이러한 세팅 신호를 수신하기 위해 전력 관리자 칩의 제 1 내지 제 4 드라이버들의 입력 핀들을 함께 커플링함으로써 달성될 수도 있다. 상이한 세팅 신호가 (대응하는 입력 핀들과 커플링된) 제 5 및 제 6 드라이버들로 입력될 수도 있고, 또 다른 세팅 신호가 (대응하는 입력 핀들과 커플링된) 제 7 및 제 8 드라이버들로 입력될 수도 있다.
이러한 구성의 결과로서, 제 1 내지 제 4 드라이버들이 동일한 전력 레벨을 출력하고, 제 5 및 제 6 드라이버들이 동일한 전력 레벨을 출력하며, 제 7 및 제 8 드라이버들이 동일한 전력 레벨을 출력한다.
다른 실시예에서, VR 제어기는 상이한 세팅 신호들을 Vcc1을 생성하기 위해 사용된 드라이버들에 출력한다. 이것은 다상 애플리케이션에 대해 마찬가지일 수 있고, 이 경우에서, 4개의 위상이 상이한 세팅 신호들을 요구한다. 추가로 또는 대안으로, 제 1 내지 제 4 드라이버들 중 적어도 2개는 제 1 전력 도메인에 대한 의도한 레벨(Vcc1)을 달성하기 위해 상이한 레벨들에서 전력 신호들을 출력할 수도 있다. 다른 드라이버들에 대해 동일할 수도 있거나, 다른 드라이버들은 이들 드라이버들로 하여금 동일한 각각의 전력 레벨들을 출력하게 하기 위해 동일한 각각의 세팅 신호들을 수신할 수도 있다. 이전에 나타낸 바와 같이, 도 6에 도시한 세팅 신호는 디지털 또는 다른 정보를 전달할 수 있는 PWM 신호 또는 다른 타입의 신호일 수도 있다.
이들 특징에 부가하여, 제 1 내지 제 4 드라이버들은 예를 들어, 인에이블 레지스터에서 또는 UPC로부터의 인에이블 신호들에 기초하여 동시에 인에이블될 수도 있다. 제 5 및 제 6 드라이버들을 인에이블하고 제 7 및 제 8 드라이버들을 인에이블하는데 마찬가지일 수도 있다. 인에이블 및 세팅 신호들은 순차적으로 송신되는 것으로 도시되어 있다. 그러나, 상이한 실시예들에서, 인에이블 신호들 및/또는 세팅 신호들은 드라이버들 중 모드 또는 일부에 대한 전력 신호들을 동시에 설정하거나 조정하기 위해 병렬로 생성되고 전송될 수도 있거나, 다이렉트 와이어를 통해 전송될 수도 있고, 각 전력 스테이지에 대한 인에이블은 SOC 핀들의 출력들에 의해 직접 구동된다.
또한, 도 6에서, 전력 관리자(10), 제어기(20) 및 전력 도메인들(30)은 모두 동일한 인쇄 회로 기판(PCB)상에 형성될 수도 있다. 전력 관리자는 도시된 바와 같이 커플링된 입력 및 출력 리드들을 갖는 하나의 칩상에 임베디드될 수도 있고, 전력 도메인들은 제어기(20)를 갖거나 갖지 않고 시스템 온 칩상에 형성될 수도 있다.
도 7은 재구성가능한 전력 관리자의 다른 실시예를 도시한다. 이러한 실시예는, 적어도 하나의 전력 신호가 복수의 전력 스테이지로부터 출력된 전력 신호들(Vcc1, Vcc2, 및 Vcc3)에 기초하여 생성되고, 전력 스테이지들이 2개의 칩들(710 및 720)에 걸쳐 분포되는 것을 제외하고 이전의 실시예와 유사하다. 이러한 실시예는 전력 관리자의 의한 출력에 요구되는 총 전류(예를 들어, 전력 레일들의 총 최대 요구 전력 레벨들)가 단일 전력 관리자 칩의 용량을 초과할 때 적용될 수도 있다.
예를 들어, 각 전력 관리자 칩의 총 출력이 4 amps(각 드라이버는 500mA에 전력을 출력)일 때, 2개 이상의 전력 관리자 칩들이 더 높은 전류 레일들을 형성하기 위해 함께 그룹화될 수도 있다. 다상 전압 레귤레이터들(즉, 전력 관리자 칩들의 수와 동일한 수이고 개별 세팅(예를 들어, PWM) 신호들을 각각 출력하는 다중의 VR 제어기들)이 전력 도메인들의 요건들을 충족시키기 위해, 그룹화된 전력 관리자 칩들로부터 전력 신호들을 생성하도록 또한 제공될 수도 있다.
도 7에 도시되어 있는 바와 같이, 칩(720)의 출력 핀은 칩들 사이에서 인에이블 신호들을 전송하기 위해 칩(710)의 입력 핀에 커플링될 수도 있다. 2개의 칩들의 입력들의 더 큰 총 수로 인해, 세팅 신호는 이전의 논의한 1-칩 실시예들에 포함된 3 비트와 반대로, 더 큰 수의 비트들, 예를 들어, 4 비트를 갖는 PWM 신호에 대응할 수도 있다.
이러한 실시예는 예를 들어, Vcc1이 3 amps에 대해 레이팅되고, 2-위상 설계이며, Vcc2 및 Vcc3이 각각 2.5 amps인 경우에 적용될 수도 있다. 2개의 위상 전압 출력을 생성하기 위해, 개별 세팅(예를 들어, PWM) 신호들이 각 위상을 제어하기 위해 사용될 수도 있다. 따라서, 이러한 예에서, 제어기(20)는 Vcc1 레일의 가변 위상들을 제어하는 2개의 신호들, Vcc2 레일을 통해 전력 신호를 설정하는 하나의 신호, 및 Vcc3 레일을 통해 전력 신호를 설정하는 하나의 신호를 포함하는 4개의 세팅 (PWM) 신호들을 출력할 수도 있다. 하나 이상의 VR 제어기들이 이들 세팅 신호들을 생성하기 위해 사용될 수도 있다.
도 7에서, 전력 관리자 칩들은 동일한 수의 전력 스테이지들, 예를 들어, 동일한 수의 FET들 각각에 커플링된 동일할 수의 드라이버들을 갖는 것으로 도시되어 있다. 다른 실시예들에서, 전력 관리자 칩들은 상이한 수의 전력 스테이지들을 가질 수도 있고, 예를 들어, 하나의 칩은 300mA에서 각각 레이팅된 3개의 전력 스테이지들을 가질 수도 있고, 다른 칩은 500mA 또는 상이한 레이팅 전류에서 12개의 전력 스테이지를 가질 수도 있다.
상술한 실시예들에서, 회로는 전력 레일들 중 하나 이상의 전류 및/또는 각 레일에 의해 소비된 전력량을 감지하기 위해 포함될 수도 있다. 다른 아날로그-디지털 컨버터가 입력에 대한 전류 감지 회로의 출력을 VR 제어기 또는 전력 관리 유닛(PMU)으로 변환하기 위해 추가될 수도 있다. 또한, 아날로그-디지털 컨버터들 각각에 의해 제공된 전압 및 전류의 디지털 버전들이 PMU에게 레일들의 전력 소모 상태를 통지하기 위해 제공될 수도 있다. 그 후, 세팅 신호들이 생성될 수도 있고, 그에 따라 전력 관리자로부터의 전력을 조정하기 위해 VR 제어기로부터 출력될 수도 있다. 현재 감지 회로가 제어기(20)내에 또는 오프-입 위치에 포함될 수도 있다.
임의의 상술한 실시예들에서, 전력 관리자와 전력 도메인들 사이에 커플링된 전력 레일들은 단상 레일들 또는 다상 레일들일 수도 있다.
"일 실시예"에 대한 본 명세서에서의 참조는, 실시예와 관련하여 설명한 특정한 특성, 구조, 또는 특징이 본 발명의 적어도 하나의 실시예에 포함된다는 것을 의미한다. 본 명세서에서의 다양한 장소들에서의 이러한 어구들의 출현이 반드시 동일한 실시예를 모두 지칭하지는 않는다. 또한, 특정한 특성, 구조, 또는 특징이 임의의 실시예와 관련하여 설명될 때, 이것이 실시예들 중 다른 것들과 관련하여 이러한 특성, 구조, 또는 특징을 실시하기 위해 당업자의 지식내에 있다는 것이 제안된다. 임의의 하나의 실시예의 특징들이 추가의 실시예들을 형성하기 위해 본 명세서에 설명한 하나 이상의 다른 실시예들의 특징들과 결합될 수도 있다.
또한, 이해의 용이함을 위해, 특정한 기능 블록들이 개별 블록들로서 도시될 수도 있지만, 이들 개별적으로 도시된 블록들은 이들이 논의되거나 그렇지 않으면 본 명세서에 존재하는 순서로 반드시 해석되어서는 안된다. 예를 들어, 일부 블록들은 대안의 순서로, 동시에 등으로 수행될 수도 있다.
본 발명이 다수의 예시적인 실시예들을 참조하여 설명되었지만, 본 발명의 원리들의 사상 및 범위내에 있는 다수의 다른 변형들 및 실시예들이 당업자에 의해 발명될 수 있다는 것을 이해해야 한다. 더욱 상세하게는, 합당한 변경들 및 변형들이 본 발명의 사상으로부터 벗어나지 않고 상술한 개시물, 도면들, 및 첨부한 청구항들의 범위내에서 주제 조합 배열의 컴포넌트 일부들 및/또는 배열들에서 가능하다. 컴포넌트 일부들 및/또는 배열들에서의 변경들 및 변형들에 부가하여, 대안의 용도들이 당업자에게 또한 명백할 것이다.

Claims (22)

  1. 하나 이상의 전력 도메인들에 공급될 복수의 전력 신호들로부터 제 1 전력 신호를 선택하는 선택기 회로와,
    상기 선택기 회로에 의해 선택된 상기 제 1 전력 신호의 레벨을 제 1 타겟 레벨에 비교하고, 상기 제 1 전력 신호 레벨과 상기 제 1 타겟 레벨 사이의 차이를 감소시키기 위해 제 1 세팅 신호를 생성하는 제어기를 포함하고,
    상기 제어기, 상기 선택기 회로, 및 상기 하나 이상의 전력 도메인들은 동일한 칩 상에 위치되며, 상기 제어기, 상기 선택기 회로, 및 상기 하나 이상의 전력 도메인들이 위치한 칩은 하나 이상의 전력 신호들을 출력하는 칩과는 상이한
    장치.
  2. 제 1 항에 있어서,
    상기 선택기 회로는 상기 제 1 전력 신호에 대응하는 전력 도메인과 상이한 전력 도메인에 공급될 제 2 전력 신호를 선택하며,
    상기 제어기는 상기 선택기 회로에 의해 선택된 상기 제 2 전력 신호의 레벨을 상기 제 1 타겟 레벨과는 상이한 제 2 타겟 레벨에 비교하고 상기 제 2 전력 신호 레벨과 상기 제 2 타겟 레벨 사이의 차이를 감소시키기 위해 제 2 세팅 신호를 생성하는
    장치.
  3. 제 2 항에 있어서,
    복수의 인에이블 신호들을 생성하기 위한 회로를 더 포함하고,
    상기 제 1 세팅 신호에 의해 상기 제 1 전력 신호의 조정을 인에이블하기 위한 제 1 인에이블 신호는 상기 제 2 세팅 신호에 의해 상기 제 2 전력 신호의 조정을 인에이블하기 위한 제 2 인에이블 신호와는 독립적으로 생성되는
    장치.
  4. 제 2 항에 있어서,
    상기 제어기는 대응하는 제 1 전력 도메인 및 제 2 전력 도메인에 대한 상기 제 1 타겟 레벨 및 상기 제 2 타겟 레벨을 나타내는 정보를 메모리로부터 수신하는
    장치.
  5. 제 4 항에 있어서,
    상기 메모리는 상기 제어기, 상기 선택기 회로, 상기 전력 도메인들과 동일한 칩 상에 위치되는
    장치.
  6. 제 1 항에 있어서,
    상기 제어기에 의한 상기 제 1 타겟 레벨에 대한 비교를 위해 상기 제 1 전력 신호의 레벨을 디지털 값으로 변환하기 위한 컨버터 회로를 더 포함하는
    장치.
  7. 제 1 항에 있어서,
    적어도 하나의 도메인이 상기 다른 칩의 복수의 출력 노드들에 커플링되고, 상기 제 1 전력 신호는 상기 복수의 출력 노드들 상에 출력된 전력 신호들에 기초하여 생성되는
    장치.
  8. 하나 이상의 전력 도메인들에 전력을 공급하기 위해 복수의 전력 신호들로부터 제 1 전력 신호를 선택하는 단계와,
    제 1 전력 신호의 레벨을 제 1 타겟 레벨에 비교하는 단계와,
    상기 제 1 전력 신호와 상기 제 1 타겟 레벨 사이의 차이를 감소시키기 위해 제 1 세팅 신호를 생성하는 단계를 포함하고,
    상기 선택하는 단계는 선택기 회로에 의해 수행되고, 상기 비교하는 단계 및 상기 생성하는 단계는 제어기에 의해 수행되고, 상기 제어기, 상기 선택기 회로, 및 상기 하나 이상의 전력 도메인들은 동일한 칩 상에 위치되며, 상기 제어기, 상기 선택기 회로, 및 상기 하나 이상의 전력 도메인들이 위치한 칩은 상기 전력 신호들을 출력하는 칩과는 상이한
    방법.
  9. 제 8 항에 있어서,
    상기 제 1 전력 신호에 대응하는 전력 도메인과는 상이한 전력 도메인에 공급될 제 2 전력 신호를 선택하는 단계와,
    상기 제 2 전력 신호의 레벨을 상기 제 1 타겟 레벨과 상이한 제 2 타겟 레벨에 비교하는 단계와,
    상기 제 2 전력 신호 레벨과 상기 제 2 타겟 레벨 사이의 차이를 감소시키기 위해 제 2 세팅 신호를 생성하는 단계를 더 포함하는
    방법.
  10. 제 9 항에 있어서,
    복수의 인에이블 신호들을 생성하는 단계를 더 포함하고,
    상기 제 1 세팅 신호에 의해 상기 제 1 전력 신호의 조정을 인에이블하기 위한 제 1 인에이블 신호는 상기 제 2 세팅 신호에 의해 상기 제 2 전력 신호의 조정을 인에이블하기 위한 제 2 인에이블 신호와는 독립적으로 생성되는
    방법.
  11. 제 9 항에 있어서,
    메모리에 저장된 상기 제 1 타겟 레벨 및 상기 제 2 타겟 레벨을 나타내는 정보를 수신하는 단계를 더 포함하고, 상기 제 1 타겟 레벨 및 상기 제 2 타겟 레벨은 제 1 전력 도메인 및 제 2 전력 도메인 각각에 대응하는
    방법.
  12. 제 1 전력 신호를 생성하기 위한 제 1 스테이지와,
    제 2 전력 신호를 생성하기 위한 제 2 스테이지를 포함하되,
    상기 제 1 스테이지 및 상기 제 2 스테이지는 동일한 칩 상에 위치되고,
    상기 제 1 스테이지는 상기 칩의 제 1 노드를 통해 제 1 세팅 신호를 수신하고,
    상기 제 2 스테이지는 상기 칩의 제 2 노드를 통해 제 2 세팅 신호를 수신하며,
    상기 제 1 스테이지는 상기 제 2 스테이지에 의해 수신되는 상기 제 2 세팅 신호와는 독립적으로 상기 제 1 세팅 신호를 수신하고, 상기 제 1 전력 신호 및 상기 제 2 전력 신호 각각은 상기 제 1 세팅 신호 및 상기 제 2 세팅 신호 중 대응하는 세팅 신호에 기초하여 상이한 레벨들로 변경되는
    장치.
  13. 제 12 항에 있어서,
    상기 제 1 세팅 신호는 상기 제 1 전력 신호를 제 1 도메인에 대응하도록 설정하며,
    상기 제 2 세팅 신호는 상기 제 2 전력 신호를 상기 제 1 도메인과는 상이한 제 2 도메인에 대응하도록 설정하고, 상기 제 1 전력 신호 및 상기 제 2 전력 신호는 서로 독립적으로 생성되는
    장치.
  14. 제 12 항에 있어서,
    상기 제 1 전력 신호는 상기 칩의 제 3 노드를 통해 출력되고, 상기 제 2 전력 신호는 상기 칩의 제 4 노드를 통해 출력되는
    장치.
  15. 제 12 항에 있어서,
    제 3 전력 신호를 생성하기 위한 제 3 스테이지와,
    제 4 전력 신호를 생성하기 위한 제 4 스테이지를 더 포함하고,
    상기 제 3 전력 신호 및 상기 제 4 전력 신호는 제 5 전력 신호를 형성하도록 결합되는
    장치.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
KR1020137034407A 2011-06-24 2012-06-21 전자 디바이스의 전력 관리 KR101489669B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/168,492 2011-06-24
US13/168,492 US8494477B2 (en) 2011-06-24 2011-06-24 Power management for an electronic device
PCT/US2012/043527 WO2012177861A2 (en) 2011-06-24 2012-06-21 Power management for an electronic device

Publications (2)

Publication Number Publication Date
KR20140025535A KR20140025535A (ko) 2014-03-04
KR101489669B1 true KR101489669B1 (ko) 2015-02-04

Family

ID=47362344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137034407A KR101489669B1 (ko) 2011-06-24 2012-06-21 전자 디바이스의 전력 관리

Country Status (7)

Country Link
US (1) US8494477B2 (ko)
EP (1) EP2724205A4 (ko)
JP (2) JP5816747B2 (ko)
KR (1) KR101489669B1 (ko)
CN (1) CN103930848B (ko)
TW (1) TWI550392B (ko)
WO (1) WO2012177861A2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9363749B2 (en) * 2012-09-13 2016-06-07 Qualcomm Incorporated Dynamic power scaling of digital modems
US9823719B2 (en) 2013-05-31 2017-11-21 Intel Corporation Controlling power delivery to a processor via a bypass
US9383807B2 (en) * 2013-10-01 2016-07-05 Atmel Corporation Configuring power domains of a microcontroller system
KR20150085642A (ko) * 2014-01-16 2015-07-24 삼성전자주식회사 전원 공급 장치, 이를 포함하는 전자 장치 및 전원 공급 방법
US9606616B2 (en) * 2015-03-13 2017-03-28 International Business Machines Corporation Device and method for reconfigurable power conversion
CN104734503B (zh) * 2015-04-15 2018-03-06 上海斐讯数据通信技术有限公司 一种电源转换系统及具有该种电源转换系统的电子设备
US9753510B2 (en) 2015-08-26 2017-09-05 Intel Corporation Apparatus and method to reduce power losses in an integrated voltage regulator
US10627839B2 (en) * 2016-03-02 2020-04-21 Qualcomm Incorporated Multiple input multiple output regulator controller system
US10642329B2 (en) * 2016-03-23 2020-05-05 Qualcomm Incorporated Peak current support for a power rail system via a shared secondary power supply
US10210116B2 (en) * 2017-04-27 2019-02-19 Qualcomm Incorporated Method, apparatus, and system for semaphore-based protection of power-domain-crossing signals
DE102017218336A1 (de) * 2017-10-13 2019-04-18 Continental Automotive Gmbh Schaltungsanordnung mit einem Mikroprozessor und einem Spannungserzeugungs-Schaltkreis
US11048321B2 (en) 2018-06-01 2021-06-29 Nvidia Corporation Distributed digital low-dropout voltage micro regulator
US11353900B2 (en) * 2018-06-27 2022-06-07 Intel Corporation Integrated cross-domain power transfer voltage regulators
US11422576B2 (en) * 2020-08-28 2022-08-23 Hewlett Packard Enterprise Development Lp Modular power supply unit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040084921A (ko) * 2002-02-19 2004-10-06 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 전력 할당 관리 방법, 전력 할당 관리 장치 및 휴대형 장치
US20050046400A1 (en) 2003-05-21 2005-03-03 Efraim Rotem Controlling operation of a voltage supply according to the activity of a multi-core integrated circuit component or of multiple IC components
US20080091965A1 (en) 2006-10-11 2008-04-17 Texas Instruments Incorporated Discrete power control of components within a computer system
US20090201082A1 (en) 2008-02-11 2009-08-13 Nvidia Corporation Integrated circuit device having power domains and partitions based on use case power optimization

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57154919A (en) * 1981-03-20 1982-09-24 Hitachi Denshi Ltd Detecting system for high frequency faulty power level
JP2930445B2 (ja) * 1991-04-23 1999-08-03 富士通株式会社 電源ユニット
JP3702091B2 (ja) * 1998-03-31 2005-10-05 富士通株式会社 電源装置、および電源回路の制御方法
US6802014B1 (en) * 2000-10-26 2004-10-05 Apple Computer, Inc. Method and apparatus for managing power in computer systems
DE60034346D1 (de) * 2000-11-03 2007-05-24 St Microelectronics Srl Vorrichtung und Verfahren zur selektiven Abschaltung integrierter Schaltungsblöcke
KR100548321B1 (ko) * 2003-01-07 2006-02-02 엘지전자 주식회사 동위상 합성 다이버시티 수신 장치 및 방법
AU2003206744A1 (en) * 2003-01-17 2004-08-13 Freescale Semiconductor, Inc. Power management system
JP3851303B2 (ja) * 2003-09-08 2006-11-29 ローム株式会社 多出力型電源装置及びこれを用いた携帯機器
US7333563B2 (en) * 2004-02-20 2008-02-19 Research In Motion Limited Method and apparatus for improving power amplifier efficiency in wireless communication systems having high peak to average power ratios
US7181188B2 (en) * 2004-03-23 2007-02-20 Freescale Semiconductor, Inc. Method and apparatus for entering a low power mode
TWI258071B (en) * 2004-12-13 2006-07-11 Via Tech Inc Mainboard and power control device thereof
JP4082706B2 (ja) * 2005-04-12 2008-04-30 学校法人早稲田大学 マルチプロセッサシステム及びマルチグレイン並列化コンパイラ
JP2006318380A (ja) * 2005-05-16 2006-11-24 Handotai Rikougaku Kenkyu Center:Kk 回路システム
EP1911093A2 (en) * 2005-07-22 2008-04-16 Nxp B.V. Path sharing high-voltage esd protection using distributed low-voltage clamps
JP4773186B2 (ja) * 2005-11-18 2011-09-14 コーセル株式会社 並列運転電源システム
US8064533B2 (en) * 2006-12-29 2011-11-22 Broadcom Corporation Reconfigurable MIMO transceiver and method for use therewith
WO2008088924A2 (en) * 2007-01-19 2008-07-24 Astec International Limited Centralized controller, power manager and dc-dc switching cells for on-board power systems
US8107895B2 (en) * 2007-09-26 2012-01-31 Broadcom Corporation Independent power consumption management in a MIMO transceiver and method for use therewith
US7830039B2 (en) * 2007-12-28 2010-11-09 Sandisk Corporation Systems and circuits with multirange and localized detection of valid power
CN101277027A (zh) * 2008-02-22 2008-10-01 无锡紫芯集成电路系统有限公司 单片集成电源选择电路
US8090327B2 (en) * 2008-12-02 2012-01-03 Broadcom Corporation Configurable baseband processing for receiver and transmitter and methods for use therewith
US20100201198A1 (en) * 2009-02-10 2010-08-12 Moxa Inc. Low- voltage dual power loop device and method
US8174288B2 (en) * 2009-04-13 2012-05-08 International Business Machines Corporation Voltage conversion and integrated circuits with stacked voltage domains
US8930733B2 (en) * 2009-06-12 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Separating power domains of central processing units
KR101034690B1 (ko) * 2009-09-02 2011-06-13 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
ITMI20111070A1 (it) * 2011-06-14 2012-12-15 Uhdenora Spa Componente di sostituzione per flange di elettrolizzatori

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040084921A (ko) * 2002-02-19 2004-10-06 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 전력 할당 관리 방법, 전력 할당 관리 장치 및 휴대형 장치
US20050046400A1 (en) 2003-05-21 2005-03-03 Efraim Rotem Controlling operation of a voltage supply according to the activity of a multi-core integrated circuit component or of multiple IC components
US20080091965A1 (en) 2006-10-11 2008-04-17 Texas Instruments Incorporated Discrete power control of components within a computer system
US20090201082A1 (en) 2008-02-11 2009-08-13 Nvidia Corporation Integrated circuit device having power domains and partitions based on use case power optimization

Also Published As

Publication number Publication date
US8494477B2 (en) 2013-07-23
JP5816747B2 (ja) 2015-11-18
EP2724205A4 (en) 2015-03-04
US20120329509A1 (en) 2012-12-27
TW201301005A (zh) 2013-01-01
WO2012177861A2 (en) 2012-12-27
JP2016028336A (ja) 2016-02-25
JP2014527213A (ja) 2014-10-09
EP2724205A2 (en) 2014-04-30
CN103930848A (zh) 2014-07-16
WO2012177861A3 (en) 2013-02-28
TWI550392B (zh) 2016-09-21
KR20140025535A (ko) 2014-03-04
CN103930848B (zh) 2016-08-24
JP6156754B2 (ja) 2017-07-05

Similar Documents

Publication Publication Date Title
KR101489669B1 (ko) 전자 디바이스의 전력 관리
US10642329B2 (en) Peak current support for a power rail system via a shared secondary power supply
CN106558992B (zh) 电源转换装置
US9577523B2 (en) Dual mode voltage regulator with reconfiguration capability
US11444539B2 (en) Switching regulator and electronic device including the same
CN107786081B (zh) 电压转换设备及控制电压转换设备的方法
WO2013095514A1 (en) A dual mode voltage regulator with dynamic reconfiguration capability
US8269461B2 (en) Hybrid battery charger and control circuit and method thereof
US10523039B2 (en) Systems for battery charging using a wireless charging signal
US20170054368A1 (en) Multi-Topology Power Converter Controller
JP6326967B2 (ja) マルチフェーズ電源装置
US20230013025A1 (en) Hybrid bi-directional dc-dc power converter and methods of operation thereof
US8583950B2 (en) Power supply circuit for a CPU
EP2405318A1 (en) Power-supply circuit
JP7001840B2 (ja) 電源管理回路および電子機器
US10802519B2 (en) Automatic configuration of multiple-phase digital voltage regulator
TWI483091B (zh) 電壓調節裝置與電子裝置
US8736277B2 (en) Integrated transformers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 5