JP2014523600A - 構成コマンドを伝えるためのメモリシステム及び方法 - Google Patents
構成コマンドを伝えるためのメモリシステム及び方法 Download PDFInfo
- Publication number
- JP2014523600A JP2014523600A JP2014522930A JP2014522930A JP2014523600A JP 2014523600 A JP2014523600 A JP 2014523600A JP 2014522930 A JP2014522930 A JP 2014522930A JP 2014522930 A JP2014522930 A JP 2014522930A JP 2014523600 A JP2014523600 A JP 2014523600A
- Authority
- JP
- Japan
- Prior art keywords
- register
- mode register
- address
- inverted
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
Description
Claims (10)
- メモリシステムであって、
ダイナミックランダムアクセスメモリ(DRAM)の第1及び第2のセットであって、各DRAMが、少なくとも第1及び第2のアドレス可能モードレジスタを有し、前記第2のモードレジスタのバイナリアドレスが、前記第1のモードレジスタの反転されたバイナリアドレスである、前記DRAMの第1及び第2のセット、及び
コントローラに結合されるように構成される入力と、第1のアドレスラインを介してDRAMの前記第1のセットに結合される出力と、第2のアドレスラインを介してDRAMの前記第2のセットに結合される反転された出力とを有するシステムレジスタ、
を含み、
前記システムレジスタが、前記入力でアドレスビット及び構成ビットを含むモードレジスタセットコマンドを受信するように、及び前記モードレジスタセットコマンドを非反転で前記出力を介してDRAMの前記第1のセットに、及び反転された形式で前記反転された出力を介してDRAMの前記第2のセットに出力するように構成される、
メモリシステム。 - 請求項1に記載のメモリシステムであって、前記システムがコントローラを更に含み、前記コントローラが、前記システムレジスタに、各モードレジスタセットコマンドを、その後前記コマンドの反転されたコピーを送るように構成され、前記DRAMが、前記第2のアドレス指定可能なモードレジスタに対する如何なるアクセスも無視するように構成される、メモリシステム。
- 請求項1に記載のメモリシステムであって、前記DRAMが、前記第2のアドレス指定可能なモードレジスタに対するアクセスを、反転された構成ビットを有する前記第1のアドレス可能モードレジスタに対するアクセスとして扱うように構成される、メモリシステム。
- 請求項1に記載のメモリシステムであって、各DRAMが、第1のアドレス可能モードレジスタと第2のアドレス指定可能なモードレジスタとの複数の対を含み、対において前記第2のモードレジスタの前記バイナリアドレスが、前記第1のモードレジスタの反転されたバイナリアドレスである、メモリシステム。
- 請求項4に記載のメモリシステムであって、前記第1又は第2のアドレス指定可能なモードレジスタの特定の1つへのアクセスが、前記DRAMによりオペレーションが実行されない(NOP)アクセスと考えられ、前記システムレジスタが、前記モードレジスタの前記特定の一つのアドレスを含むモードレジスタセットコマンドを、前記システムレジスタのための構成情報として扱うように構成される、メモリシステム。
- 請求項5に記載のメモリシステムであって、前記構成情報が、クロックイネーブル(CKE)、ソフトリセット、及びソフトパワーダウンのうちの1つを含む、メモリシステム。
- メモリシステムにおいてアドレス指定可能なモードレジスタにモードレジスタセットコマンドを伝えるための方法であって、
前記メモリシステムが、システムレジスタとDRAMの第1及び第2のセットとを有し、各DRAMが、第1及び第2のアドレス可能モードレジスタの少なくとも1つの対を有し、対における前記第2のモードレジスタのバイナリアドレスが、前記第1のモードレジスタの反転されたバイナリアドレスであり、
前記方法が、
前記システムレジスタによりアドレスビット及び構成ビットを含むモードレジスタセットコマンドを受け取る工程、
前記システムレジスタから前記モードレジスタセットコマンドを非反転でDRAMの前記第1のセットに送る工程、及び
前記システムレジスタから前記モードレジスタセットコマンドを反転された形式でDRAMの前記第2のセットに送る工程、
を含む、方法。 - 請求項7に記載の方法であって、前記方法が、
前記モードレジスタセットコマンドを反転された形式で前記システムレジスタにより受け取る工程、
前記反転されたモードレジスタセットコマンドを前記システムレジスタからDRAMの前記第1のセットに送る工程、
前記反転されたモードレジスタセットコマンドを前記システムレジスタから反転された形式でDRAMの前記第2のセットに送る工程、及び
アドレスされた前記第1のモードレジスタにおいて前記レジスタセットコマンドに含まれる前記構成ビットをストアする工程、
を更に含む、方法。 - 請求項7に記載の方法であって、前記方法が、
そこに含まれるアドレスが第2のモードレジスタのアドレスである場合、前記モードレジスタセットコマンドを前記DRAMにおいて反転する工程、及び
そのため、アドレスされた前記第1のモードレジスタにおいて前記レジスタセットコマンドに含まれる反転された構成ビットをストアする工程、
を更に含む、方法。 - メモリシステムにおいてシステムレジスタにレジスタ制御ワードを送るための方法であって、
前記メモリシステムが、前記システムレジスタと、DRAMの第1及び第2のセットとを有し、各DRAMが、第1及び第2のアドレス可能モードレジスタの少なくとも1つの対を有し、対における前記第2のモードレジスタのバイナリアドレスが、前記第1のモードレジスタの反転されたバイナリアドレスであり、
前記方法が、
前記システムレジスタによりアドレスビット及び構成ビットを含むモードレジスタセットコマンドを受け取る工程であって、前記アドレスビットが、前記DRAMによりNOPアクセスと考えられるアドレス指定可能なモードレジスタの特定の1つを指定し、前記構成ビットが、前記システムレジスタのためのレジスタ制御ワードアドレス及び構成データを含む、工程、
前記システムレジスタにおいて前記モードレジスタの前記特定の一つのアドレスを検出する工程、及び
前記レジスタ制御ワードアドレスにおいて前記システムレジスタにおける構成データをストアする工程、
を含む、方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102011108172A DE102011108172B4 (de) | 2011-07-22 | 2011-07-22 | Speichersystem und Verfahren zum Übermitteln von Konfigurationsbefehlen |
DE102011108172.4 | 2011-07-22 | ||
US13/554,897 US8635418B2 (en) | 2011-07-22 | 2012-07-20 | Memory system and method for passing configuration commands |
US13/554,897 | 2012-07-20 | ||
PCT/US2012/047864 WO2013016291A2 (en) | 2011-07-22 | 2012-07-23 | Memory system and method for passing configuration commands |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014523600A true JP2014523600A (ja) | 2014-09-11 |
JP2014523600A5 JP2014523600A5 (ja) | 2015-09-03 |
JP6182528B2 JP6182528B2 (ja) | 2017-08-16 |
Family
ID=47502105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014522930A Active JP6182528B2 (ja) | 2011-07-22 | 2012-07-23 | 構成コマンドを伝えるためのメモリシステム及び方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8635418B2 (ja) |
JP (1) | JP6182528B2 (ja) |
DE (1) | DE102011108172B4 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10310547B2 (en) * | 2016-03-05 | 2019-06-04 | Intel Corporation | Techniques to mirror a command/address or interpret command/address logic at a memory device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11282591A (ja) * | 1998-03-31 | 1999-10-15 | Hitachi Ltd | メモリ回路 |
JP2007507049A (ja) * | 2003-09-30 | 2007-03-22 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 回路システム |
JP2008512749A (ja) * | 2004-09-07 | 2008-04-24 | インテル コーポレイション | 隣り合わせで反転される、メモリのアドレス及びコマンドバス |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7102958B2 (en) | 2001-07-20 | 2006-09-05 | Samsung Electronics Co., Ltd. | Integrated circuit memory devices that support selective mode register set commands and related memory modules, memory controllers, and methods |
US20050144369A1 (en) | 2002-02-06 | 2005-06-30 | Koninklijke Philips Electronics N.V. | Address space, bus system, memory controller and device system |
US7610455B2 (en) | 2005-05-11 | 2009-10-27 | Infineon Technologies Ag | Technique to read special mode register |
US8552891B2 (en) * | 2006-05-27 | 2013-10-08 | Samsung Electronics Co., Ltd. | Method and apparatus for parallel data interfacing using combined coding and recording medium therefor |
US7925844B2 (en) * | 2007-11-29 | 2011-04-12 | Micron Technology, Inc. | Memory register encoding systems and methods |
KR100919815B1 (ko) | 2008-08-04 | 2009-10-01 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
US8200925B2 (en) | 2008-10-31 | 2012-06-12 | Mosaid Technologies Incorporated | Data mirroring in serial-connected memory system |
-
2011
- 2011-07-22 DE DE102011108172A patent/DE102011108172B4/de active Active
-
2012
- 2012-07-20 US US13/554,897 patent/US8635418B2/en active Active
- 2012-07-23 JP JP2014522930A patent/JP6182528B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11282591A (ja) * | 1998-03-31 | 1999-10-15 | Hitachi Ltd | メモリ回路 |
JP2007507049A (ja) * | 2003-09-30 | 2007-03-22 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 回路システム |
JP2008512749A (ja) * | 2004-09-07 | 2008-04-24 | インテル コーポレイション | 隣り合わせで反転される、メモリのアドレス及びコマンドバス |
Also Published As
Publication number | Publication date |
---|---|
CN103718246A (zh) | 2014-04-09 |
DE102011108172B4 (de) | 2013-10-10 |
JP6182528B2 (ja) | 2017-08-16 |
US20130046923A1 (en) | 2013-02-21 |
DE102011108172A1 (de) | 2013-01-24 |
US8635418B2 (en) | 2014-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100868393B1 (ko) | 비휘발성 메모리 제어기 및 휘발성 메모리에 액세스하는방법 및 시스템, 비휘발성 메모리 제어기 및 휘발성 메모리 | |
US10424367B2 (en) | Method and apparatus for decoding command operations for a semiconductor device | |
US7120754B2 (en) | Synchronous DRAM with selectable internal prefetch size | |
KR100711157B1 (ko) | 액티브 터미네이션 제어를 위한 방법, 메모리, 모듈 레지스터, 집적 회로, 메모리 모듈 및 시스템 | |
KR100745369B1 (ko) | 포트상태 시그날링 기능을 갖는 멀티패쓰 억세스블 반도체메모리 장치 | |
US7957209B2 (en) | Method of operating a memory apparatus, memory device and memory apparatus | |
JP2019102119A (ja) | メモリデバイス及びその動作方法 | |
US8917570B2 (en) | Memory device and method for operating the same | |
JP2006313538A (ja) | メモリモジュール及びメモリシステム | |
KR20090042313A (ko) | 다중 랭크 메모리 서브시스템에서 분할 버스 인터럽트의 협력 시그널링을 이네이블하기 위한 방법 및 장치 | |
US20100074035A1 (en) | Semiconductor memory device | |
KR20150007507A (ko) | 반도체 장치 및 그의 구동방법 | |
JP2018511860A (ja) | 統合プロセッサを備えたdram回路 | |
US20160300625A1 (en) | Semiconductor apparatus and test method thereof | |
KR20190093102A (ko) | 듀티 사이클을 조절하는 메모리 장치 및 이를 포함하는 메모리 시스템 | |
CN110659228B (zh) | 存储器系统以及用于访问存储器系统的方法 | |
US9442658B2 (en) | Apparatuses and methods including selectively providing a single or separate chip select signals | |
US20170147230A1 (en) | Memory device and memory system having heterogeneous memories | |
KR20140109206A (ko) | 패리티 체크를 수행하는 반도체 메모리 장치, 메모리 시스템 및 반도체 메모리 장치의 동작방법 | |
US7986582B2 (en) | Method of operating a memory apparatus, memory device and memory apparatus | |
JP6182528B2 (ja) | 構成コマンドを伝えるためのメモリシステム及び方法 | |
US8009485B2 (en) | Semiconductor memory device | |
US20150194199A1 (en) | Semiconductor devices and semiconductor systems including the same | |
KR20210079120A (ko) | 반도체장치 및 반도체시스템 | |
WO2013016291A2 (en) | Memory system and method for passing configuration commands |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150713 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160913 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20161212 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170724 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6182528 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |