JP2014519761A - デルタ変調低電力ｅｈｆ通信リンク - Google Patents

Abstract

変調EHF信号を通信するためのシステムは、バイレベル送信情報信号に応答して、送信出力信号を生成する変調回路を含むことが可能である。送信出力信号は、この送信情報信号が第1の情報状態にあるとき、EHF周波数を有することが可能であり、この送信情報信号が第2の情報状態にあるとき、抑圧可能である。変調回路に動作可能に結合された送信トランスデューサは、送信出力信号に応答して、送信出力信号を電磁信号に変換することが可能である。

Description

本開示は、EHF信号の変調を含めて、EHF通信のためのシステムおよび方法に関する。

半導体製造技術および回路設計技術の進化は、動作周波数をますます高めた集積回路(IC)の開発および生産を可能にした。そのような集積回路を組み込んだ電子製品および電子システムは、ひいては、先の製品生産よりもさらに優れた機能性を提供することが可能である。この追加の機能性は、一般に、ますます高速でますます大量のデータを処理することを含んでいる。

多くの電子システムは、複数のプリント回路基板(PCB)を含み、その上にこれらの高速ICが実装し、それを介してICとの間で様々な信号が経路指定される。少なくとも2個のPCBを含み、それらのPCB間で情報を通信する必要がある電子システムでは、基板同士の間の情報の流れを促すために、様々なコネクタアーキテクチャおよびバックプレーンアーキテクチャが開発されている。コネクタアーキテクチャおよびバックプレーンアーキテクチャは、信号経路に様々なインピーダンス不連続をもたらし、結果として、信号品質または信号インテグリティの劣化を招く。信号搬送機械コネクタ(signal-carrying mechanical connectors)など、従来の手段によって基板に接続することは、一般に、不連続を生み出し、うまく解決するには高価な電子機器を必要とする。従来の機械コネクタはまた、経時的に摩耗し、精密なアライメント方法および製造方法を必要とする場合があり、機械的な接触の影響を受けやすい。

一例では、変調EHF信号を通信するためのシステムは、バイレベル送信情報信号(bi-level transmit information signal)に応答して、この送信情報信号が第1の情報状態にあるとき、EHF周波数を有する送信出力信号を生成し、この送信情報信号が第1の情報状態とは異なる第2の情報状態にあるとき、送信出力信号を抑圧する変調回路を含むことが可能である。変調回路に動作可能に結合された送信トランスデューサは、送信出力信号に応答して、送信出力信号を電磁信号に変換することができる。

別の例では、変調EHF信号を通信するためのシステムは、EHF周波数を有する電磁信号に応答して、この電磁信号を、間欠期間の間、第1の信号強度を有し、別の状況では、第1の信号強度に満たない第2の信号強度を有する受信入力信号に変換する受信トランスデューサを含むことが可能である。受信トランスデューサに動作可能に結合された復調回路は、受信入力信号に応答して、受信入力信号が第1の信号強度を有するとき、第1の情報状態を有し、受信入力信号が第2の信号強度を有するとき、第2の情報状態を有する受信情報信号を生成することができる。

変調EHF信号を通信するためのある例示的な方法では、変調回路は、送信情報信号が第1の情報状態にあるとき、EHF周波数を有する送信出力信号を生成することができる。送信出力信号は、送信情報信号が第1の情報状態とは異なる第2の情報状態にあるとき、抑圧可能である。送信トランスデューサは、送信出力信号を電磁信号に変換することができる。

変調EHF信号を通信するための別の例示的な方法では、受信トランスデューサは、電磁信号を受信し、電磁信号を、間欠期間の間、第1の信号強度を有し、別の状況では、第1の信号強度に満たない第2の信号強度を有する受信入力信号に変換することができる。受信入力信号に応答する復調回路は、受信入力信号が第1の信号強度を有するとき、第1の情報状態を有し、受信入力信号が第2の信号強度を有するとき、第2の情報状態を有する受信情報信号を再生することができる。

そのようなシステムおよび方法の利点は、図面および詳細な説明を考慮した後でより容易に理解されよう。

ダイとアンテナとを含む集積回路(IC)パッケージの第1の例の簡素化された概略俯瞰図である。 ICパッケージとプリント回路基板(PCB)とを含む、ある例示的な通信デバイスの概略側面図である。 外部回路導体を含むICパッケージを含む、別の例示的な通信デバイスの等角図である。 図3の例示的な通信デバイスの底面図である。 ある例示的な通信システムのブロック図である。 ある例示的なエッジ検出回路の回路図である。 2進情報を表す、図5および図6のある例示的なデータ信号を示す図である。 図5および図6のエッジ検出回路の一例に関する、ある例示的な情報信号を示す図である。 図5および図6のエッジ検出回路の別の例のある例示的な情報信号を示す図である。 ある例示的な変調回路およびトランスデューサの回路図である。 別の例示的な変調回路およびトランスデューサの回路図である。 ある例示的な復調およびサンプリング回路の回路図である。 復調およびサンプリング回路内の対応する例示的なデータ信号に変換された、ある例示的な情報信号を示す図である。 別の例示的な復調およびサンプリング回路の回路図である。 変調を使用して、EHF信号を通信するための、ある例示的な方法を示す図である。

ワイヤレス通信を使用して、デバイス上の構成要素同士の間の信号通信を実現することが可能である、またはワイヤレス通信は、デバイス同士の間の通信を実現することが可能である。ワイヤレス通信は、機械的劣化および電気的劣化を受けないインターフェースを提供する。チップ同士の間にワイヤレス通信を用いたシステムの例は、その開示の全体が、すべての目的で参照により本明細書に組み込まれている、米国特許第5,621,913号、および米国特許出願公開第2010/0159829号で開示されている。

一例では、送信機が第1の伝導経路の終端部分に配置され、受信機が第2の伝導経路の終端部分に配置された状態で密に結合された送信機/受信機の対を配備することができる。送信機および受信機は、送信エネルギーの強度に応じて、互いに近接して配置されてもよく、第1の伝導経路と第2の伝導経路とは互いと隣接していなくてもよい。いくつかの例では、送信機および受信機は、送信機/受信機の対のアンテナと共に近接して配置された別個の回路キャリア上に配置されてもよい。

下で議論されるように、一例では、送信機および/または受信機は、その中に1本または複数本のアンテナをダイに隣接して配置して、誘電体または絶縁封入もしくは絶縁結合剤によって適所に固定することができるICパッケージとして構成可能である。リードフレーム基板によってアンテナを適所に固定することも可能である。ICパッケージ内に埋め込まれたEHFアンテナの例が図で示され、下で説明される。ICパッケージは、EHF ICパッケージまたは単にパッケージと呼ばれる場合もあり、EHF通信ユニット、通信ユニット、通信デバイス、コムリンク(comm-link)チップパッケージ、および/またはコムリンクパッケージと様々な形で呼ばれるワイヤレス通信ユニットの例である点に留意されたい。

図1は、一般に、10で示される、ある例示的なICパッケージを示す。ICパッケージ10は、チップまたはダイ12と、電気信号と電磁(EM)信号との間で変換を実現するトランスデューサ14と、トランスデューサをダイ12内に含まれた送信機回路または受信機回路に接続されたボンドパッド22、24に電気的に接続するボンドワイヤ18、20など導電コネクタ16とを含む。ICパッケージ10は、ダイおよび/またはトランスデューサの少なくとも一部の周りに形成された封入材料26をさらに含む。この例では、封入材料26は、ダイ12と、導電コネクタ16と、トランスデューサ14とをカバーし、ダイおよびトランスデューサの詳細を実線で例示できるように仮想線で示される。

ダイ12は、適切なダイ基板上の縮小回路として構成された任意の適切な構造を含み、チップまたは集積回路(IC)とも呼ばれる構成要素と機能的に同等である。ダイ基板は、任意の適切な半導体材料であってもよく、例えば、ダイ基板はシリコンであってもよい。ダイ12は、そのそれぞれが約1.0mmから約2.0mm、好ましくは、約1.2mmから約1.5mmであってもよい、長さと幅寸法とを有することが可能である。ダイ12には、外部回路に接続を提供する、図1に示されない、リードフレームなどのさらなる導電体16が実装可能である。破線で示されている変圧器28は、ダイ12の回路とトランスデューサ14との間にインピーダンス整合を提供することができる。

トランスデューサ14は、折り返しダイポールまたはループアンテナ30の形であってもよく、EHFスペクトル内など、無線周波数で動作するように構成可能であり、電磁信号を送信および/または受信するように構成可能である。アンテナ30は、ダイ12とは分離されているが、適切な導体16によってダイ12に接続され、ダイ12に隣接して配置される。

アンテナ30の寸法は、電磁周波数スペクトルのEHF帯域内で動作するのに適している。一例では、アンテナ30のループ構成は、ループの口に0.1mmのギャップを含み、ループの縁部がダイ12の縁部からおよそ0.2mmである、長さ1.4mmおよび幅0.53mmのループ内に置かれた0.1mmの材料帯域を含む。

封入材料26は、固定された相対位置にICパッケージ10の様々な構成要素を保持するのを助けるために使用される。封入材料26は、ICパッケージ10の電気構成要素および電子構成要素に電気絶縁と物理的保護とを提供するように構成された任意の適切な材料であってもよい。例えば、封入材料26は、モールド化合物、ガラス、プラスチック、またはセラミックであってもよい、絶縁材料とも呼ばれる。封入材料26は、任意の適切な形状で形成されてもよい。例えば、封入材料26は、外部回路にダイを接続する導体16の非接続端部を除いて、ICパッケージ10のすべての構成要素を封入する、矩形ブロックの形であってもよい。外部接続は、他の回路または他の構成要素を用いて形成可能である。

図2は、例示的なプリント回路基板(PCB)54にフリップ実装された(flip-mounted)ICパッケージ52を含む通信デバイス50の再現描写の側面図(representational side view)を示す。この例では、ICパッケージ52は、ダイ56と、接地板57と、アンテナ58と、ダイをアンテナに接続する、ボンドワイヤ60を含むボンドワイヤとを含むことが分かる。ダイ、アンテナ、およびボンドワイヤは、パッケージ基板62に実装されて、封入材料64内に封入される。接地板57は、ダイ56の下面に実装されてもよく、電気接地をダイに提供するように構成された任意の適切な構成であってもよい。PCB54は、主要面すなわち主要表面68を有する上層誘電体66を含むことが可能である。ICパッケージ52は、メタライゼーションパターン(図示せず)で取り付けられたフリップ実装バンプ70を用いて表面68にフリップ実装されている。

PCB54は、PCB54内に接地板を形成する導体材料でできた表面68から間隔が置かれた層72をさらに含むことが可能である。PCB接地板は、PCB54上の回路および構成要素に電気接地を提供するように構成された任意の適切な構造であってもよい。

図3および図4は、外部回路導体84および86を含むICパッケージ82を含む、別の例示的な通信デバイス80を示す。この例では、ICパッケージ82は、ダイ88と、リードフレーム90と、ボンドワイヤの形で導電コネクタ92と、アンテナ94と、封入材料96と、例を簡素化するために図示されない、その他の構成要素とを含むことが可能である。1つもしくは複数の他の回路がダイ88に動作可能に接続することを可能にするように構成された導電体またはリード98の任意の適切な構成であってもよい、リードフレーム90と電気通信する形でダイ88を実装することができる。アンテナ94は、リードフレーム90を産出する製造プロセスの一環として構成されうる。

リード98は、パッケージ基板62に対応する、仮想線で示されたリードフレーム基板100内に埋め込み可能であるか、または固定可能である。リードフレーム基板は、所定の構成でリード98を実質的に保持するように構成された任意の適切な絶縁材料であってもよい。ダイ88とリードフレーム90のリード98との間の電気通信は、導電コネクタ92を使用することによって、任意の適切な方法によって達成されうる。述べられたように、導電コネクタ92は、対応するリード導体98を用いて、ダイ88の回路上に端子を電気的に接続するボンドワイヤを含むことが可能である。例えば、導体、すなわち、リード98は、リードフレーム基板100の上部表面上に形成されためっきリード102と、基板を通して延びるビア104と、図示されない、PCBなどのベース基板上の回路にICパッケージ82を実装するフリップ実装バンプ106とを含むことが可能である。ベース基板上の回路は、例えば、バンプ106をベース基板を通して延びるさらなるビア110に接続するストリップ導体108を含むことが可能な外部導体84など、外部導体を含むことが可能である。他のビア112はリードフレーム基板100を通して延びることが可能であり、ベース基板を通して延びる追加のビア114が存在しうる。

別の例では、ダイ88は反転されてもよく、導電コネクタ92は、先に説明されたように、概して、「フリップチップ」構成として知られている、対応するリード98に直接的にダイ88の回路上の点を電気的に接続するように構成されうるバンプ、すなわち、ダイはんだボールを含むことが可能である。

第1のICパッケージおよび第2のICパッケージ10は、単一のPCBにおける同一場所に配置されてもよく、PCB内通信を提供することが可能である。他の例では、第1のICパッケージ10は第1のPCB上に配置されてもよく、第2のICパッケージ10は第2のPCB上に配置されてもよく、したがって、PCB間通信を提供することが可能である。

電力消費を削減して、他の利点を達成するために、あるICパッケージ10から別のICパッケージ10に通信されるデータ信号は、搬送波信号を変調して、データ信号内のデータを符号化することによって通信可能である。いくつかの例では、2進データ信号内に遷移が発生したことを示す、EHF放射のパルスを送信することによってなど、デルタ変調の方法を使用することが可能である。次いで、これらのパルスを別のICパッケージ10によって受信して、電子回路内で使用するためにパルスEHF信号を標準の2進データ信号に再度変換することによって復調することが可能である。ICパッケージ10などのICパッケージは、変調EHF信号の送信、ならびにそのような信号の対応する受信および復調に関する様々な機能を実行するための複数の回路を含むことが可能である。

図5は、変調信号を使用して通信を円滑にするために含まれうる回路の例を含めて、一般に、150で示される、ある例示的な通信システムを示す。図5に示されるように、送信ICパッケージ154内で実施されうる送信機152は、受信ICパッケージ158内で実施されうる受信機156と通信することができる。送信ICパッケージ154および受信ICパッケージ158は、ICパッケージ10の例でありうる。送信機152は、出力信号を送信トランスデューサ206に提供するために変調回路204に動作可能に結合されたエッジ検出回路202などの回路を含むことが可能である。受信機154は、サンプル回路306に動作可能に結合された復調回路304などの回路に信号を提供する受信トランスデューサ302を含むことが可能である。

エッジ検出回路202は、データ信号ソース(図示せず)によって提供される2進データ入力信号208内のエッジ状態を検出するように構成された任意の適切な電子回路であってもよい。データ入力信号208は、近代の電子製品で一般的に利用されている非ゼロ復帰(NRZ)データ信号など、任意のデータ搬送2進電子信号であってもよい。データ入力信号208は、2つの2進状態、すなわち、データビット「1」を表す2進状態と、データビット「0」を表す2進状態とを有することが可能であり、デジタル入力データを符号化することができる。エッジ状態の検出は、データ入力信号が、正から負へ、およびその逆など、ある電圧レベルから別の電圧レベルに移るときなど、データ入力信号208内のある2進状態から別の2進状態への遷移の検出を指す。エッジ検出回路202は、データ入力信号208内の2進状態同士の間のそれぞれの遷移に応答して生成されたエッジ表示パルスを含むバイレベル送信情報信号210を生成するように構成可能である。

送信情報信号210は変調回路204に提供可能である。変調回路204は、バイレベル送信情報信号210に応答し、送信出力信号212を生成するように構成された、任意の適切な電子回路であってもよい。送信出力信号212は、送信情報信号210が第1の情報状態にあるとき、EHF周波数を有する電子信号として変調回路204によって産出可能であり、送信情報信号210が第2の情報状態にあるとき、変調回路204によって抑圧可能である。例えば、送信出力信号212は、信号が、その時点で、かつ信号210内のパルスの存続期間の間、EHF周波数で生成され、別の状況では、すなわち、信号210内で何のパルスも発生しないとき、抑圧される、疑似間欠的であってもよい。

変調回路204は、送信出力信号212が電気信号から電磁(EM)信号214に変換されうるように、トランスデューサ14のある例でありうる送信トランスデューサ206に動作可能に結合されうる。例えば、トランスデューサ206は、EHF周波数範囲内で動作するような寸法にされ、かつそのように構成された、ダイポールアンテナなどのアンテナであってもよい。

EM信号214は、ICパッケージ158のトランスデューサ14のある例でありうる受信トランスデューサ302など、第2のトランスデューサにさらに通信されうる。受信トランスデューサ302は、EM信号214など、EHF信号を受信するように構成されたアンテナであってもよい。トランスデューサ302は、EM信号214を電気受信入力信号308に変換するように構成可能である。受信入力信号308は、2個の電子信号が、単に中間EM信号を介して変換されていることにより、実質的に同一でありうるという点で、送信出力信号212に対応しうる。したがって、受信入力信号308は、間欠期間にEHF周波数を有する第1の信号強度または振幅を有し、別の状況では、第1の信号強度に満たない第2の信号強度または振幅を有することが可能である。

復調回路304は、受信トランスデューサ302に動作可能に結合されうる。復調回路304は、受信入力信号308に応答して、2つの情報状態、すなわち、受信入力信号308が第1の信号強度を有する情報状態と、受信入力信号308が第2の信号強度を有する情報状態とを有する受信情報信号310を生成するように構成された、任意の適切な回路であってもよい。受信情報信号310は受信機156によって再生されているデータ信号内の2進状態同士の間のそれぞれの遷移を示すエッジ表示パルスを含むバイレベル信号でありうるという点で、受信情報信号310は送信情報信号210に対応しうる。

サンプル回路306は復調回路304に結合可能であり、受信情報信号310に応答して、2つの2進状態、すなわち、データビット「1」を表す2進状態と、データビット「0」を表す2進状態とを有するデータ出力信号312を生成するように構成された任意の適切な回路であってもよい。サンプル回路306は、受信情報信号310内でパルスが発生するたびに、2つ状態の間にデータ出力信号における遷移を生成することができる。データ出力信号312は、信号312によって符号化されたデジタル情報が信号208によって符号化されたデジタル情報に対応することになるという点で、データ入力信号208に対応しうる。データ出力信号312は、受信機156に結合されたデータ回路(図示せず)に提供可能である。

図6は、上で説明されたエッジ検出回路202のある例である例示的なエッジ検出回路320の簡素化された電子回路図を示す。エッジ検出回路のこの例は、連続論理「1」状態を受信するD入力324を有するDタイプポジティブエッジ(positive-edge)フリップフロップ322と、データ入力信号208を受信するクロック入力326と、バイレベル送信情報信号210を受信するリセット入力328とを含む。ポジティブエッジフリップフロップ322は、D入力324、クロック入力326、およびリセット入力328における信号の状態に応答して、第1のフリップフロップ出力信号330を産出する。ポジティブエッジフリップフロップ322は、クロック入力内の立上り変化に応答してD値を出力するように構成された任意の回路または構成要素であってもよい。すなわち、この例では、第1のフリップフロップ出力信号330は、データ入力信号208が低から高に変化するとき、値「1」を有する。

引き続き図6に関して、例示的なエッジ検出回路320は、連続論理「1」状態を受信するD入力334を有するDタイプネガティブエッジ(negative-edge)フリップフロップ332、データ入力信号208のネガティブ(negative)またはコンプリメント(complement)を受信するクロック入力336、およびバイレベル送信情報信号210を受信するように構成されたリセット入力338も含む。ネガティブエッジフリップフロップ332は、D入力334、クロック入力336、およびリセット入力338における信号の状態に応答して、第2のフリップフロップ出力信号340を産出する。ネガティブエッジフリップフロップ332は、クロック入力内の立下り変化に応答してD値を出力するように構成された任意の回路または構成要素であってもよい。すなわち、第2のフリップフロップ出力信号340は、データ入力信号208が高から低に変化するとき、値「1」を有することになる。

依然として図6を参照すると、フリップフロップ322および332の出力信号は、両方とも、送信情報信号210を産出するための2個の信号330および340に対応するOR論理ゲート342内に供給される。OR論理ゲート342は、2つの2進入力を有する任意の適切な回路または構成要素であってもよく、かつこれらの入力のうちのいずれかまたは両方が高い場合、高い2進出力を生成し、両方の入力が低い場合、低い2進出力を生成するように構成可能である。したがって、この例では、OR論理ゲート342は、フリップフロップ出力330または340のいずれかが高いとき、送信情報信号210を高くさせることになり、フリップフロップ出力330および340の両方が低いとき、送信情報信号210を低くさせることになる。

上で説明されたように、変調回路204に提供されていることに加えて、送信情報信号210は、フリップフロップのリセット入力328および338にも結合される。これは、いずれかのフリップフロップが出力信号を産出するとき、両方のフリップフロップをリセットする効果を有する。したがって、送信情報信号210内の低から高へのいずれの遷移も短くなるか、またはパルス状になり、フリップフロップをリセットして、OR論理ゲート入力を低くするに十分なだけ長く続き、したがって、送信情報信号を同様に低くする。

上記の説明から、送信情報信号210は、データ入力信号208内の「0」から「1」への、かつ「1」から「0」への遷移のそれぞれに対応する正パルスを有するバイレベル信号でありうると理解できよう。

いくつかの例では、フィードバックされた送信情報信号210を所定量だけ遅延させるために遅延成分344がポジティブエッジフリップフロップ322のリセット入力328に提供される。これらの例では、ネガティブエッジフリップフロップ332のリセットに対してポジティブエッジフリップフロップ322のリセットが遅延されることになり、出力340が留まるよりもより長く高い状態に出力330を留まらせる。したがって、遅延成分344は、立上りデータ入力信号208によって引き起こされるそれぞれのパルスの存続期間を立下りデータ入力信号208によって引き起こされるそれぞれのパルスの存続期間よりもより長くさせる影響を送信情報信号210に与える。これは、これら2つのタイプのパルスとデータ入力信号208に関して送信情報信号210内に埋め込まれた追加情報との間の区別を円滑にすることができる。

図7〜図9は、集合的に、データ入力信号208のある例と、データ入力信号208に基づく送信情報信号の2つの例210および210'とを示すタイミング図である。送信情報信号210は、ポジティブエッジフリップフロップ322の入力に何の遅延344もない状態で、図6の議論において上で説明されたように生成された等パルス信号のある例である。他方で、送信情報信号210'は、遅延344が実施された状態で生成された不等パルス信号のある例である。

図7は、一連の2進論理値345を符号化する信号の一部に対応する、上に示された論理値を有するデータ入力信号208を示す。破線346は、それぞれの破線346が単一ビットに対応する長さAのビット期間を有するクロックタイミングを示す。データ入力信号208は、データビット「1」を表すビット期間Aの間、第1の2進状態を有し、データビット「0」を表すビット期間Aの間、異なる2進状態を有する。図面に示されるように、第1の2進状態と第2の2進状態との間に遷移が存在する。

図8は、エッジ検出回路202内で遅延されていないフリップフロップによって産出された送信情報信号210を示す。示されるように、信号210内のそれぞれの正パルス347は幅Bを有し、これはデータ入力信号208内のそれぞれの遷移において発生する。パルス347は、遷移がポジティブに向かうかネガティブに向かうかを示さない。パルス幅Bはビット期間Aに満たず、ビット期間Aの幅のおよそ10分の1であってもよい。

図9は、遅延成分344を有するエッジ検出回路202によって産出された送信情報信号210'を示す。示されるように、信号210'内の正パルス348は、信号208内の「0」への値の変化を示し、パルス幅Cを有する。しかし、正パルス349は、「1」の値への変化を示し、パルス幅Cよりもより広いパルス幅Dを有する。パルス幅Dは、フリップフロップ322に関して遅延344で使用された遅延と同じ期間だけ、パルス幅Cよりもより長くてもよい。

次に図10を参照すると、送信トランスデューサ206のある例であるアンテナ352に結合された変調回路204の例示が一般に350で示される。エッジ検出回路202および320に類似して、変調回路350は、図1に示されるダイ12など、ダイ上に配置可能であり、変圧器354と、搬送波信号生成器356と、増幅器358と、変調器360と、ピンチデバイス362とを含むことが可能である。この例では、変圧器354は、アンテナ352に結合された任意の適切な変圧器であってもよく、一次巻線において端子364から電力を受けることができる。

搬送波信号は、搬送波信号生成器356によって生成可能であり、搬送波信号生成器356とアンテナ352との間で信号導体366および368の対によって搬送可能である。信号生成器356は、EHF周波数搬送波信号を生成するように構成された任意の適切な構成要素であってもよい。例えば、信号生成器356は電圧制御発振器(VCO)であってもよい。

増幅器358は、搬送波信号生成器356によって生成された搬送波信号を増幅させるように構成された任意の適切な構成要素を含むことが可能である。図10に示された例では、増幅器358は、信号導体366上に2個の共通ソース(common-source)電界効果トランジスタ(FET)370および372を直列に含み、信号導体368上に2個の共通ソースFET374および376を直列で含むカスコード増幅器である。

図10に示される例では、変調器360は、エッジ検出回路202のある例であるエッジ検出回路378から変調信号を受信することができる。変調器360は、変調FETと呼ばれる場合があるFET372および376を含むことが可能である。送信情報信号210は、信号導体382によってエッジ検出回路378からFET372および376のゲートに導通され、それによって、エッジ検出回路378を変調回路350と結合することができる。この例では、送信情報信号210は、FET372および376に、信号210が高いとき、ハイレベルで導通させ、信号210が低いとき、より低いレベルで伝送させるか、またはまったく導通させないことによって搬送波信号を変調する。そうすることで、FET372および376は、搬送波信号のEHF周波数を有するバーストとして送信出力信号212を生成することができ、それぞれのバーストはデータ入力信号208の状態の変化を表す。

引き続き図10に示された例に関して、ピンチデバイス362は、送信情報信号210が低いとき、送信出力信号212を抑圧または除去するように構成された任意の適切な構成要素であってもよい。例えば、ピンチデバイス362は、ソースならびにドレインがそれぞれ信号導体366および368に接続された状態で、ピンチスイッチまたはピンチFET386を含むことが可能である。送信情報信号210のコンプリメントがピンチFET386のゲートに加えられる。それに応じて、信号210が低いとき、ピンチFET386はソースとドレインとの間で導通し、本質的に導体366および368を一緒に短絡させる。これは、次に、搬送波信号が変圧器354に達するのを防ぎ、それによって、バースト同士の間の送信出力信号212を除去する。逆に、信号210が高いとき、FET386は、本質的に、開回路として動作して、変調回路の動作が引き続き妨げられないことを可能にする。

上で説明されたように、信号212は、変圧器354を経由してアンテナ352に導通可能であり、アンテナ352で、電子信号はEM信号に変換されて送信される。

別の例では、図11において一般に390で示される変調は、変調回路204の例で示されるように実行可能である。この例では、エッジ検出回路392は、電源スイッチ394を介して変調回路390に動作可能に結合される。この例では、エッジ検出回路392が導通状態にあるとき、電源スイッチ394は、電源から、図10の信号生成器および増幅回路に類似したVCO396ならびに増幅器398に電力を提供する。電源スイッチ394は、信号に基づいて電流の伝導を実行または防止するように構成された任意の適切なスイッチであってもよい。例えば、電源スイッチ394は、ゲートに適用された信号によって制御されたFETであってもよい。図11に示される例では、電源スイッチ394は、信号210が高いとき、スイッチが電力を導通するように、送信情報信号210によって制御される。増幅器398は、搬送波生成器および/または増幅器の電源をオンおよびオフにすることによって(信号212に類似した)バイレベル送信出力信号400を生成する。この例では、増幅器398の出力は、信号400をアンテナ404に供給する変圧器402に加えられる。増幅器398は、変圧器402を介して、かつやはり電源スイッチ394を介して電源から電力を受け取ることができる。

図12および図14を参照すると、回路の例が一般に500で示される。回路500は、受信トランスデューサ302のある例であるアンテナ502と、復調回路304のある例である復調回路504とを含む。図12および図14の回路は、サンプル回路306の例も含む。図12はサンプル回路506を示し、図14は代替のサンプル回路508を示す。

アンテナ502は、EM信号214などの変調EM信号を受信して、そのEM信号を信号導体512および514において搬送される(信号308に類似した)受信入力信号510に変換することができる。信号510は、信号強度を増大するための一連の変圧器516および増幅器518と、自己混合器(self mixer)520とを含む復調回路304を介して渡される。自己混合器520は、EHF信号を自らと混合して、基本信号を生成することによって、増幅受信入力信号510に応答する。信号を自らと混合することで、搬送周波数は効果的に倍増される。搬送波は既にEHF範囲内にあるため、倍増することは、基本信号だけを残して、回路の自然な寄生特徴によって自然に実質的に減衰されることになる地点までこの周波数を上昇させる。

基本信号は、次いで、比較器522に渡される。比較器522は、基本信号を基準レベル、すなわち、しきい値と比較して、そのしきい値が満たされる場合、2進論理値「1」を有し、そのしきい値が満たされない場合、2進論理値「0」を有する(信号310に類似した)受信情報信号524生成するように構成された任意の適切な構成要素であってもよい。

図12に示されるサンプル回路506では、受信情報信号524は、Dタイプフリップフロップ526のD入力に渡される。信号524は、フリップフロップ526のクロック入力にも渡されるが、元のデータ入力信号内で「0」の値を示すパルスの存続期間よりもより大きいが、「1」の値を示すパルスの存続期間に満たない所定の量だけ信号を遅延させる遅延デバイス528を介する。この構成は、回路が図9に示される2つのタイプのパルスを区別することを可能にする。図13に示されるように、D入力は比較器の出力550を有し、クロック入力は比較器の遅延出力552を有する。遅延パルスがクロック入力にヒットするとき、「1」に対応するパルスは依然としてDで進行中になる。しかし、「0」に対応するより短いパルスは、同じパルスがクロック入力に達することによって終了することになる。これは、フリップフロップ526に図13の下部に示された形式を有する(信号312に類似した)データ出力信号554を生成させる。

図14に示されるサンプル回路508の代替例では、受信情報信号524は、トグルタイプフリップフロップ560の入力に渡される。この場合、情報信号524は図8に示される情報信号210に対応し、何の遅延も使用されず、信号524のパルスは同じ存続期間を有する。これらのパルスは同じ存続期間を有するため、「1」を示すパルスと「0」を示すパルスとを区別することは本質的に可能でない。この例では、ポジティブに向かう遷移に対応するパルスは、従来の手段によって提供および検出されうる、データストリーム内に含まれた一意コードによって識別可能である。すべての以下のパルスは、2つの論理状態の間の遷移を示す。ある長さの一連の「0」値(すなわち、パルスがないこと)によって示すことができるある所定のアイドル時間の後で、フリップフロップ560をリセットするためにアイドルタイマ562を使用することも可能である。アイドルタイマ562は、「1」の値を示すそれぞれの信号パルスによってリセット可能である。

図15は、送信機152によって提供されるような、EHF信号を変調するための、一般に700に示されるある例示的な方法を示すブロック図である。第1のステップ702は、送信情報信号が第1の情報状態にあるとき、変調回路によって、EHF周波数を有する送信出力信号を生成するステップを含むことが可能である。第2のステップ704は、送信情報信号が第1の情報状態とは異なる第2の情報状態にあるとき、送信出力信号を抑圧するステップを含むことが可能である。第3のステップ706は、送信トランスデューサによって送信出力信号を電磁信号に変換するステップを含むことが可能である。

したがって、デルタ変調EHF通信に関して上で説明されたようなシステムまたは方法は、以下の例のうちの1つまたは複数を含むことが可能である。

一例では、変調EHF信号を通信するためのシステムは、バイレベル送信情報信号に応答して、送信情報信号が第1の情報状態にあるとき、EHF周波数を有する送信出力信号を生成し、送信情報信号が第1の情報状態とは異なる第2の情報状態にあるとき、送信出力信号を抑圧する変調回路を含むことが可能である。変調回路に動作可能に結合された送信トランスデューサは、送信出力信号に応答して、送信出力信号を電磁信号に変換することができる。

エッジ検出回路は、2進データ入力信号に応答して、バイレベル送信情報信号を生成することができる。データ入力信号は、データビット「1」を表すビット期間の間、第1の2進状態を有し、データビット「0」を表すビット期間の間、第2の2進状態を有することが可能であり、第1の2進状態と第2の2進状態との間に遷移が存在する。エッジ検出回路は、第1の2進状態と第2の2進状態との間のデータ入力信号におけるそれぞれの遷移に応答して生成されたエッジ表示パルスを含むバイレベル送信情報信号を生成することができる。送信情報信号の第1の情報状態は、エッジ表示パルスが発生している状態でありうる。

エッジ表示パルスは、ビット期間に満たない存続期間を有してもよく、ビット期間の10分の1に満たなくてもよい。

エッジ検出回路は、連続論理「1」状態にある第1のD入力と、データ入力信号を受信するための第1のクロック入力と、バイレベル送信情報信号を受信するための第1のリセット入力とを有するDタイプポジティブエッジフリップフロップを含むことが可能である。ポジティブエッジフリップフロップは、第1のD入力、第1のクロック入力、および第1のリセット入力における信号の状態に応答して、第1のフリップフロップ出力信号を産出することができる。エッジ検出回路は、連続論理「1」状態にある第2のD入力と、データ入力信号のコンプリメントを受信するための第2のクロック入力と、バイレベル送信情報信号を受信するための第2のリセット入力とを有するDタイプネガティブエッジフリップフロップを含むことも可能である。ネガティブエッジフリップフロップは、第2のD入力、第2のクロック入力、および第2のリセット入力における信号の状態に応答して、第2のフリップフロップ出力信号を産出することができる。エッジ検出回路は、第1のフリップフロップ出力信号と第2のフリップフロップ出力信号とに応答して、バイレベル送信情報信号を産出するOR論理ゲートを含むことも可能である。

バイレベル情報信号は、第1のリセット入力に加えられるのに先立って第1の遅延だけ遅延可能であり、データ入力信号におけるポジティブに向かう遷移に対応する第1のエッジ表示パルスを有することが可能である。第1のエッジ表示パルスはそれぞれ、ネガティブに向かう遷移に対応する第2のエッジ表示パルスのそれぞれよりもより長い存続期間を有することが可能である。

このシステムは、電磁信号に応答して、電磁信号を送信出力信号に対応する受信入力信号に変換する受信トランスデューサを含むことが可能である。受信入力信号は、間欠期間に第1の信号強度を有し、別の状況では、第1の信号強度に満たない第2の信号強度を有することが可能である。このシステムは、受信トランスデューサに動作可能に結合され、受信入力信号に応答して、受信入力信号が第1の信号強度を有するとき、第3の情報状態を有し、受信入力信号が第2の信号強度を有するとき、第4の情報状態を有する受信情報信号を再生する復調回路を含むことも可能である。

このシステムは、復調回路に結合されたサンプル回路を含むことも可能である。サンプル回路は、受信情報信号に応答して、データビット「1」を表すビット期間の間、第3の2進状態を有し、データビット「0」を表すビット期間の間、第4の2進状態を有するデータ出力信号を生成することができる。サンプル回路は、受信情報信号が第3の情報状態を有するたびに、第3の2進状態と第4の2進状態との間にデータ出力信号における遷移を生成することができる。

サンプル回路は、D入力およびクロック入力における受信情報信号を受信するDタイプ受信フリップフロップを含むことが可能であり、クロック入力における受信情報信号は、少なくとも第1の遅延を含む第2の遅延だけ遅延されている。サンプル回路は、第1の遅延よりもより長い存続期間の間、受信情報信号が第3の情報状態を有するとき、第4の2進状態から第3の2進状態への遷移に伴ってデータ出力信号を産出することができる。

エッジ検出回路は、ネガティブに向かう遷移に対応するエッジ表示パルスの存続期間とは異なる存続期間を有するデータ入力信号におけるネガティブに向かう遷移に対応するエッジ表示パルスを有するバイレベル情報信号を生成することができる。

このシステムは、電磁信号に応答して、電磁信号を送信出力信号に対応する受信入力信号に変換する受信トランスデューサを含むことが可能であり、受信入力信号は、間欠期間に第1の信号強度を有し、別の状況では、第1の信号強度に満たない第2の信号強度を有する。このシステムは、受信トランスデューサに動作可能に結合され、受信入力信号に応答して、受信入力信号が第1の信号強度を有するとき、第3の情報状態を有し、受信入力信号が第2の信号強度を有するとき、第4の情報状態を有する受信情報信号を再生する復調回路を含むことも可能である。

サンプル回路は復調回路に結合可能であり、サンプル回路は、第3の2進状態と、第3の2進状態とは異なる第4の2進状態とを有する2進データ出力信号を生成するために受信情報信号に応答し、サンプル回路は、受信情報信号が第3の情報状態を有するたびに、第3の2進状態と第4の2進状態との間にデータ出力信号における遷移を生成する。

変調回路は、搬送波信号を生成するための搬送波信号生成器と、カスコード増幅器によって受信された搬送波信号を増幅するために送信トランスデューサと通信するカスコード増幅器とを含むことが可能である。

変調回路は、他の共通ソースFETによって受信された搬送波信号のネガティブである搬送波信号を受信する1個の共通ソースFETと並列動作する共通ソースFETの対をさらに含むことが可能である。

変調回路は、搬送波信号生成器と送信トランスデューサとの間で搬送波信号を結合する信号導体の対をさらに含むことが可能である。カスコード増幅器は、変調FETの対と、信号導体の対のそれぞれの導体と直列の1個の変調FETとを含むことが可能である。変調FETの対は、送信情報信号に応答して、搬送波信号を変調することができる。

変調回路は、送信トランスデューサに結合された搬送波信号生成器と、送信情報信号に応答して、送信情報信号が第2の情報状態にあるとき、搬送波信号を抑圧するピンチデバイスとを含むことが可能である。

変調回路は、ピンチデバイスと送信トランスデューサとの間で送信出力信号を結合する信号導体の対を含むことが可能であり、ピンチデバイスは、送信情報信号が第2の情報状態にあるとき、信号導体の対を短絡させるためのピンチスイッチをさらに含む。

変調回路は、搬送波信号を増幅するために送信トランスデューサと通信するカスコード増幅器を含むことが可能である。

変調回路は、搬送波信号生成器と送信トランスデューサとの間で搬送波信号を結合する信号導体の対をさらに含むことが可能である。カスコード増幅器は変調FETの対と、信号導体の対のそれぞれの導体と直列の1個の変調FETと、送信情報信号に応答して搬送波信号を変調する変調FETの対とを含むことが可能である。

変調回路は、搬送波信号を生成するために送信トランスデューサに結合された搬送波信号生成器と、搬送波信号を増幅するためのカスコード増幅器と、搬送波信号生成器およびカスコード増幅器のうちの少なくとも1つに電源を結合するための電源スイッチとを含むことが可能である。電源スイッチは、送信情報信号が第2の情報状態にあるとき、搬送波信号生成器およびカスコード増幅器のうちの少なくとも1つに対する電力を断つことができる。

別の例では、変調EHF信号を通信するためのシステムは、EHF周波数を有する電磁信号に応答して、電磁信号を、間欠期間の間、第1の信号強度を有し、別の状態では、第1の信号強度に満たない第2の信号強度を有する受信入力信号に変換する受信トランスデューサを含むことが可能である。受信トランスデューサに動作可能に結合された復調回路は、受信入力信号に応答して、受信入力信号が第1の信号強度を有するとき、第1の情報状態を有し、受信入力信号が第2の信号強度を有するとき、第2の情報状態を有する受信情報信号を生成することができる。

サンプル回路は、復調回路に結合可能であり、サンプル回路は、受信情報信号に応答して、第1の2進状態と、第1の2進状態とは異なる第2の2進状態とを有する2進データ出力信号を生成する。サンプル回路は、受信情報信号が第1の情報状態を有するたびに、第1の2進状態と第2の2進状態との間にデータ出力信号における遷移を生成することができる。

電磁信号は、第1の遅延によるネガティブに向かう遷移に対応するエッジ表示パルスよりもより長い存続期間を有するデータ入力信号におけるポジティブに向かう遷移に対応するエッジ表示パルスを有することが可能である。サンプル回路は、D入力においておよびクロック入力において受信情報信号を受信するDタイプ受信フリップフロップを含むことが可能である。クロック入力における受信情報信号は、少なくとも第1の遅延を含む第2の遅延だけ遅延されうる。フリップフロップは、第1の遅延よりもより長い存続期間の間、受信情報信号が第1の情報状態を有するとき、第2の2進状態から第1の2進状態への遷移に伴ってデータ出力信号を産出することができる。

変調EHF信号を通信するためのある例示的な方法では、変調回路は、送信情報信号が第1の情報状態にあるとき、EHF周波数を有する送信出力信号を生成することができる。送信情報信号が第1の情報状態とは異なる第2の情報状態にあるとき、送信出力信号は抑圧されうる。送信トランスデューサは、送信出力信号を電磁信号に変換することができる。

データ入力信号は、データビット「1」を表すビット期間の間、第1の2進状態を有し、データビット「0」を表すビット期間の間、第2の2進状態を有することが可能であり、第1の2進状態と第2の2進状態との間に遷移が存在する。エッジ検出回路は、第1の2進状態と第2の2進状態との間のデータ入力信号におけるそれぞれの遷移に応答して、エッジ表示パルスを生成するステップを含めて、送信情報信号を生成することが可能であり、情報信号の第1の情報状態はエッジ表示パルスが発生している状態である。

エッジ表示パルスを生成するステップは、ビット期間に満たなくてもよく、ビット期間の10分の1に満たなくてもよい存続期間を有するエッジ表示パルスを生成するステップを含むことが可能である。

エッジ検出回路内で、Dタイプポジティブエッジフリップフロップの第1のD入力内に連続論理「1」状態を入力することが可能である。ポジティブエッジフリップフロップの第1のクロック入力内にデータ入力信号を入力することが可能である。ポジティブエッジフリップフロップの第1のリセット入力内にバイレベル情報信号を入力することが可能である。ポジティブエッジフリップフロップは、第1のD入力、第1のクロック入力、および第1のリセット入力における信号の状態に応答して、第1のフリップフロップ出力信号を産出することができる。Dタイプネガティブエッジフリップフロップの第2のD入力において連続論理「1」状態を入力することが可能である。ネガティブエッジフリップフロップの第2のクロック入力においてデータ入力信号のコンプリメントを入力することが可能である。ネガティブエッジフリップフロップの第2のリセット入力においてバイレベル情報信号を入力することが可能である。ネガティブエッジフリップフロップは、第2のD入力、第2のクロック入力、および第2のリセット入力における信号の状態に応答して、第2のフリップフロップ出力信号を産出することができる。OR論理ゲートは、第1のフリップフロップ出力信号と第2のフリップフロップ出力信号とに応答して、送信情報信号を産出することができる。

バイレベル情報信号は、第1のリセット入力内にバイレベル情報信号を入力するのに先立って第1の遅延時間だけ遅延されうる。OR論理ゲートは、データ入力信号におけるポジティブに向かう遷移に対応する第1のエッジ表示パルスを有するバイレベル情報信号を産出するステップを含めて、バイレベル情報信号を産出することができる。第1のエッジ表示パルスのそれぞれは、データ入力信号におけるネガティブに向かう遷移に対応する第2のエッジ表示パルスのそれぞれよりもより長い存続期間を有することが可能である。

受信トランスデューサは、電磁信号を受信して、その電磁信号を送信出力信号に対応する受信入力信号に変換することができる。受信入力信号は、間欠期間の間、第1の信号強度を有し、別の状況では、第1の信号強度に満たない第2の信号強度を有することが可能である。復調回路は、受信入力信号に応答することが可能であり、受信入力信号が第1の信号強度を有するとき、第3の情報状態を有し、受信入力信号が第2の信号強度を有するとき、第4の情報状態を有する受信情報信号を再生することが可能である。

サンプル回路は、受信情報信号に応答して、第3の2進状態と第4の2進状態とを有する2進データ出力信号を生成することができる。受信情報信号が第3の情報状態を有するたびに、2進データ出力信号は第3の2進状態と第4の2進状態との間に遷移を有することが可能である。

サンプル回路は、Dタイプ受信フリップフロップのD入力において受信情報信号を入力するステップと、少なくとも第1の遅延を含む第2の遅延だけ受信情報信号を遅延させるステップと、受信フリップフロップのクロック入力において遅延された受信情報信号を入力するステップと、第1の遅延よりもより長い存続期間の間、受信情報信号が第3の情報状態を有するとき、第4の2進状態から第3の2進状態への遷移に伴って、データ出力信号を産出するステップとを含めて、データ出力信号を生成することができる。

データ入力信号におけるポジティブに向かう遷移に対応する第1のエッジ表示パルスを有するバイレベル情報信号を生成することが可能である。第1のエッジ表示パルスはそれぞれ、ネガティブに向かう遷移に対応する第2のエッジ表示パルスのそれぞれの存続期間とは異なる存続期間を有することが可能である。

受信トランスデューサは、電磁信号を受信して、その電磁信号を送信出力信号に対応する受信入力信号に変換することができる。受信入力信号は、間欠期間の間、第1の信号強度を有し、別の状況では、第2の信号強度を有することが可能である。復調回路は、受信入力信号に応答することが可能であり、受信入力信号がEHF周波数を有するとき、第3の情報状態を有し、受信入力信号が何の周波数も有さないとき、第4の情報状態を有する受信情報信号を再生することができる。

サンプル回路は、受信情報信号に応答して、第3の2進状態と、第3の2進状態とは異なる第4の2進状態とを有する2進データ出力信号を生成することができる。受信情報信号が第3の情報状態を有するたびに、2進データ出力信号は第3の2進状態と第4の2進状態との間に遷移を有することが可能である。

変調回路は、搬送波信号を受信および増幅して、増幅搬送波信号を送信トランスデューサに導通することができる。

変調回路によって、搬送波信号を生成して、搬送波信号を送信トランスデューサに導通し、送信情報信号が第2の情報状態にあるとき、搬送波信号を送信トランスデューサに導通するのに先立って搬送波信号を抑圧する。

送信出力信号は、信号導体の対において少なくとも部分的に送信トランスデューサに結合可能である。送信情報信号が第2の情報状態にあるとき、信号導体の対を短絡することが可能である。

変調回路は搬送波信号を増幅することが可能であり、増幅搬送波信号を送信トランスデューサに導通することが可能である。

電力を変調回路に供給することが可能であり、送信情報信号が第2の情報状態にあるとき、送信出力信号が送信トランスデューサに送信されるのを防ぐように変調回路に対する電力を断つことが可能である。

変調EHF信号を通信するための別の例示的な方法では、受信トランスデューサは、電磁信号を受信して、その電磁信号を、間欠期間の間、第1の信号強度を有し、別の状況では、第1の信号強度に満たない第2の信号強度を有する受信入力信号に変換することができる。受信入力信号に応答する復調回路は、受信入力信が第1の信号強度を有するとき、第1の情報状態を有し、受信入力信号が第2の信号強度を有するとき、第2の情報状態を有する受信情報信号を再生することができる。

サンプル回路は、受信情報信号に応答して、第1の2進状態と第2の2進状態とを有するデータ出力信号を生成することができる。受信情報信号が記第3の情報状態を有するたびに、データ出力信号は第1の2進状態と第2の2進状態との間に遷移を有することが可能である。

電磁信号はデータ入力信号におけるポジティブに向かう遷移に対応する第1のエッジ表示パルスを有することが可能である。第1のエッジ表示パルスのそれぞれは、第1の遅延時間によるネガティブに向かう遷移に対応する第2のエッジ表示パルスのそれぞれよりもより長い存続期間を有することが可能である。サンプル回路によってデータ出力信号を生成するステップは、Dタイプ受信フリップフロップのD入力において受信情報信号を入力するステップと、少なくとも第1の遅延時間を含む第2の存続期間だけ受信情報信号を遅延させるステップと、受信フリップフロップのクロック入力において遅延された受信情報信号を入力するステップと、第1の遅延時間よりもより長い存続期間の間、受信情報信号が第1の情報状態を有するとき、第2の2進状態から第1の2進状態への遷移に伴ってデータ出力信号を産出するステップとを含むことが可能である。

本明細書で説明された発明は、他のデバイスと通信するデバイスまたはデバイス内の構成要素同士の間で通信するデバイスを使用する電子産業および通信産業など、産業ならびに商業に関する。

本明細書で記載された本開示は、独立した効用を有する複数の別個の発明を包括すると考えられる。これらの発明のそれぞれは好ましい形式で開示されているが、様々な改変が可能であるため、本明細書で開示および例示されたそれらの特定の実施形態は限定的であると見なされるべきではない。それぞれの例は、前述の開示内で開示された実施形態を定義するが、いずれの例も最終的に特許請求されうるすべての特徴または組合せを包含するとは限らない。説明が「ある」要素もしくは「第1の」要素、またはそれらの均等物を列挙する場合、そのような説明は、1つまたは複数のそのような要素を含み、2つ以上のそのような要素を必要とせず、または2つ以上のそのような要素を排除しない。さらに、識別された要素に関する第1の、第2の、または第3のなど、順序表示は、それらの要素を区別するために使用され、そのような要素の必要とされる数または限定数を示さず、別段に規定がない限り、そのような要素の特定の位置または順序を示さない。

202 エッジ検出回路
204 変調回路
206 送信トランスデューサ
208 2進データ入力信号
210 バイレベル送信情報信号
210' 送信情報信号
212 送信出力信号
214 電磁(EM)信号

Claims (28)

1. 変調EHF信号を通信するためのシステムであって、
   バイレベル送信情報信号に応答して、前記送信情報信号が第1の情報状態にあるとき、EHF周波数を有する送信出力信号を生成し、前記送信情報信号が前記第1の情報状態とは異なる第2の情報状態にあるとき、前記送信出力信号を抑圧する変調回路と、
   前記変調回路に動作可能に結合され、前記送信出力信号に応答して、前記送信出力信号を電磁信号に変換する送信トランスデューサと、
   2進データ入力信号に応答して、前記バイレベル送信情報信号を生成するエッジ検出回路であって、前記データ入力信号が、データビット「1」を表すビット期間の間、第1の2進状態を有し、データビット「0」を表す前記ビット期間の間、第2の2進状態を有し、前記第1の2進状態と前記第2の2進状態との間に遷移が存在し、前記エッジ検出回路が、前記第1の2進状態と前記第2の2進状態との間の前記データ入力信号におけるそれぞれの遷移に応答して生成されたエッジ表示パルスを含む前記バイレベル送信情報信号を生成し、前記送信情報信号の前記第1の情報状態が、前記エッジ表示パルスが発生している状態である、エッジ検出回路と
   を備えるシステム。
2. 前記エッジ表示パルスが前記ビット期間に満たない存続期間を有する、請求項1に記載のシステム。
3. 前記エッジ表示パルスの前記存続期間が前記ビット期間の10分の1に満たない、請求項2に記載のシステム。
4. 前記エッジ検出回路が、
   連続論理「1」状態にある第1のD入力、前記データ入力信号を受信するための第1のクロック入力、および前記バイレベル送信情報信号を受信するための第1のリセット入力を有するDタイプポジティブエッジフリップフロップであって、前記第1のD入力、前記第1のクロック入力、および前記第1のリセット入力における前記信号の状態に応答して、第1のフリップフロップ出力信号を産出する、Dタイプポジティブエッジフリップフロップと、
   連続論理「1」状態にある第2のD入力、前記データ入力信号のコンプリメントを受信するための第2のクロック入力、および前記バイレベル送信情報信号を受信するための第2のリセット入力を有するDタイプネガティブエッジフリップフロップであって、前記第2のD入力、前記第2のクロック入力、および前記第2のリセット入力における前記信号の状態に応答して、第2のフリップフロップ出力信号を産出する、Dタイプネガティブエッジフリップフロップと、
   前記第1のフリップフロップ出力信号および前記第2のフリップフロップ出力信号に応答して、前記バイレベル送信情報信号を産出するOR論理ゲートと
   を含む、請求項1に記載のシステム。
5. 前記バイレベル情報信号が、前記第1のリセット入力に加えられるのに先立って第1の遅延だけ遅延され、前記バイレベル情報信号が前記データ入力信号におけるポジティブに向かう遷移に対応する第1のエッジ表示パルスを有し、前記第1のエッジ表示パルスがそれぞれ、ネガティブに向かう遷移に対応する第2のエッジ表示パルスのそれぞれよりもより長い存続期間を有する、請求項4に記載のシステム。
6. 前記電磁信号に応答して、前記電磁信号を前記送信出力信号に対応する受信入力信号に変換する受信トランスデューサであって、前記受信入力信号が、間欠期間に第1の信号強度を有し、別の状況では、前記第1の信号強度に満たない第2の信号強度を有する、受信トランスデューサと、
   前記受信トランスデューサに動作可能に結合され、前記受信入力信号に応答して、前記受信入力信号が前記第1の信号強度を有するとき、第3の情報状態を有し、前記受信入力信号が前記第2の信号強度を有するとき、第4の情報状態を有する受信情報信号を再生する復調回路と
   をさらに備える、請求項5に記載のシステム。
7. 前記復調回路に結合されたサンプル回路をさらに備え、前記サンプル回路が、前記受信情報信号に応答して、データビット「1」を表すビット期間の間、第3の2進状態を有し、データビット「0」を表す前記ビット期間の間、第4の2進状態を有するデータ出力信号を生成し、前記サンプル回路が、前記受信情報信号が前記第3の情報状態を有するたびに、前記第3の2進状態と前記第4の2進状態との間に前記データ出力信号における遷移を生成する、請求項6に記載のシステム。
8. 前記サンプル回路が、D入力およびクロック入力において前記受信情報信号を受信するDタイプ受信フリップフロップを含み、前記クロック入力における前記受信情報信号が、少なくとも前記第1の遅延を含む第2の遅延だけ遅延され、前記サンプル回路は、前記第1の遅延よりもより長い存続期間の間、前記受信情報信号が前記第3の情報状態を有するとき、前記第4の2進状態から前記第3の2進状態への遷移に伴って前記データ出力信号を産出する、請求項7に記載のシステム。
9. 前記エッジ検出回路が、ネガティブに向かう遷移に対応するエッジ表示パルスの存続期間とは異なる存続期間を有する前記データ入力信号のポジティブに向かう遷移に対応するエッジ表示パルスを有する前記バイレベル情報信号を生成する、請求項1に記載のシステム。
10. 前記電磁信号に応答して、前記電磁信号を前記送信出力信号に対応する受信入力信号に変換する受信トランスデューサであって、前記受信入力信号が、間欠期間に第1の信号強度を有し、別の状況では、前記第1の信号強度に満たない第2の信号強度を有する受信トランスデューサと、
    前記受信トランスデューサに動作可能に結合され、前記受信入力信号に応答して、前記受信入力信号が前記第1の信号強度を有するとき、第3の情報状態を有し、前記受信入力信号が前記第2の信号強度を有するとき、第4の情報状態を有する受信情報信号を再生する復調回路と
    をさらに備える、請求項1に記載のシステム。
11. 前記復調回路に結合されたサンプル回路をさらに備え、前記サンプル回路が、前記受信情報信号に応答して、第3の2進状態、および前記第3の2進状態とは異なる第4の2進状態を有する2進データ出力信号を生成し、前記サンプル回路が、前記受信情報信号が前記第3の情報状態を有するたびに、前記第3の2進状態と前記第4の2進状態との間に前記データ出力信号における遷移を生成する、請求項10に記載のシステム。
12. 変調EHF信号を通信するためのシステムであって、
    バイレベル送信情報信号に応答して、前記送信情報信号が第1の情報状態にあるとき、EHF周波数を有する送信出力信号を生成し、前記送信情報信号が前記第1の情報状態とは異なる第2の情報状態にあるとき、前記送信出力信号を抑圧する変調回路と、
    前記変調回路に動作可能に結合され、前記送信出力信号に応答して、前記送信出力信号を電磁信号に変換する送信トランスデューサと
    を備え、
    前記変調回路が、前記送信トランスデューサに結合されて搬送波信号を生成する搬送波信号生成器と、前記搬送波信号を増幅するカスコード増幅器と、前記搬送波信号生成器および前記カスコード増幅器のうちの少なくとも1つに電源を結合するための電源スイッチとを含み、前記電源スイッチは、前記送信情報信号が前記第2の情報状態にあるとき、前記搬送波信号生成器および前記カスコード増幅器のうちの前記少なくとも1つに対する電力を断つ、システム。
13. 変調EHF信号を通信するためのシステムであって、
    EHF周波数を有する電磁信号に応答して、前記電磁信号を、間欠期間の間、第1の信号強度を有し、別の状況では、前記第1の信号強度に満たない第2の信号強度を有する受信入力信号に変換する受信トランスデューサと、
    前記受信トランスデューサに動作可能に結合され、前記受信入力信号に応答して、前記受信入力信号が前記第1の信号強度を有するとき、第1の情報状態を有し、前記受信入力信号が前記第2の信号強度を有するとき、第2の情報状態を有する受信情報信号を生成する復調回路と、
    前記復調回路に結合されたサンプル回路であって、前記受信情報信号に応答して、第1の2進状態、および前記第1の2進状態とは異なる第2の2進状態を有する2進データ出力信号を生成し、前記受信情報信号が前記第1の情報状態を有するたびに、前記第1の2進状態と前記第2の2進状態との間に前記データ出力信号における遷移を生成する、サンプル回路と
    を備えるシステム。
14. 前記電磁信号が、第1の遅延によるネガティブに向かう遷移に対応するエッジ表示パルスよりもより長い存続期間を有する、データ入力信号のポジティブに向かう遷移に対応するエッジ表示パルスを有し、前記サンプル回路が、D入力およびクロック入力において前記受信情報信号を受信するDタイプ受信フリップフロップを含み、前記クロック入力における前記受信情報信号が、少なくとも前記第1の遅延を含む第2の遅延だけ遅延され、前記サンプル回路は、前記第1の遅延よりもより長い存続期間の間、前記受信情報信号が前記第1の情報状態を有するとき、前記第2の2進状態から前記第1の2進状態への遷移に伴って前記データ出力信号を生成する、請求項13に記載のシステム。
15. 変調EHF信号を通信するための方法であって、
    送信情報信号が第1の情報状態にあるとき、変調回路によって、EHF周波数を有する送信出力信号を生成するステップと、
    前記送信情報信号が前記第1の情報状態とは異なる第2の情報状態にあるとき、前記送信出力信号を抑圧するステップと、
    送信トランスデューサによって、前記送信出力信号を電磁信号に変換するステップと
    を含み、
    データ入力信号が、データビット「1」を表すビット期間の間、第1の2進状態を有し、データビット「0」を表す前記ビット期間の間、第2の2進状態を有し、前記第1の2進状態と前記第2の2進状態との間に遷移が存在し、前記方法が、前記第1の2進状態と前記第2の2進状態との間の前記データ入力信号におけるそれぞれの遷移に応答して、エッジ表示パルスを生成するステップであって、前記情報信号の前記第1の情報状態が、前記エッジ表示パルスが発生している状態である、生成するステップを含めて、エッジ検出回路によって前記送信情報信号を生成するステップをさらに含む、
    方法。
16. エッジ表示パルスを前記生成するステップが、前記ビット期間に満たない存続期間を有するエッジ表示パルスを生成するステップを含む、請求項15に記載の方法。
17. エッジ表示パルスを前記生成するステップが、前記ビット期間の10分の1に満たない存続期間を有するエッジ表示パルスを生成するステップを含む、請求項16に記載の方法。
18. 前記エッジ検出回路によって前記送信情報信号を前記生成するステップが、
    Dタイプポジティブエッジフリップフロップの第1のD入力内に連続論理「1」状態を入力するステップと、
    前記ポジティブエッジフリップフロップの第1のクロック入力内に前記データ入力信号を入力するステップと、
    前記ポジティブエッジフリップフロップの第1のリセット入力内にバイレベル情報信号を入力するステップと、
    前記第1のD入力、前記第1のクロック入力、および前記第1のリセット入力における前記信号の状態に応答して、前記ポジティブエッジフリップフロップによって第1のフリップフロップ出力信号を産出するステップと、
    Dタイプネガティブエッジフリップフロップの第2のD入力において連続論理「1」状態を入力するステップと、
    前記ネガティブエッジフリップフロップの第2のクロック入力において前記データ入力信号のコンプリメントを入力するステップと、
    前記ネガティブエッジフリップフロップの第2のリセット入力において前記バイレベル情報信号を入力するステップと、
    前記第2のD入力、前記第2のクロック入力、および前記第2のリセット入力における前記信号の状態に応答して、前記ネガティブエッジフリップフロップによって第2のフリップフロップ出力信号を産出するステップと、
    前記第1のフリップフロップ出力信号および第2のフリップフロップ出力信号に応答して、OR論理ゲートによって前記送信情報信号を産出するステップと
    を含む、請求項15に記載の方法。
19. 前記第1のリセット入力内に前記バイレベル情報信号を入力するのに先立って第1の遅延時間だけ前記バイレベル情報信号を遅延させるステップをさらに含み、OR論理ゲートによって前記送信情報信号を前記産出するステップが、OR論理ゲートによって、前記データ入力信号におけるポジティブに向かう遷移に対応する第1のエッジ表示パルスを有する前記バイレベル情報信号を産出するステップであって、前記第1のエッジ表示パルスのそれぞれが、前記データ入力信号におけるネガティブに向かう遷移に対応する第2のエッジ表示パルスのそれぞれよりもより長い存続期間を有する、産出するステップを含む、請求項18に記載の方法。
20. 受信トランスデューサによって前記電磁信号を受信するステップと、
    前記受信トランスデューサによって、前記電磁信号を前記送信出力信号に対応する受信入力信号に変換するステップであって、前記受信入力信号が、間欠期間の間、第1の信号強度を有し、別の状況では、前記第1の信号強度に満たない第2の信号強度を有する、変換するステップと、
    前記受信入力信号に応答する復調回路によって、前記受信入力信号が前記第1の信号強度を有するとき、第3の情報状態を有し、前記受信入力信号が前記第2の信号強度を有するとき、第4の情報状態を有する受信情報信号を再生するステップと
    をさらに含む、請求項19に記載の方法。
21. 前記受信情報信号に応答して、サンプル回路によって、第3の2進状態および第4の2進状態を有する2進データ出力信号を生成するステップであって、前記受信情報信号が前記第3の情報状態を有するたびに、前記2進データ出力信号が前記第3の2進状態と前記第4の2進状態との間に遷移を有する、生成するステップをさらに含む、請求項20に記載の方法。
22. 前記サンプル回路によってデータ出力信号を前記生成するステップが、Dタイプ受信フリップフロップのD入力において前記受信情報信号を入力するステップと、少なくとも前記第1の遅延を含む第2の遅延だけ前記受信情報信号を遅延させるステップと、前記受信フリップフロップのクロック入力において前記遅延された受信情報信号を入力するステップと、前記第1の遅延よりもより長い存続期間の間、前記受信情報信号が前記第3の情報状態を有するとき、前記第4の2進状態から前記第3の2進状態への遷移に伴って前記データ出力信号を産出するステップとを含む、請求項21に記載の方法。
23. バイレベル情報信号を前記生成するステップが、前記データ入力信号におけるポジティブに向かう遷移に対応する第1のエッジ表示パルスを含む前記バイレベル情報信号を生成するステップであって、前記第1のエッジ表示パルスがそれぞれ、ネガティブに向かう遷移に対応する第2のエッジ表示パルスのそれぞれの存続期間とは異なる存続期間を有する、生成するステップを含む、請求項15に記載の方法。
24. 受信トランスデューサによって前記電磁信号を受信するステップと、
    前記受信トランスデューサによって、前記電磁信号を前記送信出力信号に対応する受信入力信号に変換するステップであって、前記受信入力信号が、間欠期間の間、第1の信号強度を有し、別の状況では、第2の信号強度を有する、変換するステップと、
    前記受信入力信号に応答する復調回路によって、前記受信入力信号がEHF周波数を有するとき、第3の情報状態を有し、前記受信入力信号が何の周波数も有さないとき、第4の情報状態を有する受信情報信号を再生するステップと
    をさらに含む、請求項15に記載の方法。
25. 前記受信情報信号に応答して、サンプル回路によって、第3の2進状態、および前記第3の2進状態とは異なる第4の2進状態を有する2進データ出力信号を生成するステップであって、前記受信情報信号が前記第3の情報状態を有するたびに、前記2進データ出力信号が前記第3の2進状態と第4の2進状態との間に遷移を有する、生成するステップをさらに含む、請求項24に記載の方法。
26. 変調EHF信号を通信するための方法であって、
    送信情報信号が第1の情報状態にあるとき、変調回路によって、EHF周波数を有する送信出力信号を生成するステップと、
    前記送信情報信号が前記第1の情報状態とは異なる第2の情報状態を有するとき、前記送信出力信号を抑圧するステップと、
    送信トランスデューサによって前記送信出力信号を電磁信号に変換するステップと、
    前記変調回路に電力を加え、前記送信情報信号が前記第2の情報状態にあるとき、前記送信出力信号が前記送信トランスデューサに送信されるのを防ぐように、前記変調回路に対する電力を断つステップと
    を含む方法。
27. 変調EHF信号を通信するための方法であって、
    受信トランスデューサによって電磁信号を受信するステップと、
    前記受信トランスデューサによって、前記電磁信号を、間欠期間の間、第1の信号強度を有し、別の状況では、前記第1の信号強度に満たない第2の信号強度を有する受信入力信号に変換するステップと、
    前記受信入力信号に応答する復調回路によって、前記受信入力信号が前記第1の信号強度を有するとき、第1の情報状態を有し、前記受信入力信号が前記第2の信号強度を有するとき、第2の情報状態を有する受信情報信号を再生するステップと、
    前記受信情報信号に応答して、サンプル回路によって、第1の2進状態および第2の2進状態を有する出力データ信号を生成するステップであって、前記受信情報信号が第3の情報状態を有するたびに、前記出力データ信号が前記第1の2進状態と前記第2の2進状態との間に遷移を有する、生成するステップと
    を含む方法。
28. 前記電磁信号がデータ入力信号におけるポジティブに向かう遷移に対応する第1のエッジ表示パルスを有し、前記第1のエッジ表示パルスのそれぞれが、第1の遅延時間によるネガティブに向かう遷移に対応する第2のエッジ表示パルスのそれぞれよりもより長い存続期間を有し、前記サンプル回路によって出力データ信号を前記生成するステップが、Dタイプ受信フリップフロップのD入力において前記受信情報信号を入力するステップと、少なくとも前記第1の遅延時間を含む第2の存続期間だけ前記受信情報信号を遅延させるステップと、前記受信フリップフロップのクロック入力において前記遅延された受信情報信号を入力するステップと、前記第1の遅延時間よりもより長い存続期間の間、前記受信情報信号が前記第1の情報状態を有するとき、前記第2の2進状態から前記第1の2進状態への遷移に伴って前記出力データ信号を産出するステップとを含む、請求項27に記載の方法。

Images