JP2014513855A

JP2014513855A - フィードフォワードアクティブディカップリング

Info

Publication number: JP2014513855A
Application number: JP2014511567A
Authority: JP
Inventors: ピーギンスバーグブライアン; ビーレンタラヴィジェイ; ラマスワミスリナス; ハルーンバヘル; ソクウニョン
Original assignee: 日本テキサス・インスツルメンツ株式会社; テキサスインスツルメンツインコーポレイテッド
Priority date: 2011-05-18
Filing date: 2012-05-18
Publication date: 2014-06-05
Also published as: WO2012158993A2; WO2012158993A3; EP2789097A2; CN103650338A; US20120293217A1; EP2789097B1; EP2789097A4

Abstract

大きく変化する電流消費を有する低雑音アンプ（ＬＮＡ）などデューティサイクルシステムにおいて電流に影響を与える、寄生インダクタンス及び抵抗（パッケージボンディングワイヤからなど）を補償するため装置及び方法が提供される。ブースト回路が、パッケージインダクタンス２０４及び抵抗性電圧降下に起因する電圧変化を補償するため電源ＶＢＳＴＤＣから電流を供給する。これを達成するため、レプリカ回路（即ち、トランジスタＱ２）が、入力回路（即ち、ＬＮＡ１０８）によりソースされた電流ＩＣＫＴのレプリカＩＲＰＬである電流源２０６−１（これは、概して一定の電流源であり得る）から電流をソースすることができる。

Description

本願は、概して電力供給をレギュレートすることに関し、更に特定して言えば、デューティサイクルシステムにおいて電源過渡現象を補償することに関連する。

図１に移ると、従来の集積回路（ＩＣ）１０２の一例を見ることができる。このＩＣ１０２は概して、大きな時間変動電流消費を有する入力回路（これは、この例では低雑音アンプ又はＬＮＡ１０８である）を含む。この例に示すように、ＬＮＡ１０８は、２つの供給レールＶＤＤＡ及びＶＳＳ（これらは電源１０６に結合される）間に結合されるＮＭＯＳトランジスタＱｌ及びレジスタＲｌで表され、イネーブル信号ＥＮを受け取る。典型的に、イネーブル信号ＥＮは、パルスストリーム（これは、典型的に、１０ｎｓ毎に１ｎｓオンとなる）で構成される。オペレーションにおいて、ＬＮＡ１０８（及び他の入力回路）は、抵抗性電圧降下に起因する損失だけでなくパッケージインダクタンス１０４に起因する電圧変化を受ける可能性があり、これらのパッケージインダクタンス１０４、ＬＮＡ１０８（又は他の回路要素）は、電源過渡現象を処理させ得るようにイネーブル信号ＥＮによって提供される非常に短い期間（即ち、１０ｎｓ）よりも長い期間の間アクティブにされるべきである。静的ディカップリングを実行するためにキャパシタＣ１がしばしば用いられるが、多くの応用例ではこれでは不充分である。従って、アクティブディカップリングを実行するための方法及び／又は装置が求められている。

幾つかの他の従来の回路は下記文献に記載されている。
米国特許番号第６，４１４，５５３号米国特許番号第７，０８４，７０６号米国特許番号第７，８３９，１２９号米国特許出願公開番号２００９／００６６１６２ Pant et al, "A Charge-Injection Based Active-DecouplingTechnique for Inductive-Supply-Noise Suppression," IEEE Intl. Solid-State Ｃ１rcuits Conf.2008, Digest of Technical Papers, pp 416, 417, and 624, Feb. 3-7, 2008

従って、一実施例は或る装置を提供する。この装置は、第１の供給レールと、第２の供給レールと、第３の供給レールと、第１及び第２の供給レール間に結合される第１のキャパシタと、第１及び第３の供給レールの少なくとも１つに結合される第２のキャパシタと、第１及び第２の供給レール間に結合され、且つ、イネーブル信号を受け取る入力回路と、第１の受動電極、第２の受動電極、及び制御電極を有する第１のトランジスタと、第３の供給レール、第１の供給レール、及び第１のトランジスタの第１の受動電極に結合される電流ミラーとを含む。第１のトランジスタの第２の受動電極は第２の供給レールに結合され、第１のトランジスタの制御電極はイネーブル信号を受け取る。

一実施例において、電流ミラーは、第３の供給レールと第１のトランジスタの第１の受動電極との間に結合される第２のトランジスタであって、制御電極を有し、ダイオード接続される、第２のトランジスタと、制御電極を有する第３のトランジスタであって、第１及び第３の供給レール間に結合され、その制御電極において第２のトランジスタの制御電極に結合される、第３のトランジスタとを更に含む。

一実施例において、第２のキャパシタは、第２及び第３の供給レール間に結合される。

一実施例において、電流源は調節可能な電流源を更に含む。

一実施例において、この装置は、第１及び第３の供給レールに結合される低ドロップアウトレギュレータ（ＬＤＯ）を更に含む。

一実施例において、入力回路は低雑音アンプ（ＬＮＡ）を更に含む。

一実施例において、第２のキャパシタは、第３のトランジスタと第１の供給レールとの間に結合される。

一実施例において、この装置は、第３のトランジスタと第２の供給レールとの間に結合されるスイッチを更に含み、スイッチはイネーブル信号の逆数により制御される。

一実施例において或る装置が提供される。この装置は、第１の供給レールと、第２の供給レールと、第３の供給レールと、第３の供給レールに結合される電流源と、第１及び第２の供給レール間に結合される第１のキャパシタと、第１及び第３の供給レールの少なくとも１つに結合される第２のキャパシタと、第１及び第２の供給レール間に結合され、イネーブル信号を受け取る入力回路と、そのソースで第２の供給レールに結合され、そのゲートでイネーブル信号を受け取る第１のＭＯＳトランジスタと、第３の供給レール、第１の供給レール、及び第１のトランジスタの第１の受動電極に結合される電流ミラーとを含む。

一実施例において、電流ミラーは、そのソースで第３の供給レールに及びそのゲート及びソースで第１のＭＯＳトランジスタのドレインに結合される第２のＭＯＳトランジスタと、第１及び第３の供給レール間に結合され、そのゲートで第２のＭＯＳトランジスタのゲートに結合される第３のＭＯＳトランジスタとを更に含む。

一実施例において、第２のキャパシタは、第３のＭＯＳトランジスタと第１の供給レールとの間に結合される。

一実施例において、この装置は、第３のＭＯＳトランジスタと第２の供給レールとの間に結合されるスイッチを更に含み、スイッチはイネーブル信号の逆数により制御される。

一実施例において、第１のＭＯＳトランジスタはＮＭＯＳトランジスタを更に含み、第２及び第３のトランジスタはＰＭＯＳトランジスタを更に含む。

一実施例において、第１のＭＯＳトランジスタはＰＭＯＳトランジスタを更に含み、第２及び第３のトランジスタはＮＭＯＳトランジスタを更に含む。

一実施例において或る方法が提供される。この方法は、第２の電流を生成するように入力回路によりソースされる第１の電流を複製すること、第１の供給レールに結合される第１の電源から入力回路へ第２の電流を供給するように第２の電流をミラーすること、及び第２の電源に結合される第２の供給レールから第３の電流を供給することであって、第３の電流が第１及び第２の電流間の差であることを含む。

一実施例において、この方法は、第１の供給レール上のリップルを補償することを更に含む。

一実施例において、この方法は、概して一定の電流を第１の供給レールに供給することを更に含む。

一実施例において、第２の電源は、第１の電源に結合されるＬＤＯを更に含む。

一実施例において、この方法は、ＬＤＯの出力に少なくとも部分的に基づいて第１の供給レールに供給される第４の電流を調節することを更に含む。

一実施例において、供給する工程は、キャパシタを充電するように第１のインタバルの間第２の供給レールと第３の供給レールとの間でキャパシタを結合すること、及び第２のインタバルの間第１の供給レールと入力回路との間でキャパシタを結合することを更に含む。

本発明の特徴及び技術的な利点を大まかに概説してきたが、それはこれ以降に続く本発明の詳細な説明を理解しやすくするためである。本発明の特許請求の範囲の主題を形成する本発明の更なる特徴及び利点をこれ以降で説明する。開示される概念及び具体的な実施例は、本発明の目的と同じものを実行するために別の構造を修正又は設計する基盤として、容易に利用可能であることは当業者には認められてしかるべきである。また、そのような等価の構造は、添付の特許請求の範囲に記載された本発明の趣旨及び範囲から逸脱するものではないことは当業者には認められて当然である。

添付の図面を参照して実施例を説明する。

従来のＩＣの一例の図である。

一実施例におけるＩＣの例の図である。一実施例におけるＩＣの例の図である。一実施例におけるＩＣの例の図である。

図２はＩＣの一例を図示する。図示するように、ＩＣ２０２−１はＩＣ１０２と同様の構成要素を有するが、ＩＣ２０２−１は、パッケージインダクタンス２０４（通常、ボンドワイヤインダクタンス）及び抵抗性電圧降下に起因する電圧変化を補償するため電源ＶＢＳＴＤＣ（これはオンチップ又はオフチップのいずれかであるが、この例ではオフチップであるとして示す）から電力を供給することができるブースト回路を更に含む。電源ＶＢＳＴＤＣも概して電源１０６より高い電圧を供給する。これを達成するため、レプリカ回路（即ち、トランジスタＱ２）が、入力回路（即ち、ＬＮＡ１０８）によりソースされる電流ＩＣＫＴのレプリカＩＲＰＬである電流源２０６−１（これは概して一定の電流源であり得る）から電流をソースできる。典型的に、トランジスタＱ２は、それが、例えば、高周波数信号成分のないトランジスタＱｌと同じか又はスケーリングされたデューティサイクル電流を有し得るように、トランジスタＱｌなど、イネーブル信号ＥＮを受け取るトランジスタのサイズの約１〜Ｎ倍であり得る。このレプリカ電流ＩＲＰＬは、入力回路（即ち、ＬＮＡ１０８）によりソースされる電流ＩＣＫＴの１から１／Ｎの間であり得、このレプリカ電流ＩＲＰＬは、ブースト電流ＩＢＳＴを生成するため電流ミラー（即ち、トランジスタＱ３及びＱ４）を介してミラーされ得る。この構成の結果、電源１０６は、電流ＩＢＳＴ及びＩＣＫＴ間の差である電流（これは、典型的に電流ＩＣＫＴよりもずっと小さい）を供給する。また、レールＶＢＳＴ上の如何なるリップルをも補償するため、キャパシタＣ２が提供される（これは、所望のヘッドルーム及びリップル振幅に応じてサイズが変化し得る）。トランジスタＱ２〜Ｑ４はＮＭＯＳ又はＰＭＯＳトランジスタであってもよく、又はバイポーラトランジスタで構成されてもよい。

代替として、電源１０６は、図３に示す別の構成においてなくされ得る。電源１０６は小さな電流を供給するため、この小さな電流（これは、電流ＩＢＳＴ及びＩＣＫＴ間の差である）を供給する代わりにオンチップ低ドロップアウトレギュレータ（ＬＤＯ）２０８を用いることができる。しかし、ＬＤＯ２０８は電源ＶＢＳＴＤＣにより供給される電力に影響を与えるため、ＬＤＯ２０８に起因する変化を補償するため概して一定の電流源２０６−１の代わりに調節可能な電流源２０６−２が用いられるべきである。電流源２０６−２を制御又は調節するために低周波数制御ループを用いることができる。ＬＤＯ２０８に加えて、レールＶＢＳＴをレギュレートするためレギュレータ（図示しないが、これは、ＬＤＯ２０８から分離される）が提供され得る。

別の代替例として、キャパシタＣ２を図４に示すようにブーストキャパシタとして用いることができる。ここでは、スイッチＳ１が、ドレイン（又はコレクタ）とレールＶＳＳとの間に結合され、キャパシタＣ２が、ドレイン（又はコレクタ）とレールＶＤＤＡとの間に結合される。スイッチＳ１は概してイネーブル信号ＥＮの逆数により制御される。イネーブル信号ＥＮが論理低又は「０」であるとき、レールＶＤＤＡからのチャージがキャパシタＣ２上に蓄積され得るようにスイッチＳ１が閉じられ、イネーブル信号ＥＮが論理高又は「１」（即ち、パルスの間）であるとき、キャパシタＣ２が、電流ミラー（即ち、トランジスタＱ３及びＱ４）により供給される電流をブーストすることができるようにスイッチＳ１が開かれる。この配置を用いることにより、電流源２０６−１又は２０６−２がなくされ得、電源ＶＢＳＴＤＣが電源１０６と同じ電圧を供給することができるが、寄生インダクタンスを分離するにはこれらの電源ＶＢＳＴＤＣ及び１０６は同じボンドワイヤを共有すべきではない。

ＩＣ２０２−１〜２０２−３を用いることにより幾つかの利点が実現され得る。各ＩＣ２０２−１〜２０２−３はフィードフォワード補償メカニズムを用いるため、電流は入力回路（即ち、ＬＮＡ１０８）によりオンディマンドで提供され得、その他の方式で用いられ得る周波数での検出又はフィードバック方式を回避する。また、ＩＣ２０２−１〜２０２−３と共に用いられ得る任意のレギュレーションループは、低周波数で動作し得る。

当業者であれば、本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得ること、及び多くの他の実施例が可能であることが分かるであろう。

Claims

装置であって、
第１の供給レール、
第２の供給レール、
第３の供給レール、
前記第１及び第２の供給レール間に結合される第１のキャパシタ、
前記第１及び第３の供給レールの少なくとも１つに結合される第２のキャパシタ、
前記第１及び第２の供給レール間に結合され、且つ、イネーブル信号を受け取る入力回路であって、電流をソースするように構成される、前記入力回路、
前記イネーブル信号を受け取り、且つ、前記電流のレプリカを生成するように構成されるレプリカ回路、及び
前記第３の供給レール、前記第１の供給レール、及び第１のトランジスタの第１の受動電極に結合される電流ミラー、
を含む、装置。
請求項１に記載の装置であって、前記レプリカ回路が、第１の受動電極と、第２の受動電極と、制御電極とを有する第１のトランジスタを更に含み、前記第１のトランジスタの前記第２の受動電極が前記第２の供給レールに結合され、前記第１のトランジスタの前記制御電極が前記イネーブル信号を受け取る、装置。
請求項２に記載の装置であって、前記電流ミラーが、
前記第３の供給レールと前記第１のトランジスタの前記第１の受動電極との間に結合される第２のトランジスタであって、制御電極を有し、ダイオード接続される、前記第２のトランジスタ、及び
制御電極を有する第３のトランジスタであって、前記第１及び第３の供給レール間に結合され、その制御電極において前記第２のトランジスタの前記制御電極に結合される、前記第３のトランジスタ、
を更に含む、装置。
請求項３に記載の装置であって、前記第２のキャパシタが、前記第２及び第３の供給レール間に結合され、前記装置が、前記第３の供給レールに結合される電流源を更に含む、装置。
請求項４に記載の装置であって、前記電流源が調節可能な電流源を更に含む、装置。
請求項５に記載の装置であって、前記装置が、前記第１及び第３の供給レールに結合される低ドロップアウトレギュレータ（ＬＤＯ）を更に含む、装置。
請求項６に記載の装置であって、前記入力回路が低雑音アンプ（ＬＮＡ）を更に含む、装置。
請求項３に記載の装置であって、前記第２のキャパシタが、前記第３のトランジスタと前記第１の供給レールとの間に結合される、装置。
請求項８に記載の装置であって、前記装置が、前記第３のトランジスタと前記第２の供給レールとの間に結合されるスイッチを更に含み、前記スイッチが前記イネーブル信号の逆数により制御される、装置。
装置であって、
第１の供給レール、
第２の供給レール、
第３の供給レール、
前記第１及び第２の供給レール間に結合される第１のキャパシタ、
前記第１及び第３の供給レールの少なくとも１つに結合される第２のキャパシタ、
前記第１及び第２の供給レール間に結合され、イネーブル信号を受け取る入力回路、
そのソースで前記第２の供給レールに結合され、そのゲートで前記イネーブル信号を受け取る第１のＭＯＳトランジスタ、及び
前記第３の供給レール、前記第１の供給レール、及び第１のトランジスタの第１の受動電極に結合される電流ミラー、
を含む、装置。
方法であって、
第２の電流を生成するように入力回路によりソースされる第１の電流を複製すること、
第１の供給レールに結合される第１の電源から前記入力回路へ第２の電流を供給するように前記第２の電流をミラーすること、及び
第２の電源に結合される第２の供給レールから第３の電流を供給することであって、前記第３の電流が前記第１及び第２の電流間の差であること、
を含む、方法。
請求項１１に記載の方法であって、前記方法が、前記第１の供給レール上のリップルを補償することを更に含む、方法。
請求項１２に記載の方法であって、前記方法が、概して一定の電流を前記第１の供給レールに供給することを更に含む、方法。
請求項１２に記載の方法であって、前記第２の電源が、前記第１の電源に結合されるＬＤＯを更に含む、方法。
請求項１４に記載の方法であって、前記方法が、前記ＬＤＯの出力に少なくとも部分的に基づいて前記第１の供給レールに供給される第４の電流を調節することを更に含む、方法。
請求項１１に記載の方法であって、供給する前記工程が、
前記キャパシタを充電するように第１のインタバルの間前記第２の供給レールと第３の供給レールとの間でキャパシタを結合すること、及び
第２のインタバルの間前記第１の供給レールと前記入力回路との間で前記キャパシタを結合すること、
を更に含む、方法。