JP2014502127A - 過負荷状態の間チョッパ型増幅器における入力漏れを低減するための回路及び方法 - Google Patents
過負荷状態の間チョッパ型増幅器における入力漏れを低減するための回路及び方法 Download PDFInfo
- Publication number
- JP2014502127A JP2014502127A JP2013548529A JP2013548529A JP2014502127A JP 2014502127 A JP2014502127 A JP 2014502127A JP 2013548529 A JP2013548529 A JP 2013548529A JP 2013548529 A JP2013548529 A JP 2013548529A JP 2014502127 A JP2014502127 A JP 2014502127A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- input
- chopper
- coupled
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 22
- 230000000087 stabilizing effect Effects 0.000 claims abstract description 69
- 230000004044 response Effects 0.000 claims abstract description 21
- 238000001514 detection method Methods 0.000 claims description 27
- 230000006641 stabilisation Effects 0.000 claims description 26
- 238000011105 stabilization Methods 0.000 claims description 26
- 230000000295 complement effect Effects 0.000 claims description 14
- 229920006395 saturated elastomer Polymers 0.000 claims description 9
- 238000013459 approach Methods 0.000 abstract description 2
- 230000007423 decrease Effects 0.000 abstract description 2
- 239000004020 conductor Substances 0.000 description 45
- 230000009471 action Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
- H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/261—Amplifier which being suitable for instrumentation applications
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
Ripple Reduction in Chopper Stabilized Amplifiers」の特許第7,292,095号の図2Aに示されている従来のチョッパ安定化増幅器の概略図である。図1Bの入力チョッパ2は(+)入力端子を含み、(+)入力端子は、入力電圧VINPUT +を受け取り、スイッチ41A及び44Aの各々の1つの端子に接続される。入力チョッパ2は(−)入力端子も含み、(−)入力端子は、入力電圧VINPUT −を受け取り、スイッチ42A及び43Aの各々の1つの端子に接続される。スイッチ43A及び44Aは内部チョッピングクロック信号Φによって制御され、スイッチ41A及び42Aは内部チョッピングクロック補完信号/Φによって制御される。図1BのΦは、図1AのCHOP_CLKと同じとし得るか、又はそれから導出し得ることに留意されたい。
"A Low Noise, LowResidual Offset, Chopped Amplifier for Mixed Level Applications" byM. Sanduleanu, A. van Tuigal, R. Wasasenaar, and H. Wallinga, Electronics, Circuitsand Systems, IEEE International Conference, Septermber 7-10 in Lisboa,Portugal, ISBN 0-7803-5008-1
式1:DVOUT 1(2R2/R1)DVIN
ここで、ΔVOUT=VOUT +−VOUT −、及びΔVIN=VIN +−VIN −である。
式2:ΔV=0
チョッパ安定化INA 1Aの許容入力ダイナミックレンジは、式1の利得項に依存し、この利得項は抵抗R1及びR2によって決まる。式1及び2が有効である通常動作条件下では、入力漏れ電流ILEAKAGEは極めて小さく、例えば数ピコアンペアである。しかし、ΔVINがチョッパ安定化INA 1Aのダイナミック入力電圧範囲限界を超えると、チョッパ安定化INA 1Aの出力は「飽和」する。そして式2が有効でなくなり、下記の式に従って、漏れ電流ILEAKAGEが極めて大きくなる。
式3:ILEAKAGE=2Cp×ΔV×fCHOP
ここで、fCHOPは入力チョッピング周波数である。式3によって与えられるILEAKAGEの値はマイクロアンペア範囲であり得、多くのアプリケーションにおいて大き過ぎて許容されない。例えば、或る量の電流、例えば1マイクロアンペア、より大きな電流が人体に流れ込んだり人体から流れ出したりすることが許容されない医療安全仕様がある。診断心電図機器用のANSI/AAMI EC11(米国標準規格/医療器具開発協会(American National
Standard/Association for the Advancement of Medical Instrumentation))規格では、人体に流れ込む又は人体から流れ出す電流は100nA未満に制限されている。
Residual Offset, Chopped Amplifier for Mixed Level Applications」の図4に示される、入力チョッパ、折り返しカスコード増幅器、及び出力チョッパと同じとし得る。つまり、図2の入力チョッパ2Aは図1Bの入力チョッパ2と本質的に同じとし得、図2の増幅器3の増幅回路要素はSanduleanuの文献の図4に示される差動入力段及び折り返しカスコード回路と本質的に同じとし得、図2の増幅器3内の出力チョッパは図1Bの出力チョッパ27と本質的に同じとし得る。
Claims (20)
- チョッパ安定化増幅器であって、
(a)第1の増幅器、
(b)第1の入力チョッパ回路であって、第1の入力信号を受け取るように結合される第1の入力と、前記第1の増幅器の第1の入力に結合される第1の出力と、前記第1の増幅器の第2の入力に結合される第2の出力とを有し、前記第1の増幅器の前記第2の入力が第1のフィードバック信号を受け取るように結合され、前記第1の入力チョッパ回路がチョッピングクロックに応答して及びチョップイネーブル信号に応答して動作する、前記第1の入力チョッパ回路、
(c)前記第1のフィードバック信号を生成するため前記第1の増幅器の出力と前記第1の増幅器の前記第2の入力との間に結合される第1のフィードバック抵抗、
(d)前記第1の増幅器の前記第2の入力に結合される第1の端子と所定の電圧を受け取るように結合される第2の端子とを有する利得抵抗、及び
(e)飽和検出回路要素であって、前記第1の増幅器が通常動作モードである場合前記チョップイネーブル信号を生成するように信号経路内の信号レベルを基準と比較するため、及び、前記第1の増幅器が飽和状態に許容できないほど近い場合前記チョップイネーブル信号をディセーブルするため、前記チョッパ安定化増幅器内の前記信号経路に結合される、前記飽和検出回路要素、
を含む、チョッパ安定化増幅器。 - 請求項1に記載のチョッパ安定化増幅器であって、前記第1の入力チョッパ回路が、前記第1のチョッパ回路の第2の入力からの前記第1のフィードバック信号のチョップされた表現を前記第1の増幅器の前記第2の入力に結合する、チョッパ安定化増幅器。
- 請求項1に記載のチョッパ安定化増幅器であって、チョッピングイネーブル回路を含み、前記チョッピングイネーブル回路が、前記チョッピングクロックを受け取るための第1の入力と、前記チョップイネーブル信号を受け取るためのイネーブル入力と、前記第1の入力チョッパ回路内のチョッピングスイッチを制御するためのイネーブルされたチョッピングクロック信号を生成するための出力とを有するAND演算する回路を含む、チョッパ安定化増幅器。
- 請求項1に記載のチョッパ安定化増幅器であって、前記第1の増幅器が、前記第1の増幅器の前記出力に結合される出力チョッパ回路要素を含み、前記チョッパ安定化増幅器の第1の出力信号が、前記第1の増幅器の前記出力に前記出力チョッパ回路要素によって生成される、チョッパ安定化増幅器。
- 請求項3に記載のチョッパ安定化増幅器であって、前記チョッピングイネーブル回路が、前記イネーブルされたチョッピングクロック信号の論理補完である、イネーブルされたチョッピングクロック補完信号を生成するための回路要素を含む、チョッパ安定化増幅器。
- 請求項4に記載のチョッパ安定化増幅器であって、前記飽和検出回路要素が、
第1のコンパレータであって、第1の基準電圧に結合される第1の入力と、前記第1の出力信号を受け取るように結合される第2の入力と、前記チョッパイネーブル信号が生成される出力を有するOR演算する回路の第1の入力に結合される出力とを有する、前記第1のコンパレータ、及び
第2のコンパレータであって、前記第1の出力信号を受け取るように結合される第1の入力と、第2の基準電圧に結合される第2の入力と、前記OR演算する回路の第2の入力に結合される出力とを有する、前記第2のコンパレータ、
を含む、チョッパ安定化増幅器。 - 請求項4に記載のチョッパ安定化増幅器であって、前記飽和検出回路要素が、
第1のコンパレータであって、内蔵オフセットを有し、且つ、前記第1の入力信号に結合される第1の入力と、前記第1のフィードバック信号を受け取るように結合される第2の入力と、前記チョッパイネーブル信号が生成される出力を有するOR演算する回路の第1の入力に結合される出力とを有する、前記第1のコンパレータ、及び
第2のコンパレータであって、前記第1のフィードバック信号を受け取るように結合される第1の入力と、前記第1の入力信号を受け取るように結合される第2の入力と、前記OR演算する回路の第2の入力に結合される出力とを有する、前記第2のコンパレータ、
を含む、チョッパ安定化増幅器。 - 請求項6に記載のチョッパ安定化増幅器であって、
前記第1の増幅器が第1の供給電圧及び第2の供給電圧によって電力供給され、
前記チョッパ安定化増幅器が前記第1の供給電圧と前記第2の供給電圧の間で直列に結合される第1、第2、及び第3の抵抗を含む基準回路を含み、前記第1の抵抗が前記第1の供給電圧と前記第2基準電圧の間で結合され、前記第2の抵抗が前記第2の基準電圧と前記第1の基準電圧の間で結合され、前記第3の抵抗が前記第1の基準電圧と前記第2の供給電圧の間で結合される、
チョッパ安定化増幅器。 - 請求項6に記載のチョッパ安定化増幅器であって、
前記チョッパ安定化増幅器が、前記第1の増幅器、前記第1の入力チョッパ回路、前記第1のフィードバック抵抗、前記利得抵抗、及び前記飽和検出回路要素を含むチョッパ安定化計装増幅器であり、
前記計装増幅器が更に、
第2の出力信号が生成される出力を有する第2の増幅器、
第2の入力チョッパ回路であって、第2の入力信号を受け取るように結合される第1の入力と、第2のフィードバック信号を受け取るように結合される第2の入力と、前記第2の増幅器の第1の入力に結合される第1の出力と、前記第2の増幅器の第2の入力に結合される第2の出力とを有し、前記チョッピングクロックに応答して及び前記チョップイネーブル信号に応答して動作する、前記第2の入力チョッパ回路、及び
前記第2のフィードバック信号を生成するため前記第2の増幅器の出力と前記第2の入力チョッパ回路の前記第2の入力との間に結合される第2のフィードバック抵抗、
を含み、
前記利得抵抗の前記第2の端子が前記第2の入力チョッパ回路の前記第2の入力に結合され、
前記飽和検出回路要素が第3のコンパレータを含み、前記第3のコンパレータが、前記第2の出力信号を受け取るように結合される第1の入力と、前記第2の基準電圧に結合される第2の入力と、前記OR演算する回路の第3の入力に結合される出力とを有し、
前記飽和検出回路要素が更に第4のコンパレータを含み、前記第4のコンパレータが、前記第1の基準電圧を受け取るように結合される第1の入力と、前記第2の出力信号を受け取るように結合される第2の入力と、前記OR演算する回路の第4の入力に結合される出力とを有する、
チョッパ安定化増幅器。 - 請求項8に記載のチョッパ安定化増幅器であって、前記第1の基準電圧が、前記第2の供給電圧及び前記第2の基準電圧よりも約1ミリボルト大きい、チョッパ安定化増幅器。
- 請求項5に記載のチョッパ安定化増幅器であって、
前記入力チョッパ回路が第1、第2、第3、及び第4のスイッチを含み、
前記第1のスイッチが、前記イネーブルされたチョッピングクロック信号によって制御され、且つ、第1の端子を有し、更に前記第1の増幅器の前記第2の入力に結合される第2の端子を有し、
前記第2のスイッチが、前記イネーブルされたチョッピングクロック信号によって制御され、且つ、第1の端子を有し、更に前記第1の増幅器の前記第1の入力に結合される第2の端子を有し、
入力差信号が前記第1及び第2のスイッチの前記第1の端子間に印加され、
前記第3のスイッチが、前記イネーブルされたチョッピングクロック補完信号に従って制御され、且つ、前記第1のスイッチの前記第1の端子に結合される第1の端子と、前記第1の増幅器の前記第1の入力に結合される第2の端子とを有し、
前記第4のスイッチが、前記イネーブルされたチョッピングクロック補完信号に従って制御され、且つ、前記第3のスイッチの前記第1の端子に結合される第1の端子と、前記前記第1の増幅器の前記第2の入力に結合される第2の端子とを有する、
チョッパ安定化増幅器。 - 請求項9に記載のチョッパ安定化増幅器であって、前記第1及び第2の増幅器が相互コンダクタンス増幅器である、チョッパ安定化増幅器。
- 請求項9に記載のチョッパ安定化増幅器であって、前記第1、第2、第3、及び第4のコンパレータが、前記第1及び第2の増幅器より低いオフセット及び高い帯域幅を有する、チョッパ安定化増幅器。
- 請求項9に記載のチョッパ安定化増幅器であって、前記所定の電圧が固定基準電圧である、チョッパ安定化増幅器。
- チョッパ安定化増幅器内の入力漏れ電流を低減するための方法であって、
前記チョッパ安定化増幅器が、
増幅器、
入力信号を受け取るように結合される第1の入力と前記増幅器の第1の入力に結合される出力とを有する入力チョッパ回路、及び
フィードバック信号を前記増幅器の第2の入力に結合するように前記増幅器の出力に結合されるフィードバック抵抗、
を含み、
前記チョッパ安定化増幅器が出力信号を生成し、前記入力チョッパ回路がチョッピングクロックに応答して動作し、
前記方法が、
(a)前記チョッパ安定化増幅器を通常モードで動作させるステップ、
(b)前記チョッパ安定化増幅器の信号経路内の信号レベルを基準値と比較することによって前記増幅器が飽和状態に許容できないほど近いかを判定するステップ、及び
(c)前記増幅器が前記飽和状態に許容できないほど近いと判定される場合、前記チョッピングクロックをディセーブルするステップ、
を含む、方法。 - 請求項15に記載の方法であって、前記通常モードにおける前記動作の間前記入力チョッパ回路内のチョッピングスイッチを制御するため前記チョッピングクロック及びチョップイネーブル信号を論理AND演算してイネーブルされたチョッピングクロック信号を生成するステップを含む、方法。
- 請求項16に記載の方法であって、
ステップ(c)が第1の基準電圧と前記第1の出力信号の差を比較し、前記差が正の場合、前記イネーブルされたチョッピングクロック信号をディセーブルすること、及び前記第1の出力信号と第2の基準電圧の差を比較し、前記差が正の場合、前記イネーブルされたチョッピングクロック信号をディセーブルすること、
を含む、方法。 - 請求項17に記載の方法であって、前記第1の基準電圧が前記増幅器の低側供給電圧よりも約1ミリボルト大きく、前記第2の基準電圧が前記増幅器の高側供給電圧よりも約1ミリボルト小さい、方法。
- 請求項16に記載の方法であって、前記イネーブルされたチョッピングクロック信号に応答してイネーブルされたチョッピングクロック補完信号を生成すること、及び前記イネーブルされたチョッピングクロック補完信号に直接応答して前記チョッピングスイッチの一部を制御することを含む、方法。
- 低入力漏れ電流を有するチョッパ安定化増幅器であって、
前記チョッパ安定化増幅器が、
増幅器、
入力信号を受け取るように結合される第1の入力と前記増幅器の第1の入力に結合される出力とを有する入力チョッパ回路、及び
フィードバック信号を前記増幅器の第2の入力に結合するように前記増幅器の出力に結合されるフィードバック抵抗、
を含み、
前記チョッパ安定化増幅器が出力信号を生成し、
前記入力チョッパ回路が、チョッピングクロックに応答して及びチョップイネーブル信号に応答して動作し、
前記チョッパ安定化増幅器が、
(a)前記チョッパ安定化増幅器を通常モードで動作させるための手段、
(b)前記チョッパ安定化増幅器の信号経路内の信号レベルを基準値と比較することによって前記増幅器が飽和状態に許容できないほど近いかを判定するための手段、及び
(c)前記増幅器が前記飽和状態に許容できないほど近いと判定される場合、前記チョッピングクロックをディセーブルするための手段、
を含む、チョッパ安定化増幅器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/930,366 US8258863B2 (en) | 2011-01-05 | 2011-01-05 | Circuit and method for reducing input leakage in chopped amplifier during overload conditions |
US12/930,366 | 2011-01-05 | ||
PCT/US2012/020280 WO2012094461A2 (en) | 2011-01-05 | 2012-01-05 | Circuit and method for reducing input leakage in chopped amplifier during overload conditions |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014502127A true JP2014502127A (ja) | 2014-01-23 |
JP5961629B2 JP5961629B2 (ja) | 2016-08-02 |
Family
ID=46380240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013548529A Active JP5961629B2 (ja) | 2011-01-05 | 2012-01-05 | 過負荷状態の間チョッパ型増幅器における入力漏れを低減するための回路及び方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8258863B2 (ja) |
JP (1) | JP5961629B2 (ja) |
CN (1) | CN103314527B (ja) |
WO (1) | WO2012094461A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018133607A (ja) * | 2017-02-13 | 2018-08-23 | エイブリック株式会社 | 信号選択回路及び半導体装置 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009053564B4 (de) * | 2009-11-18 | 2020-03-19 | Trinamic Motion Control Gmbh & Co. Kg | Verfahren und Schaltungsanordnung zur Stromregelung bei Motoren |
JP5710026B2 (ja) * | 2011-12-26 | 2015-04-30 | 三菱電機株式会社 | アナログフィードバック増幅器 |
US8823453B2 (en) | 2012-11-07 | 2014-09-02 | Semtech Corporation | Instrumentation amplifier with rail-to-rail input range |
JP6696285B2 (ja) * | 2016-04-21 | 2020-05-20 | 新日本無線株式会社 | アナログフロントエンド回路 |
CN106203577B (zh) * | 2016-08-23 | 2023-10-20 | 池州睿成微电子有限公司 | 一种用于载波泄漏消除系统的矢量加法器 |
US10116268B2 (en) * | 2017-01-09 | 2018-10-30 | Analog Devices Global | Operational amplifier |
US10396724B1 (en) * | 2018-05-30 | 2019-08-27 | Semiconductor Components Industries, Llc | Amplifier with common mode loop and chop |
US10840863B2 (en) * | 2018-09-24 | 2020-11-17 | Silicon Laboratories Inc. | AC-coupled chopper signal for a high-impedance buffer |
US11652455B2 (en) * | 2021-02-11 | 2023-05-16 | Cirrus Logic, Inc. | Chop tone management for a current sensor or a voltage sensor |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6515540B1 (en) * | 2001-12-10 | 2003-02-04 | Cirrus Logic, Inc. | High order multi-path operational amplifier with output saturation recovery |
US20050264970A1 (en) * | 2004-05-28 | 2005-12-01 | Sony Corporation | Power supply controller and method for controlling power supply circuit |
US7292095B2 (en) * | 2006-01-26 | 2007-11-06 | Texas Instruments Incorporated | Notch filter for ripple reduction in chopper stabilized amplifiers |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2743226B1 (fr) * | 1995-12-27 | 1998-03-20 | Sgs Thomson Microelectronics | Dispositif adaptatif a l'impedance d'une ligne d'alimentation |
JP2007049285A (ja) * | 2005-08-08 | 2007-02-22 | Seiko Instruments Inc | チョッパアンプ回路および半導体装置 |
US7385443B1 (en) * | 2007-01-31 | 2008-06-10 | Medtronic, Inc. | Chopper-stabilized instrumentation amplifier |
US20090082691A1 (en) * | 2007-09-26 | 2009-03-26 | Medtronic, Inc. | Frequency selective monitoring of physiological signals |
CN201682659U (zh) * | 2010-03-09 | 2010-12-22 | Bcd半导体制造有限公司 | 一种并联发光二极管的驱动电路 |
-
2011
- 2011-01-05 US US12/930,366 patent/US8258863B2/en active Active
-
2012
- 2012-01-05 JP JP2013548529A patent/JP5961629B2/ja active Active
- 2012-01-05 WO PCT/US2012/020280 patent/WO2012094461A2/en active Application Filing
- 2012-01-05 CN CN201280004773.6A patent/CN103314527B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6515540B1 (en) * | 2001-12-10 | 2003-02-04 | Cirrus Logic, Inc. | High order multi-path operational amplifier with output saturation recovery |
US20050264970A1 (en) * | 2004-05-28 | 2005-12-01 | Sony Corporation | Power supply controller and method for controlling power supply circuit |
JP2005339355A (ja) * | 2004-05-28 | 2005-12-08 | Sony Corp | 電源制御装置、電源回路の制御方法 |
US7292095B2 (en) * | 2006-01-26 | 2007-11-06 | Texas Instruments Incorporated | Notch filter for ripple reduction in chopper stabilized amplifiers |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018133607A (ja) * | 2017-02-13 | 2018-08-23 | エイブリック株式会社 | 信号選択回路及び半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2012094461A2 (en) | 2012-07-12 |
CN103314527A (zh) | 2013-09-18 |
WO2012094461A3 (en) | 2012-10-26 |
CN103314527B (zh) | 2017-07-14 |
US8258863B2 (en) | 2012-09-04 |
JP5961629B2 (ja) | 2016-08-02 |
US20120169416A1 (en) | 2012-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5961629B2 (ja) | 過負荷状態の間チョッパ型増幅器における入力漏れを低減するための回路及び方法 | |
JP6731146B2 (ja) | 過電流保護装置 | |
JP6301028B1 (ja) | 半導体素子の駆動回路 | |
JP4855886B2 (ja) | 電力増幅装置 | |
JP7100476B2 (ja) | オーディオアンプ、それを用いたオーディオ出力装置および電子機器 | |
WO2017107267A1 (zh) | 一种反馈控制电路及电源管理模块 | |
US10976351B2 (en) | Current monitoring device | |
WO2006125063A2 (en) | Increasing the linearity of a transconductance cell | |
KR20200078341A (ko) | 결함 검출을 가진 전류 모니터 | |
CN111214219B (zh) | 应用于生物电势采集系统的电路 | |
CN111682856A (zh) | 生物电传感器模拟前端电路 | |
Teng et al. | A 10 MHz 85 dB dynamic range instrumentation amplifier for electrical impedance tomography | |
US20090039862A1 (en) | Voltage transformation circuit | |
CN109714010B (zh) | 电容耦合式斩波仪表放大器以及相关联的方法 | |
JP2011151637A (ja) | エラーアンプの位相補償回路 | |
Xu et al. | Test signal generation for the calibration of analog front-end circuits in biopotential measurement applications | |
Huang et al. | Design of a low electrode offset and high CMRR instrumentation amplifier for ECG acquisition systems | |
Nagulapalli et al. | A low noise amplifier suitable for biomedical recording analog front-end in 65 nm CMOS technology | |
JP2016136715A (ja) | 波形整形フィルタ及び放射線検出装置 | |
JP2019022179A (ja) | 演算増幅器 | |
Moulahcene et al. | A low power low noise chopper-stabilized two-stage operational amplifier for portable bio-potential acquisition systems using 90 nm technology | |
JP7188223B2 (ja) | スイッチング電源装置及び医療システム | |
KR20140108161A (ko) | 연산 증폭기 | |
WO2021075247A1 (ja) | 電子回路 | |
US20060125568A1 (en) | Current threshold circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130705 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160614 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160627 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5961629 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |