JP2014241338A

JP2014241338A - 半導体装置

Info

Publication number: JP2014241338A
Application number: JP2013122982A
Authority: JP
Inventors: 水野　義博; Yoshihiro Mizuno; 義博水野; 塩賀　健司; Kenji Shioga; 健司塩賀; 淳谷口; Atsushi Taniguchi
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2013-06-11
Filing date: 2013-06-11
Publication date: 2014-12-25
Anticipated expiration: 2033-06-11
Also published as: JP6263866B2

Abstract

【課題】三次元積層した半導体チップを簡便な装置構成で効率よく冷却しうる半導体装置を提供する。
【解決手段】第１の半導体チップと、第１の半導体チップ上に設けられ、内部の密閉空間に冷媒が収容されたベーパチャンバチップと、ベーパチャンバチップの第１の領域上に設けられた第２の半導体チップと、ベーパチャンバチップの第１の領域を囲う第２の領域上に熱的に接続された冷却部材とを有し、ベーパチャンバチップの表面に、第２の領域を分断する溝が設けられている。
【選択図】図１

Description

本発明は、複数の半導体チップを積み重ねて実装した半導体装置に関する。

半導体ＩＣチップやパッケージ、車載用パワー半導体等の電子部品や電子機器等では、動作時に発生する熱を効率的に取り除き、高い信頼性のもとに継続的に動作する機能を搭載することが求められている。例えば、サーバやＰＣには非常に多くの熱を発生するＣＰＵ（Central Processing Unit）が使用されているため、そこから発生する熱を効率よく取り除くとともに、筐体内部や設置場所の温度環境を適正に維持することが求められている。また、装置の小型化・高速化の進展に伴い、電流密度が増加しひいては発熱量も多くなっており、熱を効率的に取り除くことがますます求められている。

特に、複数の半導体チップを積み重ねて実装した三次元実装半導体装置では、表面に設けたヒートシンク等の放熱装置によって積層内の総ての半導体チップを冷却することは困難である。このため、如何にして内部の半導体チップから効率的に熱を取り除くかが重要となっている。

このような背景から、三次元実装半導体装置の各半導体チップを効率よく冷却するための候補技術として、マイクロチャネルを用いた冷却技術が提案されている。この技術は、三次元実装半導体装置に複数のマイクロチャネルを設け、このマイクロチャネルに冷却用の液体を流すことにより、各半導体チップを冷却する方法である。半導体チップとマイクロチャネルチップを交互に三次元積層することによって、各半導体チップを効率よく冷却することが可能になる。

特表２０１２−５２０５７５号公報

しかしながら、マイクロチャネルを用いた冷却方法は、マイクロチャネルで発生する圧力損失が非常に大きく、その圧力損失を補うことが可能な外部ポンプや継手等の周辺部品が必要であった。このため、より簡便な装置構成で効率よく冷却しうる半導体装置の冷却方法が待望されていた。

本発明の目的は、三次元積層した半導体チップを簡便な装置構成で効率よく冷却しうる半導体装置を提供することにある。

実施形態の一観点によれば、第１の半導体チップと、前記第１の半導体チップ上に設けられ、内部の密閉空間に冷媒が収容されたベーパチャンバチップと、前記ベーパチャンバチップの第１の領域上に設けられた第２の半導体チップと、前記ベーパチャンバチップの、前記第１の領域を囲う第２の領域上に熱的に接続された冷却部材とを有し、前記ベーパチャンバチップの表面に、前記第２の領域を分断する溝が設けられている半導体装置が提供される。

また、実施形態の他の観点によれば、内部に空洞が形成された基板を形成する工程と、第１の領域と、前記第１の領域を囲う第２の領域とを有する前記基板の表面に、前記第２の領域を分断する溝を形成する工程とを有するベーパチャンバチップの製造方法が提供される。

開示の半導体装置によれば、簡便な装置構成で三次元積層構造の半導体装置を容易に冷却することができる。また、ベーパチャンバチップに溝を形成することで、ベーパチャンバチップに印加される不均一な圧力を吸収することができる。これにより、接合部の信頼性低下やベーパチャンバチップの破損を抑制することができ、半導体装置の信頼性を向上することができる。

図１は、第１実施形態による半導体装置の構造を示す概略断面図である。図２は、第１実施形態による半導体装置のベーパチャンバチップの構造を示す平面図である。図３は、第１実施形態による半導体装置のベーパチャンバチップの構造を示す概略断面図である。図４は、第１実施形態による半導体装置の効果を説明する図である。図５は、第１実施形態による半導体装置のベーパチャンバチップの製造方法を示す工程断面図（その１）である。図６は、第１実施形態による半導体装置のベーパチャンバチップの製造方法を示す工程断面図（その２）である。図７は、第１実施形態による半導体装置のベーパチャンバチップの製造方法を示す工程断面図（その３）である。図８は、第１実施形態による半導体装置のベーパチャンバチップの製造方法を示す工程断面図（その４）である。図９は、第１実施形態による半導体装置のベーパチャンバチップの製造方法を示す工程断面図（その５）である。図１０は、第１実施形態による半導体装置のベーパチャンバチップの製造方法を示す工程断面図（その６）である。図１１は、第１実施形態による半導体装置のベーパチャンバチップの製造方法を示す工程断面図（その７）である。図１２は、第２実施形態による半導体装置の構造を示す概略断面図である。図１３は、第３実施形態による半導体装置の構造を示す概略断面図である。図１４は、第３実施形態による半導体装置のベーパチャンバチップの構造を示す平面図である。図１５は、第４実施形態による半導体装置の構造を示す概略断面図である。

［第１実施形態］
第１実施形態による半導体装置及びその製造方法について図１乃至図１１を用いて説明する。

図１は、本実施形態による半導体装置の構造を示す概略断面図である。図２は、本実施形態による半導体装置のベーパチャンバチップの構造を示す平面図である。図３は、本実施形態による半導体装置のベーパチャンバチップの構造を示す概略断面図である。図４は、本実施形態による半導体装置の効果を説明する図である。図５乃至図１１は、ベーパチャンバチップの製造方法を示す工程断面図である。

はじめに、本実施形態による半導体装置の構造について図１及び図２を用いて説明する。

本実施形態による半導体装置１０は、図１に示すように、回路基板１２と、半導体チップ１４と、ベーパチャンバチップ２６と、半導体チップ４４と、放熱部材５４とを有している。

半導体チップ１４は、シリコン基板１６上に形成された所定の回路素子（図示せず）と、これに接続された配線層１８と、配線層１８に接続されたスルーシリコンビア（ＴＳＶ）２０とを有している。半導体チップ１４は、はんだバンプ等の接続電極２２を介して回路基板１２上にフェイスアップ実装されている。回路基板１２と半導体チップ１４との間には、アンダーフィル剤２４が充填されている。

なお、図１では、図面の簡略化のため、総てのＴＳＶ２０に接続された一つの配線層１８を有するように描いているが、配線層１８内には、各々のＴＳＶ２０に接続された所定のパターンの配線が形成されている。また、配線層１８は、多層配線層であってもよい。後述する配線層４８，６４，８０等についても同様である。

ベーパチャンバチップとは、ヒートスプレッダとして機能する平板状薄型ヒートパイプの機能を備えたチップである。本実施形態による半導体装置のベーパチャンバチップ２６は、ヒートパイプとしての機能に加え、インターポーザとしての機能をも備えたものである。

ベーパチャンバチップ２６は、内部に空洞３０が形成された基板２８と、ＴＳＶ３２とを有している。空洞３０は減圧状態の密閉空間とされ、空洞３０内には水やエタノール等の冷媒（図示せず）が収容されている。また、空洞３０の内壁には、ウィック３４が設けられている。ウィック３４とは、微細な溝状の構造体であり、表面張力による毛管作用によって冷媒を環流させるためのものである。ベーパチャンバチップ２６は、はんだバンプ等の接続電極４０を介して半導体チップ１４上に実装されている。半導体チップ１４とベーパチャンバチップ２６との間には、アンダーフィル剤４２が充填されている。

なお、図１では空洞３０が複数に分断されているように描かれているが、空洞３０は、半導体チップ４４の搭載されている中央部から冷却部材５４に接合されている周辺部に渡って連続して形成されている。図１において空洞３０を分断するように描かれている構造体（ＴＳＶ２０部分を含む）は、柱状の構造体であり、空洞３０を分断するものではない。ＴＳＶ２０部分以外のこの柱状の構造体は、ベーパチャンバチップ２６の強度を保持するためのものである。

また、ウィック３４は、液相の冷媒を保持する機能や気相の冷媒の凝集を促進する機能を有するものであるが、ウィック３４がなくてもこれらを実現できる場合には、必ずしも形成する必要はない。また、空洞３０の一方の面側にのみウィック３４を形成するようにしてもよい。

半導体チップ４４は、シリコン基板４６上に形成された所定の回路素子（図示せず）と、これに接続された配線層４８とを有している。半導体チップ４４は、はんだバンプ等の接続電極５０を介してベーパチャンバチップ２６上にフェイスダウン実装されている。半導体チップ４４は、ベーパチャンバチップ２６よりもサイズが小さく、ベーパチャンバチップ２６の中央部分に配置されている。ベーパチャンバチップ２６と半導体チップ４４との間には、アンダーフィル剤５２が充填されている。

放熱部材５４は、半導体チップ１４、ベーパチャンバチップ２６及び半導体チップ４４の積層体を覆うように配置され、スティフナ５６によって回路基板１２に固定されている。放熱部材５４の内面は、半導体チップ１４、ベーパチャンバチップ２６及び半導体チップ４４の積層体の形状に嵌合する窪みを有しており、半導体チップ４４及びベーパチャンバチップ２６に接合できるようになっている。放熱部材５４は、サーマルインターフェイスマテリアル（ＴＩＭ）５８を介して半導体チップ４４及びベーパチャンバチップ２６に接合されている。ベーパチャンバチップ２６の放熱部材５４に接合されている部分が、ベーパチャンバチップ２６の冷却部となる。

このように、本実施形態による半導体装置は、半導体チップ１４，４４が積層された三次元積層構造において、半導体チップ１４と半導体チップ４４との間に、ＴＳＶ３２を有するベーパチャンバチップ２６を挟み込んだものである。

ベーパチャンバチップ２６は、半導体チップ４４のサイズよりも大きくなっており、周辺部に放熱部材５４が接合されている。半導体チップ１４，４４が動作すると、それらの熱によってベーパチャンバチップ２６の空洞３０内に収容された作動流体（冷媒）が蒸発し、その際に半導体チップ１４，４４から潜熱を奪う。蒸気となった作動流体は、放熱部材５４に接合された温度の低い外周部へ向かって動き、外周部で凝縮されて液体に戻り、内部のウィック３４に吸収されながら発熱部まで戻っていく。この動作の繰り返しによって、半導体チップ１４，４４のホットスポットの熱を拡散することができる。

ここで、ベーパチャンバチップ２６には、図２及び図３に示すように、基板２８を貫通する溝３６が形成されており、溝３６内には、必ずしも必要ではないが、樹脂層３８が形成されている。

溝３６は、ベーパチャンバチップ２６に加わる不均一な応力を緩和するためのものであり、半導体チップ４４が搭載される領域を囲う冷却部の領域を分断するように、配置される。より好ましくは、半導体チップ４４が搭載される領域の一辺に接する冷却部が、半導体チップ４４が搭載される領域の他の一辺に接する冷却部から分離されるように、配置される。なお、本願明細書では、半導体チップ４４が搭載される領域を第１の領域と、第１の領域を囲う冷却部の領域を第２の領域と呼ぶこともある。

ベーパチャンバチップ２６内の空洞３０は、半導体チップ４４が搭載される領域と周辺の冷却領域との間を作動流体が環流することによって半導体チップ１４，４４を冷却できるように、半導体チップ４４が搭載される中心部から周辺の冷却部に渡って連続して形成される。一方、基板２８を貫通する溝３６の形成部分には空洞３０を配置できないため、基板２８を貫通して設けられる溝３６は、このような作動流体の環流を阻害しないように設けられる。

かかる観点から、本実施形態による半導体装置では、半導体チップ４４が搭載される領域の角部とベーパチャンバチップ２６の角部とを結ぶ線上に、溝３６を配置している。

溝３６内に充填する樹脂層３８は、特に限定されるものではないが、例えば、パリレン、ポリイミド、フォトレジスト、ＢＣＢ（ベンゾシクロブテン）等を適用することができる。

本実施形態による半導体装置のベーパチャンバチップ２６において溝３６を設けているのは、以下のような理由である。

本実施形態による半導体装置は、例えば図３に示すように、放熱部材５４上に水冷コールドプレート６０等の冷却手段が接合され、上方から圧力を印加した状態で実装される。このとき、ベーパチャンバチップ２６は、中心部が半導体チップ４４により加圧され、冷却部が放熱部材５４により加圧される。また、半導体チップ４４の周辺部には、ベーパチャンバチップ２６が加圧されない領域が存在する。このため、ベーパチャンバチップ２６の上面には不均一な圧力が印加されることとなる。また、放熱部材５４の作製精度の影響等によって、サンプル毎において、或いは、ベーパチャンバチップ２６の場所によって、印加される圧力に差異が生じることがある。この結果、ベーパチャンバチップ２６に不均一な変形が生じ、ＴＳＶや接続電極に加わる応力の変動が大きくなり、接合部の信頼性が低下する。そして、最悪の場合には、ベーパチャンバチップ２６が破損する虞もある。

この点、本実施形態による半導体装置のベーパチャンバチップ２６では、半導体チップ４４が搭載される領域の一辺に接する冷却部が、半導体チップ４４が搭載される領域の他の一辺に接する他の冷却部から分離されるように、溝３６が設けられている。これにより、印加される不均一な圧力をベーパチャンバチップ２６によって吸収することができ、接合部の信頼性低下やベーパチャンバチップ２６の破損を抑制することができる。また、溝３６内に樹脂層３８を充填することにより、応力緩和構造を維持しつつベーパチャンバチップ２６の機械的強度を高めることができ、ベーパチャンバチップ２６の破損を更に抑制することができる。

次に、ベーパチャンバチップ２６の製造方法について、図５乃至図１１を用いて説明する。

まず、ベーパチャンバチップ２６の元となるシリコン基板１００，２００を用意する。ベーパチャンバチップ２６は、この２枚のシリコン基板１００，２００を加工して貼り合わせることにより形成される。シリコン基板１００，２００には、個片化していないシリコンウェーハを用いてもよい。シリコン基板１００，２００のうち少なくとも１枚は、その両面にパターンを形成してエッチングを施すため、両面ミラータイプのシリコン基板が望ましい。

シリコン基板１００，２００は、不純物をドープすることにより導電性を付与されたものでもよい。添加する不純物としては、ボロン（Ｂ）やガリウム（Ｇａ）等のｐ型不純物や、燐（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）等のｎ型不純物が挙げられる。

シリコン基板１００，２００の厚さは、元のシリコン基板１００，２００の厚さをそのまま最終形態に用いる場合は、出来上がりのベーパチャンバチップ２６の厚さを考慮したうえで決定することができる。

或いは、製造過程の研磨処理によって基板を薄くすることを想定し、出来上がりのベーパチャンバチップ２６の厚さから想定されるよりも厚いシリコン基板１００，２００を用いてもよい。特に、ウィック３４だけを形成する基板（後述の製造方法の場合、シリコン基板２００）に関しては、そのまま最終形態に用いる場合には、例えば数十μｍ厚程度の基板を使用する必要があり、非常に扱いにくいことが想定される。そのため、この基板については、数百μｍ厚の基板に対してウィック３４の加工を行った後、研磨処理を行い薄膜化することが望ましい。

完成されたベーパチャンバチップ２６の厚さは、伝達遅延に影響がない貫通配線長を考慮すると、例えば５０μｍ〜２００μｍ程度が想定される。

なお、ベーパチャンバチップ２６は、半導体チップ１４，４４の熱膨張係数に近い熱膨張係数を有する材料により形成されていることが望ましい。半導体チップ１４，４４を形成する材料の熱膨張係数とベーパチャンバチップ２６を形成する材料の熱膨張係数とが異なると、半導体チップ１４，４４を駆動した際の熱によって半導体チップ１４，４４とベーパチャンバチップ２６との間の接続信頼性を低下する虞があるからである。かかる観点から、ベーパチャンバチップ２６を形成する材料は、半導体チップ１４，４４の熱膨張係数に近い材料であることが望ましい。このような材料は、典型的にはシリコンであるが、必ずしもシリコンである必要はない。

次いで、シリコン基板１００上に、例えばプラズマＣＶＤ法により、例えば膜厚１μｍ〜２μｍ程度のシリコン酸化膜１０２を形成する。

次いで、シリコン酸化膜１０２上に、フォトリソグラフィにより、空洞３０となる凹部１０８を形成する領域を露出し、他の領域を覆うフォトレジスト膜１０４を形成する（図５（ａ））。フォトレジスト材料としては、特に限定されるものではないが、例えば、ＡＺエレクトロニック・マテリアルズ社製の「ＡＺＰ４６２０」を適用することができる。

次いで、フォトレジスト膜１０４をマスクとして、例えば希釈フッ酸によりシリコン酸化膜１０２をエッチングし、空洞３０となる凹部１０８を形成する領域上のシリコン酸化膜１０２を除去する。なお、シリコン基板１００裏面のシリコン酸化膜１０２が除去されないように、シリコン基板１００の裏面側にもフォトレジスト膜１０４を形成しておいてもよい。

次いで、例えばアッシングにより、フォトレジスト膜１０４を除去する（図５（ｂ））。

次いで、フォトリソグラフィにより、最終的に空洞３０の内壁部分となる領域にウィック３４のパターンを有するフォトレジスト膜１０６を形成する（図６（ａ））。フォトレジスト材料としては、特に限定されるものではないが、例えば、ＡＺエレクトロニック・マテリアルズ社製の「ＡＺＰ４６２０」を適用することができる。

次いで、ＤＲＩＥ（Deep Reactive Ion Etching）法により、フォトレジスト膜１０６及びシリコン酸化膜１０２をマスクとしてシリコン基板１００をドライエッチングする。これにより、最終的に空洞３０の内壁部分となる領域に、例えば深さ２０μｍのウィック３４を形成する（図６（ｂ））。シリコン基板１００のエッチングに、例えばＳＦ_６ガスを用いて行うエッチングと例えばＣ_４Ｆ_８ガスを用いて行う側壁保護とを交互に実行するボッシュ（Ｂｏｓｃｈ）プロセスを採用することで、異方性の高いエッチング処理を行うことができる。

次いで、例えばアッシングにより、フォトレジスト膜１０６を除去する（図７（ａ））。

次いで、ＤＲＩＥ法により、シリコン酸化膜１０２をマスクとしてシリコン基板１００を更にドライエッチングする。これにより、シリコン基板１００の表面を均一に、例えば５０μｍ掘り下げ、底部にウィック３４が形成された凹部１０８を形成する（図７（ｂ））。

なお、基板２８を貫通する溝３６を形成する本実施形態のベーパチャンバチップ２６では、溝３６の形成領域には凹部１０８を配置しないようにする。

次いで、例えば希釈フッ酸を用いたウェットエッチングによりシリコン酸化膜１０２を除去する（図８（ａ））。

また、シリコン基板２００に対しても、図５（ａ）乃至図８（ａ）の工程と同様にして、最終的に空洞３０の内壁部分となる領域に、例えば深さ２０μｍのウィック３４を形成する（図８（ｂ））。なお、シリコン基板２００にも、シリコン基板１００と同様に、凹部を形成するようにしてもよい。

また、本願明細書では説明を省略するが、どちらか一方のシリコン基板１００，２００には、ベーパチャンバチップ２６の完成後に空洞３０内に作動流体を導入するための貫通孔を形成しておく。この貫通孔は、シリコン基板１００又はシリコン基板２００を貫き、空洞３０に達するものである。なお、ベーパチャンバチップ内への作動流体の導入方法やこれに付随した技術については、同一出願人による特願２０１３−１０４８２４号明細書に詳述されている。

次いで、ウィック３４が形成された面が向き合うようにシリコン基板１００とシリコン基板１００とを位置合わせを行いながら貼り合わせる。これにより、シリコン基板１００とシリコン基板１００との間には、上面及び底面にウィック３４が形成された空洞３０が形成される（図９（ａ））。

シリコン基板１００，２００の貼り合わせには、例えばシリコン同士の直接接合を用いることができる。シリコン同士の直接接合は、１１００℃程度の高温処理による接合や、プラズマ処理による活性化接合等を用いることができる。

次いで、貼り合わせたシリコン基板１００，２００の一方の面側、例えばシリコン基板２００上に、フォトリソグラフィにより、ＴＳＶ３２の形成領域を露出し、他の領域を覆うフォトレジスト膜１１０を形成する。

次いで、ＤＲＩＥ法により、フォトレジスト膜１１０をマスクとしてシリコン基板２００，１００をエッチングし、シリコン基板１００，２００に、ビアホール１１２を形成する（図９（ｂ））。

次いで、熱酸化を行い、ビアホール１１２の内壁に、ＴＳＶ３２の分離用のシリコン酸化膜１１４を形成する。

次いで、ＭＯＣＶＤ法及びめっき法により、シリコン基板２００上及びビアホール１１２内に、Ｃｕ膜１１６を形成する。

次いで、ＣＭＰ法により、シリコン基板２００側から研磨を行い、シリコン基板２００表面のシリコン酸化膜１１４及びＣｕ膜１１６を除去するとともに、シリコン基板２００の表面からウィック３４までの厚さを調整する。これにより、ビアホール１１２内には、Ｃｕ膜１１６よりなるＴＳＶ３２が形成される（図１０（ａ））。シリコン基板２００の表面からウィック３４までの厚さは、例えば１００μｍとする。

次いで、貼り合わせたシリコン基板１００，２００の他方の面側、例えばシリコン基板１００上に、フォトリソグラフィにより、溝３６の形成領域を露出し、他の領域を覆うフォトレジスト膜１１８を形成する。

次いで、ＤＲＩＥ法により、フォトレジスト膜１１８をマスクとしてシリコン基板１００，２００をエッチングし、シリコン基板２００，１００に、溝３６を形成する（図１０（ｂ））。なお、溝３６の形成時には、例えば、熱剥離シート（例えば、日東電工社製「リバアルファ３１９５Ｍ」を用い、例えば厚さ５２５μｍのサポート基板（図示せず）に貼り合わせる。

次いで、サポート基板から剥離した後、シリコン基板１００側の面上に、樹脂材料、例えばパリレンを蒸着し、例えば膜厚１０μｍのパリレン膜１２０を形成する。これにより、溝３６内は、パリレン膜１２０よりなる樹脂層３８により埋め込まれる（図１１（ａ））。パリレン膜１２０の蒸着には、例えば、スペシャルティ・コーティング・システムズ社製の「ＬＡＢＯＣＯＴＥＲＰＤＳ２０１０」を用いることができる。また、原料ダイマーとしては、「パリレン−Ｃ」を用いることができる。

なお、樹脂層３８は、必ずしもパリレンである必要はなく、適宜変更が可能である。

次いで、ＣＭＰ法により、シリコン基板１００側の面から研磨を行い、シリコン基板１００上のパリレン膜１２０を除去するとともに、チップ厚、シリコン基板１００側の面からウィック３４までの厚さを調整する。シリコン基板１００の表面からウィック３４までの厚さは、例えば２０μｍとする。これにより、チップ厚（ベーパチャンバチップ２６の出来上がりの厚み）は、例えば１２０μｍとなる。

この後、必要に応じて、シリコン基板１００の表面上及び／又はシリコン基板２００の表面上に、ＴＳＶ３２に接続された配線層を形成するようにしてもよい（第４実施形態を参照）。

こうして、本実施形態による半導体装置に使用されるベーパチャンバチップ２６を完成する（図１１（ｂ））。

このように、本実施形態によれば、半導体チップをベーパチャンバチップを介して積層するので、簡便な装置構成で三次元積層構造の半導体装置を容易に冷却することができる。また、半導体チップが搭載される領域の一辺に接する冷却部が、半導体チップが搭載される領域の他の一辺に接する冷却部から分離されるように、ベーパチャンバチップに溝を形成するので、印加される不均一な圧力をベーパチャンバチップによって吸収することができ、接合部の信頼性低下やベーパチャンバチップの破損を抑制することができる。これにより、半導体装置の信頼性を向上することができる。

［第２実施形態］
第２実施形態による半導体装置及びその製造方法について図１２を用いて説明する。図１乃至図１１に示す第１実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。

図１２は、本実施形態による半導体装置の構造を示す概略断面図である。

本実施形態による半導体装置は、ベーパチャンバチップ２６が異なるほかは、第１実施形態による半導体装置と同様である。本実施形態による半導体装置のベーパチャンバチップ２６が第１実施形態による半導体装置のベーパチャンバチップ２６と異なる点は、溝３６が基板２８を貫通していない点である。

第１実施形態による半導体装置のベーパチャンバチップ２６のように基板２８を貫通するように溝３６を形成した場合、応力緩和効果は大きいが、その反面、機械的強度が劣る。本実施形態による半導体装置のベーパチャンバチップ２６のように、基板２８を貫通しない溝３６を設けることで、第１実施形態による半導体装置のベーパチャンバチップ２６と比較して、より機械的強度を高めることができる。溝３６内に樹脂層３８を充填すれば、更に機械的強度を高めることができる。

なお、図１２の例では、基板２８の両面側に溝３６を形成しているが、一方の面側だけに溝３６を形成してもよい。溝３６を設けるのは、半導体チップ４４側の表面でもよいし、半導体チップ１４側の表面でもよい。

本実施形態による半導体装置のベーパチャンバチップ２６は、第１実施形態による半導体装置の製造方法において、溝３６の形成工程と樹脂層３８の埋め込み工程を、基板２８の両面に対して行うことにより、製造することができる。

［第３実施形態］
第３実施形態による半導体装置及びその製造方法について図１３及び図１４を用いて説明する。図１乃至図１２に示す第１及び第２実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。

図１３は、本実施形態による半導体装置の構造を示す概略断面図である。図１４は、本実施形態による半導体装置のベーパチャンバチップの構造を示す平面図である。

本実施形態による半導体装置は、ベーパチャンバチップ２６が異なるほかは、第１及び第２実施形態による半導体装置と同様である。本実施形態による半導体装置のベーパチャンバチップ２６が第１及び第２実施形態による半導体装置のベーパチャンバチップ２６と異なる点は、溝３６が空洞３０に達しない深さである点である。

第１実施形態のベーパチャンバチップ２６のように基板２８を貫通する溝３６や、第２実施形態のベーパチャンバチップ２６のように空洞３０に達する程度の深さの溝３６を形成する場合、空洞３０内での作動流体の流れを阻害しないように溝３６を配置する必要がある。このため、例えば図２に示した場合のように、半導体チップ４４が搭載される領域の角部とベーパチャンバチップ２６の角部とを結ぶ線上に溝３６を配置するなどの工夫が必要である。

これに対し、本実施形態のように、溝３６を空洞３０に達しない深さとすれば、溝３６の配置に伴って空洞３０のレイアウトを変更する必要はなく、また、応力緩和構造を最適化するように溝３６を配置することも可能となる。

図１４は、本実施形態によるベーパチャンバチップ２６において適用可能な溝３６のレイアウトの一例を示す平面図である。図１４の例では、半導体チップ４４の搭載される領域の４辺に沿って４本の溝３６を設けたものである。このようにすることで、半導体チップ４４の搭載される領域と、この領域の各辺に接する４つの冷却部とを、溝３６で分離することができ、ベーパチャンバチップ２６に加わる応力を効果的に緩和することができる。第１及び第２実施形態の場合と同様、溝３６内に樹脂層３８を充填してもよい。

なお、図１３の例では基板２８の半導体チップ４４側の表面だけに溝３６を形成しているが、図１２の場合と同様、基板２８の両面に溝３６を形成してもよい。また、半導体チップ１４側の表面だけに溝３６を形成してもよい。

本実施形態による半導体装置のベーパチャンバチップ２６は、第１実施形態による半導体装置の製造方法において、空洞３０に達しない程度の深さの溝３６を形成することにより、製造することができる。

［第４施形態］
第４実施形態による半導体装置及びその製造方法について図１５を用いて説明する。図１乃至図１４に示す第１乃至第３実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。

図１５は、本実施形態による半導体装置の構造を示す概略断面図である。

第１乃至第３実施形態では、２つの半導体チップ１４，４４を積層した三次元積層構造を示したが、積層する半導体チップの枚数は、必要に応じて適宜増加することができる。本実施形態では、一例として、３つの半導体チップ６０，１４，４４を積層した場合について説明する。４つ以上の半導体チップを積層する場合にも、本実施形態の場合と同様、各半導体チップ間にベーパチャンバチップを配置すればよい。

本実施形態による半導体装置１０は、図１５に示すように、回路基板１２と、半導体チップ６０と、ベーパチャンバチップ７２と、半導体チップ１４と、ベーパチャンバチップ２６と、半導体チップ４４と、放熱部材５４とを有する三次元実装半導体装置である。

半導体チップ６０は、シリコン基板６２上に形成された所定の回路素子（図示せず）と、これに接続された配線層６４と、配線層６４に接続されたＴＳＶ６６とを有している。半導体チップ６０は、はんだバンプ等の接続電極６８を介して回路基板１２上にフェイスアップ実装されている。回路基板１２と半導体チップ６０との間には、アンダーフィル剤７０が充填されている。

ベーパチャンバチップ７２は、内部に空洞７６が形成された基板７４と、ＴＳＶ７８と、ＴＳＶ７８に接続された配線層８０と、応力緩和構造としての溝８２とを有している。空洞７６の内部は減圧状態とされ、空洞７６内には水やエタノール等の冷媒（図示せず）が収容されている。また、空洞７６の内壁には、ウィック８４が設けられている。ベーパチャンバチップ７２は、はんだバンプ等の接続電極８６を介して半導体チップ６０上に実装されている。半導体チップ６０とベーパチャンバチップ７２との間には、アンダーフィル剤８８が充填されている。

半導体チップ１４は、シリコン基板１６上に形成された所定の回路素子（図示せず）と、これに接続された配線層１８と、配線層１８に接続されたＴＳＶ２０とを有している。半導体チップ１４は、はんだバンプ等の接続電極２２を介して回路基板１２上にフェイスアップ実装されている。半導体チップ１４は、ベーパチャンバチップ７２よりもサイズが小さく、ベーパチャンバチップ７２の中央部分に配置されている。ベーパチャンバチップ７２と半導体チップ１４との間には、アンダーフィル剤２４が充填されている。

ベーパチャンバチップ２６は、内部に空洞３０が形成された基板２８と、ＴＳＶ３２と、応力緩和構造としての溝３６とを有している。空洞３０の内部は減圧状態とされ、空洞３０内には水やエタノール等の冷媒（図示せず）が収容されている。また、空洞３０の内壁には、ウィック３４が設けられている。ベーパチャンバチップ２６は、はんだバンプ等の接続電極４０を介して半導体チップ１４上に実装されている。半導体チップ１４とベーパチャンバチップ２６との間には、アンダーフィル剤４２が充填されている。

放熱部材５４は、半導体チップ６０、ベーパチャンバチップ７２、半導体チップ１４、ベーパチャンバチップ２６及び半導体チップ４４を覆うように配置され、スティフナ５６によって回路基板１２に固定されている。放熱部材５４の内面は、半導体チップ６０、ベーパチャンバチップ７２、半導体チップ１４、ベーパチャンバチップ２６及び半導体チップ４４の積層体の形状に嵌合する窪みを有している。これにより、放熱部材５４は、半導体チップ４４及びベーパチャンバチップ２６、７２に、ＴＩＭ５８を介して接合されている。ベーパチャンバチップ２６，７２の放熱部材５４に接合されている部分が、ベーパチャンバチップ２６，７２の冷却部となる。

このように、本実施形態による半導体装置は、半導体チップ６０，１４，４４が積層された三次元積層構造において、半導体チップ６０，１４間及び半導体チップ１４，４４間に、ベーパチャンバチップ７２，２６をそれぞれ挟み込んだものである。

ベーパチャンバチップ７２は、半導体チップ１４のサイズよりも大きくなっており、冷却部である周辺部に放熱部材５４が接合されている。また、ベーパチャンバチップ２６は、半導体チップ４４のサイズよりも大きくなっており、冷却部である周辺部に放熱部材５４が接合されている。

半導体チップ６０，１４，４４が動作すると、それらの熱によってベーパチャンバチップ７２，２６の空洞７６，３０内に収容された作動流体（冷媒）が蒸発し、その際に半導体チップ６０，１４，４４から潜熱を奪う。蒸気となった作動流体は、放熱部材５４に接合された温度の低い外周部へ向かって動き、外周部で凝縮されて液体に戻り、内部のウィック８４，３４に吸収されながら発熱部まで戻っていく。この動作の繰り返しによって、半導体チップ６０，１４，４４のホットスポットの熱を拡散することができる。

ここで、ベーパチャンバチップ７２には、図１５に示すように、基板７４を貫通する溝８２が形成されている。この溝８２は、図２に示すベーパチャンバチップ２６と同様に、半導体チップ１４が搭載される領域の角部とベーパチャンバチップ７２の角部とを結ぶ線上に配置されている。また、ベーパチャンバチップ２６には、基板２８を貫通する溝３６が形成されている。この溝３６は、第１実施形態の場合と同様に、半導体チップ１４が搭載される領域の角部とベーパチャンバチップ７２の角部とを結ぶ線上に配置されている。

これにより、放熱部材５４側からベーパチャンバチップ２６，７２に対して不均一な応力が加わった場合にも、溝３６，８２により形成される構造により、この応力を緩和することができる。これによりチップ間の接続信頼性を向上し、チップの破損を防止することができる。

［変形実施形態］
上記実施形態に限らず種々の変形が可能である。

例えば、上記実施形態の半導体装置では、チップの積層体の機械的強度を高めるために、下層に配置された半導体チップほどサイズを大きくしているが、半導体チップのサイズは、必要に応じて適宜変更が可能である。例えば、総ての半導体チップを同じ大きさとしてもよい。この場合でも、ベーパチャンバチップは冷却部材と接合された冷却部を確保するために下層ほど大きいサイズにする必要があるため、ベーパチャンバチップの周辺部は浮いた状態となり、機械的強度が低下する懸念がある。そのような場合、ベーパチャンバチップの周辺部下に、ダミーチップを配置するようにしてもよい。

また、上記第４実施形態では、第１実施形態のベーパチャンバチップを介して３つの半導体チップを積層した三次元積層構造を有する半導体装置を示したが、第２又は第３実施形態のベーパチャンバチップを用いて半導体装置を構成してもよい。また、一つの半導体装置に複数のベーパチャンバチップを用いる場合、これらベーパチャンバチップの構造は、必ずしも同じである必要はない。

また、第１又は第２実施形態に記載した溝と、第３実施形態の記載した溝とを、１つのベーパチャンバチップに形成してもよい。例えば、半導体チップの搭載領域を囲う四角形形状の領域に第３実施形態に記載した溝を設け、半導体チップの搭載領域の角部とベーパチャンバチップの角部とを結ぶ線上に第１又は第２実施形態に記載した溝を設けるようにしてもよい。

また、上記実施形態に記載した構造、構成材料、製造条件等は、一例を示したものにすぎず、当業者の技術常識等に応じて適宜修正や変更が可能である。

以上の実施形態に関し、更に以下の付記を開示する。

（付記１）第１の半導体チップと、
前記第１の半導体チップ上に設けられ、内部の密閉空間に冷媒が収容されたベーパチャンバチップと、
前記ベーパチャンバチップの第１の領域上に設けられた第２の半導体チップと、
前記ベーパチャンバチップの、前記第１の領域を囲う第２の領域上に熱的に接続された冷却部材とを有し、
前記ベーパチャンバチップの表面に、前記第２の領域を分断する溝が設けられている
ことを特徴とする半導体装置。

（付記２）付記１記載の半導体装置において、
前記溝は、前記第２の領域を、前記第１の領域の各辺に接する領域毎に分断するように設けられている
ことを特徴とする半導体装置。

（付記３）付記１又は２記載の半導体装置において、
前記溝は、前記ベーパチャンバチップの前記第１の半導体チップ側の前記表面又は前記第２の半導体チップ側の前記表面に形成されている
ことを特徴とする半導体装置。

（付記４）付記１又は２記載の半導体装置において、
前記溝は、前記ベーパチャンバチップの前記第１の半導体チップ側の前記表面及び前記第２の半導体チップ側の前記表面に形成されている
ことを特徴とする半導体装置。

（付記５）付記１又は２記載の半導体装置において、
前記溝は、前記ベーパチャンバチップを貫通している
ことを特徴とする半導体装置。

（付記６）付記１乃至５のいずれか１項に記載の半導体装置において、
前記溝内に充填された樹脂層を更に有する
ことを特徴とする半導体装置。

（付記７）付記１乃至５のいずれか１項に記載の半導体装置において、
前記ベーパチャンバチップは、前記第１の半導体チップと前記第２の半導体チップとを電気的に接続する貫通電極を有する
ことを特徴とする半導体装置。

（付記８）内部に空洞が形成された基板を形成する工程と、
第１の領域と、前記第１の領域を囲う第２の領域とを有する前記基板の表面に、前記第２の領域を分断する溝を形成する工程と
を有することを特徴とするベーパチャンバチップの製造方法。

（付記９）付記８記載のベーパチャンバチップの製造方法において、
前記溝内に樹脂材料を充填する工程を更に有する
ことを特徴とするベーパチャンバチップの製造方法。

（付記１０）付記８又は９記載のベーパチャンバチップの製造方法において、
前記溝を形成する工程では、前記基板の一方の表面に前記溝を形成する
ことを特徴とするベーパチャンバチップの製造方法。

（付記１１）付記８又は９記載のベーパチャンバチップの製造方法において、
前記溝を形成する工程では、前記基板の両表面に前記溝を形成する
ことを特徴とするベーパチャンバチップの製造方法。

（付記１２）付記８記載のベーパチャンバチップの製造方法において、
前記溝を形成する工程では、前記基板を貫通する前記溝を形成する
ことを特徴とするベーパチャンバチップの製造方法。

１０…半導体装置
１２…回路基板
１４，４４，６０…半導体チップ
１６，４６，６２…シリコン基板
１８，４８，６４，８０…配線層
２０，３２，６６，７８…ＴＳＶ
２２，４０，５０，６８，８６…接続電極
２４，４２，５２，７０，８８…アンダーフィル剤
２６，７２…ベーパチャンバチップ
２８，７４…基板
３０，７６…空洞
３４，８４…ウィック
３６，８２…溝
３８…樹脂層
５４…冷却部材
５６…スティフナ
５８…ＴＩＭ
１００，２００…シリコン基板
１０２，１１４…シリコン酸化膜
１０４，１０６，１１０，１１８…フォトレジスト膜
１０８…凹部
１１２…ビアホール
１１６…Ｃｕ膜
１２０…パリレン膜

Claims

第１の半導体チップと、
前記第１の半導体チップ上に設けられ、内部の密閉空間に冷媒が収容されたベーパチャンバチップと、
前記ベーパチャンバチップの第１の領域上に設けられた第２の半導体チップと、
前記ベーパチャンバチップの、前記第１の領域を囲う第２の領域上に熱的に接続された冷却部材とを有し、
前記ベーパチャンバチップの表面に、前記第２の領域を分断する溝が設けられている
ことを特徴とする半導体装置。
請求項１記載の半導体装置において、
前記溝は、前記第２の領域を、前記第１の領域の各辺に接する領域毎に分断するように設けられている
ことを特徴とする半導体装置。
請求項１又は２記載の半導体装置において、
前記溝は、前記ベーパチャンバチップの前記第１の半導体チップ側の前記表面又は前記第２の半導体チップ側の前記表面に形成されている
ことを特徴とする半導体装置。
請求項１又は２記載の半導体装置において、
前記溝は、前記ベーパチャンバチップを貫通している
ことを特徴とする半導体装置。
請求項１乃至４のいずれか１項に記載の半導体装置において、
前記溝内に充填された樹脂層を更に有する
ことを特徴とする半導体装置。
内部に空洞が形成された基板を形成する工程と、
第１の領域と、前記第１の領域を囲う第２の領域とを有する前記基板の表面に、前記第２の領域を分断する溝を形成する工程と
を有することを特徴とするベーパチャンバチップの製造方法。
請求項６記載のベーパチャンバチップの製造方法において、
前記溝内に樹脂材料を充填する工程を更に有する
ことを特徴とするベーパチャンバチップの製造方法。