JP2014239182A - Microstructure formation method, method for manufacturing semiconductor device and method for forming cmos - Google Patents
Microstructure formation method, method for manufacturing semiconductor device and method for forming cmos Download PDFInfo
- Publication number
- JP2014239182A JP2014239182A JP2013121821A JP2013121821A JP2014239182A JP 2014239182 A JP2014239182 A JP 2014239182A JP 2013121821 A JP2013121821 A JP 2013121821A JP 2013121821 A JP2013121821 A JP 2013121821A JP 2014239182 A JP2014239182 A JP 2014239182A
- Authority
- JP
- Japan
- Prior art keywords
- indium phosphide
- silicon substrate
- indium
- heating
- heat source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 98
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 230000015572 biosynthetic process Effects 0.000 title abstract description 19
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims abstract description 213
- 239000000758 substrate Substances 0.000 claims abstract description 89
- 239000013078 crystal Substances 0.000 claims abstract description 58
- 238000010438 heat treatment Methods 0.000 claims description 61
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 34
- 229910052710 silicon Inorganic materials 0.000 claims description 34
- 239000010703 silicon Substances 0.000 claims description 34
- 239000011247 coating layer Substances 0.000 claims description 28
- 229910052732 germanium Inorganic materials 0.000 claims description 28
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 28
- 239000010410 layer Substances 0.000 claims description 24
- 238000002844 melting Methods 0.000 claims description 23
- 230000008018 melting Effects 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 claims description 14
- 238000001816 cooling Methods 0.000 claims description 14
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 13
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- 239000011574 phosphorus Substances 0.000 claims description 7
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052733 gallium Inorganic materials 0.000 claims description 5
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 claims description 4
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 3
- -1 aluminum antimony Chemical compound 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 claims description 2
- URRHWTYOQNLUKY-UHFFFAOYSA-N [AlH3].[P] Chemical compound [AlH3].[P] URRHWTYOQNLUKY-UHFFFAOYSA-N 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 59
- 230000003247 decreasing effect Effects 0.000 abstract description 6
- 238000001953 recrystallisation Methods 0.000 description 27
- 229910004298 SiO 2 Inorganic materials 0.000 description 26
- 229910052738 indium Inorganic materials 0.000 description 15
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 10
- 230000007423 decrease Effects 0.000 description 10
- 238000010583 slow cooling Methods 0.000 description 10
- 238000010521 absorption reaction Methods 0.000 description 9
- 230000007547 defect Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 230000002238 attenuated effect Effects 0.000 description 4
- 230000008033 biological extinction Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000004943 liquid phase epitaxy Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000005336 cracking Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000031700 light absorption Effects 0.000 description 3
- 239000002073 nanorod Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZGNPLWZYVAFUNZ-UHFFFAOYSA-N tert-butylphosphane Chemical compound CC(C)(C)P ZGNPLWZYVAFUNZ-UHFFFAOYSA-N 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 241000110847 Kochia Species 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- HDDJZDZAJXHQIL-UHFFFAOYSA-N gallium;antimony Chemical compound [Ga+3].[Sb] HDDJZDZAJXHQIL-UHFFFAOYSA-N 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- CABDFQZZWFMZOD-UHFFFAOYSA-N hydrogen peroxide;hydrochloride Chemical compound Cl.OO CABDFQZZWFMZOD-UHFFFAOYSA-N 0.000 description 1
- XEMZLVDIUVCKGL-UHFFFAOYSA-N hydrogen peroxide;sulfuric acid Chemical compound OO.OS(O)(=O)=O XEMZLVDIUVCKGL-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- FHIVHGIKSGOGRH-UHFFFAOYSA-N indium;phosphane Chemical class P.[In] FHIVHGIKSGOGRH-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02543—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
本発明は、異種半導体の微細構造を基板に形成する微細構造形成方法、半導体デバイスの製造方法、及びCMOSの形成方法に関する。 The present invention relates to a fine structure forming method for forming a fine structure of a different semiconductor on a substrate, a semiconductor device manufacturing method, and a CMOS forming method.
III族元素(アルミニウム(Al)、ガリウム(Ga)、インジウム(In))及びV族元素(リン(P)、ヒ素(As)、アンチモン(Sb))の化合物や、ゲルマニウム(Ge)からなる異種半導体には、半導体として一般的なシリコン(Si)よりもキャリアの移動度が高く、バンドギャップが小さいものがあるため、異種半導体を用いることによってシリコンの物性を超える半導体素子を作成することができる。 Group III elements (aluminum (Al), gallium (Ga), indium (In)) and group V elements (phosphorus (P), arsenic (As), antimony (Sb)) compounds and different types of germanium (Ge) Some semiconductors have higher carrier mobility and smaller band gap than silicon (Si), which is common as a semiconductor, and therefore, semiconductor elements exceeding the physical properties of silicon can be created by using different types of semiconductors. .
一方、長年に亘ってシリコンからなるウエハがULSI製造基板として用いられ、直径が300mmの大口径ウエハを扱う製造プロセス装置群は世界中の量産工場に数多く導入されている。 On the other hand, for many years, silicon wafers have been used as ULSI manufacturing substrates, and many manufacturing process equipment groups that handle large-diameter wafers with a diameter of 300 mm have been introduced into mass production plants around the world.
したがって、大口径ウエハ上へ結晶欠陥が無い高品質なガリウムヒ素(GaAs)、ガリウムアンチモン(GaSb)、インジウムリン(InP)、インジウムヒ素(InAs)、インジウムアンチモン(InSb)、ヒ化インジウムガリウム(InGaAs)、ゲルマニウム等の異種半導体の微細構造を形成することができれば、今まで蓄積された半導体製造技術の大半を用い、既に数多く導入されている製造プロセス装置群を使用してシリコンの物性を凌駕する異種半導体のULSIを製造することが可能となり、もって、量産コストの上昇を回避しながらULSIの性能を向上させることができる。 Therefore, high quality gallium arsenide (GaAs), gallium antimony (GaSb), indium phosphide (InP), indium arsenide (InAs), indium antimony (InSb), indium gallium arsenide (InGaAs) without crystal defects on a large-diameter wafer. ) If the fine structure of different semiconductors such as germanium can be formed, most of the accumulated semiconductor manufacturing technology will be used and the physical properties of silicon will be surpassed by using a large number of manufacturing process equipment already introduced. It becomes possible to manufacture ULSIs of different types of semiconductors, and thus it is possible to improve ULSI performance while avoiding an increase in mass production costs.
ところが、単にシリコン上に上述した異種半導体を堆積させて微細構造を形成すると、シリコンと異種半導体の格子定数の違いから異種半導体の微細構造中に多くの結晶欠陥が生じるため、異種半導体からなる微細構造、例えば、トランジスタのチャネルに期待した性能を発揮させることが困難である。 However, if a fine structure is formed by simply depositing the above-mentioned dissimilar semiconductor on silicon, many crystal defects are generated in the fine structure of the dissimilar semiconductor due to the difference in lattice constant between silicon and the dissimilar semiconductor. It is difficult to achieve the performance expected for the structure, for example, the channel of the transistor.
ところで、結晶欠陥の少ない異種半導体、例えば、インジウムリンを成長させる方法の一つとして、LPE(Liquid Phase Epitaxy)法が知られている。LPE法では、結晶成長炉内において、ヒータが巻回されたルツボに満たされたわずかにリンを含んだ液相のインジウムを、スライダに設けられたインジウムリンの結晶基板に接触させ、その後、ヒータによって液相のインジウムとインジウムリンの結晶基板との間に温度差を発生させ且つ該温度差を維持し、結晶基板を種として、該結晶基板の結晶面から結晶欠陥の少ないインジウムリンの結晶をエピタキシャル成長させる(例えば、特許文献1参照。)。また、LPE法を用いて、シリコン基板上にインジウムリンの結晶を成長させる試みも報告されている(例えば、非特許文献1乃至3参照)。
By the way, an LPE (Liquid Phase Epitaxy) method is known as one of methods for growing a heterogeneous semiconductor with few crystal defects, for example, indium phosphide. In the LPE method, liquid indium slightly containing phosphorus filled in a crucible around which a heater is wound is brought into contact with a crystal substrate of indium phosphorus provided on a slider in a crystal growth furnace. To generate a temperature difference between the liquid phase indium and the crystal substrate of indium phosphide and maintain the temperature difference, and using the crystal substrate as a seed, crystals of indium phosphide with few crystal defects are formed from the crystal plane of the crystal substrate. Epitaxial growth is performed (for example, see Patent Document 1). There have also been reports of attempts to grow indium phosphide crystals on a silicon substrate using the LPE method (see, for example, Non-Patent
ところで、ULSIのトランジスタを三次元形状に加工する場合、インジウムリンからなるフィン構造のトランジスタのチャネルに期待した性能を発揮させるためにはフィン構造の幅を10nm程度に抑える必要がある。微細構造である幅が狭いフィン構造を形成するには、シリコン基板上の絶縁膜に幅狭のトレンチを形成し、該トレンチ内へインジウム溶液を流し込み、トレンチ内にてインジウムリンの結晶を成長させるのが好ましい。 By the way, when a ULSI transistor is processed into a three-dimensional shape, it is necessary to suppress the width of the fin structure to about 10 nm in order to exhibit the expected performance of the channel of the fin structure transistor made of indium phosphide. In order to form a fine fin structure with a narrow width, a narrow trench is formed in an insulating film on a silicon substrate, an indium solution is poured into the trench, and an indium phosphorus crystal is grown in the trench. Is preferred.
しかしながら、トレンチ内へインジウム溶液を流し込む場合、当該インジウム溶液をルツボ内に満たして保持することができないため、ルツボに巻回されたヒータによってインジウム溶液の温度を制御することができない。その結果、インジウムリンの結晶をエピタキシャル成長させる際に、インジウム溶液及びインジウムリンの結晶基板の境界近傍以外の箇所でもインジウム溶液の温度が低下し、当該箇所においてインジウムリンのグレインが生じる。グレインはインジウムリンの電気的特性、例えば、抵抗率を変化させるため、インジウムリンからなる微細構造に期待した性能を発揮させることが困難である。すなわち、高品質な異種半導体の微細構造をウエハに形成するのは困難である。 However, when an indium solution is poured into the trench, the indium solution cannot be filled and held in the crucible, and therefore the temperature of the indium solution cannot be controlled by the heater wound around the crucible. As a result, when the crystal of indium phosphide is epitaxially grown, the temperature of the indium solution is lowered at places other than the vicinity of the boundary between the indium solution and the crystal substrate of indium phosphide, and grains of indium phosphide are produced at the places. Since grains change the electrical characteristics of indium phosphide, for example, the resistivity, it is difficult to exhibit the performance expected of a fine structure made of indium phosphide. That is, it is difficult to form a high quality heterogeneous semiconductor microstructure on a wafer.
本発明の目的は、高品質な異種半導体の微細構造を基板に形成することができる微細構造形成方法、半導体デバイスの製造方法、及びCMOSの形成方法を提供することにある。 An object of the present invention is to provide a fine structure forming method, a semiconductor device manufacturing method, and a CMOS forming method capable of forming a high quality heterogeneous semiconductor fine structure on a substrate.
上記目的を達成するために、本発明の微細構造形成方法は、シリコン基板の上面に形成された被覆層に凹部を形成し、該凹部の底において前記シリコン基板のシリコンの結晶面を露出させる凹部形成ステップと、前記凹部に異種半導体を充填する充填ステップと、前記充填された異種半導体を加熱して溶融させる加熱ステップと、前記溶融した異種半導体を冷却して前記シリコンの結晶面を種として前記異種半導体を再結晶させる冷却ステップと、前記被覆層を除去する除去ステップとを有し、前記加熱ステップでは、少なくとも前記シリコン基板の上面側に配置された上方熱源によって前記充填された異種半導体を加熱し、前記冷却ステップでは、前記上方熱源からの加熱量を低減させることによって前記溶融した異種半導体を冷却することを特徴とする。 In order to achieve the above-described object, the microstructure forming method of the present invention forms a recess in the coating layer formed on the upper surface of the silicon substrate, and exposes the silicon crystal plane of the silicon substrate at the bottom of the recess. A forming step; a filling step of filling the recess with a different semiconductor; a heating step of heating and melting the filled different semiconductor; and cooling the molten different semiconductor to use the silicon crystal plane as a seed. A cooling step for recrystallizing the dissimilar semiconductor; and a removing step for removing the coating layer. In the heating step, the filled dissimilar semiconductor is heated by at least an upper heat source disposed on the upper surface side of the silicon substrate. In the cooling step, the molten dissimilar semiconductor is cooled by reducing the amount of heating from the upper heat source. The features.
本発明によれば、高品質な異種半導体の微細構造を基板に形成することができる。 According to the present invention, a high-quality heterogeneous semiconductor microstructure can be formed on a substrate.
以下、本発明の実施の形態について図面を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
まず、本発明の第1の実施の形態に係る微細構造形成方法について説明する。 First, the microstructure forming method according to the first embodiment of the present invention will be described.
本実施の形態では、シリコン基板としてミラー指数が(001)の結晶面(以下、「(001)結晶面」という。)を有する半導体ウエハとしての単結晶シリコン基板10を用い、異種半導体としてインジウムリンを用い、微細構造としてトランジスタのフィン型のチャネルを形成する場合について説明する。以下の図1及び図2は、本実施の形態に係る微細構造形成方法を示す工程図であり、各図は当該微細構造形成方法が適用される単結晶シリコン基板10の表面(上面)近傍の拡大断面図である。
In the present embodiment, a single
まず、単結晶シリコン基板10を準備し(図1(A))、該単結晶シリコン基板10の表面に堆積法、例えば、熱CVD法、プラズマCVD法、ALD法やSOD(Spin On Dielectric)法によってSi3N4膜11を形成し(図1(B))、さらに、Si3N4膜11上に堆積法によってSiO2膜12及びSi3N4膜13を順に形成する(図1(C))。本実施の形態では、Si3N4膜11、SiO2膜12及びSi3N4膜13の3層の膜によって被覆層を形成したが、被覆層は1層や2層の膜によって形成されてもよく、3層以上の膜によって形成されてもよい。
First, a single
次いで、フォトリソグラフィによってSi3N4膜13及びSiO2膜12を順次エッチングしてトレンチ14(凹部)を形成し(図1(D))、さらに、Si3N4膜11をエッチングしてトレンチ14の底において単結晶シリコン基板10の(001)結晶面15を露出させる(図1(E))(凹部形成ステップ)。エッチングによるトレンチ14の形成には、反応性イオンエッチングやウェットエッチングを用いてもよく、反応性イオンエッチングでは処理ガスとして、例えば、CFxガスを用い、ウェットエッチングではエッチャントとして、例えば、リン酸(H3PO4)を用いることができる。トレンチ14は、例えば、幅が10nm〜50nm、好ましくは10nmであって、深さが10nm〜100nmであり、且つアスペクト(深さ/幅)比が1以上、好ましくは3〜10である。
Next, the Si 3 N 4
次いで、トレンチ14の底に露出した(001)結晶面15を薬液、例えば、硫酸過酸化水素水(SPM)、塩酸過酸化水素水(SC2)、希弗酸(DHF)を用いて洗浄し、(001)結晶面15における結晶方位を整える(図1(E))。なお、(001)結晶面15の洗浄を、例えば、弗化水素(HF)及びアンモニア(NH3)の混合ガスによるドライエッチングによって行ってもよい。
Next, the (001)
次いで、トレンチ14に気相又は固相でインジウムリン(InP)16を充填する(充填ステップ)。インジウムリン16の充填には、化学気相成長(CVD)法が用いられる。特に、有機金属化合物ガスを原料として用いる有機金属CVD(MOCVD)法を用いる場合について説明すると、CVD成膜装置(図示しない)において、単結晶シリコン基板10を加熱しながら、III族化合物であるトリメチルインジウム(TMIn)及びV族化合物であるターシャリーブチルフォスフィン(TBP)を用い、これらを化学反応させてインジウムリン16を生成し、該インジウムリン16をトレンチ14に充填する。インジウムリン16の充填時、単結晶シリコン基板10の全体を、例えば、400℃〜650℃とするのが好ましく、特に、充填されたインジウムリン16がアモルファス状態又は多結晶状態となった場合におけるグレインの大きさを小さくするために、400℃〜450℃とするのが好ましい。なお、インジウムリン16の充填の際、雰囲気の圧力は、例えば、10×104Pa〜10×105Paとするのが好ましい。
Next, the
インジウムリン16をトレンチ14に充填する際、トレンチ14の底には(001)結晶面15が露出する一方、単結晶シリコン基板10の表面はSi3N4膜13で覆われるため、(001)結晶面15及びSi3N4膜13の表面の化学状態の差異に起因してインジウムリン16はSi3N4膜13よりも(001)結晶面15において優先的に生成される。これにより、トレンチ14にインジウムリン16が優先的に充填される(図2(A))。なお、トレンチ14へのインジウムリン16の充填方法はCVD法に限られず、液相以外でインジウムリン16をトレンチ14へ充填する方法であればよい。例えば、インジウム、または、インジウムリンをターゲットとする物理気相成長(PVD)法や原子層体積(ALD)法を利用してもよい。若しくは、インジウムリンの微細粉末をトレンチ14へ直接埋め込む方法を利用してもよい。なお、インジウムをターゲットとする場合は、リン雰囲気において処理を実行することによってインジウムリンを形成してもよく、又は、インジウムを形成後にリンをドーピングしてインジウムリンを形成してもよい。さらに、インジウムリン16をトレンチ14へ充填する方法として、複数の成膜法を組み合わせてもよい。
When
次いで、堆積法によってトレンチ14に充填されたインジウムリン16の頂部を含む単結晶シリコン基板10の表面をSiO2膜17で覆い(図2(B))、その後、後述する図6の再結晶化処理を実行してインジウムリン16を加熱し(加熱ステップ)、加熱によって溶融したインジウムリン16を(001)結晶面15の近傍から徐冷すると、(001)結晶面15を種として結晶化インジウムリン18が析出する(インジウムリン16の再結晶化)(図2(C))(冷却ステップ)。なお、インジウムリン16を溶融する際、インジウムリンの融点が1062℃である一方、SiO2の融点は1650℃であるため、インジウムリン16が溶融する温度となっても、SiO2膜17は溶融しない。したがって、溶融したインジウムリン16はSiO2膜17によってトレンチ14内に留められる。また、SiO2膜17はインジウムリン16を覆うように形成されているため、インジウムリン16からのリンの脱離を防止することができる。
Next, the surface of the single
結晶化インジウムリン18が析出する際、当該結晶化インジウムリン18はミラー指数(001)の結晶性を引き継ぐが、シリコンとインジウムリンの格子定数は異なるため、(001)結晶面15から格子不整合に起因する貫通転位欠陥19が発生する。ここで、貫通転位欠陥19は(001)結晶面15に対して垂直ではなく、斜め、例えば、45°の方向に沿って成長する。したがって、トレンチ14のアスペクト比が1以上であれば、貫通転位欠陥19がトレンチ14の頂部に到達することはなく、同アスペクト比を2以上とすれば、結晶化インジウムリン18において貫通転位欠陥19が存在しない部分を十分に確保することができる。また、同アスペクト比を3〜10とすれば、結晶化インジウムリン18において貫通転位欠陥19が存在しない部分をより十分に確保することができる。
When the crystallized
次いで、トレンチ14内が全て結晶化インジウムリン18で満たされた後、SiO2膜17やSi3N4膜13をウェットエッチング、ドライエッチング、CMP等によって除去する(図2(D))。
Next, after the
次いで、SiO2膜12をウェットエッチング、または、ドライエッチングによって除去し、結晶化インジウムリン18のフィン型のチャネル20を得る(図2(E))(除去ステップ)。得られたチャネル20にはトレンチ14の形状が反映されるため、チャネル20のアスペクト比はトレンチ14のアスペクト比とほぼ同じであり、1以上、好ましくは3〜10となる。次いで、チャネル20を得た後、本実施の形態に係る微細構造形成方法を終了する。
Next, the SiO 2 film 12 is removed by wet etching or dry etching to obtain a fin-
ところで、上述したように、加熱によって溶融したインジウムリン16を(001)結晶面15の近傍から徐冷する際、トレンチ14に充填されたインジウムリン16の深さ方向に関する温度勾配を制御しなければ、(001)結晶面15の近傍以外の箇所の温度が(001)結晶面15の近傍の温度よりも先に低下して当該箇所においてインジウムリン16のグレインが生じる。
By the way, as described above, when the
本実施の形態に係る微細構造形成方法では、これに対応してインジウムリン16を(001)結晶面15の近傍から徐冷する際、インジウムリン16の深さ方向に関する温度勾配を制御する。
In the fine structure forming method according to the present embodiment, when the
図3は、本実施の形態に係る微細構造形成方法で用いられる熱処理装置の構成を概略的に示す断面図である。図3の熱処理装置21はトレンチ14に充填されたインジウムリン16の溶融、徐冷及び再結晶化に用いられる。
FIG. 3 is a cross-sectional view schematically showing a configuration of a heat treatment apparatus used in the microstructure forming method according to the present embodiment. The
図3において、熱処理装置21は、単結晶シリコン基板10を収容し、且つクォーツ(石英)からなるチャンバ22と、該チャンバ22内に配置されて単結晶シリコン基板10を載置するテーブル状のサセプタ23と、チャンバ22内においてサセプタ23の上方に配置されたレーザスキャナ24(上方熱源、レーザ光照射装置)と、チャンバ22の外の下方においてサセプタ23を指向するように配置された複数のランプヒータ25(下方熱源)とを備える。
In FIG. 3, a
レーザスキャナ24はサセプタ23に載置された単結晶シリコン基板10に対向しながら、該単結晶シリコン基板10の表面と平行に移動する(図中白抜き矢印参照)。また、レーザスキャナ24は移動方向に沿って配列された2つのレーザ光照射部24a、24b(一のレーザ光照射部、他のレーザ光照射部)を有する。2つのレーザ光照射部24a、24bはサセプタ23に載置された単結晶シリコン基板10の表面に向けてレーザ光を照射してトレンチ14に充填されたインジウムリン16を加熱する。
The
ランプヒータ25及びサセプタ23の間に介在するチャンバ22の底部には透過窓26が嵌め込まれ、ランプヒータ25は透過窓26を透過するランプ光によってサセプタ23に載置された単結晶シリコン基板10を加熱する。
A
トレンチ14に充填されたインジウムリン16を溶融する際、加熱によるトランジスタにおける電極や絶縁膜の破壊を防止するために、インジウムリン16のみを選択的に加熱するのが好ましいので、2つのレーザ光照射部24a、24bが照射するレーザ光の波長はインジウムリン16に吸収されやすい波長に設定される。
When the
図4は、インジウムリン、ゲルマニウム及びシリコンの吸光係数を示すグラフである。図4のグラフの横軸はインジウムリン等に照射されるレーザ光の波長であり、同縦軸は吸光係数である。 FIG. 4 is a graph showing extinction coefficients of indium phosphide, germanium, and silicon. The horizontal axis of the graph of FIG. 4 is the wavelength of the laser light irradiated to indium phosphorus or the like, and the vertical axis is the extinction coefficient.
図4のグラフにおいて、レーザ光の波長が800nm〜950nmである範囲では、インジウムリンやゲルマニウムの吸光係数がシリコンの吸光係数に比べて一桁以上高くなる。また、図4のグラフには示されないが、酸化珪素(SiO2)や窒化珪素(Si3N4)の吸光係数はレーザ光の波長が800nm〜950nmである範囲においてほぼ0であり、酸化珪素や窒化珪素は当該レーザ光を透過させる。 In the graph of FIG. 4, in the range where the wavelength of the laser beam is 800 nm to 950 nm, the extinction coefficient of indium phosphide or germanium is higher by one digit or more than the extinction coefficient of silicon. Although not shown in the graph of FIG. 4, the absorption coefficient of silicon oxide (SiO 2 ) or silicon nitride (Si 3 N 4 ) is almost 0 in the range where the wavelength of the laser beam is 800 nm to 950 nm. And silicon nitride transmits the laser light.
すなわち、レーザ光の波長の範囲を800nm〜950nmに設定して当該レーザ光をインジウムリン、ゲルマニウム、シリコン、酸化珪素や窒化珪素に照射すると、レーザ光のエネルギーがインジウムリンやゲルマニウムに吸収されてインジウムリンやゲルマニウムが加熱される一方、シリコン、酸化珪素や窒化珪素はレーザ光をほぼ透過させてしまうため、シリコン、酸化珪素や窒化珪素はほとんど加熱されず、結果として、インジウムリンやゲルマニウムを選択的に加熱することができる。 That is, when the laser light wavelength range is set to 800 nm to 950 nm and the laser light is irradiated to indium phosphide, germanium, silicon, silicon oxide, or silicon nitride, the energy of the laser light is absorbed by indium phosphide or germanium. While phosphorus and germanium are heated, silicon, silicon oxide, and silicon nitride almost transmit laser light, so silicon, silicon oxide, and silicon nitride are hardly heated. As a result, indium phosphorus and germanium are selectively used. Can be heated.
したがって、2つのレーザ光照射部24a、24bが照射するレーザ光の波長の範囲は800nm〜950nmに設定される。このとき、2つのレーザ光照射部24a、24bが単結晶シリコン基板10の表面へ向けて照射したレーザ光Lは、図5に示すように、インジウムリン16を通過する際にインジウムリン16に吸収されて減衰する一方、SiO2膜17、Si3N4膜13、SiO2膜12及びSi3N4膜11を通過する際に殆ど吸収されることなくこれらの膜を通過し、単結晶シリコン基板10においても徐々に吸収されて漸減する。これにより、レーザ光Lの照射によってインジウムリン16のみを選択的に加熱することができる。
Therefore, the range of the wavelength of the laser light irradiated by the two laser
図6は、本実施の形態に係る微細構造形成方法において図3の熱処理装置が実行するインジウムリンの再結晶化処理を示すフローチャートである。 FIG. 6 is a flowchart showing indium phosphide recrystallization processing executed by the heat treatment apparatus of FIG. 3 in the microstructure forming method according to the present embodiment.
まず、トレンチ14にインジウムリン16が充填され、且つ表面がSiO2膜17で覆われた単結晶シリコン基板10がチャンバ22内に搬入されてサセプタ23に載置されると、ランプヒータ25がランプ光(図示しない)によってサセプタ23の下側を照射して単結晶シリコン基板10の全体の加熱を開始し、単結晶シリコン基板10の全体をインジウムリンの融点(1062℃)より低い温度、例えば、800℃まで加熱する(ステップS61)。
First, when the single
次いで、レーザスキャナ24が単結晶シリコン基板10の表面に向けてレーザ光Lを照射してインジウムリン16の加熱を開始する(ステップS62)。このとき、レーザスキャナ24は、図7に示すように、単結晶シリコン基板10に形成された各トレンチ14に沿って移動すること(図中白抜き矢印参照)により、各トレンチ14をレーザ光で走査する。
Next, the
上述したように、レーザスキャナ24は移動(走査)方向に沿って配列された2つのレーザ光照射部24a、24bを有するが、走査方向に関して前方に配置されたレーザ光照射部24aが照射するレーザ光Llの強度は、走査方向に関して後方に配置されたレーザ光照射部24bが照射するレーザ光Lsの強度よりも大きく設定される。例えば、レーザ光Llの強度はレーザ光Lsの強度の2倍に設定される。これにより、レーザスキャナ24が移動する際、トレンチ14における点Aのインジウムリン16には、まず、強度が大きいレーザ光Llが照射され、次いで、強度が小さいレーザ光Lsが照射され、その後、いずれのレーザ光Ll、Lsも照射されなくなる。
As described above, the
点Aのインジウムリン16に強度が大きいレーザ光Llが照射されると、インジウムリン16に入射したレーザ光Llは減衰しながらも(001)結晶面15まで到達し、インジウムリン16全体が十分に加熱され、図8(A)のインジウムリン16の深さ方向に関する温度勾配のグラフに示すように、インジウムリン16の全ての温度がインジウムリンの融点を超える。これにより、トレンチ14に充填されたインジウムリン16の全てが溶融する。
When
次いで、レーザスキャナ24が移動して点Aのインジウムリン16に強度が小さいレーザ光Llが照射されるようになると、インジウムリン16に入射したレーザ光Lsは減衰してインジウムリン16の半ばで消滅する。このとき、レーザ光Lsは(001)結晶面15まで到達しないので、図8(B)のインジウムリン16の深さ方向に関する温度勾配のグラフに示すように、インジウムリン16の温度は(001)結晶面15の近傍において低下して温度勾配は図8(A)の温度勾配よりも低温側に移行する。すなわち、レーザスキャナ24によるインジウムリン16の徐冷が開始される(ステップS63)。
Next, when the
図8(B)では、低温側に移行した温度勾配が融点と交差する点Pよりも下の部分に対応するインジウムリン16は凝固し、結晶面15を種として結晶化インジウムリン18が析出する一方、点Pよりも上の部分に対応するインジウムリン16は溶融したままである。
In FIG. 8B, the
次いで、さらにレーザスキャナ24が移動して点Aのインジウムリン16にいずれのレーザ光Ll、Lsも照射されなくなると、インジウムリン16の温度はインジウムリン16の全体において低下し、やがて図8(C)のインジウムリン16の深さ方向に関する温度勾配のグラフに示すように、インジウムリン16の全ての温度がインジウムリンの融点を下回る。これにより、インジウムリン16は凝固して全体的に再結晶化する。その後、本処理を終了する。
Next, when the
すなわち、図6の再結晶処理によれば、点Aのインジウムリン16にレーザスキャナ24のレーザ光照射部24a、24bがレーザ光Ll、Lsを順に照射することにより、インジウムリン16への上方からの加熱量を漸減させてインジウムリン16の深さ方向に関する温度勾配を低温側に移行させ、溶融したインジウムリン16を(001)結晶面15側から徐冷する。これにより、トレンチ14に充填されたインジウムリン16の温度は(001)結晶面15の近傍から低下し、(001)結晶面15の近傍以外の箇所が(001)結晶面15の近傍よりも先に温度が低下することがない。その結果、(001)結晶面15を種としてインジウムリン16を再結晶させる際、結晶化インジウムリン18においてグレインが生じるのを防止することができ、もって、高品質な結晶化インジウムリン18のチャネル20を基板に形成することができる。
That is, according to the recrystallization process in FIG. 6, the laser
上述した図6の再結晶処理では、点Aにおけるインジウムリン16の溶融、徐冷及び再結晶化について説明したが、レーザスキャナ24が各トレンチ14をレーザ光で走査する際、レーザ光照射部24a、24bが各トレンチ14に充填された全てのインジウムリン16にレーザ光Ll、Lsを順に照射することになるため、図6の再結晶処理は各トレンチ14に充填された全てのインジウムリン16に施され、全てのインジウムリン16が再結晶化される。
In the recrystallization process of FIG. 6 described above, the melting, slow cooling, and recrystallization of the
図6の再結晶処理では、レーザ光Ll、Lsが照射される部分は単結晶シリコン基板10の全体に比して非常に小さいため、レーザ光Ll、Lsの照射によって温度が上昇する部分は非常に小さく、加熱時のサーマルショックによる単結晶シリコン基板10の反りや割れを誘発することはなく、他の部位への熱影響を抑制することができる。また、当該部分の加熱に必要な熱量も少なくてよいため、レーザスキャナ24の消費電力を削減することができる。
In the recrystallization process of FIG. 6, the portions irradiated with the laser beams L l and L s are very small as compared with the entire single
上述した図6の再結晶処理では、ランプヒータ25のランプ光によって単結晶シリコン基板10が加熱されるので、インジウムリン16を溶融させるために必要なレーザスキャナ24からのレーザ光Ll、Lsの強度を低減することができ、もって、レーザスキャナ24を高出力のレーザ照射装置によって構成する必要を無くし、レーザスキャナ24の構成を簡素化することができる。さらに、レーザ光Llが分担する、インジウムリン16を溶融させるために必要なインジウムリン16の温度上昇幅が小さくなるので、レーザ光Llの強度を調整することにより、インジウムリン16の温度が融点を越えるか否かを正確に制御することができる。
In the recrystallization process of FIG. 6 described above, since the single
また、上述した図6の再結晶処理では、レーザ光Llによるインジウムリン16の溶融に先立ってランプヒータ25のランプ光による単結晶シリコン基板10の加熱が開始されるので、インジウムリン16を溶融させる際に単結晶シリコン基板10の温度が急変することがなく、単結晶シリコン基板10の反りや割れの発生を防止することができる。
Further, recrystallization process in FIG. 6 described above, the heating of the single
上述した図6の再結晶処理では、インジウムリン16に強度が小さいレーザ光Llを照射してインジウムリン16の徐冷を開始する際、ランプヒータ25による単結晶シリコン基板10の加熱を継続してもよい。これにより、インジウムリン16を再結晶させる際に単結晶シリコン基板10の温度が急変することがなく、単結晶シリコン基板10の反りや割れの発生を防止することができる。
In recrystallization of Figure 6 described above,
また、上述した図6の再結晶処理では、ランプヒータ25からの単結晶シリコン基板10への加熱量を低減させた後、インジウムリン16に強度が小さいレーザ光Llを照射してインジウムリン16の徐冷を開始してもよい。これにより、インジウムリン16への下方からの加熱量を低減させてインジウムリン16の温度を(001)結晶面15の近傍から確実に低下させることができる。
Further, in the recrystallization process of FIG. 6 described above, after the amount of heating from the
さらに、上述した図6の再結晶処理では、インジウムリン16に強度が小さいレーザ光Llを照射してインジウムリン16の徐冷を開始した後に、ランプヒータ25からの単結晶シリコン基板10への加熱量を低減させてもよい。
Furthermore, in the recrystallization process of FIG. 6 described above, the
また、レーザスキャナ24は走査方向に沿って配列された2つのレーザ光照射部24a、24bを有するが、レーザスキャナ24を走査方向に沿って配列された3つ以上のレーザ光照射部で構成してもよく、または、レーザスキャナ24を1つのレーザ光照射部によって構成してもよい。これらの場合も走査方向に関して前方から後方にかけて照射されるレーザ光の強度を低下させる。
The
なお、上述した図6の再結晶処理では、ランプヒータ25はサセプタ23を介して単結晶シリコン基板10の全体を加熱し、インジウムリン16を選択的に加熱することがないため、ランプ光の波長に関しては特に制約がない。また、上述した図6の再結晶処理では、応答性を考慮した場合、ランプヒータ25を用いるのが好ましいが、ランプヒータ25の代わりに抵抗加熱ヒータを用いてもよい。
In the recrystallization process of FIG. 6 described above, the
上述した本実施の形態に係る微細構造形成方法によって形成されたフィン型のチャネル20は、図9に示すように、下層バリアとしてのヒ化インジウムアルミニウム(InAlAs)層27、チャネル層としてのヒ化インジウムガリウム(InGaAs)層28及び上層バリアとしてのインジウムリン層29によって覆われてヒ化インジウムガリウム/ヒ化インジウムアルミニウム量子井戸チャネルを構成する。
As shown in FIG. 9, the fin-
なお、本実施の形態に係る微細構造形成方法は、図9に示すヒ化インジウムガリウム/ヒ化インジウムアルミニウム量子井戸チャネルの形成だけでなく、他の微細構造の形成にも適用される。 Note that the microstructure formation method according to the present embodiment is applied not only to the formation of indium gallium arsenide / indium aluminum arsenide quantum well channel shown in FIG. 9, but also to the formation of other microstructures.
図10は、本実施の形態に係る微細構造形成方法が適用される、ヒ化インジウムガリウム/ヒ化インジウムアルミニウム量子井戸チャネルを有するプレーナー型のチャネルの構成を概略的に示す断面図である。 FIG. 10 is a cross-sectional view schematically showing the configuration of a planar channel having an indium gallium arsenide / indium aluminum arsenide quantum well channel to which the microstructure forming method according to the present embodiment is applied.
図10において、本実施の形態に係る微細構造形成方法によって形成されたフィン形状の結晶化インジウムリン18は、下層バリアとしてのヒ化インジウムアルミニウム層27、チャネル層としてのヒ化インジウムガリウム層28及び上層バリアとしてのインジウムリン層29によって覆われ、結晶化インジウムリン18の側面はSiO2膜12によって覆われる。
In FIG. 10, the fin-shaped
図11は、本実施の形態に係る微細構造形成方法が適用される、積層構造のヒ化インジウムガリウム/ヒ化インジウムアルミニウム量子井戸チャネルの構成を概略的に示す断面図である。 FIG. 11 is a cross-sectional view schematically showing a configuration of a laminated indium gallium arsenide / indium aluminum arsenide quantum well channel to which the microstructure forming method according to the present embodiment is applied.
図11において、本実施の形態に係る微細構造形成方法によって形成されたフィン形状の結晶化インジウムリン18の上面は、下層バリアとしてのヒ化インジウムアルミニウム層27、チャネル層としてのヒ化インジウムガリウム層28及び上層バリアとしてのインジウムリン層29によって覆われ、結晶化インジウムリン18及びヒ化インジウムアルミニウム層27の側面はSiO2膜12によって覆われる。
In FIG. 11, the top surface of the fin-shaped
次に、本発明の第2の実施の形態に係る微細構造形成方法について説明する。 Next, a microstructure forming method according to the second embodiment of the present invention will be described.
本実施の形態は、その構成や作用が上述した第1の実施の形態と基本的に同じであり、用いられる熱処理装置の構成が上述した第1の実施の形態と異なる。したがって、重複した構成、作用については説明を省略し、以下に異なる構成、作用についての説明を行う。 This embodiment is basically the same in configuration and operation as the above-described first embodiment, and the configuration of the heat treatment apparatus used is different from that in the above-described first embodiment. Therefore, the description of the duplicated configuration and operation is omitted, and the description of the different configuration and operation is given below.
図12は、本実施の形態に係る微細構造形成方法で用いられる熱処理装置の構成を概略的に示す断面図である。 FIG. 12 is a cross-sectional view schematically showing a configuration of a heat treatment apparatus used in the fine structure forming method according to the present embodiment.
図12において、熱処理装置30は、熱処理装置21が備えるランプヒータ25の代わりに、チャンバ22の外の上方においてサセプタ23に載置された単結晶シリコン基板10を指向するように配置された複数のLEDランプ31(上方熱源)を備える。
In FIG. 12, the
LEDランプ31及びサセプタ23の間に介在するチャンバ22の天井部には透過窓32が嵌め込まれ、LEDランプ31は透過窓32を透過するLEDランプ光Rによってサセプタ23に載置された単結晶シリコン基板10の全体を上方から加熱する。本実施の形態でも、インジウムリン16のみを選択的に加熱するために、LEDランプ31が照射するLEDランプ光Rの波長の範囲は800nm〜950nmに設定される。
A
本実施の形態に係る微細構造形成方法では、熱処理装置30が図6のインジウムリンの再結晶化処理を実行する。具体的には、まず、ランプヒータ25がサセプタ23に載置された単結晶シリコン基板10の全体の加熱を開始し、単結晶シリコン基板10の全体をインジウムリンの融点より低い温度、例えば、800℃まで加熱する(ステップS61)。
In the microstructure forming method according to the present embodiment, the
次いで、LEDランプ31が単結晶シリコン基板10の表面に向けてLEDランプ光Rを照射してインジウムリン16の加熱を開始する(ステップS62)。このとき、LEDランプ31は、図12に示すように、単結晶シリコン基板10のLEDランプ光Rによって単結晶シリコン基板10の全体を上方から照射し、インジウムリン16に入射したLEDランプ光Rは減衰しながらも(001)結晶面15まで到達し、図8(A)のインジウムリン16の深さ方向に関する温度勾配のグラフに示すように、インジウムリン16の全ての温度がインジウムリンの融点を超える。これにより、トレンチ14に充填されたインジウムリン16の全てが溶融する。
Next, the
次いで、LEDランプ31は照射するLEDランプ光Rの出力を漸減する。このとき、LEDランプ光Rは(001)結晶面15まで到達しないので、図8(B)のインジウムリン16の深さ方向に関する温度勾配のグラフに示すように、インジウムリン16の温度は(001)結晶面15の近傍において低下して温度勾配は図8(A)の温度勾配よりも低温側に移行する。すなわち、LEDランプ31によるインジウムリン16の徐冷が開始される(ステップS63)。
Next, the
次いで、LEDランプ31はLEDランプ光Rの照射を停止する。このとき、インジウムリン16の温度はインジウムリン16の全体において低下し、やがて図8(C)のインジウムリン16の深さ方向に関する温度勾配のグラフに示すように、インジウムリン16の全ての温度がインジウムリンの融点を下回る。これにより、インジウムリン16は凝固して全体的に再結晶化する。その後、本処理を終了する。
Next, the
すなわち、本実施の形態では、LEDランプ31がLEDランプ光Rの出力を漸減することにより、インジウムリン16への上方からの加熱量を漸減させてインジウムリン16の深さ方向に関する温度勾配を低温側に移行させ、溶融したインジウムリン16を(001)結晶面15側から徐冷するので、第1の実施の形態が奏する効果と同様の効果を奏することができる。
That is, in the present embodiment, the
また、本実施の形態では、第1の実施の形態と異なり、各トレンチ14に充填された全てのインジウムリン16がLEDランプ光Rによって同時に加熱されて溶融されるので、フィン型のチャネル20の形成のスループットを向上することができる。
Further, in the present embodiment, unlike the first embodiment, all the
さらに、本実施の形態では、各LEDランプ31が同時にLEDランプ光Rの出力を漸減するが、各LEDランプ31が異なるタイミングでLEDランプ光Rの出力を漸減してもよい。
Further, in the present embodiment, each
また、本実施の形態では、上方熱源としてレーザスキャナ24の代わりにLEDランプ31が用いられるが、LEDランプ31は安価であるため、熱処理装置30の製造コストを低減することができる。
In this embodiment, the
なお、第1の実施の形態と同様に、本実施の形態では、LEDランプ光Rの出力を漸減してインジウムリン16の徐冷を開始する際、ランプヒータ25による単結晶シリコン基板10の加熱を継続してもよく、ランプヒータ25からの単結晶シリコン基板10への加熱量を低減させた後、LEDランプ光Rの出力を漸減してインジウムリン16の徐冷を開始してもよく、若しくは、LEDランプ光Rの出力を漸減してインジウムリン16の徐冷を開始した後に、ランプヒータ25からの単結晶シリコン基板10への加熱量を低減させてもよい。
As in the first embodiment, in the present embodiment, when the
次に、本発明の第3の実施の形態に係る微細構造形成方法について説明する。 Next, a microstructure forming method according to the third embodiment of the present invention will be described.
本実施の形態は、その構成や作用が上述した第1の実施の形態と基本的に同じであり、レーザスキャナ24が照射するレーザ光によって加熱される対象がインジウムリン16ではなくSi3N4膜11、13やSiO2膜12、17である点で上述した第1の実施の形態と異なる。したがって、重複した構成、作用については説明を省略し、以下に異なる構成、作用についての説明を行う。
This embodiment is basically the same in configuration and operation as the first embodiment described above, and the object to be heated by the laser light emitted by the
単結晶シリコン基板10において、インジウムリン16は、例えば、図2(B)に示すように、Si3N4膜11、13やSiO2膜12、17(以下、これらをまとめて「被覆層」という。)によって囲まれる。したがって、被覆層を加熱することにより、インジウムリン16を間接的に加熱することができるため、本実施の形態では、レーザスキャナ24が照射するレーザ光の波長は被覆層へ吸収されやすい波長に設定される。
In the single
レーザ光の波長が7600nm〜10600nmである範囲では、インジウムリンやゲルマニウムの吸光係数がほぼ0である一方、図13や図14に示すように、窒化珪素(Si3N4)や酸化珪素(SiO2)の吸光係数が大きくなる(なお、図13では、波数(波長の逆数)に対する吸光量が示されるが、波長が7600nm〜10600nmである範囲が図中矢印で示される。)。すなわち、レーザ光の波長の範囲を7600nm〜10600nmに設定して当該レーザ光をインジウムリン、ゲルマニウム、酸化珪素や窒化珪素に照射すると、レーザ光のエネルギーが酸化珪素や窒化珪素に吸収されて酸化珪素や窒化珪素が加熱されて温度が上昇する一方、インジウムリンやゲルマニウムはレーザ光をほぼ透過させてしまうため、インジウムリンやゲルマニウムはレーザ光によって加熱されない。 In the range where the wavelength of the laser light is 7600 nm to 10600 nm, the absorption coefficient of indium phosphide or germanium is almost 0, while as shown in FIGS. 13 and 14, silicon nitride (Si 3 N 4 ) or silicon oxide (SiO 2 ). (2 ) is increased (in FIG. 13, the amount of light absorption with respect to the wave number (reciprocal of the wavelength) is shown, but the range where the wavelength is 7600 nm to 10600 nm is indicated by an arrow in the figure). That is, when the wavelength range of the laser beam is set to 7600 nm to 10600 nm and the laser beam is irradiated to indium phosphide, germanium, silicon oxide, or silicon nitride, the energy of the laser beam is absorbed by silicon oxide or silicon nitride, and silicon oxide While silicon nitride is heated and the temperature rises, indium phosphide and germanium almost transmit laser light, so indium phosphide and germanium are not heated by the laser light.
したがって、本実施の形態では、レーザスキャナ24が照射するレーザ光の波長の範囲が7600nm〜10600nmに設定される。ここで、CO2レーザ光は波長が凡そ、9300nm〜10600nmであるため、レーザスキャナ24はレーザ光LとしてCO2レーザ光を照射する。
Therefore, in the present embodiment, the wavelength range of the laser light emitted by the
本実施の形態では、レーザスキャナ24が単結晶シリコン基板10の表面へ向けて照射したレーザ光Lは、図15に示すように、被覆層を通過する際にこれらの膜に吸収されて減衰する一方、インジウムリン16を通過する際にほとんど吸収されることなくインジウムリン16を通過し、単結晶シリコン基板10においても徐々に吸収されて漸減する。これにより、レーザ光Lの照射によって被覆層を選択的に加熱し、温度が上昇した被覆層によってインジウムリン16を間接的に加熱する。
In the present embodiment, the laser light L irradiated to the surface of the single
本実施の形態では、図6のインジウムリンの再結晶化処理において、まず、ランプヒータ25がサセプタ23に載置された単結晶シリコン基板10の全体の加熱を開始し、単結晶シリコン基板10の全体をインジウムリンの融点より低い温度、例えば、800℃まで加熱する(ステップS61)。
In the present embodiment, in the recrystallization process of indium phosphide in FIG. 6, first, the
次いで、レーザスキャナ24が単結晶シリコン基板10の表面に向けてレーザ光Lを照射して被覆層の加熱を開始する(ステップS62)。このとき、レーザスキャナ24は、単結晶シリコン基板10をレーザ光Lで走査する。
Next, the
本実施の形態においても、レーザスキャナ24は走査方向に沿って配列された2つのレーザ光照射部24a、24bを有し、走査方向に関して前方に配置されたレーザ光照射部24aが照射するレーザ光Llの強度は、走査方向に関して後方に配置されたレーザ光照射部24bが照射するレーザ光Lsの強度よりも大きく設定される。これにより、レーザスキャナ24が移動する際、単結晶シリコン基板10の各箇所における被覆層には、まず、強度が大きいレーザ光Llが照射され、次いで、強度が小さいレーザ光Lsが照射され、その後、いずれのレーザ光Ll、Lsも照射されなくなる。
Also in the present embodiment, the
被覆層に強度が大きいレーザ光Lsが照射されると、被覆層が十分に加熱され、さらに、温度が上昇した被覆層によってインジウムリン16が間接的に加熱されるため、図8(A)のインジウムリン16の深さ方向に関する温度勾配のグラフに示すように、インジウムリン16の全ての温度がインジウムリンの融点を超える。これにより、トレンチ14に充填されたインジウムリン16の全てが溶融する。
When the coating layer is irradiated with the laser beam L s having a high intensity, the coating layer is sufficiently heated, and the
次いで、レーザスキャナ24が移動して被覆層に強度が小さいレーザ光Llが照射されるようになると、被覆層に入射したレーザ光Lsは減衰して被覆層の半ばで消滅する。このとき、レーザ光LsはSi3N4膜11まで到達しないので、被覆層の(001)結晶面15の近傍における温度が低下し、図8(B)のインジウムリン16の深さ方向に関する温度勾配のグラフに示すように、インジウムリン16の温度は(001)結晶面15の近傍において低下して温度勾配は図8(A)の温度勾配よりも低温側に移行する。すなわち、レーザスキャナ24によるインジウムリン16の徐冷が開始される(ステップS63)。
Next, when the
次いで、さらにレーザスキャナ24が移動して被覆層にいずれのレーザ光Ll、Lsも照射されなくなると、被覆層の温度は被覆層の全体において低下し、やがて図8(C)のインジウムリン16の深さ方向に関する温度勾配のグラフに示すように、インジウムリン16の全ての温度がインジウムリンの融点を下回る。これにより、インジウムリン16は凝固して全体的に再結晶化する。その後、本処理を終了する。
Next, when the
すなわち、本実施の形態では、被覆層にレーザスキャナ24のレーザ光照射部24a、24bがレーザ光Ll、Lsを順に照射することにより、被覆層への上方からの加熱量を漸減させてインジウムリン16の深さ方向に関する温度勾配を低温側に移行させ、溶融したインジウムリン16を(001)結晶面15側から徐冷するので、第1の実施の形態が奏する効果と同様の効果を奏することができる。また、本実施の形態では、インジウムリン16を囲む被覆層を加熱することにより、インジウムリン16を間接的に加熱するので、インジウムリン16の全体を満遍なく加熱することができ、一部のインジウムリン16が溶融せずにグレインとして残り、若しくは、一部のインジウムリン16が先に冷却されてグレインが生じるのを防止することができる。
That is, in this embodiment, the laser
以上、本発明について、上記各実施の形態を用いて説明したが、本発明は上記各実施の形態に限定されるものではない。 As described above, the present invention has been described using the above embodiments, but the present invention is not limited to the above embodiments.
例えば、上記各実施の形態では、トレンチ14の底部において(001)結晶面15が露出したが、露出する結晶面のミラー指数はこれに限られず、例えば、(010)、(011)、(100)、(101)、(110)又は(111)であってもよい。
For example, in each of the above embodiments, the (001)
また、上記各実施の形態により得られたフィン型のチャネル20は、三次元構造のMOSFET、いわゆるFinFETに好適に用いることができるが、ナノロッドのFETに用いることができ、さらに、FET以外にも、LED、半導体レーザ、 光検出器、太陽電池等のフォトニックデバイスに用いてもよい。
The fin-
さらに、上記各実施の形態では、トレンチ14を用いてインジウムリンのフィン型のチャネル20が形成されたが、図16に示すように、Si3N4膜33やSiO2膜34に設けられたホール35にインジウムリン16を充填し、該インジウムリン16へ図6の再結晶化処理を施すことにより、量子ドットやナノロッドを形成してもよい。
Further, in each of the above-described embodiments, the fin-
また、トレンチ14へ充填される異種半導体はインジウムリンに限られず、例えば、アルミニウムリン、アルミニウムヒ素、アルミニウムアンチモン、ガリウムリン、ガリウムヒ素、ガリウムアンチモン、インジウムヒ素、インジウムアンチモン、インジウムリン、ヒ化インジウムガリウム及びゲルマニウムの少なくとも1つであってもよい。
Further, the dissimilar semiconductor filled in the
さらに、各トレンチ14へ同種の異種半導体が充填される必要はなく、例えば、図17に示すように、一のトレンチ14へインジウムリン16が充填され、他のトレンチ14へゲルマニウム36が充填されてもよい。図4に示すように、レーザ光の波長が800nm〜950nmである範囲においてゲルマニウムの吸光係数はインジウムリンの吸光係数を上回るため、各トレンチ14へ充填されたインジウムリン16及びゲルマニウム36へ、波長の範囲が800nm〜950nmに設定されたレーザ光Ll、Lsを用いて図6の再結晶化処理を施すことにより、インジウムリン16だけでなくゲルマニウム36の選択的な溶融、徐冷及び再結晶化を行うことができる。特に、図6の再結晶化処理では、再結晶化の際に、インジウムリン16の深さ方向に関する温度勾配だけでなくゲルマニウム36の深さ方向に関する温度勾配が制御されるので、再結晶化したインジウムリンとゲルマニウムにおいてグレインが生じるのを防止することができる。これにより、高品質なインジウムリンとゲルマニウムのチャネル20を基板へ同時に形成することができる。このように形成されたインジウムリンとゲルマニウムのチャネル20は、CMOSに用いることができる。
Further, it is not necessary to fill each
また、上述した各実施の形態における図6の再結晶化処理では、ランプヒータ25によって単結晶シリコン基板10の全体を加熱したが、ランプヒータ25による加熱を行うことなく、レーザスキャナ24やLEDランプ31のみによって単結晶シリコン基板10を加熱してもよく、また、ランプヒータ25による加熱とレーザスキャナ24やLEDランプ31による加熱を同時に開始してもよい。
In the recrystallization process of FIG. 6 in each of the above-described embodiments, the entire single
さらに、上述した各実施の形態では、被覆層を形成する窒化珪素としてSi3N4を用い、酸化珪素としてSiO2を用いる場合について説明したが、被覆層を形成する窒化珪素や酸化珪素はSi3N4やSiO2に限られず、SixNyやSiOx(x、yは任意の自然数)であればよい。また、被覆層を形成する窒化珪素や酸化珪素及び異種半導体は、不純物を含んでいてもよい。なお、上述した各実施の形態で形成された異種半導体は、格子定数を調整するための下地膜として用いてもよい。 Further, in each of the above-described embodiments, the case where Si 3 N 4 is used as silicon nitride for forming the cover layer and SiO 2 is used as silicon oxide has been described. However, silicon nitride or silicon oxide for forming the cover layer is Si It is not limited to 3 N 4 or SiO 2 but may be Si x N y or SiO x (x and y are arbitrary natural numbers). In addition, silicon nitride, silicon oxide, and a different kind of semiconductor that form the coating layer may contain impurities. Note that the heterogeneous semiconductor formed in each of the above embodiments may be used as a base film for adjusting the lattice constant.
また、本発明の目的は、上述した各実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、熱処理装置21等が備えるコンピュータ(図示しない)に供給し、コンピュータのCPUが記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。
In addition, an object of the present invention is to supply a storage medium storing software program codes for realizing the functions of the above-described embodiments to a computer (not shown) provided in the
この場合、記憶媒体から読み出されたプログラムコード自体が上述した各実施の形態の機能を実現することになり、プログラムコード及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。 In this case, the program code itself read from the storage medium realizes the functions of the above-described embodiments, and the program code and the storage medium storing the program code constitute the present invention.
また、プログラムコードを供給するための記憶媒体としては、例えば、RAM、NV−RAM、フロッピー(登録商標)ディスク、ハードディスク、光磁気ディスク、CD−ROM、CD−R、CD−RW、DVD(DVD−ROM、DVD−RAM、DVD−RW、DVD+RW)等の光ディスク、磁気テープ、不揮発性のメモリカード、他のROM等の上記プログラムコードを記憶できるものであればよい。或いは、上記プログラムコードは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることによりコンピュータに供給されてもよい。 Examples of the storage medium for supplying the program code include RAM, NV-RAM, floppy (registered trademark) disk, hard disk, magneto-optical disk, CD-ROM, CD-R, CD-RW, DVD (DVD). -ROM, DVD-RAM, DVD-RW, DVD + RW) and other optical disks, magnetic tapes, non-volatile memory cards, other ROMs, etc., as long as they can store the program code. Alternatively, the program code may be supplied to the computer by downloading from another computer or database (not shown) connected to the Internet, a commercial network, a local area network, or the like.
また、コンピュータが読み出したプログラムコードを実行することにより、上記各実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、CPU上で稼動しているOS(オペレーティングシステム)等が実際の処理の一部又は全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。 Further, by executing the program code read by the computer, not only the functions of the above-described embodiments are realized, but also an OS (operating system) running on the CPU based on the instruction of the program code. Includes a case where part or all of the actual processing is performed and the functions of the above-described embodiments are realized by the processing.
更に、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPU等が実際の処理の一部又は全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。 Further, after the program code read from the storage medium is written in a memory provided in a function expansion board inserted into the computer or a function expansion unit connected to the computer, the function expansion is performed based on the instruction of the program code. This includes a case where the CPU or the like provided in the board or the function expansion unit performs part or all of the actual processing, and the functions of the above-described embodiments are realized by the processing.
上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、OSに供給されるスクリプトデータ等の形態から成ってもよい。 The form of the program code may include an object code, a program code executed by an interpreter, script data supplied to the OS, and the like.
L、Ll、Ls レーザ光
R LEDランプ光
10 単結晶シリコン基板
11、13、34 Si3N4膜
12、17、33 SiO2膜
14 トレンチ
16 インジウムリン
20 チャネル
24 レーザスキャナ
25a、25b レーザ光照射部
31 LEDランプ
35 ホール
36 ゲルマニウム
L, L l , L s Laser light R
Claims (19)
前記凹部に異種半導体を充填する充填ステップと、
前記充填された異種半導体を加熱して溶融させる加熱ステップと、
前記溶融した異種半導体を冷却して前記シリコンの結晶面を種として前記異種半導体を再結晶させる冷却ステップと、
前記被覆層を除去する除去ステップとを有し、
前記加熱ステップでは、少なくとも前記シリコン基板の上面側に配置された上方熱源によって前記充填された異種半導体を加熱し、
前記冷却ステップでは、前記上方熱源からの加熱量を低減させることによって前記溶融した異種半導体を冷却することを特徴とする微細構造形成方法。 Forming a recess in the coating layer formed on the upper surface of the silicon substrate, and exposing the silicon crystal surface of the silicon substrate at the bottom of the recess; and
A filling step of filling the recess with a different semiconductor;
A heating step of heating and melting the filled heterogeneous semiconductor;
Cooling the molten dissimilar semiconductor to recrystallize the dissimilar semiconductor using the silicon crystal plane as a seed; and
A removal step of removing the coating layer,
In the heating step, the filled dissimilar semiconductor is heated by at least an upper heat source disposed on the upper surface side of the silicon substrate,
In the cooling step, the melted heterogeneous semiconductor is cooled by reducing the amount of heating from the upper heat source.
前記加熱ステップでは、前記レーザ光照射装置はレーザ光で前記凹部を走査することを特徴とする請求項1乃至6のいずれか1項に記載の微細構造形成方法。 The upper heat source is a laser beam irradiation device,
7. The microstructure forming method according to claim 1, wherein in the heating step, the laser beam irradiation device scans the concave portion with a laser beam.
前記走査方向に関して前方に配置された一の前記レーザ光照射部が照射する前記レーザ光の強度は、前記走査方向に関して後方に配置された他の前記レーザ光照射部が照射する前記レーザ光の強度よりも大きいことを特徴とする請求項7記載の微細構造形成方法。 The laser beam irradiation apparatus has at least two laser beam irradiation units arranged along the scanning direction of the laser beam,
The intensity of the laser beam irradiated by one laser beam irradiation unit arranged in front of the scanning direction is the intensity of the laser beam irradiated by another laser beam irradiation unit arranged rearward in the scanning direction. The fine structure forming method according to claim 7, wherein the fine structure forming method is larger.
前記シリコン基板の上面に形成された凹部に充填された前記異種半導体を加熱して溶融させる加熱ステップと、
前記溶融した異種半導体を冷却して再結晶させる冷却ステップとを有し、
前記加熱ステップでは、少なくとも前記シリコン基板の上面側に配置された上方熱源によって前記充填された異種半導体を加熱し、
前記冷却ステップでは、前記上方熱源からの加熱量を低減させることによって前記溶融した異種半導体を冷却することを特徴とする半導体デバイスの製造方法。 A method of manufacturing a semiconductor device comprising a heterogeneous semiconductor on a silicon substrate,
A heating step of heating and melting the dissimilar semiconductor filled in the recess formed on the upper surface of the silicon substrate;
A cooling step of cooling and recrystallizing the melted dissimilar semiconductor,
In the heating step, the filled dissimilar semiconductor is heated by at least an upper heat source disposed on the upper surface side of the silicon substrate,
In the cooling step, the molten dissimilar semiconductor is cooled by reducing the amount of heating from the upper heat source.
前記インジウムリンと前記ゲルマニウムを同時に加熱し、さらに同時に冷却することによって再結晶させることを特徴とするCMOSの形成方法。 A method of forming a CMOS having two channels each containing indium phosphide and germanium formed on a silicon substrate,
A method for forming a CMOS, wherein the indium phosphide and the germanium are recrystallized by simultaneously heating and simultaneously cooling.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013121821A JP2014239182A (en) | 2013-06-10 | 2013-06-10 | Microstructure formation method, method for manufacturing semiconductor device and method for forming cmos |
PCT/JP2014/065665 WO2014200077A1 (en) | 2013-06-10 | 2014-06-06 | Microstructure forming method, semiconductor device manufacturing method, and cmos forming method |
TW103120093A TW201505072A (en) | 2013-06-10 | 2014-06-10 | Microstructure forming method, semiconductor device manufacturing method, and cmos forming method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013121821A JP2014239182A (en) | 2013-06-10 | 2013-06-10 | Microstructure formation method, method for manufacturing semiconductor device and method for forming cmos |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014239182A true JP2014239182A (en) | 2014-12-18 |
Family
ID=52022363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013121821A Pending JP2014239182A (en) | 2013-06-10 | 2013-06-10 | Microstructure formation method, method for manufacturing semiconductor device and method for forming cmos |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2014239182A (en) |
TW (1) | TW201505072A (en) |
WO (1) | WO2014200077A1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018022712A (en) * | 2014-12-10 | 2018-02-08 | 東京エレクトロン株式会社 | Method for forming fine structure, method for fabricating semiconductor device, and method for forming cmos |
WO2017086866A1 (en) * | 2015-11-18 | 2017-05-26 | Scint-X Ab | System and method for melting and solidification of scintillating material in micromechanical structures |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03185814A (en) * | 1989-12-15 | 1991-08-13 | Seiko Epson Corp | Manufacture of compound semiconductor film |
KR960001706B1 (en) * | 1993-05-27 | 1996-02-03 | 삼성전자주식회사 | Apparatus and preparation of polycrystalline silicon |
JP4354015B2 (en) * | 1995-12-06 | 2009-10-28 | シャープ株式会社 | Manufacturing method of semiconductor device |
JP2001319891A (en) * | 2000-05-10 | 2001-11-16 | Nec Corp | Method and apparatus for processing thin film |
JP2003163164A (en) * | 2001-11-26 | 2003-06-06 | Sharp Corp | Crystalline semiconductor film and its forming method |
JP2005011941A (en) * | 2003-06-18 | 2005-01-13 | Tokyo Electron Ltd | Semiconductor manufacturing apparatus and heat treatment method |
JP2005129788A (en) * | 2003-10-24 | 2005-05-19 | Sumitomo Mitsubishi Silicon Corp | Method for manufacturing semiconductor substrate and semiconductor device |
EP1882268B1 (en) * | 2005-05-17 | 2016-12-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
JP5099576B2 (en) * | 2006-02-23 | 2012-12-19 | 株式会社Ihi | Method and apparatus for activating compound semiconductor |
WO2010061619A1 (en) * | 2008-11-28 | 2010-06-03 | 住友化学株式会社 | Method for producing semiconductor substrate, semiconductor substrate, method for manufacturing electronic device, and reaction apparatus |
JP2011023610A (en) * | 2009-07-16 | 2011-02-03 | Toshiba Corp | Method of fabricating semiconductor device |
EP2315239A1 (en) * | 2009-10-23 | 2011-04-27 | Imec | A method of forming monocrystalline germanium or silicon germanium |
TWI459444B (en) * | 2009-11-30 | 2014-11-01 | Applied Materials Inc | Crystallization processing for semiconductor applications |
JP5222867B2 (en) * | 2010-02-22 | 2013-06-26 | 株式会社半導体理工学研究センター | Manufacturing method of semiconductor device |
US20150001588A1 (en) * | 2012-02-13 | 2015-01-01 | Tokyo Electron Limited | Semiconductor device and method for manufacturing same |
-
2013
- 2013-06-10 JP JP2013121821A patent/JP2014239182A/en active Pending
-
2014
- 2014-06-06 WO PCT/JP2014/065665 patent/WO2014200077A1/en active Application Filing
- 2014-06-10 TW TW103120093A patent/TW201505072A/en unknown
Also Published As
Publication number | Publication date |
---|---|
TW201505072A (en) | 2015-02-01 |
WO2014200077A1 (en) | 2014-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101730797B1 (en) | Methods of solid phase recrystallization of thin film using pulse train annealing method | |
US8147612B2 (en) | Method for manufacturing gallium nitride crystal and gallium nitride wafer | |
WO2013121926A1 (en) | Semiconductor device and method for manufacturing same | |
JP4127463B2 (en) | Method for crystal growth of group III nitride compound semiconductor and method for manufacturing group III nitride compound semiconductor light emitting device | |
US20110117730A1 (en) | Growing III-V Compound Semiconductors from Trenches Filled with Intermediate Layers | |
TWI440073B (en) | Method for fabricating circuit structure | |
EP0141506A2 (en) | Method for producing a semiconductor structure | |
TW201029152A (en) | Systems and processes for forming three-dimensional circuits | |
JP2005537672A (en) | Formation of lattice-adjusted semiconductor substrate | |
TW561652B (en) | Method of manufacturing compound semiconductor substrate | |
JPH06140346A (en) | Manufacture of heteroepitaxial thin layer and of electronic device | |
KR102628746B1 (en) | Device and Method of Manufacturing AIII-BV-crystals and Substrate Wafers Manufactured Thereof Free of Residual Stress and Dislocations | |
KR20110113462A (en) | Method of manufacturing semiconductor device having a soi layer in a required region of bulk silicon wafer using a leg process | |
WO2014200077A1 (en) | Microstructure forming method, semiconductor device manufacturing method, and cmos forming method | |
KR100886007B1 (en) | Semiconductor channel on insulator structure | |
WO2016093287A1 (en) | Microstructure formation method, method for manufacturing semiconductor device, and cmos formation method | |
JP2010251523A (en) | Method of manufacturing partial soi wafer | |
JP2010199338A (en) | Method of manufacturing laminated wafer | |
US10739516B2 (en) | Template-based epitaxial growth of lattice mismatched materials on silicon | |
JP2006253414A (en) | Method for forming semiconductor thin film on si substrate and its structure | |
JP2006019648A (en) | Iron-silicide light emitting element and its manufacturing method | |
JP2016094303A (en) | Formation method of fine structure and fin structure | |
JP2014009115A (en) | Substrate manufacturing method | |
EP3152780B1 (en) | Melt-growth of single-crystal alloy semiconductor structures | |
JP2012160540A (en) | Manufacturing method of light-emitting element and light-emitting element |