JP2014222782A - Multilayer ceramic capacitor - Google Patents
Multilayer ceramic capacitor Download PDFInfo
- Publication number
- JP2014222782A JP2014222782A JP2014164886A JP2014164886A JP2014222782A JP 2014222782 A JP2014222782 A JP 2014222782A JP 2014164886 A JP2014164886 A JP 2014164886A JP 2014164886 A JP2014164886 A JP 2014164886A JP 2014222782 A JP2014222782 A JP 2014222782A
- Authority
- JP
- Japan
- Prior art keywords
- external electrode
- layer portion
- conductor
- outer layer
- multilayer ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は、積層セラミックコンデンサに関するものである。 The present invention relates to a multilayer ceramic capacitor.
クラックの発生を抑制することを図った積層セラミックコンデンサを開示した先行文献として、特開2012−248581号公報(特許文献1)がある。特許文献1に記載された積層セラミックコンデンサにおいては、素体は、誘電体を介して対向する第1の内部電極および第2の内部電極が積層された内部電極積層体(内層部)と、内部電極積層体(内層部)を積層方向の両側から挟む第1の誘電体積層体(外層部)および第2の誘電体積層体(外層部)とを含む。 Japanese Patent Application Laid-Open No. 2012-245851 (Patent Document 1) is a prior art document that discloses a multilayer ceramic capacitor that is intended to suppress the occurrence of cracks. In the multilayer ceramic capacitor described in Patent Document 1, the element body includes an internal electrode laminate (inner layer portion) in which a first internal electrode and a second internal electrode facing each other with a dielectric interposed therebetween, and an internal A first dielectric laminate (outer layer portion) and a second dielectric laminate (outer layer portion) sandwiching the electrode laminate (inner layer portion) from both sides in the lamination direction are included.
積層セラミックコンデンサの外部電極は、ディップなどの方法で形成されることが一般的であったので、厚みが均一ではなかった。たとえば積層体の角に近い場所では薄くなり、各面の中央部で厚くなる傾向があった。外部電極が厚い箇所では、積層体内部で、誘電体層が脆くなり、クラックが発生しやすくなる。 Since the external electrode of the multilayer ceramic capacitor is generally formed by a method such as dipping, the thickness is not uniform. For example, it tends to be thin at a location near the corner of the laminate and thick at the center of each surface. When the external electrode is thick, the dielectric layer becomes brittle and cracks are likely to occur inside the laminate.
積層セラミックコンデンサを長い間使用していると、熱収縮や外力による変形が繰返し作用するので、誘電体層にこのような脆い箇所があると、クラックが発生するおそれがあった。特に内層部の角の近傍にクラックが生じることは好ましくない。 If the multilayer ceramic capacitor has been used for a long time, heat shrinkage and deformation due to external force act repeatedly, and if there are such brittle portions in the dielectric layer, there is a possibility that cracks may occur. In particular, it is not preferable that cracks occur in the vicinity of the corners of the inner layer portion.
そこで、本発明は、内層部の角の近傍にクラックが生じる可能性を低減することができる積層セラミックコンデンサを提供することを目的とする。 Therefore, an object of the present invention is to provide a multilayer ceramic capacitor that can reduce the possibility of cracks occurring near the corners of the inner layer portion.
上記目的を達成するため、本発明に基づく積層セラミックコンデンサは、積層された複数の誘電体層および複数の導電体層を含み、積層方向において互いに反対側に位置する第1主面および第2主面を有する積層体と、前記積層体の表面の一部に設けられ、前記複数の導電体層のうちの少なくとも一部の導電体層と電気的に接続された1対の外部電極とを備え、前記積層体は、前記第1主面と前記第2主面とを結び互いに前記積層体の反対側に位置する2つの端面を有し、前記積層体は、前記積層方向において、前記複数の導電体層のうち最も第1主面側に位置する導電体層から、前記複数の導電体層のうち最も第2主面側に位置する導電体層までを含む内層部と、前記内層部を互いの間に挟む第1外層部および第2外層部とを含み、前記内層部においては、誘電体層と導電体層とが交互に積層された状態で、前記複数の誘電体層のうちの一部の誘電体層と前記複数の導電体層とが積層されており、前記1対の外部電極は、前記2つの端面をそれぞれ覆っており、前記第1外層部は、前記複数の誘電体層のうち最も第1主面側に位置する誘電体層を含み、前記第2外層部は、前記複数の誘電体層のうち最も第2主面側に位置する誘電体層を含み、前記内層部に含まれる導電体層のうち前記第2外層部に最も近い導電体層である第1導電体層は、前記1対の外部電極のうち一方の外部電極と電気的に接続しているが他方の外部電極とは電気的に接続しておらず、前記第1導電体層と前記他方の外部電極との間の、前記第1導電体層の延長方向におけるギャップ長さをLgapとし、前記他方の外部電極が、前記2つの端面のうち前記他方の外部電極が覆っている端面である基準端面の前記第1主面または前記第2主面の側の端から当該主面の端部を覆うように延在している部分の、前記基準端面に垂直な方向に関する長さをkとすると、kはLgapの2倍以上であり、前記他方の外部電極が前記基準端面を覆っている部分における前記他方の外部電極の厚みの最大値は20μm以上である。 To achieve the above object, a multilayer ceramic capacitor according to the present invention includes a plurality of dielectric layers and a plurality of conductor layers that are stacked, and a first main surface and a second main surface that are located on opposite sides in the stacking direction. A laminated body having a surface, and a pair of external electrodes provided on a part of the surface of the laminated body and electrically connected to at least some of the plurality of conductor layers. The stacked body has two end faces that connect the first main surface and the second main surface and are positioned on opposite sides of the stacked body, and the stacked body includes the plurality of end surfaces in the stacking direction. An inner layer portion including a conductor layer located closest to the first main surface among the conductor layers to a conductor layer located closest to the second main surface among the plurality of conductor layers; and the inner layer portion Including a first outer layer portion and a second outer layer portion sandwiched between each other, In the portion, the dielectric layers and the conductor layers are alternately laminated, and a part of the plurality of dielectric layers and the plurality of conductor layers are laminated, The pair of external electrodes cover the two end surfaces, respectively, and the first outer layer portion includes a dielectric layer located closest to the first main surface among the plurality of dielectric layers, The outer layer portion includes a dielectric layer located closest to the second main surface among the plurality of dielectric layers, and the conductor layer closest to the second outer layer portion among the conductor layers included in the inner layer portion. The first conductor layer is electrically connected to one external electrode of the pair of external electrodes but not electrically connected to the other external electrode, and the first conductor layer Lgap is the gap length in the extension direction of the first conductor layer between the layer and the other external electrode, and the other The external electrode covers the end of the main surface from the end of the first main surface or the second main surface of the reference end surface that is the end surface covered by the other of the two end surfaces. Where k is the length in the direction perpendicular to the reference end face, and k is at least twice Lgap, and the other external electrode covers the reference end face. The maximum thickness of the other external electrode is 20 μm or more.
本発明によれば、外部電極が積層体を挟み込んで押さえつける領域が大きくなっているので、外部電極が積層体を積層方向に圧縮する力が大きくなり、内層部の角の近傍にクラックが生じる可能性を低減することができる。 According to the present invention, since the area where the external electrode sandwiches and presses the laminated body is large, the force with which the external electrode compresses the laminated body in the laminating direction is increased, and cracks may occur near the corners of the inner layer portion. Can be reduced.
(実施の形態1)
(構成)
図1〜図3を参照して、本発明に基づく実施の形態1における積層セラミックコンデンサについて説明する。本実施の形態における積層セラミックコンデンサ10の斜視図を図1に示す。図1におけるII−II線に関する矢視断面図を図2に示す。図1におけるIII−III線に関する矢視断面図を図3に示す。
(Embodiment 1)
(Constitution)
With reference to FIGS. 1-3, the multilayer ceramic capacitor in Embodiment 1 based on this invention is demonstrated. FIG. 1 shows a perspective view of the multilayer
本実施の形態における積層セラミックコンデンサ10は、積層された複数の誘電体層12および複数の導電体層13を含み、積層方向において互いに反対側に位置する第1主面111および第2主面112を有する積層体11と、積層体11の表面の一部に設けられ、複数の導電体層13のうちの少なくとも一部の導電体層13と電気的に接続された1対の外部電極14a,14bとを備える。図3は、外部電極14a,14bのない箇所で切った断面であるので、図3では外部電極14aが奥に見えている。積層体11は、第1主面111と第2主面112とを結び互いに積層体11の反対側に位置する2つの端面113,114を有する。積層体11は、積層方向において、複数の導電体層13のうち最も第1主面111側に位置する導電体層13から、複数の導電体層13のうち最も第2主面112側に位置する導電体層13までを含む内層部11mと、内層部11mを互いの間に挟む第1外層部12b1および第2外層部12b2とを含む。内層部11mにおいては、誘電体層12と導電体層13とが交互に積層された状態で、複数の誘電体層12のうちの一部の誘電体層12と複数の導電体層13とが積層されている。1対の外部電極14a,14bは、2つの端面113,114をそれぞれ覆っている。第1外層部12b1は、前記複数の誘電体層のうち最も第1主面側に位置する誘電体層を含む。第2外層部12b2は、複数の誘電体層12のうち最も第2主面112側に位置する誘電体層12を含む。
A multilayer
内層部11mに含まれる導電体層13のうち第2外層部12b2に最も近い導電体層13である第1導電体層13zは、1対の外部電極14a,14bのうち一方の外部電極14aと電気的に接続しているが他方の外部電極14bとは電気的に接続していない。
The
第1導電体層13zと他方の外部電極14bとの間の、第1導電体層13zの延長方向におけるギャップ長さをLgapとする。他方の外部電極14bが、2つの端面113,114のうち他方の外部電極14bが覆っている端面を基準端面とする。この場合、端面114が基準端面である。他方の外部電極14bが基準端面の第1主面111または第2主面112の側の端から当該主面の端部を覆うように延在している部分の、前記基準端面に垂直な方向に関する長さをkとする。kはLgapの2倍以上である。他方の外部電極14bが基準端面を覆っている部分における他方の外部電極14bの厚みの最大値は20μm以上である。
The gap length in the extending direction of the
内層部11mの厚みはT1である。第1外層部12b1の厚みはh1である。第2外層部12b2の厚みはh2である。
The thickness of the
(作用・効果)
本実施の形態では、外部電極14bが第1主面111または第2主面112の端部を覆うように延在している部分の長さkがLgapの2倍以上と大きくなっているので、図4に示すように、外部電極14bが積層体11を挟み込んで押さえつける領域がその分だけ大きくなっており、外部電極14bが積層体11を積層方向に圧縮する効果が大きい。これにより、内層部の角の近傍にクラックが生じる可能性を低減することができる。
(Action / Effect)
In the present embodiment, the length k of the portion where the
なお、内層部の角の近傍に生じるクラックとは、図5、図6における第1導電体層13zの端と外部電極14bとの間で生じると考えられていたクラックである。発明者らは考察の結果、クラックが生じる原因として、以下のようなことを見出した。
The crack generated near the corner of the inner layer portion is a crack that is considered to be generated between the end of the
外部電極14bから誘電体層12に対してはガラス成分が拡散する傾向がある。誘電体層12内にガラス成分が拡散することによって誘電体層12は脆くなる性質がある。図5に比べて図6のようにh2が大きくなったときには、Lgapが同じであっても、この第1導電層13zの延長上の位置での外部電極14bの厚みが大きくなる。すなわち、図5における厚みAから図6における厚みBへと大きくなっている。厚みが大きくなると、この箇所ではガラス成分が多く拡散する。したがって、外部電極14bが厚くなっている箇所では、積層体11内部にクラックが生じやすくなる。
The glass component tends to diffuse from the
本実施の形態では、外部電極14bが基準端面を覆っている部分における他方の外部電極14bの厚みの最大値は20μm以上であるので、基準端面には、内部の誘電体層12に向けてガラス成分が拡散しやすい箇所が存在するということになる。本実施の形態では、このように誘電体層12が脆くなる要因を抱えている構成であるが、長さkが十分大きくなっているので、押さえ付けの効果により積層体11内部でのクラックの発生を防止することができる。
In the present embodiment, since the maximum value of the thickness of the other
なお、第1導電体層13zの延長上における他方の外部電極14bの厚みは、内層部11mに含まれる導電体層13のうち第1外層部12b1に最も近い導電体層13の延長上における他方の外部電極14bの厚みより大きいことが好ましい。このように内層部11mにとって外部電極14bの厚みが上下非対称になっている場合、外部電極14bの厚みが大きくなっている側の内層部11mの角の近傍でのクラックの発生が懸念されるが、このような場合に本発明を適用することによって、本発明の効果を顕著に享受することができる。
The thickness of the other
第2外層部12b2の厚みが80μm以上であることが好ましい。このように第2外層部12b2が厚い場合には、内層部の角の近傍で外部電極14bの厚みが大きくなっている確率が高いが、このような場合に本発明を適用することによって、本発明の効果を顕著に享受することができる。
The thickness of the second outer layer portion 12b2 is preferably 80 μm or more. When the second outer layer portion 12b2 is thick as described above, there is a high probability that the thickness of the
第2外層部12b2は、第1外層部12b1より厚いことが好ましい。このように、内層部11mの積層方向上下において外層部の厚みが異なっていて、かつ、第2外層部12b2の方が厚い場合には、内層部11mの第2外層部12b2に近い側の角の近傍で外部電極14bの厚みが大きくなっている傾向があるが、このような場合に本発明を適用することによって、本発明の効果を顕著に享受することができる。
The second outer layer portion 12b2 is preferably thicker than the first outer layer portion 12b1. Thus, when the thickness of the outer layer portion is different in the upper and lower direction in the stacking direction of the
第2外層部12b2の厚みが80μm以上である場合に、さらに第1外層部12b1の厚みが80μm以上であることが好ましい。このように第1外層部12b1、第2外層部12b2の両方が厚くなっている場合には、内層部11mの角の近傍で外部電極14bの厚みが大きくなっている傾向があるが、このような場合に本発明を適用することによって、本発明の効果を顕著に享受することができる。
When the thickness of the second outer layer portion 12b2 is 80 μm or more, the thickness of the first outer layer portion 12b1 is further preferably 80 μm or more. When both the first outer layer portion 12b1 and the second outer layer portion 12b2 are thick in this way, the thickness of the
(製造方法)
本実施の形態における積層セラミックコンデンサ10の製造方法について説明する。積層セラミックコンデンサ10の製造方法のフローチャートを図7に示す。
(Production method)
A method for manufacturing multilayer
なお、以下に示す積層セラミックコンデンサの製造方法は、製造過程の途中段階まで一括して加工処理を行なうことでマザー積層体を製作し、その後にマザー積層体を分断して個片化し、個片化後の軟質積層体にさらに加工処理を施すことによって複数の積層セラミックコンデンサ10を同時に大量に生産する方法である。
In addition, the manufacturing method of the multilayer ceramic capacitor shown below manufactures a mother laminated body by batch processing until the middle stage of the manufacturing process, and then divides the mother laminated body into individual pieces. In this method, a plurality of multilayer
図7に示すように、積層セラミックコンデンサ10を製造する際には、まず、第1のセラミックスラリーの調製が行なわれる(工程S11)。具体的には、セラミックス粉末、バインダおよび溶剤などが所定の配合比率で混合され、これにより第1のセラミックスラリーが形成される。
As shown in FIG. 7, when the multilayer
次に、第1のセラミックグリーンシートが形成される(工程S12)。具体的には、第1のセラミックスラリーがキャリアフィルム上においてダイコータ、グラビアコータ、または、マイクログラビアコータなどを用いてシート状に成形されることにより、第1のセラミックグリーンシートが製作される。 Next, a first ceramic green sheet is formed (step S12). Specifically, the first ceramic green sheet is manufactured by forming the first ceramic slurry into a sheet shape using a die coater, a gravure coater, a micro gravure coater or the like on the carrier film.
次に、マザーシートが形成される(工程S13)。具体的には、第1のセラミックグリーンシートに導電性ペーストが所定のパターンを有するようにスクリーン印刷法またはグラビア印刷法などを用いて印刷されることにより、第1のセラミックグリーンシート上に所定の導電パターンが設けられたマザーシートが形成される。 Next, a mother sheet is formed (step S13). Specifically, the conductive paste is printed on the first ceramic green sheet by using a screen printing method or a gravure printing method so that the conductive paste has a predetermined pattern. A mother sheet provided with a conductive pattern is formed.
ここで、製作されるマザーシートについて説明する。図8は、本発明の実施形態1に係る積層セラミックコンデンサの積層体11の単位シート群の積層構造を示す分解斜視図である。
Here, the mother sheet to be manufactured will be described. FIG. 8 is an exploded perspective view showing the laminated structure of the unit sheet group of the multilayer ceramic
図8に示すように、積層体11は、構成の異なる複数の単位シート120a,130a,130bからなる単位シート群を材料として製作され、より詳細には、これら構成の異なる複数の単位シート120a,130a,130bが所定の順番で積層されて圧着および焼成されることによって製作される。
As shown in FIG. 8, the laminate 11 is manufactured using a unit sheet group including a plurality of
単位シート120aは、その表面に導電パターンが形成されていないセラミック基材12xrのみからなるものである。単位シート120aは、焼成後において第1外層部12b1または第2外層部12b2の誘電体層12を構成する部分になる。
The
単位シート130a,130bは、セラミック基材12xrの表面に所定の形状の導電パターン13rが形成されたものである。単位シート130a,130bのうちの導電パターン13rは、焼成後において内層部11mの導電体層13を構成する部分になる。また、単位シート130a,130bのうちのセラミック基材12xrは、焼成後において内層部11mの第1誘電体層12xを構成する部分になる。
The
マザーシートは、図8において示した単位シート130a,130bの各々について、その各々の単位シートを単位ユニットとして同形状の単位シートが平面的にマトリックス状に並ぶように複数敷き詰められたレイアウトを有するものである。
The mother sheet has a layout in which each of the
なお、単位シート130aと単位シート130bは同形状であるため、これらを含むマザーシートとしては、同一の導電パターンを有するものが使用でき、後述するマザーシートの積層工程において同一の導電パターンを有するマザーシートを半ピッチずつずらして積層することにより、図8において示した単位シート130a,130bの積層構造を得ることができる。
Since the
なお、マザーシートとしては、導電パターン13rを有するマザーシートの他に、導電パターン13rを形成することなく製作された第1のセラミックグリーンシートも準備される。
In addition to the mother sheet having the
次に、マザーシートが積層される(工程S14)。具体的には、複数のマザーシートが所定のルールに従って積層されることにより、積層後のマザーシート群の内部において、上記の単位ユニットが、それぞれ積層方向において図8において示した積層構造を有するように配置される。 Next, a mother sheet is laminated (step S14). Specifically, by stacking a plurality of mother sheets according to a predetermined rule, the unit units in the stacked mother sheet group have the stacked structure shown in FIG. 8 in the stacking direction. Placed in.
次に、マザーシート群が圧着される(工程S15)。
次に、マザー積層体が分断される(工程S25)。具体的には、押し切りまたはダイシングによってマザー積層体が行列状に分断され、これにより軟質積層体の切り出しが行なわれる。
Next, the mother sheet group is pressure-bonded (step S15).
Next, the mother laminate is divided (step S25). Specifically, the mother laminated body is divided into a matrix by pressing or dicing, whereby the soft laminated body is cut out.
次に、軟質積層体の焼成が行なわれる(工程S26)。具体的には、切り出された軟質積層体が所定の温度に加熱され、これによりセラミック誘電体材料および導電体材料が焼成される。焼成温度は、セラミック誘電体材料および導電体材料の種類に応じて適宜設定され、たとえば、900℃以上1300℃以下の範囲内で設定される。 Next, the soft laminate is fired (step S26). Specifically, the cut soft laminate is heated to a predetermined temperature, and the ceramic dielectric material and the conductor material are fired. The firing temperature is appropriately set according to the types of the ceramic dielectric material and the conductor material, and is set, for example, within a range of 900 ° C. or higher and 1300 ° C. or lower.
次に、軟質積層体のバレル研磨が行なわれる(工程S27)。具体的には、焼成後の軟質積層体が、バレルと呼ばれる小箱内にセラミック材料よりも硬度の高いメディアボールとともに封入され、当該バレルを回転させることにより、軟質積層体の研磨が行なわれる。これにより、軟質積層体の外表面(特に角部および稜線部)に曲面状の丸みがもたされることになり、積層体11が形成される。 Next, barrel polishing of the soft laminate is performed (step S27). Specifically, the soft laminated body after firing is enclosed in a small box called a barrel together with a media ball having a hardness higher than that of the ceramic material, and the soft laminated body is polished by rotating the barrel. As a result, the outer surface (especially corners and ridges) of the soft laminate is rounded, and the laminate 11 is formed.
次に、外部電極が形成される(工程S28)。具体的には、積層体の2つの端面を含む各端部に導電性ペーストが塗布されることで金属膜が形成され、金属膜が焼成された後に当該金属膜にNiめっき、Snめっきが順に施されることにより、積層体の外表面上に1対の外部電極14a,14bが形成される。
Next, an external electrode is formed (step S28). Specifically, a metal film is formed by applying a conductive paste to each end including the two end surfaces of the laminate, and after the metal film is fired, Ni plating and Sn plating are sequentially applied to the metal film. By being applied, a pair of
上記の一連の工程を経ることにより、本実施の形態に示した構造を有する積層セラミックコンデンサ10が製造される。
Through the above series of steps, the multilayer
(実施の形態2)
(構成)
図9を参照して、本発明に基づく実施の形態2における積層セラミックコンデンサについて説明する。本実施の形態における積層セラミックコンデンサ10iの断面図を図9に示す。
(Embodiment 2)
(Constitution)
With reference to FIG. 9, the multilayer ceramic capacitor in Embodiment 2 based on this invention is demonstrated. FIG. 9 shows a cross-sectional view of the multilayer ceramic capacitor 10i in the present embodiment.
本実施の形態における積層セラミックコンデンサ10iの基本的な構成は、実施の形態1で説明した積層セラミックコンデンサ10と同じであるが、第2外層部12b2の内訳が異なる。本実施の形態では、第2外層部12b2は、内側外層部12b21と外側外層部12b22とを含んでいる。第1外層部12b1は、第1誘電体層12xを含む。第2外層部12b2は、第1誘電体層12xと第2誘電体層12yとを含む。第2誘電体層12yは第1誘電体層12xに比べて組成が異なっている。第1誘電体層12xと第2誘電体層12yとの境目は、境界面12zとなっている。
The basic configuration of the multilayer ceramic capacitor 10i in the present embodiment is the same as that of the multilayer
(作用・効果)
本実施の形態においても、実施の形態1と同様の効果を奏することができる。 なお、本実施の形態では、第2外層部12b2にのみ、異なる組成の第2誘電体層12yが含まれていたが、第1外層部12b1にもこのような異なる組成の第2誘電体層12yが含まれていてもよい。
(Action / Effect)
Also in the present embodiment, the same effect as in the first embodiment can be obtained. In the present embodiment, only the second outer layer portion 12b2 includes the second dielectric layer 12y having a different composition. However, the first outer layer portion 12b1 also includes the second dielectric layer having such a different composition. 12y may be included.
(実験)
L方向の寸法が1.6mm、W方向の寸法が0.8mmであって、第2外層部の厚さが何通りか異なる焼成後の積層体を用意した。この積層体にガラス成分を含む導電性ペーストを塗布し、焼成することで、外部電極を形成した。表1に示すように、いくつかのパラメータを変えて条件1〜15を用意し、1つの条件について10個ずつのサンプルを作製した。各サンプルについて、外部電極が形成された積層体の中心を通るLT断面を研磨して露出させ、光学顕微鏡により構造欠陥の有無を確認した。
(Experiment)
A fired laminate was prepared in which the dimension in the L direction was 1.6 mm, the dimension in the W direction was 0.8 mm, and the thickness of the second outer layer portion was different in several ways. An external electrode was formed by applying a conductive paste containing a glass component to this laminate and baking it. As shown in Table 1, conditions 1 to 15 were prepared by changing some parameters, and 10 samples were produced for each condition. About each sample, LT section which passes along the center of the laminated body in which the external electrode was formed was grind | polished and exposed, and the presence or absence of the structural defect was confirmed with the optical microscope.
当該条件で作製されたサンプル10個の中に、構造欠陥を有するものが1個以上存在した場合は「bad」、構造欠陥を有するものが1個もなかった場合は「good」と評価した。 The evaluation was “bad” when 10 or more samples having a structural defect were present among the 10 samples produced under the conditions, and “good” when no sample had a structural defect.
(実験結果)
実験の結果は表1に示すとおりである。条件1〜12のサンプルでは、構造欠陥の評価はgoodとなったのに対して、条件13〜15のサンプルではbadとなった。条件1〜10ではk≧2×Lgapの関係が満たされており、条件11〜15ではk<2×Lgapの関係が満たされている。
(Experimental result)
The results of the experiment are as shown in Table 1. In the samples of conditions 1 to 12, the structural defect was evaluated as good, whereas in the samples of
この結果から、k<2×Lgapの場合、外部電極の厚さが20μm以上になると構造欠陥が発生したことがわかる。一方、k≧2×Lgapの場合、外部電極の厚さが20μm以上になっても構造欠陥が発生しなかったことがわかる。 From this result, it is understood that when k <2 × Lgap, structural defects occurred when the thickness of the external electrode was 20 μm or more. On the other hand, in the case of k ≧ 2 × Lgap, it can be seen that no structural defect occurred even when the thickness of the external electrode was 20 μm or more.
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。 In addition, the said embodiment disclosed this time is an illustration in all the points, Comprising: It is not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and includes all modifications within the scope and meaning equivalent to the terms of the claims.
10,10i 積層セラミックコンデンサ、11 積層体、11m 内層部、11p 一部積層体、12 誘電体層、12b1 第1外層部、12b2 第2外層部、12b21 内側外層部、12b22 外側外層部、12x 第1誘電体層、12y 第2誘電体層、12z 境界面、12xr セラミック基材、13 導電体層、13r 導電パターン、13z 第1導電体層、14a (一方の外部電極)、14b (他方の)外部電極、111 第1主面、112 第2主面、113 端面、114 端面(基準端面)、115,116 側面、120a,130a,130b 単位シート。 10, 10i multilayer ceramic capacitor, 11 multilayer body, 11m inner layer part, 11p partly laminated body, 12 dielectric layer, 12b1 first outer layer part, 12b2 second outer layer part, 12b21 inner outer layer part, 12b22 outer outer layer part, 12x first 1 dielectric layer, 12y second dielectric layer, 12z interface, 12xr ceramic substrate, 13 conductor layer, 13r conductive pattern, 13z first conductor layer, 14a (one external electrode), 14b (the other) External electrode, 111 first main surface, 112 second main surface, 113 end surface, 114 end surface (reference end surface), 115, 116 side surface, 120a, 130a, 130b unit sheet.
Claims (5)
前記積層体の表面の一部に設けられ、前記複数の導電体層のうちの少なくとも一部の導電体層と電気的に接続された1対の外部電極とを備え、
前記積層体は、前記第1主面と前記第2主面とを結び互いに前記積層体の反対側に位置する2つの端面を有し、
前記積層体は、前記積層方向において、前記複数の導電体層のうち最も第1主面側に位置する導電体層から、前記複数の導電体層のうち最も第2主面側に位置する導電体層までを含む内層部と、前記内層部を互いの間に挟む第1外層部および第2外層部とを含み、
前記内層部においては、誘電体層と導電体層とが交互に積層された状態で、前記複数の誘電体層のうちの一部の誘電体層と前記複数の導電体層とが積層されており、
前記1対の外部電極は、前記2つの端面をそれぞれ覆っており、
前記第1外層部は、前記複数の誘電体層のうち最も第1主面側に位置する誘電体層を含み、前記第2外層部は、前記複数の誘電体層のうち最も第2主面側に位置する誘電体層を含み、
前記内層部に含まれる導電体層のうち前記第2外層部に最も近い導電体層である第1導電体層は、前記1対の外部電極のうち一方の外部電極と電気的に接続しているが他方の外部電極とは電気的に接続しておらず、
前記第1導電体層と前記他方の外部電極との間の、前記第1導電体層の延長方向におけるギャップ長さをLgapとし、前記他方の外部電極が、前記2つの端面のうち前記他方の外部電極が覆っている端面である基準端面の前記第1主面または前記第2主面の側の端から当該主面の端部を覆うように延在している部分の、前記基準端面に垂直な方向に関する長さをkとすると、kはLgapの2倍以上であり、
前記他方の外部電極が前記基準端面を覆っている部分における前記他方の外部電極の厚みの最大値は20μm以上である、積層セラミックコンデンサ。 A laminate including a plurality of dielectric layers and a plurality of conductor layers laminated, and having a first principal surface and a second principal surface located on opposite sides in the lamination direction;
A pair of external electrodes provided on a part of the surface of the laminated body and electrically connected to at least some of the plurality of conductor layers;
The laminate has two end faces that connect the first principal surface and the second principal surface and are positioned on opposite sides of the laminate,
In the stacking direction, the stacked body includes a conductor layer located closest to the first principal surface among the plurality of conductor layers, and a conductor located closest to the second principal surface among the plurality of conductor layers. An inner layer part including up to the body layer, and a first outer layer part and a second outer layer part sandwiching the inner layer part between each other,
In the inner layer portion, a part of the plurality of dielectric layers and the plurality of conductor layers are stacked in a state where the dielectric layers and the conductor layers are alternately stacked. And
The pair of external electrodes respectively covers the two end surfaces;
The first outer layer portion includes a dielectric layer located closest to the first main surface of the plurality of dielectric layers, and the second outer layer portion is the second main surface of the plurality of dielectric layers. A dielectric layer located on the side,
The first conductor layer, which is the conductor layer closest to the second outer layer portion among the conductor layers included in the inner layer portion, is electrically connected to one of the pair of external electrodes. Is not electrically connected to the other external electrode,
The gap length in the extending direction of the first conductor layer between the first conductor layer and the other external electrode is Lgap, and the other external electrode is the other end of the two end faces. The reference end surface of the portion extending so as to cover the end portion of the main surface from the end of the first main surface or the second main surface side of the reference end surface which is the end surface covered by the external electrode If the length in the vertical direction is k, k is more than twice Lgap,
The multilayer ceramic capacitor, wherein the maximum value of the thickness of the other external electrode in a portion where the other external electrode covers the reference end face is 20 μm or more.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014164886A JP2014222782A (en) | 2014-08-13 | 2014-08-13 | Multilayer ceramic capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014164886A JP2014222782A (en) | 2014-08-13 | 2014-08-13 | Multilayer ceramic capacitor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014222782A true JP2014222782A (en) | 2014-11-27 |
Family
ID=52122141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014164886A Pending JP2014222782A (en) | 2014-08-13 | 2014-08-13 | Multilayer ceramic capacitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014222782A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019046913A (en) * | 2017-08-31 | 2019-03-22 | Tdk株式会社 | Electronic component |
-
2014
- 2014-08-13 JP JP2014164886A patent/JP2014222782A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019046913A (en) * | 2017-08-31 | 2019-03-22 | Tdk株式会社 | Electronic component |
JP7052259B2 (en) | 2017-08-31 | 2022-04-12 | Tdk株式会社 | Electronic components |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5751080B2 (en) | Multilayer ceramic electronic components | |
KR101730495B1 (en) | Multilayer ceramic capacitor, multilayer ceramic capacitor mount series including the same, and multilayer ceramic capacitor mount body including the same | |
US9190213B2 (en) | Method of manufacturing multilayer ceramic capacitor and multilayer ceramic capacitor | |
JP2008091400A (en) | Laminated ceramic capacitor and its manufacturing method | |
JP2012094819A (en) | Multilayer ceramic electronic component and method of manufacturing the same | |
US10510488B2 (en) | Multilayer ceramic capacitor | |
JP2012227198A (en) | Multilayer ceramic capacitor | |
JP5152278B2 (en) | Manufacturing method of laminated electronic component and laminated electronic component | |
JP7359258B2 (en) | Multilayer ceramic electronic component and method for manufacturing multilayer ceramic electronic component | |
JP7196732B2 (en) | Multilayer ceramic capacitor and method for manufacturing the same | |
JP2018067568A (en) | Method of manufacturing multilayer ceramic capacitor | |
JP2020053577A (en) | Electronic component | |
JP2015057834A (en) | Multilayer ceramic capacitor | |
JP5960816B2 (en) | Multilayer ceramic capacitor | |
KR101952845B1 (en) | Multi-layer ceramic electronic part and method for manufacturing the same | |
JP2016082184A (en) | Multilayer ceramic capacitor and multilayer ceramic capacitor series including the same, and multilayer ceramic capacitor mounting body | |
JP2015053512A (en) | Multilayer ceramic capacitor | |
JP6531489B2 (en) | Method of manufacturing laminated ceramic electronic component | |
JP2014222782A (en) | Multilayer ceramic capacitor | |
JP2015043424A (en) | Multilayer ceramic capacitor | |
JP2016197645A (en) | Lamination capacitor | |
JP2016082183A (en) | Multilayer ceramic capacitor and multilayer ceramic capacitor series including the same, and multilayer ceramic capacitor mounting body | |
JP2005303029A (en) | Method of manufacturing laminated ceramic electronic part | |
JP2020167202A (en) | Multilayer ceramic capacitor | |
WO2010007878A1 (en) | Multilayer ceramic substrate and method for manufacturing the same |