JP2014216480A - Wiring board and electronic equipment - Google Patents

Wiring board and electronic equipment Download PDF

Info

Publication number
JP2014216480A
JP2014216480A JP2013092619A JP2013092619A JP2014216480A JP 2014216480 A JP2014216480 A JP 2014216480A JP 2013092619 A JP2013092619 A JP 2013092619A JP 2013092619 A JP2013092619 A JP 2013092619A JP 2014216480 A JP2014216480 A JP 2014216480A
Authority
JP
Japan
Prior art keywords
varistor
wiring
conductors
insulating substrate
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013092619A
Other languages
Japanese (ja)
Inventor
雅徳 案浦
Masanori Anura
雅徳 案浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013092619A priority Critical patent/JP2014216480A/en
Publication of JP2014216480A publication Critical patent/JP2014216480A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a wiring board which enables a plurality of wiring conductors to be applied with varistor voltages different from each other, being effective for miniaturizing.SOLUTION: A wiring board includes an insulating substrate 1 equipped with a main surface containing a plurality of mounting parts 1a, input/output terminals 2, 3 provided on an outside surface of the insulating substrate 1, a plurality of input wiring conductors 4a provided from the input terminal 2 to the plurality of mounting parts 1a, a plurality of wiring conductors 4 containing a plurality of output wiring conductors 4b provided from the plurality of mounting parts 1a to the output terminal 3, a varistor circuit 5 in the insulating substrate 1, and a plurality of connection conductors 6 in which at least a part of the varistor circuit 5 is connected in series. The plurality of wiring conductors 4 are connected parallel to each other through the plurality of connection conductors 6. Lengths of the varistor circuits 5 connected respectively to the middle of the plurality of connection conductors 6 are different from each other for each of the plurality of connection conductors 6.

Description

本発明は、発光素子等の電子部品が搭載される配線基板、および配線基板に電子部品が搭載されてなる電子装置に関する。   The present invention relates to a wiring board on which an electronic component such as a light emitting element is mounted, and an electronic device in which the electronic component is mounted on the wiring board.

発光ダイオード素子等の発光素子を含む電子部品が搭載される配線基板として、平板状等の絶縁基板の上面に電子部品の搭載部が設けられたものが多用されている。   As a wiring board on which an electronic component including a light emitting element such as a light emitting diode element is mounted, a circuit board in which an electronic component mounting portion is provided on an upper surface of a flat plate or the like is often used.

絶縁基板には、搭載部から下面等の外表面に設けられた入力端子および出力端子にかけて配線導体が設けられている。搭載部に電子部品が搭載され、電子部品が配線導体と電気的に接続されて電子装置となる。   A wiring conductor is provided on the insulating substrate from the mounting portion to the input terminal and the output terminal provided on the outer surface such as the lower surface. An electronic component is mounted on the mounting portion, and the electronic component is electrically connected to the wiring conductor to form an electronic device.

また、電子部品に対してサージ電圧等の過電圧が加わる可能性を低減するために、入力端子と出力端子との間で配線導体に対してバリスタ素子等の保護素子が並列に接続される場合がある。   In addition, in order to reduce the possibility that an overvoltage such as a surge voltage is applied to an electronic component, a protective element such as a varistor element may be connected in parallel to the wiring conductor between the input terminal and the output terminal. is there.

複数の電子部品が配線基板に搭載される場合には、複数の搭載部と、これらに対応した複数の配線導体とが絶縁基板に設けられる。   When a plurality of electronic components are mounted on a wiring board, a plurality of mounting portions and a plurality of wiring conductors corresponding to the mounting parts are provided on the insulating substrate.

特開2012−227454号公報JP 2012-227454 A 特開2008−270327号公報JP 2008-270327 A

複数個の電子部品において互いに降伏電圧等の耐電圧が異なる場合には、例えばそれぞれの降伏電圧に応じた複数個の保護素子が配線基板に実装されるため、その実装のスペースが必要になる。そのため、配線基板および電子装置としての小型化が難しいという問題点があった。   When the withstand voltages such as breakdown voltages are different among a plurality of electronic components, for example, a plurality of protective elements corresponding to the respective breakdown voltages are mounted on the wiring board, so that a mounting space is required. Therefore, there is a problem that it is difficult to reduce the size of the wiring board and the electronic device.

本発明の一つの態様の配線基板は、電子部品が搭載される複数の搭載部を含む主面を有する絶縁基板と、該絶縁基板の外表面に設けられた入力端子および出力端子と、前記入力端子から前記複数の搭載部にかけて設けられている複数の入力配線導体と、前記複数の搭載部から前記出力端子にかけて設けられている複数の出力配線導体とを含む複数の配線導体と、前記絶縁基板内に設けられた一つのバリスタ回路と、長さ方向の途中に前記バリスタ回路の少なくとも一部が直列に接続されている複数の接続導体とを備えており、前記複数の配線導体と前記複数の接続導体とが互いに並列に接続されており、前記複数の接続導体の途中にそれぞれ接続されている前記バリスタ回路の長さが、前記複数の接続導体毎に互いに異なっている。   A wiring board according to one aspect of the present invention includes an insulating substrate having a main surface including a plurality of mounting portions on which electronic components are mounted, an input terminal and an output terminal provided on an outer surface of the insulating substrate, and the input A plurality of wiring conductors including a plurality of input wiring conductors provided from the terminals to the plurality of mounting portions; a plurality of output wiring conductors provided from the plurality of mounting portions to the output terminals; and the insulating substrate One varistor circuit provided in the inside, and a plurality of connection conductors in which at least a part of the varistor circuit is connected in series in the middle of the length direction, the plurality of wiring conductors and the plurality of wiring conductors Connection conductors are connected in parallel to each other, and the lengths of the varistor circuits connected respectively in the middle of the plurality of connection conductors are different from each other for each of the plurality of connection conductors.

本発明の一つの態様の配線基板によれば、複数の配線導体を互いに並列に接続している複数の接続導体について、その長さ方向の途中に接続されたバリスタ回路の長さが互いに異なるため、複数の搭載部に搭載される複数の電子部品の降伏電圧が互いに異なっていたとしても、それに応じた降伏電圧(バリスタ電圧)を与えることができる。また、バリス
タ回路が一つで済むため、小型化に対して有効な配線基板を提供することができる。
According to the wiring board of one aspect of the present invention, the lengths of the varistor circuits connected in the middle of the length direction of the plurality of connecting conductors connecting the plurality of wiring conductors in parallel with each other are different from each other. Even if the breakdown voltages of the plurality of electronic components mounted on the plurality of mounting portions are different from each other, a breakdown voltage (varistor voltage) corresponding to the breakdown voltages can be applied. Further, since only one varistor circuit is required, it is possible to provide a wiring board effective for miniaturization.

(a)は本発明の実施形態の配線基板および電子装置を示す平面図であり、(b)は(a)のA−A線における断面図である。(A) is a top view which shows the wiring board and electronic device of embodiment of this invention, (b) is sectional drawing in the AA of (a). 図1に示す配線基板におけるバリスタ回路部分を拡大して模式的に示す断面図である。It is sectional drawing which expands and shows typically the varistor circuit part in the wiring board shown in FIG. 図1に示す配線基板における効果を説明するための模式図である。It is a schematic diagram for demonstrating the effect in the wiring board shown in FIG. (a)は図1に示す配線基板および電子装置の変形例を示す平面図であり、(b)は(a)のA−A線における断面図である。(A) is a top view which shows the modification of the wiring board and electronic device which are shown in FIG. 1, (b) is sectional drawing in the AA of (a).

本発明の実施形態の配線基板および電子装置を、添付の図面を参照して説明する。図1(a)は本発明の実施形態の配線基板および電子装置を示す平面図であり、図1(b)は図1(a)のA−A線における断面図である。図1に示す例において、配線基板は、電子部品の搭載部を有する電子部品搭載用の基板として使用される。   A wiring board and an electronic device according to an embodiment of the present invention will be described with reference to the accompanying drawings. FIG. 1A is a plan view showing a wiring board and an electronic device according to an embodiment of the present invention, and FIG. 1B is a cross-sectional view taken along line AA of FIG. In the example shown in FIG. 1, the wiring board is used as an electronic component mounting board having an electronic component mounting portion.

本実施形態の配線基板は、電子部品が搭載される複数の搭載部1aを含む主面を有する絶縁基板1と、絶縁基板1の外表面に設けられた入力端子2および出力端子3とを含んでいる。また、これらの入力端子2および出力端子3と搭載部1aとの間に複数の配線導体4が設けられている。複数の配線導体4は、複数の入力配線導体4aと複数の出力配線導体4bとを含んでいる。すなわち、複数の配線導体4は、それぞれに、入力端子2から各搭載部1aにかけて設けられている入力配線導体4aと、各搭載部1aから出力端子3にかけて設けられている出力配線導体4bとを含んでいる。この配線基板の複数の搭載部1aにそれぞれ電子部品7(複数の電子部品)が搭載されて、本発明の実施形態の電子装置が形成されている。   The wiring board of the present embodiment includes an insulating substrate 1 having a main surface including a plurality of mounting portions 1a on which electronic components are mounted, and an input terminal 2 and an output terminal 3 provided on the outer surface of the insulating substrate 1. It is out. A plurality of wiring conductors 4 are provided between the input terminal 2 and the output terminal 3 and the mounting portion 1a. The plurality of wiring conductors 4 include a plurality of input wiring conductors 4a and a plurality of output wiring conductors 4b. That is, each of the plurality of wiring conductors 4 includes an input wiring conductor 4a provided from the input terminal 2 to each mounting portion 1a and an output wiring conductor 4b provided from each mounting portion 1a to the output terminal 3. Contains. Electronic components 7 (a plurality of electronic components) are respectively mounted on the plurality of mounting portions 1a of the wiring board to form the electronic device according to the embodiment of the present invention.

また、絶縁基板1内には、一つのバリスタ回路5が設けられている。また、絶縁基板1の内部には、入力端子2から出力端子3にかけて複数の接続導体6が設けられている。接続導体6の長さ方向の途中には、バリスタ回路5の少なくとも一部が直列に接続されている。   A single varistor circuit 5 is provided in the insulating substrate 1. In addition, a plurality of connection conductors 6 are provided from the input terminal 2 to the output terminal 3 inside the insulating substrate 1. In the middle of the connecting conductor 6 in the length direction, at least a part of the varistor circuit 5 is connected in series.

また、複数の配線導体4を互いに並列に接続している複数の接続導体6について、その長さ方向の途中に接続されたバリスタ回路5の長さが互いに異なっている。そのため、複数の搭載部1aに搭載される複数の電子部品7の降伏電圧等の耐電圧が互いに異なっていたとしても、それに応じた降伏電圧(バリスタ電圧)を与えることができる。また、バリスタ回路5が一つで済むため、小型化に対して有効な配線基板を提供することができる。   Further, the lengths of the varistor circuits 5 connected in the middle of the length direction of the plurality of connection conductors 6 that connect the plurality of wiring conductors 4 in parallel to each other are different from each other. Therefore, even if the withstand voltages such as breakdown voltages of the plurality of electronic components 7 mounted on the plurality of mounting portions 1a are different from each other, a breakdown voltage (varistor voltage) corresponding to the breakdown voltage can be given. Further, since only one varistor circuit 5 is required, a wiring board effective for miniaturization can be provided.

なお、図1に示す例においては、複数(三つ)の搭載部1aに対応して複数(三つ)の配線導体4が設けられている。三つの配線導体4は、それぞれに入力配線導体4aと出力配線導体4bとからなる。すなわち、それぞれ三つの入力配線導体4aと出力配線導体4bとが設けられている。三つの配線導体4に対応して、三つの入力端子2および三つの出力端子3が設けられている。 この配線基板は、例えば複数の搭載部1aに複数の電子部品7が搭載される電子部品搭載用の基板として使用される。   In the example shown in FIG. 1, a plurality (three) of wiring conductors 4 are provided corresponding to a plurality (three) of mounting portions 1a. Each of the three wiring conductors 4 includes an input wiring conductor 4a and an output wiring conductor 4b. That is, three input wiring conductors 4a and output wiring conductors 4b are provided. Three input terminals 2 and three output terminals 3 are provided corresponding to the three wiring conductors 4. This wiring board is used as an electronic component mounting board on which a plurality of electronic components 7 are mounted on a plurality of mounting portions 1a, for example.

電子部品7としては、例えば、発光ダイオード、半導体レーザ等の発光素子、半導体集積回路素子(IC)、加速度センサ素子等のセンサ素子、および半導体基板の表面に微小な電子機械機構が形成されてなるマイクロマシン(いわゆるMEMS素子)等の種々の電子部品が挙げられる。   As the electronic component 7, for example, a light emitting element such as a light emitting diode or a semiconductor laser, a sensor element such as a semiconductor integrated circuit element (IC) or an acceleration sensor element, and a minute electromechanical mechanism are formed on the surface of a semiconductor substrate. Various electronic components such as a micromachine (so-called MEMS element) are exemplified.

以下、配線基板を形成している各部位について具体的に説明する。   Hereinafter, each part which forms the wiring board is demonstrated concretely.

絶縁基板1は、複数の電子部品7を搭載するための基体として機能している。絶縁基板1は、例えば酸化アルミニウム質焼結体や窒化アルミニウム質焼結体,ムライト質焼結体,ガラスセラミック焼結体等のセラミック焼結体によって形成されている。   The insulating substrate 1 functions as a base for mounting a plurality of electronic components 7. The insulating substrate 1 is formed of a ceramic sintered body such as an aluminum oxide sintered body, an aluminum nitride sintered body, a mullite sintered body, or a glass ceramic sintered body.

絶縁基板1は、例えば酸化アルミニウム質焼結体からなる場合であれば、酸化アルミニウムおよび酸化ケイ素等の原料粉末を適当な有機バインダおよび有機溶剤とともにシート状に成形した複数のセラミックグリーンシートを積層した後に焼成することによって製作されている。それぞれのセラミックグリーンシートが、絶縁基板1において絶縁層(符号なし)となる。   If the insulating substrate 1 is made of, for example, an aluminum oxide sintered body, a plurality of ceramic green sheets obtained by forming raw powders such as aluminum oxide and silicon oxide into a sheet shape together with an appropriate organic binder and an organic solvent are laminated. It is manufactured by firing later. Each ceramic green sheet becomes an insulating layer (no symbol) in the insulating substrate 1.

絶縁基板1の主面(図1に示す例では上面)には、複数の搭載部1aが設けられている。搭載部1aは、絶縁基板1の上面のうち発光素子等の電子部品7が搭載される部位であり、例えば図1に示すように電子部品7よりも平面視において少し大きい四角形状等の範囲である。   A plurality of mounting portions 1a are provided on the main surface of the insulating substrate 1 (upper surface in the example shown in FIG. 1). The mounting portion 1a is a portion on the upper surface of the insulating substrate 1 on which the electronic component 7 such as a light emitting element is mounted. For example, as shown in FIG. is there.

入力端子2および出力端子3は、配線基板を外部の電気回路(図示せず)に電気的に接続させるための部位である。入力端子2および出力端子3は、例えば平面視において四角形状、円形状、楕円形状またはこれらを組み合わせた形状等である。入力端子2および出力端子3が、導電性接続材(図示せず)を介して外部の電気回路に接続されることによって、配線基板と外部の電気回路とが互いに電気的に接続される。導電性接続材としては、例えばスズ−銀系はんだ等のはんだ、または導電性接着剤等が挙げられる。   The input terminal 2 and the output terminal 3 are parts for electrically connecting the wiring board to an external electric circuit (not shown). The input terminal 2 and the output terminal 3 have, for example, a quadrangular shape, a circular shape, an elliptical shape, or a combination thereof in plan view. By connecting the input terminal 2 and the output terminal 3 to an external electric circuit via a conductive connecting material (not shown), the wiring board and the external electric circuit are electrically connected to each other. Examples of the conductive connecting material include solder such as tin-silver solder, or a conductive adhesive.

入力端子2および出力端子3は、タングステン、モリブデン、銅、銀、パラジウム、金、白金、ニッケルおよびコバルト等の金属材料またはこれらの合金から適宜選択された金属材料によって形成されている。入力端子2および出力端子3は、例えばタングステンからなる場合であれば、タングステンの金属ペーストを絶縁基板1となるセラミックグリーンシートに所定パターンに塗布し、同時焼成することによって形成することができる。   The input terminal 2 and the output terminal 3 are made of a metal material such as tungsten, molybdenum, copper, silver, palladium, gold, platinum, nickel and cobalt, or a metal material appropriately selected from these alloys. If the input terminal 2 and the output terminal 3 are made of, for example, tungsten, they can be formed by applying a metal paste of tungsten to a ceramic green sheet to be the insulating substrate 1 in a predetermined pattern and simultaneously firing.

また、入力端子2から複数の搭載部1aにかけて複数の入力配線導体4aが設けられている。複数の搭載部1aから出力端子3にかけて複数の出力配線導体4bが設けられている。複数の入力配線導体4aのうち一つの入力配線導体4aと、複数の出力配線導体4bのうち一つの出力配線導体4bとが対になって一つの配線導体4を構成している。この場合、一つの配線導体4が、搭載部1aにおいて二つに分かれているとみなすこともできる。入力配線導体4aと出力配線導体4bとは、搭載部1aに電子部品7が搭載されたときに、その電子部品7を介して互いに電気的に接続される。言い換えれば、入力端子2から電子部品7を経て出力端子3に至る一つの導電路が、配線導体4によって形成される。   A plurality of input wiring conductors 4a are provided from the input terminal 2 to the plurality of mounting portions 1a. A plurality of output wiring conductors 4 b are provided from the plurality of mounting portions 1 a to the output terminal 3. One input wiring conductor 4a among the plurality of input wiring conductors 4a and one output wiring conductor 4b among the plurality of output wiring conductors 4b are paired to constitute one wiring conductor 4. In this case, it can be considered that one wiring conductor 4 is divided into two in the mounting portion 1a. The input wiring conductor 4a and the output wiring conductor 4b are electrically connected to each other via the electronic component 7 when the electronic component 7 is mounted on the mounting portion 1a. In other words, one conductive path from the input terminal 2 through the electronic component 7 to the output terminal 3 is formed by the wiring conductor 4.

なお、入力配線導体4aおよび出力配線導体4bのうち搭載部1aに位置している部分は、それぞれ四角形状等のパターンとなって他の部分よりも幅が広くなっている。これにより、配線導体4に対するボンディングワイヤ8等の接続が容易になっている。このような入力および出力配線導体4a、4bの端部分は、電子部品7がボンディングワイヤ8等の導電性接続材を介して電気的に接続されるパッド4cとして機能する。   In addition, the part located in the mounting part 1a among the input wiring conductor 4a and the output wiring conductor 4b becomes a pattern, such as a square shape, and is wider than the other parts. Thereby, connection of the bonding wire 8 etc. with respect to the wiring conductor 4 becomes easy. Such end portions of the input and output wiring conductors 4a and 4b function as pads 4c to which the electronic component 7 is electrically connected via a conductive connecting material such as a bonding wire 8.

また、配線導体4は、例えば複数の絶縁層の層間に沿って延びる回路パターン状の部分(符号なし)、および絶縁層を厚み方向に貫通する貫通導体(ビア導体)(符号なし)を含んでいる。   Further, the wiring conductor 4 includes, for example, a circuit pattern-like portion (no symbol) extending along a plurality of insulating layers, and a through conductor (via conductor) (no symbol) penetrating the insulating layer in the thickness direction. Yes.

配線導体4および接続導体6は、例えば上記入力端子2および出力端子3と同様の材料
を用い、同様の方法で形成することができる。また、配線導体4および接続導体6のうち絶縁基板1の外表面に露出する部位および入出力端子2、3には、ニッケルおよび金等のめっき層が被着されていてもよい。めっき層によって配線導体4および接続導体6の酸化がより効果的に抑制される。また、配線導体4(特にパッド4c)および入出力端子2、3に対するはんだの濡れ性およびボンディングワイヤ8のボンディング性等の特性が向上する。
The wiring conductor 4 and the connection conductor 6 can be formed by the same method using the same material as the input terminal 2 and the output terminal 3, for example. Further, a portion of the wiring conductor 4 and the connecting conductor 6 exposed on the outer surface of the insulating substrate 1 and the input / output terminals 2 and 3 may be coated with a plating layer such as nickel and gold. Oxidation of the wiring conductor 4 and the connection conductor 6 is more effectively suppressed by the plating layer. In addition, characteristics such as the wettability of solder with respect to the wiring conductor 4 (particularly the pad 4 c) and the input / output terminals 2 and 3 and the bonding property of the bonding wire 8 are improved.

バリスタ回路5は、例えば図2に示すように、酸化亜鉛等の非直線性抵抗を有する材料からなる一つのバリスタ層5aと、そのバリスタ層5aの少なくとも一部を間に挟んで互いに対向し合う複数対のバリスタ電極5bとを含んでいる。この対向し合ういずれかの対のバリスタ電極5bに接続導体6が接続されて、接続導体6とバリスタ回路5とが互いに直列に接続されている。なお、図2は、図1に示す配線基板におけるバリスタ回路5の部分を拡大して模式的に示す断面図である。図2において、図1と同様の部位には同様の符号を付している。   For example, as shown in FIG. 2, the varistor circuit 5 opposes one varistor layer 5a made of a material having nonlinear resistance such as zinc oxide and at least a part of the varistor layer 5a. A plurality of pairs of varistor electrodes 5b. The connection conductor 6 is connected to the pair of varistor electrodes 5b facing each other, and the connection conductor 6 and the varistor circuit 5 are connected in series with each other. FIG. 2 is a cross-sectional view schematically showing an enlarged portion of the varistor circuit 5 in the wiring board shown in FIG. In FIG. 2, the same reference numerals are given to the same parts as in FIG.

複数対のバリスタ電極5bは、一つの一方(例えば出力側)の電極に対して複数の他方の電極(例えば入力側)がそれぞれに対向して構成されている。複数の他方の電極のそれぞれと一方の電極との間の距離(つまり電極間に介在するバリスタ層5aの厚さ)T1〜T3は互いに異なっている。このバリスタ層5aの厚さT1〜T3に応じて互いに異なるバリスタ電圧を有するバリスタ回路5が形成され、これらのバリスタ回路5が複数の接続導体6に直列に接続される。複数の他方の電極は、平面透視において互いに重なり合わないように配置されている。   The plurality of pairs of varistor electrodes 5b are configured such that a plurality of other electrodes (for example, the input side) face each other with respect to one electrode (for example, the output side). The distance between each of the other electrodes and the one electrode (that is, the thickness of the varistor layer 5a interposed between the electrodes) T1 to T3 is different from each other. Varistor circuits 5 having different varistor voltages are formed according to the thicknesses T1 to T3 of the varistor layer 5a, and these varistor circuits 5 are connected in series to a plurality of connecting conductors 6. The plurality of other electrodes are arranged so as not to overlap each other in plan perspective.

これらの接続導体6のそれぞれが、複数の配線導体4に対してそれぞれ並列に接続されている。一つの配線導体4に対する一つの接続導体6の接続位置は、その配線導体4のうち入力配線導体4aおよび出力配線導体4bそれぞれ一か所ずつである。言い換えれば、一つの接続導体6は、搭載部1aを間に含む位置において一つの配線導体4に並列に接続されている。接続導体6は、その両端において配線導体4と接続されており、この接続導体6の長さ方向の途中にバリスタ回路5の少なくとも一部が直列に接続されている。すなわち、複数の搭載部1aに複数の電子部品7が搭載されたときに、複数の電子部品7とバリスタ回路5とが互いに並列に接続される。   Each of these connection conductors 6 is connected in parallel to each of the plurality of wiring conductors 4. One connection conductor 6 is connected to one wiring conductor 4 at one input wiring conductor 4a and one output wiring conductor 4b. In other words, one connection conductor 6 is connected in parallel to one wiring conductor 4 at a position including the mounting portion 1a. The connection conductor 6 is connected to the wiring conductor 4 at both ends thereof, and at least a part of the varistor circuit 5 is connected in series in the middle of the connection conductor 6 in the length direction. That is, when the plurality of electronic components 7 are mounted on the plurality of mounting portions 1a, the plurality of electronic components 7 and the varistor circuit 5 are connected in parallel to each other.

この場合、複数の接続導体6の途中にそれぞれ接続されているバリスタ回路5の長さが、複数の接続導体6毎に互いに異なっていることから、接続導体6毎にバリスタ電圧が異なっている。そのため、搭載部1aに搭載される電子部品7の降伏電圧に応じて、その搭載部1aから延びる配線導体4と並列に接続される接続導体6におけるバリスタ回路5の長さを調節することができる。これにより、電子部品7の降伏電圧に応じてバリスタ電圧が設定された接続導体6が配線導体4と並列に接続され、電子部品に対して過電圧が作用することが効果的に抑制される。   In this case, since the lengths of the varistor circuits 5 respectively connected in the middle of the plurality of connection conductors 6 are different from each other for each of the plurality of connection conductors 6, the varistor voltage is different for each connection conductor 6. Therefore, the length of the varistor circuit 5 in the connection conductor 6 connected in parallel with the wiring conductor 4 extending from the mounting portion 1a can be adjusted according to the breakdown voltage of the electronic component 7 mounted on the mounting portion 1a. . Thereby, the connection conductor 6 in which the varistor voltage is set according to the breakdown voltage of the electronic component 7 is connected in parallel with the wiring conductor 4, and the overvoltage is effectively suppressed from acting on the electronic component.

この場合、上記のようにバリスタ回路が一つ(一つのバリスタ層5および電極)で済むため、配線基板としての小型化が容易である。バリスタ層5は、上記のように酸化亜鉛からなり、例えば、酸化亜鉛のペーストを絶縁基板1となるセラミックグリーンシートにあらかじめ設けておいた貫通部(符号なし)内に充填し、同時焼成することによって、形成することができる。また、絶縁基板1の厚み方向に延びるバリスタ層5の厚み方向において複数の接続導体6の接続位置を互いに異ならせることによって、接続導体6に接続されるバリスタ回路5の長さを互いに異なるものとすることができるため、特に平面視における絶縁基板1の小型化に有効である。   In this case, since only one varistor circuit (one varistor layer 5 and electrode) is required as described above, it is easy to reduce the size of the wiring board. The varistor layer 5 is made of zinc oxide as described above. For example, a paste of zinc oxide is filled in a through portion (not indicated) provided in advance in a ceramic green sheet to be the insulating substrate 1 and is fired simultaneously. Can be formed. Further, by making the connection positions of the plurality of connection conductors 6 different in the thickness direction of the varistor layer 5 extending in the thickness direction of the insulating substrate 1, the lengths of the varistor circuits 5 connected to the connection conductor 6 are different from each other. Therefore, it is effective for reducing the size of the insulating substrate 1 in plan view.

バリスタ電極5bは、例えば接続導体6と同様の材料を用い、同様の方法で形成するこ
とができる。バリスタ電極5bは、接続導体6と一体化されたもの(接続導体6の端部がバリスタ層内に入り込んでバリスタ電極となっているもの)でも構わない。
The varistor electrode 5b can be formed by the same method using the same material as the connection conductor 6, for example. The varistor electrode 5b may be integrated with the connection conductor 6 (the end of the connection conductor 6 enters the varistor layer to form a varistor electrode).

なお、一つのバリスタ回路5に含まれるバリスタ層5aは、複数のサブレイヤー5aaが互いに積層されたものであってもよい。この場合、それぞれのサブレイヤー5aaは、一つの絶縁層に対応している。すなわち、複数の絶縁層(セラミックグリーンシート)に設けられた複数のサブレイヤー5aaが互いに積層されて一つのバリスタ層5aとなっている。なお、図2に示す例においては、3層のサブレイヤーが積層されて一つのバリスタ層5aが形成されている。それぞれのサブレイヤー5aaは、例えば各絶縁層に設けられていて、絶縁層の厚みの整数倍の厚みになっている。   Note that the varistor layer 5a included in one varistor circuit 5 may be formed by stacking a plurality of sublayers 5aa. In this case, each sublayer 5aa corresponds to one insulating layer. That is, a plurality of sublayers 5aa provided on a plurality of insulating layers (ceramic green sheets) are laminated to form one varistor layer 5a. In the example shown in FIG. 2, one varistor layer 5a is formed by stacking three sublayers. Each sublayer 5aa is provided in each insulating layer, for example, and has a thickness that is an integral multiple of the thickness of the insulating layer.

バリスタ回路5は、酸化亜鉛からなるバリスタ層5aとバリスタ電極5bとを含む者に限らず、他の形態であってもよい。例えば、チタン酸ストロンチウムまたは炭化珪素等の非直線性抵抗を有する材料からなる回路が挙げられる。   The varistor circuit 5 is not limited to a person including the varistor layer 5a made of zinc oxide and the varistor electrode 5b, and may take other forms. For example, the circuit which consists of material which has nonlinear resistance, such as strontium titanate or silicon carbide, is mentioned.

電子部品7の降伏電圧は、例えば電子部品7が発光ダイオード(LED)等の発光素子の場合であれば、発光する色毎に異なる。いわゆるフルカラーのLED表示装置用に配線基板が用いられる場合であれば、RGB(赤、緑、青)3色に対応した三つの発光素子(電子部品7)が搭載される。そのため、少なくとも互いに異なる三つの降伏電圧に対応したバリスタ電圧が必要になる。これに対して、上記配線基板では、接続回路6と直列に接続されるバリスタ回路5の長さ、例えば互いに対向し合う一対のバリスタ電極5b同士の間のバリスタ層5aの厚さの調整により、異なるバリスタ電圧を各搭載部1aの電子部品7に接続できる。したがって、例えば互いに異なるバリスタ電圧を有する三つのバリスタ素子(図示せず)を配線基板に実装するような必要はなく、配線基板としての小型化が容易である。   If the electronic component 7 is a light emitting element such as a light emitting diode (LED), for example, the breakdown voltage of the electronic component 7 is different for each color to emit light. If a wiring board is used for a so-called full-color LED display device, three light emitting elements (electronic components 7) corresponding to three colors of RGB (red, green, blue) are mounted. Therefore, varistor voltages corresponding to at least three different breakdown voltages are required. On the other hand, in the wiring board, by adjusting the length of the varistor circuit 5 connected in series with the connection circuit 6, for example, the thickness of the varistor layer 5a between the pair of varistor electrodes 5b facing each other, Different varistor voltages can be connected to the electronic component 7 of each mounting portion 1a. Therefore, for example, it is not necessary to mount three varistor elements (not shown) having different varistor voltages on the wiring board, and it is easy to miniaturize the wiring board.

なお、図2に示す例においては、電子部品7としてRGB三つの発光ダイオード(LED)が配線基板に搭載されている。降伏電圧が高い順に、青色LED(約3.5V)、緑色
LED(約2.1V)および赤色LED(約1.4V)であり、この順に、バリスタ回路5の長さ、つまりバリスタ層5aの厚さが小さくなっている。
In the example shown in FIG. 2, RGB three light emitting diodes (LEDs) are mounted on the wiring board as the electronic component 7. In order of increasing breakdown voltage, there are a blue LED (about 3.5 V), a green LED (about 2.1 V), and a red LED (about 1.4 V). In this order, the length of the varistor circuit 5, that is, the thickness of the varistor layer 5a. It is getting smaller.

配線基板に発光素子等の複数の電子部品7が搭載され、それぞれの電子部品7が配線導体4と電気的に接続された後、必要に応じて電子部品7の封止等が行われて、発光装置等の電子装置が製作される。電子装置について、外部の電気回路から入力端子2から入力配線導体4aを経て電子部品7に電流が供給される。この電流によって電子部品7において発光等の動作が行われる。動作に伴い電圧降下した電流が、出力配線導体4bを経て出力端子3から外部の電気回路に戻る。   A plurality of electronic components 7 such as light emitting elements are mounted on the wiring board, and after each electronic component 7 is electrically connected to the wiring conductor 4, the electronic component 7 is sealed as necessary. Electronic devices such as light emitting devices are manufactured. As for the electronic device, a current is supplied from an external electric circuit to the electronic component 7 from the input terminal 2 through the input wiring conductor 4a. With this current, an operation such as light emission is performed in the electronic component 7. The current that has dropped due to the operation returns from the output terminal 3 to the external electric circuit via the output wiring conductor 4b.

この場合、例えばスイッチのオン−オフまたは静電気の放電等に伴い配線導体4(入力配線導体4aと出力配線導体4bとの間)に大きな過電圧が作用したとき、バリスタ回路5における電気抵抗が急激に低下し、バリスタ回路側に電圧が作用するとともに電流が流れる。これにより、配線導体4に電気的に接続された電子部品7に過電圧が作用することが抑制され、過電圧による電子部品の電気的な破壊が抑制される。   In this case, for example, when a large overvoltage is applied to the wiring conductor 4 (between the input wiring conductor 4a and the output wiring conductor 4b) due to on / off of the switch or discharge of static electricity, the electrical resistance in the varistor circuit 5 suddenly increases. The voltage is applied to the varistor circuit side and a current flows. Thereby, it is suppressed that an overvoltage acts on the electronic component 7 electrically connected to the wiring conductor 4, and an electrical breakdown of the electronic component due to the overvoltage is suppressed.

図3に示す例を用いて、一つの電子部品7およびこれに接続された配線導体4等を挙げて具体的に説明する。図3(a)に示すように、入力端子2と出力端子3との間で過電圧が作用していないときには、電流は、実線で示すように、配線導体4に従って入力配線導体4aから電子部品7および出力配線導体4bを通って出力端子3に流れる。この場合には、破線で示す接続導体6には電流が流れない。これに対して、図3(b)に示すように、入力端子2と出力端子3との間で過電圧が作用したときには、電流は、実線で示すよう
に、入力配線導体4aから接続導体6、バリスタ回路5および出力配線導体4bを通って出力端子3に流れる。この場合には破線で示す配線導体4の一部(破線部分)およびボンディングワイヤ8には電流が流れず、電子部品7には電流が流れない。なお、図3は、図1に示す配線基板における効果を説明するための模式図(要部断面図)である。図3において図1と同様の部位には同様の符号を付している。
With reference to the example shown in FIG. 3, one electronic component 7 and the wiring conductor 4 connected thereto will be described specifically. As shown in FIG. 3A, when an overvoltage is not acting between the input terminal 2 and the output terminal 3, the current flows from the input wiring conductor 4a to the electronic component 7 according to the wiring conductor 4, as shown by a solid line. And flows to the output terminal 3 through the output wiring conductor 4b. In this case, no current flows through the connection conductor 6 indicated by a broken line. On the other hand, as shown in FIG. 3B, when an overvoltage is applied between the input terminal 2 and the output terminal 3, the current flows from the input wiring conductor 4a to the connection conductor 6, as shown by the solid line. It flows to the output terminal 3 through the varistor circuit 5 and the output wiring conductor 4b. In this case, no current flows through part of the wiring conductor 4 (broken line portion) indicated by the broken line and the bonding wire 8, and no current flows through the electronic component 7. FIG. 3 is a schematic diagram (main part cross-sectional view) for explaining the effect of the wiring board shown in FIG. In FIG. 3, the same parts as those in FIG.

なお、電子部品7が発光素子の場合であれば、例えば蛍光材を含有した透光性の樹脂材等の封止材(図示せず)によって複数の搭載部1aに搭載された複数の電子部品7が封止される。これにより、電子部品が外気から保護され、また蛍光材を介した外部への発光が行なわれる。   If the electronic component 7 is a light emitting element, a plurality of electronic components mounted on the plurality of mounting portions 1a by a sealing material (not shown) such as a translucent resin material containing a fluorescent material, for example. 7 is sealed. Thereby, the electronic component is protected from the outside air, and light is emitted to the outside through the fluorescent material.

図3は、図1に示す配線基板の変形例を示す断面図である。図3において図1と同様の部位には同様の符号を付している。図3に示す例において、一つの出力端子3に複数の配線導体4(出力配線導体4b)がまとめて接続されている。また、出力配線導体4bの一部と接続導体6の一部とが互いに兼用されている。この場合には、配線基板の小型化に対して有効である。また、絶縁基板1内における配線導体4の引き回しスペースの確保がより容易である。   FIG. 3 is a cross-sectional view showing a modification of the wiring board shown in FIG. In FIG. 3, the same parts as those in FIG. In the example shown in FIG. 3, a plurality of wiring conductors 4 (output wiring conductors 4 b) are collectively connected to one output terminal 3. Further, a part of the output wiring conductor 4b and a part of the connection conductor 6 are also used. This is effective for reducing the size of the wiring board. Moreover, it is easier to secure a space for routing the wiring conductor 4 in the insulating substrate 1.

なお、複数の配線導体4(入力接続導体4a)が一つの入力端子(図示せず)にまとめて接続されていてもよい。複数の配線導体4が一つの入出力端子2、3に接続される場合には、導通抵抗等を考慮して、その入出力端子に接続される貫通導体(ビア導体)の数を増やしたり、平面視での断面積を大きくしたり、あるいはその入出力端子(3)そのものの平面視における大きさを、一つの配線導体4が接続される入出力端子2、3の平面視における大きさよりも大きくしておくことが好ましい。   In addition, the some wiring conductor 4 (input connection conductor 4a) may be collectively connected to one input terminal (not shown). When a plurality of wiring conductors 4 are connected to one input / output terminal 2 or 3, the number of through conductors (via conductors) connected to the input / output terminals is increased in consideration of conduction resistance or the like, The sectional area in plan view is increased, or the size of the input / output terminal (3) itself in plan view is larger than the size in plan view of the input / output terminals 2 and 3 to which one wiring conductor 4 is connected. It is preferable to keep it large.

なお、配線導体4は、入力配線導体4aおよび出力配線導体5以外に他の配線導体(図示せず)を含んでいても構わない。他の配線導体としては、例えば複数の搭載部2同士の間を電気的に接続する内部導体等が含まれる。   The wiring conductor 4 may include other wiring conductors (not shown) in addition to the input wiring conductor 4 a and the output wiring conductor 5. Other wiring conductors include, for example, an internal conductor that electrically connects the plurality of mounting portions 2 to each other.

本発明の配線基板は、上記実施の形態の例に限定されるものではなく本発明の要旨を逸脱しない範囲であれば種々の変更が可能である。   The wiring board of the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the gist of the present invention.

例えば、バリスタ回路5のバリスタ層5aは、その全部が絶縁基板1の内部に位置している必要はなく、上端部分および下端部分の少なくとも一方が絶縁基板1の上面または下面に露出していても構わない。また、バリスタ電極5bの一部が絶縁基板1の主面に露出していてもよい。バリスタ電極5bが絶縁基板1の主面に露出する場合には、その露出表面にニッケルおよび金等のめっき層が被着されていることが好ましい。   For example, the varistor layer 5 a of the varistor circuit 5 does not have to be entirely located inside the insulating substrate 1, and at least one of the upper end portion and the lower end portion is exposed on the upper surface or the lower surface of the insulating substrate 1. I do not care. A part of the varistor electrode 5 b may be exposed on the main surface of the insulating substrate 1. When the varistor electrode 5b is exposed on the main surface of the insulating substrate 1, it is preferable that a plating layer such as nickel and gold is deposited on the exposed surface.

1・・・絶縁基板
1a・・搭載部
2・・・入力端子
3・・・出力端子
4・・・配線導体
4a・・・入力配線導体
4b・・・出力配線導体
5・・・バリスタ回路
5a・・・バリスタ層
5aa・・・サブレイヤー
5b・・・バリスタ電極
6・・・接続導体
7・・・電子部品
8・・・ボンディングワイヤ
DESCRIPTION OF SYMBOLS 1 ... Insulation board | substrate 1a .... Mounting part 2 ... Input terminal 3 ... Output terminal 4 ... Wiring conductor 4a ... Input wiring conductor 4b ... Output wiring conductor 5 ... Varistor circuit 5a ... Varistor layer 5aa ... Sublayer 5b ... Varistor electrode 6 ... Connection conductor 7 ... Electronic component 8 ... Bonding wire

Claims (4)

電子部品が搭載される複数の搭載部を含む主面を有する絶縁基板と、
該絶縁基板の外表面に設けられた入力端子および出力端子と、
前記入力端子から前記複数の搭載部にかけて設けられている複数の入力配線導体と、前記複数の搭載部から前記出力端子にかけて設けられている複数の出力配線導体とを含む複数の配線導体と、
前記絶縁基板内に設けられた一つのバリスタ回路と、
長さ方向の途中に前記バリスタ回路の少なくとも一部が直列に接続されている複数の接続導体とを備えており、
前記複数の配線導体に前記複数の接続導体がそれぞれ並列に接続されており、
前記複数の接続導体の途中にそれぞれ接続されている前記バリスタ回路の長さが、前記複数の接続導体毎に互いに異なっていることを特徴とする配線基板。
An insulating substrate having a main surface including a plurality of mounting portions on which electronic components are mounted;
An input terminal and an output terminal provided on the outer surface of the insulating substrate;
A plurality of wiring conductors including a plurality of input wiring conductors provided from the input terminal to the plurality of mounting portions; and a plurality of output wiring conductors provided from the plurality of mounting portions to the output terminal;
One varistor circuit provided in the insulating substrate;
A plurality of connection conductors, wherein at least a part of the varistor circuit is connected in series in the middle of the length direction,
The plurality of connection conductors are connected in parallel to the plurality of wiring conductors,
A length of the varistor circuit connected in the middle of the plurality of connection conductors is different for each of the plurality of connection conductors.
前記バリスタ回路が、前記絶縁基板の内部に設けられた非直線性抵抗を有する材料からなる一つのバリスタ層と、該バリスタ層の少なくとも一部を間に挟んで互いに対向し合う複数対のバリスタ電極とを含んでおり、
該バリスタ電極と前記接続導体とが直接に接続されていることを特徴とする請求項1記載の配線基板。
The varistor circuit includes one varistor layer made of a material having nonlinear resistance provided inside the insulating substrate, and a plurality of pairs of varistor electrodes facing each other with at least a part of the varistor layer interposed therebetween. And
2. The wiring board according to claim 1, wherein the varistor electrode and the connection conductor are directly connected.
前記電子部品が発光素子であり、
前記発光素子の降伏電圧が大きいほど、前記接続導体の長さ方向の途中に含まれている前記バリスタ回路の長さが長いことを特徴とする請求項1記載の配線基板。
The electronic component is a light emitting element;
The wiring board according to claim 1, wherein the varistor circuit included in the middle of the connection conductor is longer as the breakdown voltage of the light emitting element is higher.
請求項1記載の配線基板と、
前記複数の搭載部に搭載された複数の電子部品とを備えることを特徴とする電子装置。
The wiring board according to claim 1;
An electronic apparatus comprising: a plurality of electronic components mounted on the plurality of mounting portions.
JP2013092619A 2013-04-25 2013-04-25 Wiring board and electronic equipment Pending JP2014216480A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013092619A JP2014216480A (en) 2013-04-25 2013-04-25 Wiring board and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013092619A JP2014216480A (en) 2013-04-25 2013-04-25 Wiring board and electronic equipment

Publications (1)

Publication Number Publication Date
JP2014216480A true JP2014216480A (en) 2014-11-17

Family

ID=51941970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013092619A Pending JP2014216480A (en) 2013-04-25 2013-04-25 Wiring board and electronic equipment

Country Status (1)

Country Link
JP (1) JP2014216480A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016225405A (en) * 2015-05-28 2016-12-28 日立金属株式会社 Sintered body for zinc oxide-based varistor, multilayer substrate including the same, and manufacturing method thereof
JP2016225406A (en) * 2015-05-28 2016-12-28 日立金属株式会社 Sintered body for zinc oxide-based varistor, multilayer substrate including the same, and manufacturing method thereof
JP2016225404A (en) * 2015-05-28 2016-12-28 日立金属株式会社 Sintered body for zinc oxide-based varistor, multilayer substrate including the same, and manufacturing method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55149903U (en) * 1979-04-12 1980-10-29
JPS62131411A (en) * 1985-12-02 1987-06-13 キヤノン株式会社 Manufacture of ceramics
JPS62197286U (en) * 1986-06-05 1987-12-15
JPH04125902A (en) * 1990-09-17 1992-04-27 Nec Corp Three-terminal multilayered chip varistor
JPH08279667A (en) * 1995-04-06 1996-10-22 Murata Mfg Co Ltd Flexible board
JP2013058617A (en) * 2011-09-08 2013-03-28 Kyocera Corp Mounting substrate and light emitting device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55149903U (en) * 1979-04-12 1980-10-29
JPS62131411A (en) * 1985-12-02 1987-06-13 キヤノン株式会社 Manufacture of ceramics
JPS62197286U (en) * 1986-06-05 1987-12-15
JPH04125902A (en) * 1990-09-17 1992-04-27 Nec Corp Three-terminal multilayered chip varistor
JPH08279667A (en) * 1995-04-06 1996-10-22 Murata Mfg Co Ltd Flexible board
JP2013058617A (en) * 2011-09-08 2013-03-28 Kyocera Corp Mounting substrate and light emitting device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016225405A (en) * 2015-05-28 2016-12-28 日立金属株式会社 Sintered body for zinc oxide-based varistor, multilayer substrate including the same, and manufacturing method thereof
JP2016225406A (en) * 2015-05-28 2016-12-28 日立金属株式会社 Sintered body for zinc oxide-based varistor, multilayer substrate including the same, and manufacturing method thereof
JP2016225404A (en) * 2015-05-28 2016-12-28 日立金属株式会社 Sintered body for zinc oxide-based varistor, multilayer substrate including the same, and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP5132404B2 (en) Semiconductor light emitting device
US20110261536A1 (en) Electronic Component Assembly Comprising a Varistor and a Semiconductor Component
WO2010101079A1 (en) Light-emitting apparatus, light-emitting apparatus unit, and light-emitting apparatus production method
JP5813227B2 (en) Manufacturing method of electronic device
JP2011523778A (en) Electrical component assembly
US20110221037A1 (en) Electronic Component Arrangement Comprising a Varistor and a Semiconductor Component
JP6117809B2 (en) ESD protection device and device comprising ESD protection device and LED
JP2008227139A (en) Electrostatic countermeasure component and light-emitting diode group employing the same
JP2014086630A (en) Light-emitting element mounting component and light-emitting device
JP2007088173A (en) Laminated chip varistor and method for manufacturing electronic apparatus
WO2006035626A1 (en) Light-emitting unit
JP2014216480A (en) Wiring board and electronic equipment
US20080225449A1 (en) Electrostatic discharge protection component, and electronic component module using the same
US20080224816A1 (en) Electrostatic discharge protection component, and electronic component module using the same
JP2008270327A (en) Electrostatic discharge protecting component and light-emitting diode module using the same
JP6642552B2 (en) Light emitting device
JP2019083328A (en) LED carrier
CN109075133B (en) Electronic component mounting substrate, electronic device, and electronic module
JP2008270325A (en) Electrostatic discharge protective component and light-emitting diode module using the same
JP2013219071A (en) Light-emitting element mounting component and light-emitting device
JP2008227137A (en) Electrostatic countermeasure component and light-emitting diode module using the same
JP5590966B2 (en) Fuse device and circuit board
JP6224473B2 (en) Wiring board, electronic device and electronic module
JP6959785B2 (en) Circuit boards, electronic components and electronic modules
JP2010073734A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170530

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171128