JP2014207322A - Manufacturing method of component built-in printed wiring board, and component built-in printed wiring board - Google Patents
Manufacturing method of component built-in printed wiring board, and component built-in printed wiring board Download PDFInfo
- Publication number
- JP2014207322A JP2014207322A JP2013083975A JP2013083975A JP2014207322A JP 2014207322 A JP2014207322 A JP 2014207322A JP 2013083975 A JP2013083975 A JP 2013083975A JP 2013083975 A JP2013083975 A JP 2013083975A JP 2014207322 A JP2014207322 A JP 2014207322A
- Authority
- JP
- Japan
- Prior art keywords
- component
- filler
- electronic component
- adhesive layer
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000945 filler Substances 0.000 claims abstract description 94
- 239000012790 adhesive layer Substances 0.000 claims abstract description 77
- 239000000463 material Substances 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 239000011888 foil Substances 0.000 claims abstract description 31
- 239000010410 layer Substances 0.000 claims abstract description 22
- 239000002245 particle Substances 0.000 claims abstract description 17
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 31
- 238000012545 processing Methods 0.000 claims description 17
- 230000001678 irradiating effect Effects 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract description 4
- 238000004806 packaging method and process Methods 0.000 abstract 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 20
- 238000007747 plating Methods 0.000 description 19
- 239000000853 adhesive Substances 0.000 description 13
- 230000001070 adhesive effect Effects 0.000 description 13
- 239000011889 copper foil Substances 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 238000000059 patterning Methods 0.000 description 5
- 238000007639 printing Methods 0.000 description 4
- 238000003672 processing method Methods 0.000 description 4
- 238000003475 lamination Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004760 aramid Substances 0.000 description 1
- 229920003235 aromatic polyamide Polymers 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000009182 swimming Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、部品内蔵プリント配線板、さらに詳しくは、表面実装型の電子部品が内蔵され、内蔵された電子部品と外側の配線層とを電気的に接続するビアが設けられた部品内蔵プリント配線板の製造方法、および部品内蔵プリント配線板に関する。 The present invention relates to a printed wiring board with a built-in component, and more specifically, a printed wiring board with a built-in component in which a surface-mount type electronic component is built and a via is provided to electrically connect the built-in electronic component and an outer wiring layer. The present invention relates to a board manufacturing method and a component built-in printed wiring board.
近年のエレクトロニクス機器の小型化、薄型化および高機能化に伴って、プリント配線板に電子部品を高密度実装し、プリント配線板の高機能化を推進しようとする動きが益々強くなっている。このような状況の中、電子部品を内部に埋め込んだ部品内蔵プリント配線板が知られている。 Along with the recent downsizing, thinning, and high functionality of electronic devices, there has been an increasing trend to increase the functionality of printed wiring boards by mounting electronic components on printed wiring boards at high density. Under such circumstances, a component built-in printed wiring board in which electronic components are embedded is known.
部品内蔵プリント配線板では、半導体チップやコンデンサなどの電子部品が内部に埋め込まれるため、プリント配線板の面積を削減することができる。また、通常のプリント配線板の場合と比較して、電子部品を配置する自由度が高まることから、複数の電子部品を最短距離で接続することが可能となる。その結果、寄生インダクタンス等が減少し、高周波特性の改善なども見込まれる。 In the component built-in printed wiring board, since electronic components such as a semiconductor chip and a capacitor are embedded inside, the area of the printed wiring board can be reduced. In addition, since the degree of freedom for arranging electronic components is increased as compared with the case of a normal printed wiring board, a plurality of electronic components can be connected at the shortest distance. As a result, parasitic inductance and the like are reduced, and high-frequency characteristics can be improved.
上記部品内蔵プリント配線板においては、内蔵された電子部品と外側の配線層とを電気的に接続するビアの接続信頼性を確保することが歩留まりを向上させる上で重要である。 In the component built-in printed wiring board, securing the connection reliability of vias that electrically connect the built-in electronic component and the outer wiring layer is important in improving the yield.
特許文献1では、厚みの異なる複数の電子部品を内蔵する部品内蔵プリント配線板において、基板に設けた凹部やスペーサ部材を用いて電子部品の高さを揃え、ビアの深さを一定に揃えることで、歩留まりを改善する手法が記載されている。
In
しかしながら、特許文献1の手法を採った場合、基板に凹部を設けたり、スペーサを固定したりする必要があるため、製造工程が煩雑となり、製造コストが上昇するおそれがある。
However, when the method of
また、ビアの深さを一定に揃えたとしても、電子部品の搭載位置精度が確保されなければ、ビアの接続信頼性を確保できず、歩留まりを向上させることはできない。このことについて、図4を参照して詳しく説明する。図4は、従来の部品内蔵プリント配線板の製造方法を説明するための工程断面図を示している。 Even if the depth of the via is made constant, unless the mounting position accuracy of the electronic component is ensured, the via connection reliability cannot be ensured and the yield cannot be improved. This will be described in detail with reference to FIG. FIG. 4 is a process cross-sectional view for explaining a conventional method of manufacturing a component built-in printed wiring board.
まず、ポリイミドやガラスエポキシ等からなる絶縁基材104と、絶縁基材104の片面に設けられた銅箔105とを有する片面銅張積層板103を用意する。そして、銅箔105の所定の部分をエッチングで除去することにより、図4(1)に示すように、ビア形成用のコンフォーマルマスク105aを形成する。また、この際、アライメント用のターゲットマークを形成する。
First, a single-sided
次に、コンフォーマルマスク105aと同時に形成したアライメント用のターゲットマークを用いて、図4(1)に示すように、絶縁基材104の所定の位置に接着剤を印刷し、接着剤層106を形成する。接着剤層106は、接着剤層106に搭載される電子部品102よりも平面サイズが大きい。
Next, using an alignment target mark formed simultaneously with the
次に、図4(1)に示すように、表面実装型の電子部品102を接着剤層106上にマウンターで搭載し、電子部品102が固定されるまで接着剤層106を熱硬化させる。なお、電子部品102の平面サイズは、例えば0.6mm×0.3mmであり、電子部品102の端子部(電極)102aの平面サイズは、約0.2mm×0.3mmである。
Next, as shown in FIG. 4A, the surface-mount type
接着剤層106を熱硬化させる際に、図4(1)および図4(2)からわかるように、電子部品102の搭載位置がずれることがある。この位置ずれは、接着剤層106が硬化開始前にいったん低粘度化し、その後、不均一に硬化していくことにより発生するものと考えられる。接着剤層106が低粘度化した際に、接着剤層106よりも平面サイズの小さい電子部品102が接着剤層106の中をいわば泳ぐような状態になるため、電子部品102は当初の搭載位置から位置ずれしてしまうものと考えられる。
When the
次に、部品充填材109および片面銅張積層板110を用意する。片面銅張積層板110は、絶縁基材110aと、絶縁基材110aの片面に設けられた銅箔110bとを有する。そして、図4(2)に示すように、電子部品102を搭載した片面銅張積層板103と、部品充填材109と、片面銅張積層板110とをこの順で積層して積層体を形成し、この積層体に対して加熱および加圧を行って積層体を一体化させる。
Next, a
次に、図4(3)に示すように、コンフォーマルマスク105aを用いたレーザ加工により、ビア形成用のビアホール107を形成する。このレーザ加工にはCO2レーザ等を使用する。また、ドリルにより、めっきスルーホール形成用のスルーホール112を形成する。
Next, as shown in FIG. 4C, via
前述のように接着剤層106を硬化させる工程で電子部品102の搭載位置が当初の位置からずれている。このため、図4(3)に示すように、ビアホール107の底部には、電子部品102の端子部102a以外の部分(部品充填材109、電子部品102の本体部など)が露出しており、ビアホール107の形状が安定していない。
As described above, the mounting position of the
次に、図4(4)に示すように、ビアホール107,スルーホール112に対して過マンガン酸などを用いたデスミア処理を行った後、導電化処理およびそれに続く電解銅めっき処理を行い、銅めっき皮膜113を形成する。ビアホール107の内壁に形成されためっき皮膜113は、電子部品102と銅箔105とを電気的に接続するビア108を構成する。また、スルーホール112の内壁に形成されためっき皮膜113は、銅箔105と銅箔110bとを電気的に接続するめっきスルーホール114を構成する。
Next, as shown in FIG. 4 (4), after the desmear process using permanganic acid or the like is performed on the
その後、公知のフォトファブリケーション手法を用いて、銅箔105および銅めっき皮膜113からなる導電膜をパターニングして外側の配線層(図示せず)を形成する。これにより、電子部品102と外側の配線層とがビア108により電気的に接続された部品内蔵プリント配線板が得られる。
Thereafter, by using a known photofabrication technique, the conductive film made of the
上記の製造方法により部品内蔵プリント配線板を製造した場合、前述のように、接着剤層106を硬化させる際に電子部品102の搭載位置が当初の位置からずれる場合がある。このような場合、ビアホール107の形状が安定せず、また、レーザ加工で除去する材料も安定しないためレーザ加工性も低下する。よって、ビアホール107に形成されるビア108の接続信頼性が低下し、部品内蔵プリント配線板の歩留まりの低下につながる。
When the component built-in printed wiring board is manufactured by the above manufacturing method, the mounting position of the
なお、電子部品102の搭載位置精度を上げるために、接着剤層106の平面サイズを電子部品102の平面サイズよりも小さくすることが考えられる。しかし、部品充填材109は、実際には、部品内蔵プリント配線板の平坦性を確保するため、フィラー109aを含有することが一般的である。図5(a)に示すように、粒径の小さいフィラー109aが電子部品102と絶縁基材104との間に入り込むおそれがある。この場合、ビアホール107を形成する際にレーザで除去する領域にフィラーが含まれることとなり、ビアホール107のレーザ加工性が低下する。その結果、ビア108の接続信頼性が低下してしまう。
In order to increase the mounting position accuracy of the
また、図5(b)に示すように、接着剤層106がフィラー106aを含有する場合にも、ビアホール107のレーザ加工性が低下してしまう。さらに、フィラーの粒径や密度のばらつきに起因して、電子部品102が絶縁基材104に対して傾斜して搭載されるおそれがある。この場合も、ビアホール107の形状が不安定になり、ビア108の接続信頼性が低下してしまう。
Further, as shown in FIG. 5B, also when the
本発明は、上記の技術的認識に基づいてなされたものであり、部品内蔵プリント配線板において、内蔵された電子部品と外側の配線層とを電気的に接続するビアの接続信頼性を向上させ、部品内蔵プリント配線板の歩留まりを向上させることを目的とする。 The present invention has been made based on the above technical recognition, and in the printed wiring board with built-in components, improves the connection reliability of vias that electrically connect the built-in electronic components and the outer wiring layer. An object is to improve the yield of printed wiring boards with built-in components.
本発明による部品内蔵プリント配線板の製造方法は、
表面実装型の電子部品が内蔵された部品内蔵プリント配線板の製造方法であって、
第1の主面および前記第1の主面と反対側の第2の主面を有する絶縁基材と、前記絶縁基材の前記第2の主面に設けられた金属箔とを有する金属張積層板を準備する工程と、
フィラーを含有せず、平面サイズが前記電子部品の平面サイズ以下の接着剤層を、前記絶縁基材の前記第1の主面上に形成する接着剤層形成工程と、
前記接着剤層の上に前記電子部品を搭載する電子部品搭載工程と、
前記電子部品が前記接着剤層により前記絶縁基材に固定されるように前記接着剤層を硬化させる工程と、
フィラーを含有し、このフィラーとして、粒径が前記電子部品と前記絶縁基材との隙間以下のものを含有しない部品充填材を準備する工程と、
前記金属張積層板とカバー材とで前記部品充填材を挟んだ積層体に対して加熱および加圧を行って前記積層体を一体化させることにより、前記電子部品が前記部品充填材に埋設された部品内蔵基材を作製する工程と、
前記部品内蔵基材にレーザ光を照射することにより、前記絶縁基材を厚さ方向に貫通し且つ底面に前記電子部品の端子部が露出したビアホールを形成するレーザ加工工程と、
前記金属箔と前記電子部品の前記端子部とを電気的に接続するビアを形成する工程と、
を備えることを特徴とする。
The method of manufacturing a component built-in printed wiring board according to the present invention includes:
A method for manufacturing a component-embedded printed wiring board in which surface-mount type electronic components are incorporated,
A metal-clad having an insulating base material having a first main surface and a second main surface opposite to the first main surface, and a metal foil provided on the second main surface of the insulating base material Preparing a laminate, and
An adhesive layer forming step of forming an adhesive layer containing no filler and having a planar size equal to or smaller than the planar size of the electronic component on the first main surface of the insulating substrate;
An electronic component mounting step of mounting the electronic component on the adhesive layer;
Curing the adhesive layer such that the electronic component is secured to the insulating substrate by the adhesive layer;
Containing a filler, and preparing a filler as a filler that does not contain a particle size equal to or less than the gap between the electronic component and the insulating base;
The electronic component is embedded in the component filler by heating and pressurizing the laminate with the component filler sandwiched between the metal-clad laminate and the cover material to integrate the laminate. Producing a component-embedded substrate,
A laser processing step of forming a via hole that penetrates the insulating base material in the thickness direction and exposes the terminal portion of the electronic component on the bottom surface by irradiating the component built-in base material with laser light;
Forming a via for electrically connecting the metal foil and the terminal portion of the electronic component;
It is characterized by providing.
本発明による部品内蔵プリント配線板は、
第1の主面および前記第1の主面と反対側の第2の主面を有する絶縁基材と、
前記絶縁基材の前記第1の主面上に形成された接着剤層と、
前記接着剤層により前記絶縁基材に固定された表面実装型の電子部品と、
前記絶縁基材の前記第1の主面上に設けられ、前記電子部品を埋設する部品充填材と、
前記絶縁基材とともに前記部品充填材を挟み込むカバー材と、
前記絶縁基材の前記第2の主面に設けられた配線層と、
前記絶縁基材を厚さ方向に貫通し且つ底面に前記電子部品の端子部が露出するビアホールに設けられ、前記端子部と前記配線層とを電気的に接続するビアと、
を備え、
前記接着剤層は、フィラーを含有せず、平面サイズが前記電子部品の平面サイズ以下であり、
前記部品充填材は、フィラーを含有し、このフィラーとして、粒径が前記電子部品と前記絶縁基材との隙間以下のものを含有しない、
ことを特徴とする。
The printed wiring board with built-in components according to the present invention is
An insulating substrate having a first main surface and a second main surface opposite to the first main surface;
An adhesive layer formed on the first main surface of the insulating substrate;
A surface-mounted electronic component fixed to the insulating base material by the adhesive layer;
A component filler that is provided on the first main surface of the insulating substrate and embeds the electronic component;
A cover material for sandwiching the component filler together with the insulating substrate;
A wiring layer provided on the second main surface of the insulating base;
A via that penetrates the insulating base material in the thickness direction and exposes a terminal portion of the electronic component on the bottom surface, and a via that electrically connects the terminal portion and the wiring layer;
With
The adhesive layer does not contain a filler, the plane size is equal to or less than the plane size of the electronic component,
The component filler contains a filler, and as the filler, the particle size does not contain the gap between the electronic component and the insulating base material,
It is characterized by that.
本発明では、接着剤層は、平面サイズが電子部品の平面サイズ以下である。これにより、接着剤層を硬化させる際に電子部品の位置ずれが発生することを防止し、高い搭載位置精度を実現することができる。その結果、ビアホールの形状を安定させるとともに、ビアホールのレーザ加工性を向上させることができる。 In the present invention, the adhesive layer has a planar size equal to or smaller than the planar size of the electronic component. Thereby, it is possible to prevent the electronic component from being displaced when the adhesive layer is cured, and to realize high mounting position accuracy. As a result, the shape of the via hole can be stabilized and the laser workability of the via hole can be improved.
また、本発明では、部品充填材は、フィラーを含有し、このフィラーとして、粒径が電子部品と絶縁基材との隙間以下のものを含有しない。これにより、部品内蔵基材を作製する工程において、部品充填材のフィラーが電子部品と絶縁基材との隙間に入り込むことを防止する。よって、接着剤層の平面サイズが電子部品の平面サイズより小さい場合であっても、ビアホールを形成する際にレーザ加工で除去する領域にフィラーが含まれることがない。即ち、接着剤層の平面サイズが電子部品の平面サイズよりも小さい場合であっても、ビアホールのレーザ加工性が低下することを防止できる。 Moreover, in this invention, a component filler contains a filler and does not contain a thing with a particle size below the clearance gap between an electronic component and an insulation base material as this filler. This prevents the filler of the component filler from entering the gap between the electronic component and the insulating substrate in the process of producing the component-embedded substrate. Therefore, even when the planar size of the adhesive layer is smaller than the planar size of the electronic component, the filler is not included in the region to be removed by laser processing when forming the via hole. That is, even when the planar size of the adhesive layer is smaller than the planar size of the electronic component, it is possible to prevent the laser hole processability of the via hole from being lowered.
さらに、本発明では、電子部品を絶縁基材に固定する接着剤層は、フィラーを含有しない。これにより、接着剤層の膜厚が均一化されるとともに、フィラーの粒径や密度のばらつきに起因して電子部品が絶縁基材に対して傾いて固定されることが防止される。よって、ビアホールの形状を安定させるとともに、ビアホールのレーザ加工性を向上させることができる。 Furthermore, in this invention, the adhesive bond layer which fixes an electronic component to an insulating base material does not contain a filler. Thereby, the film thickness of the adhesive layer is made uniform, and the electronic component is prevented from being tilted and fixed with respect to the insulating base material due to variations in the particle size and density of the filler. Therefore, the shape of the via hole can be stabilized and the laser workability of the via hole can be improved.
このように、ビアホールの形状を安定させるとともにビアホールのレーザ加工性を向上させることができるため、本発明によれば、ビアホールに形成され、電子部品と配線層とを電気的に接続するビアの接続信頼性を向上させることができる。その結果、部品内蔵プリント配線板の歩留まりを向上させることができる。 As described above, since the shape of the via hole can be stabilized and the laser workability of the via hole can be improved, according to the present invention, the connection of the via that is formed in the via hole and electrically connects the electronic component and the wiring layer. Reliability can be improved. As a result, the yield of the component built-in printed wiring board can be improved.
以下、図面を参照しながら、本発明の実施形態について説明する。なお、各図において同等の機能を有する構成要素には同一の符号を付し、同一符号の構成要素の詳しい説明は繰り返さない。また、図面は模式的なものであり、実施形態に係る特徴部分を中心に示すものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。 Embodiments of the present invention will be described below with reference to the drawings. In addition, in each figure, the component which has an equivalent function is attached | subjected the same code | symbol, and detailed description of the component of the same code | symbol is not repeated. Further, the drawings are schematic and show mainly the characteristic portions according to the embodiment, and the relationship between the thickness and the planar dimension, the ratio of the thickness of each layer, and the like are different from the actual ones.
図1〜図3を参照して、本発明の一実施形態に係る部品内蔵プリント配線板1の製造方法について説明する。図1は、部品内蔵プリント配線板1の製造方法を説明するための工程断面図である。図2は、図1に続く、部品内蔵プリント配線板1の製造方法を説明するための工程断面図である。図3(a)は、部品内蔵プリント配線板1の断面図である。図3(b)は、図1(2)の電子部品搭載状態における金属張積層板の平面図を示している。
With reference to FIGS. 1-3, the manufacturing method of the component built-in printed
まず、図1(1)に示すように、主面4aおよび主面4aと反対側の主面4bを有する絶縁基材4と、絶縁基材4の主面4bに設けられた金属箔5とを有する金属張積層板3を準備する。この金属張積層板3は、例えば、絶縁基材4として25μm厚のポリイミドフィルムを有し、金属箔5として12μm厚の電解銅箔を有する片面銅張積層板である。
First, as shown in FIG. 1 (1), an insulating
絶縁基材4は、ポリイミド等のように可撓性を有する基板材料からなるものの他、ガラスエポキシやアラミド材のように硬質基板材料からなるものでもよい。また、金属箔5は、銅箔に限らず、他の金属(銀、アルミニウムなど)からなるものでもよい。
The insulating
次に、図1(1)に示すように、金属張積層板3の金属箔5に、ビア形成用のコンフォーマルマスク5a(例えばφ70μm)を形成する。この際、各種位置合せ用のターゲットマーク(部品実装ターゲットなど)も形成しておくことが好ましい。なお、本工程における金属箔5のパターニングは、例えば、公知のフォトファブリケーション手法により行う。
Next, as shown in FIG. 1A, a
次に、図1(1)に示すように、絶縁基材4の主面4a上に、フィラーを含有しない接着剤層6を形成する(接着剤層形成工程)。
Next, as shown in FIG. 1 (1), an
接着剤層6の平面サイズは、電子部品2の平面サイズ以下である。例えば、接着剤層6の平面サイズは0.4mm×0.1mmである。
The planar size of the
接着剤層6は、スクリーン印刷などの印刷手法を用いて、フィラーを含有しない接着剤を絶縁基材4の所定の部分に印刷することにより形成する。接着剤は、熱硬化性のものでもよいし、UV硬化性のものでもよい。接着剤層6の厚さは、例えば30μmである。
The
なお、接着剤層6は、スクリーン印刷以外の印刷手法、例えば、インクジェット印刷、ディスペンス法、転写法などを用いて形成してもよい。
In addition, you may form the
また、接着剤層6は、印刷手法で形成する場合に限らない。例えば、主面4aを被覆するように接着剤シートを絶縁基材4に貼り合わせた後、該接着剤シートをパターン加工することにより接着剤層6を形成してもよい。
The
次に、図1(2)および図3(b)に示すように、マウンター等を用いて、接着剤層6の上に表面実装型の電子部品2を搭載する(電子部品搭載工程)。 電子部品2の搭載は、例えば、前述の部品実装ターゲットを認識して、その位置に基づいて行う。
Next, as shown in FIGS. 1B and 3B, the surface mount type
図3(b)に示すように、金属張積層板3の厚さ方向に見てコンフォーマルマスク5aが電子部品2の端子部(電極)2aに含まれるように、電子部品2を搭載する。好ましくは、金属張積層板3の厚さ方向に見て、コンフォーマルマスク5aが端子部2aの中央部に重なるように電子部品2を搭載する。
As shown in FIG. 3B, the
電子部品2の平面サイズは、例えば0.6mm×0.3mmであり、厚みは例えば330μmである。また、端子部(電極)2aの平面サイズは、例えば、0.2mm×0.3mmである。
The planar size of the
次に、電子部品2が接着剤層6により絶縁基材4に固定されるように接着剤層6を硬化させる。接着剤層6が熱硬化性接着剤からなる場合は、所定の条件(例えば175℃/60分)で加熱することにより接着剤層6を硬化させる。
Next, the
次に、部品充填材7およびカバー材9を用意する。カバー材9は、例えば、金属張積層板3と同じ金属張積層板である。即ち、カバー材9は、絶縁基材9aと、絶縁基材9a上に設けられた金属箔9bとを有する。なお、カバー材9として、金属箔を有しない絶縁基材(樹脂シートなど)を用いてもよい。
Next, the
部品充填材7は、例えば、硬化中間状態(Bステージ)の接着剤である。部品充填材7は、部品内蔵プリント配線板1の平坦性を確保しつつ電子部品2を埋設する必要があることから、電子部品2よりも厚いものを使用することが好ましい。例えば、厚みが330μmの電子部品2に対して、厚みが350μmの部品充填材7を用意する。
The
部品充填材7は、部品内蔵プリント配線板1の平坦性を確保するため、フィラー8を含有するものを用いる。より詳しくは、部品充填材7は、フィラー8として、粒径が電子部品2と絶縁基材4との隙間以下のものを含有しない。換言すれば、部品充填材7が含有するフィラー8の最小粒径は、電子部品2と絶縁基材4との隙間よりも大きい。なお、本発明でいう「隙間」は、硬化した接着剤層6により絶縁基材4に固定された電子部品と、絶縁基材4との間の距離である。
In order to ensure the flatness of the component built-in printed
例えば、硬化後の接着剤層6の厚みは、5μm〜10μm程度であることから、フィラー8の粒径は、好ましくは、15μm以上50μm以下とする。
For example, since the thickness of the
次に、図1(3)および図2(4)に示すように、金属張積層板3とカバー材9とで部品充填材7を挟んだ積層体に対して加熱および加圧を行って積層体を一体化させる。これにより、図2(4)に示すように、電子部品2が部品充填材7に埋設された部品内蔵基材10を作製する。
Next, as shown in FIGS. 1 (3) and 2 (4), the laminated body in which the
本工程における加熱・加圧条件は、例えば、積層温度(加熱温度)175℃、積層圧力(加圧圧力)2.0MPa、積層時間60分である。 The heating / pressurizing conditions in this step are, for example, a lamination temperature (heating temperature) of 175 ° C., a lamination pressure (pressurization pressure) of 2.0 MPa, and a lamination time of 60 minutes.
次に、図2(5)に示すように、部品内蔵基材10にレーザ光を照射することにより、ビアホール11を形成する(レーザ加工工程)。より詳しくは、いわゆるコンフォーマルレーザ加工法により、コンフォーマルマスク5aに露出した絶縁基材4を除去することにより、ビアホール11を形成する。
Next, as shown in FIG. 2 (5), the via
ビアホール11は、絶縁基材4を厚さ方向に貫通する導通用孔であり、底面に電子部品2の端子部2aが露出している。なお、使用するレーザとしては、CO2レーザの他、UV−YAGレーザやエキシマレーザなどを用いることも可能である。
The via
なお、図2(5)に示すように、ドリル等を用いて、部品内蔵基材10を厚さ方向に貫通するスルーホール12を形成してもよい。
As shown in FIG. 2 (5), the through-
ビアホール11を形成する際にレーザ加工で除去される材料は、接着剤層6の平面サイズの大きさにより異なる。これについて詳しく説明する。
The material removed by laser processing when forming the via
第1の場合は、接着剤層6が電子部品2の平面サイズとほぼ同じ大きさに形成されている場合である。この場合、レーザ加工により絶縁基材4と接着剤層6を除去してビアホール11を形成する。第2の場合は、図2(4)および図3(b)に示すように、部品内蔵基材10の厚さ方向に見て接着剤層6の外縁部がコンフォーマルマスク5a内に存在する場合がある。この場合、レーザ加工により絶縁基材4、接着剤層6および部品充填材7が除去してビアホール11を形成する。第3の場合は、接着剤層6が電子部品2の端子部2a,2a間の本体部にのみ接する小面積のものとして形成されている場合である。この場合、レーザ加工により絶縁基材4と部品充填材7を除去してビアホール11を形成する。
The first case is a case where the
次に、図2(6)に示すように、金属箔5と電子部品2の端子部2aとを電気的に接続するビア14を形成する。
Next, as shown in FIG. 2 (6), a via 14 that electrically connects the
具体的には、デスミア処理を行ってビアホール11、スルーホール12内の樹脂残渣を除去した後、導電化処理およびそれに続くめっき処理を行う。このめっき処理は、例えば電解銅めっき処理であるが、他のめっき手法を用いてもよい。これにより、ビアホール11、スルーホール12の内壁および金属箔5,9b上にめっき皮膜13を形成する。ここでは、めっき皮膜13の厚さを20μmとした。
Specifically, a desmear process is performed to remove resin residues in the via
ビアホール11の内壁に形成されためっき皮膜13は、電子部品2と金属箔5とを電気的に接続するビア14を構成する。このビア14は、図2(6)に示すように、電子部品2の端子部2aの直上に設けられる。また、スルーホール12の内壁に形成されためっき皮膜13は、金属箔5と金属箔9bとを電気的に接続するめっきスルーホール15を構成する。
The
次に、図3(a)に示すように、公知のフォトファブリケーション手法を用いて、金属箔5およびめっき皮膜13からなる導電膜をパターニングして配線層16を形成する。同様に、金属箔9bおよびめっき皮膜13からなる導電膜をパターニングして配線層17を形成する。
Next, as shown in FIG. 3A, the
上記の工程を経て、図3(a)に示す部品内蔵プリント配線板1が得られる。
Through the above steps, the component built-in printed
この部品内蔵プリント配線板1は、絶縁基材4と、絶縁基材4の主面4a上に形成された接着剤層6と、接着剤層6により絶縁基材4に固定された表面実装型の電子部品2と、絶縁基材4の主面4a上に設けられ、電子部品2を埋設する部品充填材7と、絶縁基材4とともに部品充填材7を挟み込むカバー材9と、絶縁基材4の主面4bに設けられた配線層16と、絶縁基材4を厚さ方向に貫通し且つ底面に電子部品2の端子部2aが露出するビアホール11に設けられ、端子部2aと配線層16とを電気的に接続するビア14とを備えている。
This component built-in printed
そして、部品内蔵プリント配線板1においては、接着剤層6は、フィラーを含有せず、平面サイズが電子部品2の平面サイズ以下である。また、部品充填材7は、フィラー8を含有し、このフィラー8として、粒径が電子部品2と絶縁基材4との隙間以下のものを含有しない。
In the component built-in printed
以上説明したように、本実施形態では、接着剤層6は、平面サイズが電子部品2の平面サイズ以下である。これにより、接着剤層6を硬化させる際に電子部品2の位置ずれが発生することを防止し、電子部品2の搭載精度を向上させることができる。そのため、例えば、ビアホールの底面に端子部2a以外のもの(部品充填材7、電子部品2の本体部など)が露出することがなくなる。その結果、ビアホール11の形状を安定させるとともに、ビアホール11のレーザ加工性を向上させることができる。
As described above, in the present embodiment, the
また、本実施形態では、部品充填材7は、フィラー8を含有し、このフィラー8として、粒径が電子部品2と絶縁基材4との隙間以下のものを含有しない。これにより、部品内蔵基材10を作製する工程において、フィラー8が電子部品2と絶縁基材4との隙間に入り込むことを防止する。よって、接着剤層6の平面サイズが電子部品2の平面サイズより小さい場合であっても、ビアホール11を形成する際にレーザ加工で除去する領域にフィラーが含まれることがない。即ち、接着剤層6の平面サイズが電子部品2の平面サイズよりも小さい場合であっても、ビアホール11のレーザ加工性が低下することを防止できる。
Further, in the present embodiment, the
さらに、本実施形態では、電子部品2を絶縁基材4に固定する接着剤層6は、フィラーを含有しない。これにより、接着剤層6の厚みが均一化される。また、フィラーの粒径や密度のばらつきに起因して電子部品2が絶縁基材4に対して傾いて固定されることが防止される。即ち、電子部品2は絶縁基材4に対してほぼ平行に搭載される。さらに、レーザ加工で除去される部分の接着剤層6の物性が均一化される。よって、ビアホール11の形状を安定させるとともに、ビアホール11のレーザ加工性を向上させることができる。
Furthermore, in this embodiment, the
このように、本実施形態によれば、ビアホール11の形状を安定させるとともに、ビアホール11のレーザ加工性を向上させることができる。よって、ビアホール11に形成されるビア14の接続信頼性を向上させることができる。その結果、部品内蔵プリント配線板1の歩留まりを向上させることができる。
Thus, according to the present embodiment, the shape of the via
なお、部品充填材7は、接着剤層6と同じ組成の材料からなることが好ましい。例えば、部品充填材7は、接着剤層6形成用の接着剤にフィラー8を添加したものとする。同じ組成のものとすることで、接着剤層6の平面サイズに応じてレーザ加工で除去される材料が変化することがなくなる。このため、ビアホール11のレーザ加工性をさらに向上させて、ビア14の接続信頼性をさらに向上させることができる。
The
また、上記実施形態の説明では、金属箔5をメタルマスクとするコンフォーマル加工法により、ビアホール11を形成したが、本発明はこれに限らず、例えば、ダイレクトレーザ加工法によりビアホール11を形成してもよい。
In the description of the above embodiment, the via
ダイレクトレーザ加工法を用いる場合、前述のレーザ加工工程では、金属張積層板3の金属箔5にレーザ光を直接照射してビアホール11を形成する。より詳しくは、金属箔5をパターニングして形成されたターゲットマーク(レーザターゲット)を用いて、金属箔5の所定の位置にレーザ光を照射して金属箔5および絶縁基材4を除去することによりビアホール11を形成する。
When the direct laser processing method is used, the via
また、電子部品2と絶縁基材4との隙間は、接着剤層6の材質や硬化前の厚み、接着剤層6を硬化させる条件、およびマウンターによる電子部品2の搭載荷重等によって調整ないし制御することが可能である。したがって、これらのパラメータを調整ないし制御することにより、所与の部品充填材7に含まれるフィラー8の最小粒径が、電子部品2と絶縁基材4との隙間よりも大きくなるようにしてもよい。
Further, the gap between the
また、金属張積層板3については、片面金属張積層板に限らず、絶縁基材4の主面4aにも金属箔が設けられた両面金属張積層板であってもよい。同様に、カバー材9についても片面金属張積層板に限らず、絶縁基材9aの両面に金属箔が設けられた両面金属張積層板であってもよい。
Further, the metal-clad
上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した実施形態に限定されるものではない。特許請求の範囲に規定された内容及びその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。 Based on the above description, those skilled in the art may be able to conceive additional effects and various modifications of the present invention, but the aspects of the present invention are not limited to the above-described embodiments. Various additions, modifications, and partial deletions can be made without departing from the concept and spirit of the present invention derived from the contents defined in the claims and equivalents thereof.
1 部品内蔵プリント配線板
2 電子部品
2a 端子部
3 金属張積層板
4 絶縁基材
4a,4b 主面
5 金属箔
5a コンフォーマルマスク
6 接着剤層
7 部品充填材
8 フィラー
9 カバー材
9a 絶縁基材
9b 金属箔
10 部品内蔵基材
11 ビアホール
12 スルーホール
13 めっき皮膜
14 ビア
15 めっきスルーホール
16,17 配線層
102 電子部品
102a 端子部
103 片面銅張積層板
104 絶縁基材
105 銅箔
105a コンフォーマルマスク
106 接着剤層
106a フィラー
107 ビアホール
108 ビア
109 部品充填材
109a フィラー
110 片面銅張積層板
110a 絶縁基材
110b 銅箔
112 スルーホール
113 銅めっき皮膜
114 めっきスルーホール
DESCRIPTION OF
Claims (7)
第1の主面および前記第1の主面と反対側の第2の主面を有する絶縁基材と、前記絶縁基材の前記第2の主面に設けられた金属箔とを有する金属張積層板を準備する工程と、
フィラーを含有せず、平面サイズが前記電子部品の平面サイズ以下の接着剤層を、前記絶縁基材の前記第1の主面上に形成する接着剤層形成工程と、
前記接着剤層の上に前記電子部品を搭載する電子部品搭載工程と、
前記電子部品が前記接着剤層により前記絶縁基材に固定されるように前記接着剤層を硬化させる工程と、
フィラーを含有し、このフィラーとして、粒径が前記電子部品と前記絶縁基材との隙間以下のものを含有しない部品充填材を準備する工程と、
前記金属張積層板とカバー材とで前記部品充填材を挟んだ積層体に対して加熱および加圧を行って前記積層体を一体化させることにより、前記電子部品が前記部品充填材に埋設された部品内蔵基材を作製する工程と、
前記部品内蔵基材にレーザ光を照射することにより、前記絶縁基材を厚さ方向に貫通し且つ底面に前記電子部品の端子部が露出したビアホールを形成するレーザ加工工程と、
前記金属箔と前記電子部品の前記端子部とを電気的に接続するビアを形成する工程と、
を備えることを特徴とする部品内蔵プリント配線板の製造方法。 A method for manufacturing a component-embedded printed wiring board in which surface-mount type electronic components are incorporated,
A metal-clad having an insulating base material having a first main surface and a second main surface opposite to the first main surface, and a metal foil provided on the second main surface of the insulating base material Preparing a laminate, and
An adhesive layer forming step of forming an adhesive layer containing no filler and having a planar size equal to or smaller than the planar size of the electronic component on the first main surface of the insulating substrate;
An electronic component mounting step of mounting the electronic component on the adhesive layer;
Curing the adhesive layer such that the electronic component is secured to the insulating substrate by the adhesive layer;
Containing a filler, and preparing a filler as a filler that does not contain a particle size equal to or less than the gap between the electronic component and the insulating base;
The electronic component is embedded in the component filler by heating and pressurizing the laminate with the component filler sandwiched between the metal-clad laminate and the cover material to integrate the laminate. Producing a component-embedded substrate,
A laser processing step of forming a via hole that penetrates the insulating base material in the thickness direction and exposes the terminal portion of the electronic component on the bottom surface by irradiating the component built-in base material with laser light;
Forming a via for electrically connecting the metal foil and the terminal portion of the electronic component;
A method of manufacturing a printed wiring board with built-in components, comprising:
前記電子部品搭載工程では、前記金属張積層板の厚さ方向に見て前記コンフォーマルマスクが前記電子部品の前記端子部に含まれるように、前記電子部品を前記接着剤層の上に搭載し、
前記レーザ加工工程では、前記コンフォーマルマスクに露出した前記絶縁基材を除去することにより、前記ビアホールを形成することを特徴とする請求項1〜3のいずれかに記載の部品内蔵プリント配線板の製造方法。 Further comprising forming a conformal mask on the metal foil of the metal-clad laminate,
In the electronic component mounting step, the electronic component is mounted on the adhesive layer so that the conformal mask is included in the terminal portion of the electronic component when viewed in the thickness direction of the metal-clad laminate. ,
4. The component built-in printed wiring board according to claim 1, wherein in the laser processing step, the via hole is formed by removing the insulating base material exposed to the conformal mask. 5. Production method.
前記絶縁基材の前記第1の主面上に形成された接着剤層と、
前記接着剤層により前記絶縁基材に固定された表面実装型の電子部品と、
前記絶縁基材の前記第1の主面上に設けられ、前記電子部品を埋設する部品充填材と、
前記絶縁基材とともに前記部品充填材を挟み込むカバー材と、
前記絶縁基材の前記第2の主面に設けられた配線層と、
前記絶縁基材を厚さ方向に貫通し且つ底面に前記電子部品の端子部が露出するビアホールに設けられ、前記端子部と前記配線層とを電気的に接続するビアと、
を備え、
前記接着剤層は、フィラーを含有せず、平面サイズが前記電子部品の平面サイズ以下であり、
前記部品充填材は、フィラーを含有し、このフィラーとして、粒径が前記電子部品と前記絶縁基材との隙間以下のものを含有しない、
ことを特徴とする部品内蔵プリント配線板。 An insulating substrate having a first main surface and a second main surface opposite to the first main surface;
An adhesive layer formed on the first main surface of the insulating substrate;
A surface-mounted electronic component fixed to the insulating base material by the adhesive layer;
A component filler that is provided on the first main surface of the insulating substrate and embeds the electronic component;
A cover material for sandwiching the component filler together with the insulating substrate;
A wiring layer provided on the second main surface of the insulating base;
A via that penetrates the insulating base material in the thickness direction and exposes a terminal portion of the electronic component on the bottom surface, and a via that electrically connects the terminal portion and the wiring layer;
With
The adhesive layer does not contain a filler, the plane size is equal to or less than the plane size of the electronic component,
The component filler contains a filler, and as the filler, the particle size does not contain the gap between the electronic component and the insulating base material,
A printed wiring board with built-in components.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013083975A JP6147549B2 (en) | 2013-04-12 | 2013-04-12 | Manufacturing method of printed wiring board with built-in component and printed wiring board with built-in component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013083975A JP6147549B2 (en) | 2013-04-12 | 2013-04-12 | Manufacturing method of printed wiring board with built-in component and printed wiring board with built-in component |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014207322A true JP2014207322A (en) | 2014-10-30 |
JP6147549B2 JP6147549B2 (en) | 2017-06-14 |
Family
ID=52120669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013083975A Active JP6147549B2 (en) | 2013-04-12 | 2013-04-12 | Manufacturing method of printed wiring board with built-in component and printed wiring board with built-in component |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6147549B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017179012A (en) * | 2016-03-28 | 2017-10-05 | 味の素株式会社 | Resin composition |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002271033A (en) * | 2001-03-13 | 2002-09-20 | Ibiden Co Ltd | Printed wiring board and manufacturing method therefor |
JP2003124402A (en) * | 2001-10-17 | 2003-04-25 | New Japan Radio Co Ltd | Semiconductor package and method for producing it |
JP2011111507A (en) * | 2009-11-25 | 2011-06-09 | Panasonic Electric Works Co Ltd | Resin-impregnated sheet, article with built-in component, molded article and wiring board |
JP2012028457A (en) * | 2010-07-21 | 2012-02-09 | Murata Mfg Co Ltd | Ceramic electronic component and wiring substrate |
JP2012033949A (en) * | 2000-04-05 | 2012-02-16 | Ibiden Co Ltd | Printed wiring board and method of manufacturing the same |
-
2013
- 2013-04-12 JP JP2013083975A patent/JP6147549B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012033949A (en) * | 2000-04-05 | 2012-02-16 | Ibiden Co Ltd | Printed wiring board and method of manufacturing the same |
JP2002271033A (en) * | 2001-03-13 | 2002-09-20 | Ibiden Co Ltd | Printed wiring board and manufacturing method therefor |
JP2003124402A (en) * | 2001-10-17 | 2003-04-25 | New Japan Radio Co Ltd | Semiconductor package and method for producing it |
JP2011111507A (en) * | 2009-11-25 | 2011-06-09 | Panasonic Electric Works Co Ltd | Resin-impregnated sheet, article with built-in component, molded article and wiring board |
JP2012028457A (en) * | 2010-07-21 | 2012-02-09 | Murata Mfg Co Ltd | Ceramic electronic component and wiring substrate |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017179012A (en) * | 2016-03-28 | 2017-10-05 | 味の素株式会社 | Resin composition |
Also Published As
Publication number | Publication date |
---|---|
JP6147549B2 (en) | 2017-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100714196B1 (en) | Printed Circuit Board Having Embedded Electric Element and Fabricating Method therefor | |
WO2010013366A1 (en) | Flex-rigid wiring board and method for manufacturing the same | |
US20110240354A1 (en) | Wiring board and method for manufacturing wiring board | |
JP2009194382A (en) | Production process of printed wiring board | |
JP2009194381A (en) | Production process of printed wiring board | |
JP2008300636A (en) | Printed wiring board, its manufacturing method, electronic component housing board using the printed wiring board and its manufacturing method | |
JP2010157709A (en) | Printed wiring board and method for manufacturing the same | |
US9554462B2 (en) | Printed wiring board | |
JPWO2010007704A1 (en) | Flex-rigid wiring board and electronic device | |
JP5555368B1 (en) | Wiring board manufacturing method | |
WO2013065099A1 (en) | Method for manufacturing substrate having built-in component, and substrate having built-in component manufactured using same | |
KR100747022B1 (en) | Imbedded circuit board and fabricating method therefore | |
TWI549582B (en) | A method for manufacturing a part-embedded substrate, and a part-embedded substrate manufactured by using the method | |
JP2009111133A (en) | Method of manufacturing multilayer printed wiring board incorporating film resistance element | |
JP2012216575A (en) | Component built-in printed circuit board and manufacturing method thereof | |
US9433106B2 (en) | Method for manufacturing printed wiring board | |
JP2015128124A (en) | Printed wiring board mounted with components and manufacturing method of the same | |
JP6147549B2 (en) | Manufacturing method of printed wiring board with built-in component and printed wiring board with built-in component | |
JP2006332280A (en) | Double-sided printed wiring board and its manufacturing method, and rigid-flex printed wiring board | |
JP5931483B2 (en) | Manufacturing method of component built-in multilayer printed wiring board, and component built-in multilayer printed wiring board | |
JP5359757B2 (en) | Multi-layer printed wiring board position recognition mark | |
JP2014192354A (en) | Method for manufacturing component mounting printed-wiring board and component mounting printed-wiring board | |
JP4451238B2 (en) | Manufacturing method of component-embedded substrate and component-embedded substrate | |
KR101811941B1 (en) | Embedded printed circuit board manufacturing method | |
JP5347888B2 (en) | Manufacturing method of multilayer printed wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151030 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160923 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170421 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170517 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6147549 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |