JP2014206821A - 安全関連装置、そのプログラム - Google Patents
安全関連装置、そのプログラム Download PDFInfo
- Publication number
- JP2014206821A JP2014206821A JP2013083071A JP2013083071A JP2014206821A JP 2014206821 A JP2014206821 A JP 2014206821A JP 2013083071 A JP2013083071 A JP 2013083071A JP 2013083071 A JP2013083071 A JP 2013083071A JP 2014206821 A JP2014206821 A JP 2014206821A
- Authority
- JP
- Japan
- Prior art keywords
- safety
- processing
- unit
- executed
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 claims abstract description 545
- 230000006870 function Effects 0.000 claims abstract description 165
- 230000005856 abnormality Effects 0.000 claims abstract description 85
- 230000002159 abnormal effect Effects 0.000 claims abstract description 69
- 238000000034 method Methods 0.000 claims description 309
- 230000008569 process Effects 0.000 claims description 291
- 238000012544 monitoring process Methods 0.000 claims description 93
- 238000003745 diagnosis Methods 0.000 claims description 73
- 230000000737 periodic effect Effects 0.000 claims description 35
- 238000002405 diagnostic procedure Methods 0.000 claims description 13
- 238000007726 management method Methods 0.000 description 38
- 238000013500 data storage Methods 0.000 description 33
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000002411 adverse Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000002123 temporal effect Effects 0.000 description 4
- 230000004913 activation Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000013519 translation Methods 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
Images
Landscapes
- Safety Devices In Control Systems (AREA)
- Testing And Monitoring For Control Systems (AREA)
Abstract
Description
例えば、自動車に係わる任意の制御対象の制御を行う非セーフティ部と、該非セーフティ部の制御に係る安全制御を行う安全制御部(セーフティ機能)とを有する構成の安全関連装置(安全処理監視システム)が知られている。
非特許文献1には、Combination of temporal and logical monitoring of program sequences技法の説明が記載されている。
なお、プログラムシーケンスの時間的、論理的監視によって、CPUの命令実行、アドレス変換、レジスタ、メモリ、ソフトウェアのなどのフォールトを検出できる。
図1は、本例の安全処理監視システムのシステム構成図である。
図示の安全処理監視システムは、CPU1、ウォッチドッグタイマー2、クロック3等を有する。
(1)1つの一CPU内で多重化したセーフティ機能タスクを、別々の周期に割りつけることで、時間監視とプログラムシーケンス監視をセーフティ機能タスク個別に行う。
(2)(1)の監視処理で異常を検出した場合は、多重化したセーフティ機能のうち異常を検出したセーフティ機能を機能停止する(換言すれば、従来のようにCPUリセットを掛けない)。
まず、本手法では、1つのCPU1上に、非セーフティ部10、セーフティ部α20、セーフティ部β30を有している。これは、本出願人による先願(特願2012-190662号)によって提案した手法によって実現させている。すなわち、概略的には、非セーフティ部10とセーフティ部α20とセーフティ部β30との間で少なくとも悪影響のある干渉が行えない構成とすることで、1つのCPU上に非セーフティ機能と(多重化した)セーフティ機能を設けても問題ないようにしている。
そして、本例のCPU1は、上記非セーフティ部10、セーフティ部α20、セーフティ部β30を有する構成に対して、更に、時間・順序監視処理部41、割込処理部42、シーケンス管理テーブル43、プログラム終了情報収集処理部44、プログラム終了情報収集処理部45を有するものである。本手法では、これらの構成によって、例えば上記セーフティ部α20とセーフティ部β30の何れか一方に異常(暴走して永久ループ状態になる等)が生じても、強制終了等して異常があったセーフティ部は機能停止するが、他のセーフティ部は継続実施され、フォールトトレランスが実現でき、安全性を向上できる。
尚、本説明では、セーフティ部α高速処理部22は高速処理αを実行し、セーフティ部α低速処理部2は低速処理αを実行するものと言うものとする。また、後述するセーフティ部β高速処理部32は高速処理βを実行し、セーフティ部β低速処理部33は低速処理βを実行するものと言うものとする。また、本説明では、これら処理部22,23,32,33の代わりに、高速処理α、β、低速処理α、βを用いて説明する場合もあるものとする。
セーフティ部α20に対応して、上記プログラム終了情報収集処理部44を設けている。プログラム終了情報収集処理部44は、セーフティ部α20に関して、プログラムの実行時間やシーケンスを監視する(プログラムシーケンス番号の更新とチェック等を行う)処理機能部であり、当該処理はサブルーチンの扱いとする。
セーフティ部α20は、安全入力Aに対して、安全制御を行い、安全出力Aを出力する。この安全制御処理は、上記セーフティ部α高速処理部22、セーフティα低速処理部23が実行する。尚、セーフティ部α高速処理部22は高速処理α、セーフティα低速処理部23は低速処理αを実行するものとする。これら高速処理α、低速処理αや後述する高速処理β、低速処理βは、定周期割り込みによるタスクとして処理される。
セーフティ部診断処理部25は、その診断処理によって異常を検出した場合にモータ停止などの安全出力Aを行う。その他、出力に対するフィードバック入力等があるが、ここでは説明を省略する。
ここで、セーフティ部β30にも、セーフティ部診断処理部25と略同一の機能部であるセーフティ部診断処理部35がある。つまり、セーフティ部診断処理部25は、セーフティ部α20だけを診断対象とするのではなく安全機能全体(つまり、本例ではセーフティ部α20とセーフティ部β30の両方とも)を診断対象とする。同様に、セーフティ部診断処理部35は、セーフティ部β30だけを診断対象とするのではなく安全機能全体(つまり、本例ではセーフティ部α20とセーフティ部β30の両方とも)を診断対象とする。従って、セーフティ部診断処理部25、35の両方を実行させる必要はなく、どちらか一方のみを実行(稼動側とする)させるようにすれば済む。
また、安全入力、安全出力に対して、セーフティ部αとセーフティ部βとで突き合わせを行うなどの処理もあるが、ここでの説明は省略する。
クロック3は、一定の時間間隔で出力を行う。
割込処理部42は、CPU1に対する外部割込/内部割込入力を伝達するCPU内蔵装置であり、各タスクの起動を制御する。割込処理部42は、例えばクロック3の出力信号に基づいて定周期割り込みを生成する。
上述したように、本例の安全処理監視システムは、例えば図1に示すように、1つのCPU1と1つのウオッチドッグタイマー2を基本構成とする。そして、CPU1内にセーフティ機能と非セーフティ機能とが設けられると共に、セーフティ機能は多重化されている(図1はセーフティ機能を二重化した例であるが、この例に限らない)。多重化された各セーフティ機能は、それぞれ、入力処理、出力処理、高速処理、低速処理、診断処理に機能分割される。
本例では、図2の割込入力処理に示すように、定周期1と、定周期1より長い周期(図示の例では4倍の)定周期2とが設定されている。
そして、割込処理部42は、例えば、上記高速タイマの0クリアの際に上記第1カウンタを+1インクリメントする。そして、第1カウンタのカウント数が偶数であれば高速処理αを起動して実行させ、奇数であれば高速処理βを起動して実行させる。同様に、上記低速タイマの0クリアの際に上記第2カウンタを+1インクリメントする。そして、第2カウンタのカウント数が偶数であれば低速処理αを起動して実行させ、奇数であれば低速理βを起動して実行させる。
更に、各セーフティ部診断処理部(25,35)のタスクレベルは、非セーフティ部10よりも低位である(セーフティ部診断処理のタスクレベルは最低とする)。セーフティ部診断処理は、本例では定周期2のN倍の周期で動作する(尚、上記の通り、セーフティ部診断処理に関しては、αとβのどちらか一方のみが動作する)。
シーケンス管理テーブル43は、後述するステータス58以外は、予め設定される設定値(図上左側)と随時更新される実績値(図上右側)とから成る。これは、各データ項目毎に、設定値と実績値のペアが形成される形となっている。例えば、セーフティ部α高速処理に関しては、設定値である“セーフティ部α高速処理シーケンス設定値”51と、実績値である“セーフティ部α高速処理シーケンス情報”61のペアから成っている。他のデータ項目についても同様である。そして、上記プログラム終了情報収集処理部(44,45)は、実績値を随時更新するものである。
図5に示す例では、上記各部分処理A,B,Cには、予め、所定の順序番号が付与されている。図示の例では、順序番号は、処理Aが‘1’、処理Bが‘2’、処理Cが‘3’となっている。これより、“セーフティ部α高速処理シーケンス設定値”51には、これら順序番号のなかで最大である‘3’が、予め登録されている。
ここで、シーケンス管理テーブル43の格納データに何らかの異常が生じる場合もあり得る。これより、シーケンス管理テーブル43自体の異常の有無を判定可能な構成としてもよい。その為に、一例として、シーケンス管理テーブル43は、正のデータ用と反転データ用の2種類のテーブルより成るものとしてもよい。
プログラム終了情報収集処理は、各プログラム(図5の処理A、処理B、処理Cの各プログラム)の終了時に呼ばれるサブルーチンであり、上記のように入力パラメータ(引数)は当該終了したプログラムの順序番号等である。
図4の処理例では、各プログラム終了情報収集処理部(44,45)は、まず、例えば上記実行終了した処理のタスク番号から当該処理の区分(高速処理α、低速処理β、etc.)を判定する(ステップS11)。尚、タスク番号は、例えば割込処理部42で管理されている。勿論、この例に限るものではなく、例えば上述したように上記入力パラメータ(引数)として処理区分も渡すようにしてもよい。この場合には、特に処理区分を判定する必要性はない。
例えば図2に示した高速処理αは、自己に割り当てられた各定周期1の周期区間毎に、当該周期区間内に例えば図5の処理A、処理B、処理Cの全てを所定の順番で実行するものである。ここでは、上記の通り、処理A(順序番号‘1’)、処理B(順序番号‘2’)、処理C(順序番号‘3’)の順番で順次実行するものであり、これら各処理実行完了する毎に例えば図4に示すプログラム終了情報収集処理が実行される。
図6は定周期1で実行される処理であり、高速処理α、βに係わる処理である。
図7は定周期2で実行される処理であり、低速処理α、βに係わる処理である。尚、図7は、セーフティ部診断処理にも係わる。
図6の処理は、例えば高速処理α、βに係わる定周期1で(その周期区間の最後や終了直後等に)、今回実行された高速処理に関する異常判定処理等を実行するものである。つまり、今回実行された高速処理に関する異常判定等を実行するものである。換言すれば、図6の処理は、定周期1で、高速処理αまたは高速処理βの処理が正常に実行されたか否かのチェック等を行うものである。
そして、まず、ステータス58が「リセット」となっているか否かを判定する(ステップS32)。もし、ステータス58が「リセット」になっているならば(ステップS32、YES)、何も行わないことで、ウォッチドッグタイマー2によってCPUリセットを掛けさせる。つまり、時間・順序監視処理部41からウオッチドッグタイマー2のカウンタ2aのリセット信号が出力されないので、ウオッチドッグがタイムオーバーして、ウオッチドッグタイマー2からCPUリセット信号が出力される。
図7の処理は、低速処理α、βに係わる定周期2で(その周期区間の最後や終了直後等に)、今回実行された低速処理に関する異常判定処理等を実行するものである。換言すれば、定周期2で、低速処理αまたは低速処理βの処理が正常に実行されたか否かのチェック等を行うものである。尚、図7の処理例では、セーフティ部診断処理が正常に行われたか否かをチェックする処理も行う。また、尚、後述するステップS54,S55,S60,S62〜S66は、セーフティ部診断処理に係わるチェックと異常時処理である。
そして、まず、ステータス58が「リセット」となっているか否かを判定する(ステップS52)。もし、ステータス58が「リセット」になっているならば(ステップS52、YES)、何も行わないことで、ウォッチドッグタイマー2によってCPUリセットを掛けさせる。つまり、このケースでは、直前の図6の処理でステップS41が実行されてそのまま(ステップS35が実行されることなく)図6の処理が終了しているはずであるので、引き続き何も行わないことで(ウォッチドッグタイマー2がリセットされないことで)、CPU1はリセットされることになる。
すなわち、上述した設定値とシーケンス情報とが一致しない場合は(ステップS53,NO)、今回実行された低速処理は、正常に実行されなかった(定周期2区間内に終了しなかったか、あるいはシーケンス順番通りに実行されなかった)と判断し、下記の処理を実行する。
図8に、高速処理αと高速処理βの両方が同一の定周期1区間に割り当てられる場合における割込入力処理例を示す。
上記CPU1は、不図示のメモリ保護機能(MMU;Memory Management Unitの機能の1つ)を備え、基本的には、非セーフティ部10は、セーフティ部20、30のデータ記憶領域へのアクセス(特に書き込み)を行えないようにすると共に、セーフティ部20、30は、他のセーフティ部のデータ記憶領域へのアクセス(特に書き込み)を行えないようにする。
すなわち、まず、セーフティ部α20は、自己のデータ格納領域である‘5000’番地台に関しては、当然、読書可(リードライト可能)となっているが、非セーフティ部10のデータ格納領域である‘7000’番地台に関しても、読書可(リードライト可能)となっている。これは、非セーフティ部10に対して安全の為の何らかの指令を出す為には、非セーフティ部10のデータ格納領域への所定の書込みを行う必要があるからである。その一方で、セーフティ部α20は、セーフティ部β30のデータ格納領域である‘6000’番地台に関しては、アクセス不可となっている。
図10(a)に示すように、アドレス変換テーブル70は、論理アドレス71と物理アドレス72とが対応付けられると共に、これらアドレスに対してメモリ保護73の情報が設定されている。メモリ保護73は、図示の例では‘0’が“読込可(リードオンリー)”、‘1’が“読書可(リードライト可)”を意味する。論理アドレス71と物理アドレス72は、例えば16進数の1000番地単位で設定される。つまり、図示の例では、例えば論理アドレス71が‘2000’番地台は‘0’(リードオンリー)、‘5000’番地台は‘1’(リードライト可)となっている。
図11の処理は、任意のプロセスが任意のメモリアクセスを試みる際に起動される。
図11において、まず、メモリアクセスを行うプロセス(非セーフティ部10、セーフティ部α20、セーフティ部β30の何れか)を識別すると共に(ステップS71)アクセス先の論理アドレスを取得する(ステップS72)。そして、アクセス不可テーブル80を参照することで、上記ステップS71で識別したプロセスが、当該アクセス先の論理アドレスに対応する記憶領域にアクセス可能であるか否かを判別する(ステップS73、S74)。
一方、もしアクセス可能であるならば(ステップS74,NO)、上記アドレス変換テーブル70から上記ステップS72で取得した倫理アドレスに対応する物理アドレス72とメモリ保護73の情報を取得して(ステップS75)、これら取得した情報をMMUにセットする(LDTLB)(ステップS76)。(LDTLB;LoaD Translation Look aside Buffer)。
(VPN;論理ページ番号, PPN;物理ページ番号, PR;保護キー・データ)
図9や図10(a)、(b)に示すメモリ保護情報に基づいて、図11の処理を実行することで、例えば、非セーフティ部10がセーフティ部(セーフティ部α20、セーフティ部β30)のデータ格納領域にアクセスしようとしても、ステップS74の判定がYESとなるので、リードもライトも出来ないことになる。また、非セーフティ部10は、セーフティ部(セーフティ部α20、セーフティ部β30)のプログラム格納領域については、リードは出来てもライトは出来ないことになる(ステップS76でセットされるメモリ保護73の情報は、‘0’(リードオンリー)となる)。
2 ウォッチドッグタイマー
3 クロック
10 非セーフティ部
20 セーフティ部α
21 入力処理部
22 セーフティ部α高速処理部
23 セーフティ部α低速処理部
24 出力処理部
25 セーフティ部診断処理部
30 セーフティ部β
31 入力処理部
32 セーフティ部α高速処理部
33 セーフティ部α低速処理部
34 出力処理部
35 セーフティ部診断処理部
41 時間・順序監視処理部
42 割込処理部
43 シーケンス管理テーブル
44 プログラム終了情報収集処理部
45 プログラム終了情報収集処理部
51 “セーフティ部α高速処理シーケンス設定値”
52 “セーフティ部β高速処理シーケンス設定値”
53 “セーフティ部α低速処理シーケンス設定値”
54 “セーフティ部β低速処理シーケンス設定値”
55 “セーフティ部診断処理回数設定値(N)”
56 “セーフティ部診断処理シーケンス設定値”
57 “セーフティ部診断処理リトライ回数設定値(M)”
58 ステータス
61 “セーフティ部α高速処理シーケンス情報”
62 “セーフティ部β高速処理シーケンス情報”
63 “セーフティ部α低速処理シーケンス情報”
64 “セーフティ部β低速処理シーケンス情報”
65 “セーフティ部診断処理回数”
66 “セーフティ部診断処理シーケンス情報”
67 “セーフティ部診断処理リトライ回数”
Claims (15)
- 1つのプロセッサ上に多重化された安全機能部が備えられる安全関連装置であって、
定周期の各周期区間毎に、それぞれ、前記多重化された安全機能部のうちの何れかの安全機能部を実行させると共に、タスクレベルが最も高い監視処理部を前記定周期で実行させる割込制御手段と、
前記各安全機能部毎に対応して、予め任意の設定値が記憶されると共に、その安全機能部の実行に伴って随時所定の実績情報が記憶・更新される安全制御記憶手段とを有し、
前記監視処理部は、前記定周期で実行する毎に、そのときの前記周期区間に実行された安全機能部に関する前記設定値と前記実績情報とに基づいて、該安全機能部の正常/異常を判定することを特徴とする安全関連装置。 - 前記監視処理部は、任意の前記安全機能部について異常と判定した場合には、該安全機能部を機能停止状態とすると共に、他の安全機能部の処理は続行させることを特徴とする請求項1記載の安全関連装置。
- 前記各安全機能部の処理には高速処理と低速処理が含まれ、
前記定周期は、前記高速処理に応じた第一定周期と、前記低速処理に応じた第二定周期であり、
前記割込制御手段は、前記第一定周期の各周期区間毎にそれぞれ前記多重化された安全機能部のうちの何れかの安全機能部の前記高速処理を実行させると共に、前記監視処理部を前記第一定周期で実行させることを特徴とする請求項1または2記載の安全関連装置。 - 前記監視処理部は、前記第一定周期で実行する毎に、そのときの前記周期区間に実行された安全機能部の高速処理に関する前記設定値と前記実績情報とに基づいて、該安全機能部の高速処理の正常/異常を判定することを特徴とする請求項3記載の安全関連装置。
- 前記割込制御手段は、前記第二定周期の各周期区間毎にそれぞれ前記多重化された安全機能部のうちの何れかの安全機能部の前記低速処理を実行させると共に、前記監視処理部を更に前記第二定周期でも実行させることを特徴とする請求項3または4記載の安全関連装置。
- 前記監視処理部は、前記第二定周期で実行する毎に、そのときの前記周期区間に実行された安全機能部の低速処理に関する前記設定値と前記実績情報とに基づいて、該安全機能部の低速処理の正常/異常を判定することを特徴とする請求項5記載の安全関連装置。
- 前記監視処理部は、任意の前記安全機能部の前記高速処理と前記低速処理の何れかを異常と判定した場合には、該安全機能部全体を機能停止状態とすることを特徴とする請求項6記載の安全関連装置。
- 前記各安全機能部あるいは前記高速処理/低速処理は、予め各々に実行順序番号が割り当てられた複数の部分処理から成り、
各部分処理が実行される毎に、その前記実行順序番号を前記実績情報として前記安全制御記憶手段に上書き記憶する終了情報収集処理手段を更に有し、
該安全制御記憶手段に記憶される前記設定値は、該複数の部分処理のなかで最後に実行させるべき部分処理の前記実行順序番号であり、
前記監視処理部は、前記安全制御記憶手段に記憶される前記実績情報としての前記実行順序番号が、前記設定値と一致する場合には正常と判定することを特徴とする請求項1〜7の何れかに記載の安全関連装置。 - 前記終了情報収集処理手段は、各部分処理が実行される毎に、その実行順序が正常か否かを判定し、正常である場合にその前記実行順序番号を前記実績情報として前記安全制御記憶手段に上書き記憶することを特徴とする請求項8記載の安全関連装置。
- ウォッチドッグタイマを更に有し、
前記監視処理部は、前記多重化された安全機能部が全て異常となった場合には、前記ウォッチドッグタイマをリセットしないことによって該ウォッチドッグタイマによって前記プロセッサのCPUリセットを掛けさせることを特徴とする請求項1〜9の何れかに記載の安全関連装置。 - 前記各安全機能部の処理には更に診断処理が含まれ、
前記割込制御手段は、該複数の診断処理のうちの何れか1つを実行させ、
前記監視処理部は、前記第二定周期より長い第三定周期毎に、該第三定周期の周期区間に実行された診断処理の正常/異常を、該診断処理に係わる前記設定値と前記実績情報とに基づいて判定し、異常と判定した場合には他の診断処理に切り替えて実行させることを特徴とする請求項1〜10の何れかに記載の安全関連装置。 - ウォッチドッグタイマを更に有し、
前記監視処理部は、前記複数の診断処理の全てが異常と判定された場合には、前記ウォッチドッグタイマをリセットしないことによって該ウォッチドッグタイマによって前記プロセッサのCPUリセットを掛けさせることを特徴とする請求項11記載の安全関連装置。 - 前記多重化された各安全制御部毎に、それぞれ、予め所定の記憶領域が割り当てられると共に、他の安全制御部に割り当てられた記憶領域がアクセス不可の記憶領域として登録されるメモリ保護情報記憶手段と、
任意の前記安全制御部による任意のメモリアクセスが発生する毎に、前記メモリ保護情報記憶手段を参照して該メモリアクセス先が前記アクセス不可の記憶領域であるか否かを判定し、該メモリアクセス先が前記アクセス不可の記憶領域である場合には該メモリアクセスを阻止するメモリ保護手段と、
を更に有することを特徴とする請求項1〜12の何れかに記載の安全関連装置。 - 1つのプロセッサ上に多重化された安全機能部が備えられる安全関連装置のコンピュータを、
定周期の各周期区間毎に、それぞれ、前記多重化された安全機能部のうちの何れかの安全機能部を実行させると共に、タスクレベルが最も高い監視処理部を前記定周期で実行させる割込制御手段と、
前記各安全機能部毎に対応して、予め任意の設定値が記憶されると共に、その安全機能部の実行に伴って随時所定の実績情報が記憶・更新される安全制御記憶手段と、
前記監視処理部が有する手段であって、該監視処理部が前記定周期で実行される毎に、そのときの前記周期区間に実行された安全機能部に関する前記設定値と前記実績情報とに基づいて、該安全機能部の正常/異常を判定する異常判定手段、
として機能させるためのプログラム。 - 前記コンピュータを更に、
前記多重化された各安全制御部毎に、それぞれ、予め所定の記憶領域が割り当てられると共に、他の安全制御部に割り当てられた記憶領域がアクセス不可の記憶領域として登録されるメモリ保護情報記憶手段と、
任意の前記安全制御部による任意のメモリアクセスが発生する毎に、前記メモリ保護情報記憶手段を参照して該メモリアクセス先が前記アクセス不可の記憶領域であるか否かを判定し、該メモリアクセス先が前記アクセス不可の記憶領域である場合には該メモリアクセスを阻止するメモリ保護手段、
として機能させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013083071A JP6131688B2 (ja) | 2013-04-11 | 2013-04-11 | 安全関連装置、そのプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013083071A JP6131688B2 (ja) | 2013-04-11 | 2013-04-11 | 安全関連装置、そのプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014206821A true JP2014206821A (ja) | 2014-10-30 |
JP6131688B2 JP6131688B2 (ja) | 2017-05-24 |
Family
ID=52120337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013083071A Active JP6131688B2 (ja) | 2013-04-11 | 2013-04-11 | 安全関連装置、そのプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6131688B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017084000A (ja) * | 2015-10-26 | 2017-05-18 | 日立オートモティブシステムズ株式会社 | 電子制御装置及び診断方法 |
JP2020204844A (ja) * | 2019-06-14 | 2020-12-24 | 富士電機株式会社 | 制御装置およびその保守支援装置 |
CN113741408A (zh) * | 2021-11-05 | 2021-12-03 | 湖北亿咖通科技有限公司 | 远程控车装置和方法、电子设备、计算机可读存储介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6097402A (ja) * | 1983-11-02 | 1985-05-31 | Mitsubishi Electric Corp | 演算制御装置 |
JP2003131734A (ja) * | 2001-06-08 | 2003-05-09 | Robert Bosch Gmbh | 車両の駆動シーケンス制御の監視方法及びその装置 |
JP2011008642A (ja) * | 2009-06-26 | 2011-01-13 | Fuji Electric Holdings Co Ltd | 安全装置および電力変換器 |
-
2013
- 2013-04-11 JP JP2013083071A patent/JP6131688B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6097402A (ja) * | 1983-11-02 | 1985-05-31 | Mitsubishi Electric Corp | 演算制御装置 |
JP2003131734A (ja) * | 2001-06-08 | 2003-05-09 | Robert Bosch Gmbh | 車両の駆動シーケンス制御の監視方法及びその装置 |
JP2011008642A (ja) * | 2009-06-26 | 2011-01-13 | Fuji Electric Holdings Co Ltd | 安全装置および電力変換器 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017084000A (ja) * | 2015-10-26 | 2017-05-18 | 日立オートモティブシステムズ株式会社 | 電子制御装置及び診断方法 |
JP2020204844A (ja) * | 2019-06-14 | 2020-12-24 | 富士電機株式会社 | 制御装置およびその保守支援装置 |
JP7379875B2 (ja) | 2019-06-14 | 2023-11-15 | 富士電機株式会社 | 制御装置およびその保守支援装置 |
CN113741408A (zh) * | 2021-11-05 | 2021-12-03 | 湖北亿咖通科技有限公司 | 远程控车装置和方法、电子设备、计算机可读存储介质 |
Also Published As
Publication number | Publication date |
---|---|
JP6131688B2 (ja) | 2017-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2585262C2 (ru) | Контрольно-вычислительная система, способ управления контрольно-вычислительной системой, а также применение контрольно-вычислительной системы | |
US8984245B2 (en) | Memory protection unit and method for controlling an access to memory device | |
JP6131688B2 (ja) | 安全関連装置、そのプログラム | |
JP6145987B2 (ja) | プログラマブルコントローラ、プログラマブルコントローラのデータバックアップ方法、プログラマブルコントローラの起動方法 | |
JP2008186173A (ja) | 障害監視システム | |
JP6007677B2 (ja) | 安全制御システム、及び安全制御システムのプロセッサ | |
JP4893427B2 (ja) | マイクロコンピュータシステム | |
US8601215B2 (en) | Processor, server system, and method for adding a processor | |
CN100511167C (zh) | 监控多处理器系统中的存储单元的方法和设备 | |
JP2015230720A (ja) | 計算機システム | |
JP6049961B1 (ja) | Cpu監視装置 | |
JP6502211B2 (ja) | 車両制御装置 | |
JP2019159992A (ja) | 機能安全システム、機能安全システムの安全制御方法及び機能安全プログラム | |
JP2012108848A (ja) | 動作ログ収集システム及びプログラム | |
JP2008234117A (ja) | マルチプロセッサシステムおよびマルチプロセッサシステムにおける復旧方法 | |
CN108700861B (zh) | 用于运行用于机动车的控制设备的方法 | |
JP5018140B2 (ja) | マルチプロセッサシステム、タスクスケジューリング方法およびタスクスケジューリングプログラム | |
JP4613019B2 (ja) | コンピュータシステム | |
US10983879B1 (en) | System and method for managing recovery of multi-controller NVMe drives | |
JP2020030507A (ja) | マルチコア制御装置 | |
JP2024085627A (ja) | コンピュータシステム、異常対処方法 | |
JP2008077388A (ja) | マルチプロセッサ制御システム、方法、およびプログラム | |
CN108415788B (zh) | 用于对无响应处理电路作出响应的数据处理设备和方法 | |
JP2015212969A (ja) | 情報処理装置およびdmaコントローラの動作確認方法 | |
JPH03222020A (ja) | マルチマイクロプロセッサシステムのリセット方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170321 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170403 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6131688 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |