JP5018140B2 - マルチプロセッサシステム、タスクスケジューリング方法およびタスクスケジューリングプログラム - Google Patents

マルチプロセッサシステム、タスクスケジューリング方法およびタスクスケジューリングプログラム Download PDF

Info

Publication number
JP5018140B2
JP5018140B2 JP2007057035A JP2007057035A JP5018140B2 JP 5018140 B2 JP5018140 B2 JP 5018140B2 JP 2007057035 A JP2007057035 A JP 2007057035A JP 2007057035 A JP2007057035 A JP 2007057035A JP 5018140 B2 JP5018140 B2 JP 5018140B2
Authority
JP
Japan
Prior art keywords
task
processor
unrecoverable
correctable
failure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007057035A
Other languages
English (en)
Other versions
JP2008217665A (ja
Inventor
毅 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007057035A priority Critical patent/JP5018140B2/ja
Publication of JP2008217665A publication Critical patent/JP2008217665A/ja
Application granted granted Critical
Publication of JP5018140B2 publication Critical patent/JP5018140B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Hardware Redundancy (AREA)

Description

本発明は、リカバリ不可コードを含むタスクのスケジューリングを行うマルチプロセッサシステム、タスクスケジューリング方法およびタスクスケジューリングプログラムに関する。
マルチプロセッサシステムにおいて、プロセッサが故障して閉塞状態となった場合に、故障したプロセッサ上で動作していたタスクまたはスレッドを正常なプロセッサに引き継ぐ技術が提案されている。
例えば、特許文献1には、スレッドが動作すべきプロセッサの番号をプロセッサ変換表で管理し、プロセッサが閉塞している場合には、プロセッサ変換表における閉塞しているプロセッサの番号を代替となる閉塞していないプロセッサの番号に差し替えて、運用を継続することが記載されている。
また、特許文献2には、故障が発生したプロセッサのタスクを引き継ぐプロセッサの系列を示す遷移情報をタスクごとに定義し、遷移情報に基づいてタスクのリカバリ処理を実行することが記載されている。
特開2000−122986号公報(段落0019−0030) 特開2001−22599号公報(段落0026−0027)
しかし、特許文献1,2に記載された方式は、障害の発生後に着目したプロセッサ間のタスクの引き継ぎ方法である。したがって、引き継ぎ不可能な処理の実行中にプロセッサが閉塞状態になった場合については考慮されていない。さらに、個々のタスクがそれぞれシステム中で担うべき重要度は、タスクごとに異なる。例えば、オペレーティングシステムのリカバリ不可コードを有するタスクを実行する場合、リカバリ不可コードに従った処理の実行中にプロセッサが閉塞状態になると、システム内に他の健全なプロセッサが存在しても、処理を引き継ぐことができずにシステムダウンとなる場合がある。
そこで、本発明は、リカバリ不可コードの実行中にプロセッサが閉塞状態になってシステムダウンすることを回避することができるマルチプロセッサシステム、タスクスケジューリング方法およびタスクスケジューリングプログラムを提供することを目的とする。
本発明によるマルチプロセッサシステムは、プロセッサが閉塞状態となると回復不可能となる処理を含むタスクであるか否かを判断するタスク判定手段(例えば、オペレーティングシステムまたはプロセッサ1〜4)と、プロセッサにおいて訂正可能な障害が発生したか否かを判断する訂正可能障害判断手段(例えば、誤り訂正回路10〜40、障害処理装置6、およびプロセッサ障害情報50)と、タスク判定手段が回復不可能となる処理を含むと判断した回復不可能タスクを実行するプロセッサとして、訂正可能障害判断手段によって訂正可能な障害が発生していないと判断されたプロセッサを割り当てる割当手段(例えば、オペレーティングシステムまたはプロセッサ1〜4)とを備えることを特徴とする。
タスクを示す情報に対応付けて当該タスクを実行予定のプロセッサを示す情報を記憶するタスク実行予定キューを備え、割当手段(例えば、オペレーティングシステム)は、タスク実行予定キューを書き換えることにより回復不可能タスクを実行するプロセッサを割り当ててもよい。そのような構成によれば、キューを使用してタスクの割り当てを行うことができる。
タスク判定手段は、タスクの回復不可能な処理の前に含まれる情報に基づいて、タスクが回復不可能な処理を含むか否かを判断し、割当手段(例えば、プロセッサ1〜4)は、コンテキスト切り替えを行うことにより回復不可能タスクを実行するプロセッサを割り当ててもよい。そのような構成によれば、効率的にタスクの割り当てを行うことができる。
本発明によるタスクスケジューリング方法は、タスク判定手段が、プロセッサが閉塞状態となると回復不可能となる処理を含むタスクであるか否かを判断するタスク判定ステップと、訂正可能障害判断手段が、プロセッサにおいて訂正可能な障害が発生したか否かを判断する訂正可能障害判断ステップと、割当手段が、タスク判定ステップで回復不可能となる処理を含むと判断された回復不可能タスクを実行するプロセッサとして、訂正可能障害判断ステップで訂正可能な障害が発生していないと判断されたプロセッサを割り当てる割当ステップとを含むことを特徴とする。
割当手段が、割当ステップで、タスクを示す情報に対応付けて当該タスクを実行予定のプロセッサを示す情報を記憶するタスク実行予定キューを書き換えることにより回復不可能タスクを実行するプロセッサを割り当ててもよい。そのような構成によれば、キューを使用してタスクの割り当てを行うことができる。
タスク判定手段が、タスク判定ステップで、タスクの回復不可能な処理の前に含まれる情報に基づいて、タスクが回復不可能な処理を含むか否かを判断し、割当手段が、割当ステップで、コンテキスト切り替えを行うことにより回復不可能タスクを実行するプロセッサを割り当ててもよい。そのような構成によれば、効率的にタスクの割り当てを行うことができる。
本発明によるタスクスケジューリングプログラムは、コンピュータに、記憶装置に記憶され各プロセッサに割り当てられるタスクが、プロセッサが閉塞状態となると回復不可能となる処理を含むタスクであるか否かを判断するタスク判定処理と、プロセッサにおいて訂正可能な障害が発生したか否かを判断する訂正可能障害判断処理と、タスク判定処理で回復不可能となる処理を含むと判断した回復不可能タスクを訂正可能障害判断処理で訂正可能な障害が発生していないと判断されたプロセッサ割り当てる割当処理とを実行させることを特徴とする。
本発明によれば、閉塞状態となる可能性が高い訂正可能障害が発生したプロセッサは、リカバリ不可コードを含むプログラムを実行しない。そのため、リカバリ不可コードの実行中にプロセッサが閉塞状態となり、システムダウンすることを防ぐ効果がある。
実施の形態1.
以下、本発明の第1の実施の形態を図面を参照して説明する。図1は、第1の実施の形態のマルチプロセッサシステムの構成例を示すブロック図である。図1に示すマルチプロセッサシステムは、プロセッサ1,2,3,4と、主記憶装置5と、障害処理装置6とを備える。プロセッサ1〜4は、メモリバス7を介して主記憶装置5に接続される。なお、図1には、プロセッサが4個の場合を例示しているが、マルチプロセッサであれば4個に限られない。すなわち、プロセッサが2個または3個であってもよく、5個以上であってもよい。
プロセッサ1〜4は、訂正可能な障害(例えば、誤り訂正エラー)が発生した場合であっても、障害を自動訂正しながら運用を継続することができる自動訂正機能を有する。図1に示す例では、プロセッサ1〜4は、それぞれ誤り訂正回路10,20,30,40と、ファームウェアコードを格納するファームウェア格納領域(ランダムアクセスメモリ)(図示せず。)とを含む。誤り訂正回路10〜40は、例えば、プロセッサ1〜4が実行するファームウェアコードの正当性をチェックし、訂正可能な障害であれば訂正して、プロセッサ1〜4に実行させる。
障害訂正の方式として、例えば、誤り訂正符号(Error Correcting Code )を用いる方式がある。誤り訂正符号は、誤り検出符号(Error Detecting Code)のうち、所定の条件を満たす場合には、誤りが起こったことを検出するだけでなく、正しい符号が何であるかを知ることができる符号である。誤り訂正符号の代表的な例として、ハミング符号がある。ハミング符号を用いることにより、例えば、符号中の1ビットのエラーについては元の符号を特定して修復することができるが、2ビット以上のエラーについては、訂正することができない。
本実施の形態では、プロセッサの訂正可能な障害を検出して修復するために、誤り訂正符号を用いる場合を例にして説明するが、誤り訂正符号に限られず、例えば、フォールトトレラントシステム等の多重機構を用いてもよい。なお、フォールトトレラントシステムの場合には、冗長性が失われた状態での障害発生が、訂正不可能な障害に該当する。
主記憶装置5における該当領域には、プロセッサ障害情報50として、符号訂正の発生状況を示す情報が記憶される。符号訂正の発生状況を示す情報は、プロセッサ1〜4のそれぞれに対応する領域に記憶される。プロセッサ障害情報50は、すべてのプロセッサ1〜4が参照可能な情報である。
障害処理装置6は、誤り訂正回路10〜40による符号訂正を監視する機能を有する。障害処理装置6は、プロセッサ1〜4における符号訂正の発生状況をプロセッサ障害情報50として主記憶装置5における該当領域に記憶させる。
第1の実施の形態において、オペレーティングシステムは、タスクスケジューリングを行う。具体的には、プロセッサ1〜4は、オペレーティングシステムに従って、主記憶装置5に記憶されるタスクA51、タスクB52、タスクC53を分担して処理するマルチタスキング処理を行う。以下、「オペレーティングシステムが実行する」などの表現を用いるが、具体的には、プロセッサ1〜4が、オペレーティングシステムに従って処理を実行する。
主記憶装置5における他の該当領域には、タスクA51、タスクB52、タスクC53が記憶される。図1に示す例では、タスクB52は、リカバリ不可コード54を含む。リカバリ不可コード54とは、実行中にプロセッサで閉塞状態が発生した場合、従来のプロセッサ間のタスク引き継ぎ機構を有するマルチプロセッサシステムではシステムダウンが発生するようなプログラムである。例えば、リカバリ不可コード54は、オペレーティングシステムのクリティカルセクションやカーネル内部動作等の処理部分である。なお、図1には、タスクが3個の場合を例示しているが、2個以下または4個以上であってもよい。
図2は、タスクの構成例を示す説明図である。図2(a),(b)に例示するタスクは、それぞれタスクの内容や性質を示すタスクヘッダ100と、プログラムコードであるタスク本体101とを含む。タスクヘッダ100には、例えば、タスクの名前および属性が設定される。タスクの属性を示す属性情報は、タスクがリカバリ不可コード54を含むか否かを示す情報である。
図2(a)には、リカバリ不可コード54を含むタスクB52を示す。また、図2(b)には、リカバリ不可コード54を含まないタスクA51を示す。タスクヘッダ100に含まれる属性情報は、コンパイル/リンク時にコンパイラ/リンカによって設定される。タスク本体101にリカバリ不可コード54が含まれる場合には、コンパイラ/リンカは、タスクヘッダ100における属性情報として「リカバリ不可」を設定する。同様に、リカバリ不可コード54が含まれない場合には、コンパイラ/リンカは、属性情報として「リカバリ可」を設定する。
次に、図面を参照して第1の実施の形態の動作について説明する。まず、オペレーティングシステムによるタスク実行予定キューの入れ替え処理について説明する。図3は、タスク実行予定キューの例を示す説明図である。オペレーティングシステムは、タスク実行予定キューに、タスク名に対応付けて実行予定のプロセッサ名を登録することにより、タスクスケジューリングを行う。
プロセッサ1〜4のいずれにおいても障害が発生していない場合、オペレーティングシステムは、タスクが起床される毎にプロセッサ1〜4に順次タスクをスケジューリングする。例えば、図1に示すマルチプロセッサシステム内で、タスクA,B,C,D,E,Fが起床された場合、オペレーティングシステムは、タスク実行予定キューに、タスクAをプロセッサ1に割り当てる旨のデータ301、タスクBをプロセッサ2に割り当てる旨のデータ302、タスクCをプロセッサ3に割り当てる旨のデータ303、タスクDをプロセッサ4に割り当てる旨のデータ304、タスクEをプロセッサ1に割り当てる旨のデータ305およびタスクFをプロセッサ2に割り当てる旨のデータ306を登録する(図3(a)参照。)。
以下、プロセッサ2において訂正可能障害が発生した場合を例にして説明する。プロセッサ2において訂正可能障害が発生した場合、プロセッサ2が含む誤り訂正回路20は、誤り訂正が発生した旨を障害処理装置6に通知する。障害処理装置6は、プロセッサ障害情報50のプロセッサ2に対応する領域の値を「訂正可能障害発生」に変更する。
すべてのプロセッサ1〜4は、プロセッサ障害情報50を参照することができる。オペレーティングシステムは、プロセッサ障害情報50を参照し、プロセッサ1〜4における訂正可能障害の発生を検出する。オペレーティングシステムは、訂正可能障害が発生したプロセッサにおいて実行が予定されているタスクの中に、リカバリ不可コード54を含むタスクがある場合には、訂正可能な障害が発生していない他のプロセッサに割り当て、再スケジューリングを行う。すなわち、訂正可能な障害が発生したということは、その訂正のあったプロセッサに、何らかのハードウェア的な障害が発生している可能性がある。そのため、リカバリ不可コード54による処理をより確実に実行可能な他のプロセッサに割り当てるように制御する。なお、オペレーティングシステムは、タスクヘッダ100に含まれる属性情報に基づいて、タスクがリカバリ不可コード54を含むか否かを判断する。
図3(b)に例示するタスク実行予定キューには、図3(a)に例示するタスク実行予定キューに対し、新たにタスクGをプロセッサ3に割り当てる旨のデータ307が登録され、タスクHをプロセッサ4に割り当てる旨のデータ308が登録されている。ここで、プロセッサ2において訂正可能障害が発生すると、オペレーティングシステムは、プロセッサ2にスケジューリングされているタスクB,Fのうち、リカバリ不可コード54を含むタスクBを、他の健全なプロセッサに再スケジューリングする。
図3(b)には、プロセッサ2において訂正可能障害が発生した後、再スケジューリングされたタスク実行予定キューの例を示す。例えば、オペレーティングシステムは、プロセッサ1〜4のうち最も早くプロセッサ資源が開放されるプロセッサ3にタスクBを割り当てる旨のデータ402を、タスク実行予定キューに登録する。次に、オペレーティングシステムは、プロセッサ3に割り当てられたタスクCをプロセッサ資源が開放されたプロセッサ2に割り当てる旨のデータ403を、タスク実行予定キューに登録する。
図4は、第1の実施の形態におけるタスクスケジューリング処理を示すフローチャートである。
タスクのスケジューリングが開始されると、オペレーティングシステムは、実行すべきタスクのタスクヘッダ100の読み出しを行う(ステップS10)。オペレーティングシステムは、タスクヘッダ100に含まれる属性情報に基づいて、タスクがリカバリ不可コード54を含むか否かを判断する(ステップS11)。リカバリ不可コード54を含まないと判断した場合(いいえ)、タスク実行予定キューにおいてタスクを割り当てられたプロセッサ(自プロセッサ)がタスクを実行する(ステップS17)。
ステップS11において、リカバリ不可コード54を含むと判断した場合(はい)、オペレーティングシステムは、プロセッサ障害情報50を読み出す(ステップS12)。オペレーティングシステムは、タスクを割り当てられたプロセッサ(自プロセッサ)において、訂正可能障害が発生しているか否かを判断する(ステップS13)。訂正可能障害が発生していないと判断した場合(いいえ)、ステップS17に移行する。
ステップS13において、自プロセッサで訂正可能障害が発生していると判断した場合(はい)、自プロセッサを含む全プロセッサにおいて訂正可能障害が発生しているか否かを判断する(ステップS14)。全プロセッサにおいて訂正可能障害が発生していると判断した場合(はい)、ステップS17に移行する。訂正可能障害が発生していないプロセッサがある場合(いいえ)、オペレーティングシステムは、タスク実行予定キューの入れ替え処理を行う(ステップS15)。オペレーティングシステムは、訂正可能障害が発生していないプロセッサ(すなわち、ステップS15においてリカバリ不可コード54を含むタスクを新たに割り当てたプロセッサ)にタスクの実行を指示する(ステップS16)。
以上に説明したように、第1の実施の形態によれば、訂正可能障害が発生したプロセッサにおいて、オペレーティングシステムのリカバリ不可コードを含むプログラムが実行されない。例えば、進行性のランダムアクセスメモリ障害のように、訂正可能障害が拡大して訂正不可能障害となった場合であっても、リカバリ不可コードを含むプログラムが実行されない。そのため、リカバリ不可コードを実行することによるシステムダウンを未然に回避することができ、システムの可用性や信頼性を高めることができる。
実施の形態2.
以下、本発明の第2の実施の形態を図面を参照して説明する。第1の実施の形態では、タスクヘッダが属性情報を含む場合を例示したが、第2の実施の形態では、タスク本体がリカバリ可否を示す情報を含む場合を例示する。
図5は、第2の実施の形態におけるタスクの構成例を示す説明図である。図5に例示するタスクは、タスク本体200を含む。タスク本体200は、タスクがリカバリ可能か否かを示す情報であるリカバリ不可フラグを有する。リカバリ不可フラグは、プログラムの作成時に、プログラムに記載される。プログラムがリカバリ不可コードを含む場合、リカバリ不可コードの直前においてリカバリ不可フラグを1に設定し、リカバリ不可コードの終了後にリカバリ不可フラグを0に設定する処理を、あらかじめプログラム中に埋め込んでおく。
第2の実施の形態において、プロセッサ1〜4は、プロセッサ間通信信号線8を使用して、スケジューリングやディスパッチ等のタスク管理を行う。
次に、図面を参照して第2の実施の形態の動作について説明する。図6は、第2の実施の形態におけるタスクスケジューリング処理を示すフローチャートである。
プロセッサは、タスク本体200に記載された命令を読み出して、逐次実行する(ステップS20)。プロセッサは、デコードした命令がリカバリ不可フラグを1にセットする旨の命令か否かを判断し(ステップS21)、リカバリ不可フラグを1にセットする旨の命令でない場合(いいえ)、ステップS26に移行し、自プロセッサ上で次の命令を実行する。
ステップS21において、リカバリ不可フラグを1にセットする旨の命令である場合(はい)、プロセッサは、主記憶装置5からプロセッサ障害情報50を読み出す(ステップS22)。プロセッサは、自プロセッサにおいて訂正可能障害が発生しているか否かを判断する(ステップS23)。訂正可能障害が発生していないと判断した場合(いいえ)、ステップS26に移行する。
ステップS23において、自プロセッサで訂正可能障害が発生していると判断した場合(はい)、自プロセッサを含む全プロセッサにおいて訂正可能障害が発生しているか否かを判断する(ステップS24)。全プロセッサにおいて訂正可能障害が発生していると判断した場合(はい)、ステップS26に移行する。訂正可能障害が発生していないプロセッサがある場合(いいえ)、プロセッサは、プロセッサ間通信信号線8を介して、訂正可能障害が発生していないプロセッサにコンテキストの切り替えを要求する(ステップS25)。コンテキストを引き継いだプロセッサは、ステップS20に移行して、処理を再開する。なお、コンテキストを引き継いだプロセッサは、リカバリ不可フラグが0にリセットされるまでは、他のプロセッサにコンテキスト切り替えを行わないものとする。
以上に説明したように、第2の実施の形態によれば、プログラム全体に対するリカバリ不可の範囲が極小化されるため、より効率的にプロセッサへのタスク割り付けを行うことができる。
本発明によれば、プロセッサの訂正可能障害の発生状況に基づいて、障害部位が閉塞状態に拡大する可能性を予見し、そのようなプロセッサ上で、オペレーティングシステムのリカバリ不可コードを含むプログラム部分が実行されることを抑止する。したがって、プロセッサが閉塞障害となった場合においても、リカバリ不可コードが実行されないため、リカバリ不可コードの実行によるシステムダウンを未然に回避する確率を高めることができる。
本発明は、マルチプロセッサシステムに適用することができ、特に、マルチプロセッサシステムの可用性および信頼性を高めるために好適に実施される。
第1の実施の形態のマルチプロセッサシステムの構成例を示すブロック図である。 タスクの構成例を示す説明図である。 タスク実行予定キューの例を示す説明図である。 第1の実施の形態におけるタスクスケジューリング処理を示すフローチャートである。 第2の実施の形態におけるタスクの構成例を示す説明図である。 第2の実施の形態におけるタスクスケジューリング処理を示すフローチャートである。
符号の説明
1〜4 プロセッサ
5 主記憶装置
6 障害処理装置
7 メモリバス
8 プロセッサ間通信信号線
10〜40 誤り訂正回路
50 プロセッサ障害情報
51〜53 タスク
54 リカバリ不可コード

Claims (7)

  1. プロセッサが閉塞状態となると回復不可能となる処理を含むタスクであるか否かを判断するタスク判定手段と、
    プロセッサにおいて訂正可能な障害が発生したか否かを判断する訂正可能障害判断手段と、
    前記タスク判定手段が回復不可能となる処理を含むと判断した回復不可能タスクを実行するプロセッサとして、前記訂正可能障害判断手段によって訂正可能な障害が発生していないと判断されたプロセッサを割り当てる割当手段と
    を備えることを特徴とするマルチプロセッサシステム。
  2. タスクを示す情報に対応付けて当該タスクを実行予定のプロセッサを示す情報を記憶するタスク実行予定キューを備え、
    割当手段は、前記タスク実行予定キューを書き換えることにより回復不可能タスクを実行するプロセッサを割り当てる
    請求項1記載のマルチプロセッサシステム。
  3. タスク判定手段は、タスクの回復不可能な処理の前に含まれる情報に基づいて、タスクが回復不可能な処理を含むか否かを判断し、
    割当手段は、コンテキスト切り替えを行うことにより回復不可能タスクを実行するプロセッサを割り当てる
    請求項1記載のマルチプロセッサシステム。
  4. タスク判定手段が、プロセッサが閉塞状態となると回復不可能となる処理を含むタスクであるか否かを判断するタスク判定ステップと、
    訂正可能障害判断手段が、プロセッサにおいて訂正可能な障害が発生したか否かを判断する訂正可能障害判断ステップと、
    割当手段が、前記タスク判定ステップで回復不可能となる処理を含むと判断された回復不可能タスクを実行するプロセッサとして、前記訂正可能障害判断ステップで訂正可能な障害が発生していないと判断されたプロセッサを割り当てる割当ステップと
    を含むことを特徴とするタスクスケジューリング方法。
  5. 割当手段が、割当ステップで、タスクを示す情報に対応付けて当該タスクを実行予定のプロセッサを示す情報を記憶するタスク実行予定キューを書き換えることにより回復不可能タスクを実行するプロセッサを割り当てる
    請求項4記載のタスクスケジューリング方法。
  6. タスク判定手段が、タスク判定ステップで、タスクの回復不可能な処理の前に含まれる情報に基づいて、タスクが回復不可能な処理を含むか否かを判断し、
    割当手段が、割当ステップで、コンテキスト切り替えを行うことにより回復不可能タスクを実行するプロセッサを割り当てる
    請求項4記載のタスクスケジューリング方法。
  7. コンピュータに、
    記憶装置に記憶され各プロセッサに割り当てられるタスクが、プロセッサが閉塞状態となると回復不可能となる処理を含むタスクであるか否かを判断するタスク判定処理と、
    プロセッサにおいて訂正可能な障害が発生したか否かを判断する訂正可能障害判断処理と、
    前記タスク判定処理で回復不可能となる処理を含むと判断した回復不可能タスクを前記訂正可能障害判断処理で訂正可能な障害が発生していないと判断されたプロセッサ割り当てる割当処理と
    を実行させるためのタスクスケジューリングプログラム。
JP2007057035A 2007-03-07 2007-03-07 マルチプロセッサシステム、タスクスケジューリング方法およびタスクスケジューリングプログラム Expired - Fee Related JP5018140B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007057035A JP5018140B2 (ja) 2007-03-07 2007-03-07 マルチプロセッサシステム、タスクスケジューリング方法およびタスクスケジューリングプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007057035A JP5018140B2 (ja) 2007-03-07 2007-03-07 マルチプロセッサシステム、タスクスケジューリング方法およびタスクスケジューリングプログラム

Publications (2)

Publication Number Publication Date
JP2008217665A JP2008217665A (ja) 2008-09-18
JP5018140B2 true JP5018140B2 (ja) 2012-09-05

Family

ID=39837599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007057035A Expired - Fee Related JP5018140B2 (ja) 2007-03-07 2007-03-07 マルチプロセッサシステム、タスクスケジューリング方法およびタスクスケジューリングプログラム

Country Status (1)

Country Link
JP (1) JP5018140B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5716396B2 (ja) * 2010-02-05 2015-05-13 富士通株式会社 情報処理装置及び情報処理方法
US9304848B2 (en) 2013-01-15 2016-04-05 International Business Machines Corporation Dynamic accessing of execution elements through modification of issue rules

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2671305B2 (ja) * 1987-06-17 1997-10-29 日本電気株式会社 データ処理装置
JPH02125335A (ja) * 1988-11-04 1990-05-14 Fujitsu Ltd 並列論理型言語処理系におけるゴール管理処理方式
JPH04134536A (ja) * 1990-09-27 1992-05-08 Nec Corp クリティカルセクション制御方式
US5946487A (en) * 1996-06-10 1999-08-31 Lsi Logic Corporation Object-oriented multi-media architecture
JP2000122986A (ja) * 1998-10-16 2000-04-28 Hitachi Ltd マルチプロセッサシステム
JP2001022599A (ja) * 1999-07-06 2001-01-26 Fujitsu Ltd フォールトトレラント・システム,フォールトトレラント処理方法およびフォールトトレラント制御用プログラム記録媒体

Also Published As

Publication number Publication date
JP2008217665A (ja) 2008-09-18

Similar Documents

Publication Publication Date Title
KR100388947B1 (ko) 실행 파이프라인 외부에 복수의 프로그램 카운터 및트레이스 버퍼를 구비한 프로세서
US7627782B2 (en) Multi-processing system and multi-processing method
US5214652A (en) Alternate processor continuation of task of failed processor
KR100382126B1 (ko) 오예측 이후에 재실행될 수 있는 명령어를 홀드하기 위한 파이프라인 외부의 트레이스 버퍼
KR100388952B1 (ko) 비순서적 멀티스레드 실행을 수행하는 적재 및 저장명령어를 배열하기 위한 시스템
JP5203967B2 (ja) メモリ障害を処理するために、センサーネットワークで使用可能な方法及びシステム
US20060010344A1 (en) System and method for predictive processor failure recovery
JP5093259B2 (ja) Biosとbmcとの間の通信パス強化方法、その装置及びそのプログラム
US8219851B2 (en) System RAS protection for UMA style memory
US20150033072A1 (en) Monitoring hierarchical container-based software systems
US20100313061A1 (en) Method and system for reliable exception handling in a computer system
US20140089734A1 (en) Thread sparing between cores in a multi-threaded processor
TWI498820B (zh) 具有用於分支錯誤預測之第二跳躍執行單元的處理器
US20120304184A1 (en) Multi-core processor system, computer product, and control method
US10379931B2 (en) Computer system
CN101048738A (zh) 用于执行计算机程序的方法、操作系统和计算设备
JP5018140B2 (ja) マルチプロセッサシステム、タスクスケジューリング方法およびタスクスケジューリングプログラム
Mouallem et al. A fault-tolerance architecture for kepler-based distributed scientific workflows
JP2008015704A (ja) マルチプロセッサシステム
US8745440B1 (en) Computer-implemented system and method for providing software fault tolerance
US10540222B2 (en) Data access device and access error notification method
JP2008204011A (ja) マルチスレッドシステム、スレッド動作異常検知方法
JP2008204013A (ja) スレッド動作異常検知方法、マルチスレッドシステム
JP4531535B2 (ja) 命令処理停止手段を持つ命令制御装置におけるハードウェアエラー制御方式
US7895493B2 (en) Bus failure management method and system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120528

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees