JP2015230720A - 計算機システム - Google Patents

計算機システム Download PDF

Info

Publication number
JP2015230720A
JP2015230720A JP2014118305A JP2014118305A JP2015230720A JP 2015230720 A JP2015230720 A JP 2015230720A JP 2014118305 A JP2014118305 A JP 2014118305A JP 2014118305 A JP2014118305 A JP 2014118305A JP 2015230720 A JP2015230720 A JP 2015230720A
Authority
JP
Japan
Prior art keywords
bmc
master
status
slave
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014118305A
Other languages
English (en)
Inventor
裕紀 左藤
Hiroki Sato
裕紀 左藤
正孝 鳥澤
Masataka Torisawa
正孝 鳥澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2014118305A priority Critical patent/JP2015230720A/ja
Publication of JP2015230720A publication Critical patent/JP2015230720A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】複数のノードを使った共通のデバイスに対する監視を効率的に行うことを可能とする。
【解決手段】各々がBMC(ベースボードマネジメントコントローラ)を備える複数のノードが同一のデバイス112を共有する計算機システム100において、各BMCは、各々のBMC内の情報を転送する転送バス111により接続され、各BMCは、自身及び他のノードのステータスに基づいて自身のステータスを決定するマトリックスを備え、共有デバイス112を監視しているマスタBMCは、共有デバイス112から取得したログ情報を格納する記憶領域113を備え、共有デバイス112を監視していないスレーブBMCは転送バス111を介してマスタBMC内の共有デバイスログ情報を読み出して格納する記憶領域114を備え、マスタBMCに障害が発生した際に、スレーブBMCは前記ステータスとマトリックスにより新たなマスタコントローラに成る。
【選択図】図1

Description

本発明はソフトウェアプログラムによって更新可能なファームウェアを内部に有するサーバ装置に関するものである。
昨今のサーバの運用上、省スペースでなおかつ性能が確保されているCiBS(Cluster in Box System)を使用するケースが年々増加している。CiBSとは、一つのシステム内に、複数のノードが搭載される形態のことである。
しかしながら、一つのノード内に全てのデバイスを搭載すると、ノードの数だけデバイスを用意する必要があるため、コストの増大が懸念される。
そこで、複数のノードが一部のデバイスを共有化するシステムが提案された。共有化されたデバイスに対しての監視は、片側のノード内のBMC(ベースボードマネジメントコントローラ)のみが実施する。監視をするBMCをマスタBMCとする。なお、もう一つのノードにもBMCは搭載されているが、競合が発生しないように共有デバイスに対する監視は実施しない。監視をしていないBMCをスレーブBMCとする。
特開2012−123537号公報
本システムに対する課題として、以下の2点が挙げられる。
1.マスタBMCに障害が発生した場合、共有デバイスに対する監視が停止してしまう点が課題として挙げられる。本システムではスレーブBMCを搭載しているが、前記背景技術にあるように、共有デバイスに対する競合を避けるためにスレーブBMCは共有デバイスに対する監視を実施していないので、マスタBMCに障害が発生した場合もスレーブBMCは共有デバイスを監視することができない。結果として、共有デバイスに対する監視はマスタBMCのみに依存している。
2.マスタBMCに障害が発生した場合、マスタBMCに障害が発生する以前における共有デバイスに関するログは、障害が発生したBMCに記録されているため、ログを抽出することが困難となる。
複数のノードが同一のデバイスを共有し、各ノードは前記共有デバイスを排他的に監視するコントローラを備えた計算機システムにおいて、各コントローラは、各コントローラのステータスを表示するステータス信号と、各コントローラ内の情報を転送する転送バスにより接続され、各コントローラは、他コントローラのステータス信号に基づいて自コントローラのステータスを決定するマトリックスを備え、前記共有デバイスを監視しているコントローラ(以後、マスタコントローラと呼ぶ。)は当該共有デバイスから取得したログ情報を格納する記憶領域を備え、前記共有デバイスを監視していないコントローラ(以後、スレーブコントローラと呼ぶ。)は前記転送バスを介して前記マスタコントローラ内の共有デバイスログ情報を読み出して格納する記憶領域を備え、前記マスタコントローラに障害が発生した際に、前記スレーブコントローラは前記ステータス信号と前記マトリックスにより新たなマスタコントローラに成ることを特徴とする。
・両BMCはお互いに監視しているため、マスタBMCに障害が発生した場合に、スレーブBMCがマスタBMCの異常を検知することでマスタ化し、共有デバイスに対する監視を維持することができる。
・障害発生前のログを、スレーブからマスタに切り替わったBMCが保持することができる。
・障害が発生したBMCを搭載しているノードを交換した後にも、再度マスタBMCとスレーブBMC間で共有デバイスのログを共有することができ、共有デバイスに対する監視及びログの保持をより確実にすることができる。
本発明を適用するシステムの概略図である。 本発明を適用した場合の2つのBMCの間の情報共有のためのフローである。 BMC内に確保されている共有情報エリアを表す図である。 2つのBMCの起動時における情報を同期するためのフローである。 IPMBバスを使ったヘルスカウンタによるBMCの監視方式の概略図である。 BMC起動時における信号監視をするための各設定値の初期化フローである。 マスタ・スレーブ監視スレッドが信号を監視するためのフローである。 2ノードのBMC間の情報を示す信号とステータスの一覧表(表1)である。 2ノード内のBMCの内部状態を示す変数の一覧表(表2)である。 マスタ・スレーブ制御スレッドを制御するマトリックスの一覧表(表3)である マスタ・スレーブ制御スレッドの制御マトリックス内で用いる関数一覧表(表4)である。
以下、本発明の一実施形態を図面により説明する。
図1は、本発明を適用するシステムの概略図である。サーバ100の内部には、ノード101、ノード103と呼ばれるモジュールと、ノード101とノード103が共有する共有デバイス112が搭載されている。共有デバイス112には、HDDや電源ユニット、PANEL、温度センサー等が含まれる。ノードA101は、BMC0(マスター)102と個別デバイス105で構成されている。同様に、ノードB103は、BMC1(スレーブ)104と個別デバイス106で構成されている。さらに、BMC0(マスター)102とBMC1(スレーブ)104を繋ぐIPMBバス111、BMC0(マスター)102とBMC1(スレーブ)104と共有デバイス112を接続するI2Cバス109、BMC0(マスター)102とBMC1(スレーブ)104と共有デバイス112を接続するGPIOバス110も実装されている。
また、BMC0(マスター)102内には共有情報エリア113が、BMC1(スレーブ)104内には共有情報エリア114がそれぞれ確保されている。
図3は、BMC内のshared memoryに確保されている共有情報エリアを表す図である。各BMCの共有情報エリアには、共有構成情報、BMC0固有情報、BMC1固有情報、共有デバイス情報の4種類の情報が格納されている。この共有情報エリアは、BMC0(マスター)102とBMC1(スレーブ)104が、IPMBバス111に対して、IPMBコマンドを発行することで取得可能となっている。
次に、共有デバイスの監視方式について説明する。図1では、BMC0(マスター)102がI2Cバス109を用いて共有デバイス112を監視している。なお、BMC1(スレーブ)104は、共有デバイス112を監視していない。
さらに、BMC0(マスター)102とBMC1(スレーブ)104を管理するマスタ・スレーブ制御スレッドについて説明する。マスタ・スレーブ制御スレッドとは、ノード間のBMCの制御するプログラムであり、各BMC内に実装されている。BMC0(マスター)102とBMC1(スレーブ)104の管理はマスタ・スレーブ制御スレッドが系間信号及び内部状態変数の組み合わせによって行う。
課題1を解決するための、IPMBバスを使ったスレーブBMCがマスタBMCを監視するヘルスカウンタについて、図3と図5を用いて説明する。
図3に示すように、BMC0内のBMC0固有情報エリアにBMC0用のヘルスカウンタエリアを用意する。同様にBMC0内のBMC1固有情報エリアに、BMC1用のヘルスカウンタエリアを用意する。
図5は、IPMBバスを使ったヘルスカウンタによるBMCの監視方式の概略図である。BMC0(マスター)500は、BMC0固有情報ヘルスカウントエリア501に対して、格納されている値を一定時間毎に加算する。さらにBMC1(スレーブ)502は、IPMBバス504を通じて、BMC0固有情報ヘルスカウントエリア501に格納された値を一定時間毎に読み出す。BMC0(マスター)500に問題が発生すると、BMC0固有情報ヘルスカウントエリア501に格納されている値は変化しなくなるため、BMC1(スレーブ)502は、BMC0500に問題が発生したことを検知することができる。また、BMC1は、IPMBバス504を通じて、BMC0(マスター)500内のBMC1固有情報ヘルスカウントエリア503に対して、格納されている値を一定時間毎に加算する。さらに、BMC0(マスター)500は、BMC1固有情報ヘルスカウントエリア503に格納されている値を一定時間毎に読み取る。BMC1502に問題が発生すると、BMC1固有情報ヘルスカウントエリア503に格納されている値は変化しなくなるため、BMC0500は、BMC1502に問題が発生したことを検知することができる。以上の仕様によって、BMC0(マスター)500とBMC1(スレーブ)502のどちらが故障しても、故障していないBMCが検知することができる。
課題2を解決する本発明の運用方式を図1と図2のフローを用いて説明する。BMC0(マスター)102がI2Cバス109を使って共有デバイスから得たログを、共有情報エリア113に記録するものとする。
図2は、通常運用時におけるマスタBMC200とスレーブBMC201で共有デバイス112のログを共有するためのフローである。IPMBコマンドは常にスレーブBMC201側がマスタ、マスターBMC200側がスレーブとなりスレーブBMC側から発行する仕様とする。スレーブBMC201が、マスターBMC200に対してIPMBコマンド204を送信する。BMC0(マスター)200は、IPMBコマンド204を受け取ると、マスターBMC200の内部に確保されている共有情報エリア202に記録されている共有デバイス112に関するログを読み出す。読み出したログをレスポンス205として、スレーブBMC201に送信する。スレーブBMC201は、レスポンス205を受信すると、共有情報エリア203に書き込むことで、共有デバイス112のログをマスターBMC200とスレーブBMC201の間で共有する。
図4は、BMC起動時におけるマスタBMC400とスレーブBMC401で共有デバイス112のログを共有するためのフローである。マスタBMC400は、BMC起動406を実施した後、Master系と認識408され、同期化情報の設定410を実施し、BMC起動完了412となる。一方、スレーブBMC401は、BMC起動再起動407を実施する。そして、マスタBMC400がMaster系と認識408された後に、スレーブBMC401はSlave系と認識409される。スレーブBMC401がマスタBMC400に対してIPMBコマンドGetBMC sharedinfo404を送信する。マスタBMC400は、IPMBコマンドGetBMCsharedinfo404を受け取ると、マスターBMC400の内部に確保されている共有情報エリア402に記録されている共有デバイス112に関するログを読み出す。読み出したログをレスポンス405として、スレーブBMC401に送信する。スレーブBMC401は、レスポンス405を受信すると、共有情報エリア403に書き込むことで、共有デバイス112のログをマスターBMC400とスレーブBMC401の間で共有する。その後、スレーブBMC401は、BMC起動完了(READY)411となる。以上の手法で、システム起動時に共有デバイス112のログをマスターBMC400とスレーブBMC401の間で共有を実現する。以上の同期方法によって、マスタBMCに障害が生じたことによって、スレーブBMCがマスタに切り替わった後も、マスタBMCが保持していた共有デバイスの監視ログを保持することができる。
ここで、BMC0に障害が発生した後の状況を説明する。BMC1はマスタとなったため、I2Cバス109を使って共有デバイス112の監視を行う。さらに、BMC0が故障しているので、ノード0を交換した場合について説明する。ノード0を交換した場合、交換後のノード0に搭載されているBMC0はスレーブとなる。BMC0がスレーブとして認識される流れを説明する。ノード0を交換し、BMC0が再起動中は、BMC0のステータスが「B」、BMC1のステータスが「D」となる。図10(表3)より、"F_BC"関数が実行され、BMC0のステータスは「C」へ移行する。BMC0のステータスは「C」、BMC1のステータスは「D」なので、"F_N"関数が実行され、BMC0のステータスは「E」へ移行する。BMC0のステータスは「E」、BMC1のステータスは「D」となるので、"F_SR"関数が実行され、BMC0のステータスは「F」へ移行する。BMC0のステータスは「F」、BMC1のステータスは「D」となるので、"F_N"関数が実行され、BMC0のステータスは「F」を維持する。以上の流れで、ノード0を交換した場合、BMC0をスレーブとして認識する。また、BMC1が共有デバイスを監視した際のログは、ノード0を交換した再度BMC0と共有する。
最後に、課題1、課題2を解決するIPMBバスを使った場合のスレーブBMCがマスタBMCを監視する方式、及びマスタBMCとスレーブBMCの共有情報を同期させる方式を図8(表1)、図9(表2)、図10(表3)、図11(表4)を用いて説明する。
図8(表1)にマスタBMCとスレーブBMC間の情報を示す信号の一覧を示す。この信号は、GPIOに割り当てられる。図8(表1)の中の「Present」「Ready」「M/S」「Busy」「R/A」の信号がGPIO110内の5本の信号線に割り当てられる。1つのBMCに割り当てられた5本の信号線に対して、各BMCが自身の状態に応じて「0」か「1」かの信号を出力し続ける。出力された値から各BMCのステータスが図8(表1)より決定される。例として、「Present」「Ready」「M/S」の3つの信号の値が「1」、「Busy」信号の値が「0」の場合は、ステータスが「D」となり、マスタ状態が確定している状態となる。「Present」「Ready」の2つの信号の値が「1」、「M/S」「R/A」信号の値が「0」の場合は、ステータスが「F」となり、スレーブ状態が確定している状態となる。「Present」「Ready」「M/S」「Busy」の4つの信号の値が「1」の場合は、ステータスが「J」となり、スレーブ側BMCがマスタBMCに対して、マスタBMCがスレーブになった場合にマスタになることを禁止する信号を出す。
図9(表2)は、マスタBMCとスレーブBMCの内部状態を示す変数の一覧表である。これらの変数は、マスタ・スレーブ制御スレッドが図8(表1)、図10(表3)の状態遷移のために用いる変数である。
図10(表3)は、マスタ・スレーブ制御スレッドを制御するマトリックス表である。各BMCのステータスが変更されると、図10(表3)のマトリックス表に従って、マスタ・スレーブ制御スレッドは各BMCのステータスを移行させる。図10(表3)について説明する。
「自分のステータス」は、BMC0、1のどちらでも当てはまり、「相手のステータス」には「自分のステータス」に選ばれなかったBMCが当てはまる。各欄の上段の値は、実行される関数名であり、下段の値は、「自分のステータス」が移行するステータスを意味する。なお、上段の値である実行される関数は、後述の図11(表4)で説明する。自分及び相手のすべてのステータス変化はそれぞれのステータスをトレースログに採取する(「自分のステータス」が「D」「相手のステータス」が「G」の場合、「自分のステータス」が「F」「相手のステータス」が「H」の場合、「自分のステータス」が「F」「相手のステータス」が「I」の場合の3つの場合は、自分のステータスが変化しないので除く)。IPMB通信は「自分のステータス」が「F」「相手のステータス」が「D」の場合の時以外はNot readyとし通信をしてはならない。
図9(表2)で示した「IPMB_ERR」は、スレーブ側のみ共通デバイスのログ取得時やヘルスカウンタ書き込み時にIPMB通信ライブラリにより検出し、正常・異常を共通変数に反映させる。図9(表2)で示した「HEL_ERR」はIPMB通信により互いにヘルスカウンタをチェックする。スレーブ側はマスタ側に自分のヘルスカウンタを報告する(マスタ側はIPMB通信を能動的に起動しないため)。
図11(表4)は、図10(表3)のマスタ・スレーブ制御スレッドを制御するマトリックスにおいて用いる関数の一覧表である。これらの仕様を用いて、マスタBMC0が故障した場合の動きについて説明する。
まず、マスタBMC0とスレーブBMC1に問題が無い場合、マスタBMC0のステータスは図8(表1)の「D」、スレーブBMC1のステータスは図8(表1)の「F」となる。この状態では、図10(表3)のマトリックスからも、マスタBMC0のステータスは図8(表1)の「D」、スレーブBMC1のステータスは図8(表1)の「F」を維持し続ける。
ここで、マスタBMC0に障害が発生したことにより、BMC0がリブートすることによって、ステータスが強制的に「B」になったとする。図10(表3)より、スレーブBMC1のステータスを「自分のステータス」、マスタBMC0のステータスを「相手のステータス」とすると、「自分のステータス」が「F」、「相手のステータス」が「B」であることから、"F_MR"関数が実行され、「自分のステータス」が「F」から「D」へ移行するため、BMC1はスレーブ状態からマスタ状態へ移行する。
また、図10(表3)より、リブート中のBMC0のステータスを「自分のステータス」、マスタBMC1のステータスを「相手のステータス」とすると、「自分のステータス」が「B」、「相手のステータス」が「D」であることから、"F_BC"関数が実行され、「自分のステータス」が「B」から「C」へ移行する。その後、BMC0のステータスを「自分のステータス」、マスタBMC1のステータスを「相手のステータス」とすると、「自分のステータス」が「C」、「相手のステータス」が「D」であることから、"F_N"関数が実行され、「自分のステータス」が「C」から「E」へ移行する。その後、BMC0のステータスを「自分のステータス」、マスタBMC1のステータスを「相手のステータス」とすると、「自分のステータス」が「E」、「相手のステータス」が「D」であることから、"F_SR"関数が実行され、「自分のステータス」が「E」から「F」へ移行する。その後、障害が発生しない限り、BMC0はステータス「F」を、BMC1はステータス「D」を維持し続ける。
以上の過程によって、マスタ状態にあったBMC0に障害が発生した場合に、スレーブ状態にあったBMC1がマスタ状態に移行し、BMC0がスレーブ状態に移行する。
次に、IPMB通信に障害(エラー)が発生した場合における、各BMCのステータスの変移を説明する。まず、IPMB通信に障害(エラー)が発生することで、図9(表2)の内部状態変数「IPMB_ERR」=「1」となる。次に、スレーブBMC1のステータスが「F」かつ「IPMB_ERR」=「1」となる。自分のステータスが「F &[IPMB_ERR]」かつ、相手のステータスが「D」なので、図10(表3)よりF_ERR1関数が実施される。図10(表3)及び、図11(表4)のF_ERR1関数が実施されることによって、BMC1のステータスが「J」に移行することにより、BMC0のステータスが「F」に移行する(前述の通り、図8(表1)の各信号はGPIO110を用いているため、IPMBバス111に障害(エラー)が発生した場合でもステータスの移行には問題ない)。
ここで、IPMB通信の障害(エラー)が回復したとすると、マスタ側BMC1はスレーブ側BMC0からのIPMBによるヘルスカウント更新を検出することで、IPMB通信の障害(エラー)が回復したと判断し、Busy信号を無効にすることでステータス「J」は解除され、ステータス「D」へと移行される。これはBMC1がマスタ状態となり、なおかつ、IPMB通信の障害(エラー)が回復した場合にBMC0がマスタ状態になることを禁止している状態である。BMC1側のステータスが「J」になったことで、図10(表3)の「自分のステータス」が「D」、「相手のステータス」が「J」の場合より、BMC0のステータスは「F」に移行する。
以上の様に、IPMB通信にエラーが発生した場合に、BMC0とBMC1のマスタとスレーブを切り替えを実現する。なお、BMC0、BMC1のステータスが共に「J」となった場合、BMC0がマスタとなるものとする。
ここで、BMC起動時及びマスタ・スレーブ制御スレッドの信号監視フローについて説明する。
図6は、BMC起動時における信号監視をするための各設定値の初期化フローである。装置に電源が供給されBMCのBOOTが開始されると(ステップ600)、図8(表1)のReady信号を「0」に、M/S信号を「0」に、Busy信号を「1」に、R/A信号を「0」に設定した後に(ステップ601)、BMC本体が起動する仕様とする(ステップ602)。
図7は、マスタ・スレーブ制御スレッドの信号監視フローである。マスタ・スレーブ制御スレッドが動作開始すると(ステップ700)、初期ステータスとして、図8(表1)のステータスを「C」に、図9(表2)の変数[DEV_OK]=「0」に、変数[DEV_USE]=「0」に設定する(ステップ701)。その後、ステータスをマスタ・スレーブ制御スレッドのみが更新できるように、排他制御をかける(ステップ702)。二つのBMCのステータスを読み取り(ステップ703)、図10(表3)のマトリックスから次に実施されるべき関数を選び出し(ステップ704)、呼び出した関数を実行することで(ステップ705)、ステータスを更新する(ステップ706)。その後、ステータス更新に対する排他制御を解除し(ステップ707)、10ms待ち(ステップ708)、再度ステータス更新に対する排他制御をかける(ステップ702)。以上の動作を10ms毎に繰り返す。
100:サーバ
101、103:ノード
102、104:BMC(ベースボードマネージメントコントローラ)
109:I2Cバス
110:GPIOバス
111:IPMBバス
112:共有デバイス
113:共有情報エリア
501:BMC0固有情報エリアにおけるヘルスカウントエリア
503:BMC1固有情報エリアにおけるヘルスカウントエリア

Claims (1)

  1. 複数のノードが同一のデバイスを共有し、各ノードは前記共有デバイスを排他的に監視するコントローラを備えた計算機システムにおいて、各コントローラは、各コントローラのステータスを表示するステータス信号と、各コントローラ内の情報を転送する転送バスにより接続され、各コントローラは、他コントローラのステータス信号に基づいて自コントローラのステータスを決定するマトリックスを備え、前記共有デバイスを監視しているコントローラ(以後、マスタコントローラと呼ぶ。)は当該共有デバイスから取得したログ情報を格納する記憶領域を備え、前記共有デバイスを監視していないコントローラ(以後、スレーブコントローラと呼ぶ。)は前記転送バスを介して前記マスタコントローラ内の共有デバイスログ情報を読み出して格納する記憶領域を備え、前記マスタコントローラに障害が発生した際に、前記スレーブコントローラは前記ステータス信号と前記マトリックスにより新たなマスタコントローラに成ることを特徴とする計算機システム。
JP2014118305A 2014-06-09 2014-06-09 計算機システム Pending JP2015230720A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014118305A JP2015230720A (ja) 2014-06-09 2014-06-09 計算機システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014118305A JP2015230720A (ja) 2014-06-09 2014-06-09 計算機システム

Publications (1)

Publication Number Publication Date
JP2015230720A true JP2015230720A (ja) 2015-12-21

Family

ID=54887424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014118305A Pending JP2015230720A (ja) 2014-06-09 2014-06-09 計算機システム

Country Status (1)

Country Link
JP (1) JP2015230720A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017224285A (ja) * 2016-06-16 2017-12-21 廣達電腦股▲ふん▼有限公司 シャーシ管理システム及びシャーシ管理方法
JP2018169737A (ja) * 2017-03-29 2018-11-01 日本電気株式会社 システム監視方法およびコンピュータ装置
JP2018173854A (ja) * 2017-03-31 2018-11-08 日本電気株式会社 情報処理装置、コンピュータシステム、監視システム構築方法およびコンピュータプログラム
JP2020095511A (ja) * 2018-12-13 2020-06-18 Necプラットフォームズ株式会社 電源管理装置、電源管理方法、及び電源管理プログラム
JP6996602B1 (ja) 2020-09-23 2022-01-17 日本電気株式会社 Bmc、サーバシステム、装置安定度判定方法及びプログラム

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017224285A (ja) * 2016-06-16 2017-12-21 廣達電腦股▲ふん▼有限公司 シャーシ管理システム及びシャーシ管理方法
US10402207B2 (en) 2016-06-16 2019-09-03 Quanta Computer Inc. Virtual chassis management controller
JP2018169737A (ja) * 2017-03-29 2018-11-01 日本電気株式会社 システム監視方法およびコンピュータ装置
JP2018173854A (ja) * 2017-03-31 2018-11-08 日本電気株式会社 情報処理装置、コンピュータシステム、監視システム構築方法およびコンピュータプログラム
JP2020095511A (ja) * 2018-12-13 2020-06-18 Necプラットフォームズ株式会社 電源管理装置、電源管理方法、及び電源管理プログラム
JP7212510B2 (ja) 2018-12-13 2023-01-25 Necプラットフォームズ株式会社 電源管理装置、電源管理方法、及び電源管理プログラム
JP6996602B1 (ja) 2020-09-23 2022-01-17 日本電気株式会社 Bmc、サーバシステム、装置安定度判定方法及びプログラム
JP2022052504A (ja) * 2020-09-23 2022-04-04 日本電気株式会社 Bmc、サーバシステム、装置安定度判定方法及びプログラム
US11561852B2 (en) 2020-09-23 2023-01-24 Nec Corporation BMC, server system, device stability determination method, and non-transitory computer-readable recording medium

Similar Documents

Publication Publication Date Title
US9934183B2 (en) Server comprising a plurality of modules
JP5623593B2 (ja) ベーシック・インプット/アウトプット・システムを同時に更新するためのラックおよびその方法
JP2015230720A (ja) 計算機システム
WO2015169199A1 (zh) 分布式环境下虚拟机异常恢复方法
JPWO2007088575A1 (ja) システム監視装置の制御方法、プログラム及びコンピュータシステム
US20160182484A1 (en) Authentication-free configuration for service controllers
JP5794137B2 (ja) 制御システムおよび中継装置
US20160306623A1 (en) Control module of node and firmware updating method for the control module
CN102110035A (zh) 多处理器计算机系统中的dmi冗余
TWI567539B (zh) 備用電力通訊
CN107071189B (zh) 一种通讯设备物理接口的连接方法
JP2009223368A (ja) クラスタリング制御装置、制御システム、制御方法及び制御プログラム
JP5445572B2 (ja) コンピュータシステム、待機電力削減方法、及びプログラム
TWI547873B (zh) 端點伺服器的控制模組及其韌體更新方法
TWI439856B (zh) 具故障備援以管理共享資源之方法與多電腦系統
KR102495712B1 (ko) 스토리지 시스템 및 스토리지 시스템의 작동 모드를 전환하기 위한 방법
KR102023164B1 (ko) 알티오에스 마이컴의 오에스 태스크의 모니터링 방법
JP5956940B2 (ja) 冗長化システムおよび現用機決定方法
JP6911591B2 (ja) 情報処理装置、制御装置および情報処理装置の制御方法
US11010269B2 (en) Distributed processing system and method for management of distributed processing system
CN103890687A (zh) 计算机的管理
US11836100B1 (en) Redundant baseboard management controller (BMC) system and method
JP2019032709A (ja) 分散システム
US10983879B1 (en) System and method for managing recovery of multi-controller NVMe drives
JP6863013B2 (ja) 情報処理装置、コンピュータシステム、監視システム構築方法およびコンピュータプログラム

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170110

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170112