JP2014203838A - 保護回路、電子機器および保護回路の駆動方法 - Google Patents

Abstract

【課題】被保護回路が備える素子の耐圧が低い場合でも、保護回路が被保護回路を確実に保護できるようにする。【解決手段】グローバルクランプ部14とローカルクランプ部13とを備える。グローバルクランプ部14は、電源電圧Vddが供給される第１配線L1と接地電位GNDの第２配線L2との間に接続され、規定の電圧値を越えたとき作動する第１素子M20を有する。ローカルクランプ部13は、被保護回路12のゲートに接続された第２素子M13を有し、この第２素子M13の作動で、被保護回路12のゲートに加わるサージ電流を第１配線L1又は第２配線L2に流す。さらに、グローバルクランプ部14の特定箇所とローカルクランプ部13の第２素子M13のゲートとを接続して、第２素子M13のゲート電圧をグローバルクランプ部の特定箇所の電位とする第３配線L3を備える。【選択図】図１

Description

本開示は、外部からの静電気による静電放電から回路を保護するための保護回路、およびその保護回路を備えた電子機器、並びに保護回路の駆動方法に関する。

一般に、ＬＳＩ（Large Scale Integration）等の半導体集積回路は、内部の配線の微細化や駆動電圧の低電圧化に伴って、半導体集積回路内部の電源線に発生するサージ電流から、内部の回路を保護することの重要性が増している。なお、本明細書では、保護する内部の回路を被保護回路と称する。
電源線に発生するサージ電流の代表的なものとしては、電源線の外部端子に対する静電気放電（Electro-Static Discharge：ＥＳＤ）によって、電源線電圧が急上昇するＥＳＤサージが知られている。

従来、被保護回路をＥＳＤサージから保護する保護回路として、グローバルクランプと呼ばれるものや、ローカルクランプと称されるものがある。グローバルクランプは、プライマリークランプとも称され、電源線と接地電位部との間に保護回路を配置して、ある範囲の回路全体を保護する技術である。ローカルクランプは、セカンダリークランプとも称され、特定の被保護回路を保護する技術であり、グローバルクランプの補助的な役割を果たす。

例えば、グローバルクランプを備えた回路では、電源線にＥＳＤサージが入ったとき、グローバルクランプ内の素子が作動して、サージ電流を接地電位側に逃がす処理が行われる。ここで、サージ電流を流す経路は抵抗を持つため、電流量が増えると、経路の両端に電位差が発生する。この電位差が大きくなると、被保護回路内のトランジスタのゲート電位が上昇し、トランジスタが破壊してしまう。

このような素子の破壊を防ぐために、ローカルクランプを設ける。ローカルクランプを設けることで、例えば被保護回路内のトランジスタのゲート電位が規定電圧以上に上昇したとき、ローカルクランプを構成する素子が作動して、そのゲート電位を低下させることができる。
特許文献１には、ＭＯＳトランジスタ（電界効果トランジスタ）でローカルクランプを構成する点についての記載がある。

特開２００８−９８５８７号公報

ところで、ローカルクランプをＭＯＳトランジスタで実現した場合、ＭＯＳトランジスタは被保護回路内のＭＯＳトランジスタのゲート酸化膜が破壊される前に作動して、サージ電流を流す必要がある。すなわち、ローカルクランプを構成するＭＯＳトランジスタの作動開始電圧は、被保護回路内のＭＯＳトランジスタのゲート酸化膜耐圧よりも低いことが必須である。

一方、半導体集積回路は、駆動電圧の低電圧化や素子の小型化に伴って、ＭＯＳトランジスタのゲート酸化膜が薄くなり、耐圧が低くなりつつある。また、被保護回路として高速動作が必要な場合にも、ゲート酸化膜が薄いＭＯＳトランジスタを使用する場合がある。このようにＭＯＳトランジスタのゲート酸化膜が薄くなることで、ローカルクランプを構成するＭＯＳトランジスタの作動開始電圧が、被保護回路内のＭＯＳトランジスタのゲート酸化膜耐圧よりも低くすることが困難になっている。したがって、確実に被保護回路を保護することができるローカルクランプを得るための困難性が増している。

本開示は、被保護回路が備える素子の耐圧が低い場合でも、保護回路が被保護回路を確実に保護できるようにすることを目的とする。

本開示の保護回路は、第１クランプ部と第２クランプ部とを備える。
第１クランプ部は、電源電圧が供給される第１配線と接地電位の第２配線との間に接続され、規定の電圧値を越えたとき作動する第１素子を有する。
第２クランプ部は、被保護素子のゲートに接続された第２素子を有し、この第２素子の作動で、被保護素子のゲートに加わるサージ電流を第１配線又は第２配線に流す。
そして、第１クランプ部の特定箇所と第２クランプ部の第２素子のゲートとを接続して、第２素子のゲート電圧を特定箇所の電位とする第３配線を備える。

本開示の電子機器は、電源電圧が供給される第１配線と接地電位の第２配線との間に接続される被保護回路と、第１クランプ部と第２クランプ部とを備える。
第１クランプ部は、電源電圧が供給される第１配線と接地電位の第２配線との間に接続され、規定の電圧値を越えたとき作動する第１素子を有する。
第２クランプ部は、被保護素子のゲートに接続された第２素子を有し、この第２素子の作動で、被保護素子のゲートに加わるサージ電流を第１配線又は第２配線に流す。
そして、第１クランプ部の特定箇所と第２クランプ部の第２素子のゲートとを接続して、第２素子のゲート電圧を特定箇所の電位とする第３配線を備える。

本開示の保護回路の駆動方法は、第１素子の作動で、所定範囲内の被保護回路全体を保護する第１クランプ部と、第２素子の作動で、被保護回路内の特定の素子を保護する第２クランプ部とを備える保護回路に適用される。
そして、第１クランプ部の特定箇所と第２クランプ部の第２素子のゲートとを接続して、第２素子のゲート電圧を特定箇所の電位とした。

本開示によると、電源電圧の第１配線にサージ電流が流れると、第１クランプ部内の第１素子が作動して、電源電圧の第１配線から接地電位の第２配線にサージ電流を流すようになる。この第１クランプ部の作動で、第１クランプ部内の特定箇所の電位が上昇し、第３配線を介して、第２クランプ部の第２素子のゲート電圧も上昇する。この第２素子のゲート電圧が上昇した状態では、第２素子が保護素子として有効に機能するようになる。

本開示によると、サージ電流が流れたとき、特定の素子を保護するいわゆるローカルクランプを構成する保護素子のゲート電圧が上昇し、その特定の素子の保護を確実に行うことができるようになる。この場合、ゲート電圧を上げるために特別な素子を設ける必要がなく、簡単な構成で実現できる。

本開示の第１の実施の形態の例の回路図である。 図１の例の動作状態を示す図である。 図１の例の電圧変化を示す特性図である。 本開示の第１の実施の形態の例（変形例１）の回路図である。 本開示の第１の実施の形態の例（変形例２）の回路図である。 本開示の第１の実施の形態の例（変形例３）の回路図である。 本開示の第２の実施の形態の例の回路図である。 図７の例の動作状態を示す図である。 本開示の第２の実施の形態の例（変形例１）の回路図である。 本開示の第３の実施の形態の例の回路図である。 図１０の例の電圧変化を示す特性図である。 本開示の第３の実施の形態の例（変形例１）の回路図である。

以下、本開示の実施の形態の例を、以下の順序で説明する。
１．第１の実施の形態の例
１−１．回路構成（図１）
１−２．ＥＳＤサージ発生時の動作（図２，図３）
１−３．変形例１（図４）
１−４．変形例２（図５）
１−５．変形例３（図６）
２．第２の実施の形態の例
２−１．回路構成（図７）
２−２．ＥＳＤサージ発生時の動作（図８）
２−３．変形例１（図９）
３．第３の実施の形態の例
３−１．回路構成（図１０）
３−２．ＥＳＤサージ発生時の動作（図１０，図１１）
３−３．変形例１（図１２）
４．その他の変形例

＜１．第１の実施の形態の例＞
［１−１．回路構成］
図１は、本開示の第１の実施の形態の例の回路図である。この図１に示す回路は、例えばＬＳＩなどの半導体装置内に構成される。半導体装置は、この回路で作動する電子機器が内蔵する。
図１に示す回路は、信号源１１から出力される信号が、２個のダイオードＤ１１，Ｄ１２を直列に接続した接続点に供給される。この２個のダイオードＤ１１，Ｄ１２の直列回路は、電源電圧Ｖｄｄが得られる配線Ｌ１と接地電位ＧＮＤの配線Ｌ２との間を接続する。

電源電圧Ｖｄｄが得られる配線Ｌ１と接地電位ＧＮＤの配線Ｌ２との間には、被保護回路１２が接続される。図１の例では、被保護回路１２は２つのＭＯＳトランジスタＭ１１，Ｍ１２で構成したインバータ回路である。ＭＯＳトランジスタＭ１１はＰ型ＭＯＳトランジスタであり、ＭＯＳトランジスタＭ１２はＮ型ＭＯＳトランジスタである。配線Ｌ１にはＭＯＳトランジスタＭ１１のソースが接続され、ＭＯＳトランジスタＭ１１のドレインがＭＯＳトランジスタＭ１２のドレインに接続され、ＭＯＳトランジスタＭ１２のソースが配線Ｌ２に接続される。
被保護回路１２は、２つのＭＯＳトランジスタＭ１１，Ｍ１２の接続点から引き出した出力端子１５を備え、信号源１１から被保護回路１２に供給される信号が、出力端子１５から出力される。

２つのＭＯＳトランジスタＭ１１，Ｍ１２のゲートは共通に接続する。この共通に接続されたゲートは、抵抗器Ｒ１１を介してダイオードＤ１１とダイオードＤ１２の接続点に接続される。
ここまで説明した構成が、信号源１１から出力される信号を、被保護回路１２としてのインバータ回路で反転して出力端子１５から出力させる構成である。そして、図１に示す構成では、この被保護回路１２内のＭＯＳトランジスタＭ１１，Ｍ１２を保護するために、ローカルクランプ部１３とグローバルクランプ部１４とを備える。

ローカルクランプ部１３は、共通に接続された２つのＭＯＳトランジスタＭ１１，Ｍ１２のゲートと、接地電位ＧＮＤの配線Ｌ２との間に接続される。このローカルクランプ部１３は、保護素子としてＮ型ＭＯＳトランジスタＭ１３を備え、被保護回路１２内の２つのＭＯＳトランジスタＭ１１，Ｍ１２を保護する回路である。

ＭＯＳトランジスタＭ１３のドレインは、２つのＭＯＳトランジスタＭ１１，Ｍ１２のゲートに接続される。また、ＭＯＳトランジスタＭ１３のソースは、配線Ｌ２に接続される。さらにＭＯＳトランジスタＭ１３のゲートは、配線Ｌ３を介して後述するグローバルクランプ部１４側に接続される。

そして、電源電圧Ｖｄｄが得られる配線Ｌ１と、接地電位ＧＮＤの配線Ｌ２との間には、グローバルクランプ部１４が接続される。なお、被保護回路１２側の配線Ｌ１、Ｌ２と、グローバルクランプ部１４側の配線Ｌ１、Ｌ２との間には、抵抗器Ｒ１２，Ｒ１３が接続される。

グローバルクランプ部１４は、電圧検出回路としての抵抗器Ｒ１４とコンデンサＣ１１との直列回路が、配線Ｌ１と配線Ｌ２との間に接続される。そして、抵抗器Ｒ１４とコンデンサＣ１１との接続点が、Ｐ型ＭＯＳトランジスタＭ１４とＮ型トランジスタＭ１５のゲートに接続される。Ｐ型ＭＯＳトランジスタＭ１４とＮ型トランジスタＭ１５は、１段目のインバータ回路を構成する素子である。すなわち、配線Ｌ１にはＭＯＳトランジスタＭ１４のソースが接続され、ＭＯＳトランジスタＭ１４のドレインがＭＯＳトランジスタＭ１５のドレインに接続され、ＭＯＳトランジスタＭ１５のソースが配線Ｌ２に接続される。そして、２つのＭＯＳトランジスタＭ１４，Ｍ１５のドレインが、２段目のインバータ回路を構成するＰ型ＭＯＳトランジスタＭ１６とＮ型トランジスタＭ１７のゲートに接続される。

さらに、２段目のインバータ回路を構成するＭＯＳトランジスタＭ１６，Ｍ１７のドレインが、３段目のインバータ回路を構成するＰ型ＭＯＳトランジスタＭ１８とＮ型トランジスタＭ１９のゲートに接続される。これら２段目および３段目のインバータ回路を構成するＭＯＳトランジスタＭ１６，Ｍ１７，Ｍ１８，Ｍ１９の配線Ｌ１，Ｌ２への接続状態は、１段目のインバータ回路を構成するＭＯＳトランジスタＭ１４，Ｍ１５と同じ接続状態である。

そして、３段目のインバータ回路を構成するＭＯＳトランジスタＭ１８，Ｍ１９のドレインが、グローバルクランプ部１４の保護素子であるＮ型ＭＯＳトランジスタＭ２０のゲートに接続される。
Ｎ型ＭＯＳトランジスタＭ２０は、ドレインが配線Ｌ１に接続され、ソースが配線Ｌ２に接続される。また、ＭＯＳトランジスタＭ２０のゲートが、抵抗器Ｒ１５を介して配線Ｌ２に接続される。さらに、ＭＯＳトランジスタＭ２０のゲートが、配線Ｌ３を介して、ローカルクランプ部１３内のＭＯＳトランジスタＭ１３のゲートに接続される。

［１−２．ＥＳＤサージ発生時の動作］
次に、図２および図３を参照して、図１に示す回路の電源にサージ電流が加わった際の動作について説明する。
図２は、図１に示す回路において、グローバルクランプ部１４とローカルクランプ部１３とでＥＳＤサージが逃がされる状態を、信号経路Ｓ１１〜Ｓ１４で示す図である。
電源電圧Ｖｄｄの配線Ｌ１にＥＳＤサージが加わって、配線Ｌ１の電圧が上昇したとき、その電圧の上昇がグローバルクランプ部１４に伝わり、グローバルクランプ部１４内の保護素子であるＭＯＳトランジスタＭ２０が作動する。

すなわち、ＥＳＤサージがグローバルクランプ部１４に伝わることで、グローバルクランプ部１４内の抵抗器Ｒ１４とコンデンサＣ１１の接続点の電位が上昇し、１段目のインバータ回路を構成するＭＯＳトランジスタＭ１４，Ｍ１５が作動し、以下、２段目のインバータ回路、３段目のインバータ回路が順に作動する。そして、３段目のインバータ回路の作動で、ＭＯＳトランジスタＭ２０のゲート電圧が上昇し、このＭＯＳトランジスタＭ２０が作動する。このＭＯＳトランジスタＭ２０の作動で、配線Ｌ１に加わったＥＳＤサージが、接地電位部である配線Ｌ２側に流れる。
図２に示した経路Ｓ１１は、このグローバルクランプ部１４内のＭＯＳトランジスタＭ２０が作動して、ＥＳＤサージを逃がす経路である。なお、図１に示すように３段などの複数段にインバータ回路が接続されることで、保護素子であるＭＯＳトランジスタＭ２０の駆動を適切に行うことができる。但し、グローバルクランプ部１４内のインバータ回路は、１段だけを備えた構成でもよい。

このように、グローバルクランプ部１４が作動することで、回路全体の保護動作が行われる。また、ＥＳＤサージの発生で、被保護回路１２内のＭＯＳトランジスタＭ１１，Ｍ１２のゲート電圧Ｖ１についても上昇する。
このゲート電圧Ｖ１が上昇したとき、ローカルクランプ部１３内のＭＯＳトランジスタＭ１３がバイポーラ動作を始める。このＭＯＳトランジスタＭ１３が低抵抗になることで、図２に経路Ｓ１２で示すように、信号源１１からＭＯＳトランジスタＭ１３を経由して、接地電位部ＧＮＤである配線Ｌ２に流れる経路が形成される。

ここで、図１に示す構成では、グローバルクランプ部１４の３段目のインバータ回路の出力部と、ローカルクランプ部１３内のＭＯＳトランジスタＭ１３のゲートとが配線Ｌ３で接続されているため、サージ発生時にローカルクランプ部１３が確実に作動する。すなわち、グローバルクランプ部１４にＥＳＤサージが供給されて、３段目のインバータ回路の出力電位が上昇し、図２に経路Ｓ１３として示すように、３段目のインバータ回路の出力電位がＭＯＳトランジスタＭ２０のゲートに伝わる。このＭＯＳトランジスタＭ２０のゲート電位の上昇で、ＭＯＳトランジスタＭ２０のチャネルが開いてサージ電流を流し、グローバルクランプ部１４が作動する。さらに、ＭＯＳトランジスタＭ２０のゲート電位が、経路Ｓ１４で示すように、配線Ｌ３で接続されたＭＯＳトランジスタＭ１３のゲートに伝わり、ＭＯＳトランジスタＭ１３のゲート電圧が対応して上昇する。

このようにＥＳＤサージが発生したとき、ＭＯＳトランジスタＭ１３のゲート電圧が上昇することで、ローカルクランプ部１３内のＭＯＳトランジスタＭ１３がバイポーラ動作を始めるドレインの電位を下げることできる。このため、ＥＳＤサージ発生時には、図２に経路Ｓ１２として示すように、信号源１１側からのＥＳＤサージを、ＭＯＳトランジスタＭ１３を介して接地電位ＧＮＤの配線Ｌ２側に流す動作が行われる。このＭＯＳトランジスタＭ１３の作動で、被保護回路１２内のＭＯＳトランジスタＭ１１，Ｍ１２を確実に保護することができる。

図３は、ＥＳＤサージが発生した際の、被保護回路１２内のＭＯＳトランジスタＭ１１，Ｍ１２のゲート電圧Ｖ１の変化例を示す図である。図３において縦軸が電圧値で、横軸が時間である。
図３に示す電圧Ｖ１の変化特性では、電圧が約４Ｖになったタイミングｔａで、グローバルクランプ部１４内のＭＯＳトランジスタＭ２０のチャネルが開いて、一時的に若干電圧が低下する。ここで、ＥＳＤサージの放電が十分でない場合には、その後、再び電圧Ｖ１が緩やかに上昇し、約５Ｖになったタイミングｔｂで、ローカルクランプ部１３内のＭＯＳトランジスタＭ１３がバイポーラ動作を始め、電圧Ｖ１の上昇が阻止される。

ここで、ローカルクランプ部１３内のＭＯＳトランジスタＭ１３のゲートが、配線Ｌ３でグローバルクランプ部１４側と接続されていない場合には、ＭＯＳトランジスタＭ１３がオンになるタイミングが、タイミングｔｂより遅れる可能性がある。もしタイミングｔｂより遅れた場合には、ローカルクランプ部１３で被保護回路１２内の素子の保護ができない可能性があるが、図１の回路構成の場合には、そのような不具合がない。

［１−３．変形例１］
図４は、図１の回路構成の変形例１を示す図である。
この図４は、グローバルクランプ部１４内の１段目のインバータ回路の出力部である、ＭＯＳトランジスタＭ１４，Ｍ１５のドレインを、配線Ｌ３によりローカルクランプ部１３内のＭＯＳトランジスタＭ１３のゲートに接続した例である。
図４のその他の部分は、図１の回路と同じである。

この図４に示す構成の場合にも、図１の例と同様に、ＥＳＤサージが発生した時に、ローカルクランプ部１３内のＭＯＳトランジスタＭ１３のゲート電圧を高くすることができ、ＭＯＳトランジスタＭ１３を良好に作動させて、保護動作を行うことができる。

［１−４．変形例２］
図５は、図１の回路構成の変形例２を示す図である。
この図５は、配線Ｌ１が接地電位ＧＮＤで、配線Ｌ２が−Ｖｄｄであり、ローカルクランプ部１３′を、電源電圧Ｖｄｄの配線Ｌ１とＭＯＳトランジスタＭ１４，Ｍ１５のドレインとの間に設けた例である。
すなわち、図１では、ＭＯＳトランジスタＭ１４，Ｍ１５のゲートと配線Ｌ２との間にローカルクランプ部１３を設けた例とした。これに対して、図５では、ＭＯＳトランジスタＭ１４，Ｍ１５のゲートと、配線Ｌ１との間に、ローカルクランプ部１３′としてのＰ型ＭＯＳトランジスタＭ１３′を設けた。

ＭＯＳトランジスタＭ１３′の具体的な接続としては、ＭＯＳトランジスタＭ１３′のソースを配線Ｌ１に接続し、ＭＯＳトランジスタＭ１３′のドレインをＭＯＳトランジスタＭ１４，Ｍ１５のゲートに接続する。そして、ＭＯＳトランジスタＭ１３′のゲートは、配線Ｌ３′を介してグローバルクランプ部１４の３段目のインバータ回路の出力部である、ＭＯＳトランジスタＭ２０のゲートに接続する。このＭＯＳトランジスタＭ１３′のゲートが配線Ｌ３′を介して接続される先は、図４の例のように、他のインバータ回路の出力部であってもよい。

この図５に示す構成の場合にも、ＥＳＤサージが発生した時に、ローカルクランプ部１３′内のＭＯＳトランジスタＭ１３′のゲート電圧を高くすることができ、ＭＯＳトランジスタＭ１３′を良好に作動させることができる。
図５の構成の場合には、ＥＳＤサージが発生した時に、ＭＯＳトランジスタＭ１１，Ｍ１２のゲートに加わる電圧は、ＭＯＳトランジスタＭ１３′から配線Ｌ１に流れる。そして、この配線Ｌ１からグローバルクランプ部１４を経由して、接地電位部ＧＮＤ側に流れる。したがって、被保護回路１２を構成するＭＯＳトランジスタＭ１１，Ｍ１２を保護することができる。

［１−５．変形例３］
図６は、図１の回路構成の変形例３を示す図である。
この図６は、図１に示すローカルクランプ部１３と、図５に示すローカルクランプ部１３′の双方を設けた例である。すなわち、ＭＯＳトランジスタＭ１４，Ｍ１５のゲートと接地電位ＧＮＤの配線Ｌ２との間に、ローカルクランプ部１３を構成するＭＯＳトランジスタＭ１３を接続する。また、ＭＯＳトランジスタＭ１４，Ｍ１５のゲートと電源電圧Ｖｄｄが得られる配線Ｌ１との間に、ローカルクランプ部１３′を構成するＭＯＳトランジスタＭ１３′を接続する。
そして、それぞれのローカルクランプ部１３，１３′内のＭＯＳトランジスタＭ１３，Ｍ１３′のゲートを、配線Ｌ３，Ｌ３′でグローバルクランプ部１４内のＭＯＳトランジスタＭ２０のゲートに接続する。

この図６の例の場合には、２つのローカルクランプ部１３，１３′を備えるため、より確実に被保護回路１２内の素子の保護が行える。

＜２．第２の実施の形態の例＞
［２−１．回路構成］
次に、本開示の第２の実施の形態の例を、図７〜図９を参照して説明する。
図７は、第２の実施の形態の例の回路図である。この図７に示す回路についても、例えばＬＳＩなどの半導体装置内に構成される。
図７に示す回路は、グローバルクランプ部の構成を、第１の実施の形態の例から変更したものである。すなわち、図７に示すように、電源電圧Ｖｄｄの配線Ｌ１と接地電位ＧＮＤの配線Ｌ２との間に、サイリスタＳＲ１１を備えたグローバルクランプ部２１を設けたものである。

サイリスタＳＲ１１のアノードは、抵抗器Ｒ２１を介して配線Ｌ１に接続する。そして、サイリスタＳＲ１１のカソードは、接地電位ＧＮＤの配線Ｌ２に接続する。また、サイリスタＳＲ１１のゲートは、配線Ｌ１に接続する。
さらに、抵抗器Ｒ２１とサイリスタＳＲ１１との接続点と、接地電位ＧＮＤの配線Ｌ２との間に、１個の抵抗器Ｒ２２と３個のダイオードＤ２１，Ｄ２２，Ｄ２３の直列回路を接続する。

そして、ダイオードＤ２２とダイオードＤ２３との接続点は、配線Ｌ３を介してローカルクランプ部１３内のＭＯＳトランジスタＭ１３のゲートに接続する。被保護回路１２とローカルクランプ部１３の構成は、図１の例と同じである。

［２−２．ＥＳＤサージ発生時の動作］
図８は、図７の例の回路でＥＳＤサージが発生した時に、グローバルクランプ部２１とローカルクランプ部１３とでＥＳＤサージが逃がされる状態を、信号経路Ｓ２１〜Ｓ２３で示す図である。
電源電圧Ｖｄｄの配線Ｌ１にＥＳＤサージが加わって、配線Ｌ１の電圧が上昇したとき、その電圧の上昇がグローバルクランプ部２１に伝わり、グローバルクランプ部２１内の保護素子であるサイリスタＳＲ１１がオンになる。このサイリスタＳＲ１１がオンになることで、配線Ｌ１に加わったＥＳＤサージが、接地電位部である配線Ｌ２側に流れる。
図８に示した経路Ｓ２１は、このグローバルクランプ部２１内のサイリスタＳＲ１１が作動して、ＥＳＤサージを逃がす経路である。

このように、グローバルクランプ部２１が作動することで、回路全体の保護動作が行われる。また、ＥＳＤサージの発生で、被保護回路１２内のＭＯＳトランジスタＭ１１，Ｍ１２のゲート電圧Ｖ１についても上昇する。
このゲート電圧Ｖ１が上昇したとき、ローカルクランプ部１３内のＭＯＳトランジスタＭ１３がオンになる。このＭＯＳトランジスタＭ１３がオンになることで、図８に経路Ｓ２３で示すように、信号源１１からＭＯＳトランジスタＭ１３を経由して、接地電位部ＧＮＤである配線Ｌ２に流れる経路が形成される。

ここで、図７、図８に示す構成では、グローバルクランプ部２１内のダイオードＤ２２の出力部と、ローカルクランプ部１３内のＭＯＳトランジスタＭ１３のゲートとが配線Ｌ３で接続されているため、サージ発生時にローカルクランプ部１３が確実に作動する。すなわち、グローバルクランプ部２１にＥＳＤサージが供給されて、ダイオードＤ２２の出力電位が上昇することで、配線Ｌ３で接続されたＭＯＳトランジスタＭ１３のゲート電圧が対応して上昇する。

このようにＥＳＤサージが発生したとき、ＭＯＳトランジスタＭ１３のゲート電圧が上昇することで、ローカルクランプ部１３内のＭＯＳトランジスタＭ１３がバイポーラ動作を始めるドレインの電位を下げることできる。このため、ＥＳＤサージ発生時には、図８に経路Ｓ２３として示すように、信号源１１側からのＥＳＤサージを、ＭＯＳトランジスタＭ１３を介して接地電位ＧＮＤの配線Ｌ２側に流す動作が行われる。このＭＯＳトランジスタＭ１３の作動で、被保護回路１２内のＭＯＳトランジスタＭ１１，Ｍ１２を確実に保護することができる。

［２−３．変形例１］
図９は、図７の回路構成の変形例１を示す図である。
この図９は、グローバルクランプ部２１内の３個直列に接続されたダイオードＤ２１，Ｄ２２，Ｄ２３の内のダイオードＤ２１の出力部を、配線Ｌ３を介してＭＯＳトランジスタＭ１３のゲートと接続した例である。
このように３個直列に接続されたダイオードＤ２１，Ｄ２２，Ｄ２３の内で、配線Ｌ３に接続するダイオードを選択することで、サージ時のＭＯＳトランジスタＭ１３のゲート電圧の設定が可能になる。このような接続先の選択を行うことで、ＥＳＤサージ発生時の動作をより確実にすることができる。

＜３．第３の実施の形態の例＞
［３−１．回路構成］
次に、本開示の第３の実施の形態の例を、図１０〜図１２を参照して説明する。
図１０は、第３の実施の形態の例の回路図である。この図１０に示す回路についても、例えばＬＳＩなどの半導体装置内に構成される。
図１０に示す回路は、信号源１１１から供給された信号の送り側被保護回路１１２と、その送り側被保護回路１１２から送出された信号が入力される受け側被保護回路１１４とを設けた例である。そして、それぞれの被保護回路１１２，１１４が、グローバルクランプ部１１３，１１６を備える。

すなわち、信号源１１１から供給された信号の送り側被保護回路１１２として、ＭＯＳトランジスタＭ３８，Ｍ３９よりなるインバータ回路を設け、そのインバータ回路の保護を行う送り側グローバルクランプ部１１３を設ける。
Ｐ型ＭＯＳトランジスタＭ３８のソースは、電源電圧Ｖｄｄ１の配線Ｌ１１に接続し、ＭＯＳトランジスタＭ３８のドレインは、Ｎ型ＭＯＳトランジスタＭ３９のドレインに接続する。ＭＯＳトランジスタＭ３９のソースは、接地電位ＧＮＤ１の配線Ｌ１２に接続する。

送り側グローバルクランプ部１１３について説明すると、抵抗器Ｒ３１とコンデンサＣ３１との直列回路は、配線Ｌ１１と配線Ｌ１２との間に接続される。そして、抵抗器Ｒ３１とコンデンサＣ３１との接続点は、１段目のインバータ回路を構成するＭＯＳトランジスタＭ３１，Ｍ３２のゲートに接続される。また、１段目のインバータ回路を構成するＭＯＳトランジスタＭ３１，Ｍ３２のドレインは、２段目のインバータ回路を構成するＭＯＳトランジスタＭ３３，Ｍ３４のゲートに接続される。さらに、２段目のインバータ回路を構成するＭＯＳトランジスタＭ３３，Ｍ３４のドレインは、３段目のインバータ回路を構成するＭＯＳトランジスタＭ３５，Ｍ３６のゲートに接続される。それぞれのインバータ回路の一方のＭＯＳトランジスタＭ３１，Ｍ３３，Ｍ３５のソースは、配線Ｌ１１に接続され、他方のＭＯＳトランジスタＭ３２，Ｍ３４，Ｍ３６のソースは、配線Ｌ１２に接続される。

そして、３段目のインバータ回路を構成するＭＯＳトランジスタＭ３５，Ｍ３６のドレインは、保護素子としてのＮ型ＭＯＳトランジスタＭ３７のゲートに接続される。
ＭＯＳトランジスタＭ３７のドレインは配線Ｌ１１に接続され、ソースは配線Ｌ１２に接続される。また、ＭＯＳトランジスタＭ３７のゲートは、抵抗器Ｒ３２を介して配線Ｌ１２に接続される。このＭＯＳトランジスタＭ３７がオンになったとき、配線Ｌ１に加わったＥＳＤサージが、接地電位部である配線Ｌ２側に流れ、送り側被保護回路１１２内の素子が保護される。

そして、送り側被保護回路１１２内のＭＯＳトランジスタＭ３８，Ｍ３９のドレインは、抵抗器Ｒ３３を介して、受け側被保護回路１１４内のＭＯＳトランジスタＭ４１，Ｍ４２のゲートに接続される。Ｐ型ＭＯＳトランジスタＭ４１とＮ型ＭＯＳトランジスタＭ４２は、インバータ回路を構成する。すなわち、Ｐ型ＭＯＳトランジスタＭ４１のソースは、電源電圧Ｖｄｄ２が得られる配線Ｌ１３に接続され、ＭＯＳトランジスタＭ４１のドレインは、Ｎ型ＭＯＳトランジスタＭ４２のドレインに接続される。さらに、ＭＯＳトランジスタＭ４２のソースは、接地電位ＧＮＤ２の配線Ｌ１４に接続される。ＭＯＳトランジスタＭ４１，Ｍ４２のドレインに接続された端子１１５から、受け側被保護回路１１４に入力した信号が出力される。
なお、配線Ｌ１２の送り側被保護回路１１２と受け側被保護回路１１４との間には、抵抗器Ｒ３４，Ｒ３５が直列に接続される。また、受け側の電源電圧Ｖｄｄ２は、送り側の電源電圧Ｖｄｄ１とは別の電源である。

受け側被保護回路１１４には、受け側グローバルクランプ部１１６と、受け側ローカルクランプ部１１７とが接続される。受け側グローバルクランプ部１１６は、電源電圧Ｖｄｄ２の配線Ｌ１３および接地電位ＧＮＤ２の配線Ｌ１４に、抵抗器Ｒ３６，Ｒ３７を介して接続される。図１０では、受け側グローバルクランプ部１１６の回路構成は省略する。

受け側ローカルクランプ部１１７は、保護素子としてサイリスタＳＲ２１が使用される。サイリスタＳＲ２１のアノードは、ＭＯＳトランジスタＭ４１，Ｍ４２のゲートに接続され、カソードは、電源電圧Ｖｄｄ２の配線Ｌ１３に接続される。
そして、サイリスタＳＲ２１のゲートは、配線Ｌ１５を介して、送り側グローバルクランプ部１１３のＭＯＳトランジスタＭ３７のゲートに接続される。

［３−２．ＥＳＤサージ発生時の動作］
次に、図１０に示す回路で、ＥＳＤサージが発生した時の動作について説明する。
図１０に示す信号経路Ｓ３１〜Ｓ３３は、ＥＳＤサージが逃がされる経路である。
電源電圧Ｖｄｄ１の配線Ｌ１１にＥＳＤサージが加わって、配線Ｌ１１の電圧が上昇したとき、その電圧の上昇が送り側グローバルクランプ部１１３に伝わり、グローバルクランプ部１１３内の保護素子であるＭＯＳトランジスタＭ３７がオンになる。

このＭＯＳトランジスタＭ３７の作動で、経路Ｓ３１で示すように、配線Ｌ１１に加わるサージ電圧が、オンになったＭＯＳトランジスタＭ３７を介して接地電位ＧＮＤ１の配線Ｌ１２側に逃がされ、送り側被保護回路１１２が保護される。

そして、ＭＯＳトランジスタＭ３７がオンになった状態では、ＭＯＳトランジスタＭ３７のゲート電圧が上昇し、そのゲート電圧が経路Ｓ３２で示すように配線Ｌ１５を介してサイリスタＳＲ２１のゲートに伝わる。したがって、受け側ローカルクランプ部１１７が作動して、受け側被保護回路１１４内のＭＯＳトランジスタＭ４１，Ｍ４２のゲートから、電源電圧Ｖｄｄ２の配線Ｌ１３にサージ電圧を逃がす経路Ｓ３３が形成される。そして、受け側グローバルクランプ部１１６が作動することで、サイリスタＳＲ２１によって配線Ｌ１３に逃がされたサージ電圧が、接地電位ＧＮＤ２側に流れる。

このようにＥＳＤサージによる電圧上昇が送り側被保護回路１１２から受け側被保護回路１１４に伝わった場合でも、受け側被保護回路１１４の保護動作が、受け側ローカルクランプ部１１７で行われ、受け側被保護回路１１４が確実に保護される。すなわち、受け側ローカルクランプ部１１７内の保護素子であるサイリスタＳＲ２１のゲートが、配線Ｌ１５を介して、送り側グローバルクランプ部１１３の保護素子のゲートと接続してあることで、サージ時に迅速にサイリスタＳＲ２１が作動する。したがって、ＥＳＤサージの発生時に、サイリスタＳＲ２１の作動が遅れることがなく、確実に保護動作が行われるようになる。

図１１は、図１０に示す回路で通常時の各部の電圧および電流（図１１Ａ）と、ＥＳＤサージ発生時の各部の電圧および電流（図１１Ｂ）の変化例を示す特性図である。この図１１に示す電圧Ｖ１１は、配線Ｌ１１の電圧であり、電圧Ｖ１２は受け側被保護回路１１４内のＭＯＳトランジスタＭ４１，Ｍ４２のゲートの電圧である。また、電流Ａ１１は、抵抗器Ｒ３６を流れる電流である。
図１１Ａに示すように、電圧が２Ｖ程度までの通常時には、配線Ｌ１１の電圧Ｖ１１が上昇したとき、ＭＯＳトランジスタＭ４１，Ｍ４２のゲート電圧Ｖ１２も対応して上昇する。通常時は、保護回路が作動しないため、抵抗器Ｒ３６を流れる電流Ａ１１は０Ａである。

そして、図１１Ｂに示すように、配線Ｌ１１の電圧Ｖ１１が３Ｖを越えたとき、送り側グローバルクランプ部１１３が作動して、配線Ｌ１１の電圧Ｖ１１の上昇を抑えるように作用する。さらに、受け側ローカルクランプ部１１７についても作動し、ＭＯＳトランジスタＭ４１，Ｍ４２のゲート電圧Ｖ１２が低下し、受け側ローカルクランプ部１１７がＭＯＳトランジスタＭ４１，Ｍ４２を保護する動作が行われる。この保護動作が行われる際には、図１１Ｂに示すように抵抗器Ｒ３６を流れる電流Ａ１１が発生する。

［３−３．変形例１］
図１２は、図１０の回路構成の変形例１を示す図である。
この図１２は、送り側グローバルクランプ部１２１として、サイリスタＳＲ２２を備えた構成としたものである。
すなわち、図１２に示すように、電源電圧Ｖｄｄ１の配線Ｌ１１と接地電位ＧＮＤの配線Ｌ１２との間に、サイリスタＳＲ２１を備えたグローバルクランプ部１２１を設けたものである。

サイリスタＳＲ２１のアノードは、抵抗器Ｒ４１を介して配線Ｌ１１に接続する。そして、サイリスタＳＲ２１のカソードは、接地電位ＧＮＤの配線Ｌ１２に接続する。また、サイリスタＳＲ２１のゲートは、配線Ｌ１１に接続する。
さらに、抵抗器Ｒ４１とサイリスタＳＲ２１との接続点と、接地電位ＧＮＤの配線Ｌ１２との間に、１個の抵抗器Ｒ４１と３個のダイオードＤ４１，Ｄ４２，Ｄ４３の直列回路を接続する。

そして、ダイオードＤ４２とダイオードＤ４３との接続点は、配線Ｌ１４′を介して受け側ローカルクランプ部１１７内のサイリスタＳＲ２１のゲートに接続する。その他の構成は、図１０の例と同じである。

この図１２に示すように、サイリスタを保護素子として使用した送り側グローバルクランプ部１２１の場合でも、サージ発生時のグローバルクランプ部１２１の電圧が、受け側ローカルクランプ部１１７内のサイリスタＳＲ２１のゲートに伝わる。したがって、図１０の例と同様に、ＥＳＤサージの発生時に、サイリスタＳＲ２１の作動が遅れることがなく、確実に保護動作が行われる。
なお、図１２に示す配線Ｌ１４″のように、ダイオードＤ４１とダイオードＤ４２の接続点を、受け側ローカルクランプ部１１７内のサイリスタＳＲ２１のゲートに接続してもよい。

＜４．その他の変形例＞
ここまで説明した各実施の形態の例で示した回路図は、それぞれ好適な例を示したものであり、本開示の要旨を変更しない範囲で、図示の回路図とは異なる回路を構成してもよい。
すなわち、ローカルクランプ部が備える保護素子のゲートが、グローバルクランプ部が作動する際に電圧が高くなる箇所と接続される構成として、ローカルクランプ部内の保護素子が、サージ発生時に確実に作動するようにすれば、その他の接続構成でもよい。
また、図１０の例のように、接続されるグローバルクランプ部とローカルクランプ部は、送り側と受け側のように、離れた回路とする場合や、それぞれ別電源で作動する構成でもよい。

なお、本開示は以下のような構成も取ることができる。
（１）
電源電圧が供給される第１配線と接地電位の第２配線との間に接続され、規定の電圧値を越えたとき作動する第１素子を有し、この第１素子の作動で、前記第１配線に流れるサージ電流を前記第２配線に流す第１クランプ部と、
被保護素子のゲートに接続された第２素子を有し、この第２素子の作動で、前記被保護素子のゲートに加わるサージ電流を前記第１配線又は前記第２配線に流す第２クランプ部と、
前記第１クランプ部の特定箇所と前記第２クランプ部の前記第２素子のゲートとを接続して、前記第２素子のゲート電圧を前記特定箇所の電位とする第３配線とを備えた
保護回路。
（２）
前記第１クランプ部は、
前記第１配線と前記第２配線との間に接続され、前記第１配線に入力された信号電圧を検出する検出回路と、
前記第１配線と前記第２配線との間に接続され、前記検出回路が前記規定の電圧値を検出したとき作動する複数段のインバータ回路とを備え、
前記複数段のインバータ回路の内の最終段の出力で、前記第１素子を作動させ、
前記複数段のインバータ回路のいずれかの段の出力部を、前記第３配線で前記第２クランプ部内の第２素子のゲートと接続した
前記（１）記載の保護回路。
（３）
前記複数段のインバータ回路の内の最終段の出力部を、前記第３配線で前記第２クランプ部内の第２素子のゲートと接続した
前記（２）記載の保護回路。
（４）
前記第２クランプ部は、前記第１配線と前記被保護素子のゲートとの間に接続された一方のクランプ部と、前記第２配線と前記被保護素子のゲートとの間に接続された他方のクランプ部とを備えた
前記（２）または（３）記載の保護回路。
（５）
前記第１クランプ部は、
前記第１配線と前記第２配線との間に接続され、前記第１配線に供給された信号電圧により作動して、前記第１配線に流れるサージ電流を前記第２配線に流すサイリスタと、
前記第１配線と前記第２配線との間に、抵抗を介して複数段直列に接続されたダイオードとを備え、
前記複数段直列に接続されたダイオードの途中を、前記第３配線で前記第２クランプ部内の第２素子のゲートと接続した
前記（１）記載の保護回路。
（６）
前記第１クランプ部に接続される第１配線と、前記第２クランプ部に接続される第１配線は、それぞれ別の電源が供給される配線である
前記（１）〜（５）のいずれか１項に記載の保護回路。
（７）
前記第２クランプ部は、被保護素子のゲートと第１配線との間に接続したサイリスタであり、
前記第１クランプ部の特定箇所を、前記第３配線で前記サイリスタのゲートと接続した
前記（１）〜（３）のいずれか１項に記載の保護回路。
（８）
前記被保護素子は、インバータ回路を構成するＭＯＳトランジスタである
前記（１）〜（７）のいずれか１項に記載の保護回路。
（９）
電源電圧が供給される第１配線と接地電位の第２配線との間に接続される被保護回路と、
前記第１配線と前記第２配線との間に接続され、規定の電圧値を越えたとき作動する第１素子を有し、この第１素子の作動で、前記第１配線に流れるサージ電流を前記第２配線に流す第１クランプ部と、
前記被保護回路の被保護素子のゲートに接続された第２素子を有し、この第２素子の作動で、前記被保護素子のゲートに加わるサージ電流を前記第１配線又は前記第２配線に流す第２クランプ部と、
前記第１クランプ部の特定箇所と前記第２クランプ部の前記第２素子のゲートとを接続して、前記第２素子のゲート電圧を前記特定箇所の電位とする第３配線とを備えた
電子機器。
（１０）
第１素子の作動で、所定範囲内の被保護回路全体を保護する第１クランプ部と、第２素子の作動で、前記被保護回路内の特定の素子を保護する第２クランプ部とを備える保護回路の駆動方法において、
前記第１クランプ部の特定箇所と前記第２クランプ部の前記第２素子のゲートとを接続して、前記第２素子のゲート電圧を前記特定箇所の電位とした
保護回路の駆動方法。

１１，１１１…信号源、１２…被保護回路、１３，１３′…ローカルクランプ部、１４，２１…グローバルクランプ部、１５…出力端子、１１２…送り側被保護回路、１１３…送り側グローバルクランプ部、１１４…受け側被保護回路、１１６…受け側グローバルクランプ部、１１７…受け側ローカルクランプ部、Ｌ１，Ｌ２，Ｌ３，Ｌ３′Ｌ１１，Ｌ１２，Ｌ１３…配線

Claims (10)

1. 電源電圧が供給される第１配線と接地電位の第２配線との間に接続され、規定の電圧値を越えたとき作動する第１素子を有し、この第１素子の作動で、前記第１配線に流れるサージ電流を前記第２配線に流す第１クランプ部と、
   被保護素子のゲートに接続された第２素子を有し、この第２素子の作動で、前記被保護素子のゲートに加わるサージ電流を前記第１配線又は前記第２配線に流す第２クランプ部と、
   前記第１クランプ部の特定箇所と前記第２クランプ部の前記第２素子のゲートとを接続して、前記第２素子のゲート電圧を前記特定箇所の電位とする第３配線とを備えた
   保護回路。
2. 前記第１クランプ部は、
   前記第１配線と前記第２配線との間に接続され、前記第１配線に入力された信号電圧を検出する検出回路と、
   前記第１配線と前記第２配線との間に接続され、前記検出回路が前記規定の電圧値を検出したとき作動する複数段のインバータ回路とを備え、
   前記複数段のインバータ回路の内の最終段の出力で、前記第１素子を作動させ、
   前記複数段のインバータ回路のいずれかの段の出力部を、前記第３配線で前記第２クランプ部内の第２素子のゲートと接続した
   請求項１記載の保護回路。
3. 前記複数段のインバータ回路の内の最終段の出力部を、前記第３配線で前記第２クランプ部内の第２素子のゲートと接続した
   請求項２記載の保護回路。
4. 前記第２クランプ部は、前記第１配線と前記被保護素子のゲートとの間に接続された一方のクランプ部と、前記第２配線と前記被保護素子のゲートとの間に接続された他方のクランプ部とを備えた
   請求項２記載の保護回路。
5. 前記第１クランプ部は、
   前記第１配線と前記第２配線との間に接続され、前記第１配線に供給された信号電圧により作動して、前記第１配線に流れるサージ電流を前記第２配線に流すサイリスタと、
   前記第１配線と前記第２配線との間に、抵抗を介して複数段直列に接続されたダイオードとを備え、
   前記複数段直列に接続されたダイオードの途中を、前記第３配線で前記第２クランプ部内の第２素子のゲートと接続した
   請求項１記載の保護回路。
6. 前記第１クランプ部に接続される第１配線と、前記第２クランプ部に接続される第１配線は、それぞれ別の電源が供給される配線である
   請求項１記載の保護回路。
7. 前記第２クランプ部は、被保護素子のゲートと第１配線との間に接続したサイリスタであり、
   前記第１クランプ部の特定箇所を、前記第３配線で前記サイリスタのゲートと接続した
   請求項６記載の保護回路。
8. 前記被保護素子は、インバータ回路を構成するＭＯＳトランジスタである
   請求項１記載の保護回路。
9. 電源電圧が供給される第１配線と接地電位の第２配線との間に接続される被保護回路と、
   前記第１配線と前記第２配線との間に接続され、規定の電圧値を越えたとき作動する第１素子を有し、この第１素子の作動で、前記第１配線に流れるサージ電流を前記第２配線に流す第１クランプ部と、
   前記被保護回路の被保護素子のゲートに接続された第２素子を有し、この第２素子の作動で、前記被保護素子のゲートに加わるサージ電流を前記第１配線又は前記第２配線に流す第２クランプ部と、
   前記第１クランプ部の特定箇所と前記第２クランプ部の前記第２素子のゲートとを接続して、前記第２素子のゲート電圧を前記特定箇所の電位とする第３配線とを備えた
   電子機器。
10. 第１素子の作動で、所定範囲内の被保護回路全体を保護する第１クランプ部と、第２素子の作動で、前記被保護回路内の特定の素子を保護する第２クランプ部とを備える保護回路の駆動方法において、
    前記第１クランプ部の特定箇所と前記第２クランプ部の前記第２素子のゲートとを接続して、前記第２素子のゲート電圧を前記特定箇所の電位とした
    保護回路の駆動方法。

Images