JP2014187791A - Motor control device, motor control method, and game machine - Google Patents

Motor control device, motor control method, and game machine Download PDF

Info

Publication number
JP2014187791A
JP2014187791A JP2013060505A JP2013060505A JP2014187791A JP 2014187791 A JP2014187791 A JP 2014187791A JP 2013060505 A JP2013060505 A JP 2013060505A JP 2013060505 A JP2013060505 A JP 2013060505A JP 2014187791 A JP2014187791 A JP 2014187791A
Authority
JP
Japan
Prior art keywords
buffer
motor
motor control
control signal
buffer unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013060505A
Other languages
Japanese (ja)
Other versions
JP5458364B1 (en
Inventor
Hidetomo Tanaka
英智 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Axell Corp
Original Assignee
Axell Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Axell Corp filed Critical Axell Corp
Priority to JP2013060505A priority Critical patent/JP5458364B1/en
Application granted granted Critical
Publication of JP5458364B1 publication Critical patent/JP5458364B1/en
Publication of JP2014187791A publication Critical patent/JP2014187791A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a motor control device capable of driving a plurality of motors connected to a serial bus with accuracy, independently of the amount of control signals.SOLUTION: A motor control device 1A controlling drive states of a plurality of motors 101 connected to a serial bus 110, comprises: a plurality of motor controllers 11 outputting control signals for controlling the drive states of the motors 101; a first buffer part 121 and a second buffer part 122 each provided in a path between the motor controller 11 and the motor 101; and a switching part 13 switching one for storing the control signals, between the first buffer part 121 and the second buffer part 122. The switching part 13 switches the buffer for storing the control signals at an arbitrary timing to make the second buffer part 122 store the control signals outputted from the motor controllers 11 and to make the first buffer part 121 output the stored control signals, for example.

Description

本発明は、複数のモータの駆動状態を制御するモータ制御装置、モータ制御方法、及び遊技機に関する。   The present invention relates to a motor control device, a motor control method, and a game machine that control driving states of a plurality of motors.

従来、複数のモータの駆動状態を制御するモータ制御装置として、特許文献1に記載された構成が知られている。この特許文献1に記載の発明に係るモータ制御装置は、複数のモータのそれぞれに、各モータの駆動を制御するモータ制御ブロックを設け、一のモータ制御ブロックと一のモータとを一の通信線路で接続する構成を備えている。それぞれのモータ制御ブロックは、モータを制御駆動するための信号を生成するためのパルスデータ値を格納する記憶手段と、記憶手段から順次転送されるパルスデータ値に基づいて、モータを駆動制御するための信号を生成し、モータに出力するパルス生成手段とを備えた構成となっている。   Conventionally, a configuration described in Patent Document 1 is known as a motor control device that controls driving states of a plurality of motors. The motor control device according to the invention described in Patent Document 1 is provided with a motor control block for controlling the driving of each motor in each of the plurality of motors, and one motor control block and one motor are connected to one communication line. It has a configuration to connect with. Each motor control block is configured to store a pulse data value for generating a signal for controlling and driving the motor, and to drive and control the motor based on the pulse data value sequentially transferred from the storage unit. It is the structure provided with the pulse generation means which produces | generates this signal and outputs it to a motor.

特開2007−330000号公報Japanese Patent Laid-Open No. 2007-330,000

しかしながら、この特許文献1に記載の発明は、パラレル接続であり、モータの数が増えると配線数が膨大になる。このため、特許文献1に記載の発明においては、配線の数だけピンの数も必要になってコスト高になる上、多数の機器が設置された筐体の内部、例えば遊技機本体の内部等、狭小な敷地にモータ制御装置を配置する場合には、配線の配設が困難になる場合がある。また、パラレル接続においては、各配線を流れる信号同士の同期を取ることが難しい。そのため、特許文献1に記載の発明においては、遊技機のように、モータの駆動レベルが頻繁に変化し、大量の制御信号が流れるものにおいては、信号同士を同期させて複数のモータを正確に動作させることが難しいという問題がある。   However, the invention described in Patent Document 1 is parallel connection, and the number of wires increases as the number of motors increases. For this reason, in the invention described in Patent Document 1, the number of pins is required as many as the number of wires, which increases the cost and the inside of a housing in which a large number of devices are installed, for example, the inside of a gaming machine body, etc. When arranging the motor control device on a narrow site, it may be difficult to arrange the wiring. In parallel connection, it is difficult to synchronize signals flowing through the wirings. Therefore, in the invention described in Patent Document 1, when the drive level of the motor frequently changes and a large amount of control signals flow like a gaming machine, the signals are synchronized with each other so that a plurality of motors can be accurately used. There is a problem that it is difficult to operate.

この問題に対応するために、複数のモータと複数のモータ制御装置とをシリアルバスによってシリアル接続することが考えられる。しかし、例えば遊技機に配置されたモータのように、それぞれのモータの駆動レベルが頻繁に変化する場合には、モータコントローラから短時間のうちに大量の制御信号が送信されることになり、この結果、制御信号の信号量がシリアルバスの帯域を超えてしまい、制御信号の損失などが発生してモータの駆動に支障をきたす事態が起こりうるという問題がある。   In order to cope with this problem, it can be considered that a plurality of motors and a plurality of motor control devices are serially connected by a serial bus. However, when the drive level of each motor changes frequently, such as a motor arranged in a gaming machine, for example, a large amount of control signals are transmitted in a short time from the motor controller. As a result, there is a problem that the amount of the control signal may exceed the bandwidth of the serial bus, resulting in a situation where the loss of the control signal occurs and the motor is hindered.

本発明は上記課題に鑑みてなされたものであり、制御信号の量の多少に関わらず、シリアルバスに接続された複数のモータを正確に駆動させることのできるモータ制御装置を提供することを課題としている。   The present invention has been made in view of the above problems, and it is an object of the present invention to provide a motor control device that can accurately drive a plurality of motors connected to a serial bus regardless of the amount of control signals. It is said.

かかる課題を解決するために、請求項1に記載の発明は、シリアルバスに接続された複数のモータの駆動状態を制御するモータ制御装置であって、前記モータの駆動状態を制御するための制御信号を出力する複数のモータ制御手段と、前記モータ制御手段と前記モータとの経路に配設された複数のバッファ手段と、複数の前記バッファ手段のうち、前記制御信号を記憶させる前記バッファ手段を切り替える切替手段とを備え、前記切替手段は、任意のタイミングにおいて前記制御信号を記憶させる前記バッファ手段を切り替えて、少なくとも一の前記バッファ手段に前記モータ制御手段から出力された前記制御信号を記憶させると共に、前記少なくとも一の前記バッファ手段以外の前記バッファ手段に記憶された前記制御信号の出力を行わせることを特徴とする。   In order to solve such a problem, the invention according to claim 1 is a motor control device for controlling the driving states of a plurality of motors connected to a serial bus, the control for controlling the driving states of the motors. A plurality of motor control means for outputting signals; a plurality of buffer means disposed in a path between the motor control means and the motor; and the buffer means for storing the control signal among the plurality of buffer means. Switching means for switching, and the switching means switches the buffer means for storing the control signal at an arbitrary timing, and causes the at least one buffer means to store the control signal output from the motor control means. And outputting the control signal stored in the buffer means other than the at least one buffer means. It is characterized in.

請求項2に記載の発明は、請求項1に記載の構成に加え、前記切替手段は、設定された任意の時間帯ごとに前記制御信号を記憶させる前記バッファ手段を切り替えることを特徴とする。   According to a second aspect of the present invention, in addition to the configuration of the first aspect, the switching unit switches the buffer unit that stores the control signal for each set arbitrary time zone.

請求項3に記載の発明は、請求項1に記載の構成に加え、前記切替手段は、前記少なくとも一の前記バッファ手段に対し、任意の量まで前記制御信号が記憶された際に前記制御信号を記憶させる前記バッファ手段を切り替えることを特徴とする。   According to a third aspect of the present invention, in addition to the configuration according to the first aspect, the switching unit is configured such that the control signal is stored when the control signal is stored up to an arbitrary amount with respect to the at least one buffer unit. The buffer means for storing is switched.

請求項4に記載の発明は、請求項1乃至3の何れか一つに記載の構成に加え、前記バッファ手段はダブルバッファであることを特徴とする。   According to a fourth aspect of the present invention, in addition to the structure according to any one of the first to third aspects, the buffer means is a double buffer.

請求項5に記載の発明は、請求項1乃至4の何れか一つに記載の構成に加え、前記バッファ手段はリングバッファであることを特徴とする。   According to a fifth aspect of the present invention, in addition to the structure according to any one of the first to fourth aspects, the buffer means is a ring buffer.

請求項6に記載の発明は、請求項1乃至5の何れか一つに記載の構成に加え、前記モータ制御手段と前記バッファ手段との間に、それぞれの前記モータ制御手段から出力された信号の相違を調整して統一化する信号調整手段を備えたことを特徴とする。   According to a sixth aspect of the present invention, in addition to the configuration according to any one of the first to fifth aspects, a signal output from each motor control unit between the motor control unit and the buffer unit. And a signal adjusting means for adjusting and unifying the differences.

請求項7に記載の発明は、モータの駆動状態を制御するための制御信号を出力する複数のモータ制御手段と、前記モータ制御手段と前記モータとの経路に配設された複数のバッファ手段と、複数の前記バッファ手段のうち、前記制御信号を記憶させる前記バッファ手段を切り替える切替手段とを備えそれぞれの前記モータ制御手段が接続されたシリアルバスと、前記モータ制御手段と前記モータとの経路に配設された複数のバッファ手段と、複数の前記バッファ手段のうち、前記制御信号を記憶させる前記バッファ手段を切り替える切替手段とを備えたモータ制御装置において、シリアルバスに接続された複数の前記モータの駆動状態を制御するモータ制御方法であって、前記切替手段は、任意のタイミングにおいて前記制御信号を記憶させる前記バッファ手段を切り替えて、少なくとも一の前記バッファ手段に前記モータ制御手段から出力された前記制御信号を記憶させると共に、前記少なくとも一の前記バッファ手段以外の前記バッファ手段に記憶された前記制御信号の出力を行わせることを特徴とする。   According to a seventh aspect of the present invention, there are provided a plurality of motor control means for outputting a control signal for controlling a driving state of the motor, and a plurality of buffer means disposed in a path between the motor control means and the motor. A switching means for switching the buffer means for storing the control signal among the plurality of buffer means, and a serial bus to which the motor control means is connected, and a path between the motor control means and the motor. A plurality of the motors connected to a serial bus in a motor control device comprising: a plurality of buffer means disposed; and a switching means for switching the buffer means for storing the control signal among the plurality of buffer means. A motor control method for controlling the driving state of the motor, wherein the switching means stores the control signal at an arbitrary timing. The buffer means is switched, and the control signal output from the motor control means is stored in at least one buffer means, and the control signal stored in the buffer means other than the at least one buffer means is stored. The output is performed.

請求項8に記載の発明は、遊技機であって、請求項1乃至6の何れか一つに記載のモータ制御装置を備えたことを特徴とする。   The invention described in claim 8 is a gaming machine, and includes the motor control device according to any one of claims 1 to 6.

請求項1、及び請求項7に記載の発明によれば、モータ制御手段とモータとの経路に配設された複数のバッファ手段と、複数のバッファ手段のうち、制御信号を記憶させるバッファ手段を切り替える切替手段とを備え、切替手段は、任意のタイミングにおいて制御信号を記憶させるバッファ手段を切り替えて、少なくとも一のバッファ手段にモータ制御手段から出力された制御信号を記憶させると共に、少なくとも一のバッファ手段以外のバッファ手段に記憶された制御信号の出力を行わせることにより、モータ制御手段から出力された制御信号を一時的にバッファ手段に蓄積して、シリアルバスに大量の制御信号が一度に流入する事態を抑止することができる。また、複数のバッファ手段を切り替えて、制御信号のバッファ手段への記憶とバッファ手段からの出力とを、同時に連続して行うことができる。そのため、短時間のうちにシリアルバスに大量の信号が一度に流れ込み、シリアルバスにおいて制御信号の損失等が生ずる事態を抑止できる。これにより、狭小な敷地に容易に配設できて、モータコントローラから短時間のうちに送信された多量の制御信号が通信機器の帯域を超えることを抑止できるモータ制御装置を提供することができる。   According to the first and seventh aspects of the present invention, a plurality of buffer means disposed in a path between the motor control means and the motor, and a buffer means for storing a control signal among the plurality of buffer means. Switching means for switching, the switching means switches the buffer means for storing the control signal at an arbitrary timing, causes the at least one buffer means to store the control signal output from the motor control means, and at least one buffer. By outputting the control signal stored in the buffer means other than the means, the control signal output from the motor control means is temporarily accumulated in the buffer means, and a large amount of control signals flow into the serial bus at once. Can be prevented. Further, by switching a plurality of buffer means, it is possible to continuously store the control signal in the buffer means and output from the buffer means simultaneously. Therefore, it is possible to suppress a situation in which a large amount of signals flow into the serial bus at a time within a short period of time and control signals are lost in the serial bus. Accordingly, it is possible to provide a motor control device that can be easily disposed on a small site and can prevent a large amount of control signals transmitted from the motor controller in a short time from exceeding the bandwidth of the communication device.

請求項2に記載の発明によれば、切替手段は、設定された任意の時間帯ごとに制御信号を記憶させるバッファ手段を切り替えることにより、制御信号を記憶させるバッファ手段の切り替えを一定周期で行うことができ、バッファ手段の切り替えを簡易かつ容易に行うことができる。   According to the second aspect of the present invention, the switching means switches the buffer means for storing the control signal at regular intervals by switching the buffer means for storing the control signal for each set arbitrary time zone. Therefore, the buffer means can be switched easily and easily.

請求項3に記載の発明によれば、切替手段は、少なくとも一のバッファ手段に対し、任意の量まで制御信号が記憶された際に制御信号を記憶させるバッファ手段を切り替えることにより、制御信号を記憶させるバッファ手段の切り替えをバッファ手段の容量やバッファ手段に記憶された制御信号の量に依存して行うことができ、バッファ手段の切り替えの回数を必要最小限とすることができる。   According to the invention described in claim 3, the switching means switches the control signal to the at least one buffer means by switching the buffer means for storing the control signal when the control signal is stored up to an arbitrary amount. The buffer means to be stored can be switched depending on the capacity of the buffer means and the amount of the control signal stored in the buffer means, and the number of times of switching the buffer means can be minimized.

請求項4に記載の発明によれば、バッファ手段はダブルバッファであることにより、バッファ手段の数を最小限としてメモリ等の資源消費量を少なくしながら、複数のバッファ手段を順次用いて、制御信号のバッファ手段への蓄積とバッファ手段からの出力とを、同時に連続して行うことができる。   According to the fourth aspect of the present invention, since the buffer means is a double buffer, control is performed by sequentially using a plurality of buffer means while minimizing the number of buffer means and reducing the consumption of resources such as memory. The accumulation of the signal in the buffer means and the output from the buffer means can be performed simultaneously and continuously.

請求項5に記載の発明によれば、バッファ手段はリングバッファであることにより、複数のバッファ手段を順次用い、信号の蓄積や出力を高速に行うことができる。   According to the fifth aspect of the present invention, since the buffer means is a ring buffer, a plurality of buffer means can be sequentially used to accumulate and output signals at high speed.

請求項6に記載の発明によれば、信号調節手段を備えたことにより、それぞれのモータ制御手段の出力する制御信号の規格を統一化する等の調整を行い、複数のモータ制御手段から出力された制御信号を共通のシリアルバスで送信する際においても、それぞれの制御信号により所望のモータに対して所望の制御を行うことができる。   According to the sixth aspect of the invention, since the signal adjusting means is provided, adjustments such as unifying the standard of the control signal output from each motor control means are performed, and the signals are output from the plurality of motor control means. Even when the control signals are transmitted through the common serial bus, the desired motor can be controlled by the respective control signals.

請求項8に記載の発明によれば、狭小な敷地に容易に配設できて、モータコントローラから短時間のうちに送信された多量の制御信号が通信機器の帯域を超えることを抑止できるモータ制御装置を実装した遊技機を提供できる。   According to the eighth aspect of the present invention, motor control that can be easily arranged in a small site and can prevent a large amount of control signals transmitted from the motor controller in a short time from exceeding the bandwidth of the communication device. A gaming machine equipped with the device can be provided.

この発明の実施の形態1に係るモータ制御システムの全体構成及びモータ制御装置の概要を示す機能ブロック図である。It is a functional block diagram which shows the outline | summary of the whole structure of the motor control system which concerns on Embodiment 1 of this invention, and a motor control apparatus. 同上モータ制御装置の全体構成を示す機能ブロック図である。It is a functional block diagram which shows the whole structure of a motor control apparatus same as the above. 同上モータ制御装置の動作手順を示すフローチャートである。It is a flowchart which shows the operation | movement procedure of a motor control apparatus same as the above. この実施の形態2に係るモータ制御装置の全体構成を示す機能ブロック図である。It is a functional block diagram which shows the whole structure of the motor control apparatus which concerns on this Embodiment 2.

[発明の実施の形態1]
図1乃至図3にこの発明の実施の形態1を示す。
Embodiment 1 of the Invention
1 to 3 show a first embodiment of the present invention.

図1は、この実施の形態1に係るモータ制御システムの全体構成及びモータ制御装置の概要を示す機能ブロック図である。   FIG. 1 is a functional block diagram showing an overall configuration of the motor control system according to the first embodiment and an outline of the motor control device.

同図に示すモータ制御システム100は、遊技機たとえばパチンコ機等に設けられたn個(n>1)のモータ101,101,・・・101と、それらのモータ101,101,・・・101の駆動を制御するためのモータ制御装置1Aと、シリアルバス110を備える。モータ制御装置1Aはシリアルバス110に接続され、それぞれのモータ101,101,・・・101は、モータドライブ回路102,102,・・・102を介してシリアルバス110に接続されている。モータ101,101,・・・101、モータドライブ回路102,102,・・・102、モータ制御装置1Aは、1の遊技機本体(図示せず)に配設されている。ただし、モータ制御装置1Aが遊技機本体(図示せず)とは別に設けられていてもよく、また、一のモータ制御装置1Aが複数の遊技機本体(図示せず)にそれぞれ設けられたモータ101,101,・・・101の駆動を制御するものであってもよい。 A motor control system 100 shown in FIG. 1 includes n (n> 1) motors 101 1 , 101 2 ,... 101 n provided in a gaming machine such as a pachinko machine and the motors 101 1 , 101 2. ,... 101 n includes a motor control device 1 </ b > A for controlling the driving of n and a serial bus 110. The motor control apparatus 1A is connected to the serial bus 110, respective motors 101 1, 101 2, ··· 101 n is connected motor drive circuit 102 1, 102 2, through the · · · 102 n to the serial bus 110 Has been. The motors 101 1 , 101 2 ,... 101 n , the motor drive circuits 102 1 , 102 2 ,... 102 n , and the motor control device 1A are disposed in one gaming machine body (not shown). . However, the motor control device 1A may be provided separately from the gaming machine main body (not shown), and one motor control device 1A is provided in each of a plurality of gaming machine main bodies (not shown). 101 1 , 101 2 ,... 101 n may be controlled.

モータ101,101,・・・101は、ステッピングモータ等であり、モータ制御装置1Aから供給された制御信号によって駆動状態が制御される。モータドライブ回路102,102,・・・102は、トランジスタ回路等であり、制御信号に基づいてモータ101,101,・・・101のコイルへの通電や、それぞれのコイルに対する通電のオンオフ等を行う。図1に示すように、モータドライブ回路102,102,・・・102は、シフトレジスタ103,103,・・・103を備えている。シフトレジスタ103,103,・・・103は、後述するクロスバー14において制御信号から変換されたモータ制御データ(後述)を、モータ101,101,・・・101の駆動制御を行う制御信号に再変換する。 Motors 101 1 , 101 2 ,... 101 n are stepping motors and the like, and their driving states are controlled by control signals supplied from motor control device 1A. Motor drive circuit 102 1, 102 2, ··· 102 n are transistor circuits, etc., the motor 101 1, 101 2 on the basis of the control signal, current and the coil of · · · 101 n, for each of the coils Turn the power on and off. As shown in FIG. 1, a motor drive circuit 102 1, 102 2, ··· 102 n , the shift register 103 1, 103 2, and a · · · 103 n. The shift registers 103 1 , 103 2 ,... 103 n drive control of the motors 101 1 , 101 2 ,... 101 n using motor control data (described later) converted from control signals in the crossbar 14 described later. The signal is converted back to a control signal.

モータ制御装置1Aは、少なくとも1のCPU21を備え、このCPU21における命令やデータの処理によってモータ制御装置1Aの動作が制御される。さらに、モータ制御装置1Aは、CPU21の処理における作業領域として機能するRAM22、各種データ等が記憶されるROM23、EEPROM(図示せず)、磁気ディスク(図示せず)等を備えている。なお、モータ制御装置1Aは、CPU21に替えてシーケンス制御のための各種構成を備え、当該構成の動作によって動作が制御されるものであってもよい。   The motor control device 1A includes at least one CPU 21, and the operation of the motor control device 1A is controlled by processing of commands and data in the CPU 21. Further, the motor control device 1A includes a RAM 22 that functions as a work area in the processing of the CPU 21, a ROM 23 that stores various data, an EEPROM (not shown), a magnetic disk (not shown), and the like. The motor control device 1A may include various components for sequence control instead of the CPU 21, and the operation may be controlled by the operation of the configuration.

シリアルバス110は、モータ制御装置1Aから出力された制御信号をそれぞれのモータ101,101,・・・101に供給する経路を形成する。具体的には、シリアルバス110は、クロック線111、データ線112、ストローブ線113を有し、データ線112によって、データと共にシリアル信号としての制御信号を伝送して、制御信号をそれぞれのモータ101,101,・・・101に供給する。 The serial bus 110 forms a path for supplying a control signal output from the motor control device 1A to each of the motors 101 1 , 101 2 ,... 101 n . Specifically, the serial bus 110 includes a clock line 111, a data line 112, and a strobe line 113. The data line 112 transmits a control signal as a serial signal together with data, and the control signal is transmitted to each motor 101. 1 , 101 2 ,... 101 n .

モータ制御装置1Aとモータ101,101,・・・101とをシリアルバス110で接続したことにより、制御信号の伝送ケーブルを少なくして狭小な領域に配設可能となり、遊技機本体(図示せず)の内部のような狭小な領域であっても、モータ制御装置1Aとモータ101,101,・・・101との配線を簡易かつ確実に配設できる。 Since the motor control device 1A and the motors 101 1 , 101 2 ,... 101 n are connected by the serial bus 110, the control signal transmission cable can be reduced and disposed in a narrow area. even narrow area such as the interior of the not shown), the motor control device 1A and the motor 101 1, 101 2, can easily and reliably arranged wiring between · · · 101 n.

図2は、この実施の形態1のモータ制御装置1Aの全体構成を示す機能ブロック図である。同図に示す通り、モータ制御装置1Aは、「モータ制御手段」としてのn個(n>1)のモータコントローラ11,11,・・・,11と、バッファ12と、「切替手段」としての切替部13と、「信号調整手段」としてのクロスバー14と、P−S変換部15とを備えている。モータコントローラ11,11,・・・,11、切替部13、クロスバー14、P−S変換部15は主としてハードウェアロジックによって構成され、バッファ12はRAM内の任意の領域に形成される。但し、モータコントローラ11、バッファ12、切替部13、クロスバー14、P−S変換部15は、いずれも、一部又は全部がCPU21におけるプログラムの処理によって形成される機能手段であってもよい。 FIG. 2 is a functional block diagram showing the overall configuration of the motor control device 1A of the first embodiment. As shown in the figure, the motor control device 1A includes n (n> 1) motor controllers 11 1 , 11 2 ,..., 11 n as “motor control means”, a buffer 12, and “switching means”. ”, A crossbar 14 as“ signal adjusting means ”, and a PS converter 15. The motor controllers 11 1 , 11 2 ,..., 11 n , the switching unit 13, the crossbar 14, and the PS conversion unit 15 are mainly configured by hardware logic, and the buffer 12 is formed in an arbitrary area in the RAM. The However, all or part of the motor controller 11, the buffer 12, the switching unit 13, the crossbar 14, and the PS conversion unit 15 may be functional means formed by processing of a program in the CPU 21.

モータコントローラ11,11,・・・,11は、それぞれのモータ101,101,・・・101の駆動を制御するための制御信号、例えばパルス信号等を出力する。それぞれのモータコントローラ11,11,・・・,11は、それぞれモータ101,101,・・・101に一対一で対応づけられ、一のモータコントローラ例えばモータコントローラ11は、一のモータ例えばモータ101の駆動を(一のモータドライブ回路たとえばモータドライブ回路102を介して)制御する。但し、一のモータコントローラ例えばモータコントローラ11が複数のモータ例えばモータ101,101の駆動制御を行う構成であってもよいし、複数のモータコントローラたとえばモータコントローラ11,11が一のモータ例えばモータ101の駆動制御を行う構成であってもよい。 Motor controller 11 1, 11 2, · · ·, 11 n, each motor 101 1, 101 2, control signals for controlling the driving of · · · 101 n, outputs, for example pulse signal or the like. Each of the motor controllers 11 1, 11 2, · · ·, 11 n is the motor 101 1, 101 2, respectively, associated with one-to-one · · · 101 n, one motor controller for example, a motor controller 11 1, one motor, for example the driving of the motor 101 1 (via one motor drive circuit motor drive circuit 102 1 for example) to control. However, it may be configured such that one motor controller for example, a motor controller 11 1 performs a plurality of motors for example, a motor 101 1, 101 2 of the drive control, a plurality of the motor controller such as a motor controller 11 1, 11 2 are single it may be configured to perform the drive control of the motor, for example the motor 101 1.

なお、以下は説明の簡単のため、特に区別の必要がある場合を除き、モータ101,101,・・・101、モータドライブ回路102,102,・・・102、シフトレジスタ103,103,・・・103はモータ101、モータドライブ回路102、シフトレジスタ103と記載し、モータコントローラ11,11,・・・,11はモータコントローラ11と記載する。 The following is for simplicity of explanation, unless particularly necessary to distinguish, the motor 101 1, 101 2, ··· 101 n, a motor drive circuit 102 1, 102 2, ··· 102 n, the shift register 103 1, 103 2, ... 103 n are motor 101, motor drive circuit 102, described as a shift register 103, the motor controller 11 1, 11 2,..., and 11 n to as the motor controller 11.

バッファ12は、モータコントローラ11から出力された制御信号をそれぞれのモータ101に供給する経路を形成する。ただし、この実施の形態1において、バッファ12には、制御信号に基づいて形成されたモータ制御データ(後述)が記憶される。バッファ12は、「バッファ手段」としての第一バッファ部121、及び「バッファ手段」としての第二バッファ部122を有するダブルバッファ構造である。第一バッファ部121、及び第二バッファ部122は、記憶容量や信号入出力速度は、同一に設定されている。第一バッファ部121、及び第二バッファ部122は、それぞれ、モータコントローラ11が出力した制御信号に基づいて生成されたモータ制御データを一時的に記憶する処理、及び、FIFO(First In First Out)により、記憶したモータ制御データを出力する処理のうち、何れか一方の処理を行う。   The buffer 12 forms a path for supplying the control signal output from the motor controller 11 to each motor 101. However, in the first embodiment, the buffer 12 stores motor control data (described later) formed based on the control signal. The buffer 12 has a double buffer structure including a first buffer unit 121 as a “buffer unit” and a second buffer unit 122 as a “buffer unit”. The first buffer unit 121 and the second buffer unit 122 have the same storage capacity and signal input / output speed. The first buffer unit 121 and the second buffer unit 122 each temporarily store motor control data generated based on a control signal output from the motor controller 11, and a FIFO (First In First Out). Thus, any one of the processes for outputting the stored motor control data is performed.

この実施の形態1における、第一バッファ部121、第二バッファ部122のそれぞれの処理内容は、切替部13によって切り替えられる。モータ制御データの記憶が行われていないバッファ部にモータ制御データが記憶されている場合、記憶されたモータ制御データが出力される。具体的には、例えば第一バッファ部121にモータ制御データが記憶された状態で、モータ制御データを記憶させるバッファを第二バッファ部122に切り替えた場合、第二バッファ部122にモータコントローラ11から出力されたモータ制御データを記憶すると同時に、第一バッファ部121に記憶されたモータ制御データが出力される。このとき、第一バッファ部121から出力されたモータ制御データは、後述するP−S変換部15におけるシリアルデータへの変換を経て、シリアルバス110に送出される。   The processing contents of the first buffer unit 121 and the second buffer unit 122 in the first embodiment are switched by the switching unit 13. When the motor control data is stored in the buffer unit where the motor control data is not stored, the stored motor control data is output. Specifically, for example, when the motor control data is stored in the first buffer unit 121 and the buffer for storing the motor control data is switched to the second buffer unit 122, the motor controller 11 sends the second buffer unit 122 to the second buffer unit 122. Simultaneously with storing the output motor control data, the motor control data stored in the first buffer unit 121 is output. At this time, the motor control data output from the first buffer unit 121 is sent to the serial bus 110 after being converted into serial data in the PS conversion unit 15 described later.

上述のとおり、この実施の形態1におけるバッファ12はRAMの一部に形成されるが、他の記憶媒体たとえばEEPROMに形成されてもよい。   As described above, the buffer 12 in the first embodiment is formed in a part of the RAM, but may be formed in another storage medium such as an EEPROM.

切替部13は、第一バッファ部121、及び第二バッファ部122のうち、制御信号を記憶させるものを切り替える。なお、この実施の形態1においては、制御信号は、クロスバー14において変換されたモータ制御データの態様で、第一バッファ部121、及び第二バッファ部122に記憶される。   The switching unit 13 switches among the first buffer unit 121 and the second buffer unit 122 that stores the control signal. In the first embodiment, the control signal is stored in the first buffer unit 121 and the second buffer unit 122 in the form of motor control data converted in the crossbar 14.

具体的には、切替部13は、第一バッファ部121及び第二バッファ部122における処理内容、すなわち、入力されたモータ制御データを記憶させる処理、及び、記憶されたモータ制御データを出力する処理、を切り替える。この実施の形態1において、切替部13は、予め設定された任意の時間帯ごとに、第一バッファ部121、及び第二バッファ部122のうち、モータ制御データを記憶させるバッファを切り替える。時間帯は、第一バッファ部121、及び第二バッファ部122のうち一方に対し、モータ制御データの記憶を開始してから、容量一杯に記憶されてしまうまでの時間よりも短く設定されていることが望ましい。   Specifically, the switching unit 13 performs processing in the first buffer unit 121 and the second buffer unit 122, that is, processing to store the input motor control data, and processing to output the stored motor control data. , Switch. In the first embodiment, the switching unit 13 switches a buffer for storing motor control data among the first buffer unit 121 and the second buffer unit 122 for each predetermined time zone. The time zone is set to be shorter than the time from the start of storing the motor control data to one of the first buffer unit 121 and the second buffer unit 122 until the capacity is stored. It is desirable.

なお、切替部13は、第一バッファ部121及び第二バッファ部122との切り替えタイミングを決定するために必要な各種機能を有する。具体的には、この実施の形態1においては、第一バッファ部121及び第二バッファ部122のそれぞれにモータ制御データの蓄積を開始してから一定時間が経過するまでの時間、即ちモータ制御データを記憶させるバッファ部を切り替える時間を計測するタイマ機能等を有する。もし、第一バッファ部121及び第二バッファ部122との切り替えタイミングを、第一バッファ部121及び第二バッファ部122の空き容量や記録されたモータ制御データ(又はモータ制御データとそれ以外のデータ)の量によって決定する場合(後述)には、切替部13は、第一バッファ部121及び第二バッファ部122の空き容量の検出機能などを有する。   The switching unit 13 has various functions necessary for determining the switching timing between the first buffer unit 121 and the second buffer unit 122. Specifically, in the first embodiment, the time from the start of accumulation of motor control data to each of the first buffer unit 121 and the second buffer unit 122 until a predetermined time elapses, that is, motor control data. Has a timer function or the like for measuring the time for switching the buffer unit for storing. If the switching timing between the first buffer unit 121 and the second buffer unit 122 is determined, the free capacity of the first buffer unit 121 and the second buffer unit 122 and the recorded motor control data (or motor control data and other data). ), The switching unit 13 has a function of detecting the free capacity of the first buffer unit 121 and the second buffer unit 122.

クロスバー14は、それぞれのモータコントローラ11から出力された制御信号の相違を調整して統一化する機能を有する。クロスバー14で制御信号が調整されることにより、それぞれのモータコントローラ11の出力する制御信号の規格の統一化などを行い、複数のモータコントローラ11から出力された制御信号を共通のシリアルバス110で送信する際においても、制御信号同士の衝突やモータ101の誤動作を起こさせることなく、それぞれの制御信号により所望のモータ101に対して所望の制御を行うことができる。   The crossbar 14 has a function of adjusting and unifying differences in control signals output from the respective motor controllers 11. The control signal is adjusted by the crossbar 14 so that the standard of the control signal output from each motor controller 11 is unified, and the control signals output from the plurality of motor controllers 11 are transferred to the common serial bus 110. Even during transmission, desired control can be performed on the desired motor 101 by each control signal without causing collision between the control signals and malfunction of the motor 101.

また、クロスバー14は、モータコントローラ11から出力された制御信号を、第一バッファ部121及び第二バッファ部122に記憶可能なモータ制御データに変換する機能を有する。   The crossbar 14 has a function of converting the control signal output from the motor controller 11 into motor control data that can be stored in the first buffer unit 121 and the second buffer unit 122.

なお、前述の通り、クロスバー14で調整されたモータ制御データは、モータドライブ回路102のシフトレジスタ103においてそれぞれのモータ101を駆動させることができる制御信号に再変換される。   As described above, the motor control data adjusted by the crossbar 14 is reconverted into a control signal that can drive each motor 101 in the shift register 103 of the motor drive circuit 102.

P−S変換部15は、入力されたパラレル信号をシリアル信号に変換して出力する機能を有する。この実施の形態1においては、P−S変換部15には、それぞれのモータコントローラ11から出力された制御信号に基づいて生成されたモータ制御データが入力され、このモータ制御データをシリアルデータに変換し、シリアルデータとしてのモータ制御データをシリアルバス110のデータ線112に出力する。   The PS conversion unit 15 has a function of converting an input parallel signal into a serial signal and outputting the serial signal. In the first embodiment, the PS control unit 15 receives motor control data generated based on the control signal output from each motor controller 11, and converts the motor control data into serial data. Then, the motor control data as serial data is output to the data line 112 of the serial bus 110.

次に、この実施の形態1の作用について説明する。   Next, the operation of the first embodiment will be described.

図3は、この実施の形態1のモータ制御装置1Aの処理手順を示すフローチャートである。同図に基づいて処理手順を説明する。   FIG. 3 is a flowchart showing a processing procedure of the motor control device 1A according to the first embodiment. A processing procedure will be described with reference to FIG.

まず、モータの駆動レベルが変動した場合、あるいは、モータの駆動レベルを変動させたい場合(ステップS1)、モータコントローラ11から制御信号が出力され(ステップS2)、クロスバー14において制御信号の調整を行い、全ての制御信号を統一化する(ステップS3)。なお、この際、クロスバー14においては制御信号をモータ制御データに変換する処理も併せて行われる。クロスバー14において調整され、変換されたモータ制御データは一方のバッファ部例えば第一バッファ部121に記憶される(ステップS4)なお、以下、手順説明においては第一のバッファ部を第一バッファ部121として説明する。   First, when the motor drive level fluctuates or when it is desired to fluctuate the motor drive level (step S1), a control signal is output from the motor controller 11 (step S2), and the crossbar 14 adjusts the control signal. To unify all control signals (step S3). At this time, the crossbar 14 also performs processing for converting the control signal into motor control data. The motor control data adjusted and converted in the crossbar 14 is stored in one buffer unit, for example, the first buffer unit 121 (step S4). In the following description of the procedure, the first buffer unit is referred to as the first buffer unit. This will be described as 121.

切替部13はステップS4の処理が行われる時間を計測し、ステップS4の処理開始から一定時間が経過したとき、切替部13はシリアルバス110の使用帯域と第一バッファ部121のデータ記憶状況を確認する。そしてその結果、一方のバッファ部例えば第一バッファ部121に未出力のデータが記憶されており、かつ、シリアルバス110の使用量が帯域以内であれば(ステップS5の“Yes”)、切替部13は、モータ制御データを記憶させるバッファ部を一方のバッファ部例えば第一バッファ部121から他方のバッファ部例えば第二バッファ部122に切り替える(ステップS6)。なお、以下、手順説明においては他方のバッファ部を第二バッファ部122として説明する。   The switching unit 13 measures the time during which the process of step S4 is performed, and when a predetermined time has elapsed since the start of the process of step S4, the switching unit 13 determines the bandwidth used for the serial bus 110 and the data storage status of the first buffer unit 121. Check. As a result, if data not yet output is stored in one buffer unit, for example, the first buffer unit 121, and the usage amount of the serial bus 110 is within the band (“Yes” in step S5), the switching unit 13 switches the buffer unit for storing the motor control data from one buffer unit such as the first buffer unit 121 to the other buffer unit such as the second buffer unit 122 (step S6). In the following description of the procedure, the other buffer unit is described as the second buffer unit 122.

ステップS6の処理の後は、第二バッファ部122にモータ制御データを記憶させると共に第一バッファ部121からモータ制御データが出力される(ステップS7)。第一バッファ部121から出力されたモータ制御データは、P−S変換部15においてシリアルデータに変換されて、シリアルバス110のデータ線112にシリアル出力される(ステップS8)。シリアル出力されたモータ制御データは、モータドライブ回路102のシフトレジスタ103において制御信号に再変換されてモータ101に供給されて、これによりモータ101の駆動が制御される。   After the process in step S6, the motor control data is stored in the second buffer unit 122 and the motor control data is output from the first buffer unit 121 (step S7). The motor control data output from the first buffer unit 121 is converted into serial data by the PS conversion unit 15 and serially output to the data line 112 of the serial bus 110 (step S8). The serially output motor control data is reconverted into a control signal in the shift register 103 of the motor drive circuit 102 and supplied to the motor 101, thereby controlling the driving of the motor 101.

ステップS8は、第一バッファ部121にモータ制御データが存在する間継続する(ステップS9の“Yes”)。   Step S8 continues while motor control data exists in the first buffer unit 121 (“Yes” in step S9).

一方、ステップS5において、第一バッファ部121に未出力のモータ制御データが記憶されており、かつ、シリアルバス110の使用量が帯域を超えている場合(ステップS5の“No”)、切替部13によるバッファ部の切り替え(ステップS6)は行われず、クロスバー14において調整、変換されたモータ制御データは、継続して第一バッファ部121に記憶される。そして、第一バッファ部121に記憶された未出力のモータ制御データは、次回のステップS1〜S4の処理において新たに第一バッファ部121に記憶されたモータ制御データとマージされて(ステップS10)、次回のバッファ切り替え(ステップS6)の後、マージされたモータ制御データがシリアルデータとしてシリアルバス110に出力される(ステップS7〜S9)。   On the other hand, in step S5, when non-output motor control data is stored in the first buffer unit 121 and the usage amount of the serial bus 110 exceeds the band (“No” in step S5), the switching unit. The switching of the buffer unit 13 (step S6) is not performed, and the motor control data adjusted and converted in the crossbar 14 is continuously stored in the first buffer unit 121. Then, the non-output motor control data stored in the first buffer unit 121 is merged with the motor control data newly stored in the first buffer unit 121 in the next processing of steps S1 to S4 (step S10). After the next buffer switching (step S6), the merged motor control data is output as serial data to the serial bus 110 (steps S7 to S9).

ステップS9において未出力のモータ制御データがなくなるか(ステップS9の“No”)、ステップS5〜S10の後、処理手順は終了する。   Whether there is no unoutput motor control data in step S9 (“No” in step S9), or the processing procedure ends after steps S5 to S10.

以上、この実施の形態1においては、モータコントローラ11とモータ101との経路に配設された第一バッファ部121及び第二バッファ部122と、第一バッファ部121及び第二バッファ部122のうち、制御信号(モータ制御データ)を記憶させるバッファを切り替える切替部13とを備え、切替部13は、任意のタイミングにおいて、第一バッファ部121及び第二バッファ部122のうち、制御信号を記憶させるものを切り替えて、第一バッファ部121及び第二バッファ部122のうちの一方にモータコントローラ11から出力された制御信号を記憶させると共に、他方に記憶された制御信号の出力を行わせることにより、モータコントローラ11から出力された制御信号を一時的に第一バッファ部121や第二バッファ部122に記憶させて、シリアルバス110に大量の制御信号が一度に流入する事態を抑止することができる。また、第一バッファ部121と第二バッファ部122とを切り替えて、制御信号の、第一バッファ部121及び第二バッファ部122のうち一方への記憶と他方からの出力とを、同時に連続して行うことができる。そのため、短時間のうちにシリアルバス110に大量の信号が一度に流れ込み、シリアルバス110において信号の損失等が生ずる事態を抑止できる。   As described above, in the first embodiment, among the first buffer unit 121 and the second buffer unit 122, and the first buffer unit 121 and the second buffer unit 122 disposed in the path between the motor controller 11 and the motor 101. And a switching unit 13 that switches a buffer that stores a control signal (motor control data), and the switching unit 13 stores a control signal among the first buffer unit 121 and the second buffer unit 122 at an arbitrary timing. By switching the one, the control signal output from the motor controller 11 is stored in one of the first buffer unit 121 and the second buffer unit 122, and the control signal stored in the other is output. The control signal output from the motor controller 11 is temporarily sent to the first buffer unit 121 or the second buffer unit 1. 2 to be stored, it is a large amount of control signals to the serial bus 110 to suppress a situation that flows at a time. In addition, the first buffer unit 121 and the second buffer unit 122 are switched, and the storage of the control signal in one of the first buffer unit 121 and the second buffer unit 122 and the output from the other are continuously performed simultaneously. Can be done. Therefore, it is possible to suppress a situation in which a large amount of signals flow into the serial bus 110 at a time within a short time and signal loss or the like occurs in the serial bus 110.

これにより、制御信号の量の多少に関わらず、シリアルバス110に接続された複数のモータ101を正確に駆動させることのできるモータ制御装置1Aを提供することができる。   Accordingly, it is possible to provide the motor control device 1A that can accurately drive the plurality of motors 101 connected to the serial bus 110 regardless of the amount of the control signal.

この実施の形態1においては、切替部13は、設定された任意の時間帯ごとに、第一バッファ部121及び第二バッファ部122のうち、制御信号を記憶させるものを切り替えることにより、第一バッファ部121及び第二バッファ部122のうち、制御信号を記憶させるものの切り替えを一定周期で行うことができ、第一バッファ部121及び第二バッファ部122の切り替えを簡易かつ容易に行うことができる。   In the first embodiment, the switching unit 13 switches the first buffer unit 121 and the second buffer unit 122 that store the control signal for each set arbitrary time zone, thereby switching the first buffer unit 13 and the second buffer unit 122. Of the buffer unit 121 and the second buffer unit 122, the one that stores the control signal can be switched at a constant period, and the switching of the first buffer unit 121 and the second buffer unit 122 can be performed easily and easily. .

この実施の形態1においては、バッファ12は第一バッファ部121と第二バッファ部122とを有するダブルバッファであることにより、バッファの数を最小限としてメモリ等の資源消費量を少なくしながら、第一バッファ部121と第二バッファ部122とを順次用いて、制御信号のバッファ12への蓄積とバッファ12からの出力とを、同時に連続して行うことができる。   In the first embodiment, the buffer 12 is a double buffer having the first buffer unit 121 and the second buffer unit 122, thereby minimizing the number of buffers and reducing the consumption of resources such as memory. Using the first buffer unit 121 and the second buffer unit 122 in sequence, accumulation of control signals in the buffer 12 and output from the buffer 12 can be performed simultaneously and continuously.

この実施の形態1においては、クロスバー14を備えたことにより、それぞれのモータコントローラ11の出力する制御信号の規格を統一化する等の調整を行い、複数のモータコントローラ11から出力された制御信号を共通のシリアルバス110で送信する際においても、それぞれの制御信号により所望のモータ101に対して所望の制御を行うことができる。   In the first embodiment, since the crossbar 14 is provided, adjustments such as unifying the standard of control signals output from the respective motor controllers 11 are performed, and the control signals output from the plurality of motor controllers 11 are controlled. Can be transmitted to the desired motor 101 using the respective control signals.

[発明の実施の形態2]
図4に、この発明の実施の形態2を示す。
[Embodiment 2 of the Invention]
FIG. 4 shows a second embodiment of the present invention.

この実施の形態2においては、モータ制御装置1Bのバッファ12が、m個(m>2)の第一バッファ部121、第二バッファ部122、・・・「バッファ手段」としての第mバッファ部12m、によって構成されたリングバッファである点が実施の形態1と相違し、それ以外の構成は発明の実施の形態1と同じである。   In the second embodiment, the number of buffers 12 of the motor control device 1B is m (m> 2) first buffer units 121, second buffer units 122,... M-th buffer unit as “buffer means”. The ring buffer configured by 12 m is different from that of the first embodiment, and the other configuration is the same as that of the first embodiment of the invention.

この実施の形態2においては、バッファ12に制御信号を記憶させる際、一定の時間帯ごとに、制御信号に基づいて生成されたモータ制御データを記憶させるバッファ部を、第一バッファ部121、第二バッファ部122・・・第mバッファ部12m、と切り替える。第mバッファ部12mにモータ制御データを記憶させる時間が一定時間経過した際には、再び第一バッファ部121にモータ制御データを記憶させ、以下、第二バッファ部122、・・・と、モータ制御データを記憶させるバッファ部を循環して用いる。   In the second embodiment, when the control signal is stored in the buffer 12, the buffer unit that stores the motor control data generated based on the control signal for each fixed time period is the first buffer unit 121, The second buffer unit 122 is switched to the m-th buffer unit 12m. When the time for storing the motor control data in the m-th buffer unit 12m elapses for a certain time, the motor control data is stored again in the first buffer unit 121. Hereinafter, the second buffer unit 122,. A buffer unit for storing control data is used in a circulating manner.

以上、この実施の形態2においては、第一バッファ部121、第二バッファ部122・・・第mバッファ部12m、はリングバッファであることにより、複数のバッファを順次用い、制御信号(モータ制御データ)の蓄積や出力を高速に行うことができる。   As described above, in the second embodiment, the first buffer unit 121, the second buffer unit 122... The m-th buffer unit 12m are ring buffers, so that a plurality of buffers are sequentially used to control signals (motor control). Data) can be stored and output at high speed.

なお、上記各実施の形態においては、切替部13は、設定された任意の時間帯ごとにモータ制御データを記憶させるバッファ例えば第一バッファ部121を他のバッファ例えば第二バッファ部122に切り替える構成としたが、これに限らず、切り替えの可能なタイミングであればどのようなタイミングであってもよい。例えば、切替部13は、第一バッファ部121や第二バッファ部122の空き容量や記録されたモータ制御データ(又はモータ制御データとそれ以外のデータ)の量を検出する機能を有し、図3のステップS8に示す手順に替えて、任意の一のバッファ部例えば第一バッファ部121において、任意の量、例えば容量一杯までモータ制御データ(又はモータ制御データとそれ以外のデータ)が記憶されたことを検出したときに、モータ制御データを記憶させるバッファ部を、一のバッファ部から他のバッファ部へ、例えば第一バッファ部121から第二バッファ部122へ、と切り替える構成であってもよい。このような構成とすることで、モータ制御データを記憶させるバッファ部の切り替え、例えば第一バッファ部121から第二バッファ部122への切り替えを、第一バッファ部121や第二バッファ部122の容量や、第一バッファ部121や第二バッファ部122に記憶されたモータ制御データの量に依存して行うことができる。従って、第一バッファ部121や第二バッファ部122の切り替えの回数を必要最小限とすることができる。   In each of the above-described embodiments, the switching unit 13 is configured to switch a buffer, for example, the first buffer unit 121 that stores motor control data for each set arbitrary time zone, to another buffer, for example, the second buffer unit 122. However, the present invention is not limited to this, and any timing may be used as long as switching is possible. For example, the switching unit 13 has a function of detecting the free capacity of the first buffer unit 121 and the second buffer unit 122 and the amount of recorded motor control data (or motor control data and other data). 3, the motor control data (or motor control data and other data) is stored in an arbitrary amount of buffer, for example, the first buffer unit 121 up to an arbitrary amount, for example, the capacity. Even when it is detected, the buffer unit for storing the motor control data is switched from one buffer unit to another buffer unit, for example, from the first buffer unit 121 to the second buffer unit 122. Good. With such a configuration, switching of the buffer unit for storing the motor control data, for example, switching from the first buffer unit 121 to the second buffer unit 122, the capacity of the first buffer unit 121 or the second buffer unit 122 is performed. Alternatively, it can be performed depending on the amount of motor control data stored in the first buffer unit 121 or the second buffer unit 122. Therefore, the number of times of switching between the first buffer unit 121 and the second buffer unit 122 can be minimized.

また、上記各実施の形態においては、モータ制御データを記憶させるのは常に一つのバッファ部例えば第一バッファ部121のみである構成としたが、これに限定されず、複数のバッファ部例えば第一バッファ部121及び第二バッファ部122が同時にモータ制御データを記憶させる構成としてもよい。ただしこの場合、バッファ部が3つ以上設けられているか、それぞれのバッファ部においてモータ制御データの記憶と出力とを同時に行える構成となっていることが望ましい。   In each of the above embodiments, the motor control data is always stored in only one buffer unit, for example, the first buffer unit 121. However, the present invention is not limited to this. The buffer unit 121 and the second buffer unit 122 may store the motor control data at the same time. However, in this case, it is desirable that three or more buffer units are provided, or that each buffer unit can store and output motor control data simultaneously.

また、上記各実施の形態においては、シリアルバス110を伝送されるシリアルデータとしてのモータ制御データは、シリアルバス110に接続された全てのモータ101,101,・・・101に供給されうるが、このモータ制御データを、事実上特定のモータ例えばモータ101のみに供給されたものと同様にするための構成を設けることもできる。例えば、クロスバー14における制御信号の調整において、任意のモータコントローラ例えばモータコントローラ11から出力された制御信号を、シリアルバス110を介して供給されたそれぞれのモータ101,101,・・・,101のうち、任意のモータ例えばモータ101のみを駆動させるように設定をしたのちに、シリアルバス110に出力する構成することもできる。 In the above embodiments, motor control data as serial data transmitted through the serial bus 110 is supplied to all the motors 101 1 , 101 2 ,... 101 n connected to the serial bus 110. sell, but the motor control data, may be provided a configuration for the same as those supplied only virtually certain motor, for example the motor 101 1. For example, in the adjustment of the control signals in the cross bar 14, a control signal output from any of the motor controller for example, a motor controller 11 1, each of the motors 101 1, which is supplied via the serial bus 110, 101 2, ... , 101 out of n, the After setting to drive any motor, for example only the motor 101 1 may be configured to output to the serial bus 110.

なお、上記各実施の形態は本発明の例示であり、本発明が上記各実施の形態のみに限定されることを意味するものではないことは、いうまでもない。   Note that each of the above-described embodiments is an exemplification of the present invention, and it is needless to say that the present invention is not limited to the above-described embodiments.

1A,1B・・・モータ制御装置
11,11,11,・・・11・・・モータコントローラ(モータ制御部)
12・・・バッファ
13・・・切替部(切替手段)
14・・・クロスバー(信号調整手段)
101,101,101,・・・101・・・モータ
110・・・シリアルバス
121・・・第一バッファ部(バッファ手段)
122・・・第二バッファ部(バッファ手段)
12m・・・第mバッファ部(バッファ手段)
1A, 1B ... Motor control device 11, 11 1 , 11 2 , ... 11 n ... Motor controller (motor controller)
12 ... Buffer 13 ... Switching unit (switching means)
14: Crossbar (signal adjustment means)
101, 101 1 , 101 2 ,... 101 n ... Motor 110... Serial bus 121.
122 ... Second buffer section (buffer means)
12m ... mth buffer section (buffer means)

かかる課題を達成するために、請求項1に記載の発明は、シリアルバスに接続された複数のモータの駆動状態を制御するモータ制御装置であって、前記モータの駆動状態を制御するための制御信号を出力する複数のモータ制御手段と、前記モータ制御手段と前記モータとの経路に配設された複数のバッファと、複数の前記バッファのうち、前記制御信号を記憶させる前記バッファを切り替える切替手段とを備え、前記切替手段は、任意のタイミングにおいて、前記バッファにおける前記制御信号の記憶状態と前記シリアルバスの使用帯域とを確認し、該確認の結果、前記バッファに前記制御信号が記憶されると共に前記シリアルバスの使用帯域が所定の帯域以内である場合には、前記制御信号を記憶させる前記バッファを切り替えて、前記制御信号が記憶されていない少なくとも一の前記バッファに前記モータ制御手段から出力された前記制御信号を記憶させると共に、前記少なくとも一の前記バッファ以外の前記制御信号が記憶された前記バッファから記憶された前記制御信号出力させることを特徴とする。
請求項2に記載の発明は、シリアルバスに接続された複数のモータの駆動状態を制御するモータ制御装置であって、前記モータの駆動状態を制御するための制御信号を出力する複数のモータ制御手段と、前記モータ制御手段と前記モータとの経路に配設された複数のバッファと、複数の前記バッファのうち、前記制御信号を記憶させる前記バッファを切り替える切替手段と、前記モータ制御手段と前記バッファとの間に、それぞれの前記モータ制御手段から出力された信号の相違を調整して統一化する信号調整手段とを備え、前記切替手段は、任意のタイミングにおいて前記制御信号を記憶させる前記バッファを切り替えて、少なくとも一の前記バッファに前記モータ制御手段から出力された前記制御信号を記憶させると共に、前記少なくとも一の前記バッファ以外の前記バッファから記憶された前記制御信号を出力させることを特徴とする。
In order to achieve such an object, the invention described in claim 1 is a motor control device for controlling the driving states of a plurality of motors connected to a serial bus, and the control for controlling the driving states of the motors. A plurality of motor control means for outputting a signal; a plurality of buffers arranged in a path between the motor control means and the motor; and a switching means for switching the buffer for storing the control signal among the plurality of buffers. The switching means confirms the storage state of the control signal in the buffer and the use band of the serial bus at an arbitrary timing, and the control signal is stored in the buffer as a result of the confirmation. wherein, when the bandwidth use of a serial bus is within a predetermined band, switch the buffer for storing the control signal in conjunction with, the system Signal with stores the control signal outputted from the motor control means on at least one of the buffer is not stored, the control signals other than said at least one said buffer is stored from the buffer stored the to output a control signal, characterized in Rukoto.
The invention according to claim 2 is a motor control device that controls the driving state of a plurality of motors connected to a serial bus, and a plurality of motor controls that output a control signal for controlling the driving state of the motor. Means, a plurality of buffers disposed in a path between the motor control means and the motor, a switching means for switching the buffer for storing the control signal among the plurality of buffers, the motor control means, and the A signal adjusting unit that adjusts and unifies the difference between signals output from the respective motor control units, and the switching unit stores the control signal at an arbitrary timing. And the control signal output from the motor control means is stored in at least one of the buffers, and at least the Characterized in that to output the control signal stored from the buffer other than the one of the buffer.

請求項に記載の発明は、請求項1又は2に記載の構成に加え、前記切替手段は、設定された任意の時間帯ごとに前記制御信号を記憶させる前記バッファを切り替えることを特徴とする。 According to a third aspect of the present invention, in addition to the configuration according to the first or second aspect , the switching unit switches the buffer for storing the control signal for each set arbitrary time zone. .

請求項に記載の発明は、請求項1又は2に記載の構成に加え、前記切替手段は、前記少なくとも一の前記バッファに対し、任意の量まで前記制御信号が記憶された際に前記制御信号を記憶させる前記バッファを切り替えることを特徴とする。 According to a fourth aspect of the present invention, in addition to the configuration according to the first or second aspect , the switching means controls the control when the control signal is stored up to an arbitrary amount for the at least one buffer. The buffer for storing a signal is switched.

請求項に記載の発明は、請求項1乃至の何れか一つに記載の構成に加え、前記バッファはダブルバッファであることを特徴とする。 According to a fifth aspect of the present invention, in addition to the structure according to any one of the first to fourth aspects, the buffer is a double buffer.

請求項に記載の発明は、請求項1乃至の何れか一つに記載の構成に加え、前記バッファはリングバッファであることを特徴とする。 According to a sixth aspect of the present invention, in addition to the structure according to any one of the first to fourth aspects, the buffer is a ring buffer.

請求項7に記載の発明は、モータの駆動状態を制御するための制御信号を出力する複数のモータ制御手段と、前記モータ制御手段と前記モータとの経路に配設された複数のバッファと、複数の前記バッファのうち、前記制御信号を記憶させる前記バッファを切り替える切替手段とを備えたモータ制御装置において、シリアルバスに接続された複数の前記モータの駆動状態を制御するモータ制御方法であって、前記切替手段においては、任意のタイミングにおいて、前記バッファにおける前記制御信号の記憶状態と前記シリアルバスの使用帯域とを確認し、該確認の結果、前記バッファに前記制御信号が記憶されると共に前記シリアルバスの使用帯域が所定の帯域以内である場合には、前記制御信号を記憶させる前記バッファを切り替えて、前記制御信号が記憶されていない少なくとも一の前記バッファに前記モータ制御手段から出力された前記制御信号を記憶させると共に、前記少なくとも一の前記バッファ以外の前記制御信号が記憶された前記バッファから記憶された前記制御信号の出力を行わせることを特徴とする。 The invention according to claim 7 is a plurality of motor control means for outputting a control signal for controlling the driving state of the motor, a plurality of buffers disposed in a path between the motor control means and the motor, A motor control apparatus comprising: a switching unit that switches the buffer that stores the control signal among the plurality of buffers; and a motor control method that controls a driving state of the plurality of motors connected to a serial bus. In the switching means , at any timing, the storage state of the control signal in the buffer and the use band of the serial bus are confirmed, and as a result of the confirmation, the control signal is stored in the buffer and the control signal is stored in the buffer. If the bandwidth use of a serial bus is within the predetermined band, switch the buffer for storing the control signals, before Together with the control signal and stores the control signal outputted from the motor control means on at least one of the buffer is not stored, the control signals other than said at least one said buffer is stored from the buffer stored The control signal is output.

請求項1、及び請求項7に記載の発明によれば、モータ制御手段とモータとの経路に配設された複数のバッファ手段と、複数のバッファ手段のうち、制御信号を記憶させるバッファ手段を切り替える切替手段とを備え、切替手段は、任意のタイミングにおいて制御信号を記憶させるバッファ手段を切り替えて、少なくとも一のバッファ手段にモータ制御手段から出力された制御信号を記憶させると共に、少なくとも一のバッファ手段以外のバッファ手段に記憶された制御信号の出力を行わせることにより、モータ制御手段から出力された制御信号を一時的にバッファ手段に蓄積して、シリアルバスに大量の制御信号が一度に流入する事態を抑止することができる。また、複数のバッファ手段を切り替えて、制御信号のバッファ手段への記憶とバッファ手段からの出力とを、同時に連続して行うことができる。そのため、短時間のうちにシリアルバスに大量の信号が一度に流れ込み、シリアルバスにおいて制御信号の損失等が生ずる事態を抑止できる。これにより、狭小な敷地に容易に配設できて、モータコントローラから短時間のうちに送信された多量の制御信号が通信機器の帯域を超えることを抑止できるモータ制御装置を提供することができる。
請求項2に記載の発明によれば、信号調節手段を備えたことにより、それぞれのモータ制御手段の出力する制御信号の規格を統一化する等の調整を行い、複数のモータ制御手段から出力された制御信号を共通のシリアルバスで送信する際においても、それぞれの制御信号により所望のモータに対して所望の制御を行うことができる。
According to the first and seventh aspects of the present invention, a plurality of buffer means disposed in a path between the motor control means and the motor, and a buffer means for storing a control signal among the plurality of buffer means. Switching means for switching, the switching means switches the buffer means for storing the control signal at an arbitrary timing, causes the at least one buffer means to store the control signal output from the motor control means, and at least one buffer. By outputting the control signal stored in the buffer means other than the means, the control signal output from the motor control means is temporarily accumulated in the buffer means, and a large amount of control signals flow into the serial bus at once. Can be prevented. Further, by switching a plurality of buffer means, it is possible to continuously store the control signal in the buffer means and output from the buffer means simultaneously. Therefore, it is possible to suppress a situation in which a large amount of signals flow into the serial bus at a time within a short period of time and control signals are lost in the serial bus. Accordingly, it is possible to provide a motor control device that can be easily disposed on a small site and can prevent a large amount of control signals transmitted from the motor controller in a short time from exceeding the bandwidth of the communication device.
According to the second aspect of the invention, since the signal adjusting means is provided, adjustments such as unifying the standard of the control signal output from each motor control means are performed, and the signals are output from the plurality of motor control means. Even when the control signals are transmitted through the common serial bus, the desired motor can be controlled by the respective control signals.

請求項に記載の発明によれば、切替手段は、設定された任意の時間帯ごとに制御信号を記憶させるバッファ手段を切り替えることにより、制御信号を記憶させるバッファ手段の切り替えを一定周期で行うことができ、バッファ手段の切り替えを簡易かつ容易に行うことができる。 According to the third aspect of the present invention, the switching means switches the buffer means for storing the control signal at regular intervals by switching the buffer means for storing the control signal for each set arbitrary time zone. Therefore, the buffer means can be switched easily and easily.

請求項に記載の発明によれば、切替手段は、少なくとも一のバッファ手段に対し、任意の量まで制御信号が記憶された際に制御信号を記憶させるバッファ手段を切り替えることにより、制御信号を記憶させるバッファ手段の切り替えをバッファ手段の容量やバッファ手段に記憶された制御信号の量に依存して行うことができ、バッファ手段の切り替えの回数を必要最小限とすることができる。 According to the invention described in claim 4 , the switching means switches the control signal to the at least one buffer means by switching the buffer means for storing the control signal when the control signal is stored up to an arbitrary amount. The buffer means to be stored can be switched depending on the capacity of the buffer means and the amount of the control signal stored in the buffer means, and the number of times of switching the buffer means can be minimized.

請求項に記載の発明によれば、バッファ手段はダブルバッファであることにより、バッファ手段の数を最小限としてメモリ等の資源消費量を少なくしながら、複数のバッファ手段を順次用いて、制御信号のバッファ手段への蓄積とバッファ手段からの出力とを、同時に連続して行うことができる。 According to the fifth aspect of the present invention, since the buffer means is a double buffer, control is performed by sequentially using a plurality of buffer means while minimizing the number of buffer means and reducing the consumption of resources such as memory. The accumulation of the signal in the buffer means and the output from the buffer means can be performed simultaneously and continuously.

請求項に記載の発明によれば、バッファ手段はリングバッファであることにより、複数のバッファ手段を順次用い、信号の蓄積や出力を高速に行うことができる。 According to the sixth aspect of the present invention, since the buffer means is a ring buffer, a plurality of buffer means can be sequentially used to accumulate and output signals at high speed.

請求項7に記載の発明は、モータの駆動状態を制御するための制御信号を出力する複数のモータ制御手段と、前記モータ制御手段と前記モータとの経路に配設された複数のバッファと、複数の前記バッファのうち、前記制御信号を記憶させる前記バッファを切り替える切替手段とを備えたモータ制御装置において、シリアルバスに接続された複数の前記モータの駆動状態を制御するモータ制御方法であって、前記切替手段においては、任意のタイミングにおいて、前記バッファにおける前記制御信号の記憶状態と前記シリアルバスの使用帯域とを確認し、該確認の結果、前記バッファに前記制御信号が記憶されると共に前記シリアルバスの使用帯域が所定の帯域以内である場合には、前記制御信号を記憶させる前記バッファを切り替えて、前記制御信号が記憶されていない少なくとも一の前記バッファに前記モータ制御手段から出力された前記制御信号を記憶させると共に、前記少なくとも一の前記バッファ以外の前記制御信号が記憶された前記バッファから記憶された前記制御信号の出力を行わせることを特徴とする。 The invention according to claim 7 is a plurality of motor control means for outputting a control signal for controlling the driving state of the motor, a plurality of buffers disposed in a path between the motor control means and the motor, A motor control apparatus comprising: a switching unit that switches the buffer that stores the control signal among the plurality of buffers; and a motor control method that controls a driving state of the plurality of motors connected to a serial bus. In the switching means , at any timing, the storage state of the control signal in the buffer and the use band of the serial bus are confirmed, and as a result of the confirmation, the control signal is stored in the buffer and the control signal is stored in the buffer. If the bandwidth use of a serial bus is within the predetermined band, switch the buffer for storing the control signals, before Together with the control signal and stores the control signal outputted from the motor control means on at least one of the buffer is not stored, the control signals other than said at least one said buffer is stored from the buffer stored The control signal is output.

Claims (8)

シリアルバスに接続された複数のモータの駆動状態を制御するモータ制御装置であって、
前記モータの駆動状態を制御するための制御信号を出力する複数のモータ制御手段と、
前記モータ制御手段と前記モータとの経路に配設された複数のバッファと、
複数の前記バッファのうち、前記制御信号を記憶させる前記バッファを切り替える切替手段とを備え、
前記切替手段は、任意のタイミングにおいて前記制御信号を記憶させる前記バッファを切り替えて、少なくとも一の前記バッファに前記モータ制御手段から出力された前記制御信号を記憶させると共に、前記少なくとも一の前記バッファ以外の前記バッファに記憶された前記制御信号の出力を行わせることを特徴とするモータ制御装置。
A motor control device for controlling the driving states of a plurality of motors connected to a serial bus,
A plurality of motor control means for outputting a control signal for controlling the driving state of the motor;
A plurality of buffers disposed in a path between the motor control means and the motor;
Switching means for switching the buffer for storing the control signal among the plurality of buffers,
The switching unit switches the buffer for storing the control signal at an arbitrary timing, stores the control signal output from the motor control unit in at least one buffer, and other than the at least one buffer. A motor control device that outputs the control signal stored in the buffer.
前記切替手段は、設定された任意の時間帯ごとに前記制御信号を記憶させる前記バッファを切り替えることを特徴とする請求項1に記載のモータ制御装置。   The motor control device according to claim 1, wherein the switching unit switches the buffer that stores the control signal for each set arbitrary time zone. 前記切替手段は、前記少なくとも一の前記バッファに対し、任意の量まで前記制御信号が記憶された際に前記制御信号を記憶させる前記バッファを切り替えることを特徴とする請求項1に記載のモータ制御装置。   2. The motor control according to claim 1, wherein the switching unit switches the buffer for storing the control signal when the control signal is stored up to an arbitrary amount with respect to the at least one buffer. apparatus. 前記バッファはダブルバッファであることを特徴とする請求項1乃至3の何れか一つに記載のモータ制御装置。   The motor control device according to claim 1, wherein the buffer is a double buffer. 前記バッファはリングバッファであることを特徴とする請求項1乃至4の何れか一つに記載のモータ制御装置。   The motor control device according to claim 1, wherein the buffer is a ring buffer. 前記モータ制御手段と前記バッファとの間に、それぞれの前記モータ制御手段から出力された信号の相違を調整して統一化する信号調整手段を備えたことを特徴とする請求項1乃至5の何れか一つに記載のモータ制御装置。   6. A signal adjusting means for adjusting and unifying differences in signals output from the respective motor control means between the motor control means and the buffer. The motor control apparatus as described in any one. モータの駆動状態を制御するための制御信号を出力する複数のモータ制御手段と、
前記モータ制御手段と前記モータとの経路に配設された複数のバッファと、
複数の前記バッファのうち、前記制御信号を記憶させる前記バッファを切り替える切替手段とを備えたモータ制御装置において、シリアルバスに接続された複数の前記モータの駆動状態を制御するモータ制御方法であって、
前記切替手段は、任意のタイミングにおいて前記制御信号を記憶させる前記バッファを切り替えて、少なくとも一の前記バッファに前記モータ制御手段から出力された前記制御信号を記憶させると共に、前記少なくとも一の前記バッファ以外の前記バッファに記憶された前記制御信号の出力を行わせることを特徴とするモータ制御方法。
A plurality of motor control means for outputting a control signal for controlling the driving state of the motor;
A plurality of buffers disposed in a path between the motor control means and the motor;
A motor control apparatus comprising: a switching unit that switches the buffer that stores the control signal among the plurality of buffers; and a motor control method that controls a driving state of the plurality of motors connected to a serial bus. ,
The switching unit switches the buffer for storing the control signal at an arbitrary timing, stores the control signal output from the motor control unit in at least one buffer, and other than the at least one buffer. A motor control method comprising causing the control signal stored in the buffer to be output.
請求項1乃至6の何れか一つに記載のモータ制御装置を備えたことを特徴とする遊技機。   A gaming machine comprising the motor control device according to any one of claims 1 to 6.
JP2013060505A 2013-03-22 2013-03-22 Motor control device, motor control method, and game machine Active JP5458364B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013060505A JP5458364B1 (en) 2013-03-22 2013-03-22 Motor control device, motor control method, and game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013060505A JP5458364B1 (en) 2013-03-22 2013-03-22 Motor control device, motor control method, and game machine

Publications (2)

Publication Number Publication Date
JP5458364B1 JP5458364B1 (en) 2014-04-02
JP2014187791A true JP2014187791A (en) 2014-10-02

Family

ID=50619268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013060505A Active JP5458364B1 (en) 2013-03-22 2013-03-22 Motor control device, motor control method, and game machine

Country Status (1)

Country Link
JP (1) JP5458364B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6149331B2 (en) * 2014-09-09 2017-06-21 株式会社オリンピア Game machine
JP6149330B2 (en) * 2014-09-09 2017-06-21 株式会社オリンピア Game machine

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11184808A (en) * 1997-12-25 1999-07-09 Aisin Seiki Co Ltd Serial communication method
JP2000324896A (en) * 1999-05-06 2000-11-24 Canon Inc Data transmission system and image forming apparatus
JP3700561B2 (en) * 2000-08-30 2005-09-28 松下電器産業株式会社 Buffer control device
JP2005168104A (en) * 2003-11-28 2005-06-23 Noritsu Koki Co Ltd Data transmission system
JP4491559B2 (en) * 2007-12-27 2010-06-30 株式会社アクセル Device controller
JP2013038606A (en) * 2011-08-08 2013-02-21 Canon Inc Communication system, transmission circuit, reception circuit, and image formation device

Also Published As

Publication number Publication date
JP5458364B1 (en) 2014-04-02

Similar Documents

Publication Publication Date Title
JP5458364B1 (en) Motor control device, motor control method, and game machine
JP2008145266A (en) Device tester
JP5402401B2 (en) Motion control system
US9654277B2 (en) Clock generation apparatus, server system and clock control method
KR101128961B1 (en) Semiconductor device
US8422324B2 (en) Method and apparatus for sending test mode signals
JP4600509B2 (en) Transmission / reception system and master device
US9753688B2 (en) Motor control system for control of a motor and a display device
JP6230757B2 (en) Communication device and power conversion device
JP2014017657A (en) Electronic control device
US7378831B1 (en) System and method for determining a delay time interval of components
US8631291B2 (en) Semiconductor device and test method with boundary scan
US9823302B2 (en) Semiconductor circuit and semiconductor system
KR100546214B1 (en) Data and Data Strobe Driver Strength Control Circuits for Semiconductor Devices
KR100881748B1 (en) Memory device for outputing data with high speed
US8154325B2 (en) Semiconductor integrated device and control method thereof
JP4768642B2 (en) Tri-state bus circuit
CN116781203B (en) Data transmission method and related equipment
JP2006099244A (en) Data signal acquisition device
JP2010011713A (en) Pulse output circuit
JP2007067801A (en) Switching control system and control unit applied thereto
JP5320310B2 (en) Semiconductor manufacturing inspection equipment and semiconductor equipment
US6922079B1 (en) Output driver apparatus and method thereof
US20180341608A1 (en) Communication device
WO2017090164A1 (en) Control device

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131224

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5458364

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250