JP2014183241A - Penetration type capacitor - Google Patents

Penetration type capacitor Download PDF

Info

Publication number
JP2014183241A
JP2014183241A JP2013057431A JP2013057431A JP2014183241A JP 2014183241 A JP2014183241 A JP 2014183241A JP 2013057431 A JP2013057431 A JP 2013057431A JP 2013057431 A JP2013057431 A JP 2013057431A JP 2014183241 A JP2014183241 A JP 2014183241A
Authority
JP
Japan
Prior art keywords
internal
electrodes
internal electrode
internal electrodes
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013057431A
Other languages
Japanese (ja)
Other versions
JP6111768B2 (en
Inventor
Tomoyoshi Sasaki
友嘉 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013057431A priority Critical patent/JP6111768B2/en
Publication of JP2014183241A publication Critical patent/JP2014183241A/en
Application granted granted Critical
Publication of JP6111768B2 publication Critical patent/JP6111768B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress in a practical level a direct current resistance in a signal path, in a penetration type capacitor provided with a first penetrating inner electrode for signals and a second penetrating inner electrode for an earth, even if the capacitor becomes with lower capacity and if the first inner electrode for signals and the second inner electrode for earth are used in an opposite way.SOLUTION: A first inner electrode 3 includes a first capacity formation inner electrode 3(A) to form an electrostatic capacitance facing to a second inner electrode 4; and a first DC resistance degradation inner electrode 3(B) which does not face to the second inner electrode 4. The second inner electrode 4 includes: a second capacity formation inner electrode 4(A) to form an electrostatic capacitance facing to the first inner electrode 3; and a second DC resistance degradation inner electrode 4(B) which does not face to the first inner electrode 3. The DC resistance degradation inner electrodes 3(B), 4(B) do not work for forming the electrostatic capacitance, but are provided only for degradation of DC resistance.

Description

この発明は、貫通型コンデンサに関するものであり、特に、複数の内部電極が積層された構造を有する貫通型コンデンサに関するものである。   The present invention relates to a feedthrough capacitor, and more particularly to a feedthrough capacitor having a structure in which a plurality of internal electrodes are laminated.

積層構造を有する貫通型コンデンサが、たとえば特開2000−58376号公報(特許文献1)に記載されている。特許文献1に記載される貫通型コンデンサは、一般的な構造を有するもので、互いに対向する第1および第2の主面、互いに対向する第1および第2の側面ならびに互いに対向する第1および第2の端面からなる外表面を有する、セラミック基体(誘電体素体)を備える。セラミック基体の内部には、各々複数の第1および第2の内部電極が積層方向において交互に配置されている。そして、第1の内部電極は、その両端が第1および第2の端面に導出され、第2の内部電極は、その両端が第1および第2の側面に導出されている。   A feedthrough capacitor having a multilayer structure is described in, for example, Japanese Patent Laid-Open No. 2000-58376 (Patent Document 1). The feedthrough capacitor described in Patent Document 1 has a general structure, and includes first and second main surfaces facing each other, first and second side surfaces facing each other, and first and second surfaces facing each other. A ceramic substrate (dielectric body) having an outer surface made of a second end surface is provided. Inside the ceramic substrate, a plurality of first and second internal electrodes are alternately arranged in the stacking direction. Both ends of the first internal electrode are led out to the first and second end faces, and both ends of the second internal electrode are led out to the first and second side faces.

このような貫通型コンデンサにおいて、低容量化を図ろうとすると、内部電極の枚数を減らすことになるが、このことは、直流抵抗の上昇を招く。直流抵抗の上昇は、貫通型コンデンサの発熱量の増加をもたらすため、これを抑制するためには、定格電流を下げざるを得ない。   In such a feedthrough capacitor, if it is attempted to reduce the capacity, the number of internal electrodes is reduced. This leads to an increase in DC resistance. An increase in the direct current resistance causes an increase in the amount of heat generated by the feedthrough capacitor. Therefore, in order to suppress this, the rated current must be reduced.

また、特開平9−565335号公報(特許文献2)にも、積層構造を有する貫通型コンデンサが記載されている。特許文献2に記載される貫通型コンデンサも、互いに対向する第1および第2の主面、互いに対向する第1および第2の側面ならびに互いに対向する第1および第2の端面からなる外表面を有する、積層体(誘電体素体)を備える。積層体の内部には、その両端が第1および第2の端面に引き出される信号用の貫通電極と、貫通電極の上側および下側において、その両端が第1および第2の側面に引き出されるアース電極とが配置される。   Japanese Patent Laid-Open No. 9-565335 (Patent Document 2) also describes a feedthrough capacitor having a multilayer structure. The feedthrough capacitor described in Patent Document 2 also has an outer surface including first and second main surfaces facing each other, first and second side surfaces facing each other, and first and second end surfaces facing each other. And a laminated body (dielectric body). The laminated body includes a signal through electrode whose both ends are drawn to the first and second end faces, and a ground which is drawn to the first and second side faces on the upper and lower sides of the through electrode. Electrodes.

特許文献2に記載の発明では、静電容量を大きくせずに電流容量を大きくするため、アース電極の間に少なくとも3個の信号用の貫通電極が重なり合うように積層される。したがって、特許文献2に記載の発明によれば、信号用の貫通電極の直流抵抗を低下させることができる。なお、特許文献2では、信号用の貫通電極の上側および下側にそれぞれ1個ずつアース電極が配置されている実施例が記載されている。   In the invention described in Patent Document 2, in order to increase the current capacity without increasing the capacitance, at least three signal through electrodes are laminated so as to overlap each other between the ground electrodes. Therefore, according to the invention described in Patent Document 2, it is possible to reduce the DC resistance of the signal through electrode. Patent Document 2 describes an example in which one earth electrode is disposed on each of the upper and lower sides of the signal through electrode.

他方、近年、電子機器の小型化・多機能化をより進めた結果、そこに用いられる種々のチップ状電子部品を実装するための回路基板等において、実装ランド設計が制限されてきている。その結果、本来の設計時には、端面にある外部電極を信号用、側面にある外部電極を接地用とすることが意図されていたチップ状電子部品であっても、逆に、端面にある外部電極を接地用、側面にある外部電極を信号用として用いる必要性が生じることがある。したがって、回路基板等に実装されるチップ状電子部品は、このようないわゆる「逆使い」を可能とする構造であることが望まれる。   On the other hand, in recent years, as a result of further downsizing and multi-functionalization of electronic devices, mounting land design has been limited in circuit boards and the like for mounting various chip-like electronic components used there. As a result, in the original design, even if the chip-like electronic component was intended to use the external electrode on the end face for signal and the external electrode on the side face for grounding, the external electrode on the end face May need to be used for grounding and the external electrode on the side for signal use. Therefore, it is desirable that the chip-shaped electronic component mounted on the circuit board or the like has a structure that enables such so-called “reverse use”.

しかし、このような「逆使い」を、特許文献2に記載の貫通型コンデンサに対して適用すると、本来、アース電極であったものが信号用電極として用いられることになるが、信号用電極となる本来のアース電極は、前述したように、本来の信号用電極の上下に1個ずつ、すなわち合計2個しか備えないため、信号経路において、直流抵抗が高くなってしまうという問題に遭遇し得る。   However, when such “reverse use” is applied to the feedthrough capacitor described in Patent Document 2, what was originally a ground electrode is used as a signal electrode. As described above, since the original earth electrode has only one above and below the original signal electrode, that is, only two in total, it can encounter a problem that the DC resistance becomes high in the signal path. .

特開2000−58376号公報JP 2000-58376 A 特開平9−565335号公報Japanese Patent Laid-Open No. 9-565335

そこで、この発明の目的は、上記のような問題を解決し得る、すなわち、低容量化が図られても、また、「逆使い」をしても、信号経路での直流抵抗の上昇を抑制することができる、貫通型コンデンサを提供しようとすることである。   Therefore, the object of the present invention is to solve the above-mentioned problem, that is, even if the capacity is reduced and “reverse use” is performed, the increase in DC resistance in the signal path is suppressed. It is to provide a feedthrough capacitor that can.

なお、「逆使い」をしても、直流抵抗の上昇を抑制するということは、本来の実装方向の場合と「逆使い」の場合とで、同じ直流抵抗となることを必ずしも意味するものではない。すなわち、「逆使い」しても、信号経路での直流抵抗が実用可能な程度に抑えられるということである。   It should be noted that, even if “reverse use” is used, suppressing the increase in DC resistance does not necessarily mean that the same DC resistance is obtained in the original mounting direction and in the “reverse use” case. Absent. That is, even if “reverse use” is performed, the DC resistance in the signal path can be suppressed to a practical level.

この発明は、互いに対向する第1および第2の主面、互いに対向する第1および第2の側面ならびに互いに対向する第1および第2の端面からなる外表面を有する、誘電体素体と、誘電体素体の外表面上に、互いに分離して形成された、第1ないし第4の外部電極と、誘電体素体の内部に配置され、主要部と第1および第2の外部電極にそれぞれ電気的に接続されるように外表面にまで引き出された第1および第2の引出し部とを有する、複数の第1の内部電極と、誘電体素体の内部に配置され、主要部と第3および第4の外部電極にそれぞれ電気的に接続されるように外表面にまで引き出された第3および第4の引出し部とを有する、複数の第2の内部電極と、を備える、貫通型コンデンサに向けられるものであって、上述した技術的課題を解決するため、以下のような構成を備えることを特徴としている。   The present invention includes a dielectric element body having first and second main surfaces facing each other, first and second side surfaces facing each other and first and second end surfaces facing each other, and First to fourth external electrodes formed separately from each other on the outer surface of the dielectric body, and disposed inside the dielectric body, the main portion and the first and second external electrodes A plurality of first internal electrodes each having first and second lead portions drawn to the outer surface so as to be electrically connected to each other; a main portion disposed inside the dielectric body; and A plurality of second internal electrodes having third and fourth lead portions drawn to the outer surface so as to be electrically connected to the third and fourth external electrodes, respectively. The technical problem mentioned above To solve, it is characterized in that it comprises the following arrangement.

この発明の第1の局面では、第1の内部電極は、第2の内部電極と対向して静電容量を形成する第1の容量形成用内部電極と、第2の内部電極と対向しない第1の直流抵抗低減用内部電極とを有し、第2の内部電極は、第1の内部電極と対向して静電容量を形成する第2の容量形成用内部電極と、第1の内部電極と対向しない第2の直流抵抗低減用内部電極とを有することを特徴としている。   In the first aspect of the present invention, the first internal electrode includes a first capacitance forming internal electrode that forms a capacitance opposite to the second internal electrode, and a first internal electrode that does not oppose the second internal electrode. The first internal electrode for reducing DC resistance, the second internal electrode being opposite to the first internal electrode and forming a capacitance, and the first internal electrode for forming capacitance. And a second direct current resistance reducing internal electrode that is not opposed to the first electrode.

上述の第1および第2の直流抵抗低減用内部電極は、静電容量の形成に寄与せず、専ら直流抵抗の低減のために設けられる。   The first and second DC resistance reducing internal electrodes described above do not contribute to the formation of the capacitance, but are provided exclusively for reducing the DC resistance.

この発明の第2の局面では、誘電体素体には、第1の内部電極と第2の内部電極とが対向して静電容量を形成している、容量形成部と、第1の内部電極が連続して積層され、連続して積層された第1の内部電極のうちの少なくとも1つは第2の内部電極と対向しない状態にある、第1の連続積層部と、第2の内部電極が連続して積層され、連続して積層された第2の内部電極のうちの少なくとも1つは第1の内部電極と対向しない状態にある、第2の連続積層部と、が形成されていることを特徴としている。   In the second aspect of the present invention, the dielectric element body includes a capacitance forming portion in which the first internal electrode and the second internal electrode face each other to form a capacitance, and the first internal electrode A first continuous stacked portion in which the electrodes are continuously stacked and at least one of the continuously stacked first internal electrodes is not opposed to the second internal electrode; An electrode is continuously stacked, and at least one of the continuously stacked second internal electrodes is not opposed to the first internal electrode, and a second continuous stacked portion is formed. It is characterized by being.

第2の局面は、第1の局面とは別の観点からこの発明を規定するものである。第2の局面において、内部電極は、容量形成部と第1または第2の連続積層部との双方に含まれるものもある。   The second aspect defines the present invention from a viewpoint different from the first aspect. In the second aspect, some internal electrodes are included in both the capacitance forming portion and the first or second continuous laminated portion.

この発明において、複数の第1の内部電極が与える直流抵抗と複数の第2の内部電極が与える直流抵抗とは互いに異なっていても、互いにほぼ同じであってもよい。   In the present invention, the DC resistance provided by the plurality of first internal electrodes and the DC resistance provided by the plurality of second internal electrodes may be different from each other or may be substantially the same.

前者の場合、「逆使い」時には、信号経路での直流抵抗が、本来の実装方向の場合とは異なることになるが、「逆使い」時の直流抵抗についても、実用可能な程度に抑えられれば問題とはならない。   In the former case, the DC resistance in the signal path during “reverse use” is different from that in the original mounting direction, but the DC resistance during “reverse use” can also be suppressed to a practical level. If it does not matter.

後者の場合、信号経路での直流抵抗が「逆使い」によって変わりにくいので、実装ランド設計の自由度が上がる。なお、実際には、多くの場合、第1の内部電極と第2の内部電極とは形状が互いに異なるので、直流抵抗に差が出ることが通常であり、工業的製造において、直流抵抗の差を完全に零にすることはむしろ不可能であるといえる。そのため、後者の場合、前述したように、複数の第1の内部電極が与える直流抵抗と複数の第2の内部電極が与える直流抵抗とについて、互いに「ほぼ」同じであるという表現を用いた。   In the latter case, since the direct current resistance in the signal path is not easily changed by “reverse use”, the degree of freedom in designing the mounting land is increased. Actually, in many cases, the first internal electrode and the second internal electrode are different in shape from each other, so that it is normal that there is a difference in DC resistance. It can be said that it is rather impossible to completely eliminate. Therefore, in the latter case, as described above, the expression that the DC resistance provided by the plurality of first internal electrodes and the DC resistance provided by the plurality of second internal electrodes are “almost” the same is used.

複数の第1の内部電極が与える直流抵抗と複数の第2の内部電極が与える直流抵抗との差を小さくし、好ましくは、上述の後者の場合のように、複数の第1の内部電極が与える直流抵抗と複数の第2の内部電極が与える直流抵抗とを互いにほぼ同じとするため、以下のような好ましい実施態様が採用される。   The difference between the direct current resistance provided by the plurality of first internal electrodes and the direct current resistance provided by the plurality of second internal electrodes is reduced. Preferably, as in the latter case described above, the plurality of first internal electrodes In order to make the direct-current resistance provided and the direct-current resistance provided by the plurality of second internal electrodes substantially the same, the following preferred embodiment is adopted.

第1の好ましい実施態様では、第1および第2の内部電極のうちのいずれか一方は、いずれか他方に比べて、引出し部の幅が狭いが、厚みが厚い。引出し部の幅が狭い分、直流抵抗が高くなるが、厚みを厚くすることで抵抗を低くすることができるため、第1および第2の内部電極の各々の直流抵抗を互いに近づけることができる。   In the first preferred embodiment, one of the first and second internal electrodes has a narrower extraction portion width than the other, but is thicker. Since the width of the lead-out portion is narrow, the direct current resistance increases. However, since the resistance can be lowered by increasing the thickness, the direct current resistances of the first and second internal electrodes can be made closer to each other.

第2の好ましい実施態様では、第1および第2の内部電極のうちのいずれか一方は、いずれか他方に比べて、一方の引出し部の外表面上での位置から他方の引出し部の外表面上での位置までの内部電極上での最短距離が長いが、引出し部の幅が広い。距離が長い分、直流抵抗が高くなるが、引出し部の幅を広くすることで抵抗をより低くすることができるため、第1および第2の内部電極の各々の直流抵抗を互いに近づけることができる。   In a second preferred embodiment, any one of the first and second internal electrodes is compared with either one from the position on the outer surface of one of the lead portions, and the outer surface of the other lead portion. Although the shortest distance on the internal electrode to the upper position is long, the width of the lead portion is wide. The longer the distance, the higher the DC resistance. However, since the resistance can be lowered by increasing the width of the lead portion, the DC resistance of each of the first and second internal electrodes can be made closer to each other. .

第3の好ましい実施態様では、第1および第2の内部電極のうちのいずれか一方は、いずれか他方に比べて、引出し部の幅が狭いが、積層枚数が多い。引出し部の幅が狭い分、直流抵抗が高くなるが、積層枚数を多くすることで抵抗をより低くすることができるため、第1および第2の内部電極の各々の直流抵抗を互いに近づけることができる。   In the third preferred embodiment, any one of the first and second internal electrodes has a narrower lead-out portion than the other, but has a larger number of stacked layers. Since the width of the lead-out portion is narrow, the direct current resistance is increased. However, since the resistance can be lowered by increasing the number of stacked layers, the direct current resistances of the first and second internal electrodes can be made closer to each other. it can.

第4の好ましい実施態様では、第1および第2の内部電極のうちのいずれか一方は、いずれか他方に比べて、一方の引出し部の外表面上での位置から他方の引出し部の外表面上での位置までの内部電極上での最短距離が長いが、積層枚数が多い。距離が長い分、直流抵抗が高くなるが、積層枚数を多くすることで抵抗を低くすることができるため、第1および第2の内部電極の各々の直流抵抗を互いに近づけることができる。   In a fourth preferred embodiment, any one of the first and second internal electrodes has an outer surface of the other lead portion from a position on the outer surface of the one lead portion as compared to the other. Although the shortest distance on the internal electrode to the upper position is long, the number of stacked layers is large. Although the direct current resistance increases as the distance increases, the direct current resistance of each of the first and second internal electrodes can be made closer to each other because the resistance can be lowered by increasing the number of stacked layers.

上述した第1の局面において、第1および第2の内部電極の積層方向における最も外側には、直流抵抗低減用内部電極が位置していてもよい。これは、容量形成用内部電極が積層方向における最も外側に位置しないことを意味している。最外層に位置する内部電極の露出部は酸化されやすく、外部電極との電気的接触性が低下するおそれがあるため、容量形成用内部電極は、このような最外層に位置させない方が良い。また、低容量化が図られた貫通型コンデンサにあっては、容量形成用内部電極が配置されない誘電体素体の外層部の厚み比率が相対的に高くなり、誘電体素体の機械的強度が低下する傾向がある。しかし、上記のような構成を採用すれば、誘電体素体の外層部に直流抵抗低減用内部電極を配置することによって、誘電体素体の機械的強度を向上させることができる。   In the first aspect described above, the DC resistance reducing internal electrode may be located on the outermost side in the stacking direction of the first and second internal electrodes. This means that the capacitance forming internal electrode is not located on the outermost side in the stacking direction. Since the exposed portion of the internal electrode located in the outermost layer is likely to be oxidized and the electrical contact property with the external electrode may be lowered, it is better not to place the capacitance forming internal electrode in such an outermost layer. In addition, in a feedthrough capacitor with reduced capacitance, the thickness ratio of the outer layer portion of the dielectric element body in which the capacitance forming internal electrode is not disposed is relatively high, and the mechanical strength of the dielectric element body Tends to decrease. However, if the configuration as described above is employed, the mechanical strength of the dielectric body can be improved by disposing the DC resistance reducing internal electrode in the outer layer portion of the dielectric body.

上述した第2の局面において、容量形成部は、第1および第2の連続積層部よりも誘電体素体の第1の主面側に偏って位置されているものを含んでいてもよい。この構成では、誘電体素体の第1の主面を回路基板等に向けて実装すれば、回路基板等上の実装ランドから流れる電流の経路を短くすることができるため、等価直列インダクタンス(ESL)を下げることができる。   In the above-described second aspect, the capacitance forming portion may include a portion that is located more biased toward the first main surface side of the dielectric element body than the first and second continuous laminated portions. In this configuration, if the first main surface of the dielectric body is mounted toward the circuit board or the like, the path of the current flowing from the mounting land on the circuit board or the like can be shortened. ) Can be lowered.

上記実施態様において、容量形成部は、第1および第2の連続積層部よりも誘電体素体の第2の主面側に偏って位置されているものをさらに含んでいてもよい。この構成によれば、誘電体基板の第1および第2の主面のいずれを回路基板等に向けて実装しても、回路基板等上の実装ランドから流れる電流の経路を短くすることができ、ESLを下げることができる。   In the above-described embodiment, the capacitance forming portion may further include a capacitor that is located more biased toward the second main surface side of the dielectric body than the first and second continuous stacked portions. According to this configuration, the path of the current flowing from the mounting land on the circuit board or the like can be shortened regardless of which of the first and second main surfaces of the dielectric substrate is mounted on the circuit board or the like. , ESL can be lowered.

また、第2の局面において、通常、第1の連続積層部は、第1の内部電極を3枚以上有し、第2の連続積層部は、第2の内部電極を3枚以上有するようにされる。たとえば、第1および第2の連続積層部が、それぞれ、各3枚の第1および第2の内部電極を有する場合には、容量形成に寄与しない内部電極は、第1および第2の連続積層部の各々において、それぞれ、中央に位置する1枚のみである。このことは、連続積層部では、必ずしも、容量形成に寄与しない内部電極のみが連続して積層されているわけではないことを意味している。   Further, in the second aspect, normally, the first continuous laminated portion has three or more first internal electrodes, and the second continuous laminated portion has three or more second internal electrodes. Is done. For example, when the first and second continuous laminated portions each have three first and second internal electrodes, the internal electrodes that do not contribute to capacitance formation are the first and second continuous laminated portions, respectively. In each part, there is only one sheet located in the center. This means that only the internal electrodes that do not contribute to capacity formation are not necessarily continuously stacked in the continuous stacked portion.

この発明において、第1および第2の内部電極の各々と同一平面上において、第1および第2の内部電極の各々と分離し、かつ誘電体素体の外表面にまで引き出された状態で形成される、補助電極をさらに備えることが好ましい。このように、補助電極を備えていると、誘電体素体の外表面における電極材料の露出が多くなるため、外部電極の密着性を向上させることができる。   In the present invention, the first and second internal electrodes are formed on the same plane, separated from each of the first and second internal electrodes, and drawn to the outer surface of the dielectric body. It is preferable to further include an auxiliary electrode. As described above, when the auxiliary electrode is provided, the electrode material is exposed on the outer surface of the dielectric element body, so that the adhesion of the external electrode can be improved.

この発明によれば、静電容量形成に寄与する内部電極の枚数が少なくされることによって低容量化が図られた貫通型コンデンサであっても、直流抵抗低減用内部電極または連続積層部の存在によって、第1および第2の外部電極間での直流抵抗についても、第3および第4の外部電極間での直流抵抗についても、これら直流抵抗を下げることができる。したがって、本来の実装方向であっても、「逆使い」であっても、信号経路での直流抵抗を実用可能な程度に抑えることができる。   According to the present invention, even in a feedthrough capacitor in which the capacity is reduced by reducing the number of internal electrodes contributing to electrostatic capacity formation, the presence of the internal electrode for reducing DC resistance or the continuous laminated portion is present. Thus, both the DC resistance between the first and second external electrodes and the DC resistance between the third and fourth external electrodes can be lowered. Therefore, the DC resistance in the signal path can be suppressed to a practical level regardless of the original mounting direction or “reverse use”.

そのため、貫通型コンデンサの発熱が抑制され、その結果、定格電流を上げることができる。また、「逆使い」を問題なく採用することができるので、貫通型コンデンサを実装する回路基板等において、実装ランド設計の自由度を高めることができ、よって、電子機器の小型化・多機能化をより容易に進めることができる。   Therefore, heat generation of the feedthrough capacitor is suppressed, and as a result, the rated current can be increased. In addition, since “reverse use” can be adopted without any problem, it is possible to increase the degree of freedom of mounting land design in a circuit board or the like on which a feedthrough capacitor is mounted. Can be advanced more easily.

この発明の第1の実施形態による貫通型コンデンサ1の外観を示す斜視図である。1 is a perspective view showing an appearance of a feedthrough capacitor 1 according to a first embodiment of the present invention. 図1に示した貫通型コンデンサ1に備える誘電体素体2の、主面11および12に平行な面であって、第1の内部電極3が配置される面に沿う断面図である。FIG. 2 is a cross-sectional view of a dielectric element body 2 provided in the feedthrough capacitor 1 shown in FIG. 1, which is a plane parallel to main surfaces 11 and 12 and along which a first internal electrode 3 is disposed. 図1に示した貫通型コンデンサ1に備える誘電体素体2の、主面11および12に平行な面であって、第2の内部電極4が配置される面に沿う断面図である。FIG. 2 is a cross-sectional view of a dielectric element body 2 provided in the feedthrough capacitor 1 shown in FIG. 1, which is a plane parallel to main surfaces 11 and 12 and on which a second internal electrode 4 is disposed. 図1に示した貫通型コンデンサ1の、誘電体素体2の側面13および14に平行な面に沿う断面図である。FIG. 2 is a cross-sectional view of the feedthrough capacitor 1 shown in FIG. 1 along a plane parallel to the side surfaces 13 and 14 of the dielectric body 2. 図1に示した貫通型コンデンサ1の、誘電体素体2の端面15および16に平行な面に沿う断面図である。FIG. 2 is a cross-sectional view of the feedthrough capacitor 1 shown in FIG. 1 along a plane parallel to the end faces 15 and 16 of the dielectric body 2. この発明の第2の実施形態による貫通型コンデンサ1aの、誘電体素体2aの側面13および14に平行な面に沿う断面図である。It is sectional drawing which follows the surface parallel to the side surfaces 13 and 14 of the dielectric body 2a of the feedthrough capacitor 1a by 2nd Embodiment of this invention. 図6に示した貫通型コンデンサ1aの、誘電体素体2aの端面15および16に平行な面に沿う断面図である。7 is a cross-sectional view of the feedthrough capacitor 1a shown in FIG. 6 along a plane parallel to the end faces 15 and 16 of the dielectric body 2a. FIG. この発明の第3の実施形態による貫通型コンデンサ1bの、誘電体素体2bの側面13および14に平行な面に沿う断面図である。It is sectional drawing which follows the surface parallel to the side surfaces 13 and 14 of the dielectric body 2b of the feedthrough capacitor 1b by 3rd Embodiment of this invention. 図8に示した貫通型コンデンサ1bの、誘電体素体2bの端面15および16に平行な面に沿う断面図である。FIG. 9 is a cross-sectional view of the feedthrough capacitor 1b shown in FIG. 8 along a plane parallel to the end faces 15 and 16 of the dielectric element body 2b. この発明の第4の実施形態による貫通型コンデンサ1cの、誘電体素体2cの側面13および14に平行な面に沿う断面図である。It is sectional drawing which follows the surface parallel to the side surfaces 13 and 14 of the dielectric body 2c of the feedthrough capacitor 1c by 4th Embodiment of this invention. 図10に示した貫通型コンデンサ1cの、誘電体素体2cの端面15および16に平行な面に沿う断面図である。11 is a cross-sectional view of the feedthrough capacitor 1c shown in FIG. 10 along a plane parallel to the end faces 15 and 16 of the dielectric body 2c. FIG. この発明の第5の実施形態による貫通型コンデンサ1dの、誘電体素体2dの側面13および14に平行な面に沿う断面図である。It is sectional drawing which follows the surface parallel to the side surfaces 13 and 14 of the dielectric body 2d of the feedthrough capacitor 1d by 5th Embodiment of this invention. 図12に示した貫通型コンデンサ1dの、誘電体素体2dの端面15および16に平行な面に沿う断面図である。FIG. 13 is a cross-sectional view of the feedthrough capacitor 1d shown in FIG. 12 along a plane parallel to the end faces 15 and 16 of the dielectric body 2d. この発明の第6の実施形態による貫通型コンデンサ1eの、誘電体素体2eの主面11および12方向から示した平面図である。It is the top view shown from principal surface 11 and 12 direction of dielectric body 2e of penetration type capacitor 1e by a 6th embodiment of this invention. 図14に示した貫通型コンデンサ1eに備える誘電体素体2eの、主面11および12に平行な面であって、第1の内部電極3が配置される面に沿う断面図である。FIG. 15 is a cross-sectional view of a dielectric element body 2e provided in the feedthrough capacitor 1e shown in FIG. 14 that is parallel to the main surfaces 11 and 12 and along which the first internal electrode 3 is disposed. 図14に示した貫通型コンデンサ1eに備える誘電体素体2eの、主面11および12に平行な面であって、第2の内部電極4が配置される面に沿う断面図である。FIG. 15 is a cross-sectional view of a dielectric element body 2e included in the feedthrough capacitor 1e illustrated in FIG. 14 that is parallel to the main surfaces 11 and 12 and along which a second internal electrode 4 is disposed. この発明の第7の実施形態による貫通型コンデンサ1fの、誘電体素体2fの主面11および12方向から示した平面図である。It is the top view shown from principal surface 11 and 12 direction of dielectric body 2f of penetration type capacitor 1f by a 7th embodiment of this invention. 図17に示した貫通型コンデンサ1fに備える誘電体素体2fの、主面11および12に平行な面であって、第1の内部電極3が配置される面に沿う断面図である。FIG. 18 is a cross-sectional view of a dielectric element body 2f provided in the feedthrough capacitor 1f shown in FIG. 17 that is parallel to the main surfaces 11 and 12 and along which the first internal electrode 3 is disposed. 図17に示した貫通型コンデンサ1fに備える誘電体素体2fの、主面11および12に平行な面であって、第2の内部電極4が配置される面に沿う断面図である。FIG. 18 is a cross-sectional view of a dielectric element body 2f provided in the feedthrough capacitor 1f shown in FIG. 17 that is parallel to the main surfaces 11 and 12 and along which the second internal electrode 4 is disposed. この発明の第8の実施形態による貫通型コンデンサ1gの外観を示す斜視図である。It is a perspective view which shows the external appearance of the feedthrough capacitor 1g by 8th Embodiment of this invention. 図20に示した貫通型コンデンサ1gに備える誘電体素体2gの、主面11および12に平行な面であって、第1の内部電極3が配置される面に沿う断面図である。FIG. 21 is a cross-sectional view of a dielectric element body 2g provided in the feedthrough capacitor 1g shown in FIG. 20 that is parallel to the main surfaces 11 and 12 and along which the first internal electrode 3 is disposed. 図20に示した貫通型コンデンサ1gに備える誘電体素体2gの、主面11および12に平行な面であって、第2の内部電極4が配置される面に沿う断面図である。FIG. 21 is a cross-sectional view of a dielectric element body 2g included in the feedthrough capacitor 1g illustrated in FIG. 20 that is parallel to the main surfaces 11 and 12 and along which the second internal electrode 4 is disposed. 図20に示した貫通型コンデンサ1gの、誘電体素体2gの側面13および14に平行な面に沿う断面図である。FIG. 21 is a cross-sectional view of the feedthrough capacitor 1g shown in FIG. 20 along a plane parallel to the side surfaces 13 and 14 of the dielectric body 2g. 図20に示した貫通型コンデンサ1gの、誘電体素体2gの端面15および16に平行な面に沿う断面図である。FIG. 21 is a cross-sectional view of the feedthrough capacitor 1g shown in FIG. 20 along a plane parallel to the end faces 15 and 16 of the dielectric body 2g.

[第1の実施形態]
図1ないし図5は、この発明の第1の実施形態を説明するためのものである。第1の実施形態による貫通型コンデンサ1は、誘電体素体2と、誘電体素体2の内部にそれぞれ配置された、第1および第2の内部電極3および4と、誘電体素体2の外表面上に配置された第1ないし第4の外部電極5〜8と、を備えている。以下、貫通型コンデンサ1の構造の詳細を、(1)誘電体素体、(2)外部電極、(3)内部電極、(4)その他に分けて説明する。
[First Embodiment]
1 to 5 are for explaining a first embodiment of the present invention. The feedthrough capacitor 1 according to the first embodiment includes a dielectric body 2, first and second internal electrodes 3 and 4 disposed inside the dielectric body 2, and a dielectric body 2. First to fourth outer electrodes 5 to 8 disposed on the outer surface of the first to fourth outer electrodes. Hereinafter, the details of the structure of the feedthrough capacitor 1 will be described separately for (1) dielectric body, (2) external electrode, (3) internal electrode, and (4) others.

(1)誘電体素体
誘電体素体2は、その外表面として、互いに対向する第1および第2の主面11および12と、互いに対向する1対の側面13および14と、互いに対向する1対の端面15および16とを有する、ほぼ直方体状をなしている。誘電体素体2は、図2〜図5に示すように、主面11および12の方向に延びかつ積層された複数の誘電体層17からなる積層構造を有する。
(1) Dielectric body The dielectric body 2 has, as its outer surface, first and second main surfaces 11 and 12 facing each other and a pair of side surfaces 13 and 14 facing each other. It has a substantially rectangular parallelepiped shape having a pair of end faces 15 and 16. As shown in FIGS. 2 to 5, the dielectric body 2 has a laminated structure composed of a plurality of dielectric layers 17 extending and laminated in the directions of the main surfaces 11 and 12.

誘電体素体2は、コーナー部および稜部に丸みがつけられていることが好ましい。   It is preferable that the dielectric body 2 has rounded corners and ridges.

誘電体素体2は、好ましくは、誘電体セラミックから構成される。誘電体素体2が誘電体セラミックから構成されるとき、誘電体セラミック材料としては、たとえば、BaTiO、CaTiO、SrTiO、CaZrOなどを主成分とするものを用いることができる。また、これらの主成分に、Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの副成分を添加したものを用いてもよい。 The dielectric body 2 is preferably made of a dielectric ceramic. When the dielectric body 2 is made of a dielectric ceramic, as the dielectric ceramic material, for example, a material mainly composed of BaTiO 3 , CaTiO 3 , SrTiO 3 , CaZrO 3 or the like can be used. Moreover, you may use what added subcomponents, such as a Mn compound, Fe compound, Cr compound, Co compound, Ni compound, to these main components.

なお、誘電体素体2は、セラミック以外の誘電体から構成されてもよい。   The dielectric body 2 may be made of a dielectric other than ceramic.

(2)外部電極
第1ないし第4の外部電極5〜8は、誘電体素体2の外表面上に、互いに分離して形成されている。
(2) External Electrodes The first to fourth external electrodes 5 to 8 are formed on the outer surface of the dielectric body 2 so as to be separated from each other.

より詳細には、第1および第2の外部電極5および6は、それぞれ、誘電体素体2の第1および第2の端面15および16上に形成されている。この実施形態では、第1および第2の外部電極5および6は、主面11および12ならびに側面13および14の各一部にまで回り込んでいる。   More specifically, the first and second external electrodes 5 and 6 are formed on the first and second end faces 15 and 16 of the dielectric element body 2, respectively. In this embodiment, the first and second external electrodes 5 and 6 wrap around the main surfaces 11 and 12 and part of the side surfaces 13 and 14.

第3および第4の外部電極7および8は、それぞれ、誘電体素体2の第1および第2の側面13および14の各一部上に形成されている。この実施形態では、第3および第4の外部電極7および8は、主面11および12の各一部にまで回り込んでいる。   The third and fourth external electrodes 7 and 8 are formed on part of the first and second side surfaces 13 and 14 of the dielectric body 2, respectively. In this embodiment, the third and fourth external electrodes 7 and 8 wrap around part of the main surfaces 11 and 12.

外部電極5〜8は、たとえば、Niを含む導電性ペーストを焼き付けることによって形成される。   The external electrodes 5 to 8 are formed, for example, by baking a conductive paste containing Ni.

(3)内部電極
内部電極3および4は、その形状および機能から、第1の内部電極3と第2の内部電極4とに分類される。なお、断面図である図4および図5において、第1の内部電極3と第2の内部電極4との表示上での区別をより明瞭にするため、第の内部電極3ならびに第1の内部電極3と同一面上に位置する後述の補助電極27および28については、実線で表示し、第2の内部電極4ならびに第2の内部電極4と同一面上に位置する後述の補助電極29および30については、点線で表示している。この表示方法は、後述する図6〜図13、図23および図24でも採用している。
(3) Internal electrode The internal electrodes 3 and 4 are classified into a first internal electrode 3 and a second internal electrode 4 based on their shapes and functions. 4 and 5, which are cross-sectional views, the first internal electrode 3 and the first internal electrode 3 and the first internal electrode 3 are shown in order to make the first internal electrode 3 and the second internal electrode 4 clearer on the display. Auxiliary electrodes 27 and 28 to be described later on the same plane as the electrode 3 are indicated by solid lines, and the auxiliary electrodes 29 and 28 to be described later are positioned on the same plane as the second internal electrode 4 and the second internal electrode 4. 30 is indicated by a dotted line. This display method is also employed in FIGS. 6 to 13, 23 and 24 described later.

第1の内部電極3は、図2に示すように、誘電体素体2の第1の端面15と第2の端面5との間にわたって延び、その中央部にあたる主要部18と、第1および第2の外部電極5および6にそれぞれ電気的に接続されるように第1および第2の端面15および16にまで引き出された第1および第2の引出し部19および20とを有する。   As shown in FIG. 2, the first inner electrode 3 extends between the first end face 15 and the second end face 5 of the dielectric element body 2, and has a main part 18 corresponding to the center thereof, First and second lead portions 19 and 20 led out to the first and second end faces 15 and 16 so as to be electrically connected to the second external electrodes 5 and 6, respectively.

第2の内部電極4は、図3に示すように、誘電体素体2の第1の側面13と第2の側面14との間にわたって延び、その中央部にあたる主要部21と、第3および第4の外部電極7および8にそれぞれ電気的に接続されるように第1および第2の側面13および14にまで引き出された第3および第4の引出し部22および23とを有する。   As shown in FIG. 3, the second inner electrode 4 extends between the first side surface 13 and the second side surface 14 of the dielectric element body 2, and includes a main portion 21 corresponding to the central portion thereof, Third and fourth lead portions 22 and 23 led to the first and second side surfaces 13 and 14 so as to be electrically connected to the fourth external electrodes 7 and 8, respectively.

図2と図3とを対比すればわかるように、第1の内部電極3の主要部18と第2の内部電極4の主要部21とは、積層方向に見たとき、同じ投影位置にある。   As can be seen by comparing FIG. 2 and FIG. 3, the main portion 18 of the first internal electrode 3 and the main portion 21 of the second internal electrode 4 are at the same projection position when viewed in the stacking direction. .

内部電極3および4は、その機能から、容量形成用内部電極(A)と直流抵抗低減用内部電極(B)とに分類される。   The internal electrodes 3 and 4 are classified according to their functions into a capacitance forming internal electrode (A) and a DC resistance reducing internal electrode (B).

第1の内部電極3によって与えられる第1の容量形成用内部電極3(A)は、第2の内部電極4と対向して静電容量を形成するものであり、図4および図5に示した容量形成部24に位置している。第1の内部電極3によって与えられる第1の直流抵抗低減用内部電極3(B)は、第2の内部電極4と対向しないものであり、図4および図5に示した第1の連続積層部25に位置している。   The first capacitance forming internal electrode 3 (A) provided by the first internal electrode 3 forms a capacitance opposite to the second internal electrode 4, and is shown in FIGS. 4 and 5. Located in the capacitor forming portion 24. The first DC resistance reducing internal electrode 3 (B) provided by the first internal electrode 3 does not oppose the second internal electrode 4, and the first continuous laminated structure shown in FIGS. 4 and 5 is used. It is located in the part 25.

第2の内部電極4によって与えられる第2の容量形成用内部電極4(A)は、第1の内部電極3と対向して静電容量を形成するものであり、図4および図5に示した容量形成部24に位置している。第2の内部電極4によって与えられる第2の直流抵抗低減用内部電極4(B)は、第1の内部電極3と対向しないものであり、図4および図5に示した第2の連続積層部26に位置している。   The second capacitance forming internal electrode 4 (A) provided by the second internal electrode 4 forms a capacitance opposite to the first internal electrode 3, and is shown in FIGS. 4 and 5. Located in the capacitor forming portion 24. The second DC resistance reducing internal electrode 4 (B) provided by the second internal electrode 4 is not opposed to the first internal electrode 3, and is the second continuous laminated layer shown in FIGS. 4 and 5. Located in the portion 26.

なお、第1の連続積層部25に位置する第1の内部電極3のすべてが、必ずしも第1の直流抵抗低減用内部電極3(B)となるものではない。第1の連続積層部25において連続して積層される第1の内部電極3のうち、容量形成部24または第2の連続積層部26に隣接する位置にあるものは、第1の直流抵抗低減用内部電極3(B)となるものではなく、第1の容量形成用内部電極3(A)となるものである。したがって、第1の連続積層部25では、連続して積層された第1の内部電極3のうちの少なくとも1つ、より特定的には、容量形成部24または第2の連続積層部26に隣接する位置にあるものを除く第1の内部電極3が第2の内部電極と対向しない状態にあり、これが第1の直流抵抗低減用内部電極3(B)となる。   Note that not all of the first internal electrodes 3 positioned in the first continuous laminated portion 25 necessarily become the first DC resistance reducing internal electrode 3 (B). Of the first internal electrodes 3 that are continuously stacked in the first continuous stacked portion 25, those that are located adjacent to the capacitance forming portion 24 or the second continuous stacked portion 26 have the first DC resistance reduction. It is not the internal electrode 3 (B) for use, but the first internal electrode 3 (A) for capacity formation. Therefore, in the first continuous laminated portion 25, adjacent to at least one of the first inner electrodes 3 continuously laminated, more specifically, the capacitance forming portion 24 or the second continuous laminated portion 26. The first internal electrode 3 except for the one located at the position where the first internal electrode 3 is not opposed to the second internal electrode is the first direct current resistance reducing internal electrode 3 (B).

第2の連続積層部26に位置する第2の内部電極4についても同様のことがいえる。第2の連続積層部26において連続して積層される第2の内部電極4のうち、容量形成部24または第1の連続積層部25に隣接する位置にあるものは、第2の直流抵抗低減用内部電極4(B)となるものではなく、第2の容量形成用内部電極4(A)となるものである。   The same can be said for the second internal electrode 4 located in the second continuous laminated portion 26. Of the second internal electrodes 4 that are continuously laminated in the second continuous laminated portion 26, those that are adjacent to the capacitance forming portion 24 or the first continuous laminated portion 25 have a second DC resistance reduction. This is not the internal electrode 4 (B) for use, but the second internal electrode 4 (A) for forming a capacitance.

通常、第1の連続積層部25は、第1の内部電極3を3枚以上有し、第2の連続積層部26は、第2の内部電極4を3枚以上有するようにされる。図示の実施形態では、たとえば、第1および第2の連続積層部25および26が、それぞれ、各4枚の第1および第2の内部電極3および4を有している。この場合、容量形成に寄与しない内部電極3および4は、それぞれ、積層方向での中央に位置する2枚のみである。   Usually, the first continuous laminated portion 25 has three or more first internal electrodes 3, and the second continuous laminated portion 26 has three or more second internal electrodes 4. In the illustrated embodiment, for example, the first and second continuous laminated portions 25 and 26 each have four first and second inner electrodes 3 and 4, respectively. In this case, the number of internal electrodes 3 and 4 that do not contribute to capacitance formation is only two at the center in the stacking direction.

この実施形態では、第1および第2の内部電極3および4の積層方向における最も外側に、容量形成部24に含まれる容量形成用内部電極3(A)および4(A)が位置している。言い換えると、容量形成部24は、第1および第2の連続積層部25および26よりも誘電体素体2の第1および第2の主面11および12の各々側に偏って位置されている。この構成によれば、誘電体素体2の第1および第2の主面11および12のいずれを回路基板等に向けて実装しても、回路基板等上の実装ランドから流れる電流の経路を短くすることができるため、ESLを下げることができる。   In this embodiment, capacitance forming internal electrodes 3 (A) and 4 (A) included in the capacitance forming portion 24 are located on the outermost side in the stacking direction of the first and second internal electrodes 3 and 4. . In other words, the capacitance forming part 24 is positioned more biased to the first and second main surfaces 11 and 12 of the dielectric element body 2 than the first and second continuous laminated parts 25 and 26. . According to this configuration, even if any of the first and second main surfaces 11 and 12 of the dielectric element body 2 is mounted on the circuit board or the like, the path of the current flowing from the mounting land on the circuit board or the like is reduced. Since it can be shortened, ESL can be lowered.

複数の第1の内部電極3が与える直流抵抗と複数の第2の内部電極4が与える直流抵抗とは、互いにほぼ同じであることが好ましいが、互いに異なっていてもよい。   The DC resistance provided by the plurality of first internal electrodes 3 and the DC resistance provided by the plurality of second internal electrodes 4 are preferably substantially the same as each other, but may be different from each other.

複数の第1の内部電極3が与える直流抵抗と複数の第2の内部電極4が与える直流抵抗とが互いに異なる場合、「逆使い」時には、信号経路での直流抵抗が、本来の実装方向の場合とは異なることになるが、「逆使い」時の直流抵抗についても、実用可能な程度に抑えられれば問題とはならない。   When the direct current resistance provided by the plurality of first internal electrodes 3 and the direct current resistance provided by the plurality of second internal electrodes 4 are different from each other, the direct current resistance in the signal path is different from that in the original mounting direction in “reverse use”. Although it is different from the case, the direct current resistance during “reverse use” is not a problem as long as it is suppressed to a practical level.

複数の第1の内部電極3が与える直流抵抗と複数の第2の内部電極4が与える直流抵抗とが互いにほぼ同じ場合、信号経路での直流抵抗が「逆使い」によって変わりにくいので、実装ランド設計の自由度が上がる。   When the DC resistance provided by the plurality of first internal electrodes 3 and the DC resistance provided by the plurality of second internal electrodes 4 are substantially the same, the DC resistance in the signal path is not easily changed by “reverse use”. Increase design freedom.

複数の第1の内部電極3が与える直流抵抗と複数の第2の内部電極4が与える直流抵抗との差を小さくし、好ましくは、上記のように、複数の第1の内部電極3が与える直流抵抗と複数の第2の内部電極4が与える直流抵抗とを互いにほぼ同じとするため、内部電極の積層枚数、厚み、引出し部間の距離、および/または引出し部の幅を変えるという手段を採用することができる。たとえば、たとえば、積層枚数が増えれば、直流抵抗が下がる。また、内部電極の厚みが厚くなれば、直流抵抗が下がる。引出し部間の距離が短くなれば、直流抵抗が下がる。引出し部の幅が広ければ、直流抵抗が下がる。図示した実施形態においては、具体的に、以下のような手段が採用され得る。   The difference between the DC resistance provided by the plurality of first internal electrodes 3 and the DC resistance provided by the plurality of second internal electrodes 4 is reduced, and preferably, the plurality of first internal electrodes 3 provide as described above. In order to make the direct current resistance and the direct current resistance provided by the plurality of second internal electrodes 4 substantially the same, means for changing the number of laminated internal electrodes, the thickness, the distance between the lead portions, and / or the width of the lead portions. Can be adopted. For example, for example, if the number of stacked layers increases, the direct current resistance decreases. Further, as the thickness of the internal electrode increases, the direct current resistance decreases. If the distance between the drawers is shortened, the direct current resistance decreases. If the width | variety of a drawer | drawing-out part is wide, direct current | flow resistance will fall. In the illustrated embodiment, specifically, the following means can be employed.

第1に、第2の内部電極4の引出し部22および23は、第1の内部電極3の引出し部19および20に比べて、幅が狭いが、厚みが厚くされる。引出し部の幅が狭い分、直流抵抗が高くなるが、厚みを厚くすることで抵抗を低くすることができるため、第1および第2の内部電極3および4の各々の直流抵抗を互いに近づけることができる。引出し部の厚みを厚くするには、たとえば、導電性ペーストを数回重ねて印刷したり、印刷に用いる導電性ペーストの粘度を高くしたりすればよい。   First, the lead portions 22 and 23 of the second internal electrode 4 are narrower but thicker than the lead portions 19 and 20 of the first internal electrode 3. Since the width of the lead-out portion is narrow, the direct current resistance increases. However, since the resistance can be lowered by increasing the thickness, the direct current resistances of the first and second internal electrodes 3 and 4 are brought close to each other. Can do. In order to increase the thickness of the drawer portion, for example, the conductive paste may be printed several times, or the viscosity of the conductive paste used for printing may be increased.

第2に、第1の内部電極3における第1の引出し部19の第1の端面15上での位置から同じく第2の引出し部20の第2の端面16上での位置までの内部電極3上での最短距離が、第2の内部電極4における第3の引出し部22の第1の側面13上での位置から同じく第4の引出し部23の第2の側面14上での位置までの内部電極4上での最短距離より長いが、第1の内部電極3の引出し部19および20の幅は、第2の内部電極4の引出し部22および23の幅より広くされる。距離が長い分、直流抵抗が高くなるが、引出し部の幅を広くすることで抵抗をより低くすることができるため、第1および第2の内部電極3および4の各々の直流抵抗を互いに近づけることができる。   Secondly, the internal electrode 3 from the position on the first end face 15 of the first lead portion 19 in the first internal electrode 3 to the position on the second end face 16 of the second lead portion 20 in the same manner. The shortest distance on the second internal electrode 4 is from the position on the first side surface 13 of the third lead portion 22 to the position on the second side surface 14 of the fourth lead portion 23. Although longer than the shortest distance on the internal electrode 4, the widths of the lead portions 19 and 20 of the first internal electrode 3 are made wider than the widths of the lead portions 22 and 23 of the second internal electrode 4. The longer the distance, the higher the DC resistance. However, since the resistance can be lowered by increasing the width of the lead portion, the DC resistances of the first and second internal electrodes 3 and 4 are brought closer to each other. be able to.

第3に、図4および図5には現れていないが、第2の内部電極4の引出し部22および23は、第1の内部電極3の引出し部19および20に比べて、幅が狭いが、第2の内部電極4の積層枚数は、第1の内部電極3の積層枚数より多くされる。引出し部の幅が狭い分、直流抵抗が高くなるが、積層枚数を多くすることで抵抗をより低くすることができるため、第1および第2の内部電極3および4の各々の直流抵抗を互いに近づけることができる。   Third, although not appearing in FIGS. 4 and 5, the lead portions 22 and 23 of the second internal electrode 4 are narrower than the lead portions 19 and 20 of the first internal electrode 3. The number of stacked second internal electrodes 4 is larger than the number of stacked first internal electrodes 3. Since the width of the lead-out portion is narrow, the direct current resistance is increased. However, since the resistance can be further decreased by increasing the number of stacked layers, the direct current resistances of the first and second internal electrodes 3 and 4 are mutually reduced. You can get closer.

第4に、図4および図5には現れていないが、第1の内部電極3における第1の引出し部19の第1の端面15上での位置から同じく第2の引出し部20の第2の端面16上での位置までの内部電極3上での最短距離が、第2の内部電極4における第3の引出し部22の第1の側面13上での位置から同じく第4の引出し部23の第2の側面14上での位置までの内部電極4上での最短距離より長いが、第2の内部電極4の積層枚数は、第1の内部電極3の積層枚数より多くされる。距離が長い分、直流抵抗が高くなるが、積層枚数を多くすることで抵抗を低くすることができるため、第1および第2の内部電極3および4の各々の直流抵抗を互いに近づけることができる。   Fourth, although not appearing in FIG. 4 and FIG. 5, the second of the second lead-out portion 20 is also from the position on the first end face 15 of the first lead-out portion 19 in the first internal electrode 3. The shortest distance on the internal electrode 3 to the position on the end face 16 is the fourth lead part 23 from the position on the first side surface 13 of the third lead part 22 in the second internal electrode 4. This is longer than the shortest distance on the internal electrode 4 to the position on the second side surface 14, but the number of stacked second internal electrodes 4 is made larger than the number of stacked first internal electrodes 3. The longer the distance, the higher the DC resistance. However, since the resistance can be lowered by increasing the number of stacked layers, the DC resistances of the first and second internal electrodes 3 and 4 can be made closer to each other. .

(4)その他
この実施形態では、図2ないし図5に示すように、静電容量取得に実質的に寄与しない補助電極27〜30が設けられる。
(4) Others In this embodiment, as shown in FIGS. 2 to 5, auxiliary electrodes 27 to 30 that do not substantially contribute to capacitance acquisition are provided.

補助電極27および28は、第1の内部電極3と同一平面上において、第1の内部電極3と分離し、かつ、それぞれ、誘電体素体2の第1および第2の側面13および14にまで引き出された状態で形成される。その結果、図5に示すように、補助電極27および28は、それぞれ、第3および第4の外部電極7および8と接合される。このことから、補助電極27および28は、外部電極7および8の密着性の向上に寄与する。   The auxiliary electrodes 27 and 28 are separated from the first internal electrode 3 on the same plane as the first internal electrode 3 and are respectively formed on the first and second side surfaces 13 and 14 of the dielectric body 2. It is formed in the state pulled out to. As a result, as shown in FIG. 5, the auxiliary electrodes 27 and 28 are joined to the third and fourth external electrodes 7 and 8, respectively. From this, the auxiliary electrodes 27 and 28 contribute to the improvement of the adhesion of the external electrodes 7 and 8.

他方、補助電極29および30は、第2の内部電極4と同一平面上において、第2の内部電極4と分離し、かつ、それぞれ、誘電体素体2の第1および第2の端面15および16にまで引き出された状態で形成される。その結果、図4に示すように、補助電極29および30は、それぞれ、第1および第2の外部電極5および6と接合される。このことから、補助電極29および30は、外部電極5および6の密着性の向上に寄与する。   On the other hand, the auxiliary electrodes 29 and 30 are separated from the second internal electrode 4 on the same plane as the second internal electrode 4 and are respectively separated from the first and second end faces 15 and 15 of the dielectric body 2. It is formed in the state pulled out to 16. As a result, as shown in FIG. 4, the auxiliary electrodes 29 and 30 are joined to the first and second external electrodes 5 and 6, respectively. From this, the auxiliary electrodes 29 and 30 contribute to the improvement of the adhesion of the external electrodes 5 and 6.

[第2の実施形態]
この発明の第2の実施形態が図6および図7に示されている。図6および図7は、それぞれ、図4および図5に対応する図である。図6および図7において、図4および図5に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
[Second Embodiment]
A second embodiment of the invention is shown in FIGS. 6 and 7 correspond to FIGS. 4 and 5, respectively. 6 and 7, elements corresponding to those shown in FIGS. 4 and 5 are denoted by the same reference numerals, and redundant description is omitted.

第2の実施形態による貫通型コンデンサ1aでは、第1の実施形態による貫通型コンデンサ1と比べて、容量形成部24の外側にも、直流抵抗低減用内部電極3(B)および4(B)がそれぞれ位置されることを特徴としている。このように、第1および第2の内部電極3および4の積層方向における最も外側に、直流抵抗低減用内部電極3(B)および4(B)を位置させることは、容量形成用内部電極3(A)および4(A)が積層方向における最も外側に位置しないことを意味している。   In the feedthrough capacitor 1a according to the second embodiment, the DC resistance reducing internal electrodes 3 (B) and 4 (B) are also provided outside the capacitance forming portion 24 as compared with the feedthrough capacitor 1 according to the first embodiment. Are located respectively. As described above, the DC resistance reducing internal electrodes 3 (B) and 4 (B) are positioned on the outermost side in the stacking direction of the first and second internal electrodes 3 and 4 to form the capacitance forming internal electrode 3. It means that (A) and 4 (A) are not located on the outermost side in the stacking direction.

最外層に位置する内部電極の露出部は酸化されやすく、外部電極との電気的接触性が低下するおそれがある。この点を重視するならば、容量形成用内部電極は、このような最外層に位置させない方が良い。したがって、この実施形態によれば、容量形成用内部電極3(A)および4(A)の露出部が酸化されることによって、外部電極5〜8との電気的接触性が低下するといった事態を招きにくくすることができる。   The exposed portion of the internal electrode located in the outermost layer is likely to be oxidized, and the electrical contact with the external electrode may be reduced. If this point is emphasized, it is better not to place the capacitor forming internal electrode in such an outermost layer. Therefore, according to this embodiment, the exposed portions of the capacitance forming internal electrodes 3 (A) and 4 (A) are oxidized, so that the electrical contact with the external electrodes 5 to 8 is deteriorated. It can be made difficult to invite.

また、低容量化が図られた貫通型コンデンサにあっては、容量形成用内部電極が配置されない誘電体素体の外層部の厚み比率が相対的に高くなり、誘電体素体の機械的強度が低下する傾向がある。しかし、上記のような構成を採用すれば、誘電体素体2aの外層部に直流抵抗低減用内部電極3(B)および4(B)が配置されるので、誘電体素体2aの機械的強度を向上させることができる。   In addition, in a feedthrough capacitor with reduced capacitance, the thickness ratio of the outer layer portion of the dielectric element body in which the capacitance forming internal electrode is not disposed is relatively high, and the mechanical strength of the dielectric element body Tends to decrease. However, if the configuration as described above is employed, the DC resistance reducing internal electrodes 3 (B) and 4 (B) are arranged in the outer layer portion of the dielectric body 2a. Strength can be improved.

[第3の実施形態]
この発明の第3の実施形態が図8および図9に示されている。図8および図9は、それぞれ、図4および図5に対応する図である。図8および図9において、図4および図5に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
[Third Embodiment]
A third embodiment of the invention is shown in FIGS. 8 and 9 correspond to FIGS. 4 and 5, respectively. 8 and 9, elements corresponding to those shown in FIGS. 4 and 5 are denoted by the same reference numerals, and redundant description is omitted.

第3の実施形態による貫通型コンデンサ1bの誘電体素体2bにおいて、図4および図5に示した補助電極27〜30を備えていない。   The dielectric body 2b of the feedthrough capacitor 1b according to the third embodiment does not include the auxiliary electrodes 27 to 30 shown in FIGS.

[第4の実施形態]
この発明の第4の実施形態が図10および図11に示されている。図10および図11は、それぞれ、図4および図5に対応する図である。図10および図11において、図4および図5に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
[Fourth Embodiment]
A fourth embodiment of the invention is shown in FIGS. 10 and 11 correspond to FIGS. 4 and 5, respectively. 10 and 11, elements corresponding to those shown in FIGS. 4 and 5 are denoted by the same reference numerals, and redundant description is omitted.

第4の実施形態による貫通型コンデンサ1cでは、容量形成部24が連続積層部25および26のいずれよりも誘電体素体2cの第1の主面11側に偏って位置されている。この構成では、誘電体素体2cの第1の主面11を回路基板等に向けて実装すれば、回路基板等上の実装ランドから流れる電流の経路を短くすることができるため、等価直列インダクタンス(ESL)を下げることができる。   In the feedthrough capacitor 1c according to the fourth embodiment, the capacitance forming portion 24 is positioned more biased toward the first main surface 11 side of the dielectric body 2c than either of the continuous laminated portions 25 and 26. In this configuration, if the first main surface 11 of the dielectric body 2c is mounted on the circuit board or the like, the path of the current flowing from the mounting land on the circuit board or the like can be shortened. (ESL) can be lowered.

第4の実施形態の変形例として、容量形成部24が連続積層部25および26のいずれよりも誘電体素体2cの第2の主面12側に偏って位置されていてもよい。   As a modification of the fourth embodiment, the capacitance forming unit 24 may be positioned more biased toward the second main surface 12 side of the dielectric body 2 c than any of the continuous stacked units 25 and 26.

[第5の実施形態]
この発明の第5の実施形態が図12および図13に示されている。図12および図13は、それぞれ、図4および図5に対応する図である。図12および図13において、図4および図5に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
[Fifth Embodiment]
A fifth embodiment of the invention is shown in FIGS. 12 and 13 correspond to FIGS. 4 and 5, respectively. 12 and 13, elements corresponding to those shown in FIGS. 4 and 5 are denoted by the same reference numerals, and redundant description is omitted.

第5の実施形態による貫通型コンデンサ1dでは、容量形成部24が、誘電体素体2dの積層方向における中央部に配置され、それを積層方向における両端部から挟むように、第1および第2の連続積層部25および26が配置されている。   In the feedthrough capacitor 1d according to the fifth embodiment, the capacitance forming portion 24 is disposed at the center portion in the stacking direction of the dielectric body 2d, and is sandwiched from both ends in the stacking direction. The continuous laminated portions 25 and 26 are arranged.

この実施形態によれば、前述した第2の実施形態の場合と同様、容量形成用内部電極3(A)および4(A)の露出部が酸化されることによって、外部電極5〜8との電気的接触性が低下するといった事態を招きにくくすることができる。   According to this embodiment, as in the case of the second embodiment described above, the exposed portions of the capacitance forming internal electrodes 3 (A) and 4 (A) are oxidized, so that the external electrodes 5 to 8 are connected. It is possible to make it difficult to cause a situation where the electrical contact property is lowered.

[第6の実施形態]
この発明の第6の実施形態が図14ないし図16に示されている。図14は、第6の実施形態による貫通型コンデンサ1eの外観を示す平面図であり、図15および図16は、それぞれ、図2および図3に対応する図である。図14ないし図16において、図1ないし図3に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
[Sixth Embodiment]
A sixth embodiment of the present invention is shown in FIGS. FIG. 14 is a plan view showing the appearance of the feedthrough capacitor 1e according to the sixth embodiment, and FIGS. 15 and 16 are views corresponding to FIGS. 2 and 3, respectively. 14 to 16, elements corresponding to those shown in FIGS. 1 to 3 are denoted by the same reference numerals, and redundant description is omitted.

第6の実施形態による貫通型コンデンサ1eでは、まず、図14に示すように、第1ないし第4の外部電極5〜8の位置関係が、第1の実施形態の場合と異なっている。すなわち、第1および第4の外部電極5および8が、それぞれ、誘電体素体2eの第1の端面15上および第2の側面14上に位置されることは、第1の実施形態の場合と同様であるが、第2の外部電極6が第1の側面13上に位置され、第3の外部電極7が第2の端面16上に位置される。   In the feedthrough capacitor 1e according to the sixth embodiment, first, as shown in FIG. 14, the positional relationship between the first to fourth external electrodes 5 to 8 is different from that in the first embodiment. That is, in the case of the first embodiment, the first and fourth external electrodes 5 and 8 are positioned on the first end face 15 and the second side face 14 of the dielectric element body 2e, respectively. , But the second external electrode 6 is positioned on the first side surface 13 and the third external electrode 7 is positioned on the second end surface 16.

上記のような外部電極5〜8の配置の結果、第1および第2の内部電極3および4の各形状は、第1の実施形態の場合と比べて、以下のように変更されている。   As a result of the arrangement of the external electrodes 5 to 8 as described above, the shapes of the first and second internal electrodes 3 and 4 are changed as follows as compared with the case of the first embodiment.

第1の内部電極3は、図15に示すように、誘電体素体2eの第1の端面15と第1の側面13との間にわたって延び、その中央部にあたる主要部18と、第1および第2の外部電極5および6にそれぞれ電気的に接続されるように第1の端面15および第1の側面13にまで引き出された第1および第2の引出し部19および20とを有する。   As shown in FIG. 15, the first inner electrode 3 extends between the first end face 15 and the first side face 13 of the dielectric element body 2e, and includes a main part 18 corresponding to the central part thereof, First and second lead portions 19 and 20 led out to the first end face 15 and the first side face 13 so as to be electrically connected to the second external electrodes 5 and 6, respectively.

第2の内部電極4は、図16に示すように、誘電体素体2eの第2の端面16と第2の側面14との間にわたって延び、その中央部にあたる主要部21と、第3および第4の外部電極7および8にそれぞれ電気的に接続されるように第2の端面16および第2の側面14にまで引き出された第3および第4の引出し部22および23とを有する。   As shown in FIG. 16, the second inner electrode 4 extends between the second end face 16 and the second side face 14 of the dielectric element body 2e, and has a main part 21 corresponding to the center thereof, Third and fourth lead portions 22 and 23 led to the second end face 16 and the second side face 14 so as to be electrically connected to the fourth external electrodes 7 and 8, respectively.

[第7の実施形態]
この発明の第7の実施形態が図17ないし図19に示されている。図17は、第7の実施形態による貫通型コンデンサ1fの外観を示す平面図であり、図18および図19は、それぞれ、図2および図3に対応する図である。図17ないし図19において、図1ないし図3に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
[Seventh Embodiment]
A seventh embodiment of the present invention is shown in FIGS. FIG. 17 is a plan view showing an appearance of the feedthrough capacitor 1f according to the seventh embodiment, and FIGS. 18 and 19 are views corresponding to FIGS. 2 and 3, respectively. 17 to 19, elements corresponding to those shown in FIGS. 1 to 3 are denoted by the same reference numerals, and redundant description is omitted.

第7の実施形態による貫通型コンデンサ1fについても、第6の実施形態の場合と同様、第1ないし第4の外部電極5〜8の位置関係が、第1の実施形態の場合と異なっている。すなわち、図17に示すように、第1の外部電極5が第1の側面13と第1の端面15とが交差する第1の角部31上に配置され、第2の外部電極6が第2の側面14と第2の端面16とが交差する第2の角部32上に配置され、第3の外部電極7が第2の側面14と第1の端面15とが交差する第3の角部33上に配置され、第4の外部電極8が第1の側面13と第2の端面16とが交差する第4の角部34上に配置される。   Also in the feedthrough capacitor 1f according to the seventh embodiment, as in the case of the sixth embodiment, the positional relationship between the first to fourth external electrodes 5 to 8 is different from that of the first embodiment. . That is, as shown in FIG. 17, the first external electrode 5 is disposed on the first corner 31 where the first side surface 13 and the first end surface 15 intersect, and the second external electrode 6 is the first external electrode 6. The second side face 14 and the second end face 16 are arranged on the second corner 32, and the third external electrode 7 is formed by the third side face 14 and the first end face 15 intersecting with each other. The fourth external electrode 8 is disposed on the corner portion 33, and is disposed on the fourth corner portion 34 where the first side surface 13 and the second end surface 16 intersect.

上記のような外部電極5〜8の配置の結果、第1および第2の内部電極3および4の各形状は、第1の実施形態の場合と比べて、以下のように変更されている。   As a result of the arrangement of the external electrodes 5 to 8 as described above, the shapes of the first and second internal electrodes 3 and 4 are changed as follows as compared with the case of the first embodiment.

第1の内部電極3は、図18に示すように、誘電体素体2fの第1の角部31と第2の角部32との間にわたって対角線方向に延び、その中央部にあたる主要部18と、第1および第2の外部電極5および6にそれぞれ電気的に接続されるように第1の角部31および第2の角部32にまで引き出された第1および第2の引出し部19および20とを有する。   As shown in FIG. 18, the first inner electrode 3 extends diagonally between the first corner portion 31 and the second corner portion 32 of the dielectric body 2f, and the main portion 18 corresponding to the center portion thereof. The first and second lead portions 19 drawn out to the first corner portion 31 and the second corner portion 32 so as to be electrically connected to the first and second outer electrodes 5 and 6, respectively. And 20.

第2の内部電極4は、図19に示すように、誘電体素体2fの第3の角部33と第4の角部34との間にわたって対角線方向に延び、その中央部にあたる主要部21と、第3および第4の外部電極7および8にそれぞれ電気的に接続されるように第3の角部33および第4の角部34にまで引き出された第3および第4の引出し部22および23とを有する。   As shown in FIG. 19, the second internal electrode 4 extends diagonally between the third corner portion 33 and the fourth corner portion 34 of the dielectric element body 2f, and is a main portion 21 corresponding to the center portion thereof. And the third and fourth lead portions 22 drawn out to the third corner portion 33 and the fourth corner portion 34 so as to be electrically connected to the third and fourth outer electrodes 7 and 8, respectively. And 23.

第6および第7の実施形態は、誘電体素体2fの外表面上での第1ないし第4の外部電極5〜8の各位置は問わないことを明示する意義がある。   The sixth and seventh embodiments have a significance of clearly indicating that the positions of the first to fourth external electrodes 5 to 8 on the outer surface of the dielectric body 2f are not limited.

[第8の実施形態]
この発明の第8の実施形態が図20ないし図24に示されている。図20は図1に対応し、図21は図2に対応し、図22は図3に対応し、図23は図4に対応し、図24は図5に対応する。図20ないし図24において、図1ないし図5に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
[Eighth Embodiment]
An eighth embodiment of the invention is shown in FIGS. 20 corresponds to FIG. 1, FIG. 21 corresponds to FIG. 2, FIG. 22 corresponds to FIG. 3, FIG. 23 corresponds to FIG. 20 to 24, elements corresponding to those shown in FIGS. 1 to 5 are denoted by the same reference numerals, and redundant description is omitted.

第8の実施形態による貫通型コンデンサ1gでは、誘電体素体2gを平面方向で見たとき、長手方向に延びる面を端面15および16と呼び、端面15および16に直交する方向に延びる面を側面13および14と呼ぶことにする。   In the feedthrough capacitor 1g according to the eighth embodiment, when the dielectric body 2g is viewed in a planar direction, the surfaces extending in the longitudinal direction are referred to as end surfaces 15 and 16, and the surfaces extending in the direction perpendicular to the end surfaces 15 and 16 are referred to. These will be referred to as side surfaces 13 and 14.

第8の実施形態による貫通型コンデンサ1gは、図20に示すように、誘電体素体2gの第1および第2の端面15および16上にそれぞれ形成される第1および第2の外部電極5および6の各々の数が、複数個、たとえば4個であることを特徴としている。   As shown in FIG. 20, the feedthrough capacitor 1g according to the eighth embodiment includes first and second external electrodes 5 formed on first and second end faces 15 and 16 of a dielectric body 2g, respectively. And 6 is a plurality, for example, four.

そのため、図21に示すように、4個の第1の内部電極3が並列して設けられる。4個の第1の内部電極3は、各4個の第1および第2の外部電極5および6にそれぞれ電気的に接続される。   Therefore, as shown in FIG. 21, the four first internal electrodes 3 are provided in parallel. The four first inner electrodes 3 are electrically connected to the four first and second outer electrodes 5 and 6, respectively.

第8の実施形態の本質的な特徴ではないが、第3および第4の外部電極7および8は、それぞれ、誘電体素体2gの第1および第2の側面13および14を全面覆うのではなく、幅方向中央部のみを覆うように形成されている。また、第2の内部電極4の引出し部22および23は、主要部21に比べて、幅が狭くされる。   Although not an essential feature of the eighth embodiment, the third and fourth external electrodes 7 and 8 respectively cover the first and second side surfaces 13 and 14 of the dielectric body 2g. It is formed so as to cover only the central portion in the width direction. Further, the lead portions 22 and 23 of the second internal electrode 4 are narrower than the main portion 21.

1,1a,1b,1c,1d,1e,1f,1g 貫通型コンデンサ
2,2a,2b,2c,2d,2e,2f,2g 誘電体素体
3 第1の内部電極
3(A) 第1の容量形成用内部電極
3(B) 第1の直流抵抗低減用内部電極
4 第2の内部電極
4(A) 第2の容量形成用内部電極
4(B) 第2の直流抵抗低減用内部電極
5 第1の外部電極
6 第2の外部電極
7 第3の外部電極
8 第4の外部電極
11,12 主面
13,14 側面
15,16 端面
17 誘電体層
18,21 主要部
19,20,22,23 引出し部
24 容量形成部
25,26 連続積層部
27〜30 補助電極
1, 1a, 1b, 1c, 1d, 1e, 1f, 1g Feedthrough capacitor 2, 2a, 2b, 2c, 2d, 2e, 2f, 2g Dielectric body 3 First internal electrode 3 (A) First Capacitance formation internal electrode 3 (B) First direct current resistance reduction internal electrode 4 Second internal electrode 4 (A) Second capacitance formation internal electrode 4 (B) Second direct current resistance reduction internal electrode 5 First external electrode 6 Second external electrode 7 Third external electrode 8 Fourth external electrode 11, 12 Main surface 13, 14 Side surface 15, 16 End surface 17 Dielectric layer 18, 21 Main portion 19, 20, 22 , 23 Lead-out part 24 Capacitance forming part 25, 26 Continuous lamination part 27-30

Claims (13)

互いに対向する第1および第2の主面、互いに対向する第1および第2の側面ならびに互いに対向する第1および第2の端面からなる外表面を有する、誘電体素体と、
前記誘電体素体の前記外表面上に、互いに分離して形成された、第1ないし第4の外部電極と、
前記誘電体素体の内部に配置され、主要部と前記第1および第2の外部電極にそれぞれ電気的に接続されるように前記外表面にまで引き出された第1および第2の引出し部とを有する、複数の第1の内部電極と、
前記誘電体素体の内部に配置され、主要部と前記第3および第4の外部電極にそれぞれ電気的に接続されるように前記外表面にまで引き出された第3および第4の引出し部とを有する、複数の第2の内部電極と、
を備え、
前記第1の内部電極は、前記第2の内部電極と対向して静電容量を形成する第1の容量形成用内部電極と、前記第2の内部電極と対向しない第1の直流抵抗低減用内部電極とを有し、
前記第2の内部電極は、前記第1の内部電極と対向して静電容量を形成する第2の容量形成用内部電極と、前記第1の内部電極と対向しない第2の直流抵抗低減用内部電極とを有する、
貫通型コンデンサ。
A dielectric element body having first and second main surfaces facing each other, first and second side surfaces facing each other and first and second end surfaces facing each other;
First to fourth external electrodes formed separately from each other on the outer surface of the dielectric body;
First and second lead portions disposed inside the dielectric body and drawn to the outer surface so as to be electrically connected to the main portion and the first and second external electrodes, respectively. A plurality of first internal electrodes,
Third and fourth lead portions arranged inside the dielectric element body and led to the outer surface so as to be electrically connected to the main portion and the third and fourth external electrodes, respectively. A plurality of second internal electrodes,
With
The first internal electrode includes a first capacitance forming internal electrode that forms a capacitance opposite to the second internal electrode, and a first direct current resistance reducing electrode that does not face the second internal electrode. An internal electrode,
The second internal electrode includes a second capacitance forming internal electrode that forms a capacitance opposite to the first internal electrode, and a second direct current resistance reduction that does not face the first internal electrode. With internal electrodes,
Feedthrough capacitor.
互いに対向する第1および第2の主面、互いに対向する第1および第2の側面ならびに互いに対向する第1および第2の端面からなる外表面を有する、誘電体素体と、
前記誘電体素体の前記外表面上に、互いに分離して形成された、第1ないし第4の外部電極と、
前記誘電体素体の内部に配置され、主要部と前記第1および第2の外部電極にそれぞれ電気的に接続されるように前記外表面にまで引き出された第1および第2の引出し部とを有する、複数の第1の内部電極と、
前記誘電体素体の内部に配置され、主要部と前記第3および第4の外部電極にそれぞれ電気的に接続されるように前記外表面にまで引き出された第3および第4の引出し部とを有する、複数の第2の内部電極と、
を備え、
前記誘電体素体には、
前記第1の内部電極と前記第2の内部電極とが対向して静電容量を形成している、容量形成部と、
前記第1の内部電極が連続して積層され、連続して積層された前記第1の内部電極のうちの少なくとも1つは前記第2の内部電極と対向しない状態にある、第1の連続積層部と、
前記第2の内部電極が連続して積層され、連続して積層された前記第2の内部電極のうちの少なくとも1つは前記第1の内部電極と対向しない状態にある、第2の連続積層部と、
が形成されている、貫通型コンデンサ。
A dielectric element body having first and second main surfaces facing each other, first and second side surfaces facing each other and first and second end surfaces facing each other;
First to fourth external electrodes formed separately from each other on the outer surface of the dielectric body;
First and second lead portions disposed inside the dielectric body and drawn to the outer surface so as to be electrically connected to the main portion and the first and second external electrodes, respectively. A plurality of first internal electrodes,
Third and fourth lead portions arranged inside the dielectric element body and led to the outer surface so as to be electrically connected to the main portion and the third and fourth external electrodes, respectively. A plurality of second internal electrodes,
With
In the dielectric body,
A capacitance forming portion in which the first internal electrode and the second internal electrode face each other to form a capacitance;
The first continuous stack, wherein the first internal electrodes are continuously stacked, and at least one of the continuously stacked first internal electrodes is not opposed to the second internal electrode. And
The second continuous stack, in which the second internal electrodes are continuously stacked, and at least one of the continuously stacked second internal electrodes is not opposed to the first internal electrode. And
Is a feedthrough capacitor.
前記複数の第1の内部電極が与える直流抵抗と前記複数の第2の内部電極が与える直流抵抗とは互いに異なる、請求項1または2に記載の貫通型コンデンサ。   3. The feedthrough capacitor according to claim 1, wherein a DC resistance provided by the plurality of first internal electrodes and a DC resistance provided by the plurality of second internal electrodes are different from each other. 前記複数の第1の内部電極が与える直流抵抗と前記複数の第2の内部電極が与える直流抵抗とは互いにほぼ同じである、請求項1または2に記載の貫通型コンデンサ。   3. The feedthrough capacitor according to claim 1, wherein a DC resistance provided by the plurality of first internal electrodes and a DC resistance provided by the plurality of second internal electrodes are substantially the same. 前記第1および第2の内部電極のうちのいずれか一方は、いずれか他方に比べて、前記引出し部の幅が狭いが、厚みが厚い、請求項1ないし4のいずれかに記載の貫通型コンデンサ。   5. The through type according to claim 1, wherein one of the first and second internal electrodes has a narrower width but a larger thickness than the other. Capacitor. 前記第1および第2の内部電極のうちのいずれか一方は、いずれか他方に比べて、一方の前記引出し部の前記外表面上での位置から他方の前記引出し部の前記外表面上での位置までの内部電極上での最短距離が長いが、前記引出し部の幅が広い、請求項1ないし4のいずれかに記載の貫通型コンデンサ。   Either one of the first and second internal electrodes has a position on the outer surface of the other lead portion from a position on the outer surface of the one lead portion compared to the other. The feedthrough capacitor according to claim 1, wherein the shortest distance on the internal electrode to the position is long, but the width of the lead-out portion is wide. 前記第1および第2の内部電極のうちのいずれか一方は、いずれか他方に比べて、前記引出し部の幅が狭いが、積層枚数が多い、請求項1ないし4のいずれかに記載の貫通型コンデンサ。   5. The penetration according to claim 1, wherein either one of the first and second internal electrodes has a narrower width of the lead-out portion than the other, but has a larger number of stacked layers. Type capacitor. 前記第1および第2の内部電極のうちのいずれか一方は、いずれか他方に比べて、一方の前記引出し部の前記外表面上での位置から他方の前記引出し部の前記外表面上での位置までの内部電極上での最短距離が長いが、積層枚数が多い、請求項1ないし4のいずれかに記載の貫通型コンデンサ。   Either one of the first and second internal electrodes has a position on the outer surface of the other lead portion from a position on the outer surface of the one lead portion compared to the other. 5. The feedthrough capacitor according to claim 1, wherein the shortest distance on the internal electrode to the position is long, but the number of stacked layers is large. 前記第1および第2の内部電極の積層方向における最も外側には、前記直流抵抗低減用内部電極が位置する、請求項1に記載の貫通型コンデンサ。   2. The feedthrough capacitor according to claim 1, wherein the DC resistance reducing internal electrode is located on the outermost side in the stacking direction of the first and second internal electrodes. 前記容量形成部は、前記第1および第2の連続積層部よりも前記誘電体素体の前記第1の主面側に偏って位置されているものを含む、請求項2に記載の貫通型コンデンサ。   3. The through type according to claim 2, wherein the capacitance forming portion includes a portion that is biased toward the first main surface side of the dielectric element body with respect to the first and second continuous stacked portions. Capacitor. 前記容量形成部は、前記第1および第2の連続積層部よりも前記誘電体素体の前記第2の主面側に偏って位置されているものをさらに含む、請求項10に記載の貫通型コンデンサ。   11. The penetration according to claim 10, wherein the capacitance forming portion further includes a portion that is located closer to the second main surface side of the dielectric body than the first and second continuous stacked portions. Type capacitor. 前記第1の連続積層部は、前記第1の内部電極を3枚以上有し、前記第2の連続積層部は、前記第2の内部電極を3枚以上有する、請求項2に記載の貫通型コンデンサ。   3. The penetration according to claim 2, wherein the first continuous laminated portion has three or more first internal electrodes, and the second continuous laminated portion has three or more second internal electrodes. Type capacitor. 前記第1および第2の内部電極の各々と同一平面上において、前記第1および第2の内部電極の各々と分離し、かつ前記外表面にまで引き出された状態で形成される、補助電極をさらに備える、請求項1ないし12のいずれかに記載の貫通型コンデンサ。   An auxiliary electrode formed on the same plane as each of the first and second internal electrodes, separated from each of the first and second internal electrodes and drawn to the outer surface. The feedthrough capacitor according to any one of claims 1 to 12, further comprising:
JP2013057431A 2013-03-20 2013-03-20 Feedthrough capacitor Active JP6111768B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013057431A JP6111768B2 (en) 2013-03-20 2013-03-20 Feedthrough capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013057431A JP6111768B2 (en) 2013-03-20 2013-03-20 Feedthrough capacitor

Publications (2)

Publication Number Publication Date
JP2014183241A true JP2014183241A (en) 2014-09-29
JP6111768B2 JP6111768B2 (en) 2017-04-12

Family

ID=51701647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013057431A Active JP6111768B2 (en) 2013-03-20 2013-03-20 Feedthrough capacitor

Country Status (1)

Country Link
JP (1) JP6111768B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018163934A (en) * 2017-03-24 2018-10-18 Tdk株式会社 Feedthrough capacitor
KR20200053405A (en) * 2018-11-08 2020-05-18 가부시키가이샤 무라타 세이사쿠쇼 Multilayer ceramic capacitor
US11587730B2 (en) 2020-08-28 2023-02-21 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US11636977B2 (en) 2020-08-28 2023-04-25 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
WO2024018719A1 (en) * 2022-07-22 2024-01-25 株式会社村田製作所 Layered ceramic electronic component

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0432214A (en) * 1990-05-28 1992-02-04 Marcon Electron Co Ltd Laminated ceramic capacitor
JPH11251178A (en) * 1998-03-04 1999-09-17 Taiyo Yuden Co Ltd Four-terminal multilayer capacitor
JP2001028318A (en) * 1999-05-10 2001-01-30 Murata Mfg Co Ltd Multilayer capacitor, electronic device and high- frequency circuit using the capacitor
JP2009218363A (en) * 2008-03-10 2009-09-24 Tdk Corp Feedthrough multilayer capacitor
JP2010080745A (en) * 2008-09-26 2010-04-08 Tdk Corp Method for manufacturing feedthrough capacitor
JP2011054864A (en) * 2009-09-04 2011-03-17 Murata Mfg Co Ltd Capacitor mounting structure
JP2012221993A (en) * 2011-04-04 2012-11-12 Tdk Corp Through-type multilayer capacitor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0432214A (en) * 1990-05-28 1992-02-04 Marcon Electron Co Ltd Laminated ceramic capacitor
JPH11251178A (en) * 1998-03-04 1999-09-17 Taiyo Yuden Co Ltd Four-terminal multilayer capacitor
JP2001028318A (en) * 1999-05-10 2001-01-30 Murata Mfg Co Ltd Multilayer capacitor, electronic device and high- frequency circuit using the capacitor
JP2009218363A (en) * 2008-03-10 2009-09-24 Tdk Corp Feedthrough multilayer capacitor
JP2010080745A (en) * 2008-09-26 2010-04-08 Tdk Corp Method for manufacturing feedthrough capacitor
JP2011054864A (en) * 2009-09-04 2011-03-17 Murata Mfg Co Ltd Capacitor mounting structure
JP2012221993A (en) * 2011-04-04 2012-11-12 Tdk Corp Through-type multilayer capacitor

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018163934A (en) * 2017-03-24 2018-10-18 Tdk株式会社 Feedthrough capacitor
KR20200053405A (en) * 2018-11-08 2020-05-18 가부시키가이샤 무라타 세이사쿠쇼 Multilayer ceramic capacitor
JP2020077793A (en) * 2018-11-08 2020-05-21 株式会社村田製作所 Laminated ceramic capacitor
KR102403430B1 (en) * 2018-11-08 2022-05-30 가부시키가이샤 무라타 세이사쿠쇼 Multilayer ceramic capacitor
US11462359B2 (en) 2018-11-08 2022-10-04 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US11587730B2 (en) 2020-08-28 2023-02-21 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US11636977B2 (en) 2020-08-28 2023-04-25 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US20230207198A1 (en) * 2020-08-28 2023-06-29 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US11862398B2 (en) * 2020-08-28 2024-01-02 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
WO2024018719A1 (en) * 2022-07-22 2024-01-25 株式会社村田製作所 Layered ceramic electronic component

Also Published As

Publication number Publication date
JP6111768B2 (en) 2017-04-12

Similar Documents

Publication Publication Date Title
JP4374041B2 (en) Multilayer capacitor
JP4299258B2 (en) Multilayer capacitor
JP4086086B2 (en) Multilayer capacitor and its mounting structure
JP4924490B2 (en) Feed-through multilayer capacitor
JP4450084B2 (en) Multilayer capacitor and multilayer capacitor mounting structure
WO2006067939A1 (en) Multilayer capacitor and mounting structure of same
JP6111768B2 (en) Feedthrough capacitor
JP2006203168A (en) Laminated capacitor and packaging structure thereof
JP4513855B2 (en) Multilayer capacitor
JP2016149426A (en) Stack penetration capacitor
KR101051620B1 (en) Multilayer capacitor
JP3832504B2 (en) Multilayer capacitor and its mounting structure
JP5120426B2 (en) Multilayer feedthrough capacitor and multilayer feedthrough capacitor mounting structure
JP6201477B2 (en) Multilayer capacitor
JP2021022722A (en) Multilayer capacitor and substrate including the same mounted thereon
JP6273672B2 (en) Multilayer feedthrough capacitor
JP4961818B2 (en) Multilayer capacitor
JP6459717B2 (en) Multilayer ceramic capacitor
JP4096993B2 (en) Multilayer capacitor and its mounting structure
JP2017139403A (en) Multilayer penetration capacitor and electronic component device
JP3998033B2 (en) Multilayer capacitor and its mounting structure
JP5304869B2 (en) Feed-through multilayer capacitor
JP2021015962A (en) Multilayer capacitor and mounting board thereof
JP2016136562A (en) Multilayer capacitor
JP2024051994A (en) Electronic Components

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170227

R150 Certificate of patent or registration of utility model

Ref document number: 6111768

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150