JP2014168153A

JP2014168153A - 撮像装置

Info

Publication number: JP2014168153A
Application number: JP2013039240A
Authority: JP
Inventors: Hiroya Sugawara; 広也菅原
Original assignee: Sigma Corp
Current assignee: Sigma Corp
Priority date: 2013-02-28
Filing date: 2013-02-28
Publication date: 2014-09-11

Abstract

【課題】撮影画像データに生じるノイズを低減しつつ、消費電力を減らすことが可能な撮像装置を提供する。
【解決手段】
イメージセンサ給電用の第１の給電系統において、バッテリ電圧はＬＤＯを介して第１のＦＥＴのドレイン端子に給電されてソース端子からイメージセンサに給電され、ＣＰＵ給電用の第２の給電系統において、バッテリ電圧はＣＰＵと第２のＦＥＴのドレイン端子とに給電されてソース端子からイメージセンサに給電され、ＣＰＵの第１の端子はＬＤＯのイネーブル端子と第１のＦＥＴのゲート端子とに接続され、第１の端子と第１のＦＥＴのゲート端子との間には第１の遅延回路が接続され、第２の端子は第２のＦＥＴのゲート端子に接続され、ＣＰＵは第１及び第２の端子を制御して第１及び第２のＦＥＴのスイッチングを行い、第１及び第２のＦＥＴのいずれか一方から出力された電源をイメージセンサに給電する
ことを特徴とする撮像装置。
【選択図】図１

Description

本発明は、ＣＣＤやＣＭＯＳセンサから成るイメージセンサを有し、ライブビュー動作が可能な撮像装置に関する。

従来より、ＣＣＤやＣＭＯＳセンサから成るイメージセンサを搭載した、デジタルスチルカメラやデジタルビデオカメラ等の撮像装置が知られている。これらの撮像装置は、特殊用途のものに限らず、一般に販売されているものも更なる高画質が要求されており、実装されるイメージセンサの高画素化によりその要求に応えた製品が数多く販売されている。

高画質な画像を得るためにはイメージセンサの高画素化以外にも、取得された撮影画像データにおけるノイズを低減させる方法も有効である。画像データには種々のノイズが発生しているが、それらの内の一つとしてイメージセンサを駆動するための電源電圧に生じる外乱ノイズや、主電源を同じとする他回路の駆動に付随するノイズがある。このノイズを低減するためにはその発生源である電源電圧の変動の抑制、もしくはノイズ発生源とのデカップリングなどが必要となる。

電圧変動を抑える方法として、従来よりＬＤＯ（ＬｏｗＤｒｏｐｏｕｔ）を用いる方法が利用されている。ＬＤＯとは、低ドロップアウトタイプのシリーズレギュレータの一種であり、入力電圧が変動しても電圧の変位を熱として消費し、負荷に一定の電圧が加わるよう調整することで安定化された出力電圧を発生することが可能な電源ＩＣである。このＬＤＯをイメージセンサの駆動電源に用いることにより、イメージセンサの駆動電圧の変動を抑えることができ、その結果、電圧変動に起因するノイズが低減された画像データを得ることができる。このＬＤＯを撮像装置内の電源回路に利用した例が特許文献１に開示されている。

撮影画像の高画質化を達成するために、高画素のイメージセンサや高性能な画像処理が必要となるため、１枚の写真撮影により消費される電力は増加する傾向にある。バッテリの容量に限りがある撮像装置にとっては、消費電力の増加は撮影可能枚数の減少に繋がってしまう。そのため、画質に対する要求の他に、撮像装置における電力消費量の低減についても要求がなされている。

撮像装置の中には、背面ＬＣＤ等の表示部に被写界のスルー画像を表示可能な、いわゆるライブビュー機能を搭載したものがあり、広く普及している。ライブビュー動作時にはイメージセンサはライブビュー用の画像を連続的に取得して所定の画像処理を施し、さらに取得した画像を表示部に表示する。そのため、撮影者がライブビュー画像を見ながらフレーミング等を行っている間にも多くの電力が消費されることとなり、撮影可能枚数の減少に繋がっていた。

このような問題点を解決するために、種々の技術が提案されている。例えば、特許文献２に開示の発明では、イメージセンサを有し、ライブビュー可能な撮像装置において、本撮影時の画像の画質を低減することなく、ライブビュー時の給電量を撮影画像取得時と比べて小さくすることで、消費電力を減らせるとしている。

特開２００８−０９８８１８号公報特開２００８−２１９３７２号公報

ところで、画像データのノイズ低減に有効なＬＤＯには消費電力が大きいという欠点がある。これは、前述したように電圧変動を熱として消費するためである。そのため、ライブビュー可能な撮像装置においてＬＤＯを用いて撮影画像のノイズ低減と画質向上を目指す場合、上記の特許文献２に開示の発明だけでは不十分であった。

すなわち、特許文献２に開示された発明はライブビュー動作時の給電量低減を目的とした発明であって、イメージセンサへの給電をＬＤＯを介して行う撮像装置を想定していない。そのため、ＬＤＯを実装した撮像装置に特許文献２に開示の発明を適用しても、依然としてＬＤＯ自体による電力消費の問題が残っていた。

本発明はこのような状況に鑑みてなされたものであり、撮影画像データに生じるノイズを低減しつつ、消費電力を減らすことが可能な撮像装置を提供することを目的とする。

上記目的を達成するために、本発明を実施の撮像装置は、イメージセンサ給電用の第１の給電系統において、バッテリ電圧はＬＤＯを介して第１のＦＥＴのドレイン端子に給電されてソース端子からイメージセンサに給電され、ＣＰＵ給電用の第２の給電系統において、バッテリ電圧はＣＰＵと第２のＦＥＴのドレイン端子とに給電されてソース端子からイメージセンサに給電され、ＣＰＵの第１の端子はＬＤＯのイネーブル端子と第１のＦＥＴのゲート端子とに接続され、第１の端子と第１のＦＥＴのゲート端子との間には第１の遅延回路が接続され、第２の端子は第２のＦＥＴのゲート端子に接続され、ＣＰＵは第１及び第２の端子を制御して第１及び第２のＦＥＴのスイッチングを行い、第１及び第２のＦＥＴのいずれか一方から出力された電源をイメージセンサに給電する
ことを特徴とする。

さらに本発明を実施の撮像装置は、上記発明において、ＣＰＵの第２の端子と第２のＦＥＴのゲート端子との間に第２の遅延回路が接続されることを特徴とする。

本発明を実施の撮像装置によれば、イメージセンサに給電する電源系統を適切に切り替えることによって、撮影画像データに生じるノイズを低減しつつ、ライブビュー動作時の消費電力を減らすことが可能となる。

本発明の一実施形態である撮像装置の主要な構成を示したブロック図である。図１に示した撮像装置の本撮影時及びライブビュー時の給電系統の切り替え処理に関するフローチャートである。

以下、添付の図面に従って、本発明を実施するための最良の形態について説明する。なお、この実施の形態により本発明が限定されるものではない。

図１に示すブロック図には、本発明の一実施形態である撮像装置において、イメージセンサへの給電系統の主要な構成が示されている。バッテリ１０１は、リチウムイオン２次電池等から成る、取り外し可能なバッテリであり、撮像装置の駆動に必要な全ての電力を供給する主電源を構成する。本実施形態におけるバッテリ１０１の電源電圧は４．２Ｖである。

イメージセンサ１０２は、ＣＣＤやＣＭＯＳセンサ等から成る撮像素子であり、被写体からの入射光を光電変換して撮影画像信号を出力する。出力された画像信号は不図示の画像処理部において所定の画像処理を施された後、画像データとして不図示のメモリ部に保存される。本実施形態におけるイメージセンサ１０２の定格電圧は３．３Ｖである。イメージセンサ１０２の前段にはローパスフィルタ１０３が設けられており、電源電圧中の高周波ノイズが除去されてイメージセンサ１０２に供給される。

第１のＤＣ−ＤＣコンバータ１１１は降圧用コンバータであり、バッテリ１０１からの電源が供給されている。この第１のＤＣ−ＤＣコンバータ１１１の作用によって電源電圧は４．２Ｖから３．７Ｖに降圧され、後段のＬＤＯ１１２に送られる。

ＬＤＯ１１２は低ドロップアウト（ＬｏｗＤｒｏｐｏｕｔ）タイプのシリーズレギュレータの一種であり、入力電圧が変動しても安定化された出力電圧を発生することが可能な電源ＩＣである。第１のＤＣ−ＤＣコンバータ１１１で降圧された電源はＬＤＯ１１２に供給され、ＬＤＯ１１２の作用により３．７Ｖから３．３Ｖに降圧されて出力される。

第１のＦＥＴ１１３はＬＤＯ１１２とローパスフィルタ１０３との間に接続された電界効果トランジスタであり、本実施形態の給電系統において整流及びスイッチング素子として機能する。第１のＤＣ−ＤＣコンバータ１１１とＬＤＯ１１２と第１のＦＥＴ１１３とで、イメージセンサ１０２の本撮影用給電系統を構成している。第１のＦＥＴ１１３の詳しい動作は後述する。

第２のＤＣ−ＤＣコンバータ１２１は降圧用コンバータであり、第１のＤＣ−ＤＣコンバータ１１１と同様にバッテリ１０１からの電源が供給されている。この第２のＤＣ−ＤＣコンバータ１２１の作用によって電源電圧は４．２Ｖから３．３Ｖに降圧され、後段の第２のＦＥＴ１２２とＣＰＵ１２３とに供給される。

第２のＦＥＴ１２２は第２のＤＣ−ＤＣコンバータ１２１とローパスフィルタ１０３との間に接続された電界効果トランジスタであり、第１のＦＥＴ１１３と同様に本実施形態の給電系統において整流及びスイッチング素子として機能する。第２のＤＣ−ＤＣコンバータ１２１と第２のＦＥＴ１２２とで、イメージセンサ１０２のライブビュー用給電系統を構成している。第２のＦＥＴ１２２の詳しい動作は後述する。

次に、これらの給電系統の制御について説明する。ＣＰＵ１２３は第２のＤＣ−ＤＣコンバータ１２１からの給電を受けて動作し、撮像装置全般の制御を行う。本図中では、ＣＰＵ１２３はＬＤＯ１１２、第１のＦＥＴ１１３、及び、第２のＦＥＴ１２２と電気的に接続されているが、この他にも不図示の画像処理部やレリーズボタン等の操作部材等とも接続されているものとする。

ＬＤＯ１１２のイネーブル端子はＣＰＵ１２３のＣＴＲＬ＿１端子と接続されている。ＣＰＵ１２３はこのＣＴＲＬ＿１端子の制御を行うことによって、ＬＤＯ１１２の駆動状態とスタンバイ状態との切り替えを行っている。

第１のＦＥＴ１１３及び第２のＦＥＴ１２２は、それぞれＣＰＵ１２３のＣＴＲＬ＿１端子及びＣＴＲＬ＿２端子と接続されている。ＣＰＵ１２３はこれらの端子の制御を行うことによって、第１のＦＥＴ１１３及び第２のＦＥＴ１２２のＯＮ／ＯＦＦ切り替えを行っている。この切り替え作用により、第１のＦＥＴ１１３と第２のＦＥＴ１２２の寄生ダイオードで構成されたＯＲ回路に対して、電圧降下を極小にして電源を供給することができる。

第１のＦＥＴ１１３では、Ｄ（ドレイン）端子にはＬＤＯ１１２の出力端子が接続されており、Ｇ（ゲート）端子にはＣＰＵ１２３のＣＴＲＬ＿１端子からの制御信号が入力されている。これにより、Ｓ（ソース）端子から出力される電源はＣＰＵ１２３からの制御信号によりＯＮ／ＯＦＦと切り替えられ、ＯＦＦ時には寄生ダイオードによる整流、ＯＮ時には極小の電圧降下で供給される。

第２のＦＥＴ１２２では、Ｄ（ドレイン）端子には第２のＤＣ−ＤＣコンバータ１２１からの出力電圧が入力され、Ｇ（ゲート）端子にはＣＰＵ１２３のＣＴＲＬ＿２端子からの制御信号が入力されている。これにより、Ｓ（ソース）端子から出力される電源はＣＰＵ１２３からの制御信号によりＯＮ／ＯＦＦと切り替えられ、ＯＦＦ時には寄生ダイオードによる整流、ＯＮ時には極小の電圧降下で供給される。

ＣＰＵ１２３の各端子と各ＦＥＴのＧ端子との間には、第１の遅延回路１１４及び第２の遅延回路１２４がそれぞれ挿入されている。この第１の遅延回路１１４の作用により、ＣＰＵ１２３のＣＴＲＬ＿１端子がＯＮされた後の、ＬＤＯ１１２と第１のＦＥＴ１１３の立ち上がりタイミングに所定の時間差が生じる。これにより、ＬＤＯ１１２よりも第１のＦＥＴ１１３の立ち上げが遅くなるので、第１のＦＥＴ１１３のＳ端子からＬＤＯ１１２への逆流を防止することができる。

第１の遅延回路１１４はこの他にも、イメージセンサ１０２への突入電流防止の効果も有している。すなわち、第１の遅延回路１１４の作用によって第１のＦＥＴ１１３のＧ端子の電圧を緩やかに変化させることで、第１のＦＥＴ１１３のＤ端子からイメージセンサ１０２に流れる電流の突入電流の発生を防止している。

また、第２の遅延回路１２４も同様に、第２のＦＥＴ１２２のＤ端子からイメージセンサ１０２に流れる電流の突入電流の発生を防止している。

次に、本実施形態の撮像装置の本撮影時及びライブビュー時の給電系統について説明する。図２は、本撮影時及びライブビュー時の給電系統の切り替え処理に関するフローチャートである。

まず、電源がＯＮ状態で通常の撮影待機状態にある撮像装置において、ＣＰＵ１２３は不図示のレリーズボタンの１ｓｔレリーズがＯＮされたかどうかを監視している（ステップＳ１０１）。本実施形態の撮像装置は、撮影待機状態においてはライブビュー画像を不図示の背面表示部に表示しているものとする。

このとき、ＣＰＵ１２３はＣＴＲＬ＿１端子を制御することによってＬＤＯ１１２及び第１のＦＥＴ１１３をＯＦＦとし、同時に、ＣＴＲＬ＿２端子を制御することによって第２のＦＥＴ１２２をＯＮとしている。従って、イメージセンサ１０２の給電系統として、第２のＤＣ−ＤＣコンバータ１２１と第２のＦＥＴ１２２とで構成されるライブビュー用給電系統が用いられる。

ライブビュー動作時は撮影者は撮影のためのフレーミング等にのみライブビュー画像を利用する。そのため、画像撮影時に比べて画像のノイズ対策の必要性は低く、ＬＤＯ１１２を用いて安定化された電流をイメージセンサ１０２に給電する必要はない。上述したようにＬＤＯ１１２は消費電力のロスが大きいので、ライブビュー動作時にＬＤＯ１１２をＯＦＦとすることによる消費電力低下の効果は大きい。

ステップＳ１０１において１ｓｔレリーズＯＮが検知されると、ＣＰＵ１２３はＣＴＲＬ＿１端子をＯＦＦからＯＮに切り替える（ステップＳ１０３）。これにより、まずＬＤＯ１１２の動作が開始され、次いで第１の遅延回路１１４の作用によって所定時間経過後に第１のＦＥＴ１１３がＯＮとなる。

本実施形態の撮像装置においては、第１の遅延回路１１４による遅延は１ｍｓｅｃとなるように設定されているが、もちろんこれに限られることはなく、その他の回路の特性に応じて適宜決定されるものである。

次にＣＰＵ１２３はＣＴＲＬ＿２端子をＯＮからＯＦＦに切り替える（ステップＳ１０５）。これにより、第２の遅延回路１２４の作用によって所定時間経過後に第２のＦＥＴ１２２がＯＦＦとなる。その際、イメージセンサ１０２側への電源供給は、第１のＦＥＴ１１３と第２のＦＥＴ１２２の電位差上の関係から、第１のＦＥＴ１１３が支配的となる。

本実施形態の撮像装置においては、第２の遅延回路１２４による遅延は１ｍｓｅｃとなるように設定されているが、もちろんこれに限られることはなく、その他の回路の特性に応じて適宜決定されるものである。

この結果、１ｓｔレリーズがＯＮされると、イメージセンサ１０２に供給される電流が、第２のＦＥＴ１２２のみを介したライブビュー用給電系統から、ＬＤＯ１１２及び第１のＦＥＴ１１３を介した本撮影用給電系統に切り替えられる。なお、これらの切り替えが行われる前若しくは後に、ＣＰＵ１２３は公知のＡＥ処理及び／又はＡＦ処理を行ってもよい。

次にＣＰＵ１２３は不図示のレリーズボタンの２ｎｄレリーズがＯＮされたかどうかを監視する（ステップＳ１０７）。所定時間内に２ｎｄレリーズのＯＮが検知されない場合、ステップＳ１０１に戻り再度１ｓｔレリーズの検知を監視する。一方、所定時間内に２ｎｄレリーズのＯＮが検知された場合には、ステップＳ１０９においてＣＰＵ１２３は公知の撮像処理を行う。これにより、所定の露光時間だけ露光されたイメージセンサ１０２から画像データが出力され、不図示の画像処理部において所定の画像処理が行われた後、不図示のメモリ部に送られ保存される。

この撮像処理においてイメージセンサ１０２の駆動のための電源はＬＤＯ１１２を介する本撮影用給電系統が用いられるので、イメージセンサ１０２には電圧変動の少ない安定化された電源が供給される。そのため、イメージセンサ１０２から出力される画像データでは電圧変動に起因するノイズは大幅に低減される。また、上述したようにＬＤＯ１１２は消費電力のロスが大きいが、撮像処理を行う限られた時間内でのみ動作されるので、電力消費の無駄が抑えられる。

撮像処理が終了すると、ＣＰＵ１２３は１ｓｔレリーズ及び２ｎｄレリーズがＯＦＦされたかどうかを監視する（ステップＳ１１１）。１ｓｔレリーズ及び２ｎｄレリーズのＯＦＦが検知されると、ＣＰＵ１２３はイメージセンサ１０２に給電する電源系統の切り替えを行う。

すなわち、ＣＰＵ１２３はＣＴＲＬ＿２端子をＯＦＦからＯＮに切り替える（ステップＳ１１３）。これにより、第２の遅延回路１２４の作用によって所定時間経過後に第２のＦＥＴ１２２がＯＮとなる。

次にＣＰＵ１２３はＣＴＲＬ＿１端子をＯＮからＯＦＦに切り替える（ステップＳ１１５）。これにより、まずＬＤＯ１１２の動作が停止され、次いで第１の遅延回路１１４の作用によって所定時間経過後に第１のＦＥＴ１１３がＯＦＦとなる。

この結果、１ｓｔレリーズ及び２ｎｄレリーズがＯＦＦされると、イメージセンサ１０２に供給される電流が本撮影用給電系統からライブビュー用給電系統に切り替えられ、撮像装置は撮影待機状態に復帰する。

上述した実施例では、本撮影用給電系統は特許請求の範囲に記載の第１の給電系統に相当し、ライブビュー用給電系統は特許請求の範囲に記載の第２の給電系統に相当する。

なお、上述した実施形態の撮像装置において、第１のＤＣ−ＤＣコンバータ１１１の立ち上げ時間（１０ｍｓｅｃ程度）が気にならない程度にＣＴＲＬ＿１端子側のターンオフの期間を設けることが可能な場合、ＣＴＲＬ＿１端子でＬＤＯ１１２及び第１のＦＥＴ１１３だけでなく第１のＤＣ−ＤＣコンバータ１１１もスタンバイ状態とすることができ、より低消費電力化に寄与することができる。

以上で説明したように、本発明に記載の撮像装置によれば、イメージセンサに給電する電源系統を適切に切り替えることによって、撮影画像データに生じるノイズを低減しつつ、ライブビュー動作時の消費電力を減らすことが可能となる。

１０１バッテリ、１０２イメージセンサ、１０３ローパスフィルタ、１１１第１のＤＣ−ＤＣコンバータ、１１２ＬＤＯ、１１３第１のＦＥＴ、１１４第１の遅延回路、１２１第２のＤＣ−ＤＣコンバータ、１２２第２のＦＥＴ、１２３ＣＰＵ、１２４第２の遅延回路

Claims

イメージセンサと、
ＣＰＵと、
バッテリと、
前記バッテリのバッテリ電圧を前記イメージセンサに供給する第１の給電系統と、
前記バッテリ電圧を前記ＣＰＵに供給する第2の給電系統と、を有する撮像装置であって、
前記第１の給電系統において、前記バッテリ電圧は低ドロップアウトレギュレータ（ＬＤＯ）を介して第１の電界効果トランジスタ（第１のＦＥＴ）のドレイン端子に給電され、前記第１のＦＥＴのソース端子から前記イメージセンサに給電され、
前記第２の給電系統において、前記バッテリ電圧は前記ＣＰＵと第２の電界効果トランジスタ（第２のＦＥＴ）のドレイン端子とに給電され、前記第２のＦＥＴのソース端子から前記イメージセンサに給電され、
前記ＣＰＵにおいて、第１の端子は前記ＬＤＯのイネーブル端子と前記第１のＦＥＴのゲート端子とに接続され、前記第１の端子と前記第１のＦＥＴのゲート端子との間には第１の遅延回路が接続され、第２の端子は前記第２のＦＥＴのゲート端子に接続され、
前記ＣＰＵは、前記第１の端子及び前記第２の端子を制御することにより前記第１のＦＥＴ及び前記第２のＦＥＴのスイッチングを行い、前記第１のＦＥＴ及び前記第２のＦＥＴのいずれか一方からの出力電圧を前記イメージセンサに給電することを特徴とする撮像装置。
前記第２の端子と前記第２のＦＥＴのゲート端子との間には第２の遅延回路が接続されていることを特徴とする請求項１に記載の撮像装置。