JP2014168153A - 撮像装置 - Google Patents
撮像装置 Download PDFInfo
- Publication number
- JP2014168153A JP2014168153A JP2013039240A JP2013039240A JP2014168153A JP 2014168153 A JP2014168153 A JP 2014168153A JP 2013039240 A JP2013039240 A JP 2013039240A JP 2013039240 A JP2013039240 A JP 2013039240A JP 2014168153 A JP2014168153 A JP 2014168153A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- fet
- image sensor
- cpu
- ldo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Details Of Cameras Including Film Mechanisms (AREA)
- Camera Bodies And Camera Details Or Accessories (AREA)
- Studio Devices (AREA)
Abstract
【課題】撮影画像データに生じるノイズを低減しつつ、消費電力を減らすことが可能な撮像装置を提供する。
【解決手段】
イメージセンサ給電用の第1の給電系統において、バッテリ電圧はLDOを介して第1のFETのドレイン端子に給電されてソース端子からイメージセンサに給電され、CPU給電用の第2の給電系統において、バッテリ電圧はCPUと第2のFETのドレイン端子とに給電されてソース端子からイメージセンサに給電され、CPUの第1の端子はLDOのイネーブル端子と第1のFETのゲート端子とに接続され、第1の端子と第1のFETのゲート端子との間には第1の遅延回路が接続され、第2の端子は第2のFETのゲート端子に接続され、CPUは第1及び第2の端子を制御して第1及び第2のFETのスイッチングを行い、第1及び第2のFETのいずれか一方から出力された電源をイメージセンサに給電する
ことを特徴とする撮像装置。
【選択図】 図1
【解決手段】
イメージセンサ給電用の第1の給電系統において、バッテリ電圧はLDOを介して第1のFETのドレイン端子に給電されてソース端子からイメージセンサに給電され、CPU給電用の第2の給電系統において、バッテリ電圧はCPUと第2のFETのドレイン端子とに給電されてソース端子からイメージセンサに給電され、CPUの第1の端子はLDOのイネーブル端子と第1のFETのゲート端子とに接続され、第1の端子と第1のFETのゲート端子との間には第1の遅延回路が接続され、第2の端子は第2のFETのゲート端子に接続され、CPUは第1及び第2の端子を制御して第1及び第2のFETのスイッチングを行い、第1及び第2のFETのいずれか一方から出力された電源をイメージセンサに給電する
ことを特徴とする撮像装置。
【選択図】 図1
Description
本発明は、CCDやCMOSセンサから成るイメージセンサを有し、ライブビュー動作が可能な撮像装置に関する。
従来より、CCDやCMOSセンサから成るイメージセンサを搭載した、デジタルスチルカメラやデジタルビデオカメラ等の撮像装置が知られている。これらの撮像装置は、特殊用途のものに限らず、一般に販売されているものも更なる高画質が要求されており、実装されるイメージセンサの高画素化によりその要求に応えた製品が数多く販売されている。
高画質な画像を得るためにはイメージセンサの高画素化以外にも、取得された撮影画像データにおけるノイズを低減させる方法も有効である。画像データには種々のノイズが発生しているが、それらの内の一つとしてイメージセンサを駆動するための電源電圧に生じる外乱ノイズや、主電源を同じとする他回路の駆動に付随するノイズがある。このノイズを低減するためにはその発生源である電源電圧の変動の抑制、もしくはノイズ発生源とのデカップリングなどが必要となる。
電圧変動を抑える方法として、従来よりLDO(Low Dropout)を用いる方法が利用されている。LDOとは、低ドロップアウトタイプのシリーズレギュレータの一種であり、入力電圧が変動しても電圧の変位を熱として消費し、負荷に一定の電圧が加わるよう調整することで安定化された出力電圧を発生することが可能な電源ICである。このLDOをイメージセンサの駆動電源に用いることにより、イメージセンサの駆動電圧の変動を抑えることができ、その結果、電圧変動に起因するノイズが低減された画像データを得ることができる。このLDOを撮像装置内の電源回路に利用した例が特許文献1に開示されている。
撮影画像の高画質化を達成するために、高画素のイメージセンサや高性能な画像処理が必要となるため、1枚の写真撮影により消費される電力は増加する傾向にある。バッテリの容量に限りがある撮像装置にとっては、消費電力の増加は撮影可能枚数の減少に繋がってしまう。そのため、画質に対する要求の他に、撮像装置における電力消費量の低減についても要求がなされている。
撮像装置の中には、背面LCD等の表示部に被写界のスルー画像を表示可能な、いわゆるライブビュー機能を搭載したものがあり、広く普及している。ライブビュー動作時にはイメージセンサはライブビュー用の画像を連続的に取得して所定の画像処理を施し、さらに取得した画像を表示部に表示する。そのため、撮影者がライブビュー画像を見ながらフレーミング等を行っている間にも多くの電力が消費されることとなり、撮影可能枚数の減少に繋がっていた。
このような問題点を解決するために、種々の技術が提案されている。例えば、特許文献2に開示の発明では、イメージセンサを有し、ライブビュー可能な撮像装置において、本撮影時の画像の画質を低減することなく、ライブビュー時の給電量を撮影画像取得時と比べて小さくすることで、消費電力を減らせるとしている。
ところで、画像データのノイズ低減に有効なLDOには消費電力が大きいという欠点がある。これは、前述したように電圧変動を熱として消費するためである。そのため、ライブビュー可能な撮像装置においてLDOを用いて撮影画像のノイズ低減と画質向上を目指す場合、上記の特許文献2に開示の発明だけでは不十分であった。
すなわち、特許文献2に開示された発明はライブビュー動作時の給電量低減を目的とした発明であって、イメージセンサへの給電をLDOを介して行う撮像装置を想定していない。そのため、LDOを実装した撮像装置に特許文献2に開示の発明を適用しても、依然としてLDO自体による電力消費の問題が残っていた。
本発明はこのような状況に鑑みてなされたものであり、撮影画像データに生じるノイズを低減しつつ、消費電力を減らすことが可能な撮像装置を提供することを目的とする。
上記目的を達成するために、本発明を実施の撮像装置は、イメージセンサ給電用の第1の給電系統において、バッテリ電圧はLDOを介して第1のFETのドレイン端子に給電されてソース端子からイメージセンサに給電され、CPU給電用の第2の給電系統において、バッテリ電圧はCPUと第2のFETのドレイン端子とに給電されてソース端子からイメージセンサに給電され、CPUの第1の端子はLDOのイネーブル端子と第1のFETのゲート端子とに接続され、第1の端子と第1のFETのゲート端子との間には第1の遅延回路が接続され、第2の端子は第2のFETのゲート端子に接続され、CPUは第1及び第2の端子を制御して第1及び第2のFETのスイッチングを行い、第1及び第2のFETのいずれか一方から出力された電源をイメージセンサに給電する
ことを特徴とする。
ことを特徴とする。
さらに本発明を実施の撮像装置は、上記発明において、CPUの第2の端子と第2のFETのゲート端子との間に第2の遅延回路が接続されることを特徴とする。
本発明を実施の撮像装置によれば、イメージセンサに給電する電源系統を適切に切り替えることによって、撮影画像データに生じるノイズを低減しつつ、ライブビュー動作時の消費電力を減らすことが可能となる。
以下、添付の図面に従って、本発明を実施するための最良の形態について説明する。なお、この実施の形態により本発明が限定されるものではない。
図1に示すブロック図には、本発明の一実施形態である撮像装置において、イメージセンサへの給電系統の主要な構成が示されている。バッテリ101は、リチウムイオン2次電池等から成る、取り外し可能なバッテリであり、撮像装置の駆動に必要な全ての電力を供給する主電源を構成する。本実施形態におけるバッテリ101の電源電圧は4.2Vである。
イメージセンサ102は、CCDやCMOSセンサ等から成る撮像素子であり、被写体からの入射光を光電変換して撮影画像信号を出力する。出力された画像信号は不図示の画像処理部において所定の画像処理を施された後、画像データとして不図示のメモリ部に保存される。本実施形態におけるイメージセンサ102の定格電圧は3.3Vである。イメージセンサ102の前段にはローパスフィルタ103が設けられており、電源電圧中の高周波ノイズが除去されてイメージセンサ102に供給される。
第1のDC−DCコンバータ111は降圧用コンバータであり、バッテリ101からの電源が供給されている。この第1のDC−DCコンバータ111の作用によって電源電圧は4.2Vから3.7Vに降圧され、後段のLDO112に送られる。
LDO112は低ドロップアウト(Low Dropout)タイプのシリーズレギュレータの一種であり、入力電圧が変動しても安定化された出力電圧を発生することが可能な電源ICである。第1のDC−DCコンバータ111で降圧された電源はLDO112に供給され、LDO112の作用により3.7Vから3.3Vに降圧されて出力される。
第1のFET113はLDO112とローパスフィルタ103との間に接続された電界効果トランジスタであり、本実施形態の給電系統において整流及びスイッチング素子として機能する。第1のDC−DCコンバータ111とLDO112と第1のFET113とで、イメージセンサ102の本撮影用給電系統を構成している。第1のFET113の詳しい動作は後述する。
第2のDC−DCコンバータ121は降圧用コンバータであり、第1のDC−DCコンバータ111と同様にバッテリ101からの電源が供給されている。この第2のDC−DCコンバータ121の作用によって電源電圧は4.2Vから3.3Vに降圧され、後段の第2のFET122とCPU123とに供給される。
第2のFET122は第2のDC−DCコンバータ121とローパスフィルタ103との間に接続された電界効果トランジスタであり、第1のFET113と同様に本実施形態の給電系統において整流及びスイッチング素子として機能する。第2のDC−DCコンバータ121と第2のFET122とで、イメージセンサ102のライブビュー用給電系統を構成している。第2のFET122の詳しい動作は後述する。
次に、これらの給電系統の制御について説明する。CPU123は第2のDC−DCコンバータ121からの給電を受けて動作し、撮像装置全般の制御を行う。本図中では、CPU123はLDO112、第1のFET113、及び、第2のFET122と電気的に接続されているが、この他にも不図示の画像処理部やレリーズボタン等の操作部材等とも接続されているものとする。
LDO112のイネーブル端子はCPU123のCTRL_1端子と接続されている。CPU123はこのCTRL_1端子の制御を行うことによって、LDO112の駆動状態とスタンバイ状態との切り替えを行っている。
第1のFET113及び第2のFET122は、それぞれCPU123のCTRL_1端子及びCTRL_2端子と接続されている。CPU123はこれらの端子の制御を行うことによって、第1のFET113及び第2のFET122のON/OFF切り替えを行っている。この切り替え作用により、第1のFET113と第2のFET122の寄生ダイオードで構成されたOR回路に対して、電圧降下を極小にして電源を供給することができる。
第1のFET113では、D(ドレイン)端子にはLDO112の出力端子が接続されており、G(ゲート)端子にはCPU123のCTRL_1端子からの制御信号が入力されている。これにより、S(ソース)端子から出力される電源はCPU123からの制御信号によりON/OFFと切り替えられ、OFF時には寄生ダイオードによる整流、ON時には極小の電圧降下で供給される。
第2のFET122では、D(ドレイン)端子には第2のDC−DCコンバータ121からの出力電圧が入力され、G(ゲート)端子にはCPU123のCTRL_2端子からの制御信号が入力されている。これにより、S(ソース)端子から出力される電源はCPU123からの制御信号によりON/OFFと切り替えられ、OFF時には寄生ダイオードによる整流、ON時には極小の電圧降下で供給される。
CPU123の各端子と各FETのG端子との間には、第1の遅延回路114及び第2の遅延回路124がそれぞれ挿入されている。この第1の遅延回路114の作用により、CPU123のCTRL_1端子がONされた後の、LDO112と第1のFET113の立ち上がりタイミングに所定の時間差が生じる。これにより、LDO112よりも第1のFET113の立ち上げが遅くなるので、第1のFET113のS端子からLDO112への逆流を防止することができる。
第1の遅延回路114はこの他にも、イメージセンサ102への突入電流防止の効果も有している。すなわち、第1の遅延回路114の作用によって第1のFET113のG端子の電圧を緩やかに変化させることで、第1のFET113のD端子からイメージセンサ102に流れる電流の突入電流の発生を防止している。
また、第2の遅延回路124も同様に、第2のFET122のD端子からイメージセンサ102に流れる電流の突入電流の発生を防止している。
次に、本実施形態の撮像装置の本撮影時及びライブビュー時の給電系統について説明する。図2は、本撮影時及びライブビュー時の給電系統の切り替え処理に関するフローチャートである。
まず、電源がON状態で通常の撮影待機状態にある撮像装置において、CPU123は不図示のレリーズボタンの1stレリーズがONされたかどうかを監視している(ステップS101)。本実施形態の撮像装置は、撮影待機状態においてはライブビュー画像を不図示の背面表示部に表示しているものとする。
このとき、CPU123はCTRL_1端子を制御することによってLDO112及び第1のFET113をOFFとし、同時に、CTRL_2端子を制御することによって第2のFET122をONとしている。従って、イメージセンサ102の給電系統として、第2のDC−DCコンバータ121と第2のFET122とで構成されるライブビュー用給電系統が用いられる。
ライブビュー動作時は撮影者は撮影のためのフレーミング等にのみライブビュー画像を利用する。そのため、画像撮影時に比べて画像のノイズ対策の必要性は低く、LDO112を用いて安定化された電流をイメージセンサ102に給電する必要はない。上述したようにLDO112は消費電力のロスが大きいので、ライブビュー動作時にLDO112をOFFとすることによる消費電力低下の効果は大きい。
ステップS101において1stレリーズONが検知されると、CPU123はCTRL_1端子をOFFからONに切り替える(ステップS103)。これにより、まずLDO112の動作が開始され、次いで第1の遅延回路114の作用によって所定時間経過後に第1のFET113がONとなる。
本実施形態の撮像装置においては、第1の遅延回路114による遅延は1msecとなるように設定されているが、もちろんこれに限られることはなく、その他の回路の特性に応じて適宜決定されるものである。
次にCPU123はCTRL_2端子をONからOFFに切り替える(ステップS105)。これにより、第2の遅延回路124の作用によって所定時間経過後に第2のFET122がOFFとなる。その際、イメージセンサ102側への電源供給は、第1のFET113と第2のFET122の電位差上の関係から、第1のFET113が支配的となる。
本実施形態の撮像装置においては、第2の遅延回路124による遅延は1msecとなるように設定されているが、もちろんこれに限られることはなく、その他の回路の特性に応じて適宜決定されるものである。
この結果、1stレリーズがONされると、イメージセンサ102に供給される電流が、第2のFET122のみを介したライブビュー用給電系統から、LDO112及び第1のFET113を介した本撮影用給電系統に切り替えられる。なお、これらの切り替えが行われる前若しくは後に、CPU123は公知のAE処理及び/又はAF処理を行ってもよい。
次にCPU123は不図示のレリーズボタンの2ndレリーズがONされたかどうかを監視する(ステップS107)。所定時間内に2ndレリーズのONが検知されない場合、ステップS101に戻り再度1stレリーズの検知を監視する。一方、所定時間内に2ndレリーズのONが検知された場合には、ステップS109においてCPU123は公知の撮像処理を行う。これにより、所定の露光時間だけ露光されたイメージセンサ102から画像データが出力され、不図示の画像処理部において所定の画像処理が行われた後、不図示のメモリ部に送られ保存される。
この撮像処理においてイメージセンサ102の駆動のための電源はLDO112を介する本撮影用給電系統が用いられるので、イメージセンサ102には電圧変動の少ない安定化された電源が供給される。そのため、イメージセンサ102から出力される画像データでは電圧変動に起因するノイズは大幅に低減される。また、上述したようにLDO112は消費電力のロスが大きいが、撮像処理を行う限られた時間内でのみ動作されるので、電力消費の無駄が抑えられる。
撮像処理が終了すると、CPU123は1stレリーズ及び2ndレリーズがOFFされたかどうかを監視する(ステップS111)。1stレリーズ及び2ndレリーズのOFFが検知されると、CPU123はイメージセンサ102に給電する電源系統の切り替えを行う。
すなわち、CPU123はCTRL_2端子をOFFからONに切り替える(ステップS113)。これにより、第2の遅延回路124の作用によって所定時間経過後に第2のFET122がONとなる。
次にCPU123はCTRL_1端子をONからOFFに切り替える(ステップS115)。これにより、まずLDO112の動作が停止され、次いで第1の遅延回路114の作用によって所定時間経過後に第1のFET113がOFFとなる。
この結果、1stレリーズ及び2ndレリーズがOFFされると、イメージセンサ102に供給される電流が本撮影用給電系統からライブビュー用給電系統に切り替えられ、撮像装置は撮影待機状態に復帰する。
上述した実施例では、本撮影用給電系統は特許請求の範囲に記載の第1の給電系統に相当し、ライブビュー用給電系統は特許請求の範囲に記載の第2の給電系統に相当する。
なお、上述した実施形態の撮像装置において、第1のDC−DCコンバータ111の立ち上げ時間(10msec程度)が気にならない程度にCTRL_1端子側のターンオフの期間を設けることが可能な場合、CTRL_1端子でLDO112及び第1のFET113だけでなく第1のDC−DCコンバータ111もスタンバイ状態とすることができ、より低消費電力化に寄与することができる。
以上で説明したように、本発明に記載の撮像装置によれば、イメージセンサに給電する電源系統を適切に切り替えることによって、撮影画像データに生じるノイズを低減しつつ、ライブビュー動作時の消費電力を減らすことが可能となる。
101 バッテリ、102 イメージセンサ、103 ローパスフィルタ、111 第1のDC−DCコンバータ、112 LDO、113 第1のFET、114 第1の遅延回路、121 第2のDC−DCコンバータ、122 第2のFET、123 CPU、124 第2の遅延回路
Claims (2)
- イメージセンサと、
CPUと、
バッテリと、
前記バッテリのバッテリ電圧を前記イメージセンサに供給する第1の給電系統と、
前記バッテリ電圧を前記CPUに供給する第2の給電系統と、を有する撮像装置であって、
前記第1の給電系統において、前記バッテリ電圧は低ドロップアウトレギュレータ(LDO)を介して第1の電界効果トランジスタ(第1のFET)のドレイン端子に給電され、前記第1のFETのソース端子から前記イメージセンサに給電され、
前記第2の給電系統において、前記バッテリ電圧は前記CPUと第2の電界効果トランジスタ(第2のFET)のドレイン端子とに給電され、前記第2のFETのソース端子から前記イメージセンサに給電され、
前記CPUにおいて、第1の端子は前記LDOのイネーブル端子と前記第1のFETのゲート端子とに接続され、前記第1の端子と前記第1のFETのゲート端子との間には第1の遅延回路が接続され、第2の端子は前記第2のFETのゲート端子に接続され、
前記CPUは、前記第1の端子及び前記第2の端子を制御することにより前記第1のFET及び前記第2のFETのスイッチングを行い、前記第1のFET及び前記第2のFETのいずれか一方からの出力電圧を前記イメージセンサに給電することを特徴とする撮像装置。 - 前記第2の端子と前記第2のFETのゲート端子との間には第2の遅延回路が接続されていることを特徴とする請求項1に記載の撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013039240A JP2014168153A (ja) | 2013-02-28 | 2013-02-28 | 撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013039240A JP2014168153A (ja) | 2013-02-28 | 2013-02-28 | 撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014168153A true JP2014168153A (ja) | 2014-09-11 |
Family
ID=51617643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013039240A Pending JP2014168153A (ja) | 2013-02-28 | 2013-02-28 | 撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014168153A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20210211552A1 (en) * | 2020-01-07 | 2021-07-08 | Canon Kabushiki Kaisha | Voltage conversion circuit and image forming apparatus |
-
2013
- 2013-02-28 JP JP2013039240A patent/JP2014168153A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20210211552A1 (en) * | 2020-01-07 | 2021-07-08 | Canon Kabushiki Kaisha | Voltage conversion circuit and image forming apparatus |
US11843310B2 (en) * | 2020-01-07 | 2023-12-12 | Canon Kabushiki Kaisha | Voltage conversion circuit and image forming apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6463135B2 (ja) | 電子機器及び表示制御方法 | |
KR101141854B1 (ko) | 카메라 구동 방법 및 장치 | |
US9152012B2 (en) | Power source switching device and electronic appliance | |
JP2013065939A (ja) | 撮像素子モジュール及びその電源回路 | |
US20120098987A1 (en) | Electronic camera | |
US9369633B2 (en) | Imaging apparatus, control method, and storage medium storing program | |
US11108956B2 (en) | Imaging apparatus with high-load and low-load mode control | |
US10827119B2 (en) | Image capture apparatus and control method | |
US20200363605A1 (en) | Lens apparatus, imaging apparatus, and accessory | |
US9900507B2 (en) | Image capture apparatus performing interval shooting, image capture method, and storage medium, image capture apparatus and image capture method | |
JP2008261896A (ja) | 撮像装置、ストロボ装置、および充電制御方法 | |
JP2020057885A (ja) | スイッチング電源回路 | |
US20130089314A1 (en) | Power supplying apparatus, power supplying method, and imaging apparatus | |
JP2008054372A (ja) | 電源回路、および撮像装置 | |
JP2014168153A (ja) | 撮像装置 | |
US10447927B2 (en) | Electronic device for detecting object proximity and controlling a display | |
US10652463B2 (en) | Imaging device having a charge controller for regulating battery charging during interval shooting | |
JP5928908B2 (ja) | 電子機器、給電制御方法、及びプログラム | |
US8587695B2 (en) | Image capturing device capable of automatically switching clock of memory and control method thereof | |
JP2011028814A (ja) | 半導体集積回路 | |
JP2007121640A (ja) | カメラの発光装置及びカメラ | |
US20230370715A1 (en) | Imaging apparatus | |
JP2006197322A (ja) | 電子カメラ | |
JP2020038267A (ja) | 撮像装置およびアクセサリ装置 | |
JP2010262216A (ja) | 電源制御回路及び電子機器 |