JP2014165214A - 光半導体素子及びその製造方法 - Google Patents
光半導体素子及びその製造方法 Download PDFInfo
- Publication number
- JP2014165214A JP2014165214A JP2013032488A JP2013032488A JP2014165214A JP 2014165214 A JP2014165214 A JP 2014165214A JP 2013032488 A JP2013032488 A JP 2013032488A JP 2013032488 A JP2013032488 A JP 2013032488A JP 2014165214 A JP2014165214 A JP 2014165214A
- Authority
- JP
- Japan
- Prior art keywords
- diode structure
- electrode
- insulating film
- wavelength
- semiconductor nanowire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】簡素な構成で、半導体ナノワイヤの位置ずれがなく、所期の電極形成が容易であり、高濃度のドーピングが不要であるため光のロスが少なく、各ダイオード構造を独立に駆動することができる信頼性の高い光半導体素子を実現する。
【解決手段】光半導体素子は、半導体基板１の表面に起立する半導体ナノワイヤ３と、半導体ナノワイヤ３の側面に設けられた、第１の波長の光で機能する第１のダイオード構造５と、半導体ナノワイヤ３の側面に設けられた、第１の波長と異なる第２の波長の光で機能する第２のダイオード構造７と、第１のダイオード構造５と電気的に接続された第１の電極９と、第１のダイオード構造５と電気的に分離され、第２のダイオード構造７と電気的に接続された第２の電極１１とを有して構成される。
【選択図】図１２
【解決手段】光半導体素子は、半導体基板１の表面に起立する半導体ナノワイヤ３と、半導体ナノワイヤ３の側面に設けられた、第１の波長の光で機能する第１のダイオード構造５と、半導体ナノワイヤ３の側面に設けられた、第１の波長と異なる第２の波長の光で機能する第２のダイオード構造７と、第１のダイオード構造５と電気的に接続された第１の電極９と、第１のダイオード構造５と電気的に分離され、第２のダイオード構造７と電気的に接続された第２の電極１１とを有して構成される。
【選択図】図１２
Description
本発明は、光半導体素子及びその製造方法に関する。
近年、微小で高密度アレイを形成することが可能なナノワイヤ型の光半導体素子の応用が期待されている。特に、１つの半導体ナノワイヤで２種の波長成分の動作を可能にする光半導体素子は、２波長測光型の光センサアレイや２波長微小光源(印刷パターン識別用光源、カラーセンサ用光源、紙質判別センサ用光源等) としての用途が期待されている。
２種、或いは更に多種の波長成分を利用するナノワイヤ型の光半導体素子の従来技術としては、太陽光のスペクトル有効活用を目的とした、例えば特許文献１のようなタンデム型太陽電池がある。この光半導体素子は、下部及び上部に直列接続された２本の半導体ナノワイヤを有している。下部の半導体ナノワイヤには、その側面に第１のダイオードが形成されている。上部の半導体ナノワイヤには、その側面に第２のダイオードが形成されている。
しかしながら、上記の光半導体素子には以下の課題がある。
上部の半導体ナノワイヤを形成する際に、下部の半導体ナノワイヤとの間で位置ずれが生じ易く、そのため光が通らない場合がある。また、半導体ナノワイヤ間で長さが揃わず、所期の電極形成が困難になる。
半導体ナノワイヤ間の接続にトンネル接合を用いるところ、ｐ型及びｎ型の高濃度(１０19／ｃｍ3以上)のドーピングが必要であるため、光のロスが増大する。
第２のダイオードのみにｐ型電極が形成され、第１のダイオードを第２のダイオードと独立に駆動することができない。
上部の半導体ナノワイヤを形成する際に、下部の半導体ナノワイヤとの間で位置ずれが生じ易く、そのため光が通らない場合がある。また、半導体ナノワイヤ間で長さが揃わず、所期の電極形成が困難になる。
半導体ナノワイヤ間の接続にトンネル接合を用いるところ、ｐ型及びｎ型の高濃度(１０19／ｃｍ3以上)のドーピングが必要であるため、光のロスが増大する。
第２のダイオードのみにｐ型電極が形成され、第１のダイオードを第２のダイオードと独立に駆動することができない。
本発明は、上記の課題に鑑みてなされたものであり、簡素な構成で、半導体ナノワイヤの位置ずれがなく、所期の電極形成が容易であり、高濃度のドーピングが不要であるため光のロスが少なく、各ダイオード構造を独立に駆動することができる信頼性の高い光半導体素子及びその製造方法を提供することを目的とする。
光半導体素子の一態様は、半導体基板と、前記半導体基板の表面に起立する半導体ナノワイヤと、前記半導体ナノワイヤの側面に設けられた、第１の波長の光で機能する第１のダイオード構造と、前記半導体ナノワイヤの側面に設けられた、前記第１の波長と異なる前記第２の波長の光で機能する第２のダイオード構造と、前記第１のダイオード構造と電気的に接続された第１の電極と、前記第１のダイオード構造と電気的に分離され、前記第２のダイオード構造と電気的に接続された第２の電極とを含む。
光半導体素子の製造方法の一態様は、半導体基板の表面に起立する半導体ナノワイヤを形成する工程と、前記半導体ナノワイヤの側面に、第１の波長の光で機能する第１のダイオード構造を形成する工程と、前記半導体ナノワイヤの側面に、前記第１の波長と異なる前記第２の波長の光で機能する第２のダイオード構造を形成する工程と、前記第１のダイオード構造と電気的に接続される第１の電極を形成する工程と、前記第１のダイオード構造と電気的に分離され、前記第２のダイオード構造と電気的に接続される第２の電極を形成する工程とを含む。
本発明によれば、簡素な構成で、半導体ナノワイヤの位置ずれがなく、所期の電極形成が容易であり、高濃度のドーピングが不要であるため光のロスが少なく、各ダイオード構造を独立に駆動することができる信頼性の高い光半導体素子が実現する。
以下、本発明を適用した光半導体素子及びその製造方法の諸実施形態について、図面を参照しながら詳細に説明する。以下の諸実施形態では、光半導体素子の構造をその製造方法と共に説明する。
（第１の実施形態）
本実施形態では、光半導体素子として受光素子を開示する。
図１〜図１２は、第１の実施形態による受光素子の製造方法を工程順に示す概略断面図である。
本実施形態では、光半導体素子として受光素子を開示する。
図１〜図１２は、第１の実施形態による受光素子の製造方法を工程順に示す概略断面図である。
先ず、図１（ａ）に示すように、半導体基板１の表面上に、第１の絶縁膜２及び半導体ナノワイヤ３を形成する。
詳細には、半導体基板１として、例えばｎ型ＩｎＰ(111)Ｂ基板を用意する。半導体基板１上に例えばシリコン酸化膜をＣＶＤ法により数十ｎｍ程度の厚みに堆積し、第１の絶縁膜２を形成する。第１の絶縁膜２の所定部位に、例えばＥＢ露光を用いたリソグラフィにより直径１００ｎｍ程度の開口を形成する。この開口を埋め込み半導体基板１上に起立するように、ＶＬＳ(Vapor-Liquid-Solid)法等により高さ３μｍ程度のｎ型ＩｎＰを成長する。これにより、半導体基板１上に半導体ナノワイヤ３が形成される。
詳細には、半導体基板１として、例えばｎ型ＩｎＰ(111)Ｂ基板を用意する。半導体基板１上に例えばシリコン酸化膜をＣＶＤ法により数十ｎｍ程度の厚みに堆積し、第１の絶縁膜２を形成する。第１の絶縁膜２の所定部位に、例えばＥＢ露光を用いたリソグラフィにより直径１００ｎｍ程度の開口を形成する。この開口を埋め込み半導体基板１上に起立するように、ＶＬＳ(Vapor-Liquid-Solid)法等により高さ３μｍ程度のｎ型ＩｎＰを成長する。これにより、半導体基板１上に半導体ナノワイヤ３が形成される。
続いて、図１（ｂ）に示すように、半導体ナノワイヤ３を覆う第２の絶縁膜４を形成する。
詳細には、半導体ナノワイヤ３を覆うように、ＣＶＤ法等により第１の絶縁膜２上に例えばシリコン酸化膜又はシリコン窒化膜を堆積する。これにより、第２の絶縁膜４が形成される。第２の絶縁膜４は、垂直部分では平坦部分に比べて７割程度の厚みに形成され、半導体ナノワイヤ３の保護膜（パシベーション膜）として機能する。
詳細には、半導体ナノワイヤ３を覆うように、ＣＶＤ法等により第１の絶縁膜２上に例えばシリコン酸化膜又はシリコン窒化膜を堆積する。これにより、第２の絶縁膜４が形成される。第２の絶縁膜４は、垂直部分では平坦部分に比べて７割程度の厚みに形成され、半導体ナノワイヤ３の保護膜（パシベーション膜）として機能する。
続いて、図１（ｃ）に示すように、ポジ型レジスト２１を形成する。
詳細には、第２の絶縁膜４の下面から半導体ナノワイヤ３の下方部分、例えば当該下面から１μｍ程度の高さまで第２の絶縁膜４の側面を介して覆うように、ポジ型レジスト２１を形成する。
詳細には、第２の絶縁膜４の下面から半導体ナノワイヤ３の下方部分、例えば当該下面から１μｍ程度の高さまで第２の絶縁膜４の側面を介して覆うように、ポジ型レジスト２１を形成する。
続いて、図１（ｄ）に示すように、ネガ型レジスト２２を形成する。
詳細には、ポジ型レジスト２１上で半導体ナノワイヤ３の上方部分を第２の絶縁膜４を介して覆うように、ネガ型レジスト２２を形成する。
詳細には、ポジ型レジスト２１上で半導体ナノワイヤ３の上方部分を第２の絶縁膜４を介して覆うように、ネガ型レジスト２２を形成する。
続いて、図２（ａ），（ｂ）に示すように、ネガ型レジスト２２のフォトリソグラフィーを行う。
詳細には、図２（ａ）に示すように、半導体ナノワイヤ３の周囲を遮蔽して上方を開口するフォトマスク２３（開口２３ａが形成されている）を用い、光照射する。ネガ型レジスト２２を現像等することにより、図２（ｂ）に示すように、半導体ナノワイヤ３を覆う一部のネガ型レジスト２２が残存する。これにより、ネガ型レジスト２２の下方では、ポジ型レジスト２１の一部が露出する。
詳細には、図２（ａ）に示すように、半導体ナノワイヤ３の周囲を遮蔽して上方を開口するフォトマスク２３（開口２３ａが形成されている）を用い、光照射する。ネガ型レジスト２２を現像等することにより、図２（ｂ）に示すように、半導体ナノワイヤ３を覆う一部のネガ型レジスト２２が残存する。これにより、ネガ型レジスト２２の下方では、ポジ型レジスト２１の一部が露出する。
続いて、図２（ｃ），（ｄ）に示すように、ポジ型レジスト２１のフォトリソグラフィーを行う。
詳細には、図２（ｃ）に示すように、ネガ型レジスト２２と共にその下方で露出するポジ型レジスト２１に光照射する。ポジ型レジスト２１を現像等することにより、図２（ｄ）に示すように、ネガ型レジスト２２を残してポジ型レジスト２１が除去される。
詳細には、図２（ｃ）に示すように、ネガ型レジスト２２と共にその下方で露出するポジ型レジスト２１に光照射する。ポジ型レジスト２１を現像等することにより、図２（ｄ）に示すように、ネガ型レジスト２２を残してポジ型レジスト２１が除去される。
続いて、図３（ａ）に示すように、第２の絶縁膜４をコントロールエッチングする。
詳細には、バッファードフッ酸（Buffered Hydrogen Fluoride：ＢＨＦ）等を用いて、第２の絶縁膜４の半導体ナノワイヤ３の側面で露出する部分をコントロールエッチングして除去する。このとき、第２の絶縁膜４の下面部分（第１の絶縁膜２上の部分）は、２μｍ程度の厚み分だけ残存する。
詳細には、バッファードフッ酸（Buffered Hydrogen Fluoride：ＢＨＦ）等を用いて、第２の絶縁膜４の半導体ナノワイヤ３の側面で露出する部分をコントロールエッチングして除去する。このとき、第２の絶縁膜４の下面部分（第１の絶縁膜２上の部分）は、２μｍ程度の厚み分だけ残存する。
続いて、図３（ｂ）に示すように、ネガ型レジスト２２を除去する。
詳細には、所定の薬液を用いたウェット処理、又は酸素プラズマを用いたアッシング処理等により、ネガ型レジスト２２を除去する。このとき、第２の絶縁膜４は、下面部分（第１の絶縁膜２上の部分）と、半導体ナノワイヤ３の上方部分（半導体ナノワイヤ３の側面では２μｍ程度まで）を覆う部分が残存する。
詳細には、所定の薬液を用いたウェット処理、又は酸素プラズマを用いたアッシング処理等により、ネガ型レジスト２２を除去する。このとき、第２の絶縁膜４は、下面部分（第１の絶縁膜２上の部分）と、半導体ナノワイヤ３の上方部分（半導体ナノワイヤ３の側面では２μｍ程度まで）を覆う部分が残存する。
続いて、図３（ｃ）に示すように、第１のダイオード構造５を形成する。
詳細には、ＭＯＣＶＤ法により、半導体ナノワイヤ３の側面の露出部分（下方部分）を覆うように、以下の各層を順次選択成長する。各層は、例えば、ｎ−ＩｎＰ(厚み１００ｎｍ程度)、ｉ−ＩｎＧａＡｓ吸収層(組成波長λｇ＝１．６５μｍ、厚み３００ｎｍ程度)、ｐ−ＩｎＰ(厚み３００ｎｍ程度)、及びｐ−ＩｎＧａＡｓコンタクト層（厚み１００ｎｍ程度)である。ｎ−ＩｎＰがｎ型層５ａ、ｉ−ＩｎＧａＡｓ吸収層がｉ層５ｂ、ｐ−ＩｎＰ及びｐ−ＩｎＧａＡｓコンタクト層がｐ型層５ｃとなり、これらを備えた第１のダイオード構造５が形成される。ここで、ｉ−ＩｎＧａＡｓ吸収層であるｉ層５ｂが第１の波長で機能する層となる。
詳細には、ＭＯＣＶＤ法により、半導体ナノワイヤ３の側面の露出部分（下方部分）を覆うように、以下の各層を順次選択成長する。各層は、例えば、ｎ−ＩｎＰ(厚み１００ｎｍ程度)、ｉ−ＩｎＧａＡｓ吸収層(組成波長λｇ＝１．６５μｍ、厚み３００ｎｍ程度)、ｐ−ＩｎＰ(厚み３００ｎｍ程度)、及びｐ−ＩｎＧａＡｓコンタクト層（厚み１００ｎｍ程度)である。ｎ−ＩｎＰがｎ型層５ａ、ｉ−ＩｎＧａＡｓ吸収層がｉ層５ｂ、ｐ−ＩｎＰ及びｐ−ＩｎＧａＡｓコンタクト層がｐ型層５ｃとなり、これらを備えた第１のダイオード構造５が形成される。ここで、ｉ−ＩｎＧａＡｓ吸収層であるｉ層５ｂが第１の波長で機能する層となる。
続いて、図３（ｄ）に示すように、第２の絶縁膜４をコントロールエッチングする。
詳細には、ＢＨＦ等を用いて、第２の絶縁膜４のうちで半導体ナノワイヤ３の側面を覆う部分及び下面（第１の絶縁膜２上）で露出する部分をコントロールエッチングして除去する。これにより、第２の絶縁膜４は、半導体ナノワイヤ３の頭頂部分と、下面（第１の絶縁膜２上）で第１のダイオード構造５下の部分に残存する。
詳細には、ＢＨＦ等を用いて、第２の絶縁膜４のうちで半導体ナノワイヤ３の側面を覆う部分及び下面（第１の絶縁膜２上）で露出する部分をコントロールエッチングして除去する。これにより、第２の絶縁膜４は、半導体ナノワイヤ３の頭頂部分と、下面（第１の絶縁膜２上）で第１のダイオード構造５下の部分に残存する。
続いて、図４（ａ）に示すように、半導体ナノワイヤ３及び第１のダイオード構造５を覆う第３の絶縁膜６を形成する。
詳細には、半導体ナノワイヤ３及び第１のダイオード構造５を覆うように、ＣＶＤ法等により例えばシリコン酸化膜又はシリコン窒化膜を堆積する。これにより、第３の絶縁膜６が形成される。第３の絶縁膜６は、半導体ナノワイヤ３及び第１のダイオード構造５のパシベーション膜として機能する。
詳細には、半導体ナノワイヤ３及び第１のダイオード構造５を覆うように、ＣＶＤ法等により例えばシリコン酸化膜又はシリコン窒化膜を堆積する。これにより、第３の絶縁膜６が形成される。第３の絶縁膜６は、半導体ナノワイヤ３及び第１のダイオード構造５のパシベーション膜として機能する。
続いて、図４（ｂ）に示すように、第３の絶縁膜６をコントロールエッチングする。
詳細には、第１のダイオード構造５を含む半導体ナノワイヤ３の下方部分を第３の絶縁膜６を介して覆うように、ポジ型レジスト２４を形成する。この状態で、ＢＨＦ等を用いて、第３の絶縁膜６のポジ型レジスト２４で覆われていない部分をコントロールエッチングする。このコントロールエッチングでは、第３の絶縁膜６のうち、半導体ナノワイヤ３の上方部分で側面を覆う部分が除去される。これにより、第３の絶縁膜６は、半導体ナノワイヤ３の頭頂部分（第２の絶縁膜４上）と、第１のダイオード構造５を含む半導体ナノワイヤ３の下方部分に残存する。
詳細には、第１のダイオード構造５を含む半導体ナノワイヤ３の下方部分を第３の絶縁膜６を介して覆うように、ポジ型レジスト２４を形成する。この状態で、ＢＨＦ等を用いて、第３の絶縁膜６のポジ型レジスト２４で覆われていない部分をコントロールエッチングする。このコントロールエッチングでは、第３の絶縁膜６のうち、半導体ナノワイヤ３の上方部分で側面を覆う部分が除去される。これにより、第３の絶縁膜６は、半導体ナノワイヤ３の頭頂部分（第２の絶縁膜４上）と、第１のダイオード構造５を含む半導体ナノワイヤ３の下方部分に残存する。
続いて、図４（ｃ）に示すように、ポジ型レジスト２４を除去する。
詳細には、所定の薬液を用いたウェット処理、又は酸素プラズマを用いたアッシング処理等により、ポジ型レジスト２４を除去する。
詳細には、所定の薬液を用いたウェット処理、又は酸素プラズマを用いたアッシング処理等により、ポジ型レジスト２４を除去する。
続いて、図４（ｄ）に示すように、第２のダイオード構造７を形成する。
詳細には、ＭＯＣＶＤ法により、半導体ナノワイヤ３の側面の露出部分（上方部分）を覆うように、以下の各層を順次選択成長する。各層は、例えば、ｎ−ＩｎＰ(厚み１００ｎｍ程度)、ｉ−ＩｎＧａＡｓＰ吸収層(組成波長λｇ＝１．１μｍ、厚み３００ｎｍ程度)、ｐ−ＩｎＰ(厚み３００ｎｍ程度)、ｐ−ＩｎＧａＡｓコンタクト層(厚み１００ｎｍ程度)である。ｎ−ＩｎＰがｎ型層７ａ、ｉ−ＩｎＧａＡｓＰ吸収層がｉ層７ｂ、ｐ−ＩｎＰ及びｐ−ＩｎＧａＡｓコンタクト層がｐ型層７ｃとなり、これらを備えた第２のダイオード構造７が形成される。ここで、ｉ−ＩｎＧａＡｓＰ吸収層であるｉ層７ｂが第１の波長と異なる第２の波長で機能する層となる。
詳細には、ＭＯＣＶＤ法により、半導体ナノワイヤ３の側面の露出部分（上方部分）を覆うように、以下の各層を順次選択成長する。各層は、例えば、ｎ−ＩｎＰ(厚み１００ｎｍ程度)、ｉ−ＩｎＧａＡｓＰ吸収層(組成波長λｇ＝１．１μｍ、厚み３００ｎｍ程度)、ｐ−ＩｎＰ(厚み３００ｎｍ程度)、ｐ−ＩｎＧａＡｓコンタクト層(厚み１００ｎｍ程度)である。ｎ−ＩｎＰがｎ型層７ａ、ｉ−ＩｎＧａＡｓＰ吸収層がｉ層７ｂ、ｐ−ＩｎＰ及びｐ−ＩｎＧａＡｓコンタクト層がｐ型層７ｃとなり、これらを備えた第２のダイオード構造７が形成される。ここで、ｉ−ＩｎＧａＡｓＰ吸収層であるｉ層７ｂが第１の波長と異なる第２の波長で機能する層となる。
続いて、図５（ａ）に示すように、半導体ナノワイヤ３、第１のダイオード構造５、及び第２のダイオード構造７を覆う第４の絶縁膜８を形成する。
詳細には、半導体ナノワイヤ３、第１のダイオード構造５、及び第２のダイオード構造７を覆うように、ＣＶＤ法等により例えばシリコン酸化膜又はシリコン窒化膜を堆積する。これにより、第４の絶縁膜８が形成される。第４の絶縁膜８は、半導体ナノワイヤ３及び第１のダイオード構造５については第３の絶縁膜６を介して覆い、第２のダイオード構造７については直接的に覆う。第４の絶縁膜８は、半導体ナノワイヤ３、第１のダイオード構造５、及び第２のダイオード構造７のパシベーション膜として機能する。
詳細には、半導体ナノワイヤ３、第１のダイオード構造５、及び第２のダイオード構造７を覆うように、ＣＶＤ法等により例えばシリコン酸化膜又はシリコン窒化膜を堆積する。これにより、第４の絶縁膜８が形成される。第４の絶縁膜８は、半導体ナノワイヤ３及び第１のダイオード構造５については第３の絶縁膜６を介して覆い、第２のダイオード構造７については直接的に覆う。第４の絶縁膜８は、半導体ナノワイヤ３、第１のダイオード構造５、及び第２のダイオード構造７のパシベーション膜として機能する。
続いて、図５（ｂ）に示すように、ポジ型レジスト２５及びネガ型レジスト２６を形成する。
詳細には、第１のダイオード構造５を第３の絶縁膜６及び第４の絶縁膜８を介して覆うように、ポジ型レジスト２５を形成する。ポジ型レジスト２５は、その上面が第１のダイオード構造５の上面よりも例えば０．２μｍ程度低くなるように形成される。
次に、第２のダイオード構造７を第４の絶縁膜８を介して覆うように、ネガ型レジスト２６を形成する。
詳細には、第１のダイオード構造５を第３の絶縁膜６及び第４の絶縁膜８を介して覆うように、ポジ型レジスト２５を形成する。ポジ型レジスト２５は、その上面が第１のダイオード構造５の上面よりも例えば０．２μｍ程度低くなるように形成される。
次に、第２のダイオード構造７を第４の絶縁膜８を介して覆うように、ネガ型レジスト２６を形成する。
続いて、図５（ｃ），（ｄ）に示すように、ネガ型レジスト２６のフォトリソグラフィーを行う。
詳細には、図５（ｃ）に示すように、第１のダイオード構造５の周囲を遮蔽して上方を開口するフォトマスク２７（開口２７ａが形成されている）を用い、光照射する。ネガ型レジスト２６を現像等することにより、図５（ｄ）に示すように、第１のダイオード構造５を覆う一部のネガ型レジスト２６が残存する。これにより、ネガ型レジスト２６の下方では、ポジ型レジスト２５の一部が露出する。
詳細には、図５（ｃ）に示すように、第１のダイオード構造５の周囲を遮蔽して上方を開口するフォトマスク２７（開口２７ａが形成されている）を用い、光照射する。ネガ型レジスト２６を現像等することにより、図５（ｄ）に示すように、第１のダイオード構造５を覆う一部のネガ型レジスト２６が残存する。これにより、ネガ型レジスト２６の下方では、ポジ型レジスト２５の一部が露出する。
続いて、図６（ａ），（ｂ）に示すように、ポジ型レジスト２５のフォトリソグラフィーを行う。
詳細には、図６（ａ）に示すように、ネガ型レジスト２６と共にその下方で露出するポジ型レジスト２５に光照射する。ポジ型レジスト２５を現像等することにより、図６（ｂ）に示すように、ネガ型レジスト２６を残してポジ型レジスト２５が除去される。
詳細には、図６（ａ）に示すように、ネガ型レジスト２６と共にその下方で露出するポジ型レジスト２５に光照射する。ポジ型レジスト２５を現像等することにより、図６（ｂ）に示すように、ネガ型レジスト２６を残してポジ型レジスト２５が除去される。
続いて、図６（ｃ）に示すように、第３の絶縁膜６及び第４の絶縁膜８をコントロールエッチングする。
詳細には、ＢＨＦ等を用いて、第３の絶縁膜６及び第４の絶縁膜８の第１のダイオード構造５の側面を覆う部分（ネガ型レジスト２６で覆われていない部分）をコントロールエッチングして除去する。
詳細には、ＢＨＦ等を用いて、第３の絶縁膜６及び第４の絶縁膜８の第１のダイオード構造５の側面を覆う部分（ネガ型レジスト２６で覆われていない部分）をコントロールエッチングして除去する。
続いて、図７（ａ）に示すように、全面に第１の電極９となる金属膜を形成する。
詳細には、全面にスパッタ法又は蒸着法等により、例えばＴｉ／Ｐｔ／Ａｕを順次成膜して、第１の電極９となる金属膜を形成する。
詳細には、全面にスパッタ法又は蒸着法等により、例えばＴｉ／Ｐｔ／Ａｕを順次成膜して、第１の電極９となる金属膜を形成する。
続いて、図７（ｂ）に示すように、第１の電極９を形成する。
詳細には、リフトオフ法により、ネガ型レジスト２６及びこれを覆う金属膜を除去する。以上により、第１のダイオード構造５の側面から第３の絶縁膜６上にかけて覆う第１の電極９が形成される。第１の電極９は、第１のダイオード構造５の側面と電気的に接続される。
詳細には、リフトオフ法により、ネガ型レジスト２６及びこれを覆う金属膜を除去する。以上により、第１のダイオード構造５の側面から第３の絶縁膜６上にかけて覆う第１の電極９が形成される。第１の電極９は、第１のダイオード構造５の側面と電気的に接続される。
続いて、図７（ｃ）に示すように、第５の絶縁膜１０を形成する。
詳細には、絶縁膜の堆積により、第２のダイオード構造７の下方まで（例えば第１の電極９の水平面から０．２μｍ程度の高さまで）覆う第５の絶縁膜１０を形成する。第５の絶縁膜１０は、例えばベンゾシクロブテン（ＢＣＢ）のような絶縁樹脂、或いはシリコン酸化膜又はシリコン窒化膜等で形成され、半導体ナノワイヤ３、第１のダイオード構造５及び第１の電極９のパシベーション膜として機能する。
詳細には、絶縁膜の堆積により、第２のダイオード構造７の下方まで（例えば第１の電極９の水平面から０．２μｍ程度の高さまで）覆う第５の絶縁膜１０を形成する。第５の絶縁膜１０は、例えばベンゾシクロブテン（ＢＣＢ）のような絶縁樹脂、或いはシリコン酸化膜又はシリコン窒化膜等で形成され、半導体ナノワイヤ３、第１のダイオード構造５及び第１の電極９のパシベーション膜として機能する。
続いて、図７（ｄ）に示すように、第４の絶縁膜８をコントロールエッチングする。
詳細には、ＢＨＦ等を用いて、露出する第４の絶縁膜８のうちで第２のダイオード構造７の側面を覆う部分をコントロールエッチングして除去する。これにより、露出する第４の絶縁膜８は、第２のダイオード構造７の上面（半導体ナノワイヤ３の頭頂部分を含む）のみに残存する。
詳細には、ＢＨＦ等を用いて、露出する第４の絶縁膜８のうちで第２のダイオード構造７の側面を覆う部分をコントロールエッチングして除去する。これにより、露出する第４の絶縁膜８は、第２のダイオード構造７の上面（半導体ナノワイヤ３の頭頂部分を含む）のみに残存する。
続いて、図８（ａ）に示すように、第２の電極１１を形成する。
詳細には、第２のダイオード構造７の側面を含む全面にスパッタ法又は、蒸着法等により、例えばＴｉ／Ｐｔ／Ａｕを順次成膜する。これにより、第２の電極１１が形成される。第２の電極１１は、第４の絶縁膜８及び第５の絶縁膜１０により第１のダイオード構造５と電気的に分離され、第２のダイオード構造７の側面と電気的に接続される。
詳細には、第２のダイオード構造７の側面を含む全面にスパッタ法又は、蒸着法等により、例えばＴｉ／Ｐｔ／Ａｕを順次成膜する。これにより、第２の電極１１が形成される。第２の電極１１は、第４の絶縁膜８及び第５の絶縁膜１０により第１のダイオード構造５と電気的に分離され、第２のダイオード構造７の側面と電気的に接続される。
続いて、図８（ｂ）に示すように、第６の絶縁膜１２を形成する。
詳細には、第５の絶縁膜１０の上方で第２の電極１１を覆うように、ＢＣＢのような絶縁樹脂、或いはシリコン酸化膜又はシリコン窒化膜等を堆積する。これにより、第６の絶縁膜１２が形成される。第６の絶縁膜１２は、第２のダイオード構造７及び第２の電極１１のパシベーション膜として機能する。
詳細には、第５の絶縁膜１０の上方で第２の電極１１を覆うように、ＢＣＢのような絶縁樹脂、或いはシリコン酸化膜又はシリコン窒化膜等を堆積する。これにより、第６の絶縁膜１２が形成される。第６の絶縁膜１２は、第２のダイオード構造７及び第２の電極１１のパシベーション膜として機能する。
続いて、図９（ａ）に示すように、第６の絶縁膜１２をエッチングする。
詳細には、第６の絶縁膜１２上の第２のダイオード構造７の上方に相当する部分を覆うポジ型レジスト２８を形成する。ポジ型レジスト２８をマスクとして、第６の絶縁膜１２を第２の電極１１の表面が露出するまでドライエッチングして除去する。ポジ型レジスト２８は、所定の薬液を用いたウェット処理又は酸素プラズマによるアッシング処理により除去される。
詳細には、第６の絶縁膜１２上の第２のダイオード構造７の上方に相当する部分を覆うポジ型レジスト２８を形成する。ポジ型レジスト２８をマスクとして、第６の絶縁膜１２を第２の電極１１の表面が露出するまでドライエッチングして除去する。ポジ型レジスト２８は、所定の薬液を用いたウェット処理又は酸素プラズマによるアッシング処理により除去される。
続いて、図９（ｂ）に示すように、第２の電極１１をエッチングする。
詳細には、第６の絶縁膜１２から第２の電極１１の一部にかけて覆うポジ型レジスト２９を形成する。ポジ型レジスト２９をマスクとして、第２の電極１１を第５の絶縁膜１０の表面が露出するまでドライエッチングして除去する。ポジ型レジスト２９は、所定の薬液を用いたウェット処理又は酸素プラズマによるアッシング処理により除去される。
詳細には、第６の絶縁膜１２から第２の電極１１の一部にかけて覆うポジ型レジスト２９を形成する。ポジ型レジスト２９をマスクとして、第２の電極１１を第５の絶縁膜１０の表面が露出するまでドライエッチングして除去する。ポジ型レジスト２９は、所定の薬液を用いたウェット処理又は酸素プラズマによるアッシング処理により除去される。
続いて、図１０（ａ）に示すように、第５の絶縁膜１０をエッチングする。
詳細には、第６の絶縁膜１２及び第２の電極１１から第５の絶縁膜１０の一部にかけて覆うポジ型レジスト３０を形成する。ポジ型レジスト３０をマスクとして、第５の絶縁膜１０を第１の電極９の表面が露出するまでドライエッチングして除去する。ポジ型レジスト３０は、所定の薬液を用いたウェット処理又は酸素プラズマによるアッシング処理により除去される。
詳細には、第６の絶縁膜１２及び第２の電極１１から第５の絶縁膜１０の一部にかけて覆うポジ型レジスト３０を形成する。ポジ型レジスト３０をマスクとして、第５の絶縁膜１０を第１の電極９の表面が露出するまでドライエッチングして除去する。ポジ型レジスト３０は、所定の薬液を用いたウェット処理又は酸素プラズマによるアッシング処理により除去される。
続いて、図１０（ｂ）に示すように、ポジ型レジスト３１を形成し、金属膜２０を形成する。
詳細には、先ず、全面にポジ型レジスト３１を塗布する。フォトリソグラフィーによりポジ型レジスト３１を加工して、第１の電極９の表面の一部を露出する開口３１ａと、第２の電極１１の表面の一部を露出する開口３１ｂとを形成する。
次に、開口３１ａの底面の第１の電極９上及び開口３１ｂの底面の第２の電極１１上を含むポジ型レジスト３１の全面に金属膜２０として、例えばＡｕを成膜する。
詳細には、先ず、全面にポジ型レジスト３１を塗布する。フォトリソグラフィーによりポジ型レジスト３１を加工して、第１の電極９の表面の一部を露出する開口３１ａと、第２の電極１１の表面の一部を露出する開口３１ｂとを形成する。
次に、開口３１ａの底面の第１の電極９上及び開口３１ｂの底面の第２の電極１１上を含むポジ型レジスト３１の全面に金属膜２０として、例えばＡｕを成膜する。
続いて、図１１（ａ）に示すように、第１のパッド電極１３及び第２のパッド電極１４を形成する。
詳細には、リフトオフ法により、ポジ型レジスト３１及びこれを覆う金属膜２０を除去する。以上により、第１の電極９上には第１のパッド電極１３が、第２の電極１１上には第２のパッド電極１４が、それぞれ形成される。
詳細には、リフトオフ法により、ポジ型レジスト３１及びこれを覆う金属膜２０を除去する。以上により、第１の電極９上には第１のパッド電極１３が、第２の電極１１上には第２のパッド電極１４が、それぞれ形成される。
続いて、図１１（ｂ）に示すように、第６の絶縁膜１２をエッチングする。
詳細には、第６の絶縁膜１２上の第２のダイオード構造７の上方に相当する部分を露出する開口３２ａを有するポジ型レジスト３２を形成する。ポジ型レジスト３２をマスクとして、第６の絶縁膜１２を第２の電極１１の表面が露出するまでドライエッチングして除去する。
詳細には、第６の絶縁膜１２上の第２のダイオード構造７の上方に相当する部分を露出する開口３２ａを有するポジ型レジスト３２を形成する。ポジ型レジスト３２をマスクとして、第６の絶縁膜１２を第２の電極１１の表面が露出するまでドライエッチングして除去する。
続いて、図１２（ａ）に示すように、第２の電極１１をエッチングする。
詳細には、引き続きポジ型レジスト３２をマスクとして、第２の電極１１を第４の絶縁膜８の表面が露出するまでドライエッチングして除去する。ポジ型レジスト３２は、所定の薬液を用いたウェット処理又は酸素プラズマによるアッシング処理により除去される。
詳細には、引き続きポジ型レジスト３２をマスクとして、第２の電極１１を第４の絶縁膜８の表面が露出するまでドライエッチングして除去する。ポジ型レジスト３２は、所定の薬液を用いたウェット処理又は酸素プラズマによるアッシング処理により除去される。
続いて、図１２（ｂ）に示すように、第３の電極１５を形成する。
詳細には、半導体基板１の裏面上に、蒸着法等により、例えばＡｕＧｅ／Ａｕを順次成膜して、第３の電極１５を形成する。第３の電極１５は、第１の電極９及び第２の電極１１の双方と電気的に接続され、両者に共通の電極として機能する。
詳細には、半導体基板１の裏面上に、蒸着法等により、例えばＡｕＧｅ／Ａｕを順次成膜して、第３の電極１５を形成する。第３の電極１５は、第１の電極９及び第２の電極１１の双方と電気的に接続され、両者に共通の電極として機能する。
しかる後、所定の後処理工程等を経て、本実施形態による受光素子が形成される。
本実施形態では、１本の半導体ナノワイヤ３に対して第１のダイオード構造５及び第２のダイオード構造７が形成されるため、半導体ナノワイヤ３の位置ずれがなく、第１の電極９及び第２の電極１１を所期の状態に容易に形成することができる。また、高濃度の不純物ドーピングが不要であるため光のロスが少ない。
本実施形態による受光素子では、半導体ナノワイヤ３に対して、その下方部分に第１のダイオード構造５が、その上方部分に第２のダイオード構造７が、それぞれ設けられる。第１のダイオード構造５では第１の電極９及び第３の電極１５を用いることにより、第２のダイオード構造７では第２の電極１１及び第３の電極１５を用いることにより、各々独立して駆動される。第１のダイオード構造５では、第１の波長（１．１μｍ〜１．６５μｍの範囲内の波長）の入射光が主にｉ−ＩｎＧａＡｓ吸収層であるｉ層５ｂで吸収される。第２のダイオード構造７では、第２の波長（１．１μｍよりも短波長）の入射光が主にｉ−ＩｎＧａＡｓＰ吸収層であるｉ層７ｂで吸収される。
以上説明したように、本実施形態によれば、簡素な構成で、半導体ナノワイヤ３の位置ずれがなく、所期の電極形成が容易であり、高濃度のドーピングが不要であるため光のロスが少なく、各ダイオード構造５，７の受光を独立に駆動することができる信頼性の高い受光素子が実現する。
（第２の実施形態）
本実施形態では、光半導体素子として発光素子を開示する。
図１３〜図１９は、第２の実施形態による発光素子の製造方法の主要工程を示す概略断面図である。
本実施形態では、光半導体素子として発光素子を開示する。
図１３〜図１９は、第２の実施形態による発光素子の製造方法の主要工程を示す概略断面図である。
本実施形態では先ず、第１の実施形態で説明した図１（ａ）〜図７（ａ）の諸工程と同様の工程を実行する。このときの様子を図１３（ａ）に示す。但し、以下のいくつかの点で第１の実施形態と相違する。
図１（ａ）の工程では、半導体基板４１の表面上に、第１の絶縁膜２及び半導体ナノワイヤ４２を形成する。
詳細には、半導体基板４１として、例えばｎ型Ｓｉ(111)基板を用意する。半導体基板１上に例えばシリコン酸化膜をＣＶＤ法により数十ｎｍ程度の厚みに堆積し、第１の絶縁膜２を形成する。第１の絶縁膜２の所定部位に、例えばＥＢ露光を用いたリソグラフィにより直径１００ｎｍ程度の開口を形成する。この開口を埋め込み半導体基板１上に起立するように、ＶＬＳ法等により高さ３μｍ程度のｎ型ＧａＡｓを成長する。これにより、半導体基板４１上に半導体ナノワイヤ４２が形成される。
詳細には、半導体基板４１として、例えばｎ型Ｓｉ(111)基板を用意する。半導体基板１上に例えばシリコン酸化膜をＣＶＤ法により数十ｎｍ程度の厚みに堆積し、第１の絶縁膜２を形成する。第１の絶縁膜２の所定部位に、例えばＥＢ露光を用いたリソグラフィにより直径１００ｎｍ程度の開口を形成する。この開口を埋め込み半導体基板１上に起立するように、ＶＬＳ法等により高さ３μｍ程度のｎ型ＧａＡｓを成長する。これにより、半導体基板４１上に半導体ナノワイヤ４２が形成される。
図３（ｃ）の工程において、第１のダイオード構造４３を形成する。
詳細には、ＭＯＣＶＤ法により、半導体ナノワイヤ４２の側面の露出部分（下方部分）を覆うように、以下の各層を順次選択成長する。各層は、例えば、ｎ−ＧａＡｓバッファ層(厚み１００ｎｍ程度)、ｎ−ＡｌＧａＡｓクラッド層(厚み３００ｎｍ程度)、ｉ−ＧａＡｓ発光層(組成波長λｇ＝８５０ｎｍ、厚み３００ｎｍ程度)、ｐ−ＡｌＧａＡｓクラッド層(厚み３００ｎｍ程度)、及びｐ−ＧａＡｓコンタクト層（厚み１００ｎｍ程度)である。ｎ−ＧａＡｓバッファ層及びｎ−ＡｌＧａＡｓクラッド層がｎ型層４３ａ、ｉ−ＧａＡｓ発光層がｉ層４３ｂ、ｐ−ＡｌＧａＡｓクラッド層及びｐ−ＧａＡｓコンタクト層がｐ型層４３ｃとなり、これらを備えた第１のダイオード構造４３が形成される。ここで、ｉ−ＧａＡｓ発光層であるｉ層４３ｂが第１の波長で機能する層となる。
詳細には、ＭＯＣＶＤ法により、半導体ナノワイヤ４２の側面の露出部分（下方部分）を覆うように、以下の各層を順次選択成長する。各層は、例えば、ｎ−ＧａＡｓバッファ層(厚み１００ｎｍ程度)、ｎ−ＡｌＧａＡｓクラッド層(厚み３００ｎｍ程度)、ｉ−ＧａＡｓ発光層(組成波長λｇ＝８５０ｎｍ、厚み３００ｎｍ程度)、ｐ−ＡｌＧａＡｓクラッド層(厚み３００ｎｍ程度)、及びｐ−ＧａＡｓコンタクト層（厚み１００ｎｍ程度)である。ｎ−ＧａＡｓバッファ層及びｎ−ＡｌＧａＡｓクラッド層がｎ型層４３ａ、ｉ−ＧａＡｓ発光層がｉ層４３ｂ、ｐ−ＡｌＧａＡｓクラッド層及びｐ−ＧａＡｓコンタクト層がｐ型層４３ｃとなり、これらを備えた第１のダイオード構造４３が形成される。ここで、ｉ−ＧａＡｓ発光層であるｉ層４３ｂが第１の波長で機能する層となる。
図４（ｄ）の工程において、第２のダイオード構造４４を形成する。
詳細には、ＭＯＣＶＤ法により、半導体ナノワイヤ４２の側面の露出部分（上方部分）を覆うように、以下の各層を順次選択成長する。各層は、例えば、ｎ−ＧａＡｓバッファ層(厚み１００ｎｍ程度)、ｎ−ＡｌＩｎＰクラッド層(厚み３００ｎｍ程度)、ｉ−ＡｌＧａＩｎＰ発光層(組成波長λｇ＝６００ｎｍ、厚み３００ｎｍ程度)、ｐ−ＡｌＩｎＰクラッド層(厚み３００ｎｍ程度)、ｐ−ＧａＡｓコンタクト層(厚み１００ｎｍ程度)である。ｎ−ＧａＡｓバッファ層及びｎ−ＡｌＩｎＰクラッド層がｎ型層４４ａ、ｉ−ＡｌＧａＩｎＰ発光層がｉ層４４ｂ、ｐ−ＡｌＩｎＰクラッド層及びｐ−ＧａＡｓコンタクト層がｐ型層４４ｃとなり、これらを備えた第２のダイオード構造４４が形成される。ここで、ｉ−ＡｌＧａＩｎＰ発光層であるｉ層４４ｂが第１の波長と異なる第２の波長で機能する層となる。
詳細には、ＭＯＣＶＤ法により、半導体ナノワイヤ４２の側面の露出部分（上方部分）を覆うように、以下の各層を順次選択成長する。各層は、例えば、ｎ−ＧａＡｓバッファ層(厚み１００ｎｍ程度)、ｎ−ＡｌＩｎＰクラッド層(厚み３００ｎｍ程度)、ｉ−ＡｌＧａＩｎＰ発光層(組成波長λｇ＝６００ｎｍ、厚み３００ｎｍ程度)、ｐ−ＡｌＩｎＰクラッド層(厚み３００ｎｍ程度)、ｐ−ＧａＡｓコンタクト層(厚み１００ｎｍ程度)である。ｎ−ＧａＡｓバッファ層及びｎ−ＡｌＩｎＰクラッド層がｎ型層４４ａ、ｉ−ＡｌＧａＩｎＰ発光層がｉ層４４ｂ、ｐ−ＡｌＩｎＰクラッド層及びｐ−ＧａＡｓコンタクト層がｐ型層４４ｃとなり、これらを備えた第２のダイオード構造４４が形成される。ここで、ｉ−ＡｌＧａＩｎＰ発光層であるｉ層４４ｂが第１の波長と異なる第２の波長で機能する層となる。
続いて、図１３（ｂ）に示すように、第１の電極９を形成する。
詳細には、リフトオフ法により、ネガ型レジスト２６及びこれを覆う金属膜を除去する。以上により、第１のダイオード構造４３の側面から第３の絶縁膜６上にかけて覆う第１の電極９が形成される。第１の電極９は、第１のダイオード構造４３の側面と電気的に接続される。
詳細には、リフトオフ法により、ネガ型レジスト２６及びこれを覆う金属膜を除去する。以上により、第１のダイオード構造４３の側面から第３の絶縁膜６上にかけて覆う第１の電極９が形成される。第１の電極９は、第１のダイオード構造４３の側面と電気的に接続される。
続いて、図１３（ｃ）に示すように、第５の絶縁膜１０を形成する。
詳細には、絶縁膜の堆積等により、第２のダイオード構造４４の下方まで（例えば第１の電極９の水平面から０．２μｍ程度の高さまで）覆う第５の絶縁膜１０を形成する。第５の絶縁膜１０は、例えばベンゾシクロブテン（ＢＣＢ）のような絶縁樹脂、或いはシリコン酸化膜又はシリコン窒化膜等で形成され、半導体ナノワイヤ４２、第１のダイオード構造４３及び第１の電極９のパシベーション膜として機能する。
詳細には、絶縁膜の堆積等により、第２のダイオード構造４４の下方まで（例えば第１の電極９の水平面から０．２μｍ程度の高さまで）覆う第５の絶縁膜１０を形成する。第５の絶縁膜１０は、例えばベンゾシクロブテン（ＢＣＢ）のような絶縁樹脂、或いはシリコン酸化膜又はシリコン窒化膜等で形成され、半導体ナノワイヤ４２、第１のダイオード構造４３及び第１の電極９のパシベーション膜として機能する。
続いて、図１３（ｄ）に示すように、第４の絶縁膜８をコントロールエッチングする。
詳細には、ＢＨＦ等を用いて、露出する第４の絶縁膜８のうちで第２のダイオード構造４４の側面を覆う部分をコントロールエッチングして除去する。これにより、露出する第４の絶縁膜８は、第２のダイオード構造４４の上面（半導体ナノワイヤ４２の頭頂部分を含む）のみに残存する。
詳細には、ＢＨＦ等を用いて、露出する第４の絶縁膜８のうちで第２のダイオード構造４４の側面を覆う部分をコントロールエッチングして除去する。これにより、露出する第４の絶縁膜８は、第２のダイオード構造４４の上面（半導体ナノワイヤ４２の頭頂部分を含む）のみに残存する。
続いて、図１４（ａ）に示すように、第７の絶縁膜４５を形成する。
詳細には、第２のダイオード構造４４上を含む第５の絶縁膜１０上に、ＣＶＤ法等により例えばシリコン酸化膜又はシリコン窒化膜を堆積する。これにより、第７の絶縁膜４５が形成される。第７の絶縁膜４５は、第２のダイオード構造４４のパシベーション膜として機能する。
詳細には、第２のダイオード構造４４上を含む第５の絶縁膜１０上に、ＣＶＤ法等により例えばシリコン酸化膜又はシリコン窒化膜を堆積する。これにより、第７の絶縁膜４５が形成される。第７の絶縁膜４５は、第２のダイオード構造４４のパシベーション膜として機能する。
続いて、図１４（ｂ）に示すように、第７の絶縁膜４５をコントロールエッチングする。
詳細には、ＢＨＦ等を用いて、第７の絶縁膜４５のうちで第２のダイオード構造４４の側面を覆う部分をコントロールエッチングして除去する。これにより、第７の絶縁膜４５は、第５の絶縁膜１０上及び第２のダイオード構造４４の上面のみに残存する。
詳細には、ＢＨＦ等を用いて、第７の絶縁膜４５のうちで第２のダイオード構造４４の側面を覆う部分をコントロールエッチングして除去する。これにより、第７の絶縁膜４５は、第５の絶縁膜１０上及び第２のダイオード構造４４の上面のみに残存する。
続いて、図１５（ａ）に示すように、第２の電極１１を形成する。
詳細には、第２のダイオード構造４４の側面を含む全面にスパッタ法又は蒸着法等により、例えばＴｉ／Ｐｔ／Ａｕを順次成膜する。これにより、第２の電極１１が形成される。第２の電極１１は、第４の絶縁膜８及び第５の絶縁膜１０により第１のダイオード構造４３と電気的に分離され、第２のダイオード構造４４の側面と電気的に接続される。
詳細には、第２のダイオード構造４４の側面を含む全面にスパッタ法又は蒸着法等により、例えばＴｉ／Ｐｔ／Ａｕを順次成膜する。これにより、第２の電極１１が形成される。第２の電極１１は、第４の絶縁膜８及び第５の絶縁膜１０により第１のダイオード構造４３と電気的に分離され、第２のダイオード構造４４の側面と電気的に接続される。
続いて、図１５（ｂ）に示すように、第６の絶縁膜１２を形成する。
詳細には、第５の絶縁膜１０の上方で第２の電極１１を覆うように、ＢＣＢのような絶縁樹脂、或いはシリコン酸化膜又はシリコン窒化膜等を堆積する。これにより、第６の絶縁膜１２が形成される。第６の絶縁膜１２は、第２のダイオード構造４４及び第２の電極１１のパシベーション膜として機能する。
詳細には、第５の絶縁膜１０の上方で第２の電極１１を覆うように、ＢＣＢのような絶縁樹脂、或いはシリコン酸化膜又はシリコン窒化膜等を堆積する。これにより、第６の絶縁膜１２が形成される。第６の絶縁膜１２は、第２のダイオード構造４４及び第２の電極１１のパシベーション膜として機能する。
続いて、図１６（ａ）に示すように、第６の絶縁膜１２をエッチングする。
詳細には、第６の絶縁膜１２上の第２のダイオード構造４４の上方に相当する部分を覆うポジ型レジスト２８を形成する。ポジ型レジスト２８をマスクとして、第６の絶縁膜１２を第２の電極１１の表面が露出するまでドライエッチングして除去する。ポジ型レジスト２８は、所定の薬液を用いたウェット処理又は酸素プラズマによるアッシング処理により除去される。
詳細には、第６の絶縁膜１２上の第２のダイオード構造４４の上方に相当する部分を覆うポジ型レジスト２８を形成する。ポジ型レジスト２８をマスクとして、第６の絶縁膜１２を第２の電極１１の表面が露出するまでドライエッチングして除去する。ポジ型レジスト２８は、所定の薬液を用いたウェット処理又は酸素プラズマによるアッシング処理により除去される。
続いて、図１６（ｂ）に示すように、第２の電極１１及び第７の絶縁膜４５をエッチングする。
詳細には、第６の絶縁膜１２から第２の電極１１の一部にかけて覆うポジ型レジスト２９を形成する。ポジ型レジスト２９をマスクとして、第２の電極１１及び第７の絶縁膜４５を第５の絶縁膜１０の表面が露出するまでドライエッチングして除去する。ポジ型レジスト２９は、所定の薬液を用いたウェット処理又は酸素プラズマによるアッシング処理により除去される。
詳細には、第６の絶縁膜１２から第２の電極１１の一部にかけて覆うポジ型レジスト２９を形成する。ポジ型レジスト２９をマスクとして、第２の電極１１及び第７の絶縁膜４５を第５の絶縁膜１０の表面が露出するまでドライエッチングして除去する。ポジ型レジスト２９は、所定の薬液を用いたウェット処理又は酸素プラズマによるアッシング処理により除去される。
続いて、図１７（ａ）に示すように、第５の絶縁膜１０をエッチングする。
詳細には、第６の絶縁膜１２及び第２の電極１１から第５の絶縁膜１０の一部にかけて覆うポジ型レジスト３０を形成する。ポジ型レジスト３０をマスクとして、第５の絶縁膜１０を第１の電極９の表面が露出するまでドライエッチングして除去する。ポジ型レジスト３０は、所定の薬液を用いたウェット処理又は酸素プラズマによるアッシング処理により除去される。
詳細には、第６の絶縁膜１２及び第２の電極１１から第５の絶縁膜１０の一部にかけて覆うポジ型レジスト３０を形成する。ポジ型レジスト３０をマスクとして、第５の絶縁膜１０を第１の電極９の表面が露出するまでドライエッチングして除去する。ポジ型レジスト３０は、所定の薬液を用いたウェット処理又は酸素プラズマによるアッシング処理により除去される。
続いて、図１７（ｂ）に示すように、ポジ型レジスト３１を形成し、金属膜２０を形成する。
詳細には、先ず、全面にポジ型レジスト３１を塗布する。フォトリソグラフィーによりポジ型レジスト３１を加工して、第１の電極９の表面の一部を露出する開口３１ａと、第２の電極１１の表面の一部を露出する開口３１ｂとを形成する。
次に、開口３１ａの底面の第１の電極９上及び開口３１ｂの底面の第２の電極１１上を含むポジ型レジスト３１の全面に金属膜２０として、例えばＡｕを成膜する。
詳細には、先ず、全面にポジ型レジスト３１を塗布する。フォトリソグラフィーによりポジ型レジスト３１を加工して、第１の電極９の表面の一部を露出する開口３１ａと、第２の電極１１の表面の一部を露出する開口３１ｂとを形成する。
次に、開口３１ａの底面の第１の電極９上及び開口３１ｂの底面の第２の電極１１上を含むポジ型レジスト３１の全面に金属膜２０として、例えばＡｕを成膜する。
続いて、図１８（ａ）に示すように、第１のパッド電極１３及び第２のパッド電極１４を形成する。
詳細には、リフトオフ法により、ポジ型レジスト３１及びこれを覆う金属膜２０を除去する。以上により、第１の電極９上には第１のパッド電極１３が、第２の電極１１上には第２のパッド電極１４が、それぞれ形成される。
詳細には、リフトオフ法により、ポジ型レジスト３１及びこれを覆う金属膜２０を除去する。以上により、第１の電極９上には第１のパッド電極１３が、第２の電極１１上には第２のパッド電極１４が、それぞれ形成される。
続いて、図１８（ｂ）に示すように、第６の絶縁膜１２をエッチングする。
詳細には、第６の絶縁膜１２上の第２のダイオード構造４４の上方に相当する部分を露出する開口３２ａを有するポジ型レジスト３２を形成する。ポジ型レジスト３２をマスクとして、第６の絶縁膜１２を第２の電極１１の表面が露出するまでドライエッチングして除去する。
詳細には、第６の絶縁膜１２上の第２のダイオード構造４４の上方に相当する部分を露出する開口３２ａを有するポジ型レジスト３２を形成する。ポジ型レジスト３２をマスクとして、第６の絶縁膜１２を第２の電極１１の表面が露出するまでドライエッチングして除去する。
続いて、図１９（ａ）に示すように、第２の電極１１をエッチングする。
詳細には、引き続きポジ型レジスト３２をマスクとして、第２の電極１１を第４の絶縁膜８の表面が露出するまでドライエッチングして除去する。ポジ型レジスト３２は、所定の薬液を用いたウェット処理又は酸素プラズマによるアッシング処理により除去される。
詳細には、引き続きポジ型レジスト３２をマスクとして、第２の電極１１を第４の絶縁膜８の表面が露出するまでドライエッチングして除去する。ポジ型レジスト３２は、所定の薬液を用いたウェット処理又は酸素プラズマによるアッシング処理により除去される。
続いて、図１９（ｂ）に示すように、第３の電極１５を形成する。
詳細には、半導体基板４１の裏面上に、蒸着法等により、例えばＡｕＧｅ／Ａｕを順次成膜して、第３の電極１５を形成する。第３の電極１５は、第１の電極９及び第２の電極１１の双方と電気的に接続され、両者に共通の電極として機能する。
詳細には、半導体基板４１の裏面上に、蒸着法等により、例えばＡｕＧｅ／Ａｕを順次成膜して、第３の電極１５を形成する。第３の電極１５は、第１の電極９及び第２の電極１１の双方と電気的に接続され、両者に共通の電極として機能する。
しかる後、所定の後処理工程等を経て、本実施形態による発光素子が形成される。
本実施形態では、１本の半導体ナノワイヤ４２に対して第１のダイオード構造４３及び第２のダイオード構造４４が形成されるため、半導体ナノワイヤ４２の位置ずれがなく、第１の電極９及び第２の電極１１を所期の状態に容易に形成することができる。また、高濃度の不純物ドーピングが不要であるため光のロスが少ない。
本実施形態による発光素子では、半導体ナノワイヤ４２に対して、その下方部分に第１のダイオード構造４３が、その上方部分に第２のダイオード構造４４が、それぞれ設けられる。第１のダイオード構造４３では第１の電極９及び第３の電極１５を用いることにより、第２のダイオード構造４４では第２の電極１１及び第３の電極１５を用いることにより、各々独立して駆動される。１本の半導体ナノワイヤ４２で第１の波長（本実施形態では８５０ｎｍ）及び第２の波長（本実施形態では６００ｎｍ）の２種の波長で発光する発光素子が実現する。
以上説明したように、本実施形態によれば、簡素な構成で、半導体ナノワイヤ４２の位置ずれがなく、所期の電極形成が容易であり、高濃度のドーピングが不要であるため光のロスが少なく、各ダイオード構造４３，４４の光出力を独立に駆動することができる信頼性の高い発光素子が実現する。
なお、上述した第１及び第２の実施形態に限定されることなく、種々の変更が可能である。
例えば、各ダイオード構造は、各実施形態で例示したようなバルク層の代わりに、例えば量子井戸又は量子ドット構造を形成するようにしても良い。
また、各実施形態において、１本の半導体ナノワイヤに２つのダイオード構造が設けられる場合を例示したが、１本の半導体ナノワイヤに各々機能する波長の異なる３つ以上のダイオード構造を設けることも可能である。
また、半導体基板について、第１の実施形態ではＩｎＰ基板を、第２の実施形態ではＳｉ基板をそれぞれ例示したが、ＧａＡｓ基板等を用いても良い。
また、各絶縁膜について、ＢＣＢ、Ｓｉ,Ｔｉ等の酸化膜、窒化膜、又はこれらを適宜積層した膜で形成しても良い。
例えば、各ダイオード構造は、各実施形態で例示したようなバルク層の代わりに、例えば量子井戸又は量子ドット構造を形成するようにしても良い。
また、各実施形態において、１本の半導体ナノワイヤに２つのダイオード構造が設けられる場合を例示したが、１本の半導体ナノワイヤに各々機能する波長の異なる３つ以上のダイオード構造を設けることも可能である。
また、半導体基板について、第１の実施形態ではＩｎＰ基板を、第２の実施形態ではＳｉ基板をそれぞれ例示したが、ＧａＡｓ基板等を用いても良い。
また、各絶縁膜について、ＢＣＢ、Ｓｉ,Ｔｉ等の酸化膜、窒化膜、又はこれらを適宜積層した膜で形成しても良い。
以下、光半導体素子及びその製造方法の諸態様を付記としてまとめて記載する。
（付記１）半導体基板と、
前記半導体基板の表面に起立する半導体ナノワイヤと、
前記半導体ナノワイヤの側面に設けられた、第１の波長の光で機能する第１のダイオード構造と、
前記半導体ナノワイヤの側面に設けられた、前記第１の波長と異なる前記第２の波長の光で機能する第２のダイオード構造と、
前記第１のダイオード構造と電気的に接続された第１の電極と、
前記第１のダイオード構造と電気的に分離され、前記第２のダイオード構造と電気的に接続された第２の電極と
を含むことを特徴とする光半導体素子。
前記半導体基板の表面に起立する半導体ナノワイヤと、
前記半導体ナノワイヤの側面に設けられた、第１の波長の光で機能する第１のダイオード構造と、
前記半導体ナノワイヤの側面に設けられた、前記第１の波長と異なる前記第２の波長の光で機能する第２のダイオード構造と、
前記第１のダイオード構造と電気的に接続された第１の電極と、
前記第１のダイオード構造と電気的に分離され、前記第２のダイオード構造と電気的に接続された第２の電極と
を含むことを特徴とする光半導体素子。
（付記２）前記第１の波長は、前記第２の波長よりも長いことを特徴とする付記１に記載の光半導体素子。
（付記３）前記第１のダイオード構造及び前記第２のダイオード構造は、光吸収材料を有することを特徴とする付記１又は２に記載の光半導体素子。
（付記４）前記第１のダイオード構造及び前記第２のダイオード構造は、発光材料を有することを特徴とする付記１又は２に記載の光半導体素子。
（付記５）前記半導体基板の裏面に設けられた、前記第１の電極及び前記第２の電極の双方と電気的に接続された第３の電極を更に含むことを特徴とする付記１〜４のいずれか１項に記載の光半導体素子。
（付記６）半導体基板の表面に起立する半導体ナノワイヤを形成する工程と、
前記半導体ナノワイヤの側面に、第１の波長の光で機能する第１のダイオード構造を形成する工程と、
前記半導体ナノワイヤの側面に、前記第１の波長と異なる前記第２の波長の光で機能する第２のダイオード構造を形成する工程と、
前記第１のダイオード構造と電気的に接続される第１の電極を形成する工程と、
前記第１のダイオード構造と電気的に分離され、前記第２のダイオード構造と電気的に接続される第２の電極を形成する工程と
を含むことを特徴とする光半導体素子の製造方法。
前記半導体ナノワイヤの側面に、第１の波長の光で機能する第１のダイオード構造を形成する工程と、
前記半導体ナノワイヤの側面に、前記第１の波長と異なる前記第２の波長の光で機能する第２のダイオード構造を形成する工程と、
前記第１のダイオード構造と電気的に接続される第１の電極を形成する工程と、
前記第１のダイオード構造と電気的に分離され、前記第２のダイオード構造と電気的に接続される第２の電極を形成する工程と
を含むことを特徴とする光半導体素子の製造方法。
（付記７）前記第１の波長は、前記第２の波長よりも長いことを特徴とする付記６に記載の光半導体素子の製造方法。
（付記８）前記第１のダイオード構造及び前記第２のダイオード構造は、光吸収材料を有することを特徴とする付記６又は７に記載の光半導体素子の製造方法。
（付記９）前記第１のダイオード構造及び前記第２のダイオード構造は、発光材料を有することを特徴とする付記６又は７に記載の光半導体素子の製造方法。
（付記１０）前記半導体基板の裏面に、前記第１の電極及び前記第２の電極の双方と電気的に接続された第３の電極を形成する工程を更に含むことを特徴とする付記６〜９のいずれか１項に記載の光半導体素子の製造方法。
１，４１ 半導体基板
２ 第１の絶縁膜
３，４２ 半導体ナノワイヤ
４ 第２の絶縁膜
５，４３ 第１のダイオード構造
５ａ，７ａ，４３ａ，４４ａ ｎ型層
５ｂ，７ｂ，４３ｂ，４４ｂ ｉ層
５ｃ，７ｃ，４３ｃ，４４ｃ ｐ型層
６ 第３の絶縁膜
７，４４ 第２のダイオード構造
８ 第４の絶縁膜
９ 第１の電極
１０ 第５の絶縁膜
１１ 第２の電極
１２ 第６の絶縁膜
１３ 第１のパッド電極
１４ 第２のパッド電極
１５ 第３の電極
２０ 金属膜
２１，２４，２５，２８，２９，３０，３１，３２ ポジ型レジスト
２２，２６ ネガ型レジスト
２３，２７ フォトマスク
２３ａ，２７ａ，３１ａ，３１ｂ，３２ａ 開口
４５ 第７の絶縁膜
２ 第１の絶縁膜
３，４２ 半導体ナノワイヤ
４ 第２の絶縁膜
５，４３ 第１のダイオード構造
５ａ，７ａ，４３ａ，４４ａ ｎ型層
５ｂ，７ｂ，４３ｂ，４４ｂ ｉ層
５ｃ，７ｃ，４３ｃ，４４ｃ ｐ型層
６ 第３の絶縁膜
７，４４ 第２のダイオード構造
８ 第４の絶縁膜
９ 第１の電極
１０ 第５の絶縁膜
１１ 第２の電極
１２ 第６の絶縁膜
１３ 第１のパッド電極
１４ 第２のパッド電極
１５ 第３の電極
２０ 金属膜
２１，２４，２５，２８，２９，３０，３１，３２ ポジ型レジスト
２２，２６ ネガ型レジスト
２３，２７ フォトマスク
２３ａ，２７ａ，３１ａ，３１ｂ，３２ａ 開口
４５ 第７の絶縁膜
Claims (8)
- 半導体基板と、
前記半導体基板の表面に起立する半導体ナノワイヤと、
前記半導体ナノワイヤの側面に設けられた、第１の波長の光で機能する第１のダイオード構造と、
前記半導体ナノワイヤの側面に設けられた、前記第１の波長と異なる前記第２の波長の光で機能する第２のダイオード構造と、
前記第１のダイオード構造と電気的に接続された第１の電極と、
前記第１のダイオード構造と電気的に分離され、前記第２のダイオード構造と電気的に接続された第２の電極と
を含むことを特徴とする光半導体素子。 - 前記第１の波長は、前記第２の波長よりも長いことを特徴とする請求項１に記載の光半導体素子。
- 前記第１のダイオード構造及び前記第２のダイオード構造は、光吸収材料を有することを特徴とする請求項１又は２に記載の光半導体素子。
- 前記第１のダイオード構造及び前記第２のダイオード構造は、発光材料を有することを特徴とする請求項１又は２に記載の光半導体素子。
- 半導体基板の表面に起立する半導体ナノワイヤを形成する工程と、
前記半導体ナノワイヤの側面に、第１の波長の光で機能する第１のダイオード構造を形成する工程と、
前記半導体ナノワイヤの側面に、前記第１の波長と異なる前記第２の波長の光で機能する第２のダイオード構造を形成する工程と、
前記第１のダイオード構造と電気的に接続される第１の電極を形成する工程と、
前記第１のダイオード構造と電気的に分離され、前記第２のダイオード構造と電気的に接続される第２の電極を形成する工程と
を含むことを特徴とする光半導体素子の製造方法。 - 前記第１の波長は、前記第２の波長よりも長いことを特徴とする請求項５に記載の光半導体素子の製造方法。
- 前記第１のダイオード構造及び前記第２のダイオード構造は、光吸収材料を有することを特徴とする請求項５又は６に記載の光半導体素子の製造方法。
- 前記第１のダイオード構造及び前記第２のダイオード構造は、発光材料を有することを特徴とする請求項５又は６に記載の光半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013032488A JP6083254B2 (ja) | 2013-02-21 | 2013-02-21 | 光半導体素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013032488A JP6083254B2 (ja) | 2013-02-21 | 2013-02-21 | 光半導体素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014165214A true JP2014165214A (ja) | 2014-09-08 |
| JP6083254B2 JP6083254B2 (ja) | 2017-02-22 |
Family
ID=51615591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013032488A Expired - Fee Related JP6083254B2 (ja) | 2013-02-21 | 2013-02-21 | 光半導体素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6083254B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2614398A (en) * | 2021-12-30 | 2023-07-05 | Lg Display Co Ltd | Nanorod light emitting element and display device including the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011135058A (ja) * | 2009-11-30 | 2011-07-07 | Honda Motor Co Ltd | 太陽電池素子、カラーセンサ、ならびに発光素子及び受光素子の製造方法 |
| JP2011224749A (ja) * | 2010-04-22 | 2011-11-10 | Nippon Telegr & Teleph Corp <Ntt> | ナノ構造体およびその製造方法 |
| WO2011156266A2 (en) * | 2010-06-08 | 2011-12-15 | Sundiode, Inc. | Nanostructure optoelectronic device having sidewall electrical contact |
-
2013
- 2013-02-21 JP JP2013032488A patent/JP6083254B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011135058A (ja) * | 2009-11-30 | 2011-07-07 | Honda Motor Co Ltd | 太陽電池素子、カラーセンサ、ならびに発光素子及び受光素子の製造方法 |
| JP2011224749A (ja) * | 2010-04-22 | 2011-11-10 | Nippon Telegr & Teleph Corp <Ntt> | ナノ構造体およびその製造方法 |
| WO2011156266A2 (en) * | 2010-06-08 | 2011-12-15 | Sundiode, Inc. | Nanostructure optoelectronic device having sidewall electrical contact |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2614398A (en) * | 2021-12-30 | 2023-07-05 | Lg Display Co Ltd | Nanorod light emitting element and display device including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6083254B2 (ja) | 2017-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4571920B2 (ja) | 光検知器 | |
| US11205739B2 (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| WO2018003374A1 (ja) | 半導体光デバイスの製造方法および半導体光デバイス | |
| JP5630213B2 (ja) | 光検出素子 | |
| JP6219506B2 (ja) | ナノワイヤデバイスの活性領域の平坦化および規定のための絶縁層 | |
| US8673664B2 (en) | Method of manufacturing photodiode with waveguide structure and photodiode | |
| US20200091388A1 (en) | Highly efficient microdevices | |
| JP2014127499A (ja) | 受光デバイス、その製造法、およびセンシング装置 | |
| JP6459460B2 (ja) | 半導体受光素子を作製する方法 | |
| JP6265032B2 (ja) | 半導体受光素子 | |
| JP2007227744A (ja) | 量子ドット型光半導体装置及びその製造方法 | |
| JP7073948B2 (ja) | 赤外線検出器、赤外線検出装置及び赤外線検出器の製造方法 | |
| JP5217140B2 (ja) | 光半導体装置 | |
| JP2014072217A (ja) | 光センサの製造方法、赤外線センサの製造方法、光センサ及び化合物半導体基板 | |
| JP6083254B2 (ja) | 光半導体素子及びその製造方法 | |
| JP5341934B2 (ja) | 量子ドット型赤外線検知器 | |
| JP6741943B2 (ja) | 半導体装置及びその製造方法 | |
| JP2009152246A (ja) | 量子ドット型赤外線検知器 | |
| US10797200B2 (en) | Method for producing an optoelectronic device comprising a step of etching the rear face of the growth substrate | |
| JP6176105B2 (ja) | 受光装置の製造方法 | |
| JP4361479B2 (ja) | 半導体光学素子及びその製造方法 | |
| JP7327101B2 (ja) | 赤外線検出器 | |
| US20230378395A1 (en) | Optoelectronic device with a contact layer and a roughened layer arranged thereon, and production method | |
| US11011666B2 (en) | Optoelectronic semiconductor structure having a bipolar phototransistor structure and manufacturing method thereof | |
| JP5585392B2 (ja) | 化合物半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150903 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160705 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160905 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170109 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6083254 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |