JP2014154327A - 発光装置の制御回路、それを用いた発光装置および電子機器 - Google Patents

発光装置の制御回路、それを用いた発光装置および電子機器 Download PDF

Info

Publication number
JP2014154327A
JP2014154327A JP2013022569A JP2013022569A JP2014154327A JP 2014154327 A JP2014154327 A JP 2014154327A JP 2013022569 A JP2013022569 A JP 2013022569A JP 2013022569 A JP2013022569 A JP 2013022569A JP 2014154327 A JP2014154327 A JP 2014154327A
Authority
JP
Japan
Prior art keywords
current
transistor
resistor
control circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013022569A
Other languages
English (en)
Other versions
JP6122302B2 (ja
Inventor
Shinji Takizawa
伸次 滝澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2013022569A priority Critical patent/JP6122302B2/ja
Publication of JP2014154327A publication Critical patent/JP2014154327A/ja
Application granted granted Critical
Publication of JP6122302B2 publication Critical patent/JP6122302B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Led Devices (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】駆動電流を高精度に制御する。
【解決手段】スイッチング電源4は、発光素子6のアノードに駆動電圧VOUTを供給する。パワートランジスタQ1はNPN型バイポーラトランジスタであり、そのコレクタが発光素子6のカソードと接続される。検出抵抗Rsは、パワートランジスタQ1のエミッタと接地端子の間に設けられる。第1トランジスタM1は、パワートランジスタQ1のベース電流Ibを生成する。補正電流源50は、補正電流ICMPを生成し、補正電流ICMPをパワートランジスタQ1のエミッタから、検出抵抗Rsとは別の経路に引き込む。
【選択図】図7

Description

本発明は、発光素子の駆動技術に関する。
近年、液晶パネルのバックライトや照明機器として、LED(発光ダイオード)をはじめとする発光素子を利用した発光装置が利用される。図1は、本発明者らが検討した比較技術に係る発光装置1rの構成例を示す回路図である。なお図1の発光装置1rを、従来技術として認定してはならない。発光装置1は、LEDストリング(発光素子)6と、スイッチング電源4と、パワートランジスタQ1と、検出抵抗Rsと、制御回路2rと、を備える。
発光素子6は、直列に接続された複数のLEDを含む。スイッチング電源4は、入力端子P1に入力された入力電圧VINを昇圧して、出力端子P2に接続された発光素子6の第1端子(アノード)に駆動電圧VOUTを供給する。
パワートランジスタQ1は、NPN型バイポーラトランジスタであり、そのコレクタが、発光素子6の第2端子(カソード)と接続される。検出抵抗Rsは、パワートランジスタQ1のエミッタと接地端子の間に設けられる。
パワートランジスタQ1、検出抵抗Rsおよび制御回路2rの第1トランジスタM1および第1誤差増幅器EA1は、駆動電流ILEDを生成する電流ドライバ8rを形成する。制御回路2rは、パワートランジスタQ1のベース電流Ibを調節することにより、パワートランジスタQ1が生成する駆動電流ILEDを、発光素子6の目標輝度に応じたレベルに安定化させる。
検出抵抗Rsには、駆動電流ILEDに比例した電圧降下Vsが発生する。第1誤差増幅器EA1は、電圧降下Vsが、目標輝度を指示する第1基準電圧VREFと一致するように、第1トランジスタM1のゲート電圧を調節し、その結果、第1トランジスタM1からパワートランジスタQ1に供給されるベース電流Ibをフィードバック制御する。
電流ドライバ8rが、第1基準電圧VREF1に比例した駆動電流ILEDを生成するためには、パワートランジスタQ1が活性領域で動作することが望ましい。つまりパワートランジスタQ1のコレクタ電圧、つまり発光素子6のカソード電圧VLEDが、あるしきい値電圧より高く維持されている必要がある。そこで制御回路2rは、パワートランジスタQ1のコレクタ電圧VLEDが、所定の第2基準電圧VREF2と一致するように、駆動電圧VOUTをフィードバック制御する。第2基準電圧VREF2は、パワートランジスタQ1が活性領域で動作可能な電圧レベルに設定される。
第2誤差増幅器EA2は、コレクタ電圧VLEDと第2基準電圧VREF2の誤差を増幅し、誤差信号VERR2を生成する。パルス変調器10は、誤差信号VERR2に応じてデューティ比が調節されるパルス変調信号SPMを生成する。ドライバ20は、パルス変調信号SPMに応じて、スイッチング電源4のスイッチングトランジスタM11を駆動する。
特開2012−243821号公報
発光素子6に流れる駆動電流ILED、つまりパワートランジスタQ1のコレクタ電流は、パワートランジスタQ1のエミッタ電流Ieとベース電流Ibの和となる。
LED=Ie+Ib
電流ドライバ8rによるフィードバック制御により、パワートランジスタQ1のエミッタ電流Ieは、以下の電流量に安定化される。
Ie=VREF1/Rs
一方、ベース電流Ibは、パワートランジスタQ1の動作点(コレクタエミッタ間電圧とコレクタ電流の組み合わせ)に応じて、都度変化するため、完全に制御することはできない。つまり図1の発光装置1では、ベース電流Ibの変動により、駆動電流ILEDの精度が悪化する。
なお、この課題は、本発明者らが独自に認識したものであり、当業者の一般的な技術認識ととらえてはならない。
本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、駆動電流を高精度に制御可能な発光装置の制御回路の提供にある。
本発明のある態様は、発光装置の制御回路に関する。発光装置は、発光素子と、発光素子の第1端子に駆動電圧を供給するスイッチング電源と、そのコレクタが発光素子の第2端子と接続されたNPN型バイポーラトランジスタのパワートランジスタと、パワートランジスタのエミッタと接地端子の間に設けられた検出抵抗と、を備える。制御回路は、パワートランジスタのベースと接続され、パワートランジスタにベース電流を供給する第1トランジスタと、検出抵抗の電圧降下に応じた第1検出電圧と所定の第1基準電圧の誤差を増幅することにより第1誤差信号を生成し、第1トランジスタの制御端子に出力する第1誤差増幅器と、補正電流を生成し、パワートランジスタのエミッタから、検出抵抗とは別の経路に引き込む補正電流源と、を備える。
この態様によると、パワートランジスタのエミッタ電流Ieは、検出抵抗に流れる電流Isと補正電流ICMPの和電流Ie=Is+ICMPとなり、それは、パワートランジスタのコレクタ電流(駆動電流ILED)とベース電流Ibの和と等しい。
Ie=Is+ICMP=ILED+Ib
第1誤差増幅器によるフィードバックにより、検出抵抗に流れる電流Isは、VREF1/Rsとなるように調節される。したがって、駆動電流ILEDは、以下の電流量に安定化される。
LED=Is+ICMP−Ib=VREF1/Rs+ICMP−Ib
したがって補正電流ICMPによってベース電流Ibの影響を相殺することができ、駆動電流ILEDを第1基準電圧VREF1および検出抵抗Rsに応じて高精度に制御できる。
補正電流源は、ベース電流に応じて、補正電流を生成してもよい。
これにより、ICMP−Ibをゼロに近づけることができる。
補正電流源は、補正電流が、ベース電流と実質的に等しい量となるように構成されてもよい。
補正電流源は、ベース電流に第1係数を乗じた第1電流を生成する第1電流変換部と、第1電流に第2係数を乗じて、補正電流を生成する第2電流変換部と、を含んでもよい。
第1電流変換部は、その一端の電位が固定され、ベース電流の経路上に設けられた第1抵抗と、第1抵抗の電圧降下を、それに比例した第1電流に変換する第1電流/電圧変換回路と、を含んでもよい。
第1電流/電圧変換回路は、その一端の電位が固定され、第1抵抗とペアリングされた第2抵抗と、第2抵抗の他端と接続された第2トランジスタと、その第1入力端子に、第2抵抗の他端の電圧が入力され、その第2入力端子に、第2抵抗と第2トランジスタの接続点の電位が入力され、その出力端子が第2トランジスタの制御端子と接続された第3誤差増幅器と、を含み、第2トランジスタに流れる電流が、第1電流であってもよい。
第2電流変換部は、その一端の電位が固定され、第1電流の経路上に設けられた第3抵抗と、第3抵抗の電圧降下を、それに比例した補正電流に変換する第2電流/電圧変換回路と、を含んでもよい。
第2電流/電圧変換回路は、その一端の電位が固定され、第3抵抗とペアリングされた第4抵抗と、第4抵抗の他端と接続された第3トランジスタと、その第1入力端子に、第3抵抗の他端の電圧が入力され、その第2入力端子に、第4抵抗と第3トランジスタの接続点の電位が入力され、その出力端子が第3トランジスタの制御端子と接続された第4誤差増幅器と、を含み、第3トランジスタに流れる電流が、補正電流であってもよい。
第1電流変換部および第2電流変換部は、互いに天地反転した対称な構成を有してもよい。
第1電流変換部は、ベース電流を所定係数倍して折り返し、第1電流を生成する第1カレントミラー回路を含んでもよい。
第2電流変換部は、第1電流を所定係数倍して折り返し、補正電流を生成する第2カレントミラー回路を含んでもよい。
発光装置は、複数のチャンネルを有してもよい。発光素子、パワートランジスタ、検出抵抗、第1トランジスタ、第1誤差増幅器、補正電流源のセットは、チャンネルごとに設けられてもよい。
ある態様の制御回路は、ベース電流が所定の目標電流に近づくように大きさが調節される第2誤差信号を生成するフィードバック回路と、第2誤差信号に応じてデューティ比が調節されるパルス変調信号を生成するパルス変調器と、パルス変調信号に応じて、スイッチング電源のスイッチングトランジスタを駆動するドライバと、をさらに備えてもよい。
この態様によると、電流ドライバのパワートランジスタにNPN型バイポーラトランジスタを用いた発光装置において、コレクタ電圧を検出してフィードバックにより安定化させることに代えて、パワートランジスタのベース電流を目標値に安定させることにより、パワートランジスタのコレクタエミッタ間電圧、すなわちコレクタ電圧を、ベース電流に応じた目標レベルに安定化できる。これにより、制御回路は、パワートランジスタのコレクタ電圧を検出する必要がないため、耐圧を下げることができ、および/または、回路面積を小さくできる。
発光装置は、複数のチャンネルを有してもよい。発光素子、パワートランジスタ、検出抵抗、第1トランジスタ、第1誤差増幅器、補正電流源のセットは、チャンネルごとに設けられ、フィードバック回路は、複数のチャンネルのうち、ベース電流が最も大きいチャンネルをフィードバックチャンネルとし、当該フィードバックチャンネルのベース電流にもとづいて、第2誤差信号を生成してもよい。
これにより、フィードバックチャンネルのパワートランジスタのコレクタ電圧を、フィードバックによって目標レベルに安定化でき、その他のチャンネルのパワートランジスタのコレクタ電圧を、目標レベルより高いレベルに維持することができる。
フィードバック回路は、チャンネルごとに設けられ、ベース電流を、それに応じた第2検出電圧に変換する複数のベース電流検出部と、フィードバックチャンネルの第2検出電圧と所定の第2基準電圧の誤差を増幅することにより、第2誤差信号を生成する第2誤差増幅器と、を含んでもよい。
ベース電流検出部は、ベース電流が増大するほど第2検出電圧が低下するように構成され、第2誤差増幅器は、複数のチャンネルそれぞれの第2検出電圧のうち最も低い電圧と第2基準電圧の誤差を増幅してもよい。これにより、ベース電流が最も大きなチャンネルを、フィードバックチャンネルとして選択することができる。
ベース電流検出部は、所定のバイアス電流を生成する定電流源と、ベース電流を所定係数倍した検出電流を生成する電流増幅回路と、その一端の電位が固定され、バイアス電流と検出電流を合成した電流の経路上に設けられた変換抵抗と、を備え、変換抵抗の電圧降下を、第2検出電圧として出力してもよい。
この構成によれば、ベース電流が増大するほど第2検出電圧を低下させることができる。また、所定係数に応じてフィードバックゲインを定めることができる。
制御回路は、ひとつの半導体基板に一体集積化されてもよい。
発光素子は、直列に接続された複数の発光ダイオードを含むLEDストリングであってもよい。
本発明の別の態様は発光装置に関する。発光装置は、発光素子と、発光素子の第1端子に駆動電圧を供給するスイッチング電源と、そのコレクタが発光素子の第2端子と接続されたNPN型バイポーラトランジスタのパワートランジスタと、パワートランジスタのエミッタと接地端子の間に設けられた検出抵抗と、上述のいずれかの制御回路と、を備える。
本発明の別の態様は電子機器に関する。電子機器は、液晶パネルと、液晶パネルのバックライトとして設けられた発光装置と、を備える。
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
本発明のある態様によれば、駆動電流を高精度に制御できる。
本発明者らが検討した比較技術に係る発光装置の構成例を示す回路図である。 第1の実施の形態に係る制御回路を備える発光装置を示す回路図である。 図3(a)、(b)は、図2の制御回路の動作を示す図である。 ベース電流検出部の構成例を示す回路図である。 図4のベース電流検出部のさらに具体的な構成例を示す回路図である。 図2の発光装置を備える電子機器の例を示す図である。 第2の実施の形態に係る制御回路の構成を示す回路図である。 補正電流源の構成例を示す回路図である。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
(第1の実施の形態)
図2は、第1の実施の形態に係る制御回路2を備える発光装置1を示す回路図である。発光装置1は、複数のチャンネルCH1〜CHNで構成され、複数のチャンネルCH1〜CHNごとに設けられた複数の発光素子6_1〜6_Nと、スイッチング電源4と、チャンネルごとに設けられた複数のパワートランジスタQ1_1〜Q1_Nと、チャンネルごとに設けられた複数の検出抵抗Rs1〜RsNと、制御回路2と、を備える。
発光素子6は、直列に接続された複数のLEDを含むLEDストリングである。複数のチャンネルの発光素子6_1〜6_Nの第1端子(アノード)は共通に接続されている。スイッチング電源4は、昇圧型のDC/DCコンバータであり、入力端子P1に入力された入力電圧VINを昇圧し、その出力端子P2に接続された複数の発光素子6の第1端子(アノード)に駆動電圧VOUTを供給する。
スイッチング電源4は、インダクタL1、整流ダイオードD1、スイッチングトランジスタM11、出力キャパシタC1を含む。出力回路102のトポロジーは一般的であるため、説明を省略する。
制御回路2のスイッチング端子SWは、スイッチングトランジスタM11のゲートと接続される。制御回路2は、発光素子6の点灯に必要な出力電圧VOUTが得られ、かつ発光素子6が目標輝度で発光するように、フィードバックによりデューティ比が調節されるゲートパルス信号G1を生成し、スイッチングトランジスタM11のスイッチング動作を制御する。
制御回路2は、ひとつの半導体基板上に一体集積化された機能ICである。なお、「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。またスイッチングトランジスタM11は制御回路2に内蔵されてもよい。
複数のパワートランジスタQ1_1〜Q1_NはNPN型のバイポーラトランジスタであり、それぞれのコレクタは、対応する発光素子6_1〜6_Nの第2端子(カソード)と接続される。
複数の検出抵抗Rs1〜RsNはそれぞれ、対応するパワートランジスタQ1_1〜Q1_Nのエミッタと接地端子の間に設けられる。
制御回路2は、複数のチャンネルCH1〜CHNごとに設けられた複数の第1トランジスタM1_1〜M1_N、複数のチャンネルCH1〜CHNごとに設けられた複数の第1誤差増幅器EA1_1〜EA1_N、フィードバック回路30、パルス変調器10、ドライバ20を備える。
各チャンネルCHにおいて、第1トランジスタM1、第1誤差増幅器EA1、パワートランジスタQ1、検出抵抗Rsは、対応する発光素子6に駆動電流ILEDを供給する電流ドライバ8を形成する。
第iチャンネルCHi(1≦i≦N)の第1トランジスタM1_iは、対応するパワートランジスタQ1_iのベースと接続され、対応するパワートランジスタQ1_iにベース電流Ibiを供給する。
第iチャンネルCHiの第1誤差増幅器EA1は、対応する検出抵抗Rsiの電圧降下Vsiに応じた第1検出電圧Vsiと所定の第1基準電圧VREF1の誤差を増幅することにより第1誤差信号VERR1を生成し、対応する第1トランジスタM1の制御端子(ゲート)に出力する。第1トランジスタM1はバイポーラトランジスタであってもよい。
この構成により、各チャンネルにおいて、パワートランジスタQ1に流れる駆動電流ILEDが、目標量ILED_REF=VREF1/Rsの付近に安定化される。なお、実際にはパワートランジスタQ1のベース電流の影響により、駆動電流ILEDが、この目標量ILED_REFから逸脱し、精度が低下する。この問題は、第2の実施の形態で説明する技術により解決できる。
フィードバック回路30は、第1トランジスタM1に流れる電流Ibが所定の目標電流IbREFに近づくように大きさが調節される第2誤差信号VERR2を生成する。より具体的には、複数のチャンネルのうち、第1トランジスタM1に流れる電流Ibが最も大きいチャンネルをフィードバックチャンネルCHjとし、当該フィードバックチャンネルCHjの第1トランジスタM1に流れる電流Ibjにもとづいて、第2誤差信号VERR2を生成する。
たとえばフィードバック回路30は、複数のベース電流検出部31_1〜31_Nと、第2誤差増幅器EA2を含む。
第iチャンネルのベース電流検出部31_iは、対応する第1トランジスタM1_iに流れる電流、すなわち対応するパワートランジスタQ1_iのベース電流Ibiを、それに応じた第2検出電圧VDETiに変換する。
第2誤差増幅器EA2は、複数のチャンネルの第2検出電圧VDET1〜VDETNのうちフィードバックチャンネルの第2検出電圧VDETjと、所定の第2基準電圧VREF2の誤差を増幅することにより、第2誤差信号VERR2を生成する。
ベース電流検出部31_iは、対応する第1トランジスタM1_iに流れる電流Ibiが増大するほど第2検出電圧VDET2が低下するように構成される。第2誤差増幅器EA2は、複数のチャンネルそれぞれの第2検出電圧VDET1〜VDETNのうち最も低い電圧と第2基準電圧VREF2の誤差を増幅する。これにより、複数のチャンネルのうち、第2検出電圧VDETが最も低いチャンネルをフィードバックチャンネルとすることができる。
パルス変調器10は、第2誤差信号VERR2に応じてデューティ比が調節されるパルス変調信号SPMを生成する。パルス変調器10の構成は特に限定されず、公知の、あるいは将来利用可能な回路を用いればよい。たとえばパルス変調器10には、電圧モード、ピーク電流モード、平均電流モードをはじめとするさまざまな形式の変調器が利用できる。またパルス変調の方式は、パルス幅変調やパルス周波数変調などが利用できる。
ドライバ20は、パルス変調信号SPMに応じて、スイッチング電源4のスイッチングトランジスタM11を駆動する。
以上が制御回路2の構成である。
図3(a)、(b)は、図2の制御回路2の動作を示す図である。
図3(a)は、ベース電流Ibと第2検出電圧VDETの関係を示す。図中の黒丸は、複数のチャンネル(N=4)それぞれの動作点を示す。上述のように、第1トランジスタM1に流れる電流Ibが最も大きいチャンネル、言い換えれば、第2検出電圧VDETが最も低いチャンネルCHjが、フィードバックチャンネルとなり、その電圧レベルが第2基準電圧VREF2と一致するようにフィードバックがかかる。その結果、フィードバックチャンネルにおけるベース電流Ibjは、第2基準電圧VREF2に応じた目標レベルIbREFに安定化される。その他のチャンネルでは、ベース電流Ibは、目標レベルIbREFよりも小さくなる。つまり全チャンネルにおいて、ベース電流Ibが、目標レベルIbREFを超えないように制御される。
図3(b)は、パワートランジスタQ1の電圧電流特性(コレクタエミッタ間電圧VCE−コレクタ電流Ic)を示す。
全てのチャンネルにおいて、コレクタ電流Ic、つまり駆動電流ILEDが等しい目標レベルILED_REF(=VREF1/Rs)に安定化されているとき、ベース電流Ibが大きいほど、コレクタエミッタ間電圧VCEは小さくなる。したがって、コレクタエミッタ間電圧VCEは、フィードバックチャンネルCHjにおいて最小値VMINとなる。
第1の実施の形態に係る制御回路2によれば、電流ドライバ8のパワートランジスタQ1にNPN型バイポーラトランジスタを用いた発光装置1において、コレクタ電圧VLEDを検出してフィードバックにより安定化させることに代えて、パワートランジスタQ1のベース電流Ibを目標値IbREFに安定させることができる。これにより、パワートランジスタQ1のコレクタエミッタ間電圧VCE、すなわちコレクタ電圧VLEDを、ベース電流IbREFに応じた目標レベルVMINに安定化できる。
制御回路2は、パワートランジスタQ1のコレクタ電圧VLEDを直接的に検出する必要がないため、耐圧を下げることができ、および/または、回路面積を小さくできる。
特に制御回路2が、半導体基板に集積化され、パッケージ化される場合、コレクタ電圧VLEDを検出するためのLED端子が不要となるため、回路面積を大幅に低減することができる。
加えて、制御回路2によれば、フィードバックチャンネル以外のチャンネルでは、コレクタエミッタ間電圧VCEは、フィードバックチャンネルのコレクタエミッタ間電圧VMINよりも高く維持される。
ここで、各チャンネルのパワートランジスタQ1のコレクタ電圧VLEDは、検出抵抗Rsの電圧降下VsとパワートランジスタQ1のコレクタエミッタ間電圧VCEの和であり、検出抵抗Rsの電圧降下Vsは第1基準電圧VREF1と等しい。
LED=VCE+Vs=VCE+VREF1
したがってこの発光装置1によれば、フィードバックチャンネルにおいて、コレクタ電圧VLEDが最低電圧VMIN+VREF1なり、その他のチャンネルにおいては、コレクタ電圧VLEDを最低電圧VMIN+VREF1より高い領域に維持することができる。これにより、全チャンネルにおいて、発光素子6を安定的に発光させることができる。
続いて、制御回路2の具体的な構成例を説明する。
図4は、ベース電流検出部31の構成例を示す回路図である。図4には、単一のチャンネルCHiのみが示される。ベース電流検出部31_iは、定電流源32、電流増幅回路34、変換抵抗36を備える。
定電流源32は、所定のバイアス電流Icを生成する。電流増幅回路34は、第1トランジスタM1_iからパワートランジスタQ1_iに供給されるベース電流Ibiを所定係数倍(×K)した検出電流IDETiを生成する。
変換抵抗36の一端は接地され、その電位が固定される。変換抵抗36は、バイアス電流Icと検出電流IDETiを合成した電流Idの経路上に設けられる。合成電流Idは、以下の式(1)で与えられる。
Id=Ic−IDETi …(1)
変換抵抗36には、合成電流Idに比例した電圧降下が発生する。ベース電流検出部31_iは、変換抵抗36の電圧降下を、第2検出電圧VDETiとして出力する。変換抵抗36の抵抗値をRtとするとき、第2検出電圧VDETiは、以下の式(2)で与えられる。
DETi=Rt×Id=Rt×(Ic−IDETi)
=Rt×(Ic−K×Ibi) …(2)
このベース電流検出部31によれば、図3(a)に示すように、ベース電流Ibiがゼロのとき、第2検出電圧VDETiを最大値VMAX=Rt×Icとし、ベース電流Ibiが増大するにしたがって低下させることができる。
図5は、図4のベース電流検出部31のさらに具体的な構成例を示す回路図である。電流増幅回路34は、第1電流変換部38、第2電流変換部40を備える。第1電流変換部38は、第1トランジスタM1_iに流れる電流Ibiに第1係数K1を乗じた第1電流I1を生成する。第2電流変換部40は、第1電流I1に第2係数K2を乗じて、検出電流IDETiを生成する。
DETi=K1×K2×Ibi
第1電流変換部38は、第1抵抗R1、第1電流/電圧変換回路42を含む。第1抵抗R1の一端の電位は固定され、ベース電流Ibiの経路上に設けられる。第1電流/電圧変換回路42は、第1抵抗R1の電圧降下VR1を、それに比例した第1電流I1に変換する。
第1電流/電圧変換回路42は、第2抵抗R2、第2トランジスタM2、第3誤差増幅器EA3、を含む。第2抵抗R2は、その一端の電位が固定され、第1抵抗R1とペアリングされる。第2トランジスタM2は、第2抵抗R2の他端と接続される。第3誤差増幅器EA3の第1入力端子には、第2抵抗R2の他端の電圧が入力され、その第2入力端子には、第2抵抗R2と第2トランジスタM2の接続点の電位が入力され、その出力端子は、第2トランジスタM2の制御端子(ゲート)と接続される。第2トランジスタM2に流れる電流が、第1電流I1となる。
この構成によれば、Ibi×R1=I1×R2が成り立つ。したがって、第1係数K1は、
K1=I1/Ibi=R1/R2
となる。
第1電流変換部38および第2電流変換部40は、互いに天地反転した対称な構成を有する。第2電流変換部40は、第3抵抗R3および第2電流/電圧変換回路44を含む。第3抵抗R3は、その一端の電位が固定され、第1電流I1の経路上に設けられる。第2電流/電圧変換回路44は、第3抵抗R3の電圧降下VR3を、それに比例した検出電流IDETiに変換する。
第2電流/電圧変換回路44は、第4抵抗R4、第3トランジスタM3、第4誤差増幅器EA4を含む。第4抵抗R4は、第3抵抗R3とペアリングされ、その一端の電位が固定される。第3トランジスタM3は、第4抵抗R4の他端と接続される。第4誤差増幅器EA4の第1入力端子には、第3抵抗R3の他端の電圧が入力され、その第2入力端子には、第4抵抗R4と第3トランジスタM3の接続点の電位が入力され、その出力端子は、第3トランジスタM3の制御端子と接続される。第3トランジスタM3に流れる電流が、検出電流IDETiである。
この構成によれば、I1×R3=IDETi×R4が成り立つ。したがって、第2係数K2は、
K2=IDETi/I1=R3/R4
となる。
図5の電流増幅回路34によれば、ベース電流Ibiに比例した検出電流IDETiを生成できる。
続いて、発光装置1の用途を説明する。図6は、図2の発光装置1を備える電子機器500の例を示す図である。電子機器500はたとえば液晶ディスプレイ装置、テレビ受像器、カーナビ用ディスプレイ、あるいは液晶パネルを有する携帯電話端末、タブレットPC、オーディオプレイヤなどである。
電子機器500は、LCD(Liquid Crystal Display)パネル5を備える。複数の発光素子6_1〜6_Nは、LCDパネル5の背面にバックライトとして設けられる。電子機器500の筐体内には、図示しないスイッチング電源4、制御回路2、パワートランジスタQ1、検出抵抗Rsが内蔵される。
この電流増幅回路34によれば、ベース電流Ibが増大すると、第1抵抗R1の電圧降下VR1が増大し、第1トランジスタM1のドレインソース間電圧が小さくなり、ベース電流Ibが小さくなる方向にフィードバックがかかる。これにより、回路保護をかけることができる。
以上、本発明のある態様について、第1の実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。
(変形例1.1)
フィードバック回路30の構成は図2のそれには限定されない。当業者であれば、第1トランジスタM1に流れる電流Ibと、その目標値IbREFの誤差に応じた信号VERR2を生成可能な回路にさまざまな変形例が存在することが理解される。
たとえば、ベース電流検出部31は、第1トランジスタM1とともにカレントミラー回路を形成するトランジスタを含み、このトランジスタに流れる電流を電圧に変換してもよい。
また、図5のベース電流検出部31において、第1電流変換部38に代えて、ベース電流Ibiを所定係数倍して折り返し、第1電流I1を生成する第1カレントミラー回路を設けてもよい。また、第2電流変換部40に代えて、第1電流I1を所定係数倍して折り返し、検出電流IDETiを生成する第2カレントミラー回路を設けてもよい。
(変形例1.2)
実施の形態では、多チャンネルの構成を説明したが、チャンネル数N=1においても本発明は有効である。
(変形例1.3)
発光素子6は、LEDストリングには限定されず、現在、あるいは将来利用可能なその他の発光素子であってもよい。
(変形例1.4)
実施の形態では、発光装置1の用途として液晶パネルのバックライトを説明したが、本発明はそれには限定されない。たとえば発光装置1は、照明機器などにも利用可能である。
(変形例1.5)
実施の形態ではインダクタL1を用いた非絶縁型のスイッチング電源を説明したが、本発明はトランスを用いた絶縁型のスイッチング電源にも適用可能である。
(変形例1.6)
また、本実施の形態で説明した各信号の、ハイレベル、ローレベルの設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
(第2の実施の形態)
駆動電流ILEDの目標量ILED_REFは、VREF1/Rsで与えられるが、実際にはパワートランジスタQ1のベース電流の影響により、駆動電流ILEDはこの目標量ILED_REFから逸脱し、精度が低下する。第2の実施の形態では、この問題を解決するための技術が提供される。
第2の実施の形態は、第1の実施の形態の制御回路2と組み合わせて利用することができる。
図7は、第2の実施の形態に係る制御回路2aの構成を示す回路図である。制御回路2aは、図2の制御回路2に加えて、チャンネルごとに設けられた補正電流源50_1〜50_Nをさらに備える。
第iチャンネルの補正電流源50_iは、補正電流ICMPiを生成し、補正電流ICMPiを、対応するパワートランジスタQ1のエミッタから、検出抵抗Rsiとは別の経路に引き込む。
好ましくは補正電流源50_iは、対応するベース電流Ibiに応じて、補正電流ICMPiを生成する。具体的には補正電流源50_iは、補正電流ICMPiが、ベース電流Ibiと実質的に等しい量となるように構成される。
図8は、補正電流源50の構成例を示す回路図である。補正電流源50は、ベース電流Ibiに第1係数K1を乗じた第1電流I1を生成する第1電流変換部52と、第1電流I1に第2係数K2を乗じて、補正電流ICMPiを生成する第2電流変換部54と、を含む。第1電流変換部52と第2電流変換部54は、K1×K2=1となるように構成される。
図8の第1電流変換部52、第2電流変換部54はそれぞれ、図5の第1電流変換部38、第2電流変換部40と同様に構成することができる。この構成によれば、各チャンネルにおいて、ベース電流Ibiと同じ量の補正電流ICMPiを生成することができる。
以上が制御回路2aの構成である。続いてその動作を説明する。
パワートランジスタのエミッタ電流Ieは、検出抵抗Rsに流れる電流Isと補正電流ICMPの和電流Ie=Is+ICMPとなり、それは、パワートランジスタQ1のコレクタ電流(つまり駆動電流ILED)とベース電流Ibの和と等しい。
Ie=Is+ICMP=ILED+Ib
各チャンネルにおいて、第1誤差増幅器EA1によるフィードバックにより、検出抵抗Rsに流れる電流Isは、VREF1/Rsとなるように調節される。したがって、駆動電流ILEDは、以下の電流量に安定化される。
LED=Is+ICMP−Ib=VREF1/Rs+ICMP−Ib
図7の制御回路2aによれば、補正電流ICMPによってベース電流Ibの影響を相殺することができ、駆動電流ILEDを第1基準電圧VREF1および検出抵抗Rsに応じて高精度に制御できる。
また、補正電流源50は、ベース電流Ibに応じて、補正電流ICMPを生成することにより、(ICMP−Ib)の項をゼロに近づけることができる。
特に、補正電流源50を、補正電流ICMPが、ベース電流Ibと実質的に等しい量となるように構成することにより、ベース電流Ibの影響を完全に除去することができる。
以上、本発明のある態様について、第2の実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。
(変形例2.1)
また、図8の補正電流源50において、第1電流変換部52を、ベース電流Ibiを所定係数倍して折り返し、第1電流I1を生成する第1カレントミラー回路を用いて構成してもよい。同様に、第2電流変換部54を、第1電流I1を所定係数倍して折り返し、補正電流ICMPiを生成する第2カレントミラー回路を用いて構成してもよい。
(変形例2.2)
各チャンネルのベース電流Ibの変動が小さく、その電流量が既知である場合には、補正電流源50は、ベース電流Ibを検出せずに、既知の電流量の補正電流ICMPを生成してもよい。
(変形例2.3)
第2の実施の形態においても、第1の実施の形態で説明した変形例1.1〜1.6は有効である。
(変形例2.4)
第2の実施の形態で説明されるベース電流の補正技術は、図1の制御回路2rと組み合わせてもよい。すなわち、図1の制御回路2rに、図7の補正電流源50を追加した構成も、本発明の技術的範囲に含まれる。
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
2…制御回路、EA1…第1誤差増幅器、EA2…第2誤差増幅器、10…パルス変調器、20…ドライバ、30…フィードバック回路、31…ベース電流検出部、32…定電流源、34…電流増幅回路、36…変換抵抗、38…第1電流変換部、40…第2電流変換部、42…第1電流/電圧変換回路、44…第2電流/電圧変換回路、50…補正電流源、52…第1電流変換部、54…第2電流変換部、M1…第1トランジスタ、M2…第2トランジスタ、M3…第3トランジスタ、M4…第4トランジスタ、R1…第1抵抗、R2…第2抵抗、R3…第3抵抗、R4…第4抵抗、EA3…第3誤差増幅器、EA4…第4誤差増幅器、1…発光装置、4…スイッチング電源、6…発光素子、8…電流ドライバ、500…電子機器、5…LCDパネル、Q1…パワートランジスタ、M1…第1トランジスタ、Rs…検出抵抗、L1…インダクタ、C1…出力キャパシタ、D1…整流ダイオード、M11…スイッチングトランジスタ。

Claims (21)

  1. 発光装置の制御回路であって、
    前記発光装置は、
    発光素子と、
    前記発光素子の第1端子に駆動電圧を供給するスイッチング電源と、
    そのコレクタが前記発光素子の第2端子と接続されたNPN型バイポーラトランジスタのパワートランジスタと、
    前記パワートランジスタのエミッタと接地端子の間に設けられた検出抵抗と、
    を備え、
    前記制御回路は、
    前記パワートランジスタのベースと接続され、前記パワートランジスタにベース電流を供給する第1トランジスタと、
    前記検出抵抗の電圧降下に応じた第1検出電圧と所定の第1基準電圧の誤差を増幅することにより第1誤差信号を生成し、前記第1トランジスタの制御端子に出力する第1誤差増幅器と、
    補正電流を生成し、前記パワートランジスタのエミッタから、前記検出抵抗とは別の経路に引き込む補正電流源と、
    を備えることを特徴とする制御回路。
  2. 前記補正電流源は、前記ベース電流に応じて、前記補正電流を生成することを特徴とする請求項1に記載の制御回路。
  3. 前記補正電流源は、前記補正電流が、前記ベース電流と実質的に等しい量となるように構成されることを特徴とする請求項1または2に記載の制御回路。
  4. 前記補正電流源は、
    前記ベース電流に第1係数を乗じた第1電流を生成する第1電流変換部と、
    前記第1電流に第2係数を乗じて、前記補正電流を生成する第2電流変換部と、
    を含むことを特徴とする請求項3に記載の制御回路。
  5. 前記第1電流変換部は、
    その一端の電位が固定され、前記ベース電流の経路上に設けられた第1抵抗と、
    前記第1抵抗の電圧降下を、それに比例した前記第1電流に変換する第1電流/電圧変換回路と、
    を含むことを特徴とする請求項4に記載の制御回路。
  6. 前記第1電流/電圧変換回路は、
    その一端の電位が固定され、前記第1抵抗とペアリングされた第2抵抗と、
    前記第2抵抗の他端と接続された第2トランジスタと、
    その第1入力端子に、前記第2抵抗の他端の電圧が入力され、その第2入力端子に、前記第2抵抗と前記第2トランジスタの接続点の電位が入力され、その出力端子が前記第2トランジスタの制御端子と接続された第3誤差増幅器と、
    を含み、前記第2トランジスタに流れる電流が、前記第1電流であることを特徴とする請求項5に記載の制御回路。
  7. 前記第2電流変換部は、
    その一端の電位が固定され、前記第1電流の経路上に設けられた第3抵抗と、
    前記第3抵抗の電圧降下を、それに比例した前記補正電流に変換する第2電流/電圧変換回路と、
    を含むことを特徴とする請求項4に記載の制御回路。
  8. 前記第2電流/電圧変換回路は、
    その一端の電位が固定され、前記第3抵抗とペアリングされた第4抵抗と、
    前記第4抵抗の他端と接続された第3トランジスタと、
    その第1入力端子に、前記第3抵抗の他端の電圧が入力され、その第2入力端子に、前記第4抵抗と前記第3トランジスタの接続点の電位が入力され、その出力端子が前記第3トランジスタの制御端子と接続された第4誤差増幅器と、
    を含み、前記第3トランジスタに流れる電流が、前記補正電流であることを特徴とする請求項7に記載の制御回路。
  9. 前記第1電流変換部および前記第2電流変換部は、互いに天地反転した対称な構成を有することを特徴とする請求項4に記載の制御回路。
  10. 前記第1電流変換部は、前記ベース電流を所定係数倍して折り返し、前記第1電流を生成する第1カレントミラー回路を含むことを特徴とする請求項4に記載の制御回路。
  11. 前記第2電流変換部は、前記第1電流を所定係数倍して折り返し、前記補正電流を生成する第2カレントミラー回路を含むことを特徴とする請求項4に記載の制御回路。
  12. 前記発光装置は、複数のチャンネルを有し、
    前記発光素子、前記パワートランジスタ、前記検出抵抗、前記第1トランジスタ、前記第1誤差増幅器、前記補正電流源のセットは、チャンネルごとに設けられることを特徴とする請求項1から11のいずれかに記載の制御回路。
  13. 前記ベース電流が所定の目標電流に近づくように大きさが調節される第2誤差信号を生成するフィードバック回路と、
    前記第2誤差信号に応じてデューティ比が調節されるパルス変調信号を生成するパルス変調器と、
    前記パルス変調信号に応じて、前記スイッチング電源のスイッチングトランジスタを駆動するドライバと、
    をさらに備えることを特徴とする請求項1から11のいずれかに記載の制御回路。
  14. 前記発光装置は、複数のチャンネルを有し、
    前記発光素子、前記パワートランジスタ、前記検出抵抗、前記第1トランジスタ、前記第1誤差増幅器、前記補正電流源のセットは、チャンネルごとに設けられ、
    前記フィードバック回路は、複数のチャンネルのうち、前記ベース電流が最も大きいチャンネルをフィードバックチャンネルとし、当該フィードバックチャンネルの前記ベース電流にもとづいて、前記第2誤差信号を生成することを特徴とする請求項13に記載の制御回路。
  15. 前記フィードバック回路は、
    チャンネルごとに設けられ、前記ベース電流を、それに応じた第2検出電圧に変換する複数のベース電流検出部と、
    前記フィードバックチャンネルの前記第2検出電圧と所定の第2基準電圧の誤差を増幅することにより、前記第2誤差信号を生成する第2誤差増幅器と、
    を含むことを特徴とする請求項14に記載の制御回路。
  16. 前記ベース電流検出部は、前記ベース電流が増大するほど前記第2検出電圧が低下するように構成され、
    前記第2誤差増幅器は、複数のチャンネルそれぞれの前記第2検出電圧のうち最も低い電圧と前記第2基準電圧の誤差を増幅することを特徴とする請求項15に記載の制御回路。
  17. 前記ベース電流検出部は、
    所定のバイアス電流を生成する定電流源と、
    前記ベース電流を所定係数倍した検出電流を生成する電流増幅回路と、
    その一端の電位が固定され、前記バイアス電流と前記検出電流を合成した電流の経路上に設けられた変換抵抗と、
    を備え、前記変換抵抗の電圧降下を、前記第2検出電圧として出力することを特徴とする請求項15に記載の制御回路。
  18. ひとつの半導体基板に一体集積化されることを特徴とする請求項1から17のいずれかに記載の制御回路。
  19. 前記発光素子は、直列に接続された複数の発光ダイオードを含むLEDストリングであることを特徴とする請求項1から18のいずれかに記載の制御回路。
  20. 発光素子と、
    前記発光素子の第1端子に駆動電圧を供給するスイッチング電源と、
    そのコレクタが発光素子の第2端子と接続されたNPN型バイポーラトランジスタのパワートランジスタと、
    前記パワートランジスタのエミッタと接地端子の間に設けられた検出抵抗と、
    請求項1から19のいずれかに記載の制御回路と、
    を備えることを特徴とする発光装置。
  21. 液晶パネルと、
    前記液晶パネルのバックライトとして設けられた請求項20に記載の発光装置と、
    を備えることを特徴とする電子機器。
JP2013022569A 2013-02-07 2013-02-07 発光装置の制御回路、それを用いた発光装置および電子機器 Expired - Fee Related JP6122302B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013022569A JP6122302B2 (ja) 2013-02-07 2013-02-07 発光装置の制御回路、それを用いた発光装置および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013022569A JP6122302B2 (ja) 2013-02-07 2013-02-07 発光装置の制御回路、それを用いた発光装置および電子機器

Publications (2)

Publication Number Publication Date
JP2014154327A true JP2014154327A (ja) 2014-08-25
JP6122302B2 JP6122302B2 (ja) 2017-04-26

Family

ID=51576010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013022569A Expired - Fee Related JP6122302B2 (ja) 2013-02-07 2013-02-07 発光装置の制御回路、それを用いた発光装置および電子機器

Country Status (1)

Country Link
JP (1) JP6122302B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106292393A (zh) * 2015-05-20 2017-01-04 比亚迪股份有限公司 参考信号的控制电路、控制方法及电子装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327023A (ja) * 1992-05-15 1993-12-10 Mitsubishi Electric Corp 光送信装置
JP2008283110A (ja) * 2007-05-14 2008-11-20 Seiko Epson Corp 電流負荷駆動回路
US20120119677A1 (en) * 2010-09-15 2012-05-17 Austriamicrosystems Ag Power Supply Arrangement and Method for the Power Supply of an Electrical Load
JP2012156326A (ja) * 2011-01-26 2012-08-16 Rohm Co Ltd 発光ダイオードの駆動回路およびそれを用いた発光装置、電子機器
JP2012243821A (ja) * 2011-05-16 2012-12-10 Sharp Corp 発光素子駆動回路
JP2013031357A (ja) * 2011-05-13 2013-02-07 Rohm Co Ltd スイッチングレギュレータの制御回路、スイッチングレギュレータおよび電子機器、スイッチング電源装置、テレビ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327023A (ja) * 1992-05-15 1993-12-10 Mitsubishi Electric Corp 光送信装置
JP2008283110A (ja) * 2007-05-14 2008-11-20 Seiko Epson Corp 電流負荷駆動回路
US20120119677A1 (en) * 2010-09-15 2012-05-17 Austriamicrosystems Ag Power Supply Arrangement and Method for the Power Supply of an Electrical Load
JP2012156326A (ja) * 2011-01-26 2012-08-16 Rohm Co Ltd 発光ダイオードの駆動回路およびそれを用いた発光装置、電子機器
JP2013031357A (ja) * 2011-05-13 2013-02-07 Rohm Co Ltd スイッチングレギュレータの制御回路、スイッチングレギュレータおよび電子機器、スイッチング電源装置、テレビ
JP2012243821A (ja) * 2011-05-16 2012-12-10 Sharp Corp 発光素子駆動回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106292393A (zh) * 2015-05-20 2017-01-04 比亚迪股份有限公司 参考信号的控制电路、控制方法及电子装置
CN106292393B (zh) * 2015-05-20 2019-01-11 比亚迪股份有限公司 参考信号的控制电路、控制方法及电子装置

Also Published As

Publication number Publication date
JP6122302B2 (ja) 2017-04-26

Similar Documents

Publication Publication Date Title
KR100727354B1 (ko) 발광 다이오드 정전류 펄스폭 변조 구동 회로
JP5613577B2 (ja) 発光ダイオードの駆動回路およびそれを用いた発光装置、電子機器
US8896214B2 (en) LED driving system for driving multi-string LEDs and the method thereof
US7592756B1 (en) Driving circuit for light emitting diodes
JP6185233B2 (ja) 発光装置の制御回路、それを用いた発光装置および電子機器
JP2012114085A (ja) 発光ダイオード駆動回路、発光ダイオード駆動方法及びこれを含む発光ダイオードシステム
US20080111800A1 (en) Driving apparatus and method thereof
US20070247450A1 (en) LED driving device of overvoltage protection and duty control
JP5591581B2 (ja) 発光装置、電子機器、発光ダイオードストリングの駆動方法
US20110234122A1 (en) Circuitry for driving light emitting diodes and associated methods
JP5762755B2 (ja) 発光素子の駆動回路およびそれを用いた発光装置
US20120299484A1 (en) Constant current driving apparatus for leds
JP5952630B2 (ja) バックライト用ledストリングの駆動回路および駆動方法、ならびにそれを用いたバックライト装置および電子機器
JP4945918B2 (ja) Led駆動装置
JP6131064B2 (ja) 発光装置の制御回路、それを用いた発光装置および電子機器
JP2014160803A (ja) Led駆動装置
KR20130050828A (ko) 백라이트부 및 이를 포함하는 표시 장치
JP2007215318A (ja) スイッチングレギュレータ
US20130134952A1 (en) Phase compensation circuit, semiconductor integrated circuit having phase compensation circuit, and power supply circuit having phase compensation circuit
JP2014103001A (ja) 発光装置の制御回路、それを用いた発光装置および電子機器、発光装置の制御方法
JP6034657B2 (ja) 発光装置の制御回路、それを用いた発光装置および電子機器
KR100983684B1 (ko) 전압 발생 회로
JP6122302B2 (ja) 発光装置の制御回路、それを用いた発光装置および電子機器
US20140009072A1 (en) Light emitting system and power control device thereof
JP5685015B2 (ja) 発光ダイオードの駆動回路およびそれを用いた発光装置、電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160923

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170331

R150 Certificate of patent or registration of utility model

Ref document number: 6122302

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees