JP2014154166A5 - - Google Patents

Claims (18)

1. データ記憶デバイスにおいて、書き込みデータコマンドおよびデータを受信することと、
   前記データを前記記憶デバイスのバッファに記憶することと、
   前記データを前記バッファに記憶した後に、コマンド完了状態表示を発行することと、
   前記コマンド完了状態表示を発行した後に、前記データを前記記憶デバイスの一次メモリに記憶することと、を含み、前記一次メモリは、第１の種類の不揮発性メモリを含み、前記バッファは、前記第１の種類の不揮発性メモリと異なる第２の種類の不揮発性メモリを含む、方法。
2. 前記第２の種類の不揮発性メモリは、前記第１の種類の不揮発性メモリよりも高速のアクセス時間を有する、請求項１に記載の方法。
3. 前記データを前記一次メモリに記憶することは、前記データをフラッシュメモリに記憶することを含み、
   前記データを前記バッファに記憶することは、前記データをＳＴＲＡＭ、ＰＣＲＡＭ、ＲＲＡＭ、およびＮＶＳＲＡＭのうちの１つ以上に記憶することを含む、請求項１に記載の方法。
4. 前記データの論理ブロックアドレスと前記一次メモリ内の前記データの物理的な場所との間のマッピング情報を含むマッピングメタデータを、前記バッファに記憶することと、
   前記コマンド完了状態表示を発行した後に、前記マッピングメタデータを前記一次メモリに記憶することと、をさらに含む、請求項１に記載の方法。
5. 閾値量のデータが前記バッファに蓄積されるまで、複数の書き込みデータコマンドからのデータを前記バッファに蓄積することと、
   前記閾値量のデータが前記バッファに蓄積された後に、蓄積されたデータを前記一次メモリに記憶することと、をさらに含む、請求項１に記載の方法。
6. 前記一次メモリは、フラッシュメモリを含み、
   前記閾値量の蓄積されたデータは、１論理ページのデータ、または、１物理ページのデータである、請求項５に記載の方法。
7. 前記一次メモリは、マルチレベルフラッシュメモリを含み、前記閾値量の蓄積されたデータは、少なくとも１ページの蓄積されたデータを前記フラッシュメモリに記憶することを可能にするのに十分であり、
   前記少なくとも１ページが記憶される前記一次メモリの少なくとも１ブロック内の各物理ページから１つ以上のページを読み取ることと、
   他のページを前記バッファに記憶することと、
   前記少なくとも１ページが蓄積された後に、前記ページおよび前記他のページを前記一次メモリの前記物理ページに記憶することと、をさらに含む、請求項５に記載の方法。
8. 前記他のページを読み取ることは、前記ページを蓄積する前、または、前記ページを蓄積している間に発生する、請求項７に記載の方法。
9. 前記データ記憶デバイス内の論理ブロックの領域が書き込まれた回数を計数することと、
   複数の書き込みデータコマンドからのデータを前記バッファに蓄積することと、
   前記回数に基づいて、論理ブロックの領域が頻繁に書き込まれていないか、または頻繁に書き込まれているかを判定することと、
   論理ブロックの前記頻繁に書き込まれている領域のデータを記憶する前に、論理ブロックの前記頻繁に書き込まれていない領域のデータを一次メモリに記憶することと、をさらに含む、請求項１に記載の方法。
10. 書き込み操作の状態を提供するメタデータを更新することをさらに含む、請求項１に記載の方法。
11. 前記メタデータを更新することは、前記書き込みデータコマンドが受信された後に、書き込み操作が進行中であることを示すように前記メタデータを更新することを含む、請求項１０に記載の方法。
12. 前記メタデータを更新することは、前記データが受信されたことを示すように前記メタデータを更新することを含む、請求項１０に記載の方法。
13. 前記メタデータを更新することは、前記データを前記一次メモリに記憶した後に、前記書き込み操作が完了したことを示すように前記メタデータを更新することを含む、請求項１０に記載の方法。
14. 書き込みデータコマンドおよびデータを受信するように構成されるインターフェースと、
    第１の種類の不揮発性メモリを含む一次メモリと、
    前記第１の種類の不揮発性メモリと異なる第２の種類の不揮発性メモリを含むバッファと、
    コントローラであって、
    前記データを前記バッファに記憶させ、
    前記データが前記バッファに記憶された後に、前記書き込みデータコマンドが完了したことを示すコマンド完了状態表示を発行し、
    前記コマンド完了状態表示が発行された後に、前記データを前記一次メモリに記憶させるように構成される、コントローラと、
    を備える、デバイス。
15. 前記第２の種類のメモリは、不揮発性スタティックランダムアクセスメモリ（ＮＶＳＲＡＭ）、相変化メモリ（ＰＣＭ）、抵抗ランダムアクセスメモリ（ＲＲＡＭ）、スピントルクＲＡＭ（ＳＴＲＡＭ）、および磁気ＲＡＭ（ＭＲＡＭ）のうちの１つ以上を含む、請求項１４に記載のデバイス。
16. 前記デバイスは、ソリッドステートドライブを含み、前記第１の種類のメモリは、フラッシュメモリを含む、請求項１４に記載のデバイス。
17. 前記デバイスは、ハイブリッドドライブを含む、請求項１４に記載のデバイス。
18. 前記コントローラは、前記データが前記一次メモリに記憶されるときに、書き込み妨害
    効果を事前補正するように構成される、請求項１４に記載のデバイス。