JP2014149565A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2014149565A5 JP2014149565A5 JP2013016352A JP2013016352A JP2014149565A5 JP 2014149565 A5 JP2014149565 A5 JP 2014149565A5 JP 2013016352 A JP2013016352 A JP 2013016352A JP 2013016352 A JP2013016352 A JP 2013016352A JP 2014149565 A5 JP2014149565 A5 JP 2014149565A5
- Authority
- JP
- Japan
- Prior art keywords
- competition
- explanatory drawing
- shows
- monitor
- verification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012795 verification Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 1
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013016352A JP5994661B2 (ja) | 2013-01-31 | 2013-01-31 | 検証プログラム、検証方法及び検証装置 |
| US14/134,435 US9547568B2 (en) | 2013-01-31 | 2013-12-19 | Method and apparatus for verifying circuit design |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013016352A JP5994661B2 (ja) | 2013-01-31 | 2013-01-31 | 検証プログラム、検証方法及び検証装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2014149565A JP2014149565A (ja) | 2014-08-21 |
| JP2014149565A5 true JP2014149565A5 (enExample) | 2015-11-19 |
| JP5994661B2 JP5994661B2 (ja) | 2016-09-21 |
Family
ID=51223847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013016352A Expired - Fee Related JP5994661B2 (ja) | 2013-01-31 | 2013-01-31 | 検証プログラム、検証方法及び検証装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9547568B2 (enExample) |
| JP (1) | JP5994661B2 (enExample) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160173398A1 (en) * | 2014-12-12 | 2016-06-16 | Intel Corporation | Method, Apparatus And System For Encoding Command Information In a Packet-Based Network |
| US9891986B2 (en) * | 2016-01-26 | 2018-02-13 | Nxp Usa, Inc. | System and method for performing bus transactions |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6063642A (ja) | 1983-09-16 | 1985-04-12 | Fujitsu Ltd | 競合動作試験方式 |
| JPS63276660A (ja) | 1987-04-14 | 1988-11-14 | Fujitsu Ltd | バスモニタ方式 |
| JPH04148461A (ja) | 1990-10-12 | 1992-05-21 | Hitachi Ltd | マルチプロセッサシステムテスト方式 |
| JP2721430B2 (ja) | 1990-11-20 | 1998-03-04 | 株式会社日立製作所 | リクエスト競合生成方式 |
| JPH05108401A (ja) * | 1991-10-17 | 1993-04-30 | Hitachi Ltd | テストパターン生成方法 |
| JPH06149762A (ja) | 1992-11-10 | 1994-05-31 | Hitachi Ltd | 計算機システムの競合動作試験方式 |
| JP2008262457A (ja) * | 2007-04-13 | 2008-10-30 | Hitachi Kokusai Electric Inc | マルチコアプロセッサのバス監視方法 |
| JP5347482B2 (ja) * | 2008-12-18 | 2013-11-20 | 富士通セミコンダクター株式会社 | 性能評価装置、性能評価方法及びシミュレーションプログラム |
| JP2010244300A (ja) | 2009-04-06 | 2010-10-28 | Mitsubishi Electric Corp | テストパターン作成手法、シミュレーション方法、情報処理装置およびシミュレーション装置 |
| US8255345B2 (en) * | 2009-05-15 | 2012-08-28 | The Aerospace Corporation | Systems and methods for parallel processing with infeasibility checking mechanism |
| JP5153904B2 (ja) * | 2010-09-22 | 2013-02-27 | インターナショナル・ビジネス・マシーンズ・コーポレーション | プログラムの動作推測方法及びプログラム |
-
2013
- 2013-01-31 JP JP2013016352A patent/JP5994661B2/ja not_active Expired - Fee Related
- 2013-12-19 US US14/134,435 patent/US9547568B2/en not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2018140888A (ru) | Биоинформационные системы,устройства и способы выполнения вторичной и/или третичной обработки | |
| JP2019525271A5 (enExample) | ||
| JP2018206376A5 (ja) | 情報検索システム | |
| WO2015019197A3 (en) | Computational imaging pipeline | |
| JP2016513410A5 (enExample) | ||
| US9509328B2 (en) | Signal processing apparatus and method | |
| JP2016122488A5 (ja) | シフトレジスタ | |
| JP2015154413A5 (enExample) | ||
| JP2012224024A5 (enExample) | ||
| JP2016506623A5 (enExample) | ||
| JP2018089936A5 (enExample) | ||
| JP2016127373A5 (enExample) | ||
| JP2018502425A5 (enExample) | ||
| JP2017192158A5 (enExample) | ||
| JP2016010112A (ja) | 画像処理装置 | |
| JP2016517565A5 (enExample) | ||
| JP2017527027A5 (enExample) | ||
| JP2014149565A5 (enExample) | ||
| JP2014170531A (ja) | Usbメモリ装置 | |
| JP2015115889A5 (enExample) | ||
| JP2017130798A5 (ja) | 情報処理装置、情報処理方法、およびプログラム | |
| TW201543055A (zh) | 干擾測試技術 | |
| JP2019164485A5 (enExample) | ||
| WO2011119405A3 (en) | Method and circuit for testing and characterizing high speed signals using an on-chip oscilloscope | |
| CN111542818A (zh) | 一种网络模型数据存取方法、装置及电子设备 |